JP4437821B2 - 情報処理装置の再起動試験方法、情報処理装置 - Google Patents

情報処理装置の再起動試験方法、情報処理装置 Download PDF

Info

Publication number
JP4437821B2
JP4437821B2 JP2007009254A JP2007009254A JP4437821B2 JP 4437821 B2 JP4437821 B2 JP 4437821B2 JP 2007009254 A JP2007009254 A JP 2007009254A JP 2007009254 A JP2007009254 A JP 2007009254A JP 4437821 B2 JP4437821 B2 JP 4437821B2
Authority
JP
Japan
Prior art keywords
test
boot
processing apparatus
information processing
boot program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007009254A
Other languages
English (en)
Other versions
JP2008176556A (ja
Inventor
賢治 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Toshiba TEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba TEC Corp filed Critical Toshiba TEC Corp
Priority to JP2007009254A priority Critical patent/JP4437821B2/ja
Publication of JP2008176556A publication Critical patent/JP2008176556A/ja
Application granted granted Critical
Publication of JP4437821B2 publication Critical patent/JP4437821B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Stored Programmes (AREA)

Description

本発明は、BIOS(Basic Input/Output System)に基づいてブートデバイスを検索し、該ブートデバイスのうち初期プログラムロード(IPL:Initial Program Load)用デバイスの当初アクセス領域(ハードディスクドライブであればMBR(Master Boot Record))に格納されたプログラムを実行することによりオペレーションシステム(OS:Operating System)を起動させる情報処理装置の再起動試験方法に関する。
情報処理装置、例えばPOS端末を製造して試験する過程において、再起動(リブート)試験を行うことがある。この再起動試験は、POS端末の電源を入れて立ち上げ、BIOS(Basic Input/Output System)がブートデバイスから初期プログラムロード用デバイスとしてハードディスクを認識してマスターブートレコード(MBR:Master Boot Record)を情報処理装置のメモリ上にロードし、オペレーションシステムのロード完了後情報処理装置を終了させ、一連の処理が正常に行われるかを確認するものである。
前記マスターブートレコードは、情報処理装置の起動時に最初に読み込まれるハードディスクドライブの先頭のセクタに格納され、ハードディスク内に収められたどのOSをどのように起動するか等の情報が記録されている。
情報処理装置を起動するとBIOSの制御により、まずマスターブートレコードが読み込まれ、ブートローダ(ブートセクタ)と称されるプログラムが動作する。ブートローダはパーティション(ハードディスク内の領域)の位置や大きさなどを記録したパーティションテーブルを読み込み、起動するパーティションのブートセクタの領域を読み込む。ブートセクタに置かれたプログラムは、そのパーティションに置かれたOSを起動する。マスターブートレコードの情報が破壊されてしまうと、情報処理装置は起動不能となってしまう。
上述した再起動を行うことにより、BIOSとハードディスクドライブの試験を同時に実行することができる他、再起動試験では、情報処理装置のすべての部材が動作することから、再起動試験を繰り返し行うことにより耐久試験を兼ねることができる。従って再起動試験を必要回数行って情報処理装置に異常がないことを確認することにより、製造された情報処理装置に問題がないことを確認することができる。
図8は再起動試験方法の対象となる情報処理装置の概略構成を示すブロック図である。情報処理装置10は、CPU等を備えた制御部11と、画像を表示するディスプレイ装置からなる表示部12と、キーボード等からなるデータ入力部13と、ハードディスクドライブ(HDD)等からなるデータ格納部14とを備え、各部がバス15を介して接続されており、互いに通信を行う。このような情報処理装置10において、再起動試験は、一般的に以下の手順で実行される。
図9は、従来の情報処理装置の再起動試験を示すフローチャートである。まず電源がON状態とされる(ステップST1)と、BIOSはメモリやキーボードのチェックを行うPOST(Power ON Self Test)を実行する(ステップST2)。
次いで、BIOS内の設定内容に従ってブートデバイスを検索し(ステップST3)、ブートデバイスがハードディスクドライブであるときにはハードディスクドライブの先頭セクタに存在するMBR(マスターブートレコード)を所定バイト数(512バイト)だけメモリにロードする(ステップST4)。そして、BIOSはロードしたデータの先頭バイトから処理を実行し、MBRのデータに従って処理を実行する(ステップST5)。このような再起動試験を必要な回数行う。
情報処理装置の試験を行うに際して、OSを起動するものについては以下のものがある。特許文献1には、OSデバッガを使用したコンピュータシステムのOS自動テスト方式において、前記OSデバッガが処理するコマンドを含む入力データと前記OSデバッガの処理結果データとを保持する不揮発性メモリを備え、OSデバッガによるOSのテストが自動化するものが記載されている。
特開平11−259338号公報
このような再起動試験を行う情報処理装置として、例えばPOS端末がある。従来、このようなPOS端末の再起動試験において、電源をオン状態としてからOSのロードを行って試験を行っていた。このため、必要回数の再起動試験を行うには所定の時間がかかっていた。近年OSが巨大化し、OSのロードに長時間を要するものとなり、これに伴い1回のリブート処理に更に長い時間がかかるようになり、上述した再起動試験にも長時間かかり、このように再起動試験に時間がかかると製造コストが上昇することとなる。
また、上述のように再起動試験を行って情報処理装置にOSをロードすると、自動的にOS内の設定が変化したり、何らかのログが残ってしまったりすることから、できるだけOSをロードしない状態でOSをロードした場合と略同様の再起動試験ができることが要望されている。
このように、OSをロードしないで再起動させるため、OSのロード前に人為的に装置の電源を切断することも考えられるが、電源を切断するという作業者の手間をかけると試験コストが嵩んでしまう他、装置における強制的な電源の切断は、その切断タイミングが適正でないと、OSロード中のデータ更新時に異常が発生するおそれがあるためなるべく避けなければならない。
そこで本発明は、短時間で試験を行うことができる情報処理装置の再起動試験方法及び情報処理装置を提供することを目的とする。
本発明において上記の課題を解決するための手段は、情報処理装置の再起動試験方法に係り、BIOSに基づいてブートデバイスを検索し、該ブートデバイスの当初アクセス領域に格納されたブートプログラムに基づいてオペレーションシステムを実行して起動する情報処理装置の起動試験方法において、前記BIOSに基づいて検索された前記ブートデバイスの前記当初アクセス領域に書き込まれている前記オペレーションシステムを起動させる前記ブートプログラムを前記BIOSで設定した待避用格納領域に格納する第1の工程と、前記第1の工程の後に、前記BIOSで設定した試験用ブートプログラム格納領域に格納されている、前記オペレーションシステムを起動することなく前記ブートデバイスを認識して前記情報処理装置を起動する試験用ブートプログラムを前記ブートデバイスの前記当初アクセス領域に格納する第2の工程と、前記第2の工程の後に、前記試験用ブートプログラムを実行して前記情報処理装置を起動する試験を実行する第3の工程と、前記第3の工程の後に、前記待避用格納領域に格納したオペレーションシステム起動用ブートプログラムを前記当初アクセス領域に格納する第4の工程と、を実行するものである。
また、本発明の他の手段は、情報処理装置に係り、ブートデバイスの当初アクセス領域に、オペレーションシステムと、オペレーションシステムの起動を行うブートプログラムを備え、起動に際して前記ブートプログラムを実行することにより起動する情報処理装置において、BIOSにより指定された個所に設定され、前記オペレーションシステムの起動を伴わずに前記ブートデバイスへの移行状態を試験する試験用ブートプログラムを格納した試験用ブートプログラム格納領域と、前記BIOSにより指定された個所に設定され、前記オペレーションシステムの起動を行う前記ブートプログラムを一時的に待避させる待避領域と、再起動試験に際して、前記オペレーションシステムを起動させる前記ブートプログラムを待避用格納領域に格納し、前記試験用ブートプログラムを前記ブートデバイスの当初アクセス領域に格納し、前記試験用ブートプログラムに基づく起動を行い、その後、前記待避用格納領域に格納した前記オペレーションシステム起動用ブートプログラムを前記当初アクセス領域に格納する制御手段と、を備えたものである。
本発明によれば、OSを起動させることなく再起動試験を行うことができるから、試験時間を短縮することができると共に試験コストを低減することができる。また、簡単な設定変更でいつでも試験を行うことができるので製造工程以外の場所でハードディスクドライブを交換した場合などでも簡単に再起動試験を行うことができる。
以下本発明に係る情報処理装置の再起動試験方法について図1乃至図7に基づいて説明する。まず試験対象となるPOS端末の構成について説明する。
図1は実施の形態に係る再起動試験方法の試験対象となるPOS端末を示す斜視図である。POS端末100は、ドロワ110の上に載置されており、ドロワ110の引出の開放動作を制御することができる。
POS端末100の上面にはキーボード105とオペレータ用表示器107とが配列され、上面左側にはレシートプリンタ109が配列されている。POS端末100の上面後方には、客用表示器108が立設されている。また、POS端末100には、カードリーダライタ111が設けられている。更に、POS端末100には、各種情報の入力を行うテンキー等を備えたキーボード105及びポインティングデバイス106を備えている。
POS端末100は、ストレージデバイスとして、ハードディスクドライブ(HDD)104、CD−ROM112aを収納するCD−ROMドライブ112を備えている(図2参照)。
図2は、実施の形態例に係る再起動試験方法の対象となるPOS端末の概略構成を示すブロック図である。POS端末100は、各種演算処理を実行し各部を制御するCPU101を備えている。このようなCPU101には、BIOS等を記憶保存するROM102と、可変データを書き換え自在に記憶してワークエリアとして使用されるRAM103とがバスライン114を介して接続されている。また、HDD104、CD−ROMドライブ112もバスライン114を介してCPU101に接続されている。また、ドロワ110、キーボード105、オペレータ用表示器107、客用表示器108、レシートプリンタ109、カードリーダライタ111、ポインティングデバイス106が、いずれも各種の入出力回路(すべて図示せず)とバスライン114とを介してCPU101に接続され、CPU101によって動作制御される。更に、POS端末100は、当該POS端末100が設置される店舗に設けられる構内回線網(図示せず)等に接続するための通信インターフェース113を備えており、この通信インターフェース113も、バスライン114を介してCPU101に接続されている。
図3はハードディスクドライブのプログラム領域の構成を示す模式図である。HDD104は、ブートデバイスであるHDD104の当初アクセス領域であるMBR領域104a、ブートセクタ(ブートローダ)を格納したブートセクタ領域104b、オペレーティングシステムを格納したOS領域104c、商品販売データ処理用プログラムが格納されたプログラム領域104dが設定されている。
MBR領域104aには、当初オペレーションシステムのロードを伴う通常動作用のブートプログラムが格納されている。商品販売データ処理プログラムは、POS端末101の起動時、その全部又は一部がRAM103にコピーされる。CPU101は、オペレーションシステムの動作下において、RAM103にコピーされた商品販売データ処理プログラムに従い、POS端末101による商品販売データ処理の実行を支援する。
図4はROM102が格納するBIOSの構成を示す模式図である。本例では、ROM102に格納されたBIOS201は、リブート試験に使用する試験用ブートプログラムを格納する試験用ブートプログラム格納領域301と、リブート試験に先立って前記HDD104のMBR領域104aに格納されていた通常動作用のブートプログラムを待避させるブートプログラム待避領域302とを備える他、リブート試験中における動作を指定するリブート試験準備フラグ304、リブート試験終了フラグ305が設定されている。
そして、BIOS201は、通常の処理を行う他、再起動試験を行うため以下の処理を行うよう構成されている。即ち、再起動試験実行の指示(リブート試験準備フラグ304をオン状態とする)により、BIOS201は、POS端末100の再起動試験の開始時、まずHDD104のMBR領域104aに格納された通常動作用のブートプログラム(OSを起動する)を前記ブートプログラム待避領域302に待避させる。次いで、BIOS201は、前記試験用ブートプログラム格納領域301に格納された試験用ブートプログラムをHDD104のMBR領域104aに格納する。この試験用ブートプログラムは、予め作成され、試験用ブートプログラム格納領域301に格納されていたものであり、オペレーションシステムを起動することなくHDD104にアクセスして情報処理装置を再起動する。そして、再起動試験停止の指示(リブート試験終了フラグ305をオン状態とする)があるまでHDD104のMBR領域104aに格納された試験用ブートプログラムを実行して再起動試験を行う。このときOSはロードすることなく再起動が実行される。そして、再起動試験停止の指示により再起動試験を停止し、前記ブートプログラム待避領域302に待避していた通常動作用のブートプログラム(OSを起動する)を再びHDD104のMBR領域104aに書き戻し、HDD104のMBR領域104aを当初の状態に戻す。
本例では、POS端末100は、このようなBIOS201をROM102に設定しておき、以下の手順で再起動試験を行う。以下本発明に係る情報処理装置の再起動方法について詳細に説明する。
図5は実施の形態例に係る再起動試験方法の手順を示すフローチャート、図6は実施の形態例に係る再起動試験方法における各領域のプログラム格納状態を示す模式図、図7は実施の形態例に係る再起動方法におけるBIOSセットアップメニューを示す模式図である。
まずPOS端末100の電源をON状態にすると(ステップST11)、BIOS201はメモリやキーボードのチェックを行うPOST(Power ON Self Test)を実行する(ステップST12)。次いで、BIOS内の設定内容に従ってブートデバイスの検索を行う(ステップST13)。ここまでは上述した従来の再起動の手順と同一の手順と同一である。
次いで、この状態で、ユーザが起動試験を開始するため所定のキーを押下すると、BIOS設定メニューに入る。
このBIOS設定メニューには、図7に示すように、オペレータ用表示器107の表示画面400に、通常の設定項目の他、本発明に係る再起動試験を開始させる「Reboot Test Start」の設定項目401、及び再起動試験を終了させる「Reboot Test End」の設定項目402が表示され、それぞれの設定項目401、402の「ON」・「OFF」を指定できる。これらの指定により、リブート試験準備フラグ304及びリブート試験終了フラグ305のフラグを「ON」・「OFF」に設定することができる。
POS端末100の再起動試験を行うときには、この表示画面400上で、「Reboot Test Start」の項目401を「ON」に設定する。これにより、BIOSは自身のリブート試験準備フラグ304にフラグを立てる。この設定によりBIOS設定画面は終了する。
BIOS設定メニューが終了すると、BIOS201はブートデバイスを検索した後、BIOS201内のリブート試験準備フラグ304が立っているかを判定し(ステップST14)、リブート試験準備フラグ304が立っていると、通常動作用のブートプログラムであるMBRデータ(512バイト)をBIOS201内のブートプログラム待避領域302に待避させる(ステップST15、図6(a))。この待避した通常動作用のブートプログラムは、後述するステップST20においてハードディスクドライブのMBRデータを復元するときに用いる。
そして、BIOS201内の試験用ブートプログラム格納領域301に格納されている試験用ブートプログラムをハードディスクドライブ104のMBR領域104aに上書きする(ステップST16、図6(b))。次いで、リブート試験準備フラグ304を「OFF」に設定してPOS端末100を再起動させる。これにより再起動試験が始まる。このとき、前記BIOS設定メニューの「Reboot Test Start」の設定項目401も連動して「OFF」になる。
次いでステップST12、ステップST13を実行し、リブート試験準備フラグ304が「OFF」である(準備が完了した)ので(ステップST14)、ステップST18に進む。ここでは、「リブート試験開始フラグ」は「OFF」であるので、BIOSがステップST16でMBR領域104aに上書きした試験用ブートプログラムをハードディスクドライブから自動的に呼び出し、MBRのデータが実行されて、自動的にPOS端末100が再起動され、再度ステップST12からの処理が実行される。この状態では、OSは立ち上がらない状態でPOS端末100は起動し、そのまま設定を変更しない限り情報処理装置の再起動試験が繰り返し実行される。従って本例では、再起動試験に際しては、OSを立ち上げることなくPOS端末100の起動を行うので、再起動試験に要する時間を短くすることができる。
再起動試験を終了するときには、ステップST13でユーザがキーボードから所定のキーを押下してBIOS設定メニューに入り、「Reboot Test End」の設定項目402を「ON」に設定する。この状態で、リブート試験終了フラグ305が「ON」状態になり、BIOS201はステップST18でこれを検知し、BIOS201内のブートプログラム待避領域302に格納した通常動作用のブートプログラムをHDD104のMBR領域104aに復元させて「Reboot Test End」を「OFF」状態に戻す。これに伴いBIOSのリブート試験終了フラグ305も「OFF」状態になる。そして、情報処理装置の電源をオフ状態にすることで一連の再起動試験は終了する(ステップST21)。
以上説明したように、本例に係る情報処理装置の再起動試験方法によれば、再起動試験に際してOSを立ち上げることなく情報処理装置の再起動試験を行うことができるので、試験時間を短縮することができると共に試験コストを低減することができる。また、簡単な設定変更でいつでも試験を行うことができるので製造工程以外の場所でハードディスクドライブを交換した場合などでも簡単に再起動試験を行うことができる。
尚、上記例では当初アクセス領域が設定されるブートデバイス(IPL)としてハードディスクドライブを使用する例について説明したが、ブートデバイスはハードディスクドライブの他、他のドライブ、例えばCD−ROM、USBフラッシュメモリ等とすることができる。
実施の形態に係る再起動試験方法の試験対象となるPOS端末を示す斜視図である。 実施の形態例に係る再起動試験方法の対象となるPOS端末の概略構成を示すブロック図である。 ハードディスクドライブのプログラム領域の構成を示す模式図である。 実施の形態例に係る再起動試験方法におけるROMの状態を示す模式図である。 実施の形態例に係る再起動試験方法の手順を示すフローチャートである。 実施の形態例に係る再起動試験方法における各領域のプログラム格納状態を示す模式図である。 実施の形態例に係る再起動方法におけるBIOSセットアップメニューを示す模式図である。 再起動試験方法の対象となる情報処理装置の概略構成を示すブロック図である。 従来の情報処理装置の再起動試験方法を示すフローチャートである。
符号の説明
100…POS端末、104…ハードディスクドライブ、104a…MBR領域、104b…ブートセクタ領域、104c…OS領域、104d…プログラム領域、301…試験用ブートプログラム格納領域、302…ブートプログラム待避領域、304…リブート試験準備フラグ、305…リブート試験終了フラグ

Claims (2)

  1. BIOSに基づいてブートデバイスを検索し、該ブートデバイスの当初アクセス領域に格納されたブートプログラムに基づいてオペレーションシステムを実行して起動する情報処理装置の再起動試験方法において、
    前記BIOSに基づいて検索された前記ブートデバイスの前記当初アクセス領域に書き込まれている前記オペレーションシステムを起動させる前記ブートプログラムを前記BIOSで設定した待避用格納領域に格納する第1の工程と、
    前記第1の工程の後に、前記BIOSで設定した試験用ブートプログラム格納領域に格納されている、前記オペレーションシステムを起動することなく前記ブートデバイスを認識して前記情報処理装置を起動する試験用ブートプログラムを前記ブートデバイスの前記当初アクセス領域に格納する第2の工程と、
    前記第2の工程の後に、前記試験用ブートプログラムを実行して前記情報処理装置を起動する試験を実行する第3の工程と、
    前記第3の工程の後に、前記待避用格納領域に格納したオペレーションシステム起動用ブートプログラムを前記当初アクセス領域に格納する第4の工程と、
    を実行する、ことを特徴とする情報処理装置の再起動試験方法。
  2. ブートデバイスの当初アクセス領域に、オペレーションシステムと、オペレーションシステムの起動を行うブートプログラムを備え、起動に際して前記ブートプログラムを実行することにより起動する情報処理装置において、
    BIOSにより指定された個所に設定され、前記オペレーションシステムの起動を伴わずに前記ブートデバイスへの移行状態を試験する試験用ブートプログラムを格納した試験用ブートプログラム格納領域と、
    前記BIOSにより指定された個所に設定され、前記オペレーションシステムの起動を行う前記ブートプログラムを一時的に待避させる待避領域と、
    再起動試験に際して、前記オペレーションシステムを起動させるブートプログラムを前記待避用格納領域に格納し、前記試験用ブートプログラムを前記ブートデバイスの当初アクセス領域に格納し、前記試験用ブートプログラムに基づく起動を行い、その後、前記待避用格納領域に格納した前記オペレーションシステム起動用ブートプログラムを前記当初アクセス領域に格納する制御手段と、
    を備えたことを特徴とする情報処理装置。
JP2007009254A 2007-01-18 2007-01-18 情報処理装置の再起動試験方法、情報処理装置 Expired - Fee Related JP4437821B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007009254A JP4437821B2 (ja) 2007-01-18 2007-01-18 情報処理装置の再起動試験方法、情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007009254A JP4437821B2 (ja) 2007-01-18 2007-01-18 情報処理装置の再起動試験方法、情報処理装置

Publications (2)

Publication Number Publication Date
JP2008176556A JP2008176556A (ja) 2008-07-31
JP4437821B2 true JP4437821B2 (ja) 2010-03-24

Family

ID=39703534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007009254A Expired - Fee Related JP4437821B2 (ja) 2007-01-18 2007-01-18 情報処理装置の再起動試験方法、情報処理装置

Country Status (1)

Country Link
JP (1) JP4437821B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079778A (ja) * 2008-09-29 2010-04-08 Nec Personal Products Co Ltd 情報処理装置およびbios設定画面の表示方法
JP5037586B2 (ja) * 2009-10-30 2012-09-26 東芝テック株式会社 商品販売データ処理装置およびその制御プログラム

Also Published As

Publication number Publication date
JP2008176556A (ja) 2008-07-31

Similar Documents

Publication Publication Date Title
US20080010446A1 (en) Portable apparatus supporting multiple operating systems and supporting method therefor
US8751783B2 (en) Booting computing devices with EFI aware operating systems
US7660979B2 (en) Multi-mode computer systems and operating methods thereof
CN1545654A (zh) 计算机快速启动方法
US20120042156A1 (en) Method of multiple boot manager
US20110055540A1 (en) Pre-Boot Loader for Reducing System Boot Time
US8335891B2 (en) Method and system for configuring a storage array
US20100049961A1 (en) Update method for basic input/output system and update system thereof
CN102890634B (zh) 终端设备和启动终端设备的操作系统的方法
US9348603B2 (en) Electronic apparatus and booting method
CN114528557A (zh) 一种嵌入式soc芯片自适应启动方法
JP4437821B2 (ja) 情報処理装置の再起動試験方法、情報処理装置
JPH08129495A (ja) コンピュータシステム及びそのセルフテスト方法
JP2007207139A (ja) 情報処理装置
US20100153633A1 (en) PC architecture using fast NV RAM in main memory
JP2012194675A (ja) 情報機器及び情報機器への非常アクセス方法
JP2007164420A (ja) 商品販売データ処理装置
US8762699B1 (en) System, apparatus, and method for initiating a reboot of a personal computer system by pressing a button on an attached storage device and causing the operating system on the attached storage device to be booted
JP2003044284A (ja) コンピュータ装置の起動方法および起動用プログラム
JP2009251680A (ja) 情報処理装置の起動方法及び起動プログラム
CN102346676B (zh) 计算器多重开机管理方法
JP3693240B2 (ja) 異なる操作モードを利用してアダプタ構成ルーチンを実行する方法およびシステム
US20100023745A1 (en) Memorandum-presenting method and computer system using the same
JP2001306345A (ja) 情報処理装置及びposターミナル
EP2453351A1 (en) Method of multiple boot manager

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

TRDD Decision of grant or rejection written
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091224

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees