JP4432248B2 - 放電灯装置 - Google Patents
放電灯装置 Download PDFInfo
- Publication number
- JP4432248B2 JP4432248B2 JP2000309616A JP2000309616A JP4432248B2 JP 4432248 B2 JP4432248 B2 JP 4432248B2 JP 2000309616 A JP2000309616 A JP 2000309616A JP 2000309616 A JP2000309616 A JP 2000309616A JP 4432248 B2 JP4432248 B2 JP 4432248B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge lamp
- switching element
- voltage
- capacitor
- semiconductor switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の属する技術分野】
本発明は、放電灯を点灯する放電灯装置に関し、特に車両前照灯に用いて好適なるものである。
【0002】
【従来の技術】
図8に、従来の車両用放電灯装置の概略構成を示す。図において、10は直流電源としての車載のバッテリ、20はランプ点灯スイッチ、30は車両用前照灯であるメタルハライドランプ等のランプ(放電灯)である。
【0003】
放電灯装置100は、フィルタ回路110、DC/DC変換回路120、インバータ回路130、始動回路140、および制御回路150を備えている。
【0004】
フィルタ回路110は、コイル111とコンデンサ112から構成され、雑音防止用として設けられている。
【0005】
DC/DC変換回路120は、バッテリ10側に配された一次巻線121aとランプ30側に配された二次巻線121bとを有するフライバックトランス121と、一次巻線121aに接続された半導体スイッチング素子としてのMOSトランジスタ(電界効果型トランジスタ)122と、二次巻線121bに接続された整流用のダイオード123および平滑用コンデンサ124とから構成され、バッテリ電圧を昇圧した昇圧電圧を出力する。すなわち、このDC/DC変換回路120において、MOSトランジスタ122がオンすると、一次巻線121aに一次電流が流れて一次巻線121aにエネルギーが蓄えられ、MOSトランジスタ122がオフすると、一次巻線121aのエネルギーが二次巻線121bに供給される。そして、このような動作を繰り返すことにより、ダイオード123と平滑用コンデンサ124の接続点から高電圧を出力する。なお、フライバックトランス121は、図に示すように一次巻線121aと二次巻線121bとが電気的に導通するように構成されている。
【0006】
インバータ回路130は、Hブリッジ状に配置された半導体スイッチング素子をなすMOSトランジスタ131〜134を有し、ランプ30を交流にて点灯駆動するために設けられている。MOSトランジスタ131〜134は、図示しないブリッジ駆動回路によって、MOSトランジスタ131、134の組とMOSトランジスタ132、133の組が交互にオンオフするように駆動される。
【0007】
始動回路140は、一次巻線141aと二次巻線141bを有するトランス141と、コンデンサ142と、一方向性半導体素子をなすサイリスタ143から構成され、ランプ30を点灯始動させる。すなわち、点灯スイッチ20がオンすると、コンデンサ142が充電され、この後、サイリスタ143がオンすると、コンデンサ142が放電し、トランス141を通じて、ランプ30に高電圧を印加する。その結果、ランプ30が電極間で絶縁破壊し点灯する。
【0008】
制御回路150は、図中に図示されない検出回路から出力されるランプ電圧とランプ電流に相当する信号(ランプ電力相当信号)に基づいて、点灯初期時にランプ電力を最大電力(例えば65W)に、安定点灯時にランプ電力を定常電力(例えば35W)にするように、MOSトランジスタ122をPWM制御する。その結果、点灯初期、過渡状態、安定点灯におけるランプ電圧、ランプ電流、ランプ電力は図9に示すようになる。
【0009】
上記した構成において、その作動の概要を説明する。
【0010】
点灯スイッチ20がオンし、制御回路150がMOSトランジスタ122をPWM制御すると、フライバックトランス121の作動によって、バッテリ電圧を昇圧した電圧がDC/DC変換回路120から出力される。このDC/DC変換回路120から出力された高電圧は、インバータ回路130を介して始動回路140のコンデンサ142に供給され、コンデンサ142が充電される。この後、サイリスタ143がオンすると、コンデンサ142が放電し、トランス141を通じて、ランプ30に高電圧が印加される。その結果、ランプ30が点灯開始する。
【0011】
この点灯開始後、トランジスタ131〜134が対角線の関係で交互にオンオフ(すなわち、トランジスタ131、134の組とトランジスタ132、133の組が交互にオンオフ)し、ランプ30に印加される電圧の極性が交互に反転する。また、制御回路150は、ランプ電圧とランプ電流に相当する信号に基づいて、点灯開始時にはランプ電力が最大電力に、安定点灯時にはランプ電力が定常電力になるように、MOSトランジスタ122をPWM制御する。このような制御によって、ランプ30は、点灯初期の状態からから過渡状態を経て安定点灯の状態に移行していく。
【0012】
【発明が解決しようとする課題】
図10に、フライバックトランス121の一次側の電圧V1と電流i1の波形を示す。上記したPWM制御によれば、デューティサイクルT2は一定で、オン期間(MOSトランジスタ122をオンにする期間)T1が可変となる。この図10の波形からわかるように、MOSトランジスタ122のスイッチングに伴って電流波形と電圧波形がある値のところで交差し、スイッチング損失が生じている。すなわち、従来の放電灯装置では、MOSトランジスタ122をハードスイッチングする構成になっている。
【0013】
このスイッチング損失を低減するためには、共振を利用してMOSトランジスタ122をソフトスイッチングすることが考えられる。特開平9−8123123号公報には、スイッチング電源装置のDC/DC変換回路において、フライバックトランスの一次巻線に接続されたMOSトランジスタに並列にコンデンサを設け、そのコンデンサと一次巻線とにより共振を発生させて、ソフトスイッチングを行うものが開示されている。この技術を図8に示すDC/DC変換回路120に適用すると、図11に示すように、MOSトランジスタ122に並列にコンデンサ125を設け、フライバックトランス121の一次巻線121aと、MOSトランジスタ122に並列に接続されたコンデンサ125とにより共振を発生させて、ソフトスイッチングを行う構成とすることができる。
【0014】
このように構成された放電灯装置において、MOSトランジスタ122をPWM制御すると、MOSトランジスタ122の両端電圧V(s)および電流i(s)は、図13に示すように変化する。電圧V(s)が共振によって低下し0V以下になると、MOSトランジスタ122の寄生ダイオード122aに電流が流れる。このときMOSトランジスタ122をターンオンすれば、ゼロ電圧スイッチングが実現でき、ターンオン損失を低減することができる。なお、MOSトランジスタ122のターンオフ時の損失は、コンデンサスナバを利用したソフトスイッチングによって低減することができる。このコンデンサスナバを利用したソフトスイッチングについて簡単に説明する。図12(a)において、スイッチがオンし通電している状態から、オフする場合を考える。オフした瞬間、それまで流れていた電流によりコンデンサが充電される。これにより、コンデンサが接続されていない場合(ハードスイッチング)と比較して、スイッチ両端の印加電圧のdV/dtが低減され、図12(b)に示すように、電流波形と電圧波形の重なりが低減され、スイッチング損失も低減されることになる。このようなスイッチングをスナバスイッチング(この場合はCスナバスイッチング)という。
【0015】
上記のように構成した場合、ターンオン損失、ターンオフ損失を低減することができるが、図13に示すように、寄生ダイオードの導通期間が長く、これによって損失が生じてしまう。このダイオード導通期間は、例えば、フライバックトランス121の一次巻線121aのインダクタンスLを変えることにより変化させることができるが、放電灯装置として適正に作動させる場合には、自ずと一次巻線121aのインダクタンスLの取り得る値の範囲が決まり、その範囲内で上記したダイオード導通期間による損失を所望値以下に低減することはできなかった。
【0016】
【課題を解決するための手段】
本発明は、放電灯装置におけるDC/DC変換回路のスイッチング素子を、新規な構成でソフトスイッチングできるようにすることを目的とする。
【0017】
このため、請求項1に記載の発明では、直流電源(10)からの直流電圧を昇圧するDC/DC変換回路(120)において、直流電源(10)側に配された一次巻線(121a)と放電灯(30)側に配された二次巻線(121b)とを有するフライバックトランス(121)と、一次巻線(121a)に接続された半導体スイッチング素子(122)と、半導体スイッチング素子(122)に並列に接続されたコンデンサ(126)とを有して、フライバックトランス(121)の漏れリアクトルとコンデンサ(126)とにより共振を発生させるように構成し、
半導体スイッチング素子(122)を制御回路(160)によりPFM制御して、半導体スイッチング素子(122)をゼロ電圧スイッチングさせるようにしたことを特徴としている。
【0018】
また、請求項2に記載の発明では、直流電源(10)からの直流電圧を昇圧するDC/DC変換回路(120)において、直流電源(10)側に配された一次巻線(121a)と放電灯(30)側に配された二次巻線(121b)とを有するフライバックトランス(121)と、一次巻線(121a)に接続された半導体スイッチング素子(122)と、一次巻線(121a)に並列に接続されたコンデンサ(126)とを有して、フライバックトランス(121)の漏れリアクトルとコンデンサ(126)とにより共振を発生させるように構成し、
半導体スイッチング素子(122)を制御回路(160)によりPFM制御して、半導体スイッチング素子(122)をゼロ電圧スイッチングさせるようにしたことを特徴としている。
【0019】
請求項1または2に記載の発明において、フライバックトランス(121)の漏れリアクトルのインダクタンスとコンデンサ(126)の容量を、請求項3に記載の発明のように、ゼロ電圧スイッチングを可能とするとともにPFM制御におけるスイッチング周波数を設定された一定値にする条件を満たし、その条件を満たす中で漏れリアクトルのインダクタンスが最も小さくなるように、それぞれ設定するのが好ましい。
【0020】
また、請求項1、2に記載の発明では、制御回路(160)において、放電灯の電力に相当する信号に基づいて放電灯の電力が瞬時低下する状態を検出したとき、半導体スイッチング素子のオフ期間を長くしているので、電力の瞬時低下時においてもゼロ電圧スイッチングを行うことができる。
【0021】
また、請求項4に記載の発明では、直流電源(10)からの直流電圧を昇圧するDC/DC変換回路(120)において、直流電源(10)側に配された一次巻線(121a)と放電灯(30)側に配された二次巻線(121b)とを有するフライバックトランス(121)と、一次巻線(121a)に接続された半導体スイッチング素子(122)と、一端が二次巻線(121b)とダイオード(123)との接続点に接続され他端が直流電源(10)の負極側に接続されたコンデンサ(126)とを有して、フライバックトランス(121)の漏れリアクトルとコンデンサ(126)とにより共振を発生させるように構成し、半導体スイッチング素子(122)を制御回路(160)によりPFM制御して、半導体スイッチング素子(122)をゼロ電流スイッチングさせるようにしたことを特徴としている。
【0022】
また、請求項4に記載の発明では、制御回路(160)において、放電灯の電力に相当する信号に基づいて放電灯の電力が瞬時低下する状態を検出したとき、半導体スイッチング素子のオフ期間を長くしているので、電力の瞬時低下時においてもゼロ電流スイッチングを行うことができる。
【0023】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0024】
【発明の実施の形態】
(第1実施形態)
図1に、本発明の第1実施形態に係る車両用放電灯装置の構成を示す。図8に示すものと同一符号を付した部分は、同一もしくは均等なものを示している。
【0025】
この実施形態において、図8に示すものと相違するところは、DC/DC変換回路120において、半導体スイッチング素子(例えば、MOSトランジスタ)122に並列にコンデンサ126を設け、フライバックトランス121の漏れリアクトル(図中には明示されない)とコンデンサ126とにより共振を発生させるようにし、かつMOSトランジスタ122を制御回路160によってPFM(Pulse Frequency Modulation)制御するようにしたことである。
【0026】
なお、制御回路160には、図8に示す従来のものと同様、ランプ電圧とランプ電流に相当する信号が入力され、制御回路160は、ランプ電圧とランプ電流に相当する信号に基づいて、ランプ電力を所望の値にするように、MOSトランジスタ122をPFM制御する。この制御回路160の具体的な構成については後述する。
【0027】
図2に、MOSトランジスタ122をPFM制御したときのフライバックトランス121の一次側の電圧V1と電流i1の波形を示す。PFM制御においてはMOSトランジスタ122をスイッチングするためのスイッチング周波数fSWが変化するが、スイッチング周期(1/fSW)においてMOSトランジスタ122をオフする期間は一定(固定)となっている。フライバックトランス121の一次側の電圧V1が、共振によって低下し0V以下になると、MOSトランジスタ122の寄生ダイオードに電流が流れる。このときMOSトランジスタ122をターンオンさせ、ゼロ電圧スイッチングを行う。このゼロ電圧スイッチングによってターンオン損失を低減することができる。なお、MOSトランジスタ122のターンオフ時の損失は、図11に示すものと同様、コンデンサスナバを利用したソフトスイッチングによって低減することができる。
【0028】
ここで、上記したゼロ電圧スイッチングを実現するためには、フライバックトランス121の漏れリアクトルのインダクタンスLrとコンデンサ126の容量Crをどのような値にするかが問題となる。この点について発明者等が行った検討について以下説明する。
【0029】
図3に、フライバックトランス121の漏れリアクトルのインダクタンスLrとコンデンサ126の容量Crについてシュミレーションを行った結果を示す。漏れリアクトルのインダクタンスLrとコンデンサ126の容量Crが、図中の領域(A)における関係にあれば、ソフトスイッチングを行うことができる。この領域(A)は、コンデンサ126の容量Crの下限値と、ダイオード導通期間tzvsの下限値で規定される。
【0030】
ここで、コンデンサ126の容量Crの下限値は、MOSトランジスタ122の寄生容量との関係で設定される。また、ダイオード導通期間tzvsは、MOSトランジスタ122の寄生ダイオードに電流が流れる期間であるが、その期間中にMOSトランジスタ122をターンオンさせるためには、ダイオード導通期間tzvsを確保する必要がある。しかし、ダイオード導通期間tzvsが長すぎるとそれによる損失が大きくなってしまう。そこで、放電灯装置の回路パラメータのばらつき等を考慮し、ダイオード導通期間tzvs中にMOSトランジスタ122を確実にターンオンできる最小の時間を、ダイオード導通期間tzvsの下限値として設定している。
【0031】
また、放電灯装置として適正に動作させるためにスイッチング周波数(一定値)fswが設定されており、そのスイッチング周波数fswを得るためには、漏れリアクトルのインダクタンスLrとコンデンサ126の容量Crが、図中の曲線(B)の関係を満たす必要がある。
【0032】
また、漏れリアクトルのインダクタンスLrが小さいほど、DC/DC変換回路損失が小さくなる。
【0033】
従って、以上の検討から、漏れリアクトルのインダクタンスLrとコンデンサ126の容量Crを、図中の(C)点の値に設定すれば、ソフトスイッチングが実現でき、かつDC/DC変換回路損失を最小とすることができる。
【0034】
次に、そのような漏れリアクトルのインダクタンスLrとコンデンサ126の容量Crを用いて、PFM制御を行う場合のスイッチング周波数fswとランプ電力Poutの関係について検討を行った。図4に、その検討結果を示す。この図からわかるように、スイッチング周波数fswが小さいときにランプ電力Poutを大きくすることができ、スイッチング周波数fswが大きいときにランプ電力Poutを小さくすることができる。従って、図5(a)のようなランプ最適電力曲線を得るためには、ランプ電力に応じて、図5(b)に示すようにスイッチング周波数fswを変化させればよい。
【0035】
図6に、制御回路160の具体的な構成を示す。この制御回路160は、ランプ電圧とランプ電流に相当する信号からランプ電力を検知する電力検知回路161と、この電力検知回路161から出力されるランプ電力に応じた電圧を周波数に変換するV/F変換回路162と、V/F変換回路162から出力される信号に基づいて、MOSトランジスタ122のゲートに印加するゲートパルスを生成するゲートパルス生成回路163と、ゲートパルスをMOSトランジスタ122のゲートに印加するドライバ回路164とを備えている。
【0036】
このような構成により、図5(a)に示すように、点灯初期時にランプ電力を最大電力とし、過渡状態時にランプ電力を過渡特性に応じた電力にし、安定点灯時にランプ電力を定常電力にすることができる。
【0037】
ここで、ランプ電力は、ランプ電流が図9に示すように交互に極性反転することによって、周期的に低出力状態(ランプ電力が瞬時低下する状態)となる(図7参照)。このようにランプ電力が低出力状態になると、フライバックトランス121の一次側の電圧V1が0V以下になるタイミングが遅くなる。この場合、それを考慮せずにPFM制御を行うと、ダイオード導通期間tzvs中にMOSトランジスタ122をターンオンさせることができなくなる。
【0038】
そこで、この実施形態では、制御回路160において、ランプ電圧とランプ電流に相当する信号からランプ電力の変動を検知する電力変動検知回路と、この電力検知回路によってランプ電力の変動が検知されたときにMOSトランジスタ122のオフ期間を長くする信号を出力するオフ期間可変回路とを備え、ゲートパルス生成回路は、V/F変換回路162から出力される信号とオフ期間可変回路から出力される信号に基づいて、MOSトランジスタ122のオフ期間を長くするゲートパルスを生成する。このように構成することによって、ランプ電力が低出力状態になったときでも、ダイオード導通期間tzvs中にMOSトランジスタ122をターンオンさせることができる。
(その他の実施形態)
上記した実施形態では、オープンループでMOSトランジスタ122をPFM制御するものを示したが、MOSトランジスタ122の寄生ダイオードに電流が流れている状態を電流検出手段(例えば、寄生ダイオードに流れる電流を検出する電流センサや、スイッチ手段両端の電圧を検知する電圧センサ等)で検出し、それによってゼロ電圧スイッチングを行うようにしてもよい。
【0039】
また、上記した実施形態以外に、図14、図15に示すように構成することもできる。
【0040】
図14に示す実施形態では、コンデンサ126をフライバックトランス121の一次巻線121aに並列に接続したものであり、その他の構成は第1実施形態と同じである。この実施形態におけるソフトスイッチング方式は、ゼロ電圧スイッチングであり、動作波形は第1実施形態と全く同じである。この実施形態におけるゼロ電圧スイッチングは、スイッチング素子(例えば、MOSトランジスタ)122のゼロ電圧状態でスイッチングを行うものである。すなわち、図2において、スイッチング素子に印加する共振電圧がゼロに到達すると、寄生ダイオードに電流が流れ始める(期間tzvs)。この期間では、スイッチング素子はゼロ電圧に保たれるため、この期間にゲート信号をターンオンすれば、ゼロ電圧スイッチングとなる。
【0041】
また、図15に示す実施形態では、コンデンサ126を、その一端がフライバックトランス121の二次巻線121bとダイオード123(リカバリー損失を低減させるために設けられたもの)との接続点に接続され、他端が直流電源10の負極側に接続したものであり、その他の構成は第1実施形態と同じである。この実施形態におけるソフトスイッチング方式は、二次巻線121b側に接続したコンデンサ126と漏れリアクトルとの共振を利用したゼロ電流スイッチングである。図16に、スイッチング素子(例えば、MOSトランジスタ)122の電圧、電流波形を示す。ゼロ電流スイッチングは、スイッチング素子に流れる共振電流を利用することにより、スイッチング素子のゼロ電流状態でスイッチングを行うものである。図中tzcsの期間は、スイッチング素子に電流が流れない期間である(MOSトランジスタの場合、寄生ダイオードに電流が流れている状態であるが、スイッチング機能を有する部分の電流はゼロ)。この期間にターンオフを完了することにより、ゼロ電流スイッチングが実現できる。また、ターンオン時は、ソフトスイッチングの一方式であるLスナバによりスイッチング損失が低減できる。これは、図17に示すように、スイッチに直列に配置されている共振用リアクトルが、ターンオン時に電流を限流し、dt/dtが低減されるためである。この図15に示す実施形態においても、制御回路160において、放電灯の電力に相当する信号に基づいて放電灯の電力が瞬時低下する状態を検出したとき、半導体スイッチング素子のオフ期間を長くするようにすれば、電力の瞬時低下時においてもゼロ電流スイッチングを行うことができる。
【0042】
なお、本発明は、車両の前照灯を点灯させる放電灯装置に限らず、それ以外の放電灯を点灯させる放電灯装置にも適用することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る車両用放電灯装置の構成を示す図である。
【図2】MOSトランジスタ122をPFM制御したときのフライバックトランス121の一次側の電圧V1と電流i1の波形を示す図である。
【図3】フライバックトランス121の漏れリアクトルのインダクタンスLrとコンデンサ126の容量Crについてシュミレーションを行った結果を示す図である。
【図4】PFM制御を行う場合のスイッチング周波数fswとランプ電力Poutの関係を示す図である。
【図5】(a)はランプ最適電力曲線を示す図であり、(b)はランプ電力に応じたスイッチング周波数fswを示す図である。
【図6】制御回路160の具体的な構成を示す図である。
【図7】ランプ電力が周期的に低出力状態になることを示す図である。
【図8】従来の車両用放電灯装置の概略構成を示す図である。
【図9】図8の構成において、点灯初期、過渡状態、安定点灯におけるランプ電圧、ランプ電流、ランプ電力を示す図である。
【図10】図8の構成において、フライバックトランス121の一次側の電圧V1と電流i1の波形を示す図である。
【図11】図8に示すDC/DC変換回路120において、フライバックトランス121の一次巻線121aと、MOSトランジスタ122に並列に接続されたコンデンサ125とにより共振を発生させるようにした場合の変形例を示す図である。
【図12】スナバスイッチングを説明するための図である。
【図13】図11に示すように構成した場合の問題点を説明するための図である。
【図14】本発明の他の実施形態に係る車両用放電灯装置の構成を示す図である。
【図15】本発明の他の実施形態に係る車両用放電灯装置の構成を示す図である。ある。
【図16】図15に示す実施形態におけるスイッチング素子の電圧、電流波形を示す図である。
【図17】図15に示す実施形態においてLスナバスイッチングを説明するための図である。
【符号の説明】
10…車載バッテリ、20…ランプ点灯スイッチ、30…ランプ(放電灯)、
100…放電灯装置、110…フィルタ回路、120…DC/DC変換回路、
121…フライバックトランス、121a…一次巻線、121b…二次巻線、
122…MOSトランジスタ、126…コンデンサ、
130…インバータ回路、140…始動回路、160…制御回路。
Claims (4)
- 直流電源(10)からの直流電圧を昇圧するDC/DC変換回路(120)を備え、このDC/DC変換回路(120)によって昇圧された電圧に基づいて放電灯(30)を点灯させるようにした放電灯装置において、
前記DC/DC変換回路(120)は、前記直流電源(10)側に配された一次巻線(121a)と前記放電灯(30)側に配された二次巻線(121b)とを有するフライバックトランス(121)と、前記一次巻線(121a)に接続された半導体スイッチング素子(122)と、前記半導体スイッチング素子(122)に並列に接続されたコンデンサ(126)とを有して、前記フライバックトランス(121)の漏れリアクトルと前記コンデンサ(126)とにより共振を発生させるように構成されており、
前記半導体スイッチング素子(122)を制御回路(160)によりPFM制御して、前記半導体スイッチング素子(122)をゼロ電圧スイッチングさせるようにした放電灯装置であって、
前記制御回路(160)は、前記放電灯の電力に相当する信号に基づいて前記放電灯の電力が瞬時低下する状態を検出したとき、前記半導体スイッチング素子のオフ期間を長くして、前記電力の瞬時低下時においてもゼロ電圧スイッチングができるように構成されていることを特徴とする放電灯装置。 - 直流電源(10)からの直流電圧を昇圧するDC/DC変換回路(120)を備え、このDC/DC変換回路(120)によって昇圧された電圧に基づいて放電灯(30)を点灯させるようにした放電灯装置において、
前記DC/DC変換回路(120)は、前記直流電源(10)側に配された一次巻線(121a)と前記放電灯(30)側に配された二次巻線(121b)とを有するフライバックトランス(121)と、前記一次巻線(121a)に接続された半導体スイッチング素子(122)と、前記一次巻線(121a)に並列に接続されたコンデンサ(126)とを有して、前記フライバックトランス(121)の漏れリアクトルと前記コンデンサ(126)とにより共振を発生させるように構成されており、
前記半導体スイッチング素子(122)を制御回路(160)によりPFM制御して、前記半導体スイッチング素子(122)をゼロ電圧スイッチングさせるようにした放電灯装置であって、
前記制御回路(160)は、前記放電灯の電力に相当する信号に基づいて前記放電灯の電力が瞬時低下する状態を検出したとき、前記半導体スイッチング素子のオフ期間を長くして、前記電力の瞬時低下時においてもゼロ電圧スイッチングができるように構成されていることを特徴とする放電灯装置。 - 前記フライバックトランス(121)の漏れリアクトルのインダクタンスとコンデンサ(126)の容量は、前記ゼロ電圧スイッチングを可能とするとともに前記PFM制御におけるスイッチング周波数を設定された一定値にする条件を満たし、その条件を満たす中で前記漏れリアクトルのインダクタンスが最も小さくなるように、それぞれ設定されていることを特徴とする請求項1または2に記載の放電灯装置。
- 直流電源(10)からの直流電圧を昇圧するDC/DC変換回路(120)を備え、このDC/DC変換回路(120)によって昇圧された電圧に基づいて放電灯(30)を点灯させるようにした放電灯装置において、
前記DC/DC変換回路(120)は、前記直流電源(10)側に配された一次巻線(121a)と前記放電灯(30)側に配された二次巻線(121b)とを有するフライバックトランス(121)と、前記一次巻線(121a)に接続された半導体スイッチング素子(122)と、前記二次巻線(121b)に接続された整流用のダイオード(123)と、一端が前記二次巻線(121b)と前記ダイオード(123)との接続点に接続され他端が前記直流電源(10)の負極側に接続されたコンデンサ(126)とを有して、前記フライバックトランス(121)の漏れリアクトルと前記コンデンサ(126)とにより共振を発生させるように構成されており、
前記半導体スイッチング素子(122)を制御回路(160)によりPFM制御して、前記半導体スイッチング素子(122)をゼロ電流スイッチングさせるようにした放電灯装置であって、
前記制御回路(160)は、前記放電灯の電力に相当する信号に基づいて前記放電灯の電力が瞬時低下する状態を検出したとき、前記半導体スイッチング素子のオフ期間を長くして、前記電力の瞬時低下時においてもゼロ電流スイッチングができるように構成されていることを特徴とする放電灯装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000309616A JP4432248B2 (ja) | 2000-10-10 | 2000-10-10 | 放電灯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000309616A JP4432248B2 (ja) | 2000-10-10 | 2000-10-10 | 放電灯装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002117995A JP2002117995A (ja) | 2002-04-19 |
JP4432248B2 true JP4432248B2 (ja) | 2010-03-17 |
Family
ID=18789747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000309616A Expired - Fee Related JP4432248B2 (ja) | 2000-10-10 | 2000-10-10 | 放電灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4432248B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112006001948B4 (de) | 2005-08-24 | 2016-06-16 | Mitsubishi Electric Corp. | DC/DC-Umrichtervorrichtung und Entladelampen-Leuchtvorrichtung |
-
2000
- 2000-10-10 JP JP2000309616A patent/JP4432248B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002117995A (ja) | 2002-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6477220B2 (ja) | 共振コンバータおよびスイッチング電源装置 | |
KR100889528B1 (ko) | 소프트 스타트 회로와 이를 포함하는 전원공급장치 | |
US20080043506A1 (en) | Dc-ac converter | |
US5666279A (en) | Voltage resonance inverter circuit for dimable cold cathode tubes | |
JP2003324956A (ja) | 直列共振型ブリッジインバータ回路の制御方法及び直列共振型ブリッジインバータ回路 | |
JP4538998B2 (ja) | 放電灯装置 | |
JP2007018960A (ja) | 放電灯点灯回路 | |
JP2009539220A (ja) | ランプの駆動回路 | |
JP2004364433A (ja) | 直流電圧変換回路 | |
JP6481464B2 (ja) | 電流共振型コンバータ | |
US7145293B2 (en) | Electronic ballast having resonance excitation for generating a transfer voltage | |
EP2222141B1 (en) | Discharge lamp lighting circuit for AC-driving a discharge lamp | |
JPH076889A (ja) | 放電灯点灯装置 | |
US20080037299A1 (en) | Method for driving dc-ac converter | |
JP4110477B2 (ja) | Dc−dcコンバータ | |
CN111800014A (zh) | 开关转换器 | |
JP4432248B2 (ja) | 放電灯装置 | |
JP6458235B2 (ja) | スイッチング電源装置 | |
JP2011142765A (ja) | フルブリッジ複合共振型のdc−dcコンバータ | |
JP2012532407A (ja) | 直流を交流パルス電圧に変換する回路 | |
JP4370844B2 (ja) | 直流変換装置 | |
JPH0750987B2 (ja) | 共振形dc―dcコンバータの制御方法 | |
JP3272218B2 (ja) | 照明装置 | |
JP4103397B2 (ja) | 放電灯点灯装置 | |
JP3820902B2 (ja) | 放電灯点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20061116 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20091201 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20091214 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |