JP4423027B2 - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP4423027B2 JP4423027B2 JP2003428074A JP2003428074A JP4423027B2 JP 4423027 B2 JP4423027 B2 JP 4423027B2 JP 2003428074 A JP2003428074 A JP 2003428074A JP 2003428074 A JP2003428074 A JP 2003428074A JP 4423027 B2 JP4423027 B2 JP 4423027B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring circuit
- layer
- circuit layer
- coupling agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、例えば、メインフレームと呼ばれる大型コンピューターのマザーボードや電気素子搭載用基板、または電気素子収納用パッケージなどに用いられ、有機樹脂を含有する絶縁基板と金属層からなる配線回路層を具備した配線基板の製造方法に関するものである。 The present invention is used for, for example, a mother board of a large computer called a main frame, a board for mounting electric elements, or a package for storing electric elements, and includes a wiring circuit layer composed of an insulating substrate containing an organic resin and a metal layer. a method of manufacturing a wiring board.
電子機器は小型化が進んでいるが、近年携帯情報端末の発達や、コンピューターを持ち運んで操作するいわゆるモバイルコンピューティングの普及によってさらに小型、薄型且つ高精細の配線基板が求められる。また通信機器用途では、高速動作が可能な電子機器が広く使用され、そのために高周波の信号に対して、高速なスイッチング機能や、伝送損失の少ない配線構造を有した配線基板が求められている。 Electronic devices are becoming smaller in size, but in recent years, with the development of portable information terminals and the spread of so-called mobile computing for carrying and operating computers, smaller, thinner and higher-definition wiring boards are required. In communication equipment applications, electronic devices capable of high-speed operation are widely used. For this reason, a wiring board having a high-speed switching function and a wiring structure with low transmission loss is required for high-frequency signals.
そのような高密度配線の要求に対応するため、従来より、配線基板の製造方法としてはビルドアップ法が用いられている。 In order to meet the demand for such high-density wiring, a build-up method has been conventionally used as a method for manufacturing a wiring board.
ビルドアップ法について以下に説明する。 The build-up method will be described below.
まず、ガラスエポキシ複合材料からなる絶縁基板の表面に配線回路層を形成し、ドリルによって穴開け加工し、絶縁基板を貫通するスルーホールを形成し、前記スルーホールに導体を埋設するか、メッキによりスルーホール内壁に金属膜を作製してコア基板を作製する。 First, a wiring circuit layer is formed on the surface of an insulating substrate made of a glass epoxy composite material, drilled with a drill, a through hole penetrating the insulating substrate is formed, and a conductor is embedded in the through hole, or by plating. A metal film is produced on the inner wall of the through hole to produce a core substrate.
このコア基板の表面に感光性樹脂を塗布して絶縁層を形成する。そして、感光性樹脂からなる絶縁層に対して露光現像して貫通孔を形成する。次に、貫通孔の内壁を含む絶縁層の全表面に銅などのめっき層を形成する。そして、めっき層表面に感光性レジストを塗布/露光/現像/エッチング/レジスト除去を経て配線回路層を形成する。その後、必要に応じ上記の工程を繰り返すことにより、絶縁層および配線回路層を繰り返して形成して表面多層配線回路層を形成することが行われている。 A photosensitive resin is applied to the surface of the core substrate to form an insulating layer. Then, the through hole is formed by exposing and developing the insulating layer made of the photosensitive resin. Next, a plating layer such as copper is formed on the entire surface of the insulating layer including the inner wall of the through hole. Then, a photosensitive resist is applied / exposed / developed / etched / resist removed on the surface of the plating layer to form a wiring circuit layer. Thereafter, the surface multilayer wiring circuit layer is formed by repeatedly forming the insulating layer and the wiring circuit layer by repeating the above steps as necessary.
また最近では、次のようなセミアディティブ工法も採られている。前述のコア基板の表面に未硬化の熱硬化性樹脂を貼り付けた後、加熱して熱硬化性樹脂を硬化させ、ついで炭酸ガスレーザ等により、熱硬化性樹脂からなる絶縁層に貫通孔を形成する。貫通孔の形成後、基板全面に2〜3μmの厚みの無電解めっきを施し、さらにレジスト塗布/露光/現像する。その後、無電解めっき層をシード層として電解めっきをし、レジスト除去/エッチングを行うことにより、配線回路層を形成する。次いで、必要により上記の工程を繰り返すことによって、コア基板上に複数の回路基板が積層された多層構造の配線基板を得る方法である(特許文献1参照)。
しかしながら、従来技術で作製した配線基板では、配線回路層の縦断面形状が矩形状や台形状で形成され、また配線表面は、絶縁層との密着力を向上し、耐環境試験において信頼性を高めるために表面を粗化処理することから、いくつかの不具合が生じていた。まず、例えばセミアディティブ法では、製造工程において、無電解めっきやスパッタ法などで絶縁樹脂上にシード層を形成する。その後にレジスト塗布、露光・現像、電解めっき、レジスト剥離、エッチングによって配線を形成する。このとき、現像後のレジストに沿って垂直方向に電解めっき膜が成長するため、配線の縦断面形状は、矩形もしくはエッチング後では台形状になる。配線の横断面形状が矩形もしくは台形状になると、高周波の電気信号は配線回路層の表面の浅い部分を流れやすくなる表皮効果によって、特に角の部分に集中して流れるようになるため、伝送損失が大きくなる。 However, in the wiring substrate manufactured in the prior art, longitudinal cross-sectional shape of the wiring circuit layer is formed by a rectangular or trapezoidal shape, also the wiring surfaces, improves the adhesion between the insulating layer, the reliability in environmental tests Since the surface is roughened to increase the level, some problems have occurred. First, in the semi-additive method, for example, a seed layer is formed on an insulating resin by electroless plating or sputtering in a manufacturing process. Thereafter, wiring is formed by resist application, exposure / development, electrolytic plating, resist stripping, and etching. At this time, in order to resist the growth electrolytic plated film in a vertical direction along the developed vertical cross-sectional shape of the wiring becomes a trapezoidal shape after rectangular or etching. When the cross-sectional shape of the wiring is rectangular or trapezoidal, high-frequency electrical signals flow more concentrated on the corners due to the skin effect that makes it easier to flow through the shallow part of the wiring circuit layer surface. Becomes larger.
また配線回路層表面を粗化処理し凹凸を形成する際に、過度に凹凸を大きく形成すると同じく表皮効果によって伝送損失は大きくなり、高周波用の配線基板として不適である。 Further, when forming the unevenness by roughening the surface of the wiring circuit layer, if the unevenness is excessively large, the transmission loss increases due to the skin effect, which is not suitable as a high-frequency wiring board.
また、セミアディティブ法に代表されるビルドアップ基板の製造方法では、配線加工をするためのレジストと下地の絶縁樹脂との密着性が悪いと、特に配線幅が20μm以下になった場合に、レジストが浮きやすくなる。そのためショート不良が多発する問題があり、20μm以下のライン幅の微細加工ができなかった。またレジストの浮きを抑えるために、レジストの基板との密着性を上げると、現像、電解めっき後にレジストを剥離する際に、レジストの一部が部分的に基板に残ることによって、その後の工程でショート不良など不具合の原因となる。 Also, in the method of manufacturing a build-up substrate represented by the semi-additive method, if the adhesion between the resist for wiring processing and the underlying insulating resin is poor, the resist is particularly affected when the wiring width is 20 μm or less. Becomes easier to float. For this reason, there is a problem that short defects frequently occur, and fine processing with a line width of 20 μm or less cannot be performed. In addition, in order to prevent the resist from floating, when the adhesion of the resist to the substrate is increased, a part of the resist remains on the substrate when the resist is peeled off after development and electrolytic plating. It may cause problems such as short circuit failure.
さらにレジストを用いた配線加工では、ライン幅やラインとスペースの間隔が20μm以下になると、レジストの解像度の問題によってライン形状が波打ってしまい、ショート不良、オープン不良が多発する問題があった。またレジストの下地に凹凸があると、露光の際に光線が乱反射して、シャープな形状にレジストを加工できないといった問題があった。 Further, in the wiring processing using a resist, when the line width or the space between the line and the space is 20 μm or less, the line shape is wavy due to the problem of the resolution of the resist, and there is a problem that short-circuit defects and open defects occur frequently. Further, if the resist substrate is uneven, there is a problem that the resist is not processed into a sharp shape because light rays are irregularly reflected during exposure.
また、ビルドアップ法では、パターン形成にドライフィルムレジストやレジストの現像液などを用いるため、工程中での消耗品やエネルギー消費が多く、コスト高になったり、環境に与える負荷も大きくなるという問題がある。 In addition, the build-up method uses dry film resist or resist developer for pattern formation, so there are many consumables and energy consumption in the process, which increases costs and increases the burden on the environment. There is.
本発明は、微細なパターンを有し、かつ、高周波の電気特性を向上させた配線基板の製造方法を提供することを目的とする。 The present invention has a fine pattern, and aims to provide a method for manufacturing a wiring board with improved electrical characteristics of the high-frequency.
本発明の配線基板の製造方法は、(a)絶縁層となる樹脂シートに貫通孔を形成するとともに、前記貫通孔に導体を形成して、貫通導体を形成する工程と、(b)前記樹脂シートの表面にカップリング剤を吸着させ、テストパターンを印刷したフォトマスクを介して紫外線照射を行い、紫外光照射部分のカップリング剤を選択的に除去し、パターン状に形成する工程と、(c)前記樹脂シートの表面にパターン状に形成されたカップリング剤上にTiO 2 コロイドを吸着させる工程と、(d)前記カップリング剤上のTiO 2 コロイド上に金属イオンを含む溶液を塗布した後、紫外線を照射し、前記TiO 2 コロイドの還元作用によって金属イオン溶液中の金属を還元して析出させて、5μm以下の厚みを有するとともに、前記金属よりなるシード層を形成する工程と、(e)前記シード層にめっき法によって、縦断面形状が略円形、略半円形もしくは略楕円形の配線回路層を形成する工程と、(f)(e)で形成した前記配線回路層の表面を化学的粗化処理する工程と、(g)前記(a)〜(f)の工程で形成された、前記貫通孔、前記シード層および前記配線回路層を有する樹脂シートを、所定の層数分位置合わせして積層圧着する工程と、を具備することを特徴とする。 A method for manufacturing a wiring board of the present invention, (a) to form a through hole in the resin sheet that Do and the insulating layer, and forming a conductor on the through hole, forming a through conductor, (b) the A step of adsorbing a coupling agent on the surface of the resin sheet, irradiating with ultraviolet rays through a photomask on which a test pattern is printed, selectively removing the coupling agent in the ultraviolet irradiation portion, and forming a pattern; (C) a step of adsorbing TiO 2 colloid on the coupling agent formed in a pattern on the surface of the resin sheet; and (d) applying a solution containing metal ions on the TiO 2 colloid on the coupling agent. after, irradiating ultraviolet radiation, said precipitated by reducing the metal of the metal ions in solution by the reducing action of the TiO 2 colloid, and has a thickness of less than 5 [mu] m, it than the metal Forming a seed layer, by plating on the seed layer (e), the vertical sectional shape is substantially circular, substantially forming a wiring circuit layer in a semi-circular or substantially elliptical, in (f) (e) a step of a-chemical roughening treatment surface of the formed the wiring circuit layer, (g) formed in the step of said (a) ~ (f), the through hole, the seed layer and the wiring circuit layer the resin sheet is having, it characterized by comprising the steps of laminating crimped by aligning a predetermined number of layers.
本発明の配線基板の製造方法によれば、カップリング剤上にパターン形状に選択的に金属を析出させて形成したシード層を配線回路層状に加工した後に、めっき法によって配線回路層を形成するため、レジストに起因する微細配線加工の阻害要因を排除でき、30μm以下の配線幅を有する配線回路層を形成できる。According to the method for manufacturing a wiring board of the present invention, after processing a seed layer formed by selectively depositing a metal in a pattern shape on a coupling agent into a wiring circuit layer shape, the wiring circuit layer is formed by plating. Therefore, a hindrance to fine wiring processing due to the resist can be eliminated, and a wiring circuit layer having a wiring width of 30 μm or less can be formed.
本発明の配線基板の製造方法により得られる配線基板は、例えば、図1に示すように、少なくとも有機樹脂を含む絶縁層1と、絶縁層1の少なくとも一方の表面に形成された配線回路層3と、前記絶縁層1を貫通して形成された貫通孔5と、貫通孔5内に形成された貫通導体5aとを具備する配線基板Aにおいて、絶縁層1表面に形成した配線回路層3の縦断面形状が略円形、略半円形、もしくは略楕円形となる形態をとる。
A wiring board obtained by the method for manufacturing a wiring board according to the present invention includes, for example, an
なお、配線回路層3の縦断面とは配線回路層3の断面のうち、配線回路層3に流れる電流と直交する断面のことである。
Incidentally, a longitudinal cross section of the
ここで略円形とは、図2(a)に示すように、配線回路層3において信号が流れる方向と垂直方向の断面が、シード層との接着部以外では角部のない、円形に近い形状のことを示し、略半円形、略楕円形も同様にシード層との接着部以外で、角部がなく、それぞれ、図2(b)、(c)に示すように、半円形、楕円形に近い形状をしていることを示す。
Here, as shown in FIG. 2A, the substantially circular shape has a cross section perpendicular to the direction in which a signal flows in the
言い換えれば、例えば、一部が欠けた円筒のような形状である。 In other words, for example, it is shaped like a cylinder with a part missing.
そして、配線回路層3は、導電材料からなるシード層3aを介して、絶縁層1の主面に形成されている。
The
また、配線回路層3の縦断面形状は、略円形、略半円形もしくは略楕円形であることが重要である。ここで、望ましくは略円形であることが断面積を大きくでき、電気抵抗を低抵抗化できる点で好ましい。また、横断面形状に角部が少ないことにより、つまり矩形であると縦断面形状では四隅に4つの角ができるが、略円形であるとシード層接触部に2つの角があることによって、配線回路層3を構成する金属と絶縁層1を構成する絶縁樹脂1の熱膨張差に起因する応力集中を緩和でき、長期使用時の熱サイクルにおいて、クラックの発生を防止できるため、信頼性の高い配線基板を提供できる。
The vertical sectional shape of the
配線回路層3を構成する低抵抗金属の幅は、20μm以下が良く、さらに望ましくは、10μm以下が良い。この低抵抗金属の幅を20μmより小さくすることで、配線間隔を狭めることができるとともに、高密度配線化が可能となる。
The width of the low-resistance metal constituting the
また、配線回路層3の配線回路層の表面粗さはRa=0.5μm以下、Rz=5μm以下であることが好適で、望ましくはRa=0.3μm以下、Rz=3μm以下であることが望ましい。Raが0.5μm以下、Rzが5μm以下であることで、高周波信号が表皮効果により表面付近を伝播したとしても、高周波信号の伝播経路の長さを伝送損失に影響を及ぼさない程度にできるため、伝送損失の小さい配線基板を提供できる。
Further, the surface roughness of the wiring circuit layer of the
図1に示したシード層3aは、薄膜を形成するプロセスによって作製される配線回路状に加工された、薄い金属膜の層である。この金属膜の層は、後の工程でめっき法によって配線を鉛直方向に増膜するためのシード層3aとなるもので、均一な膜である必要がある。
The
そして、その幅は、20μm以下であることが重要であり、特に、10μm以下、さらに、5μm以下とすることで高密度な配線基板が得られる。また、その厚みは5μmとすることが望ましく、さらに、1μm以下、0.5μm以下とすることが平坦で、積層不良のない配線基板を作製する上で重要である。また、この範囲とすることで、製造時間の短縮もできる。 It is important that the width is 20 μm or less, and in particular, when the width is 10 μm or less, and further 5 μm or less, a high-density wiring board can be obtained. Further, the thickness is preferably 5 μm, and more preferably 1 μm or less and 0.5 μm or less, which is important for producing a wiring board that is flat and free from stacking faults. Moreover, by setting it as this range, manufacturing time can also be shortened.
図1に示したシード層3aに用いられる金属には、例えば、金、銀、銅、アルミニウム、ニッケルの少なくとも1種を含む低抵抗金属が好適に使用される。このうち、特に銅を主体にすることがコストという点からはもっとも望ましい。
As the metal used for the
図1に示される配線基板Aでは、絶縁層1を構成する材料として、エポキシ樹脂、PPE(ポリフェニレンエーテル樹脂)、BTレジン(ビスマレイドトリアジン)、ポリイミド樹脂、フッ素樹脂、ポリアミノビスマレイミド樹脂、または液晶ポリマー、熱硬化性樹脂と無機物フィラーの複合材料などが好適に用いられる。
In the wiring board A shown in FIG. 1, as a material constituting the insulating
また、貫通孔導体5aは貫通孔5内に金属粉末を充填してなるものか、もしくはめっきにより電気的な導通をとるものである。
The through-
本発明で使用する絶縁層1に示す有機樹脂としては、高周波信号を高速かつ損失なく伝播させるために、例えば熱硬化性樹脂としては、エポキシ樹脂、A−PPE(アリル化ポリフェニレンエーテル)、BTレジン(ビスマレイミドトリアジン)、ポリイミド樹脂等の群から選ばれる樹脂が積層性、信頼性の観点で望ましい。また、絶縁層1に熱可塑性樹脂を用いる場合、液晶ポリマーが電気的特性、耐熱性、信頼性の観点で望ましい。さらに、絶縁層1に無機フィラーを分散させた複合材料を用いる場合、電気的特性からSiO2、Al2O3、SiC、SiN、AlN等が好適であり、コストや扱いやすさの点からはSiO2、Al2O3が望ましい。フィラーの形状は、繊維、球形、針状、板状などを用いることができるが、望ましくは平均粒径で10μm以下の球状粒子の粉末が用いられる。繊維質のフィラーを用いると、ビアピッチを小さくしたとき、繊維に沿って水分が移行し、エレクトロマイグレーションの原因となるため、球状粒子のフィラーがより望ましい。一方、基板に強度を持たせるためには、繊維質の織布や不織布を含む層を1層以上含ませてもよい。
Examples of the organic resin shown in the insulating
また絶縁層1の電気的性質として、比誘電率が6以下、望ましくは4.5以下にすることが望ましく、誘電正接(tanδ)は350×10−4以下、望ましくは300×10−4以下とすることが望ましい。比誘電率を6以下とすることで、信号の伝送速度を実用上問題のない範囲にでき、誘電正接(tanδ)を350×10−4以下にすることで、信号の伝送損失を小さくできる。
Further, as the electrical properties of the insulating
本発明の配線基板の製造方法について説明する。 A method for manufacturing a wiring board according to the present invention will be described.
まず、図3(a)に示すように、絶縁層1となる樹脂シート1aに、レーザ法などの穴開け加工を施し、絶縁層1間を電気的に接続するための貫通孔5を形成する。穴開け加工はレーザ法以外に、金型やフォト法で加工してもよい。レーザ法で加工することは、小径の穴加工が可能である点で好適である。一方で、金型やフォト法は量産性がよい。
First, as shown in FIG. 3A, the resin sheet 1a to be the insulating
次に、図3(b)に示すように貫通孔5には、めっき法によって、金属膜を貫通孔5内部の壁面に形成するか、または導電性ペーストを埋め込むことによって、絶縁層1間層間に貫通導体5aを形成する。
Next, as shown in FIG. 3 (b), in the through
次に、図3(b)に示すように、絶縁層1表面に、望ましくは、5μm以下の厚みを有するメタライズパターン(シード層3a)を形成する。このシード層3aのパターニングは、例えば、絶縁層1全面にカップリング剤を処理し、次にパターン形状が印刷されたフォトマスクを通して、紫外線などの光線をカップリング剤に照射することで、パターン形成箇所以外のカップリング剤を分解除去し、その後にパターン状に絶縁層1表面に残存するカップリング剤上にTiO2コロイドを吸着させ、金属イオンを含む溶液を作用させる。次に、紫外線を照射し、TiO2コロイドの還元作用によって還元された金属イオン溶液中の金属が所望のパターン形状で、厚さ5μm以下に形成される。このようにして形成されたシード層3aは、厚さが5μm以上であると金属膜の生成に時間がかかるため不適である。
Next, as shown in FIG. 3B, a metallized pattern (
本発明の配線基板Aを作製する方法は、配線回路層3を形成する際に、レジストを用いない点で、従来の製造方法と大きく異なる。即ち、従来は、配線回路層の形成に際してレジストを用いることで、矩形の配線回路層を形成していたのである。
The method of manufacturing the wiring board A of the present invention is greatly different from the conventional manufacturing method in that no resist is used when forming the
このような方法でシード層3aを形成することで、格段に細いシード層3aを形成することができ、従来のレジストを用いた手法では形成困難な20μm以下の幅のシード層3aを容易に形成することができる。
By forming the
また、シード層3aの幅が20μmを越えるような範囲であれば、絶縁層1表面の全面に無電解めっきを施し、その後にレジストを塗布、露光、現像、エッチングする方法で作製してもよい。
Further, if the width of the
このようにして作製したシード層3a上に配線回路層3を形成するために、図3(d)に示すように、電解めっきまたは無電解めっきを施し、増膜をする。このときシード層3a上に形成する配線回路層3の縦断面形状を、略円形、略半円形もしくは略楕円形にするために、電解めっきまたは無電解めっきの操作条件を設定する。この際、成膜スピードを早くするため、電解めっきで成膜することが、量産性の点では望ましい。
In order to form the
次に、形成した配線回路層3の表面を、積層する他の絶縁層1との密着性をよくするために、配線回路層3の表面を化学的に処理、または粗化する。配線回路層3の表面と積層する他の絶縁層1との接着強度があがるように化学的に処理するためには、カップリング剤による表面処理やその他の薬品による表面処理が可能で、また配線回路層3の金属表面を、蟻酸などを用いて粗化し、物理的なアンカー効果によって接着強度を確保してもよい。ただし、表面粗化によって接着強度を確保する場合には、表面粗さがRa=0.5μm以下、特に、Ra=0.3μm以下、Rz=5μm以下、特に、Rz=3μm以下とすることが、高周波信号が伝播する際に、表皮効果による伝送損失を低減する上で望ましい。
Next, in order to improve the adhesion of the surface of the formed
以上のように作製した貫通導体5aと配線回路層3を有する絶縁層1となる樹脂シート1aを、所定の層数分位置合わせして積層圧着して積層体を構成する。この際、配線回路層3の横断面形状において、シード層3a幅よりも配線回路層3が広い場合は、配線回路層3上部に位置する絶縁層1の絶縁樹脂が、積層時に充分に配線回路層3の周囲に回りこんで隙間ができないように圧着するように積層することが重要である。また、配線回路層3を形成した絶縁層1上に、逐次他の絶縁層1となる樹脂シート1aを積層して積層体を作製し、この積層体を硬化させる方法も可能である。この場合も同様に、配線回路層3周囲に樹脂が充分に回りこんで、隙間ができないように積層圧着することが重要である。配線回路層3周囲に十分に樹脂が回り込まずに隙間ができると、長期の経時変化において、この隙間に水分がたまり、配線回路層3の酸化や絶縁劣化を招くおそれがある。
The resin sheet 1a to be the insulating
また、配線基板Aは、プリント配線基板、ビルドアップ配線基板、一括硬化配線基板などに適用できる。また、本発明の配線基板Aは、逐次積層法、ビルドアップ積層法、一括積層法等の公知の作製方法において、問題なく作製できる。 Further , the wiring board A can be applied to a printed wiring board, a build-up wiring board, a batch curing wiring board, and the like. In addition, the wiring board A of the present invention can be produced without any problem in known production methods such as a sequential lamination method, a build-up lamination method, and a batch lamination method.
また、以上説明した配線基板Aに半導体素子などの電気素子を搭載することで、高周波特性に格段に優れ、配線密度の高い電気装置となる。 In addition, by mounting an electrical element such as a semiconductor element on the wiring board A described above, an electrical device with significantly high frequency characteristics and high wiring density is obtained.
尚、本発明は上記形態に限定されるものではなく、発明の要旨を変更しない範囲で種々の変更が可能である。 In addition, this invention is not limited to the said form, A various change is possible in the range which does not change the summary of invention.
まず、基板全体の強度を確保するために、コア基板としてガラス繊維にエポキシ樹脂を含浸した基材を準備した。このコア基板はすでに加熱処理し、樹脂を硬化したものである。 First, in order to ensure the strength of the entire substrate, a base material in which glass fibers were impregnated with an epoxy resin was prepared as a core substrate. This core substrate has already been heat-treated to cure the resin.
次に、このコア基板表面にエポキシ樹脂、液晶ポリマー、およびA―PPE樹脂中にSiO2粉体を含浸させた複合材料の3種類の絶縁材料を熱圧着して積層した。なお、この3種の絶縁層はいずれも100μmの厚みを有するものである。このうち液晶ポリマーはコア基板のエポキシ樹脂との接着力が劣るため、エポキシの接着層を間に挟んで積層した。その後、それぞれの絶縁樹脂の硬化温度で2時間保持して、平板のプレスによって加熱圧着しながら、硬化した。 Next, three types of insulating materials of an epoxy resin, a liquid crystal polymer, and a composite material in which SiO 2 powder was impregnated in an A-PPE resin were thermocompression bonded to the surface of the core substrate. Note that all of these three types of insulating layers have a thickness of 100 μm. Of these, the liquid crystal polymer was inferior in adhesive strength with the epoxy resin of the core substrate, and was laminated with an epoxy adhesive layer in between. Then, it hold | maintained for 2 hours at the hardening temperature of each insulating resin, and it hardened | cured, heating and press-bonding with the press of a flat plate.
次に、この絶縁樹脂基板を洗浄後、表面にカップリング剤を吸着させた。カップリング剤はシランカップリング剤を用いた。シランカップリング処理した基板は、90℃で、乾燥した後に、メタノールで洗浄し、次にテストパターンを印刷したフォトマスクを介して140W低圧水銀ランプ電源により、1時間の紫外線照射を行い、紫外光照射部分のシランカップリング剤を選択的に除去した。テストパターンはこの絶縁樹脂基板をTiO2コロイド水溶液に1分間浸漬して、TiO2コロイド粒子を吸着させて形成した。さらに、この基板に硫酸銅とメタノールの混合溶液を塗布し、石英ガラスを介して250W低圧水銀ランプ電源を1時間照射することで、TiO2コロイド粒子の還元作用によって、パターン上に銅粒子を析出させた。以上の操作によって、0.3μmの厚さ、表1に示す幅のシード層を形成した。 Next, after cleaning this insulating resin substrate, a coupling agent was adsorbed on the surface. A silane coupling agent was used as the coupling agent. The substrate subjected to the silane coupling treatment is dried at 90 ° C., washed with methanol, and then irradiated with ultraviolet light for 1 hour by a 140 W low-pressure mercury lamp power source through a photomask on which a test pattern is printed. The silane coupling agent in the irradiated part was selectively removed. The test pattern was formed by immersing the insulating resin substrate in a TiO 2 colloid aqueous solution for 1 minute to adsorb TiO 2 colloid particles. Further, a mixed solution of copper sulfate and methanol is applied to this substrate, and a 250 W low-pressure mercury lamp power source is irradiated through quartz glass for 1 hour, so that copper particles are deposited on the pattern by the reducing action of TiO 2 colloid particles. I let you. By the above operation, a seed layer having a thickness of 0.3 μm and a width shown in Table 1 was formed.
さらに、このシード層上に電解めっきによって、電流密度、めっき液濃度、処理時間、添加剤(増進剤、抑制剤)の条件を操作して、横断面形状の異なる配線回路層を形成した。 Furthermore, a wiring circuit layer having a different cross-sectional shape was formed on this seed layer by electrolytic plating by operating conditions of current density, plating solution concentration, processing time, and additives (accelerators, inhibitors).
こうして、配線回路層の縦断面形状として略円形、略半円形(かまぼこ型)、略楕円形の三種類に加えて、比較例として別途、絶縁基板上に引用文献1に記載のセミアディティブ工法によって、配線の縦断面形状が矩形であるテストサンプルを、配線幅を30μmとして作製した。
Thus, substantially circular as a vertical cross-sectional shape of the wiring circuit layer, a substantially semi-circular (semi-cylindrical), in addition to the three types of substantially elliptical, separately as a comparative example, the semi-additive method described in the cited
また、主に析出時間を操作することによって、配線幅が0.1μm〜30μmの範囲のサンプルを準備した。 Moreover, a sample having a wiring width in the range of 0.1 μm to 30 μm was prepared mainly by manipulating the deposition time.
さらに、蟻酸を用いた粗化処理液に浸漬し、配線回路層の表面粗さがRzが0.2μm〜0.5μmの範囲のサンプルを作製した。 Furthermore, the sample was immersed in a roughening treatment solution using formic acid, and a sample with a surface roughness of the wiring circuit layer in the range of Rz of 0.2 μm to 0.5 μm was produced.
次に、以上に記述した方法で作製した絶縁層と、配線回路層を用いて表裏面にグランドプレーン、内層に配線を形成するストリップライン構造の試験用サンプル基板を作製した。 Next, a test sample substrate having a stripline structure in which a ground plane was formed on the front and back surfaces and wiring was formed on the inner layer using the insulating layer produced by the method described above and the wiring circuit layer was produced.
なお、以上の方法で作製した試験用サンプル基板には、貫通導体が存在しないため、貫通導体の形成方法については記載しないが、貫通導体を形成する場合には、レーザ法やフォト法、もしくは金型法などの方法で穴あけ加工後、適宜、導電ペーストやめっき法によって電気的な導通をとることにより、貫通導体を形成すればよい。 In addition, since there is no through conductor in the test sample substrate manufactured by the above method, the formation method of the through conductor is not described. However, when forming the through conductor, the laser method, the photo method, or the gold method is used. After drilling by a method such as a mold method, a through conductor may be formed by taking electrical conduction by a conductive paste or a plating method as appropriate.
評価方法
試験用サンプル基板の配線回路層の幅は、画像寸法測定機を用いて測定した。配線回路層の表面粗さ(Ra)は、原子間力顕微鏡(AFM)を用いて測定した。
Evaluation Method The width of the wiring circuit layer of the test sample substrate was measured using an image dimension measuring machine. The surface roughness (Ra) of the wiring circuit layer was measured using an atomic force microscope (AFM).
絶縁層の誘電率(εr)、誘電正接(tanδ)は、空洞共振器法にて3GHzで測定した。また、伝送損失(S21)は、1GHz、5GHz、10GHzの周波数において、ネットワークアナライザーにより測定した。 The dielectric constant (εr) and dielectric loss tangent (tan δ) of the insulating layer were measured at 3 GHz by the cavity resonator method. The transmission loss (S 21 ) was measured with a network analyzer at frequencies of 1 GHz, 5 GHz, and 10 GHz.
なお、高周波における伝送損失(S21)は、誘電体層の誘電損失(Sd21)と配線回路層の導体損失(Sc21)を足した数値である。したがって、伝送損失(S21)には絶縁層の誘電率(εr)と誘電正接(tanδ)の影響が充分に加味されていることから、伝送損失(S21)を測定することで、試験用サンプル基板を構成する各部材の優劣を判定する基準とした。 The transmission loss (S 21 ) at a high frequency is a value obtained by adding the dielectric loss (S d21 ) of the dielectric layer and the conductor loss (S c21 ) of the wiring circuit layer. Accordingly, since the influence of the dielectric constant of the insulating layer in the transmission loss (S 21) (εr) and dissipation factor (tan [delta) is taken into account sufficiently, by measuring the transmission loss (S 21), test It was set as a criterion for judging the superiority or inferiority of each member constituting the sample substrate.
表1に絶縁層の材料、配線回路層の縦断面形状、配線幅、表面粗さ(Ra)を変化させたときの伝送損失(S21)の結果を示す。 Shows the material of the insulating layer in Table 1, the longitudinal sectional shape of the wiring circuit layer, wiring width, the transmission loss in the case of changing the surface roughness (Ra) The results of (S 21).
本発明の範囲外である従来技術のセミアディティブ法で作製した配線回路層の縦断面形状が矩形である試料No.15では、10GHzの伝送損失が−0.60dB/cmとなり、配線幅が同等で、縦断面形状が略円形の試料No.4、略半円形の試料No.10、略楕円形の試料No.14と比較すると伝送損失が高くなり、特に、縦断面形状が略円形の試料No.2の約2倍の値となった。 Samples longitudinal sectional shape of the wiring circuit layer formed by semi-additive method outside the scope of the prior art of the present invention is rectangular No. In 15, the transmission loss of the 10GHz is -0.60dB / cm, and the wiring width is equal to the vertical cross section of substantially circular Sample No. 4, almost semicircular sample No. 10, substantially elliptical sample no. Transmission loss as compared with 14 is increased, in particular, the vertical cross section of substantially circular Sample No. It was about twice the value of 2.
このことから、配線回路層の縦断面形状を略円形、略楕円形、略半円とすることで、配線幅が同じ場合には電送特性を格段に改善することができることがわかる。 Therefore, substantially circular longitudinal cross-sectional shape of the wiring circuit layer, substantially elliptical, that the substantially semicircular, when the wiring width is the same it is understood that it is possible to remarkably improve the electrical transmission properties.
以下に本発明の試料について、詳細に説明する。 Hereinafter, the sample of the present invention will be described in detail.
縦断面形状が略円形である試料No.1〜6では、10GHzの伝送損失(S21)が−0.22〜−1.74dB/cmとなり、特に、試料No.4では、配線幅が30μmであるために、若干、配線密度は低下するものの、−0.22dB/cmと非常に優れた特性を示した。また、配線幅が20μmの試料No.3でも、−0.42dB/cmとなった。 Samples longitudinal cross section is substantially circular No. 1 to 6, the transmission loss (S 21 ) at 10 GHz is −0.22 to −1.74 dB / cm. In No. 4, since the wiring width was 30 μm, the wiring density was slightly reduced, but the characteristic was as excellent as −0.22 dB / cm. In addition, the sample No. 3 was -0.42 dB / cm.
このように、配線幅が狭くなると電送特性は悪くなるが、その傾向は矩形の場合も同様であることから、仮に、同じ幅の矩形の配線回路層を形成できたとしても、本発明の配線基板の方が優れた電送特性を示すのは明白である。 As described above, when the wiring width is narrowed, the transmission characteristics are deteriorated. However, the tendency is the same in the case of the rectangular shape. Therefore, even if the rectangular wiring circuit layer having the same width can be formed, the wiring according to the present invention is used. It is clear that the substrate shows better electrical transmission characteristics.
また、配線回路層の縦断面形状が略半円形である試料No.7〜10では、略円形の場合に比べ、若干特性は劣化するものの、従来の矩形の試料No.15と比較すると、伝送損失は約2/3程度にまで低減することができた。 In Sample No. longitudinal sectional shape of the wiring circuit layer has a substantially semi-circular 7 to 10, although the characteristics are slightly deteriorated as compared with the case of the substantially circular shape, the conventional rectangular sample Nos. Compared with 15, transmission loss could be reduced to about 2/3.
また、配線回路層の縦断面形状が略楕円形である試料No.11〜14では、配線回路層の横断面形状が略円形の試料に次いで電送特性が優れており、わずかではあるが、略半円形の場合よりも良好な結果となった。 In Sample No. longitudinal sectional shape of the wiring circuit layer has a substantially elliptical shape In Nos. 11 to 14, the electrical transmission characteristics were excellent next to the sample having a substantially circular cross-sectional shape of the wiring circuit layer, and although it was slight, the result was better than that of the substantially semicircular case.
また、絶縁層として、液晶ポリマーを用いた試料No.16、並びにA−PPE樹脂とSiO2の複合材を用いた試料No.17では、絶縁層の非誘電率が低いため、電送特性を向上させることができた。 Sample No. using a liquid crystal polymer as the insulating layer. 16, sample No. using a composite material of A-PPE resin and SiO 2 . In No. 17, since the non-dielectric constant of the insulating layer was low, the transmission characteristics could be improved.
A・・・配線基板
1・・・絶縁層
3・・・配線回路層
3a・・・シード層
5・・・貫通孔
5a・・・貫通導体
A ...
Claims (1)
(b)前記樹脂シートの表面にカップリング剤を吸着させ、テストパターンを印刷したフォトマスクを介して紫外線照射を行い、紫外光照射部分のカップリング剤を選択的に除去し、パターン状に形成する工程と、
(c)前記樹脂シートの表面にパターン状に形成されたカップリング剤上にTiO 2 コロイドを吸着させる工程と、
(d)前記カップリング剤上のTiO 2 コロイド上に金属イオンを含む溶液を塗布した後、紫外線を照射し、前記TiO 2 コロイドの還元作用によって金属イオン溶液中の金属を還元して析出させて、5μm以下の厚みを有するとともに、前記金属よりなるシード層を形成する工程と、
(e)前記シード層にめっき法によって、縦断面形状が略円形、略半円形もしくは略楕円形の配線回路層を形成する工程と、
(f)(e)で形成した前記配線回路層の表面を化学的粗化処理する工程と、
(g)前記(a)〜(f)の工程で形成された、前記貫通孔、前記シード層および前記配線回路層を有する樹脂シートを、所定の層数分位置合わせして積層圧着する工程と、
を具備することを特徴とする配線基板の製造方法。 (A) a step to form a through hole in the resin sheet that Do and the insulating layer, and forming a conductor on the through hole to form a through conductor,
(B) A coupling agent is adsorbed on the surface of the resin sheet and irradiated with ultraviolet rays through a photomask on which a test pattern is printed, and the coupling agent in the ultraviolet light irradiated portion is selectively removed to form a pattern. And a process of
(C) a step of adsorbing TiO 2 colloid on a coupling agent formed in a pattern on the surface of the resin sheet ;
(D) After applying a solution containing metal ions on the TiO 2 colloid on the coupling agent , irradiating with ultraviolet rays , the metal in the metal ion solution is reduced and precipitated by the reducing action of the TiO 2 colloid. Forming a seed layer made of the metal with a thickness of 5 μm or less;
(E) by plating on the seed layer, a step of longitudinal cross section to form a substantially circular, substantially semi-circular or the wiring circuit layers of substantially elliptical,
(F) a step of a-chemical roughening treatment surface of the formed the wiring circuit layer (e),
(G) a step of aligning a predetermined number of layers of the resin sheet having the through hole, the seed layer, and the wiring circuit layer formed in the steps (a) to (f), and laminating and pressing the resin sheet; ,
A method for manufacturing a wiring board, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428074A JP4423027B2 (en) | 2003-12-24 | 2003-12-24 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428074A JP4423027B2 (en) | 2003-12-24 | 2003-12-24 | Wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191113A JP2005191113A (en) | 2005-07-14 |
JP4423027B2 true JP4423027B2 (en) | 2010-03-03 |
Family
ID=34787174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003428074A Expired - Fee Related JP4423027B2 (en) | 2003-12-24 | 2003-12-24 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4423027B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100633855B1 (en) * | 2005-09-22 | 2006-10-16 | 삼성전기주식회사 | Method for manufacturing a substrate with cavity |
JP2007273670A (en) * | 2006-03-31 | 2007-10-18 | Sony Corp | Wiring structure and forming method of same |
JP2012182437A (en) * | 2011-02-09 | 2012-09-20 | Ngk Spark Plug Co Ltd | Wiring board and method of manufacturing the same |
JP6318895B2 (en) * | 2014-06-17 | 2018-05-09 | 日立化成株式会社 | Wiring board and manufacturing method thereof |
JP6901408B2 (en) * | 2016-01-19 | 2021-07-14 | トクセン工業株式会社 | Elastic wiring sheet and elastic touch sensor sheet |
KR20190082604A (en) | 2018-01-02 | 2019-07-10 | 삼성전자주식회사 | Semiconductor package |
-
2003
- 2003-12-24 JP JP2003428074A patent/JP4423027B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005191113A (en) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10993331B2 (en) | High-speed interconnects for printed circuit boards | |
US5925206A (en) | Practical method to make blind vias in circuit boards and other substrates | |
KR100797692B1 (en) | Printed Circuit Board and Fabricating Method of the same | |
KR101268727B1 (en) | Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method | |
US20060102383A1 (en) | Method of fabricating high density printed circuit board | |
JP2002100875A (en) | Printed wiring board and capacitor | |
WO2007023742A1 (en) | Multilayered circuit board and electronic equipment | |
JP3619421B2 (en) | Manufacturing method of multilayer wiring board | |
KR100327705B1 (en) | Method of producing a multi-layer printed-circuit board | |
JP4423027B2 (en) | Wiring board manufacturing method | |
KR100861616B1 (en) | Printed circuit board and manufacturing method thereof | |
KR100752017B1 (en) | Manufacturing Method of Printed Circuit Board | |
TWI327452B (en) | Process for manufacturing a wiring substrate | |
JP4666830B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2004158521A (en) | Multilayer printed wiring board and its manufacturing method and semiconductor device | |
KR100462835B1 (en) | Method of manufacturing build-up printed circuit board using metal bump | |
KR20020022477A (en) | Manufacturing method for build-up multi layer printed circuit board using physical vapor deposition | |
JP5127790B2 (en) | Wiring board | |
JP3694601B2 (en) | Multilayer wiring board | |
JP3236812B2 (en) | Multilayer wiring board | |
KR100789521B1 (en) | Fabricating method of multi layer printed circuit board | |
JP2004087991A (en) | Multilayer wiring substrate fabricating method | |
KR100807487B1 (en) | Method of fabricating printed circuit board | |
Takagi et al. | Build-up Printed Wiring Boards (Build-up PWBs) | |
JP2003017854A (en) | Multilayer interconnection board and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090512 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20091207 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20121211 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |