JP4419676B2 - 無線受信装置 - Google Patents
無線受信装置 Download PDFInfo
- Publication number
- JP4419676B2 JP4419676B2 JP2004145341A JP2004145341A JP4419676B2 JP 4419676 B2 JP4419676 B2 JP 4419676B2 JP 2004145341 A JP2004145341 A JP 2004145341A JP 2004145341 A JP2004145341 A JP 2004145341A JP 4419676 B2 JP4419676 B2 JP 4419676B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- filter
- oscillator
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuits Of Receivers In General (AREA)
Description
第4AD変換器717a,717bで変換されたディジタル信号はベースバンドディジタル部(ディジタル信号処理回路)750で信号処理される。
たとえば、ベースバンドディジタル部750から、周波数帯域を変更するための帯域変更信号が送出される。上述した帯域変更信号は、広帯域の第7チャンネルフィルタ715a、715b(送信の場合は、DAC出力のアンチエイリアシングフィルタ、または、スペクトラム整形フィルタ、以後、これら送受フィルタを総称して、チャンネルフィルタとよぶ)、狭帯域の第7チャンネルフィルタ715a、715bを切り替えるための第10スイッチを制御し、チャンネル帯域可変を行う。
この第1従来例は、複数のチャンネルフィルタ回路を用意する必要があり、回路面積が大きくなる欠点がる。
近年、携帯電話などの携帯端末は、小型化かつ高機能化が進んでおり、IEEE802.11jのような帯域可変機能を有するシステムや、複数のシステムを1つの端末に収められた複合化システムへ進んでいる。また、携帯端末はバッテリーを用いて動作させるため、電池容量が限られる。このため携帯端末に用いられるICは、システムが複雑になるにもかかわらず小型化、低消費電力化が求められている。
このように、チャンネルフィルタ部の面積を低減できるが、チャンネル制御回路が必要となり、回路的に複雑になる。この結果、消費電力の増加、回路サイズの増加を招く場合がある。
そこで、本発明の目的は、回路構成を簡略化することにより、集積回路の面積の削減、消費電力の低減できる無線受信装置をすることを提供することである。
ベースバンドディジタル部からの帯域変更信号は可変分周器に伝えられ、基準発振器の出力信号(基準発振信号)を分周し、PLLに伝える。PLLを用いたチャンネルフィルタは発振器の基準発振信号(基準周波数)をもとに通過帯域を設定しているため、例えば発振器の周波数が分周され2分の1されるとチャンネルフィルタの通過帯域も2分の1に設定される。可変分周器の出力はADコンバータ、DAコンバータのサンプリング周波数、ベースバンドディジタル部の基準クロックとなっているため、可変分周器をコントロールするだけでシステム全体のコントロールが可能となり、複数のチャンネルフィルタを必要としないこと、アナログフィルタ制御部が不要となることから、システムの簡略化、面積の削減、それに伴う消費電力の低減が実現される。
説明上、1例としてダイレクトコンバージョン方式を示しているが、スーパーヘテロダイン方式、LOW IF方式など、他の方式にも本発明は利用可能である。
図1において、本発明の無線受信装置100は、たとえばW−LAN(Wireless−Local Area Network )のIEEE802.11jの場合、周波数特性5GHzのマイクロ波の入力信号がアンテナANT10に入力される。第1フィルタ11は、LPF(ローパスフィルタ)またはBPF(バンドパスフィルタ)が用いられ、受信の場合、受信しているシステムの帯域外からの干渉を防ぎ、送信の場合、送信信号以外の不要な信号を輻射しないことを目的としている。
第1高周波増幅器13はローノイズ特性を持つ増幅器であり、微弱な受信信号を低雑音で増幅する。
第1ミキサ14a,14bへ周波数が5GHzの入力信号が入力され、かつ第1発振器(局部発振器)20から4.9GHzの発振信号も入力されてその差信号が出力される。ここでは第1ミキサ14a,14bは1個を用いて入力信号をベースバンドに変換(ダイレクトコンバージョン方式)しているが、上述したように、これ以外の方式でたとえば、2個のミキサで構成されたスーパーへテロダイン方式などを用いてベースバンドに変換しても良いことは明らかである。
第1基準発振器40は水晶振動子などを用いた水晶発振回路で構成されている。この理由は、発振精度すなわち温度や湿度などの周囲の環境による周波数特性数変動や電源電圧源変動などの変化に対する周波数安定度を確保しているためである。
第1チャンネルフィルタ15a,15bは、第2従来例で示した、チャンネルフィルタ制御部からの制御信号により可変フィルタのキャパシタや抵抗などの定数を切り換えてカットオフ周波数、あるいはバンド幅を設定するアクティブフィルタ回路構成ではなく、スイッチドキャパシタを用いたアクティブフィルタや電圧、電流制御によるgm可変のアクティブフィルタである。すなわちこの第1チャンネルフィルタ15a,15bの制御信号はクロック信号または制御電圧、電流としているところに特徴がある。第1チャンネルフィルタ15a,15bに入力されるクロック信号(周波数)や制御電圧、電流に依存して周波数特性、バンド幅などが決定される。このため従来用いられていたフィルタを構成する素子を切り換えるための複雑なチャンネルフィルタ制御部が不要である。
スイッチドキャパシタを用いたフィルタは積分器を構成するキャパシタをクロックで切り換えてそのクロックの速さに応じて等価的に抵抗が生じる。その結果、抵抗とキャパシタからなる積分器が構成される。この積分器と加減算器でLPF、HPF、BPFなどを構成することができる。
PLL(回路)21について、図4に具体構成例を示す。基準信号と被比較信号とを比較する位相比較器(PFD)401とこの位相比較器401から取り出された位相差信号がチャージポンプ(Charge Pump)回路402に供給され、充放電スイッチを切り換えて、電流をキャパシタに充電したりまたはキャパシタに充電されていた電荷(電流)を放電したりする。このチャージポンプ回路402の出力信号がLPF(ローパスフィルタ)403に供給され電圧に変換されかつ平滑化される。この平滑された電圧が次段のVCO(電圧制御型発振器)404に供給され、発振周波数が制御される。VCO404から出力された発振周波数(信号)はバッファ405を介して前述したPFD401の入力に帰還される。上述した基準信号は後述の可変分周器242から供給され、チャンネル周波数に応じてクロック(CLK)周波数が変わる。
第1可変利得増幅器(ベースバンド増幅器)16a,16bは利得制御可能な増幅器で構成され、制御信号により入力信号の大小に応じて出力信号レベルを制御している。すなわち、第1チャンネルフィタ15a,15bから出力された小振幅の信号を利得制御して次段の第1ADC(第1AD変換器)17a,17bに一定値(フルレンジ)以下の振幅値をもつ信号として供給する。
第1ADC17a,17bはアナログ信号として第1可変利得増幅器16a,16bから出力された信号を、第1可変分周器42から供給される出力信号(クロック)に同期してディジタル信号に変換する。この第1ADC17a,17bは全並列型構成、2step並列構成、パイプライン構成や積分構成、デルタ・シグマ構成などのいずれの(回路)構成であってもよい。以後の信号処理をアナログ信号処理するのではなく、ディジタル処理するため第1ADC17a、17bを用いている。
帯域変換信号は端子T502を介して第5スイッチSW5に供給され制御されて、たとえば基準発振信号を取り出すときは端子aに、基準発振信号の1/2のCLKを取り出すときは端子bに、そして基準発振信号の1/4のCLKを取り出すときは端子cへ切り換えられる。その結果、クロック(出力信号:CLK)が端子T503から取り出される。
この端子T503から取り出されたCLK(信号)は上述した第1ADC17a,17b、第1DAC41a、41b、アナログ制御部22、PLL21、ベースバンドディジタル部50などにそれぞれ供給される。
AGC部27は、バースト検出やOFDM復調手段を用いて第1利得制御増幅器16a,16bの利得を制御(AGC)するためのAGC制御信号を発生する。これにより、入力信号のレベルが変動しても第1ADC17a,17bへ供給する信号の振幅レベルは一定以下にすることができ、レンジオーバーすることを避けることができる。
第1DAC41a,41bは一般に電流加算のラダータイプまたは電流積分型、さらにはデルタ・シグマ型などで構成される。この第1DAC41a,41bの入力には、ベースバンドディジタル部50でMAC信号処理、ガードインターバル追加、FFTその他のOFDM変調したディジタル信号が供給され、第1可変分周器42から供給される出力信号(クロック)に同期して、この入力されたディジタル信号がアナログ信号に変換される。
第1DAC41a,41bから出力されたアナログ信号は、第2チャンネルフィルタ35a,35bで第1PLL21の制御信号、たとえば制御電圧やクロック信号などを供給し、この第1PLL21供給されるクロック(周波数)に応じてフィルタ特性が切り換えられ、希望のチャンネル信号のみが通過し第2ミキサ34a,34bへ供給される。
このミキサは受信系で説明した第1ミキサと類似の回路構成である。ここでベースバンド信号は周波数変換されて出力周波数は5GHzとなる。
電力増幅回路33は、第2ミキサ34a,34bから出力された小振幅の信号を増幅して大電力信号を出力する。以後の第2スイッチ12とアンテナ10は受信系と同じである。
ここでは、構成のところで説明したのと同様に、IEEE802.11a、jの例を用いて説明する。
ベースバンドDigital(ベースバンドディジタル)部250からの帯域変更信号は第2可変分周器242に伝えられ、第2基準発振器240出力の周波数(基準発振信号)は第2可変分周器242で分周され、そして第2PLL221に伝えられる。第2PLL221から制御信号が供給される第3チャネルフィルタ215a,215bは第2基準発振器240の出力信号(周波数)をもとに通過帯域を設定しているため、例えば第2基準発振器240の発振周波数(基準発振信号)が分周され、たとえば2分の1されると第3チャネルフィルタ215a,215bの通過帯域も2分の1に設定される。第2可変分周器242の出力は第2ADコンバータ(ADC)217a,217b、第2DAコンバータ(DAC)241a,241bのサンプリング周波数、ベースバンドディジタル部250の基準クロックとなっているため、第2可変分周器242をコントロールするだけでシステム全体のコントロールが可能となる。
このように、基準クロックを分周して周期を長くすることにより、測定精度を向上させ、計算処理や条件設定を細かくできるのでシステム全体の精度を向上させることができる。
図3において、アンテナ310から5GHzの入力信号が供給され、第3フィルタ(BPF、LPF)311で希望の周波数が通過する。一般にこの第3フィルタ311の帯域幅は100MHzである。80211.aの場合、ガードバンドを含めた4CH(チャンネル)の信号がここで取り出される。また802.11jの場合、チャンネル数はさらに増やすことができる。この取り出された信号は受信系の場合、第3スイッチ312で出力端子を切り換て第3高周波増幅器313へ供給される。第3高周波増幅器313へ供給された信号はローノイズでかつリニアリティーの良い特性を持つこの第3高周波増幅器313で増幅されて次段の第5ミキサ314a,314bへ出力される。
このように、チャンネル数またはチャンネル周波数帯域幅に応じてフィルタの特性を任意に可変して、システムに対応するようにしている。
また4分の1の分周命令をベースバンドディジタル部350から第3基準可変分周器342に出力すると、上述したことと同様に、4分の1のクロックが第3ADコンバータ317a,317b、第3DAコンバータ341a,341bのサンプリング周波数、アナログ制御部322へ供給される。
第6ミキサで入力信号が5GHzに周波数変換された後、電力増幅器333で所定電力まで増幅されSW312を介して、ANT310から電波として放射される。
Claims (26)
- 入力信号を増幅する増幅器と、
基準信号を発生する基準発振器と、
前記基準発振器からの基準信号に基づいて発振信号を発生する発振器と、
前記増幅器からの出力信号と前記発振器からの発振信号が供給され、前記入力信号をベースバンド信号に周波数変換する周波数変換器と、
前記周波数変換器に接続され、第1の制御信号によりクロック周波数または相互コンダクタンスgmを制御してフィルタの状態変数を可変し、ベースバンド周波数領域の周波数特性を制御するフィルタと、
前記フィルタの出力信号を演算処理する演算回路と、
前記基準発振器に接続され前記演算回路からの第2の制御信号により前記基準信号を分周する分周器と、
前記分周器に接続され、前記フィルタの状態変数を可変するために、前記分周器から出力された周波数の変化に応じて前記第1の制御信号を生成し、該第1の制御信号を直接前記フィルタに出力する制御回路と
を備えた無線受信装置。 - 前記入力信号は多チャンネル信号を有するOFDM信号とする
請求項1記載の無線受信装置。 - 前記フィルタの周波数特性を、電圧により前記相互コンダクタンスgmを制御して可変するアクティブフィルタで構成した
請求項1記載の無線受信装置。 - 前記制御回路をPLLで構成し、前記フィルタの周波数特性を前記PLLから供給されるクロックの周波数で可変するスイッチドキャパシタフィルタで構成された
請求項1記載の無線受信装置。 - 入力信号を増幅する増幅器と、
基準信号を発生する基準発振器と、
前記基準発振器からの基準信号に基づいて発振信号を発生する発振器と、
前記増幅器からの出力信号と前記発振器からの発振信号が供給され、前記入力信号をベースバンド信号に周波数変換する周波数変換器と、
前記周波数変換器に接続され、第1の制御信号によりクロック周波数または相互コンダクタンスgmを制御してフィルタの状態変数を可変し、ベースバンド周波数領域の周波数特性を制御するフィルタと、
前記フィルタの出力信号を演算処理する演算回路と、
前記基準発振器に接続され前記演算回路からの第2の制御信号により基準信号を分周する分周器と、
前記分周器に接続され、前記フィルタの状態変数を可変するために、前記分周器から出力された周波数の変化に応じて前記第1の制御信号を生成し、該第1の制御信号を直接前記フィルタに出力する制御回路と
前記基準発振器からの基準信号と前記分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路と
を備えた無線受信装置。 - 前記入力信号は多チャンネル信号を有するOFDM信号とする
請求項5記載の無線受信装置。 - 前記フィルタの周波数特性を、電圧により前記相互コンダクタンスgmを制御して可変するアクティブフィルタで構成した
請求項5記載の無線受信装置。 - 前記制御回路をPLLで構成し、前記フィルタの周波数特性を前記PLLから供給されるクロックの周波数で可変するスイッチドキャパシタフィルタで構成された
請求項5記載の無線受信装置。 - 前記アナログ制御回路に前記周波数変換器の直流オフセット制御回路を有する
請求項5記載の無線受信装置。 - 入力信号を増幅する増幅器と、
基準信号を発生する基準発振器と、
前記基準発振器からの基準信号に基づいて発振信号を発生する発振器と、
前記増幅器からの出力信号と前記発振器からの発振信号が供給され、周波数変換する周波数変換器と、
前記周波数変換器に接続され第1の制御信号によりフィルタの状態変数を可変するフィルタと、
前記フィルタの出力に接続され、利得制御する可変利得増幅器と、
前記可変利得増幅器に接続され該可変利得増幅器からのアナログ信号をディジタル信号に変換するAD変換器と、
前記AD変換器に接続され該AD変換器からのディジタル信号を用いて演算処理するディジタル演算回路と、
前記基準発振器に接続され前記演算回路からの第2の制御信号により基準信号を分周するとともに前記AD変換器へクロック信号を供給する分周器と、
前記分周器に接続され前記フィルタの状態変数を可変する制御回路と、
前記基準発振器からの基準信号と前記分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路と
を備えた無線受信装置。 - 前記入力信号は多チャンネル信号を有するOFDM信号とする
請求項10記載の無線受信装置。 - 前記周波数変換器から出力された出力信号をベースバンド信号とする
請求項10記載の無線受信装置。 - 前記制御回路をPLLで構成した
請求項10記載の無線受信装置。 - 前記フィルタの周波数特性を、電圧により相互コンダクタンスgmを制御して可変するアクティブフィルタで構成した
請求項10記載の無線受信装置。 - 前記フィルタの周波数特性を前記PLLから供給されるクロックの周波数で可変するスイッチドキャパシタフィルタで構成された
請求項10記載の無線受信装置。 - 前記アナログ制御回路に前記周波数変換器の直流オフセット制御回路を有する
請求項10記載の無線受信装置。 - 前記アナログ制御回路により前記可変利得増幅器の利得を可変する
請求項10記載の無線受信装置。 - 入力信号を増幅する増幅器と、
基準信号を発生する基準発振器と、
前記基準発振器からの基準信号に基づいて発振信号を発生する発振器と、
前記増幅器からの出力信号と前記発振器からの発振信号が供給され、周波数変換する第1の周波数変換器と、
前記周波数変換器に接続され第1の制御信号によりフィルタの状態変数を可変する第1のフィルタと、
前記第1のフィルタの出力に接続され、利得制御する可変利得増幅器と、
前記可変利得増幅器に接続され該可変利得増幅器からのアナログ信号をディジタル信号に変換するAD変換器と、
前記AD変換器に接続され該AD変換器からのディジタル信号を用いて演算処理するディジタル演算回路と、
前記基準発振器からの基準信号と前記分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路と、
前記ディジタル演算回路に接続され、該ディジタル演算器からのディジタル信号をアナログ信号に変換するDA変換器と、
前記第2の制御信号により状態変数を可変して、前記DA変換器からの出力信号の希望周波数のみを選択する第2のフィルタと、
前記第2フィルタに接続され周波数を変換する第2の周波数変換器と、
前記基準発振器に接続され前記演算回路からの第3の制御信号により前記基準信号を分周するとともに前記AD変換器へクロック信号を供給する分周器と、
前記分周器に接続され前記第1のフィルタと第2のフィルタに接続され前記第1と第2の制御信号を発生し、前記第1と第2のフィルタの状態変数を可変する制御回路と、
前記基準発振器からの基準信号と前記分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路と
を備えた無線受信装置。 - 前記入力信号は多チャンネル信号を有するOFDM信号とする
請求項18記載の無線受信装置。 - 前記周波数変換器から出力された出力信号をベースバンド信号とする
請求項18記載の無線受信装置。 - 前記制御回路をPLLで構成した
請求項18記載の無線受信装置。 - 前記フィルタの周波数特性を、電圧により相互コンダクタンスgmを制御して可変するアクティブフィルタで構成した
請求項18記載の無線受信装置。 - 前記フィルタの周波数特性を前記PLLから供給されるクロックの周波数で可変するスイッチドキャパシタフィルタで構成された
請求項18記載の無線受信装置。 - 前記アナログ制御回路に前記周波数変換器の直流オフセット制御回路を有する
請求項18記載の無線受信装置。 - 前記アナログ制御回路により前記可変利得増幅器の利得を可変する
請求項18記載の無線受信装置。 - 前記アナログ制御回路に前記第2の周波数変換器に供給する発振器からの発振信号のリークを制御するリーク制御回路を有する
請求項18記載の無線受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004145341A JP4419676B2 (ja) | 2004-05-14 | 2004-05-14 | 無線受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004145341A JP4419676B2 (ja) | 2004-05-14 | 2004-05-14 | 無線受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005328385A JP2005328385A (ja) | 2005-11-24 |
JP4419676B2 true JP4419676B2 (ja) | 2010-02-24 |
Family
ID=35474356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004145341A Expired - Fee Related JP4419676B2 (ja) | 2004-05-14 | 2004-05-14 | 無線受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4419676B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100819119B1 (ko) * | 2006-01-09 | 2008-04-04 | 삼성전자주식회사 | 초광대역 응용을 위한 필터의 cmos 증폭기 및 그 방법 |
JP2007221663A (ja) * | 2006-02-20 | 2007-08-30 | Neuro Solution Corp | 放送信号受信装置 |
-
2004
- 2004-05-14 JP JP2004145341A patent/JP4419676B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005328385A (ja) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2248257B1 (en) | Improvements in or relating to radio receivers | |
US7783273B2 (en) | Method and system for calibrating frequencies-amplitude and phase mismatch in a receiver | |
JP4647461B2 (ja) | 通信用半導体集積回路 | |
US9077366B2 (en) | Multi-mode analog-to-digital converter | |
JP4691035B2 (ja) | フェーズロックループ帯域幅校正回路及びその方法 | |
US7257385B2 (en) | Wireless communication semiconductor integrated circuit device and wireless communication system | |
JP4381945B2 (ja) | 受信機、受信方法及び携帯無線端末 | |
US8055218B2 (en) | Wireless transmitter circuit and transceiver using the same | |
US20090251210A1 (en) | Method And System For Gain Control And Power Saving In Broadband Feedback Low-Noise Amplifiers | |
JP4638806B2 (ja) | 位相同期ループ回路、オフセットpll送信機、通信用高周波集積回路及び無線通信システム | |
JP4214098B2 (ja) | シグマデルタ送信回路及びそれを用いた送受信機 | |
JPH1065749A (ja) | 受信回路 | |
US8594601B2 (en) | Receiver with on-demand linearity | |
JP2006121665A (ja) | イメージリジェクションミキサと能動帯域フィルタを有する受信if回路 | |
JPWO2007004465A1 (ja) | 半導体装置およびそれを用いた無線回路装置 | |
US20180115328A1 (en) | Method and apparatus for joint equalization and noise shaping in a software defined radio | |
JP4419676B2 (ja) | 無線受信装置 | |
JP5438599B2 (ja) | 無線通信受信機 | |
JPH1093475A (ja) | 複合システム共用端末 | |
JP2010016591A (ja) | 半導体集積回路 | |
JP2006020238A (ja) | 無線受信装置 | |
JP2006140960A (ja) | 無線受信装置、基地局装置、通信端末装置及び受信方法 | |
US20040266385A1 (en) | Semiconductor integrated circuit device and portable terminal system | |
JP2009105959A (ja) | 無線送信回路及びそれを用いた送受信機 | |
US20120007667A1 (en) | Automatic cutoff frequency adjusting circuit and portable digital assistant |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |