JP4411825B2 - Manufacturing method of electro-optical device - Google Patents

Manufacturing method of electro-optical device Download PDF

Info

Publication number
JP4411825B2
JP4411825B2 JP2002188611A JP2002188611A JP4411825B2 JP 4411825 B2 JP4411825 B2 JP 4411825B2 JP 2002188611 A JP2002188611 A JP 2002188611A JP 2002188611 A JP2002188611 A JP 2002188611A JP 4411825 B2 JP4411825 B2 JP 4411825B2
Authority
JP
Japan
Prior art keywords
film
oxide film
electrode
tantalum
storage capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002188611A
Other languages
Japanese (ja)
Other versions
JP2003163277A (en
Inventor
吉祥 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002188611A priority Critical patent/JP4411825B2/en
Priority to US10/237,043 priority patent/US6816355B2/en
Priority to TW091120630A priority patent/TWI276216B/en
Priority to CNB021426082A priority patent/CN100388395C/en
Priority to KR10-2002-0055195A priority patent/KR100471954B1/en
Publication of JP2003163277A publication Critical patent/JP2003163277A/en
Application granted granted Critical
Publication of JP4411825B2 publication Critical patent/JP4411825B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、キャパシタ、このキャパシタを備えた半導体装置、この半導体装置をアクティブマトリクス基板として用いた電気光学装置、この電気光学装置を備えた電子機器、キャパシタ並びに半導体装置の製造方法に関するものである。さらに詳しくは、キャパシタに用いる誘電体層の形成技術に関するものである。
【０００２】
【従来の技術】
各種の半導体装置において基板上にキャパシタを形成する場合には、一般に、下電極、誘電体層、上電極をこの順に積層する。ここで、誘電体層にはシリコン酸化膜やタンタル酸化膜が用いられる。このような酸化膜のうち、高耐電圧のシリコン酸化膜を形成するには、従来、シリコン膜を温度が約１０００℃〜約１３００℃の条件下で熱酸化する方法が用いられている。また、タンタル酸化膜を形成するには、従来、タンタル膜を陽極酸化する方法が用いられている。
【０００３】
【発明が解決しようとする課題】
ここで、タンタル酸化膜は誘電率が高いという利点があるが、陽極酸化によりタンタル酸化膜を形成するには、陽極酸化を行う際の給電用配線を形成する必要があるため、同一基板上にＴＦＴなどが形成されている半導体装置ではその設計の自由度が大幅に奪われてしまうという問題点がある。また、タンタル膜を大気中、常圧で熱酸化してタンタル酸化膜を得ることも可能であるが、このようなタンタル酸化膜は、耐電圧が低いという問題点がある。
【０００４】
以上の問題点に鑑みて、本発明の課題は、比較的低い温度で形成した場合でも耐電圧の高い誘電体層を備えたキャパシタ、このキャパシタを基板上に備えた半導体装置、この半導体装置をアクティブマトリクス基板として用いた電気光学装置、この電気光学装置を用いた電子機器、キャパシタの製造方法、および半導体装置の製造方法を提供することにある。
【０００７】
本発明では、基板上に、データ線と、該データ線に電気的に接続されたスイッチング素子と、該スイッチング素子に対応して設けられた画素電極及び蓄積容量と、前記蓄積容量の一方の電極を構成し前記データ線と交差する容量線とを備えた電気光学装置の製造方法であって、前記スイッチング素子のゲート電極及び前記蓄積容量の一方の電極を、同一の金属膜で形成し、水蒸気を含む雰囲気中において、温度が３００℃〜４００℃及び圧力が０．５ＭＰａ〜２ＭＰａの条件でアニールする高圧アニール処理により前記金属膜を酸化して酸化膜を形成し、前記スイッチング素子のゲート絶縁層を、前記酸化膜と他の酸化膜との積層により形成し、前記蓄積容量の誘電体層を、前記酸化膜のみにより形成し、前記データ線と前記容量線の交差領域において、該データ線と容量線との間に前記酸化膜と前記他の酸化膜とを積層させることを特徴とする。
また、前記酸化膜は、前記蓄積容量の一方の電極の上面及び側面を覆うように形成されてなることを特徴とする。
また、前記蓄積容量の一方の電極を覆う前記酸化膜は、前記他の酸化膜の開口部に形成されてなることを特徴とする。
【０００８】
本発明において、前記高圧アニール処理は、例えば、温度が６００℃以下の条件で行われる。例えば、前記高圧アニール処理は、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａの条件で行われる。
【０００９】
本発明において、前記金属膜は、タンタル（Ｔａ）膜あるいはタンタル合金膜である。
【００１０】
本発明では、キャパシタの誘電体層には、高圧アニール処理で生成したタンタル酸化膜が含まれているので、誘電体層の耐電圧が高い。また、本発明では、陽極酸化ではなく、高圧アニール処理によってタンタル酸化膜を形成するので、陽極酸化を行うための給電用配線を形成する必要がない。従って、同一基板上にＴＦＴなども形成されている半導体装置などにおいて、設計の自由度が大きい。また、圧力をかけて処理するため、均一性の高いタンタル酸化膜が得られる。また、多数の基板を一括して処理できるという利点もある。しかも、高圧アニール処理の温度は、６００℃以下、さらには３００℃〜４００℃で十分であるので、基板としてガラス基板を用いた場合でも支障がない。また、高圧アニール処理を行う際、アルミニウム配線が形成されていても、このような温度条件であれば、アルミニウム配線が基板表面で露出していない限り、アルミニウム配線を劣化させることもない。
【００１１】
本発明において、前記下電極は、少なくとも前記誘電体層と接する側が前記誘電体層形成用金属膜と同一の金属からなる場合、あるいは前記誘電体層形成用金属膜と異なる材料からなる場合のいずれであってもよい。
【００１２】
このような構成のキャパシタは、前記高圧アニール処理では前記誘電体層形成用金属膜の表面のみを酸化して前記酸化膜を生成し、該酸化膜を前記誘電体層あるいは当該誘電体層の一部として用い、残りの誘電体層形成用金属膜を前記下電極あるいは当該下電極の一部として用いる方法、あるいは、前記誘電体層形成用金属膜の下層側に前記下電極を形成しておき、前記高圧アニール処理では前記誘電体層形成用金属膜の全体を酸化して前記酸化膜を生成し、該酸化膜を前記誘電体層あるいは当該誘電体層の一部として用いる方法によって製造できる。
【００１３】
本発明では、前記高圧アニール処理を行った後、常圧下あるいは減圧下でのアニール処理を行うことが好ましい。このようなアニール処理を行うと、タンタル酸化膜などに含まれる水分を除去でき、結晶性が向上するので、耐電圧がさらに向上する。
【００１５】
本発明に係る電気光学装置は、携帯電話機、モバイルコンピュータなどといった電子機器の表示部として用いることができる。また、本発明に係る電気光学装置は、投射型表示装置（電子機器）のライトバルブとして用いることもできる。
【００１６】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明では、まず、本発明を適用したキャパシタを備えた半導体装置、およびその製造方法を実施の形態１、２、３として説明した後、本発明を液晶装置のアクティブマトリクス基板に適用した例を説明する。
【００１７】
［実施の形態１］
図１（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態１、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【００１８】
図１（Ａ）において、本形態の半導体装置３００Ａでは、基板３１０上にキャパシタ６００、およびその他の半導体素子（図示せず）が形成されており、このキャパシタ６００は、タンタル膜からなる下電極３２０と、誘電体層３３０と、不純物がドープされたシリコン膜や金属膜からなる上電極３５０とを備えている。
【００１９】
ここで、下電極３２０は、全体がタンタル膜から構成され、誘電体層３３０は、このタンタル膜の表面を酸化してなるタンタル酸化膜３３１から構成されている。
【００２０】
このような構成の半導体装置３００Ａを製造するにあたって、本形態では、基板３１０上にタンタル膜（誘電体層形成用金属膜）を形成した後、このタンタル膜の表面に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜の表面のみが酸化されてタンタル酸化膜３３１が形成されるので、このタンタル酸化膜３３１を誘電体層３３０として用い、残りのタンタル膜を下電極３２０として用いる。
【００２１】
このように構成した半導体装置３００Ａのキャパシタ６００において、誘電体層３３０には、高圧アニール処理で生成したタンタル酸化膜３３１が用いられているので、誘電体層３３０の耐電圧が高い。また、タンタル膜３３１を形成するにあたって陽極酸化を行わないので、陽極酸化を行うための給電用配線を形成する必要がない。従って、同一基板上にＴＦＴなども形成されている半導体装置３００Ａにおいて、その設計の自由度が大きい。また、多数の基板３１０を一括して処理できるという利点もある。さらに、高圧アニール処理の温度は、６００℃以下、さらには３００℃〜４００℃で十分であるので、基板としてガラス基板を用いた場合でも支障がない。さらにまた、高圧アニール処理を行う際、アルミニウム配線が形成されていても、このような温度条件であれば、アルミニウム配線が基板表面で露出していない限り、アルミニウム配線を劣化させることもない。
【００２２】
ここで、誘電体層３３０にはタンタル酸化膜３３１が含まれておれば耐電圧が向上するので、例えば、図１（Ｂ）に示すように、誘電体層３３０が、タンタル膜を高圧アニール処理して得たタンタル酸化膜３３１を下層側に備え、その上層側に、スパッタ法などによって形成されたシリコン酸化膜３３２を備えている構成であってもよい。
【００２３】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜３３１から水分が除去され、結晶性が向上するので、タンタル酸化膜３３１の耐電圧がさらに向上する。
【００２４】
［実施の形態２］
図２（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態２、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【００２５】
図２（Ａ）において、本形態の半導体装置３００Ｂでは、基板３１０上にキャパシタ６００、およびその他の半導体素子（図示せず）が形成されており、このキャパシタ６００は、下電極３２０と、誘電体層３３０と、不純物がドープされたシリコン膜や金属膜からなる上電極３５０とを備えている。
【００２６】
ここで、下電極３２０は、アルミニウム膜、クロム膜などといった金属膜、あるいは不純物がドープされたシリコン膜からなる下層側電極層３２１と、この下層側電極層３２１の上層側に積層されたタンタル膜からなる上層側電極層３２２とから構成されている。また、誘電体層３３０は、上層側電極層３２２を構成するタンタル膜の表面を酸化してなるタンタル酸化膜３３１から構成されている。
【００２７】
このような構成の半導体装置３００Ｂを製造するにあたって、本形態では、基板３１０上に下層側電極層３２１を形成した後、この下層側電極層３２１を覆うようにタンタル膜（誘電体層形成用金属膜）を形成する。次に、このタンタル膜の表面に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜の表面のみが酸化されてタンタル酸化膜３３１が形成されるので、このタンタル酸化膜３３１を誘電体層３３０として用い、残りのタンタル膜を下電極３２０の上層側電極層３２２として用いる。
【００２８】
このように構成した半導体装置３００Ｂのキャパシタ６００においても、誘電体層３３０には、高圧アニール処理で生成したタンタル酸化膜３３１が用いられているので、誘電体層３３０の耐電圧が高いなど、実施の形態１と同様な効果を奏する。また、本形態において、下電極３２０は、下層側電極層３２１と上層側電極層３２２の２層構造になっている。このため、上層側電極層３２２にタンタル膜を用いさえすれば、下層側電極層３２１には任意の導電膜を用いることができる。従って、下層側電極層３２１に、例えば、電気的抵抗の小さなアルミニウム膜を用いれば、下電極３２０の電気的抵抗を低減することができる。
【００２９】
また、本形態でも、誘電体層３３０にタンタル酸化膜３３１が含まれておれば耐電圧が向上するので、例えば、図２（Ｂ）に示すように、誘電体層３３０が、タンタル膜を高圧アニール処理して得たタンタル酸化膜３３１を下層側に備え、その上層側に、スパッタ法などによって形成されたシリコン酸化膜３３２を備えている構成であってもよい。
【００３０】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜３３１から水分が除去され、結晶性が向上するので、タンタル酸化膜３３１の耐電圧がさらに向上する。
【００３１】
［実施の形態３］
図３（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態３、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【００３２】
図３（Ａ）において、本形態の半導体装置３００Ｃでは、基板３１０上にキャパシタ６００、およびその他の半導体素子（図示せず）が形成されており、このキャパシタ６００は、下電極３２０と、誘電体層３３０と、不純物がドープされたシリコン膜や金属膜からなる上電極３５０とを備えている。
【００３３】
ここで、下電極３２０は、不純物がドープされたシリコン膜や金属膜から構成され、誘電体層３３０は、タンタル膜を酸化してなるタンタル酸化膜３３１から構成されている。
【００３４】
このような構成の半導体装置３００Ｃを製造するにあたって、本形態では、基板３１０上に下電極３２０を形成した後、この下電極３２０を覆うようにタンタル膜（誘電体層形成用金属膜）を形成する。次に、このタンタル膜全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜全体が酸化されてタンタル酸化膜３３１が形成されるので、このタンタル酸化膜３３１を誘電体層３３０として用いる。
【００３５】
このように構成した半導体装置３００Ｃのキャパシタ６００において、誘電体層３３０には、高圧アニール処理で生成したタンタル酸化膜３３１が用いられているので、誘電体層３３０の耐電圧が高いなど、実施の形態１と同様な効果を奏する。また、本形態では、下電極３２０を覆うように形成したタンタル膜全体を高圧アニール処理でタンタル酸化膜３３１にするため、下電極３２０については材質面での制約がない。従って、下極層３２０に電気的抵抗の小さなアルミニウム膜を用いれば、下電極３２０の電気的抵抗を低減することができる。
【００３６】
また、本形態でも、誘電体層３３０にタンタル酸化膜３３１が含まれておれば耐電圧が向上するので、例えば、図３（Ｂ）に示すように、誘電体層３３０が、タンタル膜を高圧アニール処理して得たタンタル酸化膜３３１を下層側に備え、その上層側に、スパッタ法などによって形成されたシリコン酸化膜３３２を備えている構成であってもよい。また、図３（Ｃ）に示すように、誘電体層３３０が、スパッタ法などによって形成されたシリコン酸化膜３３２を下層側に備え、その上層側に、タンタル膜を高圧アニール処理して得たタンタル酸化膜３３１を備えている構成であってもよい。
【００３７】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜３３１から水分が除去され、結晶性が向上するので、タンタル酸化膜３３１の耐電圧がさらに向上する。
【００３８】
［実施の形態４］
次に、半導体装置および電気光学装置の一例として、アクティブマトリクス型の液晶装置に用いるアクティブマトリクス基板に対して、本発明を適用した例を説明する。
【００３９】
（液晶装置の全体構成）
まず、アクティブマトリクス型の液晶装置（電気光学装置）の構成および動作について、図４、図５、および図６を参照して説明する。図４は、液晶装置の画像表示領域を構成するためにマトリクス状に形成された複数の画素における各種素子、および配線などの等価回路図である。図５は、データ線、走査線、画素電極などが形成されたアクティブマトリクス基板において相隣接する画素の平面図である。図６は、図５のＡ−Ａ′線に相当する位置での断面、およびアクティブマトリクス基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４０】
図４において、液晶装置の画像表示領域において、マトリクス状に形成された複数の画素の各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【００４１】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０（キャパシタ）を付加することがある。この蓄積容量７０によって、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置が実現できる。なお、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００４２】
図５において、液晶装置のアクティブマトリクス基板１０上には、マトリクス状に複数の透明な画素電極９ａ（二点鎖線で囲まれた領域）が各画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、および容量線３ｂ（実線で示す）が形成されている。ここで、半導体層１ａのうち、後述のチャネル形成用領域に対向するように走査線３ａからはゲート電極３ｃが突き出ている。
【００４３】
図６に示すように、液晶装置１００は、アクティブマトリクス基板１０と、これに対向配置される対向基板２０とを備えている。アクティブマトリクス基板１０の基体は、石英基板や耐熱性ガラス板などの透明基板１０ｂからなり、対向基板２０の基体もまた、石英基板や耐熱性ガラス板などの透明基板２０ｂからなる。アクティブマトリクス基板１０には画素電極９ａが形成されており、その上側には、ラビング処理等の所定の配向処理が施された配向膜６４が形成されている。画素電極９ａは、たとえばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等の透明な導電性薄膜からなる。また、配向膜６４は、たとえばポリイミド薄膜などの有機薄膜からなる。
【００４４】
アクティブマトリクス基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０（ＭＩＳ形半導体素子）が形成されている。ここに示すＴＦＴ３０は、逆スタガ型であり、ゲート電極３ｃ（金属層）、ゲート絶縁層２（絶縁層）、真性のシリコン膜１ａ（半導体層）が下層側から上層側に向かってこの順に形成されたＭＩＳ部を備えている。シリコン膜１ａの上層側には、シリコン酸化膜などからなるチャネルストッパ８が形成され、このチャネルストッパ８に端部が重なるように、Ｎ型の不純物がドープされたシリコン膜からなるソース領域１ｇ、およびドレイン領域１ｈが形成されている。また、ソース領域１ｇの上層側にはデータ線６ａが形成され、ドレイン領域１ｈの上層側には画素電極９ａが形成されている。さらに、画素電極９ａの上層側には、保護膜６６および配向膜６４がこの順に形成されている。
【００４５】
また、本形態では、ＴＦＴ３０のゲート絶縁層２と同層の絶縁層を誘電体層７１として用いた蓄積容量７０（キャパシタ）が形成されている。この蓄積容量７０では、容量線３ｂ（下電極）、誘電体層７１、およびドレイン電極６ｂ（上電極）が下層側から上層に向かってこの順に形成されている。
【００４６】
一方、対向基板２０には、その全面に渡って対向電極２１が形成され、その表面には、ラビング処理等の所定の配向処理が施された配向膜６５が形成されている。対向電極２１も、たとえば、ＩＴＯ膜などの透明導電性薄膜からなる。また、対向基板２０の配向膜６５も、ポリイミド薄膜などの有機薄膜からなる。対向基板２０には、各画素の開口領域以外の領域に対向基板側遮光膜２３がマトリクス状に形成されている。このため、対向基板２０の側からの入射光はＴＦＴ３０の半導体層１ａのチャネル形成領域１ａ′に届くことはない。さらに、対向基板２０側の遮光膜２３は、コントラストの向上などの機能を有する。
【００４７】
このように構成したアクティブマトリクス基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、後述するシール材により囲まれた空間内に電気光学物質としての液晶５０が封入され、挟持される。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。なお、シール材は、アクティブマトリクス基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００４８】
（ゲート絶縁層２および誘電体層７１の構成）
このように構成した液晶装置１００において、アクティブマトリクス基板１０において、ＴＦＴ３０のＭＯＳ部、および蓄積容量７は、以下に説明するように構成されている。
【００４９】
まず、本形態では、走査線３ａおよびゲート電極３ｃはいずれも、タンタル膜から構成され、このタンタル膜の表面を酸化してなるタンタル酸化膜２０１がゲート絶縁層２の一部として用いられている。すなわち、ゲート絶縁層２は、走査線３ａおよびゲート電極３ｃに用いたタンタル膜の表面を酸化してなるタンタル酸化膜２０１と、このタンタル酸化膜２０１の表面に対してＣＶＤ法などにより形成されたシリコン酸化膜２０２とから構成されている。
【００５０】
また、本形態では、蓄積容量７０を構成する容量線３ｂもタンタル膜から構成され、このタンタル膜の表面を酸化してなるタンタル酸化膜２０１は、誘電体層７１の一部を構成している。すなわち、蓄積容量７０を構成する誘電体層７１は、ゲート絶縁層２と同様、容量線３ｂに用いたタンタル膜の表面を酸化してなるタンタル酸化膜２０１と、このタンタル酸化膜２０１の表面に対してＣＶＤ法などにより形成されたシリコン酸化膜２０２とから構成されている。
【００５１】
ここで、タンタル膜を酸化してタンタル酸化膜２０１を形成するにあたっては、後述するように、タンタル膜を誘電体層形成用金属膜として形成した後、このタンタル膜の表面に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜の表面のみが酸化されてタンタル酸化膜２０１が形成されるので、このタンタル酸化膜２０１を、ゲート絶縁層２および誘電体層７１の一部として用い、残りのタンタル膜を走査線３ａ、ゲート電極３ｃ、および容量線３ｂとして用いる。
【００５２】
このように、本形態のアクティブマトリクス基板１０では、ＴＦＴ３０を構成するゲート絶縁層２には、高圧アニール処理で生成したタンタル酸化膜２０１が含まれているので、ゲート絶縁層２の耐電圧が高い。また、蓄積容量７０を構成する誘電体層７１にも、高圧アニール処理で生成したタンタル酸化膜２０１が含まれているので、誘電体層７１の耐電圧が高い。また、タンタル膜２０１を形成するにあたって陽極酸化を行わないので、陽極酸化を行うための給電用配線を形成する必要がない。従って、同一基板上にＴＦＴ３０なども形成されているアクティブマトリクス基板１０のレイアウトについては、従来のものから大幅に変更する必要がない。また、高圧アニール処理であれば、多数のアクティブマトリクス基板１０を一括して処理できるという利点もある。しかも、高圧アニール処理の温度は、６００℃以下、さらには３００℃〜４００℃で十分であるので、基板としてガラス基板を用いた場合でも支障がない。また、圧力をかけて処理するので、均一なタンタル酸化膜２０１を生成することができる。また、高圧アニール処理を行う際、アルミニウム配線が形成されていても、このような温度条件であれば、アルミニウム配線が基板表面で露出していない限り、アルミニウム配線を劣化させることもない。
【００５３】
（アクティブマトリクス基板１０の製造方法）
このように構成した液晶表示装置用のアクティブマトリクス基板１０の製造方法を、図７および図８を参照して説明する。
【００５４】
図７および図８は、いずれも本形態のアクティブマトリクス基板１０の製造方法を示す工程断面図であり、アクティブマトリクス基板１０を図７のＡ−Ａ′線で切断した断面に相当する。
【００５５】
図７（Ａ）に示すように、まず、アクティブマトリクス基板１０の基体たる透明基板１０ｂを用意した後、透明基板１０ｂの全面にタンタル膜３（誘電体層形成用金属膜）をスパッタ法などで形成し、このタンタル膜３をフォトリソグラフィ技術を用いて走査線３ａ、ゲート電極３ｃ、および容量線３ｂの形成パターンに沿ってパターニングする。
【００５６】
次に、タンタル膜３の表面に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、例えば、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、図７（Ｂ）に示すように、タンタル膜３の表面のみが酸化されてタンタル酸化膜２０１が形成されるので、このタンタル酸化膜２０１を、ゲート絶縁層２および誘電体層７１の一部として用い、残りのタンタル膜を走査線３ａ、ゲート電極３ｃ、および容量線３ｂとして用いる。
【００５７】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【００５８】
次に、図７（Ｃ）に示すように、ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガスなどを用いて常圧または減圧ＣＶＤ法などにより、透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。その結果、タンタル酸化膜２０１とシリコン酸化膜２０２とを備えたゲート絶縁層２および誘電体層７１が形成される。
【００５９】
次に、約４５０℃〜約５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００ｃｃ／ｍｉｎ〜約６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ法により、アモルファスのシリコン膜を透明基板１０ｂの表面全体に形成した後、フォトリソグラフィ技術を用いてパターニングし、図７（Ｄ）に示すように、ゲート絶縁層２の上層側に島状のシリコン膜１ａを形成する。この際、例えば、約６００℃にて約１時間〜約１０時間のアニール処理を窒素雰囲気中で行うことにより、アモルファスのシリコン膜１をポリシリコン膜に固相成長させてもよい。
【００６０】
次に、シリコン膜１の上層側に対して、透明基板１０ｂの表面全体にシリコン酸化膜などを形成した後、フォトリソグラフィ技術を用いてパターニングし、図８（Ａ）に示すように、半導体膜１ａの上層側にエッチングストッパ８を形成する。
【００６１】
次に、ＣＶＤ法などにより透明基板１０ｂの表面全体に、Ｎ型の不純物がドープされたシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図８（Ｂ）に示すように、チャネルストッパ８に端部が重なるソース領域１ｇ、およびドレイン領域１ｈを形成する。
【００６２】
次に、ソース領域１ｇ、およびドレイン領域１ｈの上層側に対してスパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜などの導電膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図８（Ｃ）に示すように、ソース領域１ｇ、およびドレイン領域１ｈの各々に重なるデータ線６ａ、およびドレイン電極６ｂを形成する。この際、ドレイン電極６ｂについてはその一部が上電極として容量線３ｂ（下電極）に重なるように形成する。その結果、ＴＦＴ３０、および蓄積容量７０が形成される。
【００６３】
次に、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図８（Ｄ）に示すように、画素電極９ａを形成する。
【００６４】
しかる後には、図６に示すように、画素電極９ａの上層側に保護膜６６および配向膜６４を形成すればアクティブマトリクス基板１０が完成する。
【００６５】
［実施の形態５］
図９、図１０、および図１１を参照して、本発明の実施の形態５に係る半導体装置として、液晶装置用のアクティブマトリクス基板を説明する。なお、本形態および後述する各実施の形態６、７、８、９のアクティブマトリクス基板、およびそれを用いた液晶装置は、基本的な構成が実施の形態４と同様であるため、共通する機能を有する部分には同一の符号を付してそれらの詳細な説明を省略する。
【００６６】
図９は、本発明の実施の形態５に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。図１０（Ａ）〜（Ｅ）、および図１１（Ａ）〜（Ｄ）はそれぞれ、図９に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【００６７】
前記の実施の形態４において、ＴＦＴ３０のゲート絶縁膜２、および蓄積容量７０の誘電体層７１についてはいずれも、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成したが、本形態では、図９に説明するように、ゲート絶縁膜２については、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成する一方、誘電体層７１については、タンタル酸化膜２０１のみから構成する。
【００６８】
すなわち、本形態において、ゲート絶縁層２は、実施の形態４と同様、走査線３ａおよびゲート電極３ｃに用いたタンタル膜の表面を酸化してなるタンタル酸化膜２０１と、このタンタル酸化膜２０１の表面に対してＣＶＤ法などにより形成されたシリコン酸化膜２０２とから構成されている。
【００６９】
これに対して、蓄積容量７０を構成する容量線３ｂ（下電極）もタンタル膜から構成され、容量線３ｂの上層側には、この容量線３ｂを構成するタンタル膜の表面を高圧アニール処理により酸化してなるタンタル酸化膜２０１が形成されているが、容量線３ｂが形成されている領域では、シリコン酸化膜２０２の一部が除去されて開口部２０８が形成されている。このため、容量線３ｂとドレイン電極６ｂ（上電極）との間には、誘電体層７１としてタンタル酸化膜２０１のみが介在している。従って、本形態では、誘電体層７１の誘電率が高いため、容量の大きな蓄積容量７０を形成できる。なお、容量線３ｂの上層側であっても、容量線３ｂとデータ線６ａとの交差部分については、そこでの耐電圧を考慮してシリコン酸化膜２０２を残すことが好ましい。
【００７０】
その他の構成は、実施の形態４と同様であるため、共通する機能を有する部分には同一の符号を付して図９に示すことにしてそれらの説明を省略する。
【００７１】
このような構成のアクティブマトリクス基板１０を製造するにあたっては、まず、図１０（Ａ）に示すように、アクティブマトリクス基板１０の基体たる透明基板１０ｂを用意した後、透明基板１０ｂの全面にタンタル膜３（誘電体層形成用金属膜）をスパッタ法などで形成し、このタンタル膜３をフォトリソグラフィ技術を用いて走査線３ａ、ゲート電極３ｃ、および容量線３ｂの形成パターンに沿ってパターニングする。
【００７２】
次に、タンタル膜３の表面に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、例えば、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、図１０（Ｂ）に示すように、タンタル膜３の表面のみが酸化されてタンタル酸化膜２０１が形成されるので、残りのタンタル膜を走査線３ａ、ゲート電極３ｃ、および容量線３ｂとして用いる。
【００７３】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【００７４】
次に、図１０（Ｃ）に示すように、常圧または減圧ＣＶＤ法などにより、透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。その結果、タンタル酸化膜２０１とシリコン酸化膜２０２とを備えたゲート絶縁層２が形成される。
【００７５】
次に、図１０（Ｄ）に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜２０２のうち、容量線３ｂの上層に形成されているシリコン膜２０２を除去して開口部２０８を形成する。そして、容量線３ｂの上層側に残されたタンタル酸化膜２０１のみを蓄積容量７０の誘電体層７１として用いる。
【００７６】
それ以降は、実施の形態４と同様、透明基板１０ｂの表面全体にアモルファスのシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１０（Ｅ）に示すように、ゲート絶縁層２の上層側に島状のシリコン膜１ａを形成する。次に、透明基板１０ｂの表面全体にシリコン酸化膜などを形成した後、フォトリソグラフィ技術を用いてパターニングし、図１１（Ａ）に示すように、半導体膜１ａの上層側にエッチングストッパ８を形成する。次に、ＣＶＤ法などにより透明基板１０ｂの表面全体に、Ｎ型の不純物がドープされたシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１１（Ｂ）に示すように、ソース領域１ｇ、およびドレイン領域１ｈを形成する。
【００７７】
次に、スパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜などの導電膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１１（Ｃ）に示すように、データ線６ａ、およびドレイン電極６ｂを形成する。この際、ドレイン電極６ｂについてはその一部が容量線３ｂに重なるように形成する。その結果、ＴＦＴ３０、および蓄積容量７０が形成される。次に、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１１（Ｄ）に示すように、画素電極９ａを形成する。しかる後に、図９に示すように、画素電極９ａの上層側に保護膜６６および配向膜６４を形成すればアクティブマトリクス基板１０が完成する。
【００７８】
［実施の形態６］
図１２、図１３、および図１４を参照して、本発明の実施の形態６に係る半導体装置として、液晶装置用のアクティブマトリクス基板を説明する。
【００７９】
図１２は、本発明の実施の形態６に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。図１３（Ａ）〜（Ｄ）、および図１４（Ａ）〜（Ｄ）はそれぞれ、図１２に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【００８０】
図１２に示すように、本形態の液晶装置１００も、アクティブマトリクス基板１０と、これに対向配置される対向基板２０とを備えている。アクティブマトリクス基板１０には、各画素電極９ａに隣接する位置に画素スイッチング用のＴＦＴ３０が形成され、このＴＦＴ３０は、ゲート電極３ｃ、ゲート絶縁層２、真性のシリコン膜１ａが下層側から上層側に向かってこの順に形成されたＭＯＳ部を備えている。また、本形態のアクティブマトリクス基板１０には、ＴＦＴ３０のゲート絶縁層２と同層の絶縁層を誘電体層７１として用いた蓄積容量７０が形成されている。この蓄積容量７０では、容量線３ｂ、ゲート絶縁層２、およびドレイン電極６ｂが下層側から上層に向かってこの順に形成されている。なお、対向基板２０には、その全面に渡って対向電極２１が形成され、その表面には、ラビング処理等の所定の配向処理が施された配向膜６５が形成されている。
【００８１】
このように構成した液晶装置１００において、本形態では、走査線３ａ、ゲート電極３ｃ、および容量線３ｂはいずれも、タンタル膜に限らず、各種の金属膜、例えば、アルミニウム膜によって構成されている。また、走査線３ａ、ゲート電極３ｃ、および容量線３ｂの上層側には、透明基板１０ｂの全面にタンタル酸化膜２０１が形成され、このタンタル酸化膜２０１は、ＴＦＴ３０のゲート絶縁層２、および蓄積容量７０の誘電体層７１の一部として用いられている。すなわち、ゲート絶縁層２および誘電体層７１はいずれも、タンタル酸化膜２０１と、このタンタル酸化膜２０１の表面に対してＣＶＤ方法などにより形成されたシリコン酸化膜２０２とから構成されている。
【００８２】
このようなタンタル酸化膜２０１を形成するにあたって、本形態では、後述するように、透明基板１０ｂの表面全体に誘電体層形成用金属膜としてのタンタル膜を形成した後、このタンタル膜全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行ってタンタル膜を酸化させる。ここで行う高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。
【００８３】
従って、本形態のアクティブマトリクス基板１０では、ゲート絶縁層２および誘電体層７１には、高圧アニール処理で生成したタンタル酸化膜２０１が含まれているので、ゲート絶縁層２および誘電体層７１の耐電圧が高いなど、実施の形態４と同様な効果を奏する。
【００８４】
また、タンタル酸化膜２０１を形成するにあたって、透明基板１０ｂの表面全体に形成したタンタル膜全体を高圧アニール処理によって酸化させてタンタル膜とし、これをゲート絶縁層２および誘電体層７１の一部として用いる。従って、実施の形態４、５と違って、ゲート電極３ｃなどをタンタル膜以外の金属で構成できる。従って、走査線３ａなどにアルミニウム配線を用いることができるので、走査線３ａの電気的抵抗を低減できる。
【００８５】
このように構成した液晶表示装置用のアクティブマトリクス基板１０を製造するにあたっては、まず、図１３（Ａ）に示すように、アクティブマトリクス基板１０の基体たる透明基板１０ｂを用意した後、透明基板１０ｂの全面にアルミニウム膜をスパッタ法などで形成し、このアルミニウム膜をフォトリソグラフィ技術を用いてパターニングして、走査線３ａ、ゲート電極３ｃ、および容量線３ｂを形成する。
【００８６】
次に、走査線３ａ、ゲート電極３ｃ、および容量線３ｂの上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にタンタル膜２０５（誘電体層形成用金属膜）を形成する。
【００８７】
次に、タンタル膜２０５全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜２０５の全体が酸化されて、図１３（Ｂ）に示すように、タンタル酸化膜２０１が形成される。
【００８８】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【００８９】
次に、図１３（Ｃ）に示すように、ＣＶＤ法などにより、透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。その結果、タンタル酸化膜２０１とシリコン酸化膜２０２からなるゲート絶縁層２および誘電体層７１が形成される。
【００９０】
それ以降は、実施の形態４と同様、透明基板１０ｂの表面全体にアモルファスのシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１３（Ｄ）に示すように、ゲート絶縁層２の上層側に島状のシリコン膜１ａを形成する。次に、透明基板１０ｂの表面全体にシリコン酸化膜などを形成した後、フォトリソグラフィ技術を用いてパターニングし、図１４（Ａ）に示すように、半導体膜１ａの上層側にエッチングストッパ８を形成する。次に、ＣＶＤ法などにより透明基板１０ｂの表面全体に、Ｎ型の不純物がドープされたシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１４（Ｂ）に示すように、ソース領域１ｇ、およびドレイン領域１ｈを形成する。
【００９１】
次に、スパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜などの導電膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１４（Ｃ）に示すように、データ線６ａ、およびドレイン電極６ｂを形成する。この際、ドレイン電極６ｂについてはその一部が容量線３ｂに重なるように形成する。その結果、ＴＦＴ３０、および蓄積容量７０が形成される。次に、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１４（Ｄ）に示すように、画素電極９ａを形成する。しかる後に、図１２に示すように、画素電極９ａの上層側に保護膜６６および配向膜６４を形成すればアクティブマトリクス基板１０が完成する。
【００９２】
［実施の形態７］
図１５、図１６、および図１７を参照して、本発明の実施の形態７に係る半導体装置として、液晶装置用のアクティブマトリクス基板を説明する。
【００９３】
図１５は、本発明の実施の形態７に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。図１６（Ａ）〜（Ｅ）、および図１７（Ａ）〜（Ｄ）はそれぞれ、図１５に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【００９４】
前記の実施の形態６において、ＴＦＴ３０のゲート絶縁膜２、および蓄積容量７０の誘電体層７１はいずれも、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成したが、本形態では、図１５に示すように、ゲート絶縁膜２については、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成する一方、誘電体層７１については、タンタル酸化膜２０１のみから構成する。
【００９５】
すなわち、本形態では、ゲート絶縁層２については、実施の形態６と同様、走査線３ａおよびゲート電極３ｃの上層に形成したタンタル膜全体を高圧アニール処理によって酸化してなるタンタル酸化膜２０１と、このタンタル酸化膜２０１の表面に対してＣＶＤ法などにより形成されたシリコン酸化膜２０２とから構成されている。
【００９６】
これに対して、蓄積容量７０では、容量線３ｂ（下電極）の上層には、この容量線３ｂの上層側に形成したタンタル膜全体を高圧アニール処理によって酸化してなるタンタル酸化膜２０１が形成されているが、容量線３ｂが形成されている領域では、シリコン酸化膜２０２の一部が除去されて開口部２０８が形成されている。このため、容量線３ｂとドレイン電極６ｂ（上電極）との間には、誘電体層７１としてタンタル酸化膜２０１のみが介在している。従って、本形態では、誘電体層７１の誘電率が高いため、容量の大きな蓄積容量７０を形成できる。なお、容量線３ｂの上層側であっても、容量線３ｂとデータ線６ａとの交差部分については、そこでの耐電圧を考慮してシリコン酸化膜２０２を残すことが好ましい。その他の構成は、実施の形態６と同様であるため、共通する機能を有する部分には同一の符号を付して図１２に示すことにしてそれらの説明を省略する。
【００９７】
このような構成のアクティブマトリクス基板１０を製造するにあたっては、まず、図１６（Ａ）に示すように、アクティブマトリクス基板１０の基体たる透明基板１０ｂを用意した後、透明基板１０ｂの全面にアルミニウム膜をスパッタ法などで形成し、このアルミニウム膜をフォトリソグラフィ技術を用いてパターニングして、走査線３ａ、ゲート電極３ｃ、および容量線３ｂを形成する。
【００９８】
次に、走査線３ａ、ゲート電極３ｃ、および容量線３ｂの上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にタンタル膜２０５（誘電体層形成用金属膜）を形成する。
【００９９】
次に、タンタル膜２０５全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜２０５の全体が酸化されて、図１６（Ｂ）に示すように、タンタル酸化膜２０１が形成される。
【０１００】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【０１０１】
次に、図１６（Ｃ）に示すように、常圧または減圧ＣＶＤ法などにより、透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。その結果、タンタル酸化膜２０１とシリコン酸化膜２０２とからなるゲート絶縁層２が形成される。
【０１０２】
次に、図１６（Ｄ）に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜２０２のうち、容量線３ｂの上層に形成されているシリコン膜２０２を除去して開口部２０８を形成する。そして、容量線３ｂの上層側に残されたタンタル酸化膜２０１のみを蓄積容量７０の誘電体層７１として用いる。
【０１０３】
それ以降は、実施の形態４と同様、透明基板１０ｂの表面全体にアモルファスのシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１６（Ｅ）に示すように、ゲート絶縁層２の上層側に島状のシリコン膜１ａを形成する。次に、透明基板１０ｂの表面全体にシリコン酸化膜などを形成した後、フォトリソグラフィ技術を用いてパターニングし、図１７（Ａ）に示すように、半導体膜１ａの上層側にエッチングストッパ８を形成する。次に、ＣＶＤ法などにより透明基板１０ｂの表面全体に、Ｎ型の不純物がドープされたシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１７（Ｂ）に示すように、ソース領域１ｇ、およびドレイン領域１ｈを形成する。
【０１０４】
次に、スパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜などの導電膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１７（Ｃ）に示すように、データ線６ａ、およびドレイン電極６ｂを形成する。この際、ドレイン電極６ｂについてはその一部が容量線３ｂに重なるように形成する。その結果、ＴＦＴ３０、および蓄積容量７０が形成される。次に、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１７（Ｄ）に示すように、画素電極９ａを形成する。しかる後に、図１５に示すように、画素電極９ａの上層側に保護膜６６および配向膜６４を形成すればアクティブマトリクス基板１０が完成する。
【０１０５】
なお、実施の形態４、５、６、７においては、実施の形態２のように、タンタル膜膜の下にアルミニウムなどの下層側電極層が形成されている構成であってもよい。
【０１０６】
［実施の形態８］
実施の形態４、５、６、７では、画素スイッチング用の非線形素子として逆スタガ型のＴＦＴを形成したが、本形態のように、正スタガ型のＴＦＴを画素スイッチング用の非線形素子として用いたアクティブマトリクス基板に本発明を適用してもよい。なお、本形態のアクティブマトリクス基板、およびそれを用いた液晶装置でも、基本的な構成が実施の形態４と同様であるため、共通する機能を有する部分には同一の符号を付してそれらの詳細な説明を省略する。
【０１０７】
（アクティブマトリクス基板の構成）
図１８は、データ線、走査線、画素電極などが形成されたアクティブマトリクス基板において相隣接する画素の平面図である。図１９は、図１８のＢ−Ｂ′線断に相当する位置での断面、およびアクティブマトリクス基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１０８】
図１８において、液晶装置１００のアクティブマトリクス基板１０上には、マトリクス状に複数の透明な画素電極９ａ（二点鎖線で囲んだ領域）が画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す）、走査線３ａ（金属層／実線で示す）、および容量線３ｂ（金属層／実線で示す）が形成されている。データ線６ａは、コンタクトホール５６を介してポリシリコン膜からなる半導体層１ａのうち、後述のソース領域に電気的に接続されており、画素電極９ａは、コンタクトホール５７を介して半導体層１ａのうち、後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうち、後述のチャネル形成用領域に対向するように走査線３ａが通っている。
【０１０９】
図１９に示すように、液晶装置１００は、アクティブマトリクス基板１０と、これに対向配置される対向基板２０とを備えている。アクティブマトリクス基板１０の基体は、石英基板や耐熱性ガラス板などの透明基板１０ｂからなり、対向基板２０の基体もまた、石英基板や耐熱性ガラス板などの透明基板２０ｂからなる。アクティブマトリクス基板１０には画素電極９ａが形成されており、その上側には、ラビング処理等の所定の配向処理が施された配向膜６４が形成されている。画素電極９ａは、たとえばＩＴＯ膜等の透明な導電性薄膜からなる。また、配向膜６４は、たとえばポリイミド薄膜などの有機薄膜からなる。
【０１１０】
アクティブマトリクス基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が形成されている。ここに示すＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、走査線３ａ、走査線３ａから供給される走査信号の電界によりチャネルが形成される半導体膜１ａのチャネル形成用領域１ａ′（半導体層）、走査線３ａと半導体層１ａとを絶縁するゲート絶縁層２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ並びに低濃度ドレイン領域１ｃ、および半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【０１１１】
走査線３ａの上層側には層間絶縁膜４が形成され、この層間絶縁膜４の上層にデータ線６ａが形成されている。従って、データ線６ａは、層間絶縁膜４に形成されたコンタクトホール５６を介して高濃度ソース領域１ｄに電気的に接続している。また、データ線６ａの上層側には層間絶縁膜７が形成され、この層間絶縁膜７の上層側に画素電極９ａが形成されている。従って、画素電極９ａは、層間絶縁膜４、７、およびゲート絶縁層２に形成されたコンタクトホール５７を介して高濃度ドレイン領域１ｅに接続されている。
【０１１２】
ここで、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。
【０１１３】
また、本形態では、ＴＦＴ３０のゲート絶縁層２をゲート電極３ａに対向する位置から延設して誘電体層７１として用いるとともに、半導体膜１ａを延設して下電極１ｆとし、さらにこれらに対向する容量線３ｂを上電極とすることにより、蓄積容量７０が構成されている。すなわち、半導体１ａの高濃度ドレイン領域１ｅは、容量線３ｂにゲート絶縁層２を介して対向配置するように構成されて蓄積容量７０の下電極１ｆとされている。
【０１１４】
一方、対向基板２０には、その全面に渡って対向電極２１が形成され、その表面には、ラビング処理等の所定の配向処理が施された配向膜６５が形成されている。対向電極２１も、たとえば、ＩＴＯ膜などの透明導電性薄膜からなる。また、対向基板２０の配向膜６５も、ポリイミド薄膜などの有機薄膜からなる。対向基板２０には、各画素の開口領域以外の領域に対向基板側遮光膜２３がマトリクス状に形成されている。
【０１１５】
このように構成した液晶装置１００において、ゲート絶縁層２は、半導体膜１ａの上層側にＣＶＤ法などの方法により形成されたシリコン酸化膜２０２と、このシリコン酸化膜２０２の上層側に形成したタンタル膜を酸化してなるタンタル酸化膜２０１とから構成されている。また、誘電体層７１も、半導体膜１ａの上層側にＣＶＤ法などの方法により形成されたシリコン酸化膜２０２と、このシリコン酸化膜２０２の上層側に形成したタンタル膜を酸化してなるタンタル酸化膜２０１とから構成されている。
【０１１６】
このようなタンタル酸化膜２０１を形成するにあたって、本形態では、後述するように、シリコン酸化膜２０２の上層側に対して透明基板１０ｂの表面全体に誘電体層形成用金属膜としてのタンタル膜を形成した後、このタンタル膜全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行ってタンタル膜を酸化させる。ここで行う高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。
【０１１７】
従って、本形態のアクティブマトリクス基板１０では、ゲート絶縁層２および誘電体層７１には、高圧アニール処理で生成したタンタル酸化膜２０１が含まれているので、ゲート絶縁層２および誘電体層７１の耐電圧が高いなど、実施の形態４と同様な効果を奏する。
【０１１８】
また、タンタル酸化膜２０１を形成するにあたって、透明基板１０ｂの表面全体に形成したタンタル膜全体を高圧アニール処理によって酸化させてタンタル膜とし、これをゲート絶縁層２および誘電体層７１の一部として用いる。すなわち、タンタル酸化膜２０１は、タンタル膜の表面のみを酸化させたものではない。従って、タンタル酸化膜２０１を形成した後にはタンタル膜が残らないので、正スタガ型のＴＦＴ３０においても、ゲート絶縁層２および誘電体層７１にタンタル酸化膜２０１を含ませることができる。また、走査線３ａについてはタンタル膜に限らず、任意の金属膜を用いることができるので、アルミニウム膜などといった電気的抵抗の低い金属膜を用いることができる。
【０１１９】
（アクティブマトリクス基板の製造方法）
このように構成した液晶表示装置用のアクティブマトリクス基板１０の製造方法を図２０、図２１、および図２２を参照して説明する。
【０１２０】
図２０ないし図２２は、いずれも本形態のアクティブマトリクス基板１０の製造方法を示す工程断面図であり、図１８のＢ−Ｂ′線で切断したときの断面に相当する。
【０１２１】
図２０（Ａ）に示すように、まず、アクティブマトリクス基板１０の基体たる透明基板１０ｂの表面全体に下地保護膜(図示せず)を形成した後、この下地保護膜の上層側に、約４５０℃〜約５５０℃の温度条件下で、モノシランガス、ジシランガス等を用いた減圧ＣＶＤ法などにより、アモルファスシリコン膜を形成する。次に、約６００℃にて約１時間〜約１０時間のアニール処理を窒素雰囲気中で施することにより、ポリシリコン膜を固相成長させた後、フォトリソグラフィ技術を用いてパターニングし、島状のシリコン膜１ａを形成する。
【０１２２】
次に、図２０（Ｂ）に示すように、ＣＶＤ法などにより透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。次に、シリコン膜１ａのうち、蓄積容量７０の下電極１ｆとなる延設部分に、例えば、Ｐイオンをドーズ量約３×１０12／ｃｍ2 でドープして低抵抗化させておく。
【０１２３】
次に、図２０（Ｃ）に示すように、シリコン酸化膜２０２の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にタンタル膜２０５（絶縁膜形成用金属膜）を形成する。
【０１２４】
次に、タンタル膜２０５全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜２０５の全体が酸化されて、図２０（Ｄ）に示すように、タンタル酸化膜２０１が形成され、シリコン酸化膜２０２とタンタル酸化膜２０１を備えたゲート絶縁層２および誘電体層７１が形成される。
【０１２５】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【０１２６】
次に、ゲート絶縁層２の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２１（Ａ）に示すように、走査線３ａ、および容量線３ｂを形成する。
【０１２７】
次に、ＴＦＴ３０をＬＤＤ構造を持つＮチャネル型のＴＦＴとする場合、半導体層１ａに、まず低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃを形成するために、走査線３ａを拡散マスクとして、ＰなどのＶ族元素のドーパント２００を低濃度で（例えば、Ｐイオンを１×１０13／ｃｍ2 〜３×１０13／ｃｍ2 のドーズ量にてドープする。これにより走査線３ａ下の半導体層１ａは、チャネル形成領域１ａ′となる。
【０１２８】
次に、図２１（Ｂ）に示すように、ＴＦＴ３０の高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジストマスク２０２を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパンド２０１を高濃度でドープする。なお、低濃度のドープを行わずに、オフセット構造のＴＦＴとしても良く、走査線３ａ（ゲート電極）をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしても良い。
【０１２９】
次に、図２１（Ｃ）に示すように、走査線３ａ、および容量線３を覆うように、シリコン酸化膜からなる層間絶縁膜４を形成する。次に、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング、あるいはウエットエッチングにより、層間絶縁膜４にコンタクトホール５６を形成する。
【０１３０】
次に、層間絶縁膜４の上層側に対して透明基板１０ｂの表面全体にアルミニウム膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２１（Ｄ）に示すように、データ６ａを形成する。
【０１３１】
次に、図２２（Ａ）に示すように、データ線６ａを覆うようにシリコン酸化膜からなる層間絶縁膜７を形成する。次に、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング、あるいはウエットエッチングにより、層間絶縁膜７、４、およびゲート絶縁層２にコンタクトホール５７を形成する。
【０１３２】
次に、層間絶縁膜７の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２２（Ｂ）に示すように、画素電極９ａを形成する。
【０１３３】
しかる後に、図１９に示すように、画素電極９ａの上層側にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すことにより配向膜６４が形成され、アクティブマトリクス基板１０が完成する。
【０１３４】
［実施の形態９］
図２３、図２４、図２５、および図２６を参照して、本発明の実施の形態９に係る半導体装置として、液晶装置用のアクティブマトリクス基板を説明する。
【０１３５】
図２３は、本発明の実施の形態９に係る液晶装置を図１８のＢ−Ｂ′線に相当する位置で切断したときの断面図である。図２４（Ａ）〜（Ｅ）、図２５（Ａ）〜（Ｄ）、および図２６（Ａ）、（Ｂ）はそれぞれ、図２３に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【０１３６】
前記の実施の形態８において、ＴＦＴ３０のゲート絶縁膜２、および蓄積容量７０の誘電体層７１はいずれも、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成したが、本形態では、図２３に示すように、ゲート絶縁膜２については、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成する一方、誘電体層７１については、タンタル酸化膜２０１のみから構成する。
【０１３７】
すなわち、本形態では、ゲート絶縁層２は、実施の形態８と同様、半導体膜１ａの表面に対してＣＶＤ法などにより形成されたシリコン酸化膜２０２と、このシリコン膜２０２の上層に形成したタンタル膜全体を高圧アニール処理によって酸化してなるタンタル酸化膜２０１とから構成されている。
【０１３８】
これに対して、蓄積容量７０では、シリコン膜２０２の上層に形成したタンタル膜全体を高圧アニール処理によって酸化してなるタンタル酸化膜２０１が形成されているが、下電極１ｆが形成されている領域では、シリコン酸化膜２０２の一部が除去されて開口部２０８が形成されている。このため、下電極１ｆと容量線３ｂ（上電極）との間には、誘電体層７１としてタンタル酸化膜２０１のみが介在している。従って、本形態では、誘電体層７１の誘電率が高いため、容量の大きな蓄積容量７０を形成できる。なお、容量線３ｂの下層側であっても、容量線３ｂとデータ線６ａとの交差部分については、そこでの耐電圧を考慮してシリコン酸化膜２０２を残すことが好ましい。その他の構成は、実施の形態８と同様であるため、共通する機能を有する部分には同一の符号を付して図２３に示すことにしてそれらの説明を省略する。
【０１３９】
このような構成のアクティブマトリクス基板１０を製造するにあたっては、図２４（Ａ）に示すように、まず、アクティブマトリクス基板１０の基体たる透明基板１０ｂの表面全体に下地保護膜(図示せず)を形成した後、この下地保護膜の上層側にアモルファスシリコン膜を形成する。次に、約６００℃にて約１時間〜約１０時間のアニール処理を窒素雰囲気中で施することにより、ポリシリコン膜を固相成長させた後、フォトリソグラフィ技術を用いてパターニングし、島状のシリコン膜１ａを形成する。
【０１４０】
次に、図２４（Ｂ）に示すように、ＣＶＤ法などにより透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。次に、シリコン膜１ａのうち、蓄積容量７０の下電極１ｆとなる延設部分に、例えば、Ｐイオンを約３×１０12／ｃｍ2 のドーズ量でドープして低抵抗化させておく。
【０１４１】
次に、図２４（Ｃ）に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜２０２のうち、下電極１ｆの上層に形成されているシリコン膜２０２を除去して開口部２０８を形成する。
【０１４２】
次に、図２４（Ｄ）に示すように、シリコン酸化膜２０２の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にタンタル膜２０５（絶縁膜形成用金属膜）を形成する。
【０１４３】
次に、タンタル膜２０５全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜２０５の全体が酸化されて、図２４（Ｅ）に示すように、タンタル酸化膜２０１が形成される。それ故、シリコン酸化膜２０２とタンタル酸化膜２０１からなるゲート絶縁層２が形成されるとともに、タンタル膜２０１のみからなる誘電体層７１が形成される。
【０１４４】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【０１４５】
それ以降は、実施の形態８と同様、ゲート絶縁層２の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２５（Ａ）に示すように、走査線３ａ、および容量線３ｂを形成する。次に、走査線３ａを拡散マスクとしてＮ型の不純物をドープした後、図２５（Ｂ）に示すように、走査線３ａよりも幅の広いマスクでレジストマスク２０２を走査線３ａ上に形成して、同じくＮ型の不純物をドープする。次に、図２５（Ｃ）に示すように、走査線３ａ、および容量線３を覆うように、シリコン酸化膜からなる層間絶縁膜４を形成した後、層間絶縁膜４にコンタクトホール５６を形成する。次に、層間絶縁膜４の上層側に対して透明基板１０ｂの表面全体にアルミニウム膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２５（Ｄ）に示すように、データ６ａを形成する。次に、図２６（Ａ）に示すように、データ線６ａを覆うようにシリコン酸化膜からなる層間絶縁膜７を形成した後、層間絶縁膜７、４、およびゲート絶縁層２にコンタクトホール５７を形成する。次に、層間絶縁膜７の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２６（Ｂ）に示すように、画素電極９ａを形成する。しかる後に、図２３に示すように、画素電極９ａの上層側にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すことにより配向膜６４が形成され、アクティブマトリクス基板１０が完成する。
【０１４６】
［その他の実施の形態］
上記形態では、誘電体層形成用金属膜としてタンタル（Ｔａ）を用いたが、タンタル合金を用いてもよい。また、高圧アニール処理によって酸化膜を形成可能であれば、誘電体層形成用金属としては、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）チタン（Ｔｉ）、あるいはそれらの合金などといった他の金属を用いてもよい。
【０１４７】
また、上記形態では、タンタル酸化膜と積層される絶縁膜としてシリコン酸化膜を用いたが、シリコン窒化膜を用いてもよい。
【０１４８】
さらに、上記形態では、画素スイッチング用の非線形素子としてＴＦＴ素子を用いたアクティブマトリクス方式の液晶装置を例に説明したがこれに限らず、その他の半導体装置において、種々の回路を構成するキャパシタを形成する場合に本発明を適用してもよいなど、請求の範囲に記載した発明の範囲内で種々に改変できる。この発明の範囲には、スイッチング用の非線形素子としてＴＦＤ素子を用いたアクティブマトリクス方式の液晶装置ももちろん含まれる。さらに、本発明は、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子を用いた電気光学装置に対しても適用可能であることは言うまでもない。
【０１４９】
［液晶装置の構成］
実施の形態４ないし９により製造したアクティブマトリクス基板１０を用いた液晶装置１００の全体構成を、図２７および図２８を参照して説明する。なお、図２７は、液晶装置１００をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図２８は、対向基板２０を含めて示す図２７のＨ−Ｈ′断面図である。
【０１５０】
図２７において、液晶装置１００のアクティブマトリクス基板１０の上には、シール材５２がその縁に沿って設けれらており、その内側領域には、遮光性材料からなる額縁５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１および実装端子１０２がアクティブマトリクス基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って形成されている。走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列しても良い。例えば、奇数列のデータ線は画像表示領域１０ａの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画像表示領域１０ａの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路１０１の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。更にアクティブマトリクス基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、額縁５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、アクティブマトリクス基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【０１５１】
そして、図２８に示すように、図２７に示したシール材５２とほぼ同じ輪郭をもつ対向基板２０が当該シール材５２によりアクティブマトリクス基板１０に固着されている。この対向基板２０では、アクティブマトリクス基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。また、対向電極２１の上層側には、ポリイミド膜からなる配向膜（図示せず）が形成され、この配向膜は、ポリイミド膜に対してラビング処理が施された膜である。
【０１５２】
なお、データ線駆動回路１０１および走査線駆動回路１０４をアクティブマトリクス基板１０の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ オートメイテッド、ボンディング）基板をアクティブマトリクス基板１０の周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。また、対向基板２０およびアクティブマトリクス基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【０１５３】
このように形成した電気光学装置は、たとえば、後述する投射型液晶表示装置（液晶プロジェクタ）において使用される。この場合、３枚の液晶装置１００がＲＧＢ用のライトバルブとして各々使用され、各液晶装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の液晶装置１００にはカラーフィルタが形成されていない。
【０１５４】
但し、対向基板２０において各画素電極９ａに対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型液晶表示装置以外にも、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー液晶表示装置として用いることができる。
【０１５５】
さらに、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【０１５６】
［電子機器への適用］
次に、電気光学装置を備えた電子機器の一例を、図２９、図３０、図３１、および図３２を参照して説明する。
【０１５７】
まず、図２９には、上記の各形態に係る電気光学装置と同様に構成された液晶装置１００を備えた電子機器の構成をブロック図で示してある。
【０１５８】
図２９において、電子機器が、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、液晶装置１００を構成するアクティブマトリクス基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もアクティブマトリクス基板の上に形成してもよい。
【０１５９】
このような構成の電子機器としては、図３０を参照して後述する投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。また、本発明は、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子を用いた電気光学装置を備えた電子機器に対しても適用可能であることは言うまでもない。
【０１６０】
図３０に示す投射型液晶表示装置１１００は、前記の駆動回路１００４がアクティブマトリクス基板上に搭載された液晶装置１００を含む液晶モジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶装置１００／液晶ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【０１６１】
図３１は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータは、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した液晶装置１００を含んで構成される。
【０１６２】
図３２は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機９０は、複数の操作ボタン９１と液晶装置１００を有している。
【０１６３】
【発明の効果】
以上のとおり、本発明では、キャパシタの誘電体層には、高圧アニール処理で生成したタンタル酸化膜が含まれているので、誘電体層の耐電圧が高い。また、本発明では、高圧アニール処理によってタンタル酸化膜を形成するので、陽極酸化を行うための給電用配線を形成する必要がない。従って、同一基板上にＴＦＴなども形成されている半導体装置などにおいて、設計の自由度が大きい。また、多数の基板を一括して処理できるという利点もある。しかも、高圧アニール処理の温度は、６００℃以下、さらには３００℃〜４００℃で十分であるので、基板としてガラス基板を用いた場合でも支障がない。また、高圧アニール処理を行う際、アルミニウム配線が形成されていても、このような温度条件であれば、アルミニウム配線が露出していない限りアルミニウム配線を劣化させることもない。
【図面の簡単な説明】
【図１】 （Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態１、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【図２】 （Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態２、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【図３】 （Ａ）、（Ｂ）、（Ｃ）はそれぞれ、本発明の実施の形態２、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【図４】 本発明が適用される液晶装置の画像表示領域において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図５】 図２に示す液晶装置において、本発明の実施の形態４に係るアクティブマトリクス基板に形成された各画素の構成を示す平面図である。
【図６】 図５に示す液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図７】 （Ａ）〜（Ｄ）はそれぞれ、図５および図６に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図８】 （Ａ）〜（Ｄ）はそれぞれ、図５および図６に示すアクティブマトリクス基板の製造工程のうち、図７に示す工程に続いて行う工程の工程断面図である。
【図９】 本発明の実施の形態５に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図１０】 （Ａ）〜（Ｅ）はそれぞれ、図９に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図１１】 （Ａ）〜（Ｄ）はそれぞれ、図９に示すアクティブマトリクス基板の製造工程のうち、図１０に示す工程に続いて行う工程の工程断面図である。
【図１２】 本発明の実施の形態６に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図１３】 （Ａ）〜（Ｄ）はそれぞれ、図１２に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図１４】 （Ａ）〜（Ｄ）はそれぞれ、図１２に示すアクティブマトリクス基板の製造工程のうち、図１３に示す工程に続いて行う工程の工程断面図である。
【図１５】 本発明の実施の形態７に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図１６】 （Ａ）〜（Ｅ）はそれぞれ、図１５に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図１７】 （Ａ）〜（Ｄ）はそれぞれ、図１５に示すアクティブマトリクス基板の製造工程のうち、図１６に示す工程に続いて行う工程の工程断面図である。
【図１８】 本発明の実施の形態８に係る液晶装置に用いたアクティブマトリクス基板に形成された各画素の構成を示す平面図である。
【図１９】本発明の実施の形態８に係る液晶装置を図１８のＢ−Ｂ′線に相当する位置で切断したときの断面図である。
【図２０】 （Ａ）〜（Ｄ）はそれぞれ、図１８および図１９に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図２１】 （Ａ）〜（Ｄ）はそれぞれ、図１８および図１９に示すアクティブマトリクス基板の製造工程のうち、図２０に示す工程に続いて行う工程の工程断面図である。
【図２２】 （Ａ）、（Ｂ）はそれぞれ、図１８および図１９に示すアクティブマトリクス基板の製造工程のうち、図２１に示す工程に続いて行う工程の工程断面図である。
【図２３】 本発明の実施の形態９に係る液晶装置を図１８のＢ−Ｂ′線に相当する位置で切断したときの断面図である。
【図２４】 （Ａ）〜（Ｅ）はそれぞれ、図２３に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図２５】 （Ａ）〜（Ｄ）はそれぞれ、図２３に示すアクティブマトリクス基板の製造工程のうち、図２４に示す工程に続いて行う工程の工程断面図である。
【図２６】 （Ａ）、（Ｂ）はそれぞれ、図２３に示すアクティブマトリクス基板の製造工程のうち、図２５に示す工程に続いて行う工程の工程断面図である。
【図２７】 液晶装置を対向基板の側からみたときの平面図である。
【図２８】 図２７のＨ−Ｈ′線における断面図である。
【図２９】 本発明に係る液晶装置を表示部として用いた電子機器の回路構成を示すブロック図である。
【図３０】 本発明に係る液晶装置を用いた電子機器の一例としての投射型電気光学装置の光学系の構成を示す断面図である。
【図３１】 本発明に係る液晶装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図である。
【図３２】 本発明に係る液晶装置を用いた電子機器の一実施形態としての携帯電話機の説明図である。
【符号の説明】
１ａ 半導体層
１ａ′ チャネル形成領域
２ ゲート絶縁層
３ａ 走査線
３ｂ 容量線
３ｃ ゲート電極
６ａ データ線
９ａ 画素電極
１０ アクティブマトリクス基板（半導体装置）
１０ｂ 透明基板
２０ 対向基板
３０ 画素スイッチング用のＴＦＴ
５０ 液晶(電気光学物質)
７０ 蓄積容量（キャパシタ）
７１、３３０ 誘電体層
１００ 液晶装置（電気光学装置）
２０１、３３１ タンタル酸化膜
２０２、３３２ シリコン酸化膜
２０５ タンタル膜（誘電体層形成用金属膜）
２０８ 開口部
３００Ａ、３００Ｂ、３００Ｃ 半導体装置
３１０ 基板
３２０ 下電極
３５０ 上電極
６００ キャパシタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a capacitor, a semiconductor device including the capacitor, an electro-optical device using the semiconductor device as an active matrix substrate, an electronic device including the electro-optical device, a capacitor, and a method for manufacturing the semiconductor device. More specifically, the present invention relates to a technique for forming a dielectric layer used for a capacitor.
[0002]
[Prior art]
When capacitors are formed on a substrate in various semiconductor devices, generally, a lower electrode, a dielectric layer, and an upper electrode are laminated in this order. Here, a silicon oxide film or a tantalum oxide film is used for the dielectric layer. In order to form a silicon oxide film having a high withstand voltage among such oxide films, conventionally, a method of thermally oxidizing the silicon film under conditions of a temperature of about 1000 ° C. to about 1300 ° C. has been used. Further, in order to form a tantalum oxide film, a method of anodizing a tantalum film has been conventionally used.
[0003]
[Problems to be solved by the invention]
Here, the tantalum oxide film has an advantage that the dielectric constant is high. However, in order to form the tantalum oxide film by anodic oxidation, it is necessary to form a power supply wiring when performing anodic oxidation. A semiconductor device in which a TFT or the like is formed has a problem that the degree of freedom in design is greatly lost. It is also possible to obtain a tantalum oxide film by thermally oxidizing the tantalum film at atmospheric pressure in the atmosphere. However, such a tantalum oxide film has a problem that the withstand voltage is low.
[0004]
In view of the above problems, an object of the present invention is to provide a capacitor including a dielectric layer having a high withstand voltage even when formed at a relatively low temperature, a semiconductor device including the capacitor on a substrate, and the semiconductor device. To provide an electro-optical device used as an active matrix substrate, an electronic apparatus using the electro-optical device, a method for manufacturing a capacitor, and a method for manufacturing a semiconductor device.
[0007]
The present invention Then, on the substrate, a data line, a switching element electrically connected to the data line, a pixel electrode and a storage capacitor provided corresponding to the switching element, A capacitor line constituting one electrode of the storage capacitor and intersecting the data line; The gate electrode of the switching element and the one electrode of the storage capacitor are formed of the same metal film, and in an atmosphere containing water vapor, Conditions under which the temperature is 300 ° C. to 400 ° C. and the pressure is 0.5 MPa to 2 MPa. The oxide film is formed by oxidizing the metal film by a high-pressure annealing process in which annealing is performed, and the gate insulating layer of the switching element is formed by stacking the oxide film and another oxide film, and the dielectric of the storage capacitor The layer is formed only by the oxide film Then, the oxide film and the other oxide film are stacked between the data line and the capacitor line in the intersection region of the data line and the capacitor line. It is characterized by that.
The oxide film is formed so as to cover an upper surface and a side surface of one electrode of the storage capacitor.
The oxide film covering one electrode of the storage capacitor is formed in an opening of the other oxide film.
[0008]
In the present invention, the high-pressure annealing process is performed, for example, under conditions where the temperature is 600 ° C. or lower. For example, the high-pressure annealing treatment is performed under conditions of a temperature of 300 ° C. to 400 ° C. and a pressure of 0.5 MPa to 2 MPa.
[0009]
In the present invention, The metal film Is a tantalum (Ta) film or a tantalum alloy film.
[0010]
In the present invention, the dielectric layer of the capacitor includes the tantalum oxide film generated by the high-pressure annealing process, so that the dielectric layer has a high withstand voltage. In the present invention, since the tantalum oxide film is formed not by anodic oxidation but by high-pressure annealing, it is not necessary to form a power supply wiring for performing anodic oxidation. Therefore, the degree of freedom in design is large in a semiconductor device or the like in which a TFT or the like is formed on the same substrate. In addition, since the treatment is performed under pressure, a highly uniform tantalum oxide film can be obtained. In addition, there is an advantage that a large number of substrates can be processed at once. Moreover, since the temperature of the high-pressure annealing treatment is sufficient to be 600 ° C. or lower, and further 300 ° C. to 400 ° C., there is no problem even when a glass substrate is used as the substrate. Further, even when an aluminum wiring is formed during the high-pressure annealing process, the aluminum wiring is not deteriorated as long as the aluminum wiring is not exposed on the substrate surface under such temperature conditions.
[0011]
In the present invention, when the lower electrode is made of the same metal as the dielectric layer forming metal film at least on the side in contact with the dielectric layer, or the lower electrode is made of a different material from the dielectric layer forming metal film It may be.
[0012]
In the capacitor having such a structure, in the high-pressure annealing treatment, only the surface of the metal film for forming the dielectric layer is oxidized to generate the oxide film, and the oxide film is used as the dielectric layer or one of the dielectric layers. And the method of using the remaining dielectric layer forming metal film as the lower electrode or a part of the lower electrode, or forming the lower electrode on the lower layer side of the dielectric layer forming metal film. In the high-pressure annealing treatment, the entire metal film for forming the dielectric layer can be oxidized to form the oxide film, and the oxide film can be manufactured by using the dielectric layer or a part of the dielectric layer.
[0013]
In the present invention, after the high-pressure annealing treatment, it is preferable to perform the annealing treatment under normal pressure or reduced pressure. When such annealing treatment is performed, moisture contained in the tantalum oxide film or the like can be removed and the crystallinity is improved, so that the withstand voltage is further improved.
[0015]
The electro-optical device according to the present invention can be used as a display unit of an electronic device such as a mobile phone or a mobile computer. The electro-optical device according to the present invention can also be used as a light valve of a projection display device (electronic device).
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. In the following description, first, a semiconductor device including a capacitor to which the present invention is applied and a manufacturing method thereof are described as Embodiments 1, 2, and 3, and then the present invention is applied to an active matrix substrate of a liquid crystal device. An example will be described.
[0017]
[Embodiment 1]
1A and 1B are cross-sectional views schematically showing a configuration of a semiconductor device according to the first embodiment of the present invention and a modification thereof, respectively.
[0018]
1A, in a semiconductor device 300A of this embodiment, a capacitor 600 and other semiconductor elements (not shown) are formed on a substrate 310, and the capacitor 600 includes a lower electrode 320 made of a tantalum film. And a dielectric layer 330 and an upper electrode 350 made of a silicon film or metal film doped with impurities.
[0019]
Here, the lower electrode 320 is entirely made of a tantalum film, and the dielectric layer 330 is made of a tantalum oxide film 331 formed by oxidizing the surface of the tantalum film.
[0020]
In manufacturing the semiconductor device 300A having such a configuration, in this embodiment, after forming a tantalum film (dielectric layer forming metal film) on the substrate 310, an atmosphere containing water vapor is formed on the surface of the tantalum film. A high pressure annealing process is performed in which annealing is performed under high pressure. Here, the conditions for the high-pressure annealing treatment are a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa. As a result, only the surface of the tantalum film is oxidized to form a tantalum oxide film 331. Therefore, the tantalum oxide film 331 is used as the dielectric layer 330, and the remaining tantalum film is used as the lower electrode 320.
[0021]
In the capacitor 600 of the semiconductor device 300A configured as described above, the dielectric layer 330 uses the tantalum oxide film 331 generated by the high-pressure annealing process, so that the dielectric layer 330 has a high withstand voltage. Further, since anodic oxidation is not performed when forming the tantalum film 331, it is not necessary to form a power supply wiring for performing anodic oxidation. Therefore, in the semiconductor device 300A in which the TFT and the like are formed on the same substrate, the degree of freedom in designing is large. In addition, there is an advantage that a large number of substrates 310 can be processed at once. Furthermore, the temperature of the high-pressure annealing treatment is sufficient to be 600 ° C. or lower, and further 300 ° C. to 400 ° C. Therefore, there is no problem even when a glass substrate is used as the substrate. Furthermore, even when an aluminum wiring is formed during the high-pressure annealing process, the aluminum wiring is not deteriorated as long as the aluminum wiring is not exposed on the substrate surface under such temperature conditions.
[0022]
Here, if the tantalum oxide film 331 is included in the dielectric layer 330, the withstand voltage is improved. For example, as shown in FIG. The tantalum oxide film 331 obtained in this way may be provided on the lower layer side, and the silicon oxide film 332 formed by sputtering or the like may be provided on the upper layer side.
[0023]
Note that if the annealing process is performed at a temperature of 200 ° C. to 500 ° C. under normal pressure or reduced pressure after performing the high pressure annealing process, moisture is removed from the tantalum oxide film 331 and the crystallinity is improved. The withstand voltage of the film 331 is further improved.
[0024]
[Embodiment 2]
FIGS. 2A and 2B are cross-sectional views schematically showing the configuration of the semiconductor device according to the second embodiment of the present invention and its modification, respectively.
[0025]
2A, in a semiconductor device 300B of this embodiment, a capacitor 600 and other semiconductor elements (not shown) are formed over a substrate 310. The capacitor 600 includes a lower electrode 320, a dielectric material, and the like. A layer 330 and an upper electrode 350 made of a silicon film or metal film doped with impurities are provided.
[0026]
Here, the lower electrode 320 includes a lower electrode layer 321 made of a metal film such as an aluminum film or a chromium film, or a silicon film doped with impurities, and a tantalum film laminated on the upper layer side of the lower electrode layer 321. And an upper electrode layer 322 made of The dielectric layer 330 is composed of a tantalum oxide film 331 formed by oxidizing the surface of the tantalum film constituting the upper electrode layer 322.
[0027]
In manufacturing the semiconductor device 300B having such a configuration, in this embodiment, after the lower electrode layer 321 is formed on the substrate 310, a tantalum film (metal for forming a dielectric layer) is formed so as to cover the lower electrode layer 321. Film). Next, a high pressure annealing process is performed on the surface of the tantalum film to anneal under a high pressure in an atmosphere containing water vapor. Here, the conditions for the high-pressure annealing treatment are a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa. As a result, only the surface of the tantalum film is oxidized to form a tantalum oxide film 331. This tantalum oxide film 331 is used as the dielectric layer 330, and the remaining tantalum film is used as the upper electrode layer 322 of the lower electrode 320. Use.
[0028]
Also in the capacitor 600 of the semiconductor device 300B configured as described above, the dielectric layer 330 uses the tantalum oxide film 331 generated by the high-pressure annealing process, so that the dielectric layer 330 has a high withstand voltage. The same effects as in the first embodiment are obtained. In this embodiment, the lower electrode 320 has a two-layer structure of a lower electrode layer 321 and an upper electrode layer 322. Therefore, any conductive film can be used for the lower electrode layer 321 as long as a tantalum film is used for the upper electrode layer 322. Therefore, for example, if an aluminum film having a small electrical resistance is used for the lower electrode layer 321, the electrical resistance of the lower electrode 320 can be reduced.
[0029]
Also in this embodiment, if the dielectric layer 330 includes the tantalum oxide film 331, the withstand voltage is improved. For example, as shown in FIG. The tantalum oxide film 331 obtained by annealing may be provided on the lower layer side, and the silicon oxide film 332 formed by sputtering or the like may be provided on the upper layer side.
[0030]
Note that if the annealing process is performed at a temperature of 200 ° C. to 500 ° C. under normal pressure or reduced pressure after performing the high pressure annealing process, moisture is removed from the tantalum oxide film 331 and the crystallinity is improved. The withstand voltage of the film 331 is further improved.
[0031]
[Embodiment 3]
FIGS. 3A and 3B are cross-sectional views schematically showing the configuration of the semiconductor device according to the third embodiment of the present invention and its modification, respectively.
[0032]
3A, in a semiconductor device 300C of this embodiment, a capacitor 600 and other semiconductor elements (not shown) are formed over a substrate 310. The capacitor 600 includes a lower electrode 320, a dielectric material, and the like. A layer 330 and an upper electrode 350 made of a silicon film or metal film doped with impurities are provided.
[0033]
Here, the lower electrode 320 is composed of a silicon film or metal film doped with impurities, and the dielectric layer 330 is composed of a tantalum oxide film 331 formed by oxidizing a tantalum film.
[0034]
In manufacturing the semiconductor device 300C having such a configuration, in this embodiment, after forming the lower electrode 320 on the substrate 310, a tantalum film (metal film for forming a dielectric layer) is formed so as to cover the lower electrode 320. To do. Next, a high-pressure annealing process is performed on the entire tantalum film to anneal under high pressure in an atmosphere containing water vapor. Here, the conditions for the high-pressure annealing treatment are a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa. As a result, the entire tantalum film is oxidized to form a tantalum oxide film 331, and this tantalum oxide film 331 is used as the dielectric layer 330.
[0035]
In the capacitor 600 of the semiconductor device 300 </ b> C configured as described above, the dielectric layer 330 uses the tantalum oxide film 331 generated by the high-pressure annealing process. The same effects as in the first mode are obtained. In this embodiment, since the entire tantalum film formed so as to cover the lower electrode 320 is converted into the tantalum oxide film 331 by high-pressure annealing, the lower electrode 320 is not restricted in terms of material. Therefore, if an aluminum film having a small electrical resistance is used for the lower electrode layer 320, the electrical resistance of the lower electrode 320 can be reduced.
[0036]
Also in this embodiment, since the withstand voltage is improved if the dielectric layer 330 includes the tantalum oxide film 331, for example, as shown in FIG. The tantalum oxide film 331 obtained by annealing may be provided on the lower layer side, and the silicon oxide film 332 formed by sputtering or the like may be provided on the upper layer side. Further, as shown in FIG. 3C, the dielectric layer 330 was obtained by providing a silicon oxide film 332 formed by a sputtering method or the like on the lower layer side, and subjecting the tantalum film to high pressure annealing treatment on the upper layer side. The structure provided with the tantalum oxide film 331 may be sufficient.
[0037]
Note that if the annealing process is performed at a temperature of 200 ° C. to 500 ° C. under normal pressure or reduced pressure after performing the high pressure annealing process, moisture is removed from the tantalum oxide film 331 and the crystallinity is improved. The withstand voltage of the film 331 is further improved.
[0038]
[Embodiment 4]
Next, an example in which the present invention is applied to an active matrix substrate used in an active matrix liquid crystal device will be described as an example of a semiconductor device and an electro-optical device.
[0039]
(Overall configuration of liquid crystal device)
First, the configuration and operation of an active matrix liquid crystal device (electro-optical device) will be described with reference to FIGS. 4, 5, and 6. FIG. 4 is an equivalent circuit diagram of various elements and wirings in a plurality of pixels formed in a matrix to constitute an image display area of the liquid crystal device. FIG. 5 is a plan view of adjacent pixels on an active matrix substrate on which data lines, scanning lines, pixel electrodes and the like are formed. FIG. 6 is an explanatory diagram showing a cross section at a position corresponding to the line AA ′ in FIG. 5 and a cross section in a state where liquid crystal as an electro-optical material is sealed between the active matrix substrate and the counter substrate. In these drawings, the scales are different for each layer and each member so that each layer and each member can be recognized on the drawing.
[0040]
In FIG. 4, a pixel electrode 9a and a pixel switching TFT 30 for controlling the pixel electrode 9a are formed in each of the plurality of pixels formed in a matrix in the image display region of the liquid crystal device. A data line 6 a for supplying a pixel signal is electrically connected to the source of the TFT 30. Pixel signals S1, S2,... Sn written to the data line 6a are supplied line-sequentially in this order. Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,... Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the pixel signal S1, S2,... Sn supplied from the data line 6a is turned on by turning on the TFT 30 as a switching element for a certain period. Are written in each pixel at a predetermined timing. In this way, the pixel signals S1, S2,... Sn at a predetermined level written to the liquid crystal via the pixel electrode 9a are held for a certain period with a counter electrode formed on a counter substrate described later.
[0041]
Here, in order to prevent the held pixel signal from leaking, a storage capacitor 70 (capacitor) may be added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. The storage capacitor 70 holds the voltage of the pixel electrode 9a for a time that is, for example, three orders of magnitude longer than the time when the source voltage is applied. As a result, a charge retention characteristic is improved, and a liquid crystal device capable of performing display with a high contrast ratio can be realized. As a method of forming the storage capacitor 70, there is either a case where it is formed between the capacitor line 3b, which is a wiring for forming a capacitor, or a case where it is formed between the storage line 70 and the preceding scanning line 3a. Also good.
[0042]
In FIG. 5, on the active matrix substrate 10 of the liquid crystal device, a plurality of transparent pixel electrodes 9a (regions surrounded by two-dot chain lines) are formed in a matrix for each pixel, and the vertical and horizontal boundaries of the pixel electrodes 9a A data line 6a (shown by an alternate long and short dash line), a scanning line 3a (shown by a solid line), and a capacitor line 3b (shown by a solid line) are formed along the region. Here, in the semiconductor layer 1a, the gate electrode 3c protrudes from the scanning line 3a so as to face a channel forming region described later.
[0043]
As shown in FIG. 6, the liquid crystal device 100 includes an active matrix substrate 10 and a counter substrate 20 disposed to face the active matrix substrate 10. The base of the active matrix substrate 10 is made of a transparent substrate 10b such as a quartz substrate or a heat resistant glass plate, and the substrate of the counter substrate 20 is also made of a transparent substrate 20b such as a quartz substrate or a heat resistant glass plate. A pixel electrode 9a is formed on the active matrix substrate 10, and an alignment film 64 subjected to a predetermined alignment process such as a rubbing process is formed on the upper side. The pixel electrode 9a is made of a transparent conductive thin film such as an ITO (Indium Tin Oxide) film. The alignment film 64 is made of an organic thin film such as a polyimide thin film.
[0044]
In the active matrix substrate 10, pixel switching TFTs 30 (MIS type semiconductor elements) for controlling the switching of the pixel electrodes 9 a are formed at positions adjacent to the pixel electrodes 9 a. The TFT 30 shown here is an inverted stagger type, and a gate electrode 3c (metal layer), a gate insulating layer 2 (insulating layer), and an intrinsic silicon film 1a (semiconductor layer) are formed in this order from the lower layer side to the upper layer side. The MIS unit is provided. A channel stopper 8 made of a silicon oxide film or the like is formed on the upper layer side of the silicon film 1a, and a source region 1g made of a silicon film doped with an N-type impurity so that the end of the channel stopper 8 overlaps the channel stopper 8. And the drain region 1h is formed. A data line 6a is formed on the upper layer side of the source region 1g, and a pixel electrode 9a is formed on the upper layer side of the drain region 1h. Further, a protective film 66 and an alignment film 64 are formed in this order on the upper layer side of the pixel electrode 9a.
[0045]
In this embodiment, a storage capacitor 70 (capacitor) is formed using the same insulating layer as the gate insulating layer 2 of the TFT 30 as the dielectric layer 71. In the storage capacitor 70, the capacitor line 3b (lower electrode), the dielectric layer 71, and the drain electrode 6b (upper electrode) are formed in this order from the lower layer side to the upper layer.
[0046]
On the other hand, a counter electrode 21 is formed on the entire surface of the counter substrate 20, and an alignment film 65 subjected to a predetermined alignment process such as a rubbing process is formed on the surface thereof. The counter electrode 21 is also made of a transparent conductive thin film such as an ITO film. The alignment film 65 of the counter substrate 20 is also made of an organic thin film such as a polyimide thin film. On the counter substrate 20, a counter substrate-side light-shielding film 23 is formed in a matrix in a region other than the opening region of each pixel. For this reason, incident light from the counter substrate 20 side does not reach the channel formation region 1 a ′ of the semiconductor layer 1 a of the TFT 30. Further, the light shielding film 23 on the counter substrate 20 side has a function of improving the contrast.
[0047]
The active matrix substrate 10 and the counter substrate 20 configured as described above are arranged so that the pixel electrode 9a and the counter electrode 21 face each other, and a space surrounded by a sealing material described later is provided between these substrates. A liquid crystal 50 as an electro-optical material is enclosed and sandwiched. The liquid crystal 50 takes a predetermined alignment state by the alignment film in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal 50 is made of, for example, one or a mixture of several types of nematic liquid crystals. The sealing material is an adhesive made of a photo-curing resin or a thermosetting resin for bonding the active matrix substrate 10 and the counter substrate 20 around them, and the distance between the two substrates is set to a predetermined value. For this purpose, a gap material such as glass fiber or glass beads is blended.
[0048]
(Configuration of the gate insulating layer 2 and the dielectric layer 71)
In the liquid crystal device 100 configured as described above, in the active matrix substrate 10, the MOS portion of the TFT 30 and the storage capacitor 7 are configured as described below.
[0049]
First, in this embodiment, both the scanning line 3 a and the gate electrode 3 c are made of a tantalum film, and a tantalum oxide film 201 formed by oxidizing the surface of the tantalum film is used as a part of the gate insulating layer 2. . That is, the gate insulating layer 2 is formed by a tantalum oxide film 201 formed by oxidizing the surface of the tantalum film used for the scanning line 3a and the gate electrode 3c, and the surface of the tantalum oxide film 201 by a CVD method or the like. And a silicon oxide film 202.
[0050]
In this embodiment, the capacitor line 3b constituting the storage capacitor 70 is also made of a tantalum film, and the tantalum oxide film 201 formed by oxidizing the surface of the tantalum film constitutes a part of the dielectric layer 71. . That is, the dielectric layer 71 constituting the storage capacitor 70 is formed on the surface of the tantalum oxide film 201 formed by oxidizing the surface of the tantalum film used for the capacitor line 3b, as in the gate insulating layer 2. On the other hand, it is composed of a silicon oxide film 202 formed by a CVD method or the like.
[0051]
Here, when the tantalum film is oxidized to form the tantalum oxide film 201, as described later, after the tantalum film is formed as a dielectric layer forming metal film, water vapor is applied to the surface of the tantalum film. A high-pressure annealing process is performed in which annealing is performed under high pressure in an atmosphere containing the same. Here, the conditions for the high-pressure annealing treatment are a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa. As a result, only the surface of the tantalum film is oxidized to form a tantalum oxide film 201. This tantalum oxide film 201 is used as a part of the gate insulating layer 2 and the dielectric layer 71, and the remaining tantalum film is scanned. The line 3a, the gate electrode 3c, and the capacitor line 3b are used.
[0052]
As described above, in the active matrix substrate 10 of this embodiment, the gate insulating layer 2 constituting the TFT 30 includes the tantalum oxide film 201 generated by the high-pressure annealing process, and thus the withstand voltage of the gate insulating layer 2 is high. . In addition, since the dielectric layer 71 constituting the storage capacitor 70 also contains the tantalum oxide film 201 generated by the high-pressure annealing process, the dielectric layer 71 has a high withstand voltage. Further, since anodic oxidation is not performed when forming the tantalum film 201, it is not necessary to form a power supply wiring for performing anodic oxidation. Therefore, the layout of the active matrix substrate 10 in which the TFTs 30 and the like are formed on the same substrate does not need to be significantly changed from the conventional one. Further, the high-pressure annealing process has an advantage that a large number of active matrix substrates 10 can be processed at once. Moreover, since the temperature of the high-pressure annealing treatment is sufficient to be 600 ° C. or lower, and further 300 ° C. to 400 ° C., there is no problem even when a glass substrate is used as the substrate. In addition, since processing is performed under pressure, a uniform tantalum oxide film 201 can be generated. Further, even when an aluminum wiring is formed during the high-pressure annealing process, the aluminum wiring is not deteriorated as long as the aluminum wiring is not exposed on the substrate surface under such temperature conditions.
[0053]
(Method for manufacturing active matrix substrate 10)
A manufacturing method of the active matrix substrate 10 for the liquid crystal display device configured as described above will be described with reference to FIGS.
[0054]
7 and 8 are process cross-sectional views illustrating the method for manufacturing the active matrix substrate 10 of this embodiment, and correspond to a cross section obtained by cutting the active matrix substrate 10 along the line AA ′ in FIG.
[0055]
As shown in FIG. 7A, first, after preparing a transparent substrate 10b as a base of the active matrix substrate 10, a tantalum film 3 (metal film for forming a dielectric layer) is formed on the entire surface of the transparent substrate 10b by a sputtering method or the like. Then, the tantalum film 3 is patterned along the formation pattern of the scanning line 3a, the gate electrode 3c, and the capacitor line 3b by using a photolithography technique.
[0056]
Next, the surface of the tantalum film 3 is subjected to a high pressure annealing process for annealing under high pressure in an atmosphere containing water vapor. Here, the conditions for the high-pressure annealing treatment are, for example, a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa. As a result, as shown in FIG. 7B, only the surface of the tantalum film 3 is oxidized to form a tantalum oxide film 201. The tantalum oxide film 201 is formed on the gate insulating layer 2 and the dielectric layer 71. The remaining tantalum film is used as part of the scanning line 3a, the gate electrode 3c, and the capacitor line 3b.
[0057]
Note that if the annealing process is performed at a temperature of 200 ° C. to 500 ° C. under normal pressure or reduced pressure after the high-pressure annealing process, moisture is removed from the tantalum oxide film 201 and crystallinity is improved. The film quality of the film 201 is improved.
[0058]
Next, as shown in FIG. 7C, TEOS (tetraethyl orthosilicate) gas, TEB (tetraethyl boatrate) gas, TMOP (tetramethyloxyphosphate) gas, etc. are used. The silicon oxide film 202 is formed on the entire surface of the transparent substrate 10b by using atmospheric pressure or low pressure CVD. As a result, the gate insulating layer 2 and the dielectric layer 71 including the tantalum oxide film 201 and the silicon oxide film 202 are formed.
[0059]
Next, in a relatively low temperature environment of about 450 ° C. to about 550 ° C., preferably about 500 ° C., amorphous silicon is formed by a low pressure CVD method using monosilane gas, disilane gas or the like at a flow rate of about 400 cc / min to about 600 cc / min. After the film is formed on the entire surface of the transparent substrate 10b, patterning is performed using a photolithography technique, and an island-like silicon film 1a is formed on the upper layer side of the gate insulating layer 2 as shown in FIG. At this time, for example, the amorphous silicon film 1 may be solid-phase grown on the polysilicon film by performing an annealing process at about 600 ° C. for about 1 hour to about 10 hours in a nitrogen atmosphere.
[0060]
Next, after a silicon oxide film or the like is formed on the entire surface of the transparent substrate 10b on the upper layer side of the silicon film 1, patterning is performed using a photolithography technique, and as shown in FIG. An etching stopper 8 is formed on the upper layer side of 1a.
[0061]
Next, after a silicon film doped with N-type impurities is formed on the entire surface of the transparent substrate 10b by a CVD method or the like, patterning is performed using a photolithography technique, and as shown in FIG. A source region 1g and a drain region 1h whose end portions overlap the stopper 8 are formed.
[0062]
Next, after a conductive film such as an aluminum film is formed on the entire surface of the transparent substrate 10b by sputtering or the like on the upper layer side of the source region 1g and the drain region 1h, patterning is performed using a photolithography technique, and FIG. As shown in (C), a data line 6a and a drain electrode 6b are formed to overlap the source region 1g and the drain region 1h, respectively. At this time, the drain electrode 6b is formed so as to partially overlap the capacitor line 3b (lower electrode) as an upper electrode. As a result, the TFT 30 and the storage capacitor 70 are formed.
[0063]
Next, after forming an ITO film on the entire surface of the transparent substrate 10b by sputtering or the like, patterning is performed using a photolithography technique to form a pixel electrode 9a as shown in FIG. 8D.
[0064]
Thereafter, as shown in FIG. 6, if the protective film 66 and the alignment film 64 are formed on the upper side of the pixel electrode 9a, the active matrix substrate 10 is completed.
[0065]
[Embodiment 5]
With reference to FIG. 9, FIG. 10, and FIG. 11, an active matrix substrate for a liquid crystal device will be described as a semiconductor device according to the fifth embodiment of the present invention. Note that the active matrix substrate of this embodiment and each of Embodiments 6, 7, 8, and 9 described later, and a liquid crystal device using the same have the same basic configuration as that of Embodiment 4, and thus have common functions. The same reference numerals are given to the portions having, and detailed description thereof will be omitted.
[0066]
FIG. 9 is a cross-sectional view of the liquid crystal device according to Embodiment 5 of the present invention cut at a position corresponding to the line AA ′ of FIG. 10 (A) to 10 (E) and FIGS. 11 (A) to 11 (D) are process cross-sectional views illustrating a method for manufacturing the active matrix substrate shown in FIG.
[0067]
In the fourth embodiment, the gate insulating film 2 of the TFT 30 and the dielectric layer 71 of the storage capacitor 70 are both composed of the tantalum oxide film 201 and the silicon oxide film 202. In this embodiment, FIG. As described above, the gate insulating film 2 is composed of the tantalum oxide film 201 and the silicon oxide film 202, while the dielectric layer 71 is composed only of the tantalum oxide film 201.
[0068]
That is, in this embodiment, the gate insulating layer 2 is formed of the tantalum oxide film 201 formed by oxidizing the surface of the tantalum film used for the scanning line 3a and the gate electrode 3c, and the tantalum oxide film 201. A silicon oxide film 202 is formed on the surface by a CVD method or the like.
[0069]
On the other hand, the capacitor line 3b (lower electrode) constituting the storage capacitor 70 is also made of a tantalum film, and the surface of the tantalum film constituting the capacitor line 3b is formed on the upper layer side of the capacitor line 3b by high-pressure annealing. An oxidized tantalum oxide film 201 is formed, but in the region where the capacitor line 3b is formed, a part of the silicon oxide film 202 is removed and an opening 208 is formed. Therefore, only the tantalum oxide film 201 is interposed as the dielectric layer 71 between the capacitor line 3b and the drain electrode 6b (upper electrode). Therefore, in this embodiment, since the dielectric constant of the dielectric layer 71 is high, the storage capacitor 70 having a large capacity can be formed. Even on the upper layer side of the capacitor line 3b, it is preferable to leave the silicon oxide film 202 at the intersection between the capacitor line 3b and the data line 6a in consideration of the withstand voltage there.
[0070]
Since other configurations are the same as those of the fourth embodiment, portions having common functions are denoted by the same reference numerals and illustrated in FIG.
[0071]
In manufacturing the active matrix substrate 10 having such a configuration, first, as shown in FIG. 10A, after preparing a transparent substrate 10b as a base of the active matrix substrate 10, a tantalum film is formed on the entire surface of the transparent substrate 10b. 3 (metal film for forming a dielectric layer) is formed by sputtering or the like, and this tantalum film 3 is patterned along the formation pattern of the scanning line 3a, the gate electrode 3c, and the capacitor line 3b by using a photolithography technique.
[0072]
Next, the surface of the tantalum film 3 is subjected to a high pressure annealing process for annealing under high pressure in an atmosphere containing water vapor. Here, the conditions for the high-pressure annealing treatment are, for example, a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa. As a result, as shown in FIG. 10B, only the surface of the tantalum film 3 is oxidized to form a tantalum oxide film 201, so that the remaining tantalum film is used as the scanning line 3a, the gate electrode 3c, and the capacitor line 3b. Used as
[0073]
Note that if the annealing process is performed at a temperature of 200 ° C. to 500 ° C. under normal pressure or reduced pressure after the high-pressure annealing process, moisture is removed from the tantalum oxide film 201 and crystallinity is improved. The film quality of the film 201 is improved.
[0074]
Next, as shown in FIG. 10C, a silicon oxide film 202 is formed on the entire surface of the transparent substrate 10b by atmospheric pressure or low pressure CVD. As a result, the gate insulating layer 2 including the tantalum oxide film 201 and the silicon oxide film 202 is formed.
[0075]
Next, as shown in FIG. 10D, the opening 208 is formed by removing the silicon film 202 formed in the upper layer of the capacitor line 3b in the silicon oxide film 202 by using a photolithography technique. . Only the tantalum oxide film 201 left on the upper layer side of the capacitor line 3 b is used as the dielectric layer 71 of the storage capacitor 70.
[0076]
Thereafter, as in the fourth embodiment, after forming an amorphous silicon film on the entire surface of the transparent substrate 10b, patterning is performed using a photolithography technique, and as shown in FIG. An island-like silicon film 1a is formed on the upper layer side. Next, after forming a silicon oxide film or the like on the entire surface of the transparent substrate 10b, patterning is performed using a photolithography technique, and an etching stopper 8 is formed on the upper layer side of the semiconductor film 1a as shown in FIG. To do. Next, after a silicon film doped with N-type impurities is formed on the entire surface of the transparent substrate 10b by a CVD method or the like, patterning is performed using a photolithography technique, and as shown in FIG. Region 1g and drain region 1h are formed.
[0077]
Next, after a conductive film such as an aluminum film is formed on the entire surface of the transparent substrate 10b by sputtering or the like, patterning is performed using a photolithography technique, and as shown in FIG. The electrode 6b is formed. At this time, the drain electrode 6b is formed so as to partially overlap the capacitor line 3b. As a result, the TFT 30 and the storage capacitor 70 are formed. Next, after forming an ITO film on the entire surface of the transparent substrate 10b by sputtering or the like, patterning is performed using a photolithography technique to form a pixel electrode 9a as shown in FIG. After that, as shown in FIG. 9, if the protective film 66 and the alignment film 64 are formed on the upper layer side of the pixel electrode 9a, the active matrix substrate 10 is completed.
[0078]
[Embodiment 6]
With reference to FIG. 12, FIG. 13, and FIG. 14, an active matrix substrate for a liquid crystal device will be described as a semiconductor device according to Embodiment 6 of the present invention.
[0079]
12 is a cross-sectional view of the liquid crystal device according to Embodiment 6 of the present invention cut at a position corresponding to the line AA ′ in FIG. 13A to 13D and FIGS. 14A to 14D are process cross-sectional views illustrating a method for manufacturing the active matrix substrate shown in FIG.
[0080]
As shown in FIG. 12, the liquid crystal device 100 according to the present embodiment also includes an active matrix substrate 10 and a counter substrate 20 disposed to face the active matrix substrate 10. A pixel switching TFT 30 is formed on the active matrix substrate 10 at a position adjacent to each pixel electrode 9a. The TFT 30 includes a gate electrode 3c, a gate insulating layer 2, and an intrinsic silicon film 1a from the lower layer side to the upper layer side. A MOS portion formed in this order is provided. In the active matrix substrate 10 of this embodiment, a storage capacitor 70 using an insulating layer that is the same layer as the gate insulating layer 2 of the TFT 30 as the dielectric layer 71 is formed. In the storage capacitor 70, the capacitor line 3b, the gate insulating layer 2, and the drain electrode 6b are formed in this order from the lower layer side to the upper layer. A counter electrode 21 is formed on the entire surface of the counter substrate 20, and an alignment film 65 subjected to a predetermined alignment process such as a rubbing process is formed on the surface thereof.
[0081]
In the liquid crystal device 100 configured as described above, in this embodiment, each of the scanning line 3a, the gate electrode 3c, and the capacitor line 3b is not limited to a tantalum film, but is configured by various metal films, for example, an aluminum film. . Further, a tantalum oxide film 201 is formed on the entire surface of the transparent substrate 10b on the upper side of the scanning line 3a, the gate electrode 3c, and the capacitance line 3b. The tantalum oxide film 201 is formed on the gate insulating layer 2 of the TFT 30 and the storage. It is used as a part of the dielectric layer 71 of the capacitor 70. That is, each of the gate insulating layer 2 and the dielectric layer 71 includes a tantalum oxide film 201 and a silicon oxide film 202 formed on the surface of the tantalum oxide film 201 by a CVD method or the like.
[0082]
In forming this tantalum oxide film 201, in this embodiment, as will be described later, after forming a tantalum film as a dielectric layer forming metal film on the entire surface of the transparent substrate 10b, Then, the tantalum film is oxidized by performing a high-pressure annealing process that anneals under high pressure in an atmosphere containing water vapor. The conditions for the high-pressure annealing performed here are a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa.
[0083]
Accordingly, in the active matrix substrate 10 of this embodiment, the gate insulating layer 2 and the dielectric layer 71 include the tantalum oxide film 201 generated by the high-pressure annealing process. The same effects as in the fourth embodiment, such as high withstand voltage, are obtained.
[0084]
In forming the tantalum oxide film 201, the entire tantalum film formed on the entire surface of the transparent substrate 10b is oxidized by high-pressure annealing to form a tantalum film, and this is used as part of the gate insulating layer 2 and the dielectric layer 71. Use. Therefore, unlike the fourth and fifth embodiments, the gate electrode 3c and the like can be made of a metal other than the tantalum film. Accordingly, since aluminum wiring can be used for the scanning line 3a and the like, the electrical resistance of the scanning line 3a can be reduced.
[0085]
In manufacturing the active matrix substrate 10 for the liquid crystal display device configured as described above, first, as shown in FIG. 13A, after preparing a transparent substrate 10b as a base of the active matrix substrate 10, the transparent substrate 10b is prepared. An aluminum film is formed on the entire surface by sputtering or the like, and this aluminum film is patterned using a photolithography technique to form a scanning line 3a, a gate electrode 3c, and a capacitor line 3b.
[0086]
Next, a tantalum film 205 (dielectric layer forming metal film) is formed on the entire surface of the transparent substrate 10b by sputtering or the like on the upper layer side of the scanning line 3a, the gate electrode 3c, and the capacitor line 3b.
[0087]
Next, a high-pressure annealing process is performed on the entire tantalum film 205 by annealing under high pressure in an atmosphere containing water vapor. Here, the conditions for the high-pressure annealing treatment are a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa. As a result, the entire tantalum film 205 is oxidized, and a tantalum oxide film 201 is formed as shown in FIG.
[0088]
Note that if the annealing process is performed at a temperature of 200 ° C. to 500 ° C. under normal pressure or reduced pressure after the high-pressure annealing process, moisture is removed from the tantalum oxide film 201 and crystallinity is improved. The film quality of the film 201 is improved.
[0089]
Next, as shown in FIG. 13C, a silicon oxide film 202 is formed on the entire surface of the transparent substrate 10b by a CVD method or the like. As a result, the gate insulating layer 2 and the dielectric layer 71 composed of the tantalum oxide film 201 and the silicon oxide film 202 are formed.
[0090]
Thereafter, as in the fourth embodiment, after forming an amorphous silicon film on the entire surface of the transparent substrate 10b, patterning is performed using a photolithography technique, and as shown in FIG. An island-like silicon film 1a is formed on the upper layer side. Next, after forming a silicon oxide film or the like on the entire surface of the transparent substrate 10b, patterning is performed using a photolithography technique, and an etching stopper 8 is formed on the upper layer side of the semiconductor film 1a as shown in FIG. To do. Next, a silicon film doped with an N-type impurity is formed on the entire surface of the transparent substrate 10b by a CVD method or the like, and then patterned using a photolithographic technique. As shown in FIG. Region 1g and drain region 1h are formed.
[0091]
Next, after forming a conductive film such as an aluminum film on the entire surface of the transparent substrate 10b by sputtering or the like, patterning is performed using a photolithography technique, and as shown in FIG. The electrode 6b is formed. At this time, the drain electrode 6b is formed so as to partially overlap the capacitor line 3b. As a result, the TFT 30 and the storage capacitor 70 are formed. Next, after forming an ITO film on the entire surface of the transparent substrate 10b by sputtering or the like, patterning is performed using a photolithography technique to form a pixel electrode 9a as shown in FIG. Thereafter, as shown in FIG. 12, if the protective film 66 and the alignment film 64 are formed on the upper side of the pixel electrode 9a, the active matrix substrate 10 is completed.
[0092]
[Embodiment 7]
With reference to FIG. 15, FIG. 16, and FIG. 17, an active matrix substrate for a liquid crystal device will be described as a semiconductor device according to Embodiment 7 of the present invention.
[0093]
FIG. 15 is a cross-sectional view of the liquid crystal device according to Embodiment 7 of the present invention cut at a position corresponding to the line AA ′ in FIG. 16A to 16E and FIGS. 17A to 17D are process cross-sectional views illustrating a method for manufacturing the active matrix substrate shown in FIG.
[0094]
In the sixth embodiment, the gate insulating film 2 of the TFT 30 and the dielectric layer 71 of the storage capacitor 70 are both composed of the tantalum oxide film 201 and the silicon oxide film 202. In this embodiment, FIG. As shown, the gate insulating film 2 is composed of a tantalum oxide film 201 and a silicon oxide film 202, while the dielectric layer 71 is composed only of a tantalum oxide film 201.
[0095]
That is, in this embodiment, as in the sixth embodiment, the gate insulating layer 2 is obtained by oxidizing the entire tantalum film formed on the scanning line 3a and the gate electrode 3c by high-pressure annealing, The surface of the tantalum oxide film 201 is composed of a silicon oxide film 202 formed by CVD or the like.
[0096]
In contrast, in the storage capacitor 70, a tantalum oxide film 201 formed by oxidizing the entire tantalum film formed on the upper side of the capacitor line 3b by high-pressure annealing is formed on the upper layer of the capacitor line 3b (lower electrode). However, in the region where the capacitor line 3b is formed, a part of the silicon oxide film 202 is removed and an opening 208 is formed. Therefore, only the tantalum oxide film 201 is interposed as the dielectric layer 71 between the capacitor line 3b and the drain electrode 6b (upper electrode). Therefore, in this embodiment, since the dielectric constant of the dielectric layer 71 is high, the storage capacitor 70 having a large capacity can be formed. Even on the upper layer side of the capacitor line 3b, it is preferable to leave the silicon oxide film 202 at the intersection between the capacitor line 3b and the data line 6a in consideration of the withstand voltage there. Since other configurations are the same as those of the sixth embodiment, portions having common functions are denoted by the same reference numerals, and description thereof is omitted as illustrated in FIG.
[0097]
In manufacturing the active matrix substrate 10 having such a configuration, first, as shown in FIG. 16A, after preparing a transparent substrate 10b as a base of the active matrix substrate 10, an aluminum film is formed on the entire surface of the transparent substrate 10b. Is formed by sputtering, and the aluminum film is patterned using a photolithography technique to form the scanning line 3a, the gate electrode 3c, and the capacitor line 3b.
[0098]
Next, a tantalum film 205 (dielectric layer forming metal film) is formed on the entire surface of the transparent substrate 10b by sputtering or the like on the upper layer side of the scanning line 3a, the gate electrode 3c, and the capacitor line 3b.
[0099]
Next, a high-pressure annealing process is performed on the entire tantalum film 205 by annealing under high pressure in an atmosphere containing water vapor. Here, the conditions for the high-pressure annealing treatment are a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa. As a result, the entire tantalum film 205 is oxidized, and a tantalum oxide film 201 is formed as shown in FIG.
[0100]
Note that if the annealing process is performed at a temperature of 200 ° C. to 500 ° C. under normal pressure or reduced pressure after the high-pressure annealing process, moisture is removed from the tantalum oxide film 201 and crystallinity is improved. The film quality of the film 201 is improved.
[0101]
Next, as shown in FIG. 16C, a silicon oxide film 202 is formed on the entire surface of the transparent substrate 10b by atmospheric pressure or reduced pressure CVD. As a result, the gate insulating layer 2 composed of the tantalum oxide film 201 and the silicon oxide film 202 is formed.
[0102]
Next, as illustrated in FIG. 16D, the opening 208 is formed by removing the silicon film 202 formed in the upper layer of the capacitor line 3 b in the silicon oxide film 202 by using a photolithography technique. . Only the tantalum oxide film 201 left on the upper layer side of the capacitor line 3 b is used as the dielectric layer 71 of the storage capacitor 70.
[0103]
Thereafter, as in the fourth embodiment, an amorphous silicon film is formed on the entire surface of the transparent substrate 10b, and then patterned using a photolithography technique. As shown in FIG. An island-like silicon film 1a is formed on the upper layer side. Next, after forming a silicon oxide film or the like on the entire surface of the transparent substrate 10b, patterning is performed using a photolithography technique, and an etching stopper 8 is formed on the upper layer side of the semiconductor film 1a as shown in FIG. To do. Next, a silicon film doped with N-type impurities is formed on the entire surface of the transparent substrate 10b by a CVD method or the like, and then patterned using a photolithography technique, as shown in FIG. Region 1g and drain region 1h are formed.
[0104]
Next, after forming a conductive film such as an aluminum film on the entire surface of the transparent substrate 10b by sputtering or the like, patterning is performed using a photolithography technique, and as shown in FIG. The electrode 6b is formed. At this time, the drain electrode 6b is formed so as to partially overlap the capacitor line 3b. As a result, the TFT 30 and the storage capacitor 70 are formed. Next, after forming an ITO film on the entire surface of the transparent substrate 10b by sputtering or the like, patterning is performed using a photolithography technique to form a pixel electrode 9a as shown in FIG. Thereafter, as shown in FIG. 15, when the protective film 66 and the alignment film 64 are formed on the upper side of the pixel electrode 9a, the active matrix substrate 10 is completed.
[0105]
In the fourth, fifth, sixth, and seventh embodiments, as in the second embodiment, a lower electrode layer such as aluminum may be formed under the tantalum film.
[0106]
[Embodiment 8]
In the fourth, fifth, sixth, and seventh embodiments, an inverted stagger type TFT is formed as a non-linear element for pixel switching. However, a positive stagger type TFT is used as a non-linear element for pixel switching as in this embodiment. The present invention may be applied to an active matrix substrate. Note that the active matrix substrate of this embodiment and the liquid crystal device using the same also have the same basic configuration as that of Embodiment 4, and therefore, parts having common functions are denoted by the same reference numerals, and those components are denoted by the same reference numerals. Detailed description is omitted.
[0107]
(Configuration of active matrix substrate)
FIG. 18 is a plan view of adjacent pixels on an active matrix substrate on which data lines, scanning lines, pixel electrodes and the like are formed. FIG. 19 is an explanatory diagram showing a cross section at a position corresponding to the line BB ′ in FIG. 18 and a cross section in a state in which liquid crystal as an electro-optical material is sealed between the active matrix substrate and the counter substrate. . In these drawings, the scales are different for each layer and each member so that each layer and each member can be recognized on the drawing.
[0108]
In FIG. 18, on the active matrix substrate 10 of the liquid crystal device 100, a plurality of transparent pixel electrodes 9a (regions surrounded by a two-dot chain line) are formed for each pixel in a matrix, and the vertical and horizontal boundary regions of the pixel electrodes 9a are formed. A data line 6a (indicated by a one-dot chain line), a scanning line 3a (indicated by a metal layer / solid line), and a capacitor line 3b (indicated by a metal layer / solid line) are formed. The data line 6a is electrically connected to a source region described later in the semiconductor layer 1a made of a polysilicon film via the contact hole 56, and the pixel electrode 9a is connected to the semiconductor layer 1a via the contact hole 57. Among these, it is electrically connected to a drain region described later. In addition, the scanning line 3a passes through the semiconductor layer 1a so as to face a channel formation region described later.
[0109]
As shown in FIG. 19, the liquid crystal device 100 includes an active matrix substrate 10 and a counter substrate 20 disposed to face the active matrix substrate 10. The base of the active matrix substrate 10 is made of a transparent substrate 10b such as a quartz substrate or a heat resistant glass plate, and the substrate of the counter substrate 20 is also made of a transparent substrate 20b such as a quartz substrate or a heat resistant glass plate. A pixel electrode 9a is formed on the active matrix substrate 10, and an alignment film 64 subjected to a predetermined alignment process such as a rubbing process is formed on the upper side. The pixel electrode 9a is made of a transparent conductive thin film such as an ITO film. The alignment film 64 is made of an organic thin film such as a polyimide thin film.
[0110]
In the active matrix substrate 10, pixel switching TFTs 30 that perform switching control of the pixel electrodes 9 a are formed at positions adjacent to the pixel electrodes 9 a. The TFT 30 shown here has an LDD (Lightly Doped Drain) structure, and a channel formation region 1a ′ of the semiconductor film 1a in which a channel is formed by an electric field of a scanning signal supplied from the scanning line 3a and the scanning line 3a. (Semiconductor layer), gate insulating layer 2 that insulates scanning line 3a from semiconductor layer 1a, data line 6a, low concentration source region 1b and low concentration drain region 1c of semiconductor layer 1a, and high concentration source region of semiconductor layer 1a 1d and a high concentration drain region 1e.
[0111]
An interlayer insulating film 4 is formed on the upper side of the scanning line 3 a, and a data line 6 a is formed on the interlayer insulating film 4. Therefore, the data line 6 a is electrically connected to the high concentration source region 1 d through the contact hole 56 formed in the interlayer insulating film 4. An interlayer insulating film 7 is formed on the upper layer side of the data line 6a, and a pixel electrode 9a is formed on the upper layer side of the interlayer insulating film 7. Accordingly, the pixel electrode 9a is connected to the high concentration drain region 1e through the contact holes 57 formed in the interlayer insulating films 4 and 7 and the gate insulating layer 2.
[0112]
Here, the TFT 30 preferably has an LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into regions corresponding to the low concentration source region 1b and the low concentration drain region 1c. . The TFT 30 may be a self-aligned TFT in which impurity ions are implanted at a high concentration using the gate electrode 3a as a mask to form high concentration source and drain regions in a self-aligning manner.
[0113]
In this embodiment, the gate insulating layer 2 of the TFT 30 is extended from a position facing the gate electrode 3a to be used as the dielectric layer 71, and the semiconductor film 1a is extended to be the lower electrode 1f. The storage capacitor 70 is configured by using the capacitor line 3b to be the upper electrode. That is, the high-concentration drain region 1e of the semiconductor 1a is configured so as to face the capacitor line 3b with the gate insulating layer 2 interposed therebetween, and serves as the lower electrode 1f of the storage capacitor 70.
[0114]
On the other hand, a counter electrode 21 is formed on the entire surface of the counter substrate 20, and an alignment film 65 subjected to a predetermined alignment process such as a rubbing process is formed on the surface thereof. The counter electrode 21 is also made of a transparent conductive thin film such as an ITO film. The alignment film 65 of the counter substrate 20 is also made of an organic thin film such as a polyimide thin film. On the counter substrate 20, a counter substrate-side light-shielding film 23 is formed in a matrix in a region other than the opening region of each pixel.
[0115]
In the liquid crystal device 100 configured as described above, the gate insulating layer 2 includes the silicon oxide film 202 formed by a method such as the CVD method on the upper layer side of the semiconductor film 1a and the tantalum formed on the upper layer side of the silicon oxide film 202. The tantalum oxide film 201 is formed by oxidizing the film. The dielectric layer 71 is also a tantalum oxide formed by oxidizing a silicon oxide film 202 formed on the upper layer side of the semiconductor film 1a by a method such as a CVD method and a tantalum film formed on the upper layer side of the silicon oxide film 202. And a film 201.
[0116]
In forming this tantalum oxide film 201, in this embodiment, as described later, a tantalum film as a dielectric layer forming metal film is formed on the entire surface of the transparent substrate 10b with respect to the upper layer side of the silicon oxide film 202. After the formation, the tantalum film is oxidized by subjecting the entire tantalum film to a high-pressure annealing treatment that anneals under high pressure in an atmosphere containing water vapor. The conditions for the high-pressure annealing performed here are a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa.
[0117]
Accordingly, in the active matrix substrate 10 of this embodiment, the gate insulating layer 2 and the dielectric layer 71 include the tantalum oxide film 201 generated by the high-pressure annealing process. The same effects as in the fourth embodiment, such as high withstand voltage, are obtained.
[0118]
In forming the tantalum oxide film 201, the entire tantalum film formed on the entire surface of the transparent substrate 10b is oxidized by high-pressure annealing to form a tantalum film, and this is used as part of the gate insulating layer 2 and the dielectric layer 71. Use. That is, the tantalum oxide film 201 is not obtained by oxidizing only the surface of the tantalum film. Therefore, since the tantalum film does not remain after the tantalum oxide film 201 is formed, the tantalum oxide film 201 can be included in the gate insulating layer 2 and the dielectric layer 71 even in the positive stagger type TFT 30. The scanning line 3a is not limited to a tantalum film, and any metal film can be used. Therefore, a metal film having a low electrical resistance such as an aluminum film can be used.
[0119]
(Manufacturing method of active matrix substrate)
A manufacturing method of the active matrix substrate 10 for the liquid crystal display device configured as described above will be described with reference to FIGS. 20, 21, and 22. FIG.
[0120]
20 to 22 are process cross-sectional views showing the method for manufacturing the active matrix substrate 10 of the present embodiment, and correspond to a cross section taken along the line BB ′ of FIG.
[0121]
As shown in FIG. 20A, first, after forming a base protective film (not shown) on the entire surface of the transparent substrate 10b as a base of the active matrix substrate 10, about 450 on the upper side of the base protective film. An amorphous silicon film is formed by a low pressure CVD method using monosilane gas, disilane gas or the like under a temperature condition of from about 550 ° C. to about 550 ° C. Next, a polysilicon film is solid-phase grown by performing annealing treatment at about 600 ° C. for about 1 hour to about 10 hours in a nitrogen atmosphere, followed by patterning using a photolithography technique to form an island shape. The silicon film 1a is formed.
[0122]
Next, as shown in FIG. 20B, a silicon oxide film 202 is formed on the entire surface of the transparent substrate 10b by a CVD method or the like. Next, for example, a P ion dose of about 3 × 10 is applied to an extended portion of the silicon film 1a that becomes the lower electrode 1f of the storage capacitor 70. 12 / Cm 2 The resistance is lowered by doping.
[0123]
Next, as shown in FIG. 20C, a tantalum film 205 (insulating film forming metal film) is formed on the entire surface of the transparent substrate 10b by sputtering or the like on the upper side of the silicon oxide film 202. Next, as shown in FIG.
[0124]
Next, a high-pressure annealing process is performed on the entire tantalum film 205 by annealing under high pressure in an atmosphere containing water vapor. Here, the conditions for the high-pressure annealing treatment are a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa. As a result, the entire tantalum film 205 is oxidized to form a tantalum oxide film 201 as shown in FIG. 20D, and the gate insulating layer 2 and the dielectric including the silicon oxide film 202 and the tantalum oxide film 201 are formed. Layer 71 is formed.
[0125]
Note that if the annealing process is performed at a temperature of 200 ° C. to 500 ° C. under normal pressure or reduced pressure after the high-pressure annealing process, moisture is removed from the tantalum oxide film 201 and crystallinity is improved. The film quality of the film 201 is improved.
[0126]
Next, after forming an aluminum film on the entire surface of the transparent substrate 10b by sputtering or the like on the upper layer side of the gate insulating layer 2, patterning is performed using a photolithography technique, as shown in FIG. Then, the scanning line 3a and the capacitor line 3b are formed.
[0127]
Next, in the case where the TFT 30 is an N-channel TFT having an LDD structure, in order to first form the low concentration source region 1b and the low concentration drain region 1c in the semiconductor layer 1a, the scanning line 3a is used as a diffusion mask. Group 200 element dopant 200 at a low concentration (for example, 1 × 10 P ions 13 / Cm 2 ~ 3x10 13 / Cm 2 Dope with a dose amount of As a result, the semiconductor layer 1a below the scanning line 3a becomes a channel formation region 1a '.
[0128]
Next, as shown in FIG. 21B, in order to form the high concentration source region 1d and the high concentration drain region 1e of the TFT 30, the resist mask 202 is placed on the scanning line 3a with a mask wider than the scanning line 3a. Then, a dopant 201 of a V group element such as P is doped at a high concentration. An TFT having an offset structure may be used without doping at a low concentration, or a self-aligned TFT may be formed by an ion implantation technique using P ions, B ions, or the like using the scanning line 3a (gate electrode) as a mask. good.
[0129]
Next, as shown in FIG. 21C, an interlayer insulating film 4 made of a silicon oxide film is formed so as to cover the scanning lines 3 a and the capacitor lines 3. Next, contact holes 56 are formed in the interlayer insulating film 4 by dry etching such as reactive ion etching, reactive ion beam etching, or wet etching.
[0130]
Next, after forming an aluminum film on the entire surface of the transparent substrate 10b with respect to the upper layer side of the interlayer insulating film 4, patterning is performed using a photolithography technique, and as shown in FIG. Form.
[0131]
Next, as shown in FIG. 22A, an interlayer insulating film 7 made of a silicon oxide film is formed so as to cover the data line 6a. Next, contact holes 57 are formed in the interlayer insulating films 7 and 4 and the gate insulating layer 2 by dry etching such as reactive ion etching, reactive ion beam etching, or wet etching.
[0132]
Next, an ITO film is formed on the entire surface of the transparent substrate 10b by sputtering or the like on the upper layer side of the interlayer insulating film 7, and then patterned using a photolithography technique, as shown in FIG. Then, the pixel electrode 9a is formed.
[0133]
Thereafter, as shown in FIG. 19, after applying a polyimide-based alignment film coating solution on the upper layer side of the pixel electrode 9a, the alignment film is subjected to a rubbing process so as to have a predetermined pretilt angle and in a predetermined direction. 64 is formed, and the active matrix substrate 10 is completed.
[0134]
[Embodiment 9]
With reference to FIGS. 23, 24, 25, and 26, an active matrix substrate for a liquid crystal device will be described as a semiconductor device according to the ninth embodiment of the present invention.
[0135]
FIG. 23 is a cross-sectional view of the liquid crystal device according to Embodiment 9 of the present invention cut at a position corresponding to the line BB ′ of FIG. 24 (A) to (E), FIGS. 25 (A) to (D), and FIGS. 26 (A) and 26 (B) are process cross-sectional views showing a method for manufacturing the active matrix substrate shown in FIG. .
[0136]
In the eighth embodiment, the gate insulating film 2 of the TFT 30 and the dielectric layer 71 of the storage capacitor 70 are both composed of the tantalum oxide film 201 and the silicon oxide film 202. In this embodiment, FIG. As shown, the gate insulating film 2 is composed of a tantalum oxide film 201 and a silicon oxide film 202, while the dielectric layer 71 is composed only of a tantalum oxide film 201.
[0137]
That is, in this embodiment, the gate insulating layer 2 includes the silicon oxide film 202 formed on the surface of the semiconductor film 1a by the CVD method or the like and the tantalum formed on the silicon film 202 as in the eighth embodiment. The tantalum oxide film 201 is formed by oxidizing the entire film by high-pressure annealing.
[0138]
In contrast, in the storage capacitor 70, the tantalum oxide film 201 formed by oxidizing the entire tantalum film formed on the upper layer of the silicon film 202 by high-pressure annealing is formed, but the region where the lower electrode 1f is formed. Then, a part of the silicon oxide film 202 is removed to form an opening 208. Therefore, only the tantalum oxide film 201 is interposed as the dielectric layer 71 between the lower electrode 1f and the capacitor line 3b (upper electrode). Therefore, in this embodiment, since the dielectric constant of the dielectric layer 71 is high, the storage capacitor 70 having a large capacity can be formed. Even on the lower layer side of the capacitor line 3b, it is preferable to leave the silicon oxide film 202 at the intersection between the capacitor line 3b and the data line 6a in consideration of the withstand voltage there. Since other configurations are the same as those in the eighth embodiment, portions having common functions are denoted by the same reference numerals, and description thereof is omitted as shown in FIG.
[0139]
In manufacturing the active matrix substrate 10 having such a configuration, as shown in FIG. 24A, first, a base protective film (not shown) is formed on the entire surface of the transparent substrate 10b which is the base of the active matrix substrate 10. After the formation, an amorphous silicon film is formed on the upper layer side of the base protective film. Next, a polysilicon film is solid-phase grown by performing annealing treatment at about 600 ° C. for about 1 hour to about 10 hours in a nitrogen atmosphere, followed by patterning using a photolithography technique to form an island shape. The silicon film 1a is formed.
[0140]
Next, as shown in FIG. 24B, a silicon oxide film 202 is formed on the entire surface of the transparent substrate 10b by a CVD method or the like. Next, for example, about 3 × 10 P ions are applied to the extended portion of the silicon film 1 a that becomes the lower electrode 1 f of the storage capacitor 70. 12 / Cm 2 The resistance is lowered by doping with a dose amount of.
[0141]
Next, as shown in FIG. 24C, the opening 208 is formed by removing the silicon film 202 formed in the upper layer of the lower electrode 1f in the silicon oxide film 202 by using a photolithography technique. .
[0142]
Next, as shown in FIG. 24D, a tantalum film 205 (insulating film forming metal film) is formed on the entire surface of the transparent substrate 10b by sputtering or the like on the upper layer side of the silicon oxide film 202. Next, as shown in FIG.
[0143]
Next, a high-pressure annealing process is performed on the entire tantalum film 205 by annealing under high pressure in an atmosphere containing water vapor. Here, the conditions for the high-pressure annealing treatment are a temperature of 600 ° C. or lower, for example, a temperature of 300 ° C. to 400 ° C., and a pressure of 0.5 MPa to 2 MPa. As a result, the entire tantalum film 205 is oxidized, and a tantalum oxide film 201 is formed as shown in FIG. Therefore, the gate insulating layer 2 made of the silicon oxide film 202 and the tantalum oxide film 201 is formed, and the dielectric layer 71 made only of the tantalum film 201 is formed.
[0144]
Note that if the annealing process is performed at a temperature of 200 ° C. to 500 ° C. under normal pressure or reduced pressure after the high-pressure annealing process, moisture is removed from the tantalum oxide film 201 and crystallinity is improved. The film quality of the film 201 is improved.
[0145]
Thereafter, as in the eighth embodiment, an aluminum film is formed on the entire surface of the transparent substrate 10b by sputtering or the like on the upper layer side of the gate insulating layer 2, and then patterned using a photolithography technique. As shown in FIG. 25A, the scanning line 3a and the capacitor line 3b are formed. Next, after doping N-type impurities using the scanning line 3a as a diffusion mask, a resist mask 202 is formed on the scanning line 3a with a mask wider than the scanning line 3a, as shown in FIG. Similarly, N-type impurities are doped. Next, as shown in FIG. 25C, an interlayer insulating film 4 made of a silicon oxide film is formed so as to cover the scanning lines 3 a and the capacitor lines 3, and then a contact hole 56 is formed in the interlayer insulating film 4. To do. Next, after forming an aluminum film on the entire surface of the transparent substrate 10b with respect to the upper layer side of the interlayer insulating film 4, patterning is performed using a photolithography technique, and data 6a is stored as shown in FIG. Form. Next, as shown in FIG. 26A, after an interlayer insulating film 7 made of a silicon oxide film is formed so as to cover the data line 6a, a contact hole 57 is formed in the interlayer insulating films 7, 4 and the gate insulating layer 2. Form. Next, an ITO film is formed on the entire surface of the transparent substrate 10b by sputtering or the like on the upper layer side of the interlayer insulating film 7, and then patterned using a photolithography technique, as shown in FIG. Then, the pixel electrode 9a is formed. Thereafter, as shown in FIG. 23, after applying a polyimide-based alignment film coating solution on the upper side of the pixel electrode 9a, the alignment film is rubbed in a predetermined direction so as to have a predetermined pretilt angle. 64 is formed, and the active matrix substrate 10 is completed.
[0146]
[Other embodiments]
In the above embodiment, tantalum (Ta) is used as the dielectric layer forming metal film, but a tantalum alloy may be used. If an oxide film can be formed by high-pressure annealing, other metal such as niobium (Nb), molybdenum (Mo) titanium (Ti), or an alloy thereof is used as the dielectric layer forming metal. Also good.
[0147]
In the above embodiment, the silicon oxide film is used as the insulating film laminated with the tantalum oxide film. However, a silicon nitride film may be used.
[0148]
Further, in the above embodiment, an active matrix liquid crystal device using a TFT element as a non-linear element for pixel switching has been described as an example. However, the present invention is not limited to this, and capacitors constituting various circuits are formed in other semiconductor devices. In this case, the present invention may be applied, and various modifications can be made within the scope of the invention described in the claims. The scope of the present invention also includes an active matrix type liquid crystal device using a TFD element as a nonlinear element for switching. Furthermore, the present invention can also be applied to electroluminescence (EL), digital micromirror device (DMD), or electrooptic devices using various electrooptic elements using plasma emission or fluorescence by electron emission. Needless to say.
[0149]
[Configuration of liquid crystal device]
The overall configuration of the liquid crystal device 100 using the active matrix substrate 10 manufactured according to the fourth to ninth embodiments will be described with reference to FIGS. 27 and 28. FIG. 27 is a plan view of the liquid crystal device 100 as viewed from the side of the counter substrate 20 together with the components formed thereon, and FIG. 28 is a cross-sectional view of FIG. It is a cross-sectional view.
[0150]
In FIG. 27, a sealing material 52 is provided along the edge on the active matrix substrate 10 of the liquid crystal device 100, and a frame 53 made of a light-shielding material is formed in the inner region. . A data line driving circuit 101 and a mounting terminal 102 are provided along one side of the active matrix substrate 10 in a region outside the sealing material 52, and the scanning line driving circuit 104 extends along two sides adjacent to the one side. Is formed. Needless to say, if the delay of the scanning signal supplied to the scanning line is not a problem, the scanning line driving circuit 104 may be provided on only one side. The data line driving circuit 101 may be arranged on both sides along the side of the image display area 10a. For example, the odd-numbered data lines supply an image signal from a data line driving circuit disposed along one side of the image display area 10a, and the even-numbered data lines are on the opposite side of the image display area 10a. An image signal may be supplied from a data line driving circuit arranged along the line. If the data lines are driven in a comb-like shape in this way, the formation area of the data line driving circuit 101 can be expanded, so that a complicated circuit can be configured. Further, the remaining side of the active matrix substrate 10 is provided with a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the image display region 10a. In some cases, a precharge circuit or an inspection circuit is provided. Further, at least one corner of the counter substrate 20 is formed with a vertical conductive material 106 for electrical conduction between the active matrix substrate 10 and the counter substrate 20.
[0151]
As shown in FIG. 28, the counter substrate 20 having substantially the same outline as the sealing material 52 shown in FIG. 27 is fixed to the active matrix substrate 10 by the sealing material 52. In the counter substrate 20, a light shielding film 23 called a black matrix or black stripe is formed in a region facing the vertical and horizontal boundary regions of the pixel electrodes 9 a formed on the active matrix substrate 10, and on the upper layer side thereof. A counter electrode 21 made of an ITO film is formed. Further, an alignment film (not shown) made of a polyimide film is formed on the upper layer side of the counter electrode 21, and this alignment film is a film obtained by rubbing the polyimide film.
[0152]
Instead of forming the data line driving circuit 101 and the scanning line driving circuit 104 on the active matrix substrate 10, for example, a TAB (tape automated, bonding) substrate on which a driving LSI is mounted is formed on the active matrix substrate 10. You may make it connect electrically and mechanically with respect to the terminal group formed in the periphery part via an anisotropic conductive film. Further, on the light incident side surface or the light emitting side of the counter substrate 20 and the active matrix substrate 10, the type of the liquid crystal 50 to be used, that is, an operation mode such as a TN (twisted nematic) mode, an STN (super TN) mode, etc. Depending on the normally white mode / normally black mode, a polarizing film, a retardation film, a polarizing plate and the like are arranged in a predetermined direction.
[0153]
The electro-optical device formed in this way is used, for example, in a projection type liquid crystal display device (liquid crystal projector) described later. In this case, the three liquid crystal devices 100 are respectively used as RGB light valves, and each liquid crystal device 100 receives light of each color as a projection light through a dichroic mirror for RGB color separation. It will be incident. Therefore, the color filter is not formed in the liquid crystal device 100 of each embodiment described above.
[0154]
However, by forming an RGB color filter together with its protective film in a region facing each pixel electrode 9a on the counter substrate 20, in addition to the projection type liquid crystal display device, a mobile computer, a cellular phone, a liquid crystal television, etc., which will be described later, etc. It can be used as a color liquid crystal display device for electronic equipment.
[0155]
Furthermore, by forming microlenses on the counter substrate 20 so as to correspond to the respective pixels, the light collection efficiency of incident light with respect to the pixel electrodes 9a can be increased, so that bright display can be performed. Furthermore, by stacking several layers of interference layers having different refractive indexes on the counter substrate 20, a dichroic filter that produces RGB colors using the interference action of light may be formed. According to the counter substrate with the dichroic filter, brighter color display can be performed.
[0156]
[Application to electronic devices]
Next, an example of an electronic apparatus including the electro-optical device will be described with reference to FIGS. 29, 30, 31, and 32. FIG.
[0157]
First, FIG. 29 is a block diagram illustrating a configuration of an electronic apparatus including the liquid crystal device 100 configured similarly to the electro-optical device according to each of the above embodiments.
[0158]
In FIG. 29, the electronic apparatus includes a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, a liquid crystal device 100, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk, a tuning circuit that tunes and outputs an image signal of a television signal, and the like, and a clock generation circuit 1008. The image signal of a predetermined format is processed on the basis of the clock from the display information processing circuit 1002 and output to the display information processing circuit 1002. The display information output circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, or a clamp circuit, and is input based on a clock signal. A digital signal is sequentially generated from the display information and is output to the drive circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the liquid crystal device 100. The power supply circuit 1010 supplies predetermined power to the above-described circuits. Note that the drive circuit 1004 may be formed on an active matrix substrate included in the liquid crystal device 100, and in addition, the display information processing circuit 1002 may be formed on the active matrix substrate.
[0159]
As an electronic apparatus having such a configuration, a projection type liquid crystal display device (liquid crystal projector), a multimedia-compatible personal computer (PC), an engineering work station (EWS), a pager, or the like, which will be described later with reference to FIG. Examples thereof include a mobile phone, a word processor, a television, a viewfinder type or a monitor direct-view type video tape recorder, an electronic notebook, an electronic desk calculator, a car navigation device, a POS terminal, and a touch panel. Further, the present invention relates to an electronic apparatus including an electro-optical device using various electro-optical elements using electroluminescence (EL), digital micromirror device (DMD), or fluorescence by plasma emission or electron emission. Needless to say, this is also applicable.
[0160]
A projection type liquid crystal display device 1100 shown in FIG. 30 prepares three liquid crystal modules including the liquid crystal device 100 in which the drive circuit 1004 is mounted on an active matrix substrate, and each of the RGB light valves 100R, 100G, and 100B. The projector is used as a projector. In this liquid crystal projector 1100, when light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light corresponding to the three primary colors R, G, and B is emitted by three mirrors 1106 and two dichroic mirrors 1108. The light components are separated into components R, G, and B (light separating means) and led to the corresponding light valves 100R, 100G, and 100B (liquid crystal device 100 / liquid crystal light valve). At this time, since the optical component B has a long optical path, the light component B is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss. The light components R, G, and B corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 1112 (light combining unit) from three directions and are combined again, and then the projection lens. A color image is projected on a screen 1120 or the like via 1114.
[0161]
FIG. 31 shows a mobile personal computer which is an embodiment of an electronic apparatus according to the invention. The personal computer shown here has a main body 82 having a keyboard 81 and a liquid crystal display unit 83. The liquid crystal display unit 83 includes the liquid crystal device 100 described above.
[0162]
FIG. 32 shows a mobile phone which is another embodiment of the electronic apparatus according to the invention. A cellular phone 90 shown here has a plurality of operation buttons 91 and a liquid crystal device 100.
[0163]
【The invention's effect】
As described above, in the present invention, the dielectric layer of the capacitor includes the tantalum oxide film generated by the high-pressure annealing process, so that the dielectric layer has a high withstand voltage. In the present invention, since the tantalum oxide film is formed by high-pressure annealing, it is not necessary to form a power supply wiring for performing anodic oxidation. Therefore, the degree of freedom in design is large in a semiconductor device or the like in which a TFT or the like is formed on the same substrate. In addition, there is an advantage that a large number of substrates can be processed at once. Moreover, since the temperature of the high-pressure annealing treatment is sufficient to be 600 ° C. or lower, and further 300 ° C. to 400 ° C., there is no problem even when a glass substrate is used as the substrate. Further, even when an aluminum wiring is formed during the high-pressure annealing treatment, the aluminum wiring is not deteriorated as long as the aluminum wiring is not exposed under such temperature conditions.
[Brief description of the drawings]
FIGS. 1A and 1B are cross-sectional views schematically showing a configuration of a semiconductor device according to a first embodiment of the present invention and a modification thereof, respectively.
2A and 2B are cross-sectional views schematically showing a configuration of a semiconductor device according to a second embodiment of the present invention and a modification thereof, respectively.
FIGS. 3A, 3B, and 3C are cross-sectional views schematically showing a configuration of a semiconductor device according to a second embodiment of the present invention and a modification thereof, respectively.
FIG. 4 is an equivalent circuit diagram of various elements and wirings formed in a plurality of pixels arranged in a matrix in an image display region of a liquid crystal device to which the present invention is applied.
5 is a plan view showing a configuration of each pixel formed on an active matrix substrate according to Embodiment 4 of the present invention in the liquid crystal device shown in FIG.
6 is a cross-sectional view when the liquid crystal device shown in FIG. 5 is cut at a position corresponding to the line AA ′ in FIG. 5;
7A to 7D are process cross-sectional views showing a method for manufacturing the active matrix substrate shown in FIGS. 5 and 6, respectively.
FIGS. 8A to 8D are process cross-sectional views of processes performed subsequent to the process shown in FIG. 7 in the manufacturing process of the active matrix substrate shown in FIGS. 5 and 6, respectively.
9 is a cross-sectional view of the liquid crystal device according to Embodiment 5 of the present invention when cut at a position corresponding to the line AA ′ of FIG.
10A to 10E are process cross-sectional views illustrating a method for manufacturing the active matrix substrate shown in FIG.
FIGS. 11A to 11D are process cross-sectional views of processes performed subsequent to the process shown in FIG. 10 in the manufacturing process of the active matrix substrate shown in FIG. 9;
12 is a cross-sectional view of the liquid crystal device according to the sixth embodiment of the present invention cut at a position corresponding to the line AA ′ in FIG. 5. FIG.
13A to 13D are process cross-sectional views illustrating a method for manufacturing the active matrix substrate shown in FIG.
FIGS. 14A to 14D are process cross-sectional views of processes performed subsequent to the process shown in FIG. 13 in the manufacturing process of the active matrix substrate shown in FIG.
15 is a cross-sectional view of the liquid crystal device according to the seventh embodiment of the present invention cut at a position corresponding to the line AA ′ in FIG. 5;
16A to 16E are process cross-sectional views illustrating a method for manufacturing the active matrix substrate shown in FIG.
FIGS. 17A to 17D are process cross-sectional views of processes performed subsequent to the process shown in FIG. 16 in the manufacturing process of the active matrix substrate shown in FIG. 15;
FIG. 18 is a plan view showing a configuration of each pixel formed on an active matrix substrate used in a liquid crystal device according to an eighth embodiment of the present invention.
19 is a cross-sectional view of the liquid crystal device according to Embodiment 8 of the present invention cut at a position corresponding to the line BB ′ of FIG.
20A to 20D are process cross-sectional views illustrating a method for manufacturing the active matrix substrate shown in FIGS. 18 and 19, respectively.
FIGS. 21A to 21D are process cross-sectional views of processes subsequent to the process shown in FIG. 20 in the manufacturing process of the active matrix substrate shown in FIGS. 18 and 19;
FIGS. 22A and 22B are process cross-sectional views of processes performed subsequent to the process shown in FIG. 21 in the manufacturing process of the active matrix substrate shown in FIGS. 18 and 19, respectively.
FIG. 23 is a cross-sectional view of the liquid crystal device according to the ninth embodiment of the present invention cut at a position corresponding to the line BB ′ of FIG.
24A to 24E are process cross-sectional views illustrating a method for manufacturing the active matrix substrate shown in FIG.
25 (A) to 25 (D) are process cross-sectional views of processes performed subsequent to the process illustrated in FIG. 24 in the manufacturing process of the active matrix substrate illustrated in FIG. 23;
FIGS. 26A and 26B are process cross-sectional views of processes performed subsequent to the process shown in FIG. 25 in the manufacturing process of the active matrix substrate shown in FIG.
FIG. 27 is a plan view of the liquid crystal device as viewed from the counter substrate side.
28 is a cross-sectional view taken along the line HH ′ of FIG.
FIG. 29 is a block diagram illustrating a circuit configuration of an electronic apparatus using the liquid crystal device according to the invention as a display unit.
30 is a cross-sectional view showing a configuration of an optical system of a projection type electro-optical device as an example of an electronic apparatus using the liquid crystal device according to the invention. FIG.
FIG. 31 is an explanatory diagram showing a mobile personal computer as an embodiment of an electronic apparatus using the liquid crystal device according to the invention.
FIG. 32 is an explanatory diagram of a mobile phone as one embodiment of an electronic apparatus using the liquid crystal device according to the invention.
[Explanation of symbols]
1a Semiconductor layer
1a 'channel formation region
2 Gate insulation layer
3a Scan line
3b capacitance line
3c Gate electrode
6a Data line
9a Pixel electrode
10 Active matrix substrate (semiconductor device)
10b Transparent substrate
20 Counter substrate
30 TFT for pixel switching
50 Liquid crystal (electro-optic material)
70 Storage capacity (capacitor)
71, 330 Dielectric layer
100 Liquid crystal device (electro-optical device)
201, 331 Tantalum oxide film
202, 332 Silicon oxide film
205 Tantalum film (metal film for forming dielectric layer)
208 opening
300A, 300B, 300C Semiconductor device
310 substrate
320 Lower electrode
350 Upper electrode
600 capacitors

Claims (8)

基板上に、データ線と、該データ線に電気的に接続されたスイッチング素子と、該スイッチング素子に対応して設けられた画素電極及び蓄積容量と、前記蓄積容量の一方の電極を構成し前記データ線と交差する容量線とを備えた電気光学装置の製造方法であって、
前記基板上に、前記スイッチング素子のゲート電極及び前記蓄積容量の一方の電極を、タンタル膜あるいはタンタル合金膜からなる同一の金属膜で形成する工程と、
水蒸気を含む雰囲気中において、温度が３００℃〜４００℃及び圧力が０．５ＭＰａ〜ＭＰａの条件でアニールする高圧アニール処理により前記金属膜を酸化して、前記ゲート電極上及び前記蓄積容量の一方の電極上にタンタル酸化膜あるいはタンタル合金酸化膜からなる酸化膜を形成する工程と、
少なくとも前記ゲート電極上の前記酸化膜を覆うようにして前記基板上に他の酸化膜を形成し、前記ゲート電極上に形成された前記酸化膜と前記他の酸化膜との積層部分からなる前記スイッチング素子のゲート絶縁層を形成する工程と、
前記他方の電極の上方に前記データ線を形成し、該データ線と前記蓄積容量の一方の電極との交差領域において、前記データ線と前記蓄積容量の一方の電極との間に形成された酸化膜と前記他の酸化膜との積層部分からなり前記蓄積容量を構成する誘電体層を形成する工程と、を有することを特徴とする電気光学装置の製造方法。On the substrate, a data line, a switching element electrically connected to the data line, a pixel electrode and a storage capacitor provided corresponding to the switching element, and one electrode of the storage capacitor are configured, and A method of manufacturing an electro-optical device having a capacitance line intersecting with a data line,
Forming a gate electrode of the switching element and one electrode of the storage capacitor on the substrate with the same metal film made of a tantalum film or a tantalum alloy film;
In an atmosphere containing water vapor, the metal film is oxidized by a high-pressure annealing process that anneals under conditions of a temperature of 300 ° C. to 400 ° C. and a pressure of 0.5 MPa to MPa, so that one of the storage capacitor and the gate electrode is oxidized . Forming an oxide film made of a tantalum oxide film or a tantalum alloy oxide film on the electrode;
Forming another oxide film on the substrate so as to cover at least the oxide film on the gate electrode, and comprising the laminated portion of the oxide film and the other oxide film formed on the gate electrode Forming a gate insulating layer of the switching element;
The data line is formed above the other electrode, and an oxidation formed between the data line and one electrode of the storage capacitor in an intersection region between the data line and one electrode of the storage capacitor And a step of forming a dielectric layer comprising the laminated portion of the film and the other oxide film and constituting the storage capacitor . 基板上に、データ線と、該データ線に電気的に接続されたスイッチング素子と、該スイッチング素子に対応して設けられた画素電極及び蓄積容量と、前記蓄積容量の一方の電極を構成し前記データ線と交差する容量線とを備えた電気光学装置の製造方法であって、
前記基板上に、前記スイッチング素子のゲート電極及び前記蓄積容量の一方の電極を、タンタル膜あるいはタンタル合金膜からなる同一の金属膜で形成する工程と、
水蒸気を含む雰囲気中において、温度が３００℃〜４００℃及び圧力が０．５ＭＰａ〜ＭＰａの条件でアニールする高圧アニール処理により前記金属膜を酸化して、前記ゲート電極上及び前記蓄積容量の一方の電極上にタンタル酸化膜あるいはタンタル合金酸化膜からなる酸化膜を形成する工程と、
少なくとも前記ゲート電極上の前記酸化膜を覆うようにして前記基板上に他の酸化膜を形成し、前記ゲート電極上に形成された前記酸化膜と前記他の酸化膜との積層部分からなる前記スイッチング素子のゲート絶縁層を形成する工程と、
前記他方の電極の上方に前記データ線を形成し、該データ線と前記蓄積容量の一方の電極との交差領域において、前記データ線と前記蓄積容量の一方の電極との間に形成された酸化膜からなり前記蓄積容量を構成する誘電体層を形成する工程と、を有することを特徴とする電気光学装置の製造方法。On the substrate, a data line, a switching element electrically connected to the data line, a pixel electrode and a storage capacitor provided corresponding to the switching element, and one electrode of the storage capacitor are configured, and A method of manufacturing an electro-optical device having a capacitance line intersecting with a data line,
Forming a gate electrode of the switching element and one electrode of the storage capacitor on the substrate with the same metal film made of a tantalum film or a tantalum alloy film;
In an atmosphere containing water vapor, the metal film is oxidized by a high-pressure annealing process that anneals under conditions of a temperature of 300 ° C. to 400 ° C. and a pressure of 0.5 MPa to MPa, so that one of the storage capacitor and the gate electrode is oxidized . Forming an oxide film made of a tantalum oxide film or a tantalum alloy oxide film on the electrode;
Forming another oxide film on the substrate so as to cover at least the oxide film on the gate electrode, and comprising the laminated portion of the oxide film and the other oxide film formed on the gate electrode Forming a gate insulating layer of the switching element;
The data line is formed above the other electrode, and an oxidation formed between the data line and one electrode of the storage capacitor in an intersection region between the data line and one electrode of the storage capacitor Forming a dielectric layer made of a film and constituting the storage capacitor . 請求項１または２において、前記酸化膜は、前記蓄積容量の一方の電極の上面及び側面を覆うように形成されてなることを特徴とする電気光学装置の製造方法。 3. The method of manufacturing an electro-optical device according to claim 1, wherein the oxide film is formed so as to cover an upper surface and a side surface of one electrode of the storage capacitor. 請求項２において、前記蓄積容量の一方の電極を覆う前記酸化膜は、前記他の酸化膜の開口部に形成されてなることを特徴とする電気光学装置の製造方法。 3. The method of manufacturing an electro-optical device according to claim 2 , wherein the oxide film covering one electrode of the storage capacitor is formed in an opening of the other oxide film. 請求項１ないし４のいずれかにおいて、前記高圧アニール処理では前記金属膜の表面のみを酸化して前記酸化膜を生成し、該酸化膜を前記誘電体層として用い、残りの金属膜を前記一方の電極として用いることを特徴とする電気光学装置の製造方法。In any one of claims 1 to 4, wherein the pressure in the annealing process to generate the oxide film by oxidizing only the surface of the metal film, using the oxide film as the dielectric layer, the remaining metal film whereas A method for manufacturing an electro-optical device, characterized in that the method is used as an electrode . 請求項１ないし４のいずれかにおいて、前記ゲート電極および前記一方の電極を覆うようにして前記基板上にタンタル膜あるいはタンタル合金膜からなる金属膜を形成し、
前記アニール処理では前記金属膜の全体を酸化して、前記ゲート電極上及び前記蓄積容量の一方の電極上にタンタル酸化膜あるいはタンタル合金酸化膜からなる酸化膜を生成し、該酸化膜を前記誘電体層として用いることを特徴とする電気光学装置の製造方法。The metal film made of a tantalum film or a tantalum alloy film is formed on the substrate so as to cover the gate electrode and the one electrode according to any one of claims 1 to 4 ,
In the annealing treatment, the entire metal film is oxidized to form an oxide film made of a tantalum oxide film or a tantalum alloy oxide film on the gate electrode and one electrode of the storage capacitor, and the oxide film is formed into the dielectric film. A method for manufacturing an electro-optical device, which is used as a body layer. 請求項１ないし６のいずれかにおいて、前記高圧アニール処理は、温度が６００℃以下の条件で行うことを特徴とする電気光学装置の製造方法。In any one of claims 1 to 6, wherein the high pressure annealing, the method of manufacturing the electro-optical device temperature and performs at 600 ° C. the following conditions. 請求項１ないし７のいずれかにおいて、前記高圧アニール処理を行った後、温度２００℃〜５００℃の常圧下あるいは減圧下でアニール処理を行い、前記酸化膜から水分を除去するとともに結晶性を向上させることを特徴とする電気光学装置の製造方法。 Improvement in any one of claims 1 to 7, after performing the high pressure annealing, annealing is performed under a normal pressure or reduced pressure at a temperature 200 ° C. to 500 ° C., the crystalline to remove the water from the oxide film A method for manufacturing an electro-optical device.
JP2002188611A 2001-09-13 2002-06-27 Manufacturing method of electro-optical device Expired - Fee Related JP4411825B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002188611A JP4411825B2 (en) 2001-09-13 2002-06-27 Manufacturing method of electro-optical device
US10/237,043 US6816355B2 (en) 2001-09-13 2002-09-09 Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
TW091120630A TWI276216B (en) 2001-09-13 2002-09-10 Capacitor, semiconductor device, electrooptical device, electronic apparatus, method of manufacturing capacitor, and method of manufacturing semiconductor device
CNB021426082A CN100388395C (en) 2001-09-13 2002-09-12 Capacitor, semiconductor device and its manufacture method, electrooptical device and electronic machine
KR10-2002-0055195A KR100471954B1 (en) 2001-09-13 2002-09-12 Capacitor, semiconductor device, electro-optical device, method of manufacturing a capacitor, method of manufacturing a semiconductor device and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001278775 2001-09-13
JP2001-278775 2001-09-13
JP2002188611A JP4411825B2 (en) 2001-09-13 2002-06-27 Manufacturing method of electro-optical device

Publications (2)

Publication Number Publication Date
JP2003163277A JP2003163277A (en) 2003-06-06
JP4411825B2 true JP4411825B2 (en) 2010-02-10

Family

ID=26622178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002188611A Expired - Fee Related JP4411825B2 (en) 2001-09-13 2002-06-27 Manufacturing method of electro-optical device

Country Status (1)

Country Link
JP (1) JP4411825B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107541B2 (en) * 2006-08-22 2012-12-26 ルネサスエレクトロニクス株式会社 Insulating film forming method and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP2003163277A (en) 2003-06-06

Similar Documents

Publication Publication Date Title
KR100843301B1 (en) A semiconductor device and method of manufacturing the same
KR100657387B1 (en) Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor
US7662704B2 (en) Electro-optical device, method of manufacturing the same, electronic apparatus, and semiconductor device
US20050202601A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
KR100471954B1 (en) Capacitor, semiconductor device, electro-optical device, method of manufacturing a capacitor, method of manufacturing a semiconductor device and electronic apparatus
TW200304569A (en) Liquid crystal display device, electro-optical device and method of producing the same, and electronic apparatus
JP3786515B2 (en) Liquid crystal device, method for manufacturing the same, and electronic device
JP3830213B2 (en) Substrate provided with switching element, liquid crystal display panel, and electronic apparatus using the same
JP2000081636A (en) Electrooptical device and its manufacture and electronic instrument
JP3829478B2 (en) Liquid crystal panel, projection type liquid crystal display device using the same, electronic device, and method for manufacturing liquid crystal panel
US20090056990A1 (en) Electro-optic device and electronic apparatus
JP3791225B2 (en) Electro-optical panel and electronic equipment
JP4411825B2 (en) Manufacturing method of electro-optical device
JP2000330135A (en) Active matrix type liquid crystal display device
JP4139530B2 (en) Electro-optical device and electronic apparatus
JP3642326B2 (en) Liquid crystal panel, electronic device, and TFT array substrate
JP3855976B2 (en) Electro-optical device and electronic apparatus
JPH11183934A (en) Liquid crystal panel and manufacture thereof and electronic equipment
JP2000305107A (en) Semiconductor device and its manufacture
JP4522666B2 (en) TFT array substrate, liquid crystal panel, and liquid crystal projector
JP2011221119A (en) Electro-optic device, electronic equipment, and manufacturing method of electro-optic device
JP2008205248A (en) Semiconductor device and method of fabricating the semiconductor device, electro-optical device and method of manufacturing the electro-optical device, and electronic apparatus
JP3858539B2 (en) Liquid crystal device and electronic device
JP2003163223A (en) Semiconductor device, electro-optic device, electronic apparatus, and method of manufacturing semiconductor device
JP3794172B2 (en) Active matrix substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees