JP4408726B2 - Semiconductor device and semiconductor device inspection method - Google Patents
Semiconductor device and semiconductor device inspection method Download PDFInfo
- Publication number
- JP4408726B2 JP4408726B2 JP2004071835A JP2004071835A JP4408726B2 JP 4408726 B2 JP4408726 B2 JP 4408726B2 JP 2004071835 A JP2004071835 A JP 2004071835A JP 2004071835 A JP2004071835 A JP 2004071835A JP 4408726 B2 JP4408726 B2 JP 4408726B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- inspection
- circuit
- amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本発明は、半導体により形成した複数の機能回路を同一チップ内に設けた半導体装置および半導体装置検査方法に関するものである。 The present invention relates to a semiconductor device in which a plurality of functional circuits formed of a semiconductor are provided in the same chip, and a semiconductor device inspection method.
従来、半導体により形成された複数の機能回路を１チップ化した半導体装置が広く利用されており、このような従来の半導体装置（特許文献１を参照）は製品化して出荷するまでにチップ内の各機能回路に対して電気的特性などが検査されるが、これらの各機能回路を個々に検査するためには、検査対象となる回路、例えば増幅器を同一チップ内に複数個有する場合は、チップ上に検査対象と同数の検査用電極端子を有する必要がある。また、各回路を個別に検査するため、チップ上に複数個の回路がある場合、複数回の検査を行う必要がある。
しかしながら上記のような従来の半導体装置では、検査対象となる回路を同一チップ内に複数個有する場合には、チップ上に回路と同数の検査用電極端子を必要とするため、半導体チップの面積が増大するという問題点を有していた。 However, in the conventional semiconductor device as described above, when a plurality of circuits to be inspected are provided in the same chip, the same number of inspection electrode terminals as the circuits are required on the chip. It had the problem of increasing.
また、検査対象となる複数の回路が同一チップ内にある場合でも、検査対象の各回路に対する検査は個別に行う必要があり、１つの半導体チップに対して複数回の検査を行うことになり、結果的に検査時間が長くなってしまうという問題点も有していた。 Further, even when a plurality of circuits to be inspected are in the same chip, it is necessary to individually inspect each circuit to be inspected, and one semiconductor chip is inspected a plurality of times. As a result, there is a problem that the inspection time becomes long.
本発明は、上記従来の問題点を解決するもので、検査対象となる回路が同一チップ内に複数個ある場合でも、チップ上の検査用電極端子を、検査対象の回路数と同数設けることなく必要最小限に抑えて、半導体チップの面積を削減することができるとともに、チップ上の１つの検査用電極端子に入力した検査信号により、複数回路の電気的特性を測定することができ、検査時間を短縮することができる半導体装置および半導体装置検査方法を提供する。 The present invention solves the above-described conventional problems, and even when there are a plurality of circuits to be inspected in the same chip, the same number of inspection electrode terminals on the chip as the number of circuits to be inspected are not provided. The area of the semiconductor chip can be reduced to the minimum necessary, and the electrical characteristics of a plurality of circuits can be measured by an inspection signal input to one inspection electrode terminal on the chip, and the inspection time can be measured. A semiconductor device and a semiconductor device inspection method are provided.
上記の課題を解決するために、本発明の請求項１記載の半導体装置は、入力された信号を増幅・演算する増幅器を複数設けて半導体チップ化した半導体装置であって、１つの検査用電極端子と、前記検査用電極端子に入力された信号を前記複数個の増幅器に伝達する伝達回路とを備え、前記伝達回路を差動回路で構成したことを特徴とする。 In order to solve the above problem, a semiconductor device according to a first aspect of the present invention is a semiconductor device in which semiconductor chip by providing a plurality of amplifiers for amplifying and computing an input signal, one inspection electrodes And a transmission circuit for transmitting a signal input to the inspection electrode terminal to the plurality of amplifiers, and the transmission circuit is configured by a differential circuit.
以上により、検査用電極端子に電圧信号を入力すると、その信号を検査信号として差動回路により複数の増幅器の信号入力を行うことができるため、検査用電極端子の数を削減することができる。 As described above, when a voltage signal is input to the inspection electrode terminal, the signal can be input to the plurality of amplifiers by the differential circuit using the signal as the inspection signal, so that the number of inspection electrode terminals can be reduced.
また、本発明の請求項２記載の半導体装置検査方法は、請求項１に記載の半導体装置を検査するに際し、前記１つの検査用電極端子に電圧信号を入力し、前記電圧信号を基にして前記複数個の増幅器の電気特性を検査する方法としたことを特徴とする。
The semiconductor device testing method of
以上により、１つの検査信号によって差動回路により複数の増幅器に対する信号入力を行うことができる。 As described above, the signal input to the plurality of amplifiers can be performed by the differential circuit by one inspection signal .
また、本発明の請求項３記載の半導体装置は、請求項１に記載の半導体装置であって、前記検査用電極端子からの信号を任意の増幅器へ切り替えるスイッチ回路を設けた構成としたことを特徴とする。
A semiconductor device according to claim 3 of the present invention is the semiconductor device according to
以上により、１つの検査用電極端子から入力された検査信号を、スイッチ回路の切り替えにより任意の増幅器にのみ入力して、その電気特性を検査することができるため、検査用電極端子の数を削減することができる。 As described above, since the inspection signal input from one inspection electrode terminal can be input only to an arbitrary amplifier by switching the switch circuit to inspect its electrical characteristics, the number of inspection electrode terminals is reduced. can do.
また、本発明の請求項４記載の半導体装置検査方法は、請求項３に記載の半導体装置を検査するに際し、前記１つの検査用電極端子に検査信号を入力し、前記スイッチ回路の切り替えにより、検査対象とする任意の増幅器を選択し、前記任意の増幅器の電気特性を検査する方法としたことを特徴とする。
In the semiconductor device inspection method according to
以上により、１つの検査用電極端子から入力された検査信号を、スイッチ回路の切り替えにより任意の増幅器にのみ入力して、その電気特性を検査することができる。
また、本発明の請求項５記載の半導体装置は、請求項１に記載の半導体装置であって、前記複数の増幅器は異なる複数の信号系統の増幅器群から成り、前記検査用電極端子からの信号を、前記複数の増幅器群から一増幅器群を任意に切り替えて入力するスイッチ回路を設けた構成としたことを特徴とする。
As described above, the inspection signal input from one inspection electrode terminal can be input only to an arbitrary amplifier by switching the switch circuit, and the electrical characteristics can be inspected.
A semiconductor device according to
以上により、検査用電極端子から入力された検査信号を、スイッチ回路の切り替えにより任意の系統の増幅器群にのみ入力して、その電気特性を検査することができるため、検査用電極端子の数を削減することができる。 As described above, the inspection signal input from the inspection electrode terminal can be input only to an amplifier group of an arbitrary system by switching the switch circuit, and the electrical characteristics can be inspected. Can be reduced.
また、本発明の請求項６記載の半導体装置検査方法は、請求項５に記載の半導体装置を検査するに際し、前記１つの検査用電極端子に検査信号を入力し、前記スイッチ回路の切り替えにより、検査対象とする任意の増幅器群を選択し、前記任意の増幅器群の電気特性を検査する方法としたことを特徴とする。
In the semiconductor device inspection method according to
以上により、検査用電極端子から入力された検査信号を、スイッチ回路の切り替えにより任意の系統の増幅器群にのみ入力して、電気特性を検査することができ、また、１つの検査信号によって複数の増幅器の信号入力を行うことができる。 As described above, the inspection signal input from the inspection electrode terminal can be input only to the amplifier group of an arbitrary system by switching the switch circuit, and the electrical characteristics can be inspected. An amplifier signal can be input.
本発明によれば、検査対象となる回路が同一チップ内に複数個ある場合でも、チップ上の検査用電極端子を、検査対象の回路数と同数設けることなく必要最小限に抑えることができる。 According to the present invention, even when there are a plurality of circuits to be inspected in the same chip, the number of inspection electrode terminals on the chip can be suppressed to the minimum necessary without providing the same number as the number of circuits to be inspected.
そのため、検査用電極端子の数を削減することができ、半導体チップの面積を削減するとともにコストを低減することができる。
また、チップ上の１つの検査用電極端子に入力した検査信号により、複数回路の電気的特性を測定することができるため、検査時間を短縮することができる。なお、前記検査信号により同時に検査することも可能である。
Therefore, the number of inspection electrode terminals can be reduced, and the area of the semiconductor chip can be reduced and the cost can be reduced.
In addition, since the electrical characteristics of a plurality of circuits can be measured by an inspection signal input to one inspection electrode terminal on the chip, the inspection time can be shortened. It is also possible to inspect simultaneously with the inspection signal.
また、カレントミラー回路のミラー係数の調整によって異なる特性の複数回路の電気特性を測定できるため、検査規格の統一が可能となる。
さらに、スイッチ回路の切り替えによって任意の検査対象の回路の測定ができるため、不具合解析の際に、不具合箇所の断定が容易にできる。
Further, since the electrical characteristics of a plurality of circuits having different characteristics can be measured by adjusting the mirror coefficient of the current mirror circuit, it is possible to unify inspection standards.
Furthermore, since any circuit to be inspected can be measured by switching the switch circuit, it is possible to easily determine the location of the failure at the time of failure analysis.
さらにまた、検査用電極端子の数を削減できるため端子と基板の間に発生する寄生容量が減り、増幅器１つあたりに影響する寄生容量を低減できるので、増幅器の高周波特性を向上することができる。 Furthermore, since the number of inspection electrode terminals can be reduced, the parasitic capacitance generated between the terminals and the substrate is reduced, and the parasitic capacitance affecting one amplifier can be reduced, so that the high frequency characteristics of the amplifier can be improved. .
以下、本発明の実施の形態を示す半導体装置および半導体装置検査方法について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体装置および半導体装置検査方法を説明する。
Hereinafter, a semiconductor device and a semiconductor device inspection method according to embodiments of the present invention will be specifically described with reference to the drawings.
(Embodiment 1)
A semiconductor device and a semiconductor device inspection method according to the first embodiment of the present invention will be described.
図１は本実施の形態１の半導体装置の構成を示す回路ブロック図である。本実施の形態１の半導体装置は、図１に示すように、増幅器を複数設けて半導体チップ化しており、この半導体チップ１において、検査用電極端子２は伝達回路３に接続し、伝達回路３の各出力を各増幅器４、５、６の入力端子に接続する。なお、図１に示した構成を、１つの半導体チップ内に複数有しても構わない。
FIG. 1 is a circuit block diagram showing the configuration of the semiconductor device according to the first embodiment. As shown in FIG. 1, the semiconductor device according to the first embodiment is provided with a plurality of amplifiers to form a semiconductor chip. In this
次に、半導体チップ１上の複数の増幅器４、５、６の電気特性を検査信号によって測定する検査方法について説明する。
半導体チップ１上の検査用電極端子２に検査信号を入力し、伝達回路３により複数の増幅器４、５、６に信号が各々伝達され、複数の増幅器４、５、６により信号が増幅・演算されて出力される。これらの出力をそれぞれ測定することにより、各増幅器４、５、６の電気特性を評価する。
Next, an inspection method for measuring the electrical characteristics of the plurality of
An inspection signal is input to the
本実施の形態によれば、検査用電極端子の数の減少により、チップ面積の削減およびコストダウンが可能となる。さらに検査用電極端子と基板の間に発生する寄生容量も低減するため、増幅器１つあたりに影響する寄生容量も低減し、増幅器の高周波特性を向上することができる。また、１つの検査用電極端子２に入力した検査信号を用いて、半導体チップ１上の複数の増幅器４、５、６の電気特性を検査することができ、検査時間の短縮も可能となる。
（実施の形態２）
本発明の実施の形態２の半導体装置および半導体装置検査方法を説明する。
According to the present embodiment, the chip area can be reduced and the cost can be reduced by reducing the number of inspection electrode terminals. Furthermore, since the parasitic capacitance generated between the inspection electrode terminal and the substrate is also reduced, the parasitic capacitance affecting one amplifier can be reduced, and the high frequency characteristics of the amplifier can be improved. In addition, the electrical characteristics of the plurality of
(Embodiment 2)
A semiconductor device and a semiconductor device inspection method according to the second embodiment of the present invention will be described.
図２は本実施の形態２の半導体装置の構成を示す回路ブロック図である。図３は本実施の形態２の半導体装置におけるカレントミラー回路の構成を示す回路図である。
本実施の形態２の半導体装置は、図２に示すように、図１の伝達回路３をカレントミラー回路７で構成して半導体チップ化している。また、図３に示すように、検査用電極端子２はカレントミラー回路７に接続し、カレントミラー回路７の各出力端子８、９、１０を各増幅器４、５、６の各入力端子１１、１２、１３に接続する。ただし、図３に示すカレントミラー回路７は一構成例であり、同等の機能を有するカレントミラー回路を用いてもよい。
FIG. 2 is a circuit block diagram showing a configuration of the semiconductor device according to the second embodiment. FIG. 3 is a circuit diagram showing a configuration of a current mirror circuit in the semiconductor device of the second embodiment.
In the semiconductor device according to the second embodiment, as shown in FIG. 2, the transmission circuit 3 of FIG. 3, the
次に、本実施の形態の半導体装置検査方法について説明する。
図３に示すように、検査用電極端子２に電流信号を入力すると、カレントミラー回路７により、入力された電流はミラーされて端子８、９、１０に同一の電流が流れるので、増幅器４、５、６には入力信号に比例した電流が流れる。このようにして検査用電極端子２に入力された電流信号がミラーされて各増幅器４、５、６に入力されるため、１つの検査用電極端子から１つの増幅器に入力した場合と同等の効果が得られる。
Next, the semiconductor device inspection method of this embodiment will be described.
As shown in FIG. 3, when a current signal is input to the
本実施の形態によれば、各増幅器４、５、６に入力信号に比例した電流が流れる状態は、１つの検査用電極端子から電流信号を１つの増幅器に入力した場合と同等になり、１つの検査用電極端子２に入力した検査信号を用いて各増幅器４、５、６をそれぞれ検査することができるため、検査用電極端子の数を減少させることができ、チップ面積の削減およびコストダウンが可能となる。さらに検査用電極端子と基板の間に発生する寄生容量も低減するため、増幅器１つあたりに影響する寄生容量も低減し、増幅器の高周波特性を向上することができる。また、１つの検査用電極端子２に入力した検査信号を用いて、半導体チップ１上の複数の増幅器４、５、６の電気特性を検査することができ、検査時間の短縮も可能となる。
According to the present embodiment, the state in which a current proportional to the input signal flows through each
なお、本実施の形態において、各増幅器４、５、６の特性、例えばゲインが異なる場合は、各増幅器４、５、６に入力する電流を、カレントミラー回路７のミラー係数を各増幅器４、５、６の検査に最適な任意の電流量に変えることができる。ミラー係数の調整は、抵抗１８、１９、２０の値およびトランジスタの並列数により行うことができる。
In the present embodiment, when the characteristics, for example, gains of the
この場合は、検査規格を統一することが可能となり、１つの検査用電極端子２に入力した検査信号を用いた場合でも、各増幅器４、５、６のＤレンジにそれぞれ個別に対応させることができるため、増幅器４、５、６のＤレンジをオーバーしてしまい検査ができなくなるということを防ぐことができる。さらに、検査規格を統一することにより、検査プログラムの作成が容易になり、デバッグが容易になる。
（実施の形態３）
本発明の実施の形態３の半導体装置および半導体装置検査方法を説明する。
In this case, it is possible to unify the inspection standard, and even when the inspection signal input to one
(Embodiment 3)
A semiconductor device and a semiconductor device inspection method according to Embodiment 3 of the present invention will be described.
図４は本実施の形態３の半導体装置の構成を示す回路ブロック図である。図５は本実施の形態３の半導体装置における差動回路の構成を示す回路図である。
本実施の形態３の半導体装置は、図４に示すように、図１の伝達回路３を差動回路１４で構成して半導体チップ化している。また、図５に示すように、検査用電極端子２は差動回路１４に接続し、差動回路１４の各出力端子１５、１６、１７を各増幅器４、５、６の各入力端子１１、１２、１３に接続する。ただし、図５に示す差動回路１４は一構成例であり、同等の機能を有する差動回路を用いてもよい。
次に、本実施の形態の半導体装置検査方法について説明する。
FIG. 4 is a circuit block diagram showing a configuration of the semiconductor device according to the third embodiment. FIG. 5 is a circuit diagram showing a configuration of a differential circuit in the semiconductor device of the third embodiment.
As shown in FIG. 4, the semiconductor device according to the third embodiment is configured as a semiconductor chip by configuring the transmission circuit 3 of FIG. Further, as shown in FIG. 5, the
Next, the semiconductor device inspection method of this embodiment will be described.
検査用電極端子２に電圧信号を入力し、差動回路１４により電流信号に変換され、複数の増幅器４、５、６に電流信号が各々伝達され、複数の増幅器４、５、６により信号が増幅・演算されて出力される。この出力を測定することにより、各増幅器４、５、６の電気特性を評価する。
A voltage signal is input to the
本実施の形態によれば、１つの検査用電極端子２に入力した検査信号を用いて各増幅器４、５、６をそれぞれ検査することができるため、検査用電極端子の数を減少させることができ、チップ面積の削減およびコストダウンが可能となる。さらに検査用電極端子と基板の間に発生する寄生容量も低減するため、増幅器１つあたりに影響する寄生容量も低減し、増幅器の高周波特性を向上することができる。また、１つの検査用電極端子２に入力した検査信号を用いて、半導体チップ１上の複数の増幅器４、５、６の電気特性を検査することができ、検査時間の短縮も可能となる。
（実施の形態４）
本発明の実施の形態４の半導体装置および半導体装置検査方法を説明する。
According to the present embodiment, each
(Embodiment 4)
A semiconductor device and a semiconductor device inspection method according to
図６は本実施の形態４の半導体装置の構成を示す回路ブロック図である。図７は本実施の形態４の半導体装置におけるスイッチ回路とカレントミラー回路の構成を示す回路図である。 FIG. 6 is a circuit block diagram showing a configuration of the semiconductor device according to the fourth embodiment. FIG. 7 is a circuit diagram showing the configuration of the switch circuit and the current mirror circuit in the semiconductor device of the fourth embodiment.
本実施の形態４の半導体装置は、図６に示すように、図１の伝達回路３をスイッチ回路２１を接続したカレントミラー回路２２で構成して半導体チップ化している。図６のスイッチ回路２１およびカレントミラー回路２２は、図７のスイッチ回路２３およびカレントミラー回路２４で構成する。図７に示すように、検査用電極端子２はカレントミラー回路２４に接続し、カレントミラー回路２４の各出力端子２５、２６を各増幅器４、５の各入力端子１１、１２に接続する。ただし、図７に示すスイッチ回路２３およびカレントミラー回路２４は一構成例であり、同等の機能を有するスイッチ回路およびカレントミラー回路を用いてもよい。なお、図７では増幅器が２つの場合について説明したが、増幅器の数が３つ以上の場合は、スイッチ回路２３を組み合わせるなどして、スイッチの数を増やすことで実施可能となる。
次に本実施の形態の半導体装置検査方法について説明する。
As shown in FIG. 6, the semiconductor device of the fourth embodiment is configured as a semiconductor chip by configuring the transmission circuit 3 of FIG. 1 with a
Next, a semiconductor device inspection method according to the present embodiment will be described.
検査用電極端子２に電流信号を入力すると、スイッチ端子２７がＨｉｇｈ（Ｈレベル）のときは、端子２８には電流が流れないため端子２５に電流が流れ、端子２５に接続された端子１１に電流が流れるため、増幅器４に電流信号が伝達される。このとき、端子２９には電流が流れるため端子２６には電流が流れず、端子２６に接続された端子１２にも電流が流れないため、増幅器５には電流信号が伝達されない。
When a current signal is input to the
逆にスイッチ端子２７がＬｏｗ（Ｌレベル）のときは、端子２９には電流が流れないため端子２６に電流が流れ、端子２６に接続された端子１２に電流が流れるため、増幅器５に電流信号が伝達される。このとき、端子２８には電流が流れるため端子２５には電流が流れず、端子２５に接続された端子１１にも電流が流れないため、増幅器４には電流信号が伝達されない。
On the contrary, when the
このようにして、スイッチ端子２７の電位レベル（ＨあるいはＬ）を切り替えることにより、任意の増幅器４もしくは５に電流信号が伝達され、その任意の増幅器４もしくは５により信号が増幅・演算されて出力される。この出力を測定することにより、任意の増幅器４もしくは５の電気特性を評価する。
In this way, by switching the potential level (H or L) of the
本実施の形態によれば、１つの検査用電極端子２に入力した検査信号を用いて各増幅器４、５をそれぞれ検査することができるため、検査用電極端子の数を減少させることができ、チップ面積の削減およびコストダウンが可能となる。さらに検査用電極端子と基板の間に発生する寄生容量も低減するため、増幅器１つあたりに影響する寄生容量も低減し、増幅器の高周波特性を向上することができる。また、任意の増幅器のみの測定ができるため、不具合解析の際の不具合箇所の断定が容易になる。
（実施の形態５）
本発明の実施の形態５の半導体装置および半導体装置検査方法を説明する。
According to the present embodiment, each of the
(Embodiment 5)
A semiconductor device and a semiconductor device inspection method according to a fifth embodiment of the present invention will be described.
本実施の形態５の半導体装置の構成は図６に示す実施の形態４の回路ブロック図と同一である。図８は本実施の形態５の半導体装置におけるスイッチ回路とカレントミラー回路の構成を示す回路図である。 The configuration of the semiconductor device of the fifth embodiment is the same as the circuit block diagram of the fourth embodiment shown in FIG. FIG. 8 is a circuit diagram showing the configuration of the switch circuit and the current mirror circuit in the semiconductor device of the fifth embodiment.
本実施の形態５の半導体装置は、図６に示すように、実施の形態４の半導体装置と同一であり、図１の伝達回路３をスイッチ回路２１を接続したカレントミラー回路２２で構成して半導体チップ化している。また、本実施の形態５の半導体装置では、図６のスイッチ回路２１およびカレントミラー回路２２は、図８のスイッチ回路３０およびカレントミラー回路３１で構成する。図８に示すように、検査用電極端子２はカレントミラー回路３１に接続し、カレントミラー回路３１の各出力端子３２、３３、３４、３５、３６、３７を各増幅器４、５、６、３８、３９、４０の各入力端子１１、１２、１３、４１、４２、４３に接続する。
As shown in FIG. 6, the semiconductor device of the fifth embodiment is the same as the semiconductor device of the fourth embodiment, and the transmission circuit 3 of FIG. 1 is configured by a
ただし、図８に示すスイッチ回路３０およびカレントミラー回路３１は一構成例であり、同等の機能を有するスイッチ回路およびカレントミラー回路を用いてもよい。なお、図８では増幅器群が２つの場合について説明したが、増幅器群の数が３つ以上の場合は、スイッチ回路３０を組み合わせるなどして、スイッチの数を増やすことで実施可能となる。
However, the
次に本実施の形態の半導体装置検査方法について説明する。
検査用電極端子２に電流信号を入力すると、スイッチ端子４４がＨｉｇｈ（Ｈレベル）のときは、端子４５、４６、４７には電流が流れないため端子３２、３３、３４に電流が流れ、端子３２、３３、３４に接続された端子１１、１２、１３に電流が流れるため、増幅器群４、５、６に電流信号が伝達される。このとき、端子４８、４９、５０には電流が流れるため端子３５、３６、３７には電流が流れず、端子３５、３６、３７に接続された端子４１、４２、４３にも電流が流れないため、増幅器群３８、３９、４０には電流信号が伝達されない。
Next, a semiconductor device inspection method according to the present embodiment will be described.
When a current signal is input to the
逆に、スイッチ端子４４がＬｏｗ（Ｌレベル）のときは、端子４８、４９、５０には電流が流れないため端子３５、３６、３７に電流が流れ、端子３５、３６、３７に接続された端子４１、４２、４３に電流が流れるため、増幅器群３８、３９、４０に電流信号が伝達される。このとき、端子４５、４６、４７には電流が流れるため端子３２、３３、３４には電流が流れず、端子３２、３３、３４に接続された端子１１、１２、１３にも電流が流れないため、増幅器群４、５、６には電流信号が伝達されない。
Conversely, when the switch terminal 44 is Low (L level), no current flows through the
このようにして、スイッチ端子４４の電位レベル（ＨあるいはＬ）を切り替えることにより、任意の系統の増幅器群４、５、６もしくは３８、３９、４０に電流信号が各々伝達され、それらの任意の系統の増幅器群４、５、６もしくは３８、３９、４０により信号が増幅・演算されて出力される。これらの出力を測定することにより、任意の系統の増幅器群４、５、６もしくは３８、３９、４０の電気特性を評価する。
In this way, by switching the potential level (H or L) of the switch terminal 44, current signals are transmitted to the
本実施の形態によれば、１つの検査用電極端子２に入力した検査信号を用いて各増幅器４、５、６および各増幅器３８、３９、４０をそれぞれ検査することができるため、検査用電極端子の数を減少させることができ、チップ面積の削減およびコストダウンが可能となる。さらに検査用電極端子と基板の間に発生する寄生容量も低減するため、増幅器１つあたりに影響する寄生容量も低減し、増幅器の高周波特性を向上することができる。また、任意の増幅器群のみの測定ができるため、不具合解析の際の不具合箇所の断定が容易になる。
According to the present embodiment, each of the
本発明の半導体装置および半導体装置検査方法は、検査対象となる回路が同一チップ内に複数個ある場合でも、チップ上の検査用電極端子を、検査対象の回路数と同数設けることなく必要最小限に抑えて、半導体チップの面積を削減することができるとともに、チップ上の１つの検査用電極端子に入力した検査信号により、複数回路の電気的特性を測定することができ、検査時間を短縮することができるものであり、半導体装置として、複数の検査対象の回路などを有する半導体チップなどの検査技術に適用することができる。 In the semiconductor device and the semiconductor device inspection method of the present invention, even when there are a plurality of circuits to be inspected in the same chip, the minimum number of electrode terminals for inspection on the chip is not provided as many as the number of circuits to be inspected. As a result, the area of the semiconductor chip can be reduced, and the electrical characteristics of a plurality of circuits can be measured by an inspection signal input to one inspection electrode terminal on the chip, thereby shortening the inspection time. Therefore, the semiconductor device can be applied to an inspection technique for a semiconductor chip having a plurality of circuits to be inspected.
１ 半導体チップ
２ 検査用電極端子
３ 伝達回路
４〜６ 増幅器
７ カレントミラー回路
８〜１３ 端子
１４ 差動回路
１５〜１７ 端子
１８〜２０ 抵抗
２１ スイッチ回路
２２ カレントミラー回路
２３ スイッチ回路
２４ カレントミラー回路
２５、２６ 端子
２７ スイッチ端子
２８、２９ 端子
３０ スイッチ回路
３１ カレントミラー回路
３２〜３７ 端子
３８〜４０ 増幅器
４１〜４３ 端子
４４ スイッチ端子
４５〜５０ 端子
DESCRIPTION OF
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004071835A JP4408726B2 (en) | 2004-03-15 | 2004-03-15 | Semiconductor device and semiconductor device inspection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004071835A JP4408726B2 (en) | 2004-03-15 | 2004-03-15 | Semiconductor device and semiconductor device inspection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005257574A JP2005257574A (en) | 2005-09-22 |
| JP4408726B2 true JP4408726B2 (en) | 2010-02-03 |
Family
ID=35083422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004071835A Expired - Fee Related JP4408726B2 (en) | 2004-03-15 | 2004-03-15 | Semiconductor device and semiconductor device inspection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4408726B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103760488B (en) * | 2014-01-09 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | Test pad shares circuit |
-
2004
- 2004-03-15 JP JP2004071835A patent/JP4408726B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005257574A (en) | 2005-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9322871B2 (en) | Current measurement circuit and method of diagnosing faults in same | |
| TWI264074B (en) | Measuring method, inspection method, inspection device, semiconductor device, method of manufacturing a semiconductor device, and method of manufacturing an element substrate | |
| US9726705B2 (en) | Sensor interface circuits | |
| JP2003098010A (en) | Device for measuring temperature of electronic circuit | |
| JP2011196813A (en) | Method and system of testing semiconductor integrated circuit | |
| JP4408726B2 (en) | Semiconductor device and semiconductor device inspection method | |
| US7550981B2 (en) | Circuit and method for determining potentiometer wiper resistance | |
| JP2007040771A (en) | Semiconductor device for noise measurement | |
| JP4735250B2 (en) | Measuring device | |
| KR100370932B1 (en) | Semiconductor device | |
| JP5500333B2 (en) | DC test equipment and semiconductor test equipment | |
| JP6197573B2 (en) | Switching element inspection method and electronic circuit unit | |
| JP4876026B2 (en) | Board inspection equipment | |
| KR100816230B1 (en) | Voltage and current tester for semiconductor | |
| JP2004200979A (en) | Semiconductor integrated circuit | |
| JP2009053007A (en) | Test method of semiconductor device, relay circuit, and probe card | |
| JP4744884B2 (en) | Wafer inspection apparatus and wafer inspection method | |
| CN117544121A (en) | Differential amplifier and trimming and calibrating method for instrument amplifier | |
| US7141984B2 (en) | Switching circuit for current measurement range resistor and current measurement apparatus including switching circuit | |
| JPH10300823A (en) | Prober inspection method | |
| JP2001305173A (en) | Measuring circuit for operational amplifier and its measuring method | |
| JP2009300300A (en) | Circuit inspection method and inspection circuit | |
| CN114966164A (en) | Apparatus and method for measuring device current of device under test | |
| JPH06331700A (en) | Gnd buffer circuit for ic tester | |
| KR950012292B1 (en) | Checking signal input device for p.c.b |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |