JP6197573B2 - Switching element inspection method and electronic circuit unit - Google Patents
Switching element inspection method and electronic circuit unit Download PDFInfo
- Publication number
- JP6197573B2 JP6197573B2 JP2013220063A JP2013220063A JP6197573B2 JP 6197573 B2 JP6197573 B2 JP 6197573B2 JP 2013220063 A JP2013220063 A JP 2013220063A JP 2013220063 A JP2013220063 A JP 2013220063A JP 6197573 B2 JP6197573 B2 JP 6197573B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- inspection
- test
- test voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
- G01R31/3277—Testing of circuit interrupters, switches or circuit-breakers of low voltage devices, e.g. domestic or industrial devices, such as motor protections, relays, rotation switches
Description
本発明は、スイッチング素子検査方法及び電子回路ユニットに関し、特に並列接続されたスイッチング素子を含む電子回路ユニットのスイッチング素子検査方法に関する。 The present invention relates to a switching element inspection method and an electronic circuit unit, and more particularly to a switching element inspection method for an electronic circuit unit including switching elements connected in parallel.
負荷回路と電源との間に電源スイッチを設け、負荷への電源供給を制御することが行われている。近年、負荷回路の消費電力が増加したことに伴い、この電源スイッチにも高い電流供給能力が要求されている。そこで、電源スイッチの電流供給能力を向上させる手段の1つとして、スイッチング素子を並列接続することが行われている。 A power switch is provided between the load circuit and the power source to control power supply to the load. In recent years, with the increase in power consumption of the load circuit, this power switch is also required to have a high current supply capability. Therefore, as one means for improving the current supply capability of the power switch, switching elements are connected in parallel.
また、このような並列接続されたスイッチング素子を有する電子回路ユニットについても、電子回路ユニットに搭載されたスイッチング素子が正しく機能していることを保証するテストを行うことが、他の電子回路ユニット同様に求められる。そこで、並列接続された回路素子をテストする方法が特許文献1に開示されている。
In addition, for electronic circuit units having such switching elements connected in parallel, it is possible to perform a test to ensure that the switching elements mounted on the electronic circuit unit function correctly, as with other electronic circuit units. Is required. Therefore,
特許文献1では、並列接続された複数のインバータを有し、当該複数のインバータを構成する複数のトランジスタを個別に制御する信号をデコーダにより生成することで、複数のトランジスタを個別にテストする。
In
しかしながら、電流供給能力を向上させるために並列接続された複数のスイッチング素子は、通常一括して制御される。そのため、特許文献1に記載の技術のように、並列接続された複数のスイッチング素子を個別にテストするためにデコーダ等の通常の状態とは異なる信号状態を生成する回路を設けることは、回路素子の増加、或いは、回路の実装面積の増加を招くため問題である。
However, a plurality of switching elements connected in parallel to improve the current supply capability are usually controlled collectively. Therefore, as in the technique described in
本発明は、上記事情に鑑みてなされたものであり、テストのために追加される回路を少なくしながら、並列接続された複数のスイッチング素子を有する電子回路ユニットにおいてスイッチング素子を個別に検査することで信頼性を向上させることを目的とするものである。 The present invention has been made in view of the above circumstances, and individually inspects switching elements in an electronic circuit unit having a plurality of switching elements connected in parallel while reducing the number of circuits added for testing. The purpose is to improve reliability.
本発明にかかるスイッチング素子検査方法の一態様は、並列に接続された複数のスイッチング素子を含む電子回路ユニットを検査するスイッチング素子検査方法であって、前記スイッチング素子の第1の端子と第2の端子に、それぞれ第1の検査用端子と第2の検査用端子を設置するステップと、前記複数のスイッチング素子から選択した1つの検査対象スイッチング素子の制御端子に検査信号を与える検査信号入力端子を設置するステップと、前記検査信号として前記検査対象スイッチング素子の閾値電圧よりも大きな第1のテスト電圧を印加するステップと、前記第1の検査用端子と、前記第2の検査用端子と、の間の電圧差を検査するステップと、を有する。 One aspect of the switching element inspection method according to the present invention is a switching element inspection method for inspecting an electronic circuit unit including a plurality of switching elements connected in parallel, wherein the first terminal and the second terminal of the switching element A test signal input terminal for providing a test signal to a control terminal of one test target switching element selected from the plurality of switching elements; A step of installing, a step of applying a first test voltage larger than a threshold voltage of the inspection target switching element as the inspection signal, the first inspection terminal, and the second inspection terminal. Checking the voltage difference between.
本発明にかかる電子回路ユニットの一態様は、電源供給端子と出力端子との間に並列に接続される複数のスイッチング素子と、前記複数のスイッチング素子を制御する制御信号を前記複数のスイッチング素子に一括して与える制御信号生成回路と、前記制御信号生成回路と前記複数のスイッチング素子との間に設けられ、前記複数のスイッチング素子毎に制御端子に電圧を与える複数のテストパッドを備えるテスト電圧生成回路と、を有し、前記テスト電圧生成回路は、テスト対象の検査対象スイッチング素子に対応するテストパッドに与えられる第1のテスト電圧から、前記複数のスイッチング素子の閾値電圧よりも小さな第2のテスト電圧を生成し、検査対象スイッチング素子以外の非検査対象スイッチング素子に前記第2のテスト電圧を与える。 In one aspect of the electronic circuit unit according to the present invention, a plurality of switching elements connected in parallel between a power supply terminal and an output terminal, and a control signal for controlling the plurality of switching elements are supplied to the plurality of switching elements. Test voltage generation comprising: a control signal generation circuit that collectively applies; and a plurality of test pads that are provided between the control signal generation circuit and the plurality of switching elements and apply a voltage to a control terminal for each of the plurality of switching elements The test voltage generation circuit includes a second test voltage that is lower than a threshold voltage of the plurality of switching elements, based on a first test voltage applied to a test pad corresponding to the test target switching element. A test voltage is generated, and the second test voltage is applied to a non-test target switching element other than the test target switching element. Give.
本発明によれば、並列接続された複数のスイッチング素子を有する電子回路ユニットの信頼性を向上させることができる。 According to the present invention, the reliability of an electronic circuit unit having a plurality of switching elements connected in parallel can be improved.
以下、図面を参照して本発明の実施の形態について説明する。まず、本発明にかかるスイッチング素子検査方法において検査対象となる電子回路ユニットについて説明する。そこで、図1に実施の形態1にかかる電子回路ユニット1のブロック図を示す。この電子回路ユニットは、例えば、PCB(Printed Circuit Board)基板の上にスイッチング素子、スイッチング素子を制御する制御回路(例えば、ゲート駆動回路)、及び、その他付随する回路素子が実装されたものである。また、電子回路ユニットには、スイッチング素子に供給する電源と、制御回路等のその他回路素子に供給される電源とが個別に供給されるものとする。なお、制御回路等のスイッチング素子以外の素子に対する電源供給は、スイッチング素子に供給される電源からPCB基板上に搭載される電源回路を用いて行っても良い。また、以下の説明では、スイッチング素子以外の回路素子に対する電源供給経路については説明を省略する。
Embodiments of the present invention will be described below with reference to the drawings. First, an electronic circuit unit to be inspected in the switching element inspection method according to the present invention will be described. FIG. 1 is a block diagram of the
図1に示すように、実施の形態1にかかる電子回路ユニット1は、制御回路(例えば、ゲート駆動回路10)、スイッチング素子(例えば、スイッチングトランジスタM1、M2)、電源供給端子VCC、出力端子OUT、ドレインパッドPADd、ソースパッドPADs、テストパッドPAD1、PAD2を有する。
As shown in FIG. 1, the
ゲート駆動回路10は、複数のスイッチング素子(例えば、スイッチングトランジスタM1、M2)を制御する制御信号をスイッチングトランジスタM1、M2に一括して与える。また、ゲート駆動回路10は、ゲート制御信号生成回路11及びテスト電圧生成回路12を有する。ゲート駆動回路10では、スイッチングトランジスタM1、M2の制御端子(例えば、ゲート端子)に一括で与える制御信号をゲート制御信号生成回路11で生成する。また、ゲート駆動回路10では、ゲート制御信号生成回路11で生成された制御信号の電圧を、テスト電圧生成回路12を用いてスイッチングトランジスタM1、M2の制御に適した電圧に変換する。
The
テスト電圧生成回路12は、上記したように、通常動作において制御信号の電圧をスイッチングトランジスタM1、M2の制御に適した電圧に変換するものではある。しかし、実施の形態1では、テスト電圧生成回路12が、テスト時にゲート駆動回路10内に設けられるテストパッドPAD1、PAD2に与えられる検査信号からスイッチングトランジスタM1、M2のゲートに与える電圧を生成するものであるため、説明のために、テスト電圧生成回路と称した。つまり、テスト電圧生成回路12は、ゲート駆動回路10において通常動作で用いられものであり、テストのために新たに設けられるものではない。このテスト電圧生成回路12の詳細は後述する。
As described above, the test
ゲート制御信号生成回路11は、例えば、電源電圧VCCを昇圧した電圧をスイッチングトランジスタM1、M2を導通状態とする制御信号として出力する。また、ゲート制御信号生成回路11は、図示しない他の回路からの指示に基づき制御信号をハイレベル(例えば、昇圧電圧)とするかロウレベルとするかを切り替える。
The gate control
スイッチングトランジスタM1、M2は、電源電圧VCCが与えられる電源端子と出力端子OUTとの間に並列接続される。スイッチングトランジスタM1、M2の制御端子(例えば、ゲート)には、通常使用モードでは、ゲート制御信号生成回路11から同じ論理レベルの制御信号が与えられる。また、スイッチングトランジスタM1、M2のゲートには、テストモードにおいては異なる論理レベルの電圧が印加される。このテストモード時の動作の詳細は後述する。
The switching transistors M1 and M2 are connected in parallel between the power supply terminal to which the power supply voltage VCC is applied and the output terminal OUT. The control signals (for example, gates) of the switching transistors M1 and M2 are given control signals having the same logic level from the gate control
また、実施の形態1にかかる電子回路ユニット1の出力端子OUTと接地電圧GNDが与えられる接地端子との間には、負荷回路を擬似的に再現した負荷抵抗RLが接続される。また、電子回路ユニット1では、スイッチングトランジスタM1、M2の第1の端子(例えば、ドレイン端子)にドレインパッドPADdが設けられる。電子回路ユニット1では、スイッチングトランジスタM1、M2の第2の端子(例えば、ソース端子)にソースパッドPADsが設けられる。
A load resistor RL that simulates a load circuit is connected between the output terminal OUT of the
続いて、テスト電圧生成回路の詳細について説明する。ここでは、特に、テスト時を想定したテスト電圧生成回路12の構成について説明する。テスト電圧生成回路12は、ゲート制御信号生成回路11とスイッチングトランジスタM1、M2との間に設けられ、第1のテスト電圧から第2のテスト電圧を生成する。また、テスト電圧生成回路12は、複数のスイッチング素子毎にスイッチング素子のゲートに電圧を与える複数のテストパッドを備える。テスト電圧生成回路12は、第2のテスト電圧により、第1のテスト電圧がゲートに与えられる検査対象スイッチングトランジスタ以外の非検査対象スイッチングトランジスタを遮断状態とする。
Next, details of the test voltage generation circuit will be described. Here, the configuration of the test
また、テスト電圧生成回路12は、スイッチング素子毎に、ゲート制御信号生成回路11とスイッチングトランジスタのゲートとを接続する配線上に挿入される第1の抵抗と、第1の抵抗とスイッチングトランジスタのゲートとを接続する配線と接地端子との間に設けられる第2の抵抗と、を有する。図1に示す例では、抵抗R11がスイッチングトランジスタM1に対応して設けられる第1の抵抗であり、抵抗R12がスイッチングトランジスタM1に対応して設けられる第2の抵抗である。また、抵抗R21がスイッチングトランジスタM2に対応して設けられる第1の抵抗であり、抵抗R22がスイッチングトランジスタM2に対応して設けられる第2の抵抗である。
The test
より具体的には、抵抗R11は、ゲート制御信号生成回路11とスイッチングトランジスタM1のゲートとの間に設けられる。抵抗R12は、抵抗R11とスイッチングトランジスタM1のゲートとを接続する配線と接地端子との間に設けられる。そして、テスト電圧生成回路12では、抵抗R11とスイッチングトランジスタM1のゲートとを接続する配線にテストパッドPAD1が設けられる。また、抵抗R21は、ゲート制御信号生成回路11とスイッチングトランジスタM2のゲートとの間に設けられる。抵抗R22は、抵抗R21とスイッチングトランジスタM2のゲートとを接続する配線と接地端子との間に設けられる。そして、テスト電圧生成回路12では、抵抗R21とスイッチングトランジスタM2のゲートとを接続する配線にテストパッドPAD2が設けられる。つまり、テスト電圧生成回路12は、第1の抵抗とスイッチングトランジスタのゲートとを接続する配線にテスト電圧が印加される。テスト電圧は、図示していない検査装置から出力されるものである。
More specifically, the resistor R11 is provided between the gate control
ここで、テスト電圧生成回路12に印加される第1のテスト電圧と、テスト電圧生成回路12が生成する第2のテスト電圧との関係について説明する。この第1のテスト電圧は、電子回路ユニット1のテストモードにおいて図示していない検査装置から検査信号として与えられる物である。
Here, the relationship between the first test voltage applied to the test
実施の形態1にかかるスイッチング素子の検査方法では、電子回路ユニット1をテストモードとした場合、ゲート制御信号生成回路11の出力を遮断状態とする。そして、検査装置からテストの対象となる検査対象スイッチングトランジスタのゲートに接続されるテストパッドに第1のテスト電圧を印加すると共に、テスト電圧生成回路12により第2のテスト電圧を生成する。これにより、検査対象スイッチングトランジスタが導通状態となり、検査対象スイッチングトランジスタ以外の非検査対象スイッチングトランジスタを遮断状態とする。
In the switching element inspection method according to the first embodiment, when the
第1のテスト電圧と第2のテスト電圧との関係は、スイッチングトランジスタM1を検査対象とした場合、(1)式のような関係となる。この(1)式において、Vg1は、第1のテスト電圧であって、テストパッドPAD1に印加されるものである。Vg2は、第2のテスト電圧であって、スイッチングトランジスタM2のゲートに印加されるものである。Vth2は、非検査対象スイッチングトランジスタであるスイッチングトランジスタM2の閾値電圧である。また、R11、R21、R22はそれぞれ抵抗R11、R21、R22の抵抗値でる。
なお、第1の抵抗と第2の抵抗との関係が上記(1)式を満たせない場合、第2のテスト電圧として、非検査対象スイッチングトランジスタのゲートに接地電圧GNDを与えても良い。 If the relationship between the first resistance and the second resistance does not satisfy the above expression (1), the ground voltage GND may be applied to the gate of the non-inspected switching transistor as the second test voltage.
続いて、実施の形態1にかかるスイッチング素子検査方法について詳細に説明する。そこで、実施の形態1にかかるスイッチング素子検査方法の手順を示すフローチャートを図2に示す。 Subsequently, the switching element inspection method according to the first embodiment will be described in detail. FIG. 2 is a flowchart showing the procedure of the switching element inspection method according to the first embodiment.
図2に示すように、実施の形態1にかかるスイッチング素子検査方法では、まず電子回路ユニット1のドレインパッドPADd及びソースパッドPADsに検査装置の第1の検査用端子及び第2の検査用端子を設置すると共に、テストパッドPAD1、PAD2に制御信号入力端子を設置する(ステップS1)。なお、以下の説明では、第1の検査用端子、第2の検査用端子及び検査信号入力端子をプローブピンと称す。
As shown in FIG. 2, in the switching element inspection method according to the first embodiment, first, the first inspection terminal and the second inspection terminal of the inspection apparatus are provided on the drain pad PADd and the source pad PADs of the
続いて、実施の形態1にかかるスイッチング素子検査方法では、スイッチングトランジスタM1、M2に電源電圧VCCを印加する(ステップS2)。このステップS2では、テストパッドPAD1、PAD2には電圧が印加されおらず、かつ、ゲート制御信号生成回路11がオフ又は出力が遮断状態となっているため、ドレインパッドPADdが電源電圧VCCとなり、ソースパッドPADsが接地電圧GNDとなる。
Subsequently, in the switching element inspection method according to the first embodiment, the power supply voltage VCC is applied to the switching transistors M1 and M2 (step S2). In this step S2, since no voltage is applied to the test pads PAD1, PAD2, and the gate control
続いて、実施の形態1にかかるスイッチング素子検査方法では、テストパッドPAD1に検査信号として第1のテスト電圧Vg1を印加して、検査対象のスイッチングトランジスタM1のゲートに第1のテスト電圧Vg1を印加すると共に、非検査対象のスイッチングトランジスタM2のゲートに印加する第2のテスト電圧Vg2を生成する(ステップS3)。この第1のテスト電圧Vg1は、検査対象のスイッチングトランジスタM1を導通状態とするのに十分な電圧である。また、第2のテスト電圧Vg2は、(1)式で算出される電圧であり、スイッチングトランジスタM2を遮断状態とするのに十分な電圧である。 Subsequently, in the switching element inspection method according to the first embodiment, the first test voltage Vg1 is applied as the inspection signal to the test pad PAD1, and the first test voltage Vg1 is applied to the gate of the switching transistor M1 to be inspected. At the same time, a second test voltage Vg2 to be applied to the gate of the switching transistor M2 to be tested is generated (step S3). The first test voltage Vg1 is a voltage sufficient to bring the switching transistor M1 to be inspected into a conductive state. Further, the second test voltage Vg2 is a voltage calculated by the equation (1), and is a voltage sufficient to put the switching transistor M2 in the cutoff state.
続いて、実施の形態1にかかるスイッチング素子検査方法では、ドレインパッドPADdの電圧とソースパッドPADsの電圧とを測定して、検査対象のスイッチングトランジスタM1のドレイン・ソース間電圧が規定電圧Vpassよりも小さいか否かを判定する(ステップS4)。そして、ドレイン・ソース間電圧が規定電圧Vpassよりも大きいと判断された場合、スイッチングトランジスタM1の実装状態或いは素子特性に不具合があると判断して測定を終了する。一方、ドレイン・ソース間電圧が規定電圧Vpass以下であると判断された場合、スイッチングトランジスタM1の実装状態或いは素子特性は正しい状態であると判断してスイッチングトランジスタM1の測定を終了する。 Subsequently, in the switching element inspection method according to the first embodiment, the voltage of the drain pad PADd and the voltage of the source pad PADs are measured, and the voltage between the drain and source of the switching transistor M1 to be inspected is higher than the specified voltage Vpass. It is determined whether it is small (step S4). When it is determined that the drain-source voltage is greater than the specified voltage Vpass, it is determined that there is a problem in the mounting state or element characteristics of the switching transistor M1, and the measurement is terminated. On the other hand, when it is determined that the drain-source voltage is equal to or lower than the specified voltage Vpass, it is determined that the mounting state or element characteristics of the switching transistor M1 are correct, and the measurement of the switching transistor M1 is terminated.
続いて、実施の形態1にかかるスイッチング素子検査方法では、テストパッドPAD2に第1のテスト電圧Vg1を印加して、検査対象のスイッチングトランジスタM2のゲートに第1のテスト電圧Vg1を印加すると共に、非検査対象のスイッチングトランジスタM1のゲートに印加する第2のテスト電圧Vg2を生成する(ステップS5)。この第1のテスト電圧Vg1は、検査対象のスイッチングトランジスタM2を導通状態とするのに十分な電圧である。また、第2のテスト電圧Vg2は、(1)式で算出される電圧であり、スイッチングトランジスタM1を遮断状態とするのに十分な電圧である。 Subsequently, in the switching element inspection method according to the first exemplary embodiment, the first test voltage Vg1 is applied to the test pad PAD2, the first test voltage Vg1 is applied to the gate of the switching transistor M2 to be inspected, and A second test voltage Vg2 to be applied to the gate of the non-inspected switching transistor M1 is generated (step S5). The first test voltage Vg1 is a voltage sufficient to bring the switching transistor M2 to be inspected into a conductive state. Further, the second test voltage Vg2 is a voltage calculated by the equation (1), and is a voltage sufficient to put the switching transistor M1 in the cutoff state.
続いて、実施の形態1にかかるスイッチング素子検査方法では、ドレインパッドPADdの電圧とソースパッドPADsの電圧とを測定して、検査対象のスイッチングトランジスタM2のドレイン・ソース間電圧が規定電圧Vpassよりも小さいか否かを判定する(ステップS6)。そして、ドレイン・ソース間電圧が規定電圧Vpassよりも大きいと判断された場合、スイッチングトランジスタM2の実装状態或いは素子特性に不具合があると判断して測定を終了する。一方、ドレイン・ソース間電圧が規定電圧Vpass以下であると判断された場合、スイッチングトランジスタM2の実装状態或いは素子特性は正しい状態であると判断して測定を終了する。 Subsequently, in the switching element inspection method according to the first exemplary embodiment, the voltage of the drain pad PADd and the voltage of the source pad PADs are measured, and the drain-source voltage of the switching transistor M2 to be inspected is higher than the specified voltage Vpass. It is determined whether it is small (step S6). If it is determined that the drain-source voltage is greater than the specified voltage Vpass, it is determined that there is a problem in the mounting state or element characteristics of the switching transistor M2, and the measurement is terminated. On the other hand, when it is determined that the drain-source voltage is equal to or lower than the specified voltage Vpass, it is determined that the mounting state or element characteristic of the switching transistor M2 is correct, and the measurement is terminated.
続いて、実施の形態1にかかるスイッチング素子検査方法では、電子回路ユニット1のテストパッドから検査装置のプローブピンから外して測定を終了する(ステップS7)。 Subsequently, in the switching element inspection method according to the first exemplary embodiment, the measurement is finished by removing the probe pad of the inspection device from the test pad of the electronic circuit unit 1 (step S7).
なお、上記フローチャートにおける規定電圧Vpassは、スイッチングトランジスタのオン抵抗と、負荷抵抗RLに流れる電流として想定される出力電流値との積に基づき設定されるものである。 Note that the specified voltage Vpass in the flowchart is set based on the product of the ON resistance of the switching transistor and the output current value assumed as the current flowing through the load resistor RL.
上記説明より、実施の形態1にかかるスイッチング素子検査方法及び電子回路ユニットによれば、並列接続されたスイッチングトランジスタのゲートに個別に電圧を印加するテストパッドにより、複数のスイッチングトランジスタを個別に導通状態とすることができる。また、実施の形態1にかかるスイッチング素子検査方法では、テスト電圧生成回路12により検査対象のスイッチングトランジスタを導通状態とする第1のテスト電圧から非検査対象のスイッチングトランジスタを遮断状態とする第2のテスト電圧を生成することができる。そのため、実施の形態1にかかるスイッチング素子検査方法及び電子回路ユニット1を用いることで、1つの電圧出力と2つの電圧観測のみを行う検査装置により、1つの制御信号により一括して制御され、かつ、並列接続された複数のスイッチングトランジスタを個別に検査することができる。
From the above description, according to the switching element inspection method and the electronic circuit unit according to the first embodiment, the plurality of switching transistors are individually turned on by the test pads that individually apply voltages to the gates of the switching transistors connected in parallel. It can be. In the switching element inspection method according to the first embodiment, the test
また、実施の形態1にかかるスイッチング素子検査方法及び電子回路ユニット1によれば、テスト電圧生成回路12は、ゲート駆動回路10において通常使われる回路であり、上記動作を実現するために別途回路を追加する必要がない。
In addition, according to the switching element inspection method and the
ここで、上記効果をさらに説明するために、1つの電圧出力と2つの電圧観測のみを行う検査装置により、1つの制御信号により一括して制御され、かつ、並列接続された複数のスイッチングトランジスタを個別に検査する場合の電子回路ユニット100のブロック図を図3に示す。図3に示す例では、1つの電圧を印加することで2つのスイッチングトランジスタを導通状態とするために、ゲート制御信号生成回路11の出力にテストパッドPADgが設けられる。この図3に示す電子回路ユニット100は、テストパッドPADgにテスト電圧を印加することで、スイッチングトランジスタM1、M2の両方を一度の検査することができる。しかしながら、電子回路ユニット100では、スイッチングトランジスタM1、M2のいずれか一方の不具合があった場合であっても正常なスイッチングトランジスタにより、正常と判断されうるドレイン・ソース間電圧が測定されてしまう、誤判定が生じる可能性がある。
Here, in order to further explain the above-described effect, a plurality of switching transistors that are collectively controlled by one control signal and connected in parallel by an inspection apparatus that performs only one voltage output and two voltage observations are provided. FIG. 3 shows a block diagram of the
しかしながら、実施の形態1にかかるスイッチング素子検査方法及び電子回路ユニット1では、個別にスイッチングトランジスタを検査できるため、上記のような誤判定は発生しない。また、実施の形態1にかかるスイッチング素子検査方法及び電子回路ユニット1は、スイッチングトランジスタの誤判定が防止できることで、電子回路ユニット1の信頼性を向上させることができる。
However, in the switching element inspection method and the
なお、上記説明では、検査処理中は、ゲート制御信号生成回路11をオフ状態又は出力が遮断された状態とするとした。しかし、検査処理中にゲート制御信号生成回路11の出力をロウレベルとしてもよい。検査処理中にゲート制御信号生成回路11の出力をロウレベルとした場合、第1の抵抗と第2の抵抗の抵抗値に関わらず非検査対象のスイッチングトランジスタを遮断状態とすることができる。また、この場合、ゲート制御信号生成回路11の第2の抵抗は削除することもできる。
In the above description, it is assumed that the gate control
なお、実施の形態1にかかる電子回路ユニット1では、テスト電圧生成回路12が第1の抵抗及び第2の抵抗を有することで、ゲート制御信号生成回路11が設けられていない状態、或いは、ゲート制御信号生成回路11が確実に測定に影響しない状態とした状態で検査を実施出来る点で有利である。
In the
実施の形態2
実施の形態2では、実施の形態1にかかる電子回路ユニット1のスイッチングトランジスタの並列数をさらに多くした場合のスイッチング素子検査方法について説明する。そこで、実施の形態2にかかる電子回路ユニット2のブロック図を図4に示す。なお、実施の形態2の説明では、実施の形態1で説明した構成要素と同じ構成要素については、実施の形態1と同じ符号を付して説明を省略する。
In the second embodiment, a switching element inspection method when the number of parallel switching transistors of the
図4に示すように、実施の形態2にかかる電子回路ユニット2は、n個のスイッチングトランジスタが並列接続される。また、電子回路ユニット2は、n個のスイッチングトランジスタに制御信号を伝達する配線に、それぞれ、第1の抵抗(図4の抵抗R11〜Rn1)と第2の抵抗(図4の抵抗R12〜Rn2)とを有する。第1の抵抗は、制御信号を伝達する配線に直列に設けられるものであり、第2の抵抗は、制御信号を伝達する配線と接地端子との間に設けられるものである。また、図4では、抵抗R11〜Rn1と、抵抗12〜Rn2とを有する回路として、テスト電圧生成回路21を示した。また、テスト電圧生成回路11に変えてテスト電圧生成回路21を有するゲート駆動回路の符号を20とした。
As shown in FIG. 4, in the
また、テスト電圧生成回路21は、n個のスイッチングトランジスタのそれぞれに対応した複数のテストパッドPAD1〜PADnを有する。テストパッドPAD1〜PADnのうち検査対象として選択されたスイッチングトランジスタに対応するテストパッドには、スイッチングトランジスタを導通状態とする第1のテスト電圧が印加される。
The test
続いて、実施の形態2にかかるスイッチング素子検査方法の手順について説明する。そこで、図5に実施の形態2にかかるスイッチング素子検査方法の手順を示すフローチャートを示す。 Subsequently, a procedure of the switching element inspection method according to the second embodiment will be described. FIG. 5 is a flowchart showing the procedure of the switching element inspection method according to the second embodiment.
図5に示すように、実施の形態2にかかるスイッチング素子検査方法では、まず電子回路ユニット1のテストパッド(例えば、ドレインパッドPADd、ソースパッドPADs、テストパッドPAD1〜PADn)に検査装置のプローブピンを接続する(ステップS11)。
As shown in FIG. 5, in the switching element inspection method according to the second embodiment, first, test pins (for example, drain pad PADd, source pad PADs, test pads PAD1 to PADn) of the
続いて、実施の形態2にかかるスイッチング素子検査方法では、スイッチングトランジスタM1〜Mnに電源電圧VCCを印加する(ステップS12)。このステップS12では、テストパッドPAD1〜PADnには電圧が印加されおらず、かつ、ゲート制御信号生成回路11がオフ又は出力が遮断状態となっているため、ドレインパッドPADdが電源電圧VCCとなり、ソースパッドPADsが接地電圧GNDとなる。
Subsequently, in the switching element inspection method according to the second embodiment, the power supply voltage VCC is applied to the switching transistors M1 to Mn (step S12). In step S12, since no voltage is applied to the test pads PAD1 to PADn and the gate control
続いて、実施の形態2にかかるスイッチング素子検査方法では、検査対象のスイッチングトランジスタの番号をiとした場合、検査装置にて、選択するスイッチングトランジスタを1番目(つまり、i=1)に設定する(ステップS13)。その後、テストパッドPADiに第1のテスト電圧Vg1を印加して、検査対象のスイッチングトランジスタMiのゲートに第1のテスト電圧Vg1を印加すると共に、非検査対象のスイッチングトランジスタMjのゲートに印加する第2のテスト電圧Vg2を生成する(ステップS14)。なお、jはi以外の数字を示すものであり、n個のスイッチングトランジスタがある場合、i以外の1〜nの整数を示す。また、この第1のテスト電圧Vg1は、検査対象のスイッチングトランジスタMiを導通状態とするのに十分な電圧である。また、第2のテスト電圧Vg2は、(1)式で算出される電圧であり、スイッチングトランジスタMjを遮断状態とするのに十分な電圧である。 Subsequently, in the switching element inspection method according to the second embodiment, when the number of the switching transistor to be inspected is i, the inspection device sets the switching transistor to be selected first (that is, i = 1). (Step S13). Thereafter, the first test voltage Vg1 is applied to the test pad PADi, the first test voltage Vg1 is applied to the gate of the switching transistor Mi to be tested, and the first test voltage Vg1 is applied to the gate of the non-testing switching transistor Mj. 2 test voltage Vg2 is generated (step S14). J represents a number other than i, and when there are n switching transistors, it represents an integer of 1 to n other than i. Further, the first test voltage Vg1 is a voltage sufficient to bring the switching transistor Mi to be inspected into a conductive state. Further, the second test voltage Vg2 is a voltage calculated by the equation (1), and is a voltage sufficient to put the switching transistor Mj in a cut-off state.
続いて、実施の形態2にかかるスイッチング素子検査方法では、ドレインパッドPADdの電圧とソースパッドPADsの電圧とを測定して、検査対象のスイッチングトランジスタMiのドレイン・ソース間電圧が規定電圧Vpassよりも小さいか否かを判定する(ステップS15)。そして、ドレイン・ソース間電圧が規定電圧Vpassよりも大きいと判断された場合、スイッチングトランジスタMiの実装状態或いは素子特性に不具合があると判断して測定を終了する。一方、ドレイン・ソース間電圧が規定電圧Vpass以下であると判断された場合、スイッチングトランジスタMiの実装状態或いは素子特性は正しい状態であると判断する。 Subsequently, in the switching element inspection method according to the second embodiment, the voltage of the drain pad PADd and the voltage of the source pad PADs are measured, and the drain-source voltage of the switching transistor Mi to be inspected is higher than the specified voltage Vpass. It is determined whether it is small (step S15). When it is determined that the drain-source voltage is greater than the specified voltage Vpass, it is determined that there is a problem in the mounting state or element characteristics of the switching transistor Mi, and the measurement ends. On the other hand, when it is determined that the drain-source voltage is equal to or lower than the specified voltage Vpass, it is determined that the mounting state or element characteristic of the switching transistor Mi is correct.
続いて、実施の形態2にかかるスイッチング素子検査方法では、検査対象のスイッチングトランジスタの番号を示すiがn以上の値であるかを判断し(ステップS16)、iがnより小さい場合は、iを1つ増加させて(ステップS17)、ステップS14〜S15の処理を繰り返す。一方、ステップS16で検査対象のスイッチングトランジスタの番号を示すiがn以上の値であると判断された場合、電子回路ユニット2のテストパッドから検査装置のプローブピンから外して測定を終了する(ステップS18)。 Subsequently, in the switching element inspection method according to the second embodiment, it is determined whether i indicating the number of the switching transistor to be inspected is a value greater than or equal to n (step S16). Is incremented by 1 (step S17), and the processes of steps S14 to S15 are repeated. On the other hand, if it is determined in step S16 that i indicating the number of the switching transistor to be inspected is a value equal to or greater than n, the measurement is ended by removing the probe pad of the inspection device from the test pad of the electronic circuit unit 2 (step S16). S18).
上記説明より、実施の形態2にかかるスイッチング素子検査方法及び電子回路ユニット2においても、テスト電圧生成回路21を備えることで、1つの制御信号により一括して制御され、かつ、並列接続された複数のスイッチングトランジスタを個別に検査することができる。また、実施の形態2にかかるスイッチング素子検査方法及び電子回路ユニット2においても電子回路ユニット2の信頼性を高めることができる。また、実施の形態2においても、第2のテスト電圧Vg2を生成するために新たに追加する回路は必要ない。
From the above description, the switching element inspection method and the
上記説明は、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。例えば、上記実施の形態では、スイッチング素子として、MOS(Metal Oxide Semiconductor)型トランジスタを採用した例について説明したが、バイポーラ型トランジスタをスイッチング素子として利用することもできる。この場合、第1の端子はバイポーラトランジスタのコレクタ端子に相当し、第2の端子はバイポーラトランジスタのエミッタ端子に相当し、制御端子はバイポーラトランジスタのベース端子となる。 In the above description, the invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the embodiments already described, and various modifications can be made without departing from the scope of the invention. It goes without saying that changes are possible. For example, in the above-described embodiment, an example in which a MOS (Metal Oxide Semiconductor) transistor is employed as the switching element has been described. However, a bipolar transistor can be used as the switching element. In this case, the first terminal corresponds to the collector terminal of the bipolar transistor, the second terminal corresponds to the emitter terminal of the bipolar transistor, and the control terminal serves as the base terminal of the bipolar transistor.
1、2 電子回路ユニット
10、20 ゲート駆動回路
11 ゲート制御信号生成回路
12、21 テスト電圧生成回路
PADd ドレインパッド
PADs ソースパッド
PAD1、PAD2、PADm、PADn テストパッド
1, 2
Claims (10)
前記電子回路ユニットは、
前記複数のスイッチング素子を制御する制御信号を前記複数のスイッチング素子に一括して与える制御信号生成回路と、
前記制御信号生成回路と前記複数のスイッチング素子との間に設けられ、検査対象スイッチング素子の閾値電圧よりも大きな第1のテスト電圧から前記検査対象スイッチング素子以外の非検査対象スイッチング素子の制御端子に印加する第2のテスト電圧を生成するテスト電圧生成回路と、を有し、
前記テスト電圧生成回路は、前記スイッチング素子毎に、
前記制御信号生成回路と前記スイッチング素子の制御端子とを接続する配線上に挿入される第1の抵抗と、
前記第1の抵抗と前記スイッチング素子の制御端子とを接続する配線と接地端子との間に設けられる第2の抵抗と、を有し、
前記第1の抵抗と前記スイッチング素子の制御端子とを接続する配線に前記第1のテスト電圧が印加され、
前記スイッチング素子の第1の端子と第2の端子に、それぞれ第1の検査用端子と第2の検査用端子を設置するステップと、
前記複数のスイッチング素子から選択した1つの検査対象スイッチング素子の制御端子に検査信号を与える検査信号入力端子を設置するステップと、
前記検査信号として前記第1のテスト電圧を印加するステップと、
前記第1の検査用端子と、前記第2の検査用端子と、の間の電圧差を検査するステップと、
を有するスイッチング素子検査方法。 A switching element inspection method for inspecting an electronic circuit unit including a plurality of switching elements connected in parallel,
The electronic circuit unit is:
A control signal generation circuit that collectively gives control signals for controlling the plurality of switching elements to the plurality of switching elements;
Provided between the control signal generation circuit and the plurality of switching elements, from a first test voltage larger than a threshold voltage of the inspection target switching element to a control terminal of a non-inspection target switching element other than the inspection target switching element A test voltage generation circuit for generating a second test voltage to be applied,
The test voltage generation circuit, for each switching element,
A first resistor inserted on a wiring connecting the control signal generation circuit and a control terminal of the switching element;
A second resistor provided between a wiring connecting the first resistor and a control terminal of the switching element and a ground terminal;
The first test voltage is applied to a wiring connecting the first resistor and a control terminal of the switching element;
Installing a first inspection terminal and a second inspection terminal on the first terminal and the second terminal of the switching element, respectively;
Installing an inspection signal input terminal for supplying an inspection signal to a control terminal of one inspection target switching element selected from the plurality of switching elements;
Applying the first test voltage as the inspection signal;
Inspecting a voltage difference between the first inspection terminal and the second inspection terminal;
A switching element inspection method comprising:
前記検査対象スイッチング素子の制御端子に接続される前記第1の抵抗と、前記検査対象スイッチング素子以外の非検査対象スイッチング素子の制御端子に接続される前記第1の抵抗及び前記第2の抵抗と、から算出される第1の合成抵抗と、前記非検査対象スイッチング素子の制御端子に接続される前記第2の抵抗と、の抵抗比と、前記第1のテスト電圧と、の積が、前記非検査対象スイッチング素子の閾値電圧よりも小さくなるように設定される請求項1に記載のスイッチング素子検査方法。 The second test voltage is:
The first resistor connected to the control terminal of the inspection target switching element, the first resistor and the second resistance connected to the control terminal of a non-inspection switching element other than the inspection target switching element, , The product of the first test voltage and the resistance ratio of the first combined resistance calculated from the above, the second resistance connected to the control terminal of the non-test target switching element, and The switching element inspection method according to claim 1 , wherein the switching element inspection method is set to be smaller than a threshold voltage of a non-inspection target switching element.
前記第1の抵抗と前記スイッチング素子の制御端子とを接続する配線に設けられ、前記第1のテスト電圧が印加されるテストパッドが設けられる請求項1に記載のスイッチング素子検査方法。 The test voltage generation circuit includes:
Wherein the first resistor provided in a wiring connecting the control terminal of the switching element, the switching element inspecting method according to claim 1, the test pad of the first test voltage is applied is provided.
前記複数のスイッチング素子を制御する制御信号を前記複数のスイッチング素子に一括して与える制御信号生成回路と、
前記制御信号生成回路と前記複数のスイッチング素子との間に設けられ、前記複数のスイッチング素子毎に制御端子に電圧を与える複数のテストパッドを備えるテスト電圧生成回路と、を有し、
前記テスト電圧生成回路は、
テスト対象の検査対象スイッチング素子に対応するテストパッドに与えられる第1のテスト電圧から、前記複数のスイッチング素子の閾値電圧よりも小さな第2のテスト電圧を生成し、
検査対象スイッチング素子以外の非検査対象スイッチング素子に前記第2のテスト電圧を与える電子回路ユニット。 A plurality of switching elements connected in parallel between the power supply terminal and the output terminal;
A control signal generation circuit that collectively gives control signals for controlling the plurality of switching elements to the plurality of switching elements;
A test voltage generation circuit including a plurality of test pads provided between the control signal generation circuit and the plurality of switching elements and applying a voltage to a control terminal for each of the plurality of switching elements;
The test voltage generation circuit includes:
Generating a second test voltage smaller than a threshold voltage of the plurality of switching elements from a first test voltage applied to a test pad corresponding to the switching element to be tested;
An electronic circuit unit that applies the second test voltage to a non-inspection switching element other than the inspection object switching element.
前記制御信号生成回路と前記スイッチング素子の制御端子とを接続する配線上に挿入される第1の抵抗と、
前記第1の抵抗と前記スイッチング素子の制御端子とを接続する配線と接地端子との間に設けられる第2の抵抗と、を有し、
前記第1の抵抗と前記スイッチング素子の制御端子とを接続する配線に前記テストパッドが設けられる請求項7に記載の電子回路ユニット。 The test voltage generation circuit is provided for each of the plurality of switching elements.
A first resistor inserted on a wiring connecting the control signal generation circuit and a control terminal of the switching element;
A second resistor provided between a wiring connecting the first resistor and a control terminal of the switching element and a ground terminal;
The electronic circuit unit according to claim 7 , wherein the test pad is provided on a wiring connecting the first resistor and a control terminal of the switching element.
前記第1の抵抗と前記第2の抵抗とから算出される合成抵抗と前記第1のテスト電圧との積が前記非検査対象スイッチング素子の閾値電圧よりも小さくなるように設定され、
前記合成抵抗は、前記検査対象スイッチング素子の制御端子に接続される第1の抵抗値と、前記検査対象スイッチング素子以外の非検査対象スイッチング素子の制御端子に接続される前記第1の抵抗及び前記第2の抵抗と、を合計した合計抵抗と、前記非検査対象スイッチング素子の制御端子に接続される前記第2の抵抗と、の抵抗比により算出される請求項8に記載の電子回路ユニット。 The resistance values of the first resistor and the second resistor are:
A product of a combined resistance calculated from the first resistance and the second resistance and the first test voltage is set to be smaller than a threshold voltage of the non-test target switching element;
The combined resistance includes a first resistance value connected to a control terminal of the inspection target switching element, the first resistance connected to a control terminal of a non-inspection switching element other than the inspection target switching element, and the The electronic circuit unit according to claim 8 , wherein the electronic circuit unit is calculated by a resistance ratio between a total resistance obtained by summing up the second resistances and the second resistance connected to a control terminal of the non-test target switching element.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013220063A JP6197573B2 (en) | 2013-10-23 | 2013-10-23 | Switching element inspection method and electronic circuit unit |
PCT/JP2014/004832 WO2015059867A1 (en) | 2013-10-23 | 2014-09-22 | Switching element inspection method and electronic circuit unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013220063A JP6197573B2 (en) | 2013-10-23 | 2013-10-23 | Switching element inspection method and electronic circuit unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015081848A JP2015081848A (en) | 2015-04-27 |
JP6197573B2 true JP6197573B2 (en) | 2017-09-20 |
Family
ID=52992490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013220063A Expired - Fee Related JP6197573B2 (en) | 2013-10-23 | 2013-10-23 | Switching element inspection method and electronic circuit unit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6197573B2 (en) |
WO (1) | WO2015059867A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113092999A (en) * | 2021-04-02 | 2021-07-09 | 中国第一汽车股份有限公司 | Switching value input diagnosis device and diagnosis method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58111763A (en) * | 1981-12-25 | 1983-07-02 | Fujitsu Ltd | Testing circuit of transistor |
JP2002222920A (en) * | 2001-01-24 | 2002-08-09 | Mitsubishi Heavy Ind Ltd | Protective device for parallel-connected mosfet |
-
2013
- 2013-10-23 JP JP2013220063A patent/JP6197573B2/en not_active Expired - Fee Related
-
2014
- 2014-09-22 WO PCT/JP2014/004832 patent/WO2015059867A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2015059867A1 (en) | 2015-04-30 |
JP2015081848A (en) | 2015-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9952280B2 (en) | Electronic device with chip-on-film package | |
JP2010249802A (en) | Opening/short circuit inspection method of external terminal in integrated circuit, and opening/short circuit inspection device of external terminal in integrated circuit | |
JP6197573B2 (en) | Switching element inspection method and electronic circuit unit | |
US8648617B2 (en) | Semiconductor device and method of testing semiconductor device | |
JP2007315789A (en) | Semiconductor integrated circuit and its mounting inspection method | |
US7564254B2 (en) | Semiconductor device and test method thereof | |
JP2007165365A (en) | Semiconductor device and its testing method | |
JP5326898B2 (en) | External terminal open / short circuit inspection method in integrated circuit and external terminal open / short circuit inspection apparatus in integrated circuit | |
JP2010272825A (en) | Semiconductor integrated circuit device | |
JP2009288064A (en) | Semiconductor test apparatus and method | |
CN111220887A (en) | Semiconductor device and method of operating the same | |
TWI471576B (en) | The inspection apparatus, the inspection system, the inspection method, and the inspection method of the semiconductor device of the semiconductor device | |
JP2014163851A (en) | Semiconductor integrated circuit with open detection terminal | |
JP2010204058A (en) | Device and method for testing circuit component | |
US8030958B2 (en) | System for providing a reference voltage to a semiconductor integrated circuit | |
US20070229106A1 (en) | Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level | |
JP2010223791A (en) | Semiconductor device and inspecting method for the same | |
JP2008309741A (en) | Semiconductor device and evaluation method thereof | |
JP2007278767A (en) | Ic-mounted electronic component mounting substrate and leakage current test method therefor | |
KR100916763B1 (en) | semiconductor device test system | |
JP2009065037A (en) | Semiconductor integrated circuit and inspecting device therefor | |
US7940059B2 (en) | Method for testing H-bridge | |
JP2004257921A (en) | Inspection device of semiconductor device and inspection method for semiconductor device | |
JP5614354B2 (en) | Semiconductor device and output circuit | |
JP2015089328A (en) | Electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6197573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |