JP2009053007A - Test method of semiconductor device, relay circuit, and probe card - Google Patents

Test method of semiconductor device, relay circuit, and probe card Download PDF

Info

Publication number
JP2009053007A
JP2009053007A JP2007219383A JP2007219383A JP2009053007A JP 2009053007 A JP2009053007 A JP 2009053007A JP 2007219383 A JP2007219383 A JP 2007219383A JP 2007219383 A JP2007219383 A JP 2007219383A JP 2009053007 A JP2009053007 A JP 2009053007A
Authority
JP
Japan
Prior art keywords
semiconductor device
digital
wiring
input
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007219383A
Other languages
Japanese (ja)
Inventor
Hiroshi Kondo
浩 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007219383A priority Critical patent/JP2009053007A/en
Publication of JP2009053007A publication Critical patent/JP2009053007A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a test method of a semiconductor device capable of testing an analog element highly accurately by using a digital tester having wide versatility. <P>SOLUTION: In this test method of the semiconductor device, the digital tester 2 for outputting a digital signal for a test is electrically connected to the analog element 82 of the semiconductor device 8 through a D/A converter 42, and the digital signal outputted from the digital tester 2 is converted into an analog signal by the D/A converter 42, and the analog signal is inputted into the analog element 82 to test the analog element 82. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、アナログ素子を有する半導体装置の試験方法、中継回路、及びプローブカードに関する。特に本発明は、デジタル素子用の試験装置を用いて高精度にアナログ素子の試験を行うことができる半導体装置の半導体装置の試験方法、中継回路、及びプローブカードに関する。   The present invention relates to a test method for a semiconductor device having an analog element, a relay circuit, and a probe card. In particular, the present invention relates to a semiconductor device test method, a relay circuit, and a probe card of a semiconductor device that can test an analog element with high accuracy using a test device for digital elements.

図6は、アナログ素子を有する半導体装置の従来の試験方法を説明するための図である。半導体装置108はA/Dコンバータ109を有している。A/Dコンバータ109は、直線性が試験される。   FIG. 6 is a diagram for explaining a conventional test method for a semiconductor device having an analog element. The semiconductor device 108 has an A / D converter 109. The A / D converter 109 is tested for linearity.

本図に示す例では、デジタル素子の試験用に製作されたデジタル用テスタ102のアナログモードを利用してA/Dコンバータ109の試験を行う。デジタル用テスタ102から出力されたアナログ信号は、プローブカード106を介して半導体装置108の入力用のパッド108aに入力される。パッド108aに入力されたアナログ信号は、A/Dコンバータ109によってデジタル信号に変換され、このデジタル信号が出力用のパッド108bから出力される。パッド108bから出力されたデジタル信号は、図示していないがプローブカード106を介してデジタル用テスタ102に入力され、デジタル用テスタ102によって解析される。これに類似する技術が、特許文献1に記載されている。   In the example shown in the figure, the A / D converter 109 is tested using the analog mode of the digital tester 102 manufactured for testing the digital element. The analog signal output from the digital tester 102 is input to the input pad 108 a of the semiconductor device 108 via the probe card 106. The analog signal input to the pad 108a is converted into a digital signal by the A / D converter 109, and this digital signal is output from the output pad 108b. The digital signal output from the pad 108 b is input to the digital tester 102 via the probe card 106 (not shown) and is analyzed by the digital tester 102. A similar technique is described in Patent Document 1.

特開2001−99808号公報JP 2001-99808 A

A/Dコンバータ等のアナログ素子を高い精度で試験を行う場合、アナログ素子に入力されるアナログ信号に高い精度が要求される。しかしデジタル用テスタのアナログモードを用いてアナログ素子の試験を行う場合、アナログ素子に入力するアナログ信号が、必要な精度(又は分解能)を得られない場合もある。アナログ素子用のテスタを用いることも考えられるが、アナログ素子用のテスタは高価であるため、コストが高くなってしまう。   When testing an analog element such as an A / D converter with high accuracy, high accuracy is required for an analog signal input to the analog element. However, when the analog device is tested using the analog mode of the digital tester, the analog signal input to the analog device may not obtain the required accuracy (or resolution). Although it is conceivable to use a tester for an analog element, the tester for the analog element is expensive, so that the cost becomes high.

本発明は上記のような事情を考慮してなされたものであり、その目的は、汎用性の高いデジタル用テスタを用いて高精度にアナログ素子の試験を行うことができる半導体装置の試験方法、中継回路、及びプローブカードを提供することにある。   The present invention has been made in consideration of the above-described circumstances, and its purpose is to test a semiconductor device capable of testing an analog element with high accuracy using a highly versatile digital tester, It is to provide a relay circuit and a probe card.

上記課題を解決するため、本発明に係る第1の半導体装置の試験方法は、アナログ素子を有する半導体装置の試験を行う半導体装置の試験方法であって、
試験用のデジタル信号を出力するデジタル用テスタを、D/Aコンバータを介して前記半導体装置の前記アナログ素子に電気的に接続し、
前記デジタル用テスタが出力するデジタル信号を、前記D/Aコンバータがアナログ信号に変換し、該アナログ信号を前記アナログ素子に入力することにより、前記アナログ素子を試験する。
In order to solve the above problems, a first semiconductor device testing method according to the present invention is a semiconductor device testing method for testing a semiconductor device having an analog element,
A digital tester that outputs a test digital signal is electrically connected to the analog element of the semiconductor device via a D / A converter,
The D / A converter converts the digital signal output from the digital tester into an analog signal, and the analog signal is input to the analog element, thereby testing the analog element.

この半導体装置の試験方法によれば、前記デジタル用テスタから出力された前記デジタル信号から試験用の前記アナログ信号を生成している。前記デジタル用テスタから出力された前記デジタル信号の分解能は高い。このため、前記アナログ信号の分解能すなわち精度が高くなり、この結果、汎用性の高いデジタル用テスタを用いて高精度にアナログ素子の試験を行うことができる。   According to this semiconductor device test method, the test analog signal is generated from the digital signal output from the digital tester. The resolution of the digital signal output from the digital tester is high. For this reason, the resolution, that is, the accuracy of the analog signal is increased, and as a result, the analog element can be tested with high accuracy by using a versatile digital tester.

本発明に係る第2の半導体装置の試験方法は、 デジタル素子を有する第1の半導体装置の試験を行い、かつアナログ素子を有する第2の半導体装置の試験を行う半導体装置の試験方法であって、
試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子、前記第1の半導体装置の前記デジタル素子又は前記第2の半導体装置の前記アナログ素子に電気的に接続される出力端子、D/Aコンバータ、前記入力端子へ入力されたデジタル信号を前記D/Aコンバータに入力する第1の配線、前記D/Aコンバータから出力されたアナログ信号を前記出力端子に伝送する第2の配線、前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第3の配線、前記第1の配線又は前記第2の配線に設けられた第1のスイッチ、並びに前記第3の配線に設けられた第2のスイッチそれぞれを具備する中継回路を準備し、
前記入力端子を前記デジタル用テスタに接続し、
前記第1の半導体装置の前記デジタル素子を試験する場合、前記出力端子を前記第1の半導体装置に接続し、前記第1のスイッチをOFFにして、かつ前記第2のスイッチをONにして、前記デジタル用テスタから前記入力端子にデジタル信号を入力し、
前記第2の半導体装置の前記アナログ素子を試験する場合、前記出力端子を前記第2の半導体装置に接続し、前記第1のスイッチをONにして、かつ前記第2のスイッチをOFFにして、前記デジタル用テスタから前記入力端子にデジタル信号を入力する。
A second semiconductor device testing method according to the present invention is a semiconductor device testing method for testing a first semiconductor device having a digital element and for testing a second semiconductor device having an analog element. ,
An input terminal electrically connected to a digital tester for outputting a test digital signal, an output electrically connected to the digital element of the first semiconductor device or the analog element of the second semiconductor device A terminal, a D / A converter, a first wiring for inputting a digital signal input to the input terminal to the D / A converter, and a second for transmitting an analog signal output from the D / A converter to the output terminal. Wiring, a third wiring for transmitting a digital signal input to the input terminal to the output terminal, a first switch provided in the first wiring or the second wiring, and the third wiring Preparing a relay circuit including each of the second switches provided in
Connecting the input terminal to the digital tester;
When testing the digital element of the first semiconductor device, the output terminal is connected to the first semiconductor device, the first switch is turned OFF, and the second switch is turned ON, Input a digital signal from the digital tester to the input terminal,
When testing the analog element of the second semiconductor device, connect the output terminal to the second semiconductor device, turn on the first switch, and turn off the second switch, A digital signal is input from the digital tester to the input terminal.

この半導体装置の試験方法によれば、第1の半導体装置の試験方法と同様の効果を得ることができる。また、前記中継回路を外さなくても、前記第1の半導体装置及び前記第2の半導体装置のいずれも試験することができる。   According to this semiconductor device test method, the same effect as the first semiconductor device test method can be obtained. In addition, both the first semiconductor device and the second semiconductor device can be tested without removing the relay circuit.

前記中継回路には、前記入力端子及び前記出力端子が複数設けられていてもよい。そして前記第1の配線及び前記第3の配線は、前記複数の入力端子それぞれ毎に設けられており、前記第2のスイッチ素子は、前記複数の第3の配線それぞれに設けられていてもよい。   The relay circuit may be provided with a plurality of the input terminals and the output terminals. The first wiring and the third wiring may be provided for each of the plurality of input terminals, and the second switch element may be provided for each of the plurality of third wirings. .

この場合、前記中継回路には、複数の前記第2の配線が設けられていても良い。そして前記複数の第2の配線は、それぞれ前記第2のスイッチ素子を具備し、かつ前記D/Aコンバータから出力されたアナログ信号を、互いに異なる前記出力端子に伝送するようにしてもよい。このようにすると、前記アナログ信号をいずれの前記出力端子に伝送することができるようになり、その結果、前記第2の半導体装置の構造が変わって前記アナログ素子が他の記出力端子に接続するようになっても、前記中継回路の構成を変える必要がなくなる。   In this case, the relay circuit may be provided with a plurality of the second wirings. Each of the plurality of second wirings may include the second switch element, and the analog signal output from the D / A converter may be transmitted to different output terminals. In this way, the analog signal can be transmitted to any of the output terminals. As a result, the structure of the second semiconductor device is changed and the analog element is connected to another output terminal. Even if this happens, there is no need to change the configuration of the relay circuit.

前記中継回路はプローブカードであってもよい。この場合、前記出力端子はプローブ端子である。   The relay circuit may be a probe card. In this case, the output terminal is a probe terminal.

本発明に係る中継回路は、試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子と、
第1の半導体装置が有するデジタル素子又は第2の半導体装置が有するアナログ素子に電気的に接続される出力端子と、
D/Aコンバータと、
前記入力端子へ入力されたデジタル信号を前記D/Aコンバータに入力する第1の配線と、
前記D/Aコンバータから出力されたアナログ信号を前記出力端子に伝送する第2の配線と、
前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第3の配線と、
前記第2の配線に設けられた第1のスイッチ素子と、
前記第3の配線に設けられた第2のスイッチ素子とを具備する。
The relay circuit according to the present invention includes an input terminal electrically connected to a digital tester that outputs a test digital signal;
An output terminal electrically connected to a digital element included in the first semiconductor device or an analog element included in the second semiconductor device;
A D / A converter;
A first wiring for inputting a digital signal input to the input terminal to the D / A converter;
A second wiring for transmitting an analog signal output from the D / A converter to the output terminal;
A third wiring for transmitting a digital signal input to the input terminal to the output terminal;
A first switch element provided in the second wiring;
And a second switch element provided on the third wiring.

本発明に係るプローブカードは、 試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子と、
第1の半導体装置が有するデジタル素子又は第2の半導体装置が有するアナログ素子に電気的に接続されるプローブ端子と、
D/Aコンバータと、
前記入力端子へ入力されたデジタル信号を前記D/Aコンバータに入力する第1の配線と、
前記D/Aコンバータから出力されたアナログ信号を前記出力端子に伝送する第2の配線と、
前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第3の配線と、
前記第2の配線に設けられた第1のスイッチ素子と、
前記第3の配線に設けられた第2のスイッチ素子と、
を具備する。
The probe card according to the present invention includes an input terminal electrically connected to a digital tester that outputs a test digital signal,
A probe terminal electrically connected to a digital element included in the first semiconductor device or an analog element included in the second semiconductor device;
A D / A converter;
A first wiring for inputting a digital signal input to the input terminal to the D / A converter;
A second wiring for transmitting an analog signal output from the D / A converter to the output terminal;
A third wiring for transmitting a digital signal input to the input terminal to the output terminal;
A first switch element provided in the second wiring;
A second switch element provided in the third wiring;
It comprises.

以下、図面を参照して本発明の実施形態について説明する。図1は、本発明の第1の実施形態に係る半導体装置の試験方法を説明するための図である。本図に示す方法は、デジタル素子を試験する為のデジタル用テスタ2から出力されるデジタル信号を用いて、半導体装置8が有するA/Dコンバータ82の直線性を試験する方法である。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram for explaining a test method for a semiconductor device according to the first embodiment of the present invention. The method shown in this figure is a method for testing the linearity of the A / D converter 82 included in the semiconductor device 8 using a digital signal output from the digital tester 2 for testing a digital element.

デジタル用テスタ2と半導体装置8の間には、中継回路4及びプローブカード6が位置している。中継回路4及びプローブカード6は、デジタル用テスタ2に取付けられる。デジタル用テスタ2から出力されたデジタル信号は、中継回路4が有する複数の入力端子41に入力される。入力端子41それぞれには、「0」又は「1」を示す信号が入力され、これら複数の入力端子41に入力された信号が一つのデジタル信号を構成する。中継回路4はD/Aコンバータ42を有しており、複数の入力端子41に入力されたデジタル信号は、複数の配線43を介してD/Aコンバータ42に入力され、D/Aコンバータ42によってアナログ信号に変換される。変換されたアナログ信号は、配線44を介して中継回路4の出力端子45に伝送される。出力端子45に伝送されたアナログ信号は、プローブカード6(プローブ端子62を含む)及び半導体装置8の入力用のパッド81を介して、半導体装置8のA/Dコンバータ82に入力される。A/Dコンバータ82に入力されたアナログ信号はデジタル信号に変換され、半導体装置8の出力用のパッド83から出力される。パッド83から出力されたデジタル信号は、図示していないがプローブカード6(プローブ端子を含む)を介してデジタル用テスタ2に入力され、解析される。   Between the digital tester 2 and the semiconductor device 8, the relay circuit 4 and the probe card 6 are located. The relay circuit 4 and the probe card 6 are attached to the digital tester 2. Digital signals output from the digital tester 2 are input to a plurality of input terminals 41 included in the relay circuit 4. A signal indicating “0” or “1” is input to each of the input terminals 41, and the signals input to the plurality of input terminals 41 constitute one digital signal. The relay circuit 4 includes a D / A converter 42, and digital signals input to the plurality of input terminals 41 are input to the D / A converter 42 via a plurality of wirings 43. Converted to analog signal. The converted analog signal is transmitted to the output terminal 45 of the relay circuit 4 via the wiring 44. The analog signal transmitted to the output terminal 45 is input to the A / D converter 82 of the semiconductor device 8 through the probe card 6 (including the probe terminal 62) and the input pad 81 of the semiconductor device 8. The analog signal input to the A / D converter 82 is converted into a digital signal and output from the output pad 83 of the semiconductor device 8. Although not shown, the digital signal output from the pad 83 is input to the digital tester 2 via the probe card 6 (including the probe terminal) and analyzed.

このように本実施形態では、デジタル用テスタ2から出力されたデジタル信号をアナログ信号に変換することにより、試験用のアナログ信号を生成している。デジタル用テスタ2から出力されたデジタル信号の分解能は高い。このため、試験用のアナログ信号の分解能すなわち精度が高くなり、この結果、汎用性の高いデジタル素子用の試験装置を用いて高精度にアナログ素子の試験を行うことができる。   As described above, in this embodiment, the analog signal for testing is generated by converting the digital signal output from the digital tester 2 into an analog signal. The resolution of the digital signal output from the digital tester 2 is high. For this reason, the resolution, that is, the accuracy of the analog signal for testing is increased. As a result, the analog device can be tested with high accuracy by using a highly versatile testing device for digital devices.

なお、デジタル用テスタ2から出力されるデジタル信号のビット数は一定であり、このため、D/Aコンバータ42から出力されるアナログ信号の分解能と、このアナログ信号が取り得る電圧幅は反比例する。すなわちアナログ信号の分解能を高くした場合は、アナログ信号が取り得る電圧幅が狭くなり、アナログ信号を広くした場合は、アナログ信号の分解能が落ちる。アナログ信号の分解能及びアナログ信号が取り得る電圧幅は、D/Aコンバータ42の特性により決定される為、D/Aコンバータ42を代えることにより、アナログ信号の分解能及びアナログ信号が取り得る電圧幅を、半導体装置8が有するA/Dコンバータ82の特性に合わせることができる。   Note that the number of bits of the digital signal output from the digital tester 2 is constant, so that the resolution of the analog signal output from the D / A converter 42 and the voltage width that the analog signal can take are inversely proportional. That is, when the resolution of the analog signal is increased, the voltage width that can be taken by the analog signal is narrowed, and when the analog signal is widened, the resolution of the analog signal is decreased. Since the resolution of the analog signal and the voltage width that the analog signal can take are determined by the characteristics of the D / A converter 42, the resolution of the analog signal and the voltage width that the analog signal can take are changed by replacing the D / A converter 42. The characteristics of the A / D converter 82 included in the semiconductor device 8 can be matched.

図2は、本発明の第2の実施形態に係る半導体装置の試験方法を説明するための図である。本実施形態は、中継回路4において、デジタル用テスタ2からデジタル信号が入力される入力端子41aと、入力端子41aと配線44を接続する配線43aが設けられている点を除いて、第1の実施形態と同様の構成である。以下、第1の実施形態と同様の構成については同一の符号を付した上で、説明を省略する。   FIG. 2 is a diagram for explaining a test method for a semiconductor device according to the second embodiment of the present invention. The present embodiment is different from the first embodiment except that the relay circuit 4 includes an input terminal 41a to which a digital signal is input from the digital tester 2 and a wiring 43a for connecting the input terminal 41a and the wiring 44. The configuration is the same as that of the embodiment. Hereinafter, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

本実施形態において、出力端子45が半導体装置8のD/Aコンバータに電気的に接続されている場合、入力端子41それぞれにはデジタル信号が入力されるが、入力端子41aにはデジタル信号が入力されない。一方、出力端子45が、プローブカード6を介して他の半導体装置のデジタル素子に接続されている場合、入力端子41aにはデジタル信号が入力されるが、入力端子41それぞれにはデジタル信号が入力されない。   In this embodiment, when the output terminal 45 is electrically connected to the D / A converter of the semiconductor device 8, a digital signal is input to each input terminal 41, but a digital signal is input to the input terminal 41a. Not. On the other hand, when the output terminal 45 is connected to a digital element of another semiconductor device via the probe card 6, a digital signal is input to the input terminal 41a, but a digital signal is input to each of the input terminals 41. Not.

本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、デジタル用テスタ2に中継回路4を取り付けたままで、A/Dコンバータ82を有する半導体装置8及びデジタル素子(例えばトランジスタ)を有する半導体装置のいずれも試験することができる。   Also according to this embodiment, the same effect as that of the first embodiment can be obtained. Further, the semiconductor device 8 having the A / D converter 82 and the semiconductor device having a digital element (for example, a transistor) can be tested while the relay circuit 4 is attached to the digital tester 2.

図3は、本発明の第3の実施形態に係る半導体装置の試験方法を説明するための図である。本実施形態は、中継回路4の構成を除いて第1の実施形態と同様である。以下、第1の実施形態と同様の構成については同一の符号を付して説明を省略する。   FIG. 3 is a diagram for explaining a test method for a semiconductor device according to the third embodiment of the present invention. This embodiment is the same as the first embodiment except for the configuration of the relay circuit 4. Hereinafter, the same components as those of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

本実施形態において中継回路4は、入力端子41と同数の出力端子45を有している。そして複数の入力端子41それぞれは、配線48を介して互いに異なる出力端子45に接続されている。複数の配線48それぞれには、スイッチとしてのトライステートバッファ49が設けられている。またいずれか一つの出力端子45には、配線44が接続されている。なお配線44にも、スイッチとしてのトライステートバッファ46が設けられている。   In the present embodiment, the relay circuit 4 has the same number of output terminals 45 as the input terminals 41. Each of the plurality of input terminals 41 is connected to a different output terminal 45 through a wiring 48. Each of the plurality of wirings 48 is provided with a tristate buffer 49 as a switch. A wiring 44 is connected to any one of the output terminals 45. The wiring 44 is also provided with a tristate buffer 46 as a switch.

トライステートバッファ46,49のすべてには、入力端子47から同一の制御信号が入力されるが、トライステートバッファ46がONするとき(本図に示す例では制御信号が「0」の場合)にトライステートバッファ49はOFFになり、トライステートバッファ46がOFFするとき(本図に示す例では制御信号が「1」の場合)にトライステートバッファ49はONになる。   The same control signal is input from the input terminal 47 to all of the tristate buffers 46 and 49, but when the tristate buffer 46 is turned on (in the example shown in the figure, the control signal is “0”). The tri-state buffer 49 is turned off, and the tri-state buffer 49 is turned on when the tri-state buffer 46 is turned off (when the control signal is “1” in the example shown in the figure).

本実施形態によれば、デジタル用テスタ2に中継回路4を取り付けたままで、A/Dコンバータ82を有する半導体装置8及びデジタル素子(例えばトランジスタ)を有する半導体装置のいずれも試験することができる。   According to this embodiment, both the semiconductor device 8 having the A / D converter 82 and the semiconductor device having a digital element (for example, a transistor) can be tested while the relay circuit 4 is attached to the digital tester 2.

すなわちA/Dコンバータ82を有する半導体装置8を試験するときは、トライステートバッファ46をONさせ、かつトライステートバッファ49をOFFさせればよい。このようにすると、入力端子41に入力されたデジタル信号は出力端子45に伝送せず、かつD/Aコンバータ42によってアナログ信号に変換されてからいずれかの出力端子45に伝送される。   That is, when testing the semiconductor device 8 having the A / D converter 82, the tristate buffer 46 may be turned on and the tristate buffer 49 may be turned off. In this way, the digital signal input to the input terminal 41 is not transmitted to the output terminal 45, and is converted to an analog signal by the D / A converter 42 before being transmitted to any output terminal 45.

またデジタル素子を有する半導体装置を試験するときは、トライステートバッファ46をOFFさせ、かつトライステートバッファ49をONさせればよい。このようにすると、入力端子41に入力されたデジタル信号は、直接出力端子45に伝送され、かつD/Aコンバータ42が生成したアナログ信号は出力端子45に伝送されない。   When testing a semiconductor device having a digital element, the tristate buffer 46 may be turned off and the tristate buffer 49 may be turned on. In this way, the digital signal input to the input terminal 41 is directly transmitted to the output terminal 45, and the analog signal generated by the D / A converter 42 is not transmitted to the output terminal 45.

以上、本実施形態によっても第1の実施形態と同様の効果を得ることができる。また、デジタル用テスタ2に中継回路4を取り付けたままで、A/Dコンバータ82を有する半導体装置8及びデジタル素子(例えばトランジスタ)を有する半導体装置のいずれも試験することができる。また、半導体装置の設計やチップサイズを変える必要が無く、このため半導体装置の単価も上昇しない。   As described above, the present embodiment can provide the same effects as those of the first embodiment. Further, the semiconductor device 8 having the A / D converter 82 and the semiconductor device having a digital element (for example, a transistor) can be tested while the relay circuit 4 is attached to the digital tester 2. Further, there is no need to change the design of the semiconductor device and the chip size, and therefore the unit price of the semiconductor device does not increase.

図4は、本発明の第4の実施形態に係る半導体装置の試験方法を説明するための図である。本実施形態は、中継回路4の構成を除いて第3の実施形態と同様である。以下、第3の実施形態と同様の構成については同一の符号を付して説明を省略する。   FIG. 4 is a diagram for explaining a test method for a semiconductor device according to the fourth embodiment of the present invention. The present embodiment is the same as the third embodiment except for the configuration of the relay circuit 4. Hereinafter, the same components as those of the third embodiment are denoted by the same reference numerals, and description thereof is omitted.

本実施形態において中継回路4の配線44は、出力端子45に接続する前に複数に分岐して、複数の出力端子45それぞれに接続している。そして分岐後の複数の配線44には、それぞれトライステートバッファ46が設けられている。複数のトライステートバッファ46の制御信号は、互いに異なる入力端子46aから入力される。また複数のトライステートバッファ49のすべてには、入力端子49aから同一の制御信号が入力される。すなわち本実施形態において、すべてのトライステートバッファ46は、他のトライステートバッファ46及びトライステートバッファ49のいずれからも独立して制御されるが、複数のトライステートバッファ49は、すべて同時にON又はOFFする。   In the present embodiment, the wiring 44 of the relay circuit 4 branches into a plurality before connecting to the output terminal 45 and is connected to each of the plurality of output terminals 45. A tristate buffer 46 is provided for each of the plurality of wirings 44 after branching. Control signals for the plurality of tristate buffers 46 are input from different input terminals 46a. Further, the same control signal is input to the plurality of tristate buffers 49 from the input terminal 49a. That is, in the present embodiment, all the tristate buffers 46 are controlled independently from any of the other tristate buffers 46 and the tristate buffers 49, but the plurality of tristate buffers 49 are all turned on or off at the same time. To do.

本実施形態によれば、第3の実施形態と同様の効果を得ることができる。また中継回路4が有する出力端子45のいずれからもアナログ信号を出力することができるため、A/Dコンバータ82がいずれの入力用のパッド81に電気的に接続している場合でも、A/Dコンバータ82の試験を行える。このため、半導体装置8の構造が変わってA/Dコンバータ82が接続するパッド81が変わっても、中継回路4の構成を変える必要がなくなる。   According to the present embodiment, the same effect as that of the third embodiment can be obtained. In addition, since an analog signal can be output from any of the output terminals 45 of the relay circuit 4, the A / D converter 82 can be connected to any input pad 81 even if the A / D converter 82 is electrically connected. The converter 82 can be tested. For this reason, even if the structure of the semiconductor device 8 changes and the pad 81 to which the A / D converter 82 is connected changes, it is not necessary to change the configuration of the relay circuit 4.

図5は、本発明の第5の実施形態に係る半導体装置の試験方法を説明するための図である。本実施形態は、第3の実施形態において中継回路4として示した回路がプローブカード6に内蔵されている点、及び出力端子45が設けられておらず配線44,48が直接プローブカード6のプローブ端子62に接続されている点を除いて、第3の実施形態と同様である。以下、第3の実施形態と同様の構成については同一の符号を付して説明を省略する。   FIG. 5 is a diagram for explaining a test method for a semiconductor device according to the fifth embodiment of the present invention. In the present embodiment, the circuit shown as the relay circuit 4 in the third embodiment is built in the probe card 6, and the output terminals 45 are not provided and the wirings 44 and 48 are directly connected to the probe card 6. The third embodiment is the same as the third embodiment except that it is connected to the terminal 62. Hereinafter, the same components as those of the third embodiment are denoted by the same reference numerals, and description thereof is omitted.

本実施形態によっても、第3の実施形態と同様の効果を得ることができる。また中継回路4を独立して設ける必要がないため、デジタル用テスタ2及びこれに付随する装置に大きな変更を加える必要がなくなる。   According to this embodiment, the same effect as that of the third embodiment can be obtained. Further, since it is not necessary to provide the relay circuit 4 independently, it is not necessary to make a large change to the digital tester 2 and the devices associated therewith.

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した各実施形態において半導体装置8は、A/Dコンバータ82の代わりに他のアナログ素子を有していてもよい。この場合、他のアナログ素子の試験が行われる。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in each of the embodiments described above, the semiconductor device 8 may have another analog element instead of the A / D converter 82. In this case, other analog elements are tested.

また、第1、第2、及び第4の実施形態それぞれにおいて、第3の実施形態のように、中継回路4として示した回路をプローブカード6に内蔵して、配線44,48が直接プローブカード6のプローブ端子62に接続してもよい。また、この変形例及び第3〜第5の実施形態それぞれにおいて、トライステートバッファ46は配線44ではなく配線43に設けられてもよい。   In each of the first, second, and fourth embodiments, the circuit shown as the relay circuit 4 is built in the probe card 6 as in the third embodiment, and the wirings 44 and 48 are directly connected to the probe card. 6 probe terminals 62 may be connected. In each of the modified examples and the third to fifth embodiments, the tristate buffer 46 may be provided in the wiring 43 instead of the wiring 44.

第1の実施形態に係る半導体装置の試験方法を説明するための図。The figure for demonstrating the testing method of the semiconductor device which concerns on 1st Embodiment. 第2の実施形態に係る半導体装置の試験方法を説明するための図。The figure for demonstrating the testing method of the semiconductor device which concerns on 2nd Embodiment. 第3の実施形態に係る半導体装置の試験方法を説明するための図。The figure for demonstrating the testing method of the semiconductor device which concerns on 3rd Embodiment. 第4の実施形態に係る半導体装置の試験方法を説明するための図。The figure for demonstrating the testing method of the semiconductor device which concerns on 4th Embodiment. 第5の実施形態に係る半導体装置の試験方法を説明するための図。The figure for demonstrating the testing method of the semiconductor device which concerns on 5th Embodiment. アナログ素子を有する半導体装置の従来の試験方法を説明するための図。The figure for demonstrating the conventional test method of the semiconductor device which has an analog element.

符号の説明Explanation of symbols

2,102…デジタル用テスタ、4…中継回路、6,106…プローブカード、8,108…半導体装置、41,41a,46a,47,49a…入力端子、42…D/Aコンバータ、43,43a,44,48…配線、45…出力端子、46,49…トライステートバッファ、62…プローブ端子、81,83,108a,108b…パッド、82,109…A/Dコンバータ DESCRIPTION OF SYMBOLS 2,102 ... Digital tester, 4 ... Relay circuit, 6,106 ... Probe card, 8, 108 ... Semiconductor device, 41, 41a, 46a, 47, 49a ... Input terminal, 42 ... D / A converter, 43, 43a , 44, 48 ... wiring, 45 ... output terminal, 46, 49 ... tristate buffer, 62 ... probe terminal, 81, 83, 108a, 108b ... pad, 82, 109 ... A / D converter

Claims (7)

アナログ素子を有する半導体装置の試験を行う半導体装置の試験方法であって、
試験用のデジタル信号を出力するデジタル用テスタを、D/Aコンバータを介して前記半導体装置の前記アナログ素子に電気的に接続し、
前記デジタル用テスタが出力するデジタル信号を、前記D/Aコンバータがアナログ信号に変換し、該アナログ信号を前記アナログ素子に入力することにより、前記アナログ素子を試験する、半導体装置の試験方法。
A test method for a semiconductor device for testing a semiconductor device having an analog element,
A digital tester that outputs a test digital signal is electrically connected to the analog element of the semiconductor device via a D / A converter,
A test method for a semiconductor device, wherein a digital signal output from the digital tester is converted into an analog signal by the D / A converter, and the analog element is tested by inputting the analog signal to the analog element.
デジタル素子を有する第1の半導体装置の試験を行い、かつアナログ素子を有する第2の半導体装置の試験を行う半導体装置の試験方法であって、
試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子、前記第1の半導体装置の前記デジタル素子又は前記第2の半導体装置の前記アナログ素子に電気的に接続される出力端子、D/Aコンバータ、前記入力端子へ入力されたデジタル信号を前記D/Aコンバータに入力する第1の配線、前記D/Aコンバータから出力されたアナログ信号を前記出力端子に伝送する第2の配線、前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第3の配線、前記第1の配線又は前記第2の配線に設けられた第1のスイッチ、並びに前記第3の配線に設けられた第2のスイッチそれぞれを具備する中継回路を準備し、
前記入力端子を前記デジタル用テスタに接続し、
前記第1の半導体装置の前記デジタル素子を試験する場合、前記出力端子を前記第1の半導体装置に接続し、前記第1のスイッチをOFFにして、かつ前記第2のスイッチをONにして、前記デジタル用テスタから前記入力端子にデジタル信号を入力し、
前記第2の半導体装置の前記アナログ素子を試験する場合、前記出力端子を前記第2の半導体装置に接続し、前記第1のスイッチをONにして、かつ前記第2のスイッチをOFFにして、前記デジタル用テスタから前記入力端子にデジタル信号を入力する、半導体装置の試験方法。
A test method for a semiconductor device for testing a first semiconductor device having a digital element and testing a second semiconductor device having an analog element,
An input terminal electrically connected to a digital tester for outputting a test digital signal, an output electrically connected to the digital element of the first semiconductor device or the analog element of the second semiconductor device A terminal, a D / A converter, a first wiring for inputting a digital signal input to the input terminal to the D / A converter, and a second for transmitting an analog signal output from the D / A converter to the output terminal. Wiring, a third wiring for transmitting a digital signal input to the input terminal to the output terminal, a first switch provided in the first wiring or the second wiring, and the third wiring Preparing a relay circuit including each of the second switches provided in
Connecting the input terminal to the digital tester;
When testing the digital element of the first semiconductor device, the output terminal is connected to the first semiconductor device, the first switch is turned OFF, and the second switch is turned ON, Input a digital signal from the digital tester to the input terminal,
When testing the analog element of the second semiconductor device, connect the output terminal to the second semiconductor device, turn on the first switch, and turn off the second switch, A test method for a semiconductor device, wherein a digital signal is input to the input terminal from the digital tester.
前記中継回路において、
前記入力端子及び前記出力端子は複数設けられており、
前記第1の配線及び前記第3の配線は、前記複数の入力端子それぞれ毎に設けられており、
前記第2のスイッチ素子は、前記複数の第3の配線それぞれに設けられている請求項2に記載の半導体装置の試験方法。
In the relay circuit,
A plurality of the input terminals and the output terminals are provided,
The first wiring and the third wiring are provided for each of the plurality of input terminals,
The semiconductor device testing method according to claim 2, wherein the second switch element is provided in each of the plurality of third wirings.
前記中継回路において、
前記第2の配線が複数設けられており、
前記複数の第2の配線は、それぞれ前記第2のスイッチ素子を具備し、かつ前記D/Aコンバータから出力されたアナログ信号を、互いに異なる前記出力端子に伝送する請求項3に記載の半導体装置の試験方法。
In the relay circuit,
A plurality of the second wirings are provided;
4. The semiconductor device according to claim 3, wherein each of the plurality of second wirings includes the second switch element and transmits an analog signal output from the D / A converter to the different output terminals. Test method.
前記中継回路はプローブカードであり、
前記出力端子はプローブ端子である請求項2〜4のいずれか一項に記載の半導体装置の試験方法。
The relay circuit is a probe card;
The method for testing a semiconductor device according to claim 2, wherein the output terminal is a probe terminal.
試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子と、
第1の半導体装置が有するデジタル素子又は第2の半導体装置が有するアナログ素子に電気的に接続される出力端子と、
D/Aコンバータと、
前記入力端子へ入力されたデジタル信号を前記D/Aコンバータに入力する第1の配線と、
前記D/Aコンバータから出力されたアナログ信号を前記出力端子に伝送する第2の配線と、
前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第3の配線と、
前記第2の配線に設けられた第1のスイッチ素子と、
前記第3の配線に設けられた第2のスイッチ素子と、
を具備する中継回路。
An input terminal electrically connected to a digital tester for outputting a test digital signal;
An output terminal electrically connected to a digital element included in the first semiconductor device or an analog element included in the second semiconductor device;
A D / A converter;
A first wiring for inputting a digital signal input to the input terminal to the D / A converter;
A second wiring for transmitting an analog signal output from the D / A converter to the output terminal;
A third wiring for transmitting a digital signal input to the input terminal to the output terminal;
A first switch element provided in the second wiring;
A second switch element provided in the third wiring;
A relay circuit comprising:
試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子と、
第1の半導体装置が有するデジタル素子又は第2の半導体装置が有するアナログ素子に電気的に接続されるプローブ端子と、
D/Aコンバータと、
前記入力端子へ入力されたデジタル信号を前記D/Aコンバータに入力する第1の配線と、
前記D/Aコンバータから出力されたアナログ信号を前記出力端子に伝送する第2の配線と、
前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第3の配線と、
前記第2の配線に設けられた第1のスイッチ素子と、
前記第3の配線に設けられた第2のスイッチ素子と、
を具備するプローブカード。
An input terminal electrically connected to a digital tester for outputting a test digital signal;
A probe terminal electrically connected to a digital element included in the first semiconductor device or an analog element included in the second semiconductor device;
A D / A converter;
A first wiring for inputting a digital signal input to the input terminal to the D / A converter;
A second wiring for transmitting an analog signal output from the D / A converter to the output terminal;
A third wiring for transmitting a digital signal input to the input terminal to the output terminal;
A first switch element provided in the second wiring;
A second switch element provided in the third wiring;
A probe card comprising:
JP2007219383A 2007-08-27 2007-08-27 Test method of semiconductor device, relay circuit, and probe card Withdrawn JP2009053007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007219383A JP2009053007A (en) 2007-08-27 2007-08-27 Test method of semiconductor device, relay circuit, and probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007219383A JP2009053007A (en) 2007-08-27 2007-08-27 Test method of semiconductor device, relay circuit, and probe card

Publications (1)

Publication Number Publication Date
JP2009053007A true JP2009053007A (en) 2009-03-12

Family

ID=40504215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007219383A Withdrawn JP2009053007A (en) 2007-08-27 2007-08-27 Test method of semiconductor device, relay circuit, and probe card

Country Status (1)

Country Link
JP (1) JP2009053007A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011102798A (en) * 2009-11-11 2011-05-26 Advantest Corp Testing device and electronic device
CN101853796B (en) * 2009-04-01 2012-05-16 旺矽科技股份有限公司 Probe card

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853796B (en) * 2009-04-01 2012-05-16 旺矽科技股份有限公司 Probe card
JP2011102798A (en) * 2009-11-11 2011-05-26 Advantest Corp Testing device and electronic device

Similar Documents

Publication Publication Date Title
US9322873B2 (en) Testing circuit and printed circuit board using same
JP2010263531A (en) A/d conversion circuit and test method
US20140014827A1 (en) Infrared sensor chip, infrared detector and method for oeprating and testing the same
JP2011141274A (en) Universal channel interface test circuit and system
JP2009053007A (en) Test method of semiconductor device, relay circuit, and probe card
US8175824B2 (en) Circuit testing apparatus
JP2015165544A (en) Light-receiving chip
US10156606B2 (en) Multi-chassis test device and test signal transmission apparatus of the same
CN102004686B (en) Current measuring device and computer system thereof
JP4720696B2 (en) Signal measuring device
JP2009156580A (en) Input capacitance measuring circuit
US20120158345A1 (en) Current balance testing system
US20060261854A1 (en) Large scale integrated circuit
JP2005321204A (en) Semiconductor integrated circuit and test system
JP2007178257A (en) Measuring device
JP2008005104A (en) Single differential converting circuit
JP2010096606A (en) Voltage applying current measurement circuit and semiconductor tester using the same
JP2010145373A (en) Resistance measuring apparatus
US6134505A (en) Testing analog circuits using sigma-delta modulators
JP2009025054A (en) Circuit and method for inspecting semiconductor
US10823780B1 (en) Testing an integrated circuit receiver in a package using a varying analog voltage
JP4408726B2 (en) Semiconductor device and semiconductor device inspection method
JP2010054314A (en) Semiconductor tester
JP2002048843A (en) Method of testing lvds receiver with built-in integrated circuit, testing circuit thereof and tester thereof
JP2008060819A (en) Method for testing integrated circuit

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101102