JP4408021B2 - Manufacturing method of display device substrate - Google Patents

Manufacturing method of display device substrate Download PDF

Info

Publication number
JP4408021B2
JP4408021B2 JP2003066850A JP2003066850A JP4408021B2 JP 4408021 B2 JP4408021 B2 JP 4408021B2 JP 2003066850 A JP2003066850 A JP 2003066850A JP 2003066850 A JP2003066850 A JP 2003066850A JP 4408021 B2 JP4408021 B2 JP 4408021B2
Authority
JP
Japan
Prior art keywords
pattern
region
organic material
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003066850A
Other languages
Japanese (ja)
Other versions
JP2004279455A (en
Inventor
知茂 尾田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003066850A priority Critical patent/JP4408021B2/en
Publication of JP2004279455A publication Critical patent/JP2004279455A/en
Application granted granted Critical
Publication of JP4408021B2 publication Critical patent/JP4408021B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は表示装置の基板の製造方法に関する。
【0002】
【従来の技術】
従来、液晶表示装置やプラズマ表示装置等の表示装置は一対のガラス基板を含む。液晶表示装置のガラス基板はTFT基板及びカラーフィルタ基板と呼ばれる。TFT基板は薄膜トランジスタを含み、カラーフィルタ基板はカラーフィルタを含む。薄膜トランジスタはガラス基板上にスパッタ法やCVD法によって金属層や絶縁層や半導体層を形成し、各層の上にフォトレジストを塗布し、フォトリソグラフィー法を用いて各層を所定のパターンに形成する。そして、このような工程を繰り返し行うことで薄膜トランジスタは形成される。
【0003】
近年、高精細化が進むにつれて、1画素の面積は小さくなるが、十分な開口率を確保する必要がある。このため、バスラインの幅を小さくし、バスラインの高さを高くする傾向がある。バスラインの高さが高くなると、バスラインを覆う絶縁層の表面に段差ができ、好ましくない。そこで、絶縁層を厚くして、絶縁層の表面を平坦にするようにしている。
【0004】
薄膜トランジスタを覆う絶縁層(保護膜)をCVD法により窒化珪素等の層で作ると、絶縁層を厚くするのは簡単ではない、そこで、絶縁層をスピンコートにより有機材料の層で作る(例えば、特許文献1参照)。有機材料の層をスピンコートによって塗布すると、比較的に簡単に厚い絶縁層を得ることができる。通常、絶縁層を形成した後、絶縁層の上に透明電極層を形成する。
【0005】
【特許文献1】
特開2002−72222号公報
【0006】
【発明が解決しようとする課題】
有機材料の絶縁層は誘電率の問題などで数μm程度の厚さにする必要がある。有機材料の絶縁層に孤立した大きなパターン構造があると、その後でレジストをスピンコートで塗布する際に、孤立した大きなパターン構造がレジストの流れに対して大きな抵抗となり、そのパターンの延長線上でレジストの広がりが阻害される。そのため、そのパターンを起点にしてレジストの放射状の膜厚ムラなどが発生する。画素電極形成のフォトリソ工程において、レジストの膜厚変動があると、画素電極のパターンが微妙に影響され、使用時に表示ムラが発生する等の不具合が発生することもある。特に、高精細化が進んだことで、画素電極のパターンは複雑な構造になっており、コンマ数μmの寸法変動ですぐに表示ムラにつながるという問題がある。
【0007】
同様に、カラーフィルタ基板においても、カラーフィルタ樹脂やオーバーコート樹脂の上にレジストを塗布してフォトリソ法を用いてパターンを形成することがあるが、その際も、下地の段差を感じてしまい、膜厚ムラが発生し、表示不良につながる可能性がある。
【0008】
本発明の目的は、レジスト塗布時に有機絶縁膜等によって発生する塗布ムラを改善するようにした表示装置の基板の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明による表示装置の基板の製造方法は、表示領域と周辺領域とを各々有する複数の表示装置の基板に相当する複数の部分を含む板部材を作成し、該周辺領域内で該板部材の中心と該表示領域の該中心側の1辺の両端部とを結ぶ2つの線と、該中心側の1辺との間にパターン制限領域を規定し、該板部材に有機材料の層を塗布し、該パターン制限領域においては有機材料の層の孤立したパターン構造を制限するように該有機材料の層をパターニングし、該有機材料の層の上にさらなる層を形成し、該板部材をその中心の周りで回転させながらレジスト材料を供給してスピンコートで塗布し、フォトリソグラフィー法によって該さらなる層をパターン形成し、該板部材を複数の表示装置の基板に分割することを特徴とする。
【0010】
また、本発明の参考に係る表示装置の基板は、表示領域と周辺領域とを有する表示装置の基板であって、該表示領域及び該周辺領域を覆う有機材料の層と、該有機材料の層の上に形成されたさらなる層とを有し、該有機材料の層は該周辺領域内に孤立したパターン構造を有し、該周辺領域内の該表示領域の1辺の側の領域の孤立したパターン構造の面積が該表示領域の対向する1辺の側の領域の孤立したパターン構造の面積よりも小さいことを特徴とする。
【0011】
上記構成においては、周辺領域内で板部材の中心と表示領域の前記中心側の1辺の両端部とを結ぶ2つの線の間にパターン制限領域を形成する。このパターン制限領域においては有機材料の層の孤立したパターン構造を制限するようにしている。従って、有機材料の層の上にフォトレジスト等のレジストを塗布する際に、有機材料の層に孤立した小さなパターン構造がある場合にも、そのような孤立した小さなパターン構造はレジストの流れに対して大きな抵抗とならず、レジストは円滑に広がる。そのため、有機材料の層の上にレジストを塗布する際の塗布ムラを改善することができる。
【0012】
【発明の実施の形態】
以下本発明の実施例について図面を参照して説明する。
【0013】
図5は表示装置の1例としての液晶表示装置を示す略断面図である。液晶表示装置10は、一対のガラス基板12,14と、ガラス基板12,14の間に挿入された液晶16とを含む。ガラス基板12はTFT基板であり、図示しない薄膜トランジスタと、画素電極18と、配向膜20とを含む。ガラス基板14はカラーフィルタ基板であり、画素開口部を有するブラックマトリクス22と、カラーフィルタ24と、共通電極26と、配向膜28とを含む。
【0014】
図6はTFT基板12の一例を示す断面図である。TFT基板12は薄膜トランジスタ30を含む。薄膜トランジスタ30はゲート電極32と、ゲート絶縁層34と、半導体層36と、チャンネル保護膜38と、ドレイン電極40と、ソース電極42とを含む。ゲートバスライン及びドレインバスラインがゲート電極32及びドレイン電極40と接続して設けられる。薄膜トランジスタ30はシリコン窒化膜の絶縁層44及び有機材料の絶縁層46によって覆われる。
【0015】
有機材料の絶縁層46は実質的に平坦な表面を有しパターン構造48,50を有するようにパターニングされている。パターン構造48,50は有機材料の絶縁層46の表面の孤立した突起や凹部などの非平坦な部分である。パターン構造48はコンタクトホールであり、画素電極18はコンタクトホール48を通ってソース電極42に接続される(シリコン窒化膜の絶縁層44もコンタクトホールを有する)。パターン構造50は後で説明される。図6では、図5の配向膜20は省略されている。
【0016】
図1は図5の基板12,14を作るためのマザーガラスを示す図である。マザーガラス(板部材)60は複数の表示装置10の基板12,14に相当する複数の部分を含む。本発明をTFT基板12に適用した実施例においては、マザーガラス60は2つのTFT基板12に相当する2つの部分60aを含む。マザーガラス60は最終的には線62に沿って2つの部分60aに切断され、よって2つのTFT基板12が製造される。
【0017】
各TFT基板12は表示領域64と周辺領域66とを有する。表示領域64は多数の画素電極18及び多数の薄膜トランジスタ30等を含む部分である。周辺領域66は表示領域64のまわりにあり、表示装置10のバスラインに接続され且つ駆動回路に接続される端子や試験回路に接続される端子等が形成された部分である。
【0018】
図1は図6のシリコン窒化膜の絶縁層44の上に有機材料の絶縁層46が形成された状態を示す。有機材料の絶縁層46はパターン構造48,50を有する。パターン構造48はコンタクトホールであり、パターン構造50よりもかなり小さいので図1には示されていない。パターン構造50は例えば周辺領域66の端子の上に開口する有機材料の絶縁層46の穴である。また、パターン構造50は機械的な強度を付与するための突起とすることもできる。
【0019】
図1において、マザーガラス60の中心はOで示される。パターン制限領域68が周辺領域66内でマザーガラス60の中心Oと表示領域64の中心O側の1辺64aの両端部とを結ぶ2つの線の間に規定される。パターン制限領域68は図1にハッチングで示される。
【0020】
有機材料の絶縁層46をパターニングするのに際して、パターン制限領域68においてはパターン構造50(パターン制限領域68内のパターン構造50を50aで示す)を制限するようになっている。例えば、パターン制限領域68内にはパターン構造50aを設けないようにしたり、あるいは、パターン制限領域68のパターン構造50aの面積は、周辺領域66内の表示領域64の他の1辺の側の領域のパターン構造50の面積よりも小さくしたりする。好ましくは、パターン制限領域68の孤立したパターン構造50の面積は30000μm以上である。パターン構造50,50aは1つの独立した突起や凹部となっている場合もあり、あるいは複数の近接した突起や凹部のグループとなっている場合もある。
【0021】
図2は有機材料の絶縁層46を形成した後にレジストを塗布する際の問題点を説明する図である。レジストはスピンコートにより塗布される。スピンコートにおいては、マザーガラス60をその中心Oのまわりで矢印Aの方向に回転させながらレジスト材料を供給する。有機材料の絶縁層46に孤立した大きなパターン構造50があると、孤立した大きなパターン構造50がレジストの流れに対して大きな抵抗となり、そのパターンの延長線上でレジストの広がりが阻害される。そのため、そのパターン構造50を起点にしてレジストの放射状の膜厚ムラ70などが発生する。つまり、スピンコートにおいては、レジストは遠心力で半径方向外方に流れるので、レジストが流れる半径方向にパターン構造50があると、レジストはパターン構造50の先では順調に流れなくなる。そこで、レジストの膜厚変動があると、画素電極18の形成において、画素電極18のパターンが微妙に影響され、使用時に表示ムラが発生する等の不具合が発生することがある。
【0022】
本発明では、パターン制限領域68においてはパターン構造50(50a)を制限するようになっているので、レジストの流れは少なくともパターン制限領域68においては阻害されない。パターン制限領域68は供給されたレジストが表示領域64に向かって流れるコース上にあり、レジストの流れがパターン制限領域68においては阻害されないので、レジストは表示領域64内に円滑に流れる。従って、表示領域64内にある画素電極18のパターンが影響されることがなく、使用時に表示ムラが発生することがない。
【0023】
図3はマザーガラスの変形例を示す図である。図3の実施例においては、マザーガラス60は6つのTFT基板12に相当する6つの部分60aを含む。マザーガラス60は最終的には線62に沿って6つの部分60aに切断され、よって6つのTFT基板12が製造される。
【0024】
図4はマザーガラスの変形例を示す図である。図4の実施例においては、マザーガラス60は15のTFT基板12に相当する15の部分60aを含む。マザーガラス60は最終的には線62に沿って15の部分60aに切断され、よって15のTFT基板12が製造される。
【0025】
図3及び図4においても、各TFT基板12は表示領域64と周辺領域66とを有する。表示領域64は多数の画素電極18及び多数の薄膜トランジスタ30等を含む部分である。有機材料の絶縁層46はパターン構造48,50を有する。パターン構造48はコンタクトホールであり、パターン構造50よりもかなり小さいので図3及び図4には示されていない。パターン構造50は例えば周辺領域66の端子に相当する位置にある有機材料の絶縁層46の開口部である。
【0026】
図3及び図4において、パターン制限領域68が周辺領域66内でマザーガラス60の中心Oと表示領域64の中心O側の1辺64aの両端部とを結ぶ2つの線の間に規定される。パターン制限領域68はハッチングで示される。有機材料の絶縁層46をパターニングするのに際して、パターン制限領域68においてはパターン構造50を制限するようになっている。例えば、パターン制限領域68内にはパターン構造50を設けないようにしたり、あるいは、パターン制限領域68のパターン構造50の面積は、周辺領域66内の表示領域64の他の1辺の側の領域のパターン構造50の面積よりも小さくしたりする。従って、図3及び図4の実施例の作用は図1の実施例の作用と同様である。このように、従来のパターン形成位置とは異なり、パターンの形成位置を限定することで、有機材料の絶縁層46を厚く形成し、その上に画素電極等を形成するような基板において、レジスト塗布ムラを改善することができる。
【0027】
図1及び図6のTFT基板12の製造方法の具体的な1例をさらに説明する。マザーガラス60上にAl/MoN/Moからなる金属膜を成膜し、フォトリソグラフィー工程によりゲート電極レジストパターンとCs電極レジストパターンとを形成する。そして、そのレジストパターンをマスクとしてエッチング、剥離処理を行うことにより、ゲート電極32、ゲートバスライン、Cs電極を形成する。
【0028】
次に、シリコン窒化膜、半導体膜、シリコン窒化膜を連続成膜し、フォトリソグラフィー工程によりチャンネル保護膜レジストパターンを形成し、レジストパターンをマスクとしてエッチング、剥離処理を行うことにより、ゲート絶縁膜34、半導体層36、チャンネル保護膜38を形成する。
【0029】
Ti/Al/Ti金属膜を成膜し、フォトリソグラフィー工程によりソース、ドレイン電極レジストパターンと信号線レジストパターンとを形成する。そして、そのレジストパターンをマスクとしてエッチング、剥離処理を行うことにより、ドレイン電極40、ソース電極42、ドレインバスラインを形成する。
【0030】
シリコン窒化膜を成膜する。その上に、アクリルポジ型有機透明絶縁層を4μm塗布し、露光、現像処理することで、シリコン窒化膜の絶縁層44及び有機材料の絶縁層46を形成し、有機材料の絶縁層46のパターン構造48,50を形成する。その際、マザーガラス60の中心Oと表示領域64全体とを直線状に結んだ領域であるパターン制限領域68のパターン構造50(50a)を制限する。ここで、制限したパターン構造50(50a)は、表示領域64内に形成されるパターン構造(コンタクトホール)48などとは異なり、表示領域64から1000μm以上離れた位置に設けられ、30000μm 以上の面積をもち、パネルもしくは画素と電気的に接続されることがなく、独自に存在するパターンである。
【0031】
具体的に制限した孤立パターン、もしくはパターン群としてのパターン構造50(50a)は、長方形5000×2000μm内に連続集中しているパターン、および長方形415×80μmのパターンが250μm離れて2つあるパターン群の、計2種類とした。これにより、表示領域64内におけるレジストの広がりを阻害するものがなくなるので、レジストの膜厚変動を防止することができ、表示ムラの発生を防止できる。有機材料の絶縁膜46を形成後に、有機材料の絶縁膜46をマスクにしてシリコン窒化膜の絶縁層44をエッチングし、コンタクトホールも完成する。ついで、ITOからなる透明電極膜を形成し、フォトリソグラフィー法によって画素電極18を形成する。
【0032】
図7はTFT基板の他の一例を示す断面図である。この実施例は、TFT基板が薄膜トランジスタとカラーフィルタとを含む。図6の例と同様に、薄膜トランジスタ30はゲート電極32と、ゲート絶縁層34と、半導体層36と、チャンネル保護膜38と、ドレイン電極40と、ソース電極42とを含む。
【0033】
シリコン窒化膜の絶縁層44が薄膜トランジスタ30を覆って設けられる。シリコン窒化膜の絶縁層44の上には、青色のカラーフィルタ72B、赤色のカラーフィルタ72R、および緑色のカラーフィルタ72Gがそれぞれの薄膜トランジスタ30と関連して設けられる。さらに、有機材料の絶縁層46がこれらのカラーフィルタ72B,72R,72Gを覆って設けられる。カラーフィルタ72B,72R,72Gも有機材料の絶縁層として作用する。
【0034】
有機材料の絶縁層46は図1から図4を参照して説明したパターン制限領域68のパターン構造50(50a)を含む。従って、この例の作用は前に説明した例の作用と同様である。
【0035】
図1及び図7のTFT基板12の製造方法の具体的な1例を説明する。マザーガラス60上にAl/MoN/Moからなる金属膜を成膜し、フォトリソグラフィー工程によりゲート電極レジストパターンとCs電極レジストパターンとを形成する。そして、そのレジストパターンをマスクとしてエッチング、剥離処理を行うことにより、ゲート電極32、ゲートバスライン、Cs電極を形成する。
【0036】
次に、シリコン窒化膜、半導体膜、シリコン窒化膜を連続成膜し、フォトリソグラフィー工程によりチャンネル保護膜レジストパターンを形成し、レジストパターンをマスクとしてエッチング、剥離処理を行うことにより、ゲート絶縁膜34、半導体層36、チャンネル保護膜38を形成する。
【0037】
Ti/Al/Ti金属膜を成膜し、フォトリソグラフィー工程によりソース、ドレイン電極レジストパターンと信号線レジストパターンとを形成する。そして、そのレジストパターンをマスクとしてエッチング、剥離処理を行うことにより、ドレイン電極40、ソース電極42、ドレインバスラインを形成する。
【0038】
シリコン窒化膜を成膜する。次にカラーフィルタ72B,72R,72Gを順次形成する。この際、カラーフィルタ72B,72R,72Gのパターンでコンタクトホールも形成する。
【0039】
その上に、アクリルポジ型有機透明絶縁膜を4μm塗布し、露光、現像処理することで、有機材料の絶縁層46を形成し、有機材料の絶縁層46のパターン構造48,50を形成する。その際、コンタクトホールも形成する。そして、マザーガラス60の中心Oと表示領域64全体とを直線状に結んだ領域であるパターン制限領域68のパターン構造50(50a)を制限する。ここで、制限したパターン構造50(50a)は、表示領域64内に形成されるパターン構造(コンタクトホール)48などとは異なり、表示領域64から1000μm以上離れた位置に設けられ、パネルもしくは画素と電気的に接続されることがなく、独自に存在するパターンである。
【0040】
具体的に制限した孤立パターン、もしくはパターン群としてのパターン構造50(50a)は、長方形5000×2000μm内に連続集中しているパターン、および長方形415×80μmのパターンが250μm離れて2つあるパターン群の、計2種類とした。これにより、表示領域64内におけるレジストの広がりを阻害するものがなくなるので、レジストの膜厚変動を防止することができ、表示ムラの発生を防止できる。有機材料の絶縁膜46を形成後に、有機材料の絶縁膜46をマスクにしてシリコン窒化膜の絶縁層44をエッチングし、コンタクトホールも形成する。ついで、ITOからなる透明電極膜を形成し、フォトリソグラフィー法によって画素電極18を形成する。
【0041】
次に、本発明を適用してカラーフィルタ基板14の製造方法の具体的な1例を説明する。マザーガラス60上にCrからなる金属膜を成膜し、フォトリソグラフィー工程によりブラックマトリクスレジストパターンを形成する。そして、そのレジストパターンをマスクとしてエッチング、剥離処理を行うことにより、ブラックマトリクス22(図5参照)を形成する。
【0042】
次に、カラーフィルタ24R,24G,24Bを順次形成する。カラーフィルタ24R,24G,24Bは有機材料の層である。その際、マザーガラス60の中心Oと表示領域64全体とを直線状に結んだ領域であるパターン制限領域68のパターン構造を制限する。ここで、制限したパターン構造50(50a)は、表示領域64内に形成されるパターン構造(コンタクトホール)などとは異なり、表示領域64から1000μm以上離れた位置に設けられ、パネルもしくは画素と電気的に接続されることがなく、独自に存在するパターンである。孤立したパターン構造を制限することにより、表示領域内におけるレジストの広がりを阻害するものがなくなるので、レジスト膜厚変動を防止することができ、表示ムラの発生を防止できる。その後、共通電極26を形成し、レジストを塗布して、パターン形成を行った。
【0043】
以上説明した実施例は、下記の特徴を含む。
【0044】
(付記1)表示領域と周辺領域とを各々有する複数の表示装置の基板に相当する複数の部分を含む板部材を作成し、
該周辺領域内で該板部材の中心と該表示領域の該中心側の1辺の両端部とを結ぶ2つの線の間にパターン制限領域を形成し、
該板部材に有機材料の層を塗布し、
該パターン制限領域においては有機材料の層の孤立したパターン構造を制限するように該有機材料の層をパターニングし、
該有機材料の層の上にさらなる層を形成し、
該板部材を複数の表示装置の基板に分割する
ことを特徴とする表示装置の基板の製造方法。(1)
(付記2)該パターン制限領域には有機材料の層の孤立したパターン構造がないことを特徴とする付記1に記載の表示装置の基板の製造方法。
【0045】
(付記3)該パターン制限領域の有機材料の層の孤立したパターン構造の面積は、該周辺領域内の該表示領域の他の1辺の側の領域の孤立したパターン構造の面積よりも小さいことを特徴とする付記1に記載の表示装置の基板の製造方法。(2)
(付記4)該パターン制限領域の孤立したパターン構造の面積は30000μm 以上であることを特徴とする付記3に記載の表示装置の基板の製造方法。(3)
(付記5)該パターン制限領域の孤立したパターン構造は画素表示領域から1000μm以上離れた位置に設けられていることを特徴とする付記3に記載の表示装置の基板の製造方法。(4)
(付記6)該さらなる層は透明電極層であることを特徴とする付記1に記載の表示装置の基板の製造方法。
【0046】
(付記7)表示領域と周辺領域とを有する表示装置の基板であって、
該表示領域及び該周辺領域を覆う有機材料の層と、該有機材料の層の上に形成されたさらなる層とを有し、
該有機材料の層は該周辺領域内に孤立したパターン構造を有し、該周辺領域内の該表示領域の1辺の側の領域の孤立したパターン構造の面積が該周辺領域内の該表示領域の他の1辺の側の領域の孤立したパターン構造の面積よりも小さいことを特徴とする表示装置の基板。(5)
(付記8)該さらなる層は透明電極層であることを特徴とする付記7に記載の表示装置の基板。
【0047】
(付記9)該基板は薄膜トランジスタを含む基板であることを特徴とする付記7に記載の表示装置の基板。
【0048】
(付記10)該基板はカラーフィルタを含む基板であることを特徴とする付記7に記載の表示装置の基板。
【0049】
(付記11)該基板は薄膜トランジスタ及びカラーフィルタを含む基板であることを特徴とする付記7に記載の表示装置の基板。
【0050】
(付記12)該パターン制限領域の有機材料の層の孤立したパターン構造の面積は、画素電極を薄膜トランジスタに電極に接続するために該有機材料の層に設けられたコンタクトホールの面積と等しいが小さいことを特徴とする付記11に記載の表示装置の基板の製造方法。
【0051】
【発明の効果】
以上説明したように、本発明によれば、有機材料の層を厚く形成するような基板であっても、有機材料の層のパターンの形成位置を限定することにより、有機材料の層の形成時以降の工程にて、レジストのスピンコートに起因するレジストのムラを改善することが可能となり、表示ムラの改善に寄与することができる。
【図面の簡単な説明】
【図1】 図1は図5の基板12を作るためのマザーガラスを示す図である。
【図2】 図2は有機材料の絶縁層を形成した後にレジストを塗布する際の問題点を説明する図である。
【図3】 図3はマザーガラスの変形例を示す図である。
【図4】 図4はマザーガラスの変形例を示す図である。
【図5】 図5は液晶表示装置を示す略断面図である。
【図6】 図6はTFT基板の一例を示す断面図である。
【図7】 図7はTFT基板の他の一例を示す断面図である。
【符号の説明】
10…液晶表示装置
12,14…ガラス基板
16…液晶
18…画素電極
24…カラーフィルタ
26…共通電極
30…薄膜トランジスタ
46…有機材料の絶縁層
48,50…パターン構造
60…マザーガラス
64…表示領域
66…周辺領域
68…パターン制限領域
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to the manufacture how the substrate of the display device.
[0002]
[Prior art]
Conventionally, a display device such as a liquid crystal display device or a plasma display device includes a pair of glass substrates. The glass substrate of the liquid crystal display device is called a TFT substrate and a color filter substrate. The TFT substrate includes a thin film transistor, and the color filter substrate includes a color filter. In the thin film transistor, a metal layer, an insulating layer, or a semiconductor layer is formed on a glass substrate by a sputtering method or a CVD method, a photoresist is applied on each layer, and each layer is formed in a predetermined pattern using a photolithography method. The thin film transistor is formed by repeating such a process.
[0003]
In recent years, as high definition progresses, the area of one pixel decreases, but it is necessary to ensure a sufficient aperture ratio. For this reason, there is a tendency to reduce the width of the bus line and increase the height of the bus line. When the height of the bus line is increased, a step is formed on the surface of the insulating layer covering the bus line, which is not preferable. Therefore, the insulating layer is thickened so that the surface of the insulating layer is flattened.
[0004]
When the insulating layer (protective film) covering the thin film transistor is made of a layer such as silicon nitride by a CVD method, it is not easy to increase the thickness of the insulating layer. Therefore, the insulating layer is made of an organic material layer by spin coating (for example, Patent Document 1). When a layer of organic material is applied by spin coating, a thick insulating layer can be obtained relatively easily. Usually, after forming an insulating layer, a transparent electrode layer is formed on the insulating layer.
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-72222
[Problems to be solved by the invention]
The insulating layer of the organic material needs to have a thickness of about several μm due to a dielectric constant problem. If there is an isolated large pattern structure in the insulating layer of organic material, when the resist is applied by spin coating after that, the isolated large pattern structure becomes a large resistance to the resist flow, and the resist extends on the extended line of the pattern. The spread of is inhibited. For this reason, a radial film thickness unevenness of the resist occurs starting from the pattern. In the photolithographic process for forming the pixel electrode, if there is a variation in the resist film thickness, the pattern of the pixel electrode is delicately affected, and problems such as display unevenness may occur during use. In particular, the advancement of high definition has a problem in that the pattern of the pixel electrode has a complicated structure, and a variation in dimensions of a few μm of the comma immediately leads to display unevenness.
[0007]
Similarly, in a color filter substrate, a pattern may be formed using a photolithographic method by applying a resist on a color filter resin or an overcoat resin. Film thickness unevenness may occur, leading to display defects.
[0008]
An object of the present invention has an object to provide a manufacturing how the substrate of the display device so as to improve the coating unevenness caused by the organic insulating film or the like at the time of resist coating.
[0009]
[Means for Solving the Problems]
The method for manufacturing a substrate of a display device according to the present invention creates a plate member including a plurality of portions corresponding to the substrates of a plurality of display devices each having a display region and a peripheral region, and the plate member is formed in the peripheral region. A pattern restriction region is defined between two lines connecting the center and both ends of one side of the display area and one side of the center side, and an organic material layer is applied to the plate member In the pattern limiting region, the organic material layer is patterned so as to limit the isolated pattern structure of the organic material layer, and a further layer is formed on the organic material layer. A resist material is supplied while being rotated around the center, applied by spin coating, the additional layer is patterned by a photolithography method, and the plate member is divided into substrates of a plurality of display devices.
[0010]
Further, a substrate of a display device according to the reference of the present invention is a substrate of a display device having a display region and a peripheral region, the organic material layer covering the display region and the peripheral region, and the organic material layer A layer of organic material having an isolated pattern structure in the peripheral region and an isolated region on one side of the display region in the peripheral region The area of the pattern structure is smaller than the area of the isolated pattern structure in the region on one side facing the display region.
[0011]
In the above configuration, the pattern restriction region is formed between two lines connecting the center of the plate member and both ends of one side on the center side of the display region in the peripheral region. In this pattern limiting region, the isolated pattern structure of the organic material layer is limited. Therefore, even when a resist such as a photoresist is applied on the organic material layer, even if the organic material layer has an isolated small pattern structure, such an isolated small pattern structure is The resist spreads smoothly. Therefore, it is possible to improve coating unevenness when applying a resist on the organic material layer.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0013]
FIG. 5 is a schematic cross-sectional view showing a liquid crystal display device as an example of the display device. The liquid crystal display device 10 includes a pair of glass substrates 12 and 14 and a liquid crystal 16 inserted between the glass substrates 12 and 14. The glass substrate 12 is a TFT substrate, and includes a thin film transistor (not shown), a pixel electrode 18 and an alignment film 20. The glass substrate 14 is a color filter substrate and includes a black matrix 22 having pixel openings, a color filter 24, a common electrode 26, and an alignment film 28.
[0014]
FIG. 6 is a cross-sectional view showing an example of the TFT substrate 12. The TFT substrate 12 includes a thin film transistor 30. The thin film transistor 30 includes a gate electrode 32, a gate insulating layer 34, a semiconductor layer 36, a channel protective film 38, a drain electrode 40, and a source electrode 42. A gate bus line and a drain bus line are provided in connection with the gate electrode 32 and the drain electrode 40. The thin film transistor 30 is covered with a silicon nitride insulating layer 44 and an organic material insulating layer 46.
[0015]
The organic material insulating layer 46 has a substantially flat surface and is patterned to have pattern structures 48 and 50. The pattern structures 48 and 50 are non-flat portions such as isolated protrusions and recesses on the surface of the insulating layer 46 made of an organic material. The pattern structure 48 is a contact hole, and the pixel electrode 18 is connected to the source electrode 42 through the contact hole 48 (the insulating layer 44 of the silicon nitride film also has a contact hole). The pattern structure 50 will be described later. In FIG. 6, the alignment film 20 of FIG. 5 is omitted.
[0016]
FIG. 1 is a view showing a mother glass for making the substrates 12 and 14 of FIG. The mother glass (plate member) 60 includes a plurality of portions corresponding to the substrates 12 and 14 of the plurality of display devices 10. In the embodiment in which the present invention is applied to the TFT substrate 12, the mother glass 60 includes two portions 60 a corresponding to the two TFT substrates 12. The mother glass 60 is finally cut into two parts 60a along the line 62, so that two TFT substrates 12 are manufactured.
[0017]
Each TFT substrate 12 has a display area 64 and a peripheral area 66. The display area 64 is a part including a large number of pixel electrodes 18 and a large number of thin film transistors 30. The peripheral region 66 is around the display region 64, and is a portion where a terminal connected to the bus line of the display device 10 and connected to the drive circuit, a terminal connected to the test circuit, and the like are formed.
[0018]
FIG. 1 shows a state in which an organic material insulating layer 46 is formed on the silicon nitride insulating layer 44 of FIG. The organic material insulating layer 46 has pattern structures 48 and 50. The pattern structure 48 is a contact hole and is not shown in FIG. 1 because it is much smaller than the pattern structure 50. The pattern structure 50 is, for example, a hole in the insulating layer 46 made of an organic material that opens above the terminals in the peripheral region 66. The pattern structure 50 can also be a protrusion for imparting mechanical strength.
[0019]
In FIG. 1, the center of the mother glass 60 is indicated by O. A pattern restriction region 68 is defined in the peripheral region 66 between two lines connecting the center O of the mother glass 60 and both ends of one side 64 a on the center O side of the display region 64. The pattern restriction region 68 is indicated by hatching in FIG.
[0020]
When patterning the insulating layer 46 of the organic material, the pattern structure 50 (the pattern structure 50 in the pattern restriction area 68 is indicated by 50a) in the pattern restriction area 68 is restricted. For example, the pattern restriction area 68 may not be provided with the pattern structure 50a, or the area of the pattern structure 50a in the pattern restriction area 68 may be an area on the other side of the display area 64 in the peripheral area 66. The area of the pattern structure 50 is made smaller. Preferably, the area of the isolated pattern structure 50 in the pattern limiting region 68 is 30000 μm 2 or more. The pattern structures 50 and 50a may be one independent protrusion or recess, or may be a group of a plurality of adjacent protrusions or recesses.
[0021]
FIG. 2 is a diagram for explaining a problem when a resist is applied after the insulating layer 46 of an organic material is formed. The resist is applied by spin coating. In spin coating, a resist material is supplied while rotating the mother glass 60 around the center O in the direction of arrow A. If there is an isolated large pattern structure 50 in the insulating layer 46 of the organic material, the isolated large pattern structure 50 becomes a large resistance to the resist flow, and the spread of the resist on the extended line of the pattern is inhibited. For this reason, a radial film thickness unevenness 70 of the resist occurs from the pattern structure 50 as a starting point. That is, in spin coating, the resist flows radially outward due to centrifugal force. Therefore, if there is a pattern structure 50 in the radial direction in which the resist flows, the resist does not flow smoothly after the pattern structure 50. Therefore, if there is a variation in the resist film thickness, the pattern of the pixel electrode 18 is subtly affected in the formation of the pixel electrode 18, which may cause problems such as display unevenness during use.
[0022]
In the present invention, since the pattern structure 50 (50a) is restricted in the pattern restriction region 68, the resist flow is not hindered at least in the pattern restriction region 68. The pattern restriction region 68 is on a course where the supplied resist flows toward the display region 64, and the resist flow is not obstructed in the pattern restriction region 68, so that the resist flows smoothly in the display region 64. Therefore, the pattern of the pixel electrode 18 in the display area 64 is not affected, and display unevenness does not occur during use.
[0023]
FIG. 3 is a view showing a modification of the mother glass. In the embodiment of FIG. 3, the mother glass 60 includes six portions 60 a corresponding to the six TFT substrates 12. The mother glass 60 is finally cut into six portions 60a along the line 62, so that six TFT substrates 12 are manufactured.
[0024]
FIG. 4 is a view showing a modification of the mother glass. In the embodiment of FIG. 4, the mother glass 60 includes 15 portions 60 a corresponding to 15 TFT substrates 12. The mother glass 60 is finally cut into 15 portions 60a along the line 62, so that 15 TFT substrates 12 are manufactured.
[0025]
3 and 4, each TFT substrate 12 has a display area 64 and a peripheral area 66. The display area 64 is a part including a large number of pixel electrodes 18 and a large number of thin film transistors 30. The organic material insulating layer 46 has pattern structures 48 and 50. The pattern structure 48 is a contact hole and is not shown in FIGS. 3 and 4 because it is much smaller than the pattern structure 50. The pattern structure 50 is an opening of an insulating layer 46 made of an organic material at a position corresponding to a terminal of the peripheral region 66, for example.
[0026]
3 and 4, the pattern restriction region 68 is defined between two lines connecting the center O of the mother glass 60 and both ends of one side 64 a on the center O side of the display region 64 in the peripheral region 66. . The pattern restriction area 68 is indicated by hatching. In patterning the organic material insulating layer 46, the pattern structure 50 is restricted in the pattern restriction region 68. For example, the pattern structure 50 is not provided in the pattern restriction area 68, or the area of the pattern structure 50 in the pattern restriction area 68 is an area on the other side of the display area 64 in the peripheral area 66. The area of the pattern structure 50 is made smaller. Therefore, the operation of the embodiment of FIGS. 3 and 4 is the same as that of the embodiment of FIG. In this way, unlike the conventional pattern formation position, by limiting the pattern formation position, the resist coating is applied to the substrate on which the organic material insulating layer 46 is formed thick and the pixel electrode or the like is formed thereon. Unevenness can be improved.
[0027]
A specific example of the manufacturing method of the TFT substrate 12 of FIGS. 1 and 6 will be further described. A metal film made of Al / MoN / Mo is formed on the mother glass 60, and a gate electrode resist pattern and a Cs electrode resist pattern are formed by a photolithography process. Then, the gate electrode 32, the gate bus line, and the Cs electrode are formed by performing etching and peeling treatment using the resist pattern as a mask.
[0028]
Next, a silicon nitride film, a semiconductor film, and a silicon nitride film are continuously formed, a channel protective film resist pattern is formed by a photolithography process, and etching and stripping processes are performed using the resist pattern as a mask, whereby the gate insulating film 34 is formed. Then, a semiconductor layer 36 and a channel protective film 38 are formed.
[0029]
A Ti / Al / Ti metal film is formed, and a source / drain electrode resist pattern and a signal line resist pattern are formed by a photolithography process. Then, the drain electrode 40, the source electrode 42, and the drain bus line are formed by performing etching and peeling treatment using the resist pattern as a mask.
[0030]
A silicon nitride film is formed. A 4 μm thick acrylic positive organic transparent insulating layer is applied thereon, exposed to light, and developed to form an insulating layer 44 made of a silicon nitride film and an insulating layer 46 made of an organic material. Structures 48 and 50 are formed. At that time, the pattern structure 50 (50a) of the pattern limiting region 68, which is a region connecting the center O of the mother glass 60 and the entire display region 64 in a straight line, is limited. Here, unlike the pattern structure (contact hole) 48 formed in the display region 64, the limited pattern structure 50 (50a) is provided at a position separated from the display region 64 by 1000 μm or more, and is 30000 μm 2 or more. The pattern has an area and is not electrically connected to a panel or a pixel and exists uniquely.
[0031]
The pattern structure 50 (50a) as a specifically limited isolated pattern or pattern group is a pattern group in which a pattern that is continuously concentrated within a rectangle 5000 × 2000 μm and two patterns of a rectangle 415 × 80 μm are separated by 250 μm. 2 types in total. As a result, there is no obstacle that hinders the spread of the resist in the display region 64, so that the resist film thickness variation can be prevented and the occurrence of display unevenness can be prevented. After the organic material insulating film 46 is formed, the silicon nitride insulating layer 44 is etched using the organic material insulating film 46 as a mask to complete a contact hole. Next, a transparent electrode film made of ITO is formed, and the pixel electrode 18 is formed by photolithography.
[0032]
FIG. 7 is a cross-sectional view showing another example of the TFT substrate. In this embodiment, the TFT substrate includes a thin film transistor and a color filter. Similar to the example of FIG. 6, the thin film transistor 30 includes a gate electrode 32, a gate insulating layer 34, a semiconductor layer 36, a channel protection film 38, a drain electrode 40, and a source electrode 42.
[0033]
An insulating layer 44 of silicon nitride film is provided so as to cover the thin film transistor 30. On the silicon nitride insulating layer 44, a blue color filter 72B, a red color filter 72R, and a green color filter 72G are provided in association with each thin film transistor 30. Further, an organic material insulating layer 46 is provided so as to cover these color filters 72B, 72R and 72G. The color filters 72B, 72R, and 72G also function as an insulating layer of an organic material.
[0034]
The organic material insulating layer 46 includes the pattern structure 50 (50a) of the pattern limiting region 68 described with reference to FIGS. Therefore, the operation of this example is the same as that of the example described above.
[0035]
A specific example of the manufacturing method of the TFT substrate 12 of FIGS. 1 and 7 will be described. A metal film made of Al / MoN / Mo is formed on the mother glass 60, and a gate electrode resist pattern and a Cs electrode resist pattern are formed by a photolithography process. Then, the gate electrode 32, the gate bus line, and the Cs electrode are formed by performing etching and peeling treatment using the resist pattern as a mask.
[0036]
Next, a silicon nitride film, a semiconductor film, and a silicon nitride film are continuously formed, a channel protective film resist pattern is formed by a photolithography process, and etching and stripping processes are performed using the resist pattern as a mask, whereby the gate insulating film 34 is formed. Then, a semiconductor layer 36 and a channel protective film 38 are formed.
[0037]
A Ti / Al / Ti metal film is formed, and a source / drain electrode resist pattern and a signal line resist pattern are formed by a photolithography process. Then, the drain electrode 40, the source electrode 42, and the drain bus line are formed by performing etching and peeling treatment using the resist pattern as a mask.
[0038]
A silicon nitride film is formed. Next, color filters 72B, 72R, and 72G are sequentially formed. At this time, contact holes are also formed in the pattern of the color filters 72B, 72R, 72G.
[0039]
On top of that, an acrylic positive organic transparent insulating film of 4 μm is applied, exposed and developed to form an insulating layer 46 of an organic material, and pattern structures 48 and 50 of the insulating layer 46 of the organic material are formed. At that time, a contact hole is also formed. And the pattern structure 50 (50a) of the pattern restriction | limiting area | region 68 which is the area | region which connected the center O of the mother glass 60 and the whole display area | region 64 linearly is restrict | limited. Here, unlike the pattern structure (contact hole) 48 formed in the display region 64, the limited pattern structure 50 (50a) is provided at a position separated from the display region 64 by 1000 μm or more, and is connected to the panel or pixel. It is a unique pattern that is not electrically connected.
[0040]
The pattern structure 50 (50a) as a specifically limited isolated pattern or pattern group is a pattern group in which a pattern that is continuously concentrated within a rectangle 5000 × 2000 μm and two patterns of a rectangle 415 × 80 μm are separated by 250 μm. 2 types in total. As a result, there is no obstacle that hinders the spread of the resist in the display region 64, so that the resist film thickness variation can be prevented and the occurrence of display unevenness can be prevented. After forming the organic material insulating film 46, the silicon nitride film insulating layer 44 is etched using the organic material insulating film 46 as a mask to form contact holes. Next, a transparent electrode film made of ITO is formed, and the pixel electrode 18 is formed by photolithography.
[0041]
Next, a specific example of the manufacturing method of the color filter substrate 14 by applying the present invention will be described. A metal film made of Cr is formed on the mother glass 60, and a black matrix resist pattern is formed by a photolithography process. Then, the black matrix 22 (see FIG. 5) is formed by performing etching and peeling treatment using the resist pattern as a mask.
[0042]
Next, the color filters 24R, 24G, and 24B are sequentially formed. The color filters 24R, 24G, and 24B are organic material layers. At that time, the pattern structure of the pattern limiting region 68 that is a region in which the center O of the mother glass 60 and the entire display region 64 are connected in a straight line is limited. Here, unlike the pattern structure (contact hole) formed in the display area 64, the limited pattern structure 50 (50a) is provided at a position separated by 1000 μm or more from the display area 64, and is electrically connected to the panel or pixel. It is a unique pattern that is not connected to each other. By restricting the isolated pattern structure, there is no obstacle to the spread of the resist in the display region, so that the resist film thickness variation can be prevented and the occurrence of display unevenness can be prevented. Thereafter, the common electrode 26 was formed, a resist was applied, and a pattern was formed.
[0043]
The embodiment described above includes the following features.
[0044]
(Appendix 1) Create a plate member including a plurality of portions corresponding to substrates of a plurality of display devices each having a display region and a peripheral region,
Forming a pattern limiting region between two lines connecting the center of the plate member and both ends of one side of the center of the display region in the peripheral region;
Applying a layer of organic material to the plate member;
Patterning the organic material layer to limit the isolated pattern structure of the organic material layer in the pattern limiting region;
Forming a further layer on the layer of organic material;
A method for manufacturing a substrate of a display device, wherein the plate member is divided into a plurality of substrates of the display device. (1)
(Additional remark 2) The manufacturing method of the board | substrate of the display apparatus of Additional remark 1 characterized by there being no isolated pattern structure of the layer of an organic material in this pattern restriction | limiting area | region.
[0045]
(Supplementary Note 3) The area of the isolated pattern structure of the organic material layer in the pattern restriction region is smaller than the area of the isolated pattern structure in the region on the other side of the display region in the peripheral region. A method for manufacturing a substrate of a display device according to appendix 1, wherein: (2)
(Supplementary note 4) The method for manufacturing a substrate of a display device according to supplementary note 3, wherein an area of the isolated pattern structure of the pattern restriction region is 30000 μm 2 or more. (3)
(Additional remark 5) The manufacturing method of the board | substrate of the display apparatus of Additional remark 3 characterized by the isolated pattern structure of this pattern restriction | limiting area | region being provided in the position away 1000 micrometers or more from the pixel display area. (4)
(Supplementary note 6) The method for manufacturing a substrate of a display device according to supplementary note 1, wherein the further layer is a transparent electrode layer.
[0046]
(Supplementary note 7) A substrate of a display device having a display area and a peripheral area,
A layer of organic material covering the display region and the peripheral region, and a further layer formed on the layer of organic material,
The organic material layer has an isolated pattern structure in the peripheral region, and the area of the isolated pattern structure in the region on one side of the display region in the peripheral region is the display region in the peripheral region. A substrate of a display device, characterized in that it is smaller than the area of the isolated pattern structure in the region on the other one side. (5)
(Supplementary note 8) The display device substrate according to supplementary note 7, wherein the further layer is a transparent electrode layer.
[0047]
(Supplementary note 9) The substrate of the display device according to supplementary note 7, wherein the substrate is a substrate including a thin film transistor.
[0048]
(Supplementary note 10) The substrate of the display device according to supplementary note 7, wherein the substrate is a substrate including a color filter.
[0049]
(Supplementary note 11) The substrate of the display device according to supplementary note 7, wherein the substrate includes a thin film transistor and a color filter.
[0050]
(Appendix 12) The area of the isolated pattern structure of the organic material layer in the pattern limiting region is equal to the area of the contact hole provided in the organic material layer to connect the pixel electrode to the thin film transistor, but small. The method for manufacturing a substrate of a display device according to appendix 11, wherein:
[0051]
【The invention's effect】
As described above, according to the present invention, even when the organic material layer is formed thick, by limiting the formation position of the organic material layer pattern, the organic material layer can be formed. In the subsequent steps, it is possible to improve the resist unevenness caused by the spin coating of the resist, which can contribute to the improvement of display unevenness.
[Brief description of the drawings]
FIG. 1 is a view showing a mother glass for making the substrate 12 of FIG.
FIG. 2 is a diagram for explaining a problem in applying a resist after forming an insulating layer of an organic material.
FIG. 3 is a view showing a modification of the mother glass.
FIG. 4 is a view showing a modification of the mother glass.
FIG. 5 is a schematic cross-sectional view showing a liquid crystal display device.
FIG. 6 is a cross-sectional view showing an example of a TFT substrate.
FIG. 7 is a cross-sectional view showing another example of a TFT substrate.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Liquid crystal display device 12, 14 ... Glass substrate 16 ... Liquid crystal 18 ... Pixel electrode 24 ... Color filter 26 ... Common electrode 30 ... Thin-film transistor 46 ... Insulating layer 48, 50 of organic material ... Pattern structure 60 ... Mother glass 64 ... Display area 66 ... Peripheral area 68 ... Pattern restriction area

Claims (5)

表示領域と周辺領域とを各々有する複数の表示装置の基板に相当する複数の部分を含む板部材を作成し、
該周辺領域内で該板部材の中心と該表示領域の該中心側の1辺の両端部とを結ぶ2つの線と、該中心側の1辺との間にパターン制限領域を規定し、
該板部材に有機材料の層を塗布し、
該パターン制限領域においては有機材料の層の孤立したパターン構造を制限するように該有機材料の層をパターニングし
該有機材料の層の上にさらなる層を形成し、
該板部材をその中心の周りで回転させながらレジスト材料を供給してスピンコートで塗し、
フォトリソグラフィー法によって該さらなる層をパターン形成し、
該板部材を複数の表示装置の基板に分割することを特徴とする表示装置の基板の製造方法。
Creating a plate member including a plurality of portions corresponding to substrates of a plurality of display devices each having a display region and a peripheral region;
A pattern limiting region is defined between two lines connecting the center of the plate member and both ends of one side on the center side of the display region in the peripheral region, and one side on the center side,
Applying a layer of organic material to the plate member;
Patterning the organic material layer to limit the isolated pattern structure of the organic material layer in the pattern limiting region ;
Forming a further layer on the layer of organic material;
Coating and cloth spin coating the plate member by supplying a resist material while rotating about its center,
Patterning the further layer by photolithography,
A method for manufacturing a substrate of a display device, wherein the plate member is divided into a plurality of substrates of the display device.
該パターン制限領域の有機材料の層の孤立したパターン構造の面積は、該周辺領域内の該表示領域の他の1辺の側の領域の有機材料の層の孤立したパターン構造の面積よりも小さいことを特徴とする請求項1に記載の表示装置の基板の製造方法。  The area of the isolated pattern structure of the organic material layer in the pattern limiting region is smaller than the area of the isolated pattern structure of the organic material layer in the region on the other side of the display region in the peripheral region. The method for manufacturing a substrate of a display device according to claim 1. 該パターン制限領域の孤立したパターン構造は画素表示領域から1000μm以上離れた位置に設けられていることを特徴とする請求項2に記載の表示装置の基板の製造方法。  3. The method for manufacturing a substrate of a display device according to claim 2, wherein the isolated pattern structure of the pattern limiting region is provided at a position separated from the pixel display region by 1000 μm or more. 該パターン制限領域には有機材料の層の孤立したパターン構造がないことを特徴とする請求項1に記載の表示装置の基板の製造方法。  2. The method for manufacturing a substrate of a display device according to claim 1, wherein the pattern restriction region does not have an isolated pattern structure of an organic material layer. 該さらなる層は透明導電層であることを特徴とする請求項1に記載の表示装置の基板の製造方法。  2. The method for manufacturing a substrate of a display device according to claim 1, wherein the further layer is a transparent conductive layer.
JP2003066850A 2003-03-12 2003-03-12 Manufacturing method of display device substrate Expired - Fee Related JP4408021B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003066850A JP4408021B2 (en) 2003-03-12 2003-03-12 Manufacturing method of display device substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003066850A JP4408021B2 (en) 2003-03-12 2003-03-12 Manufacturing method of display device substrate

Publications (2)

Publication Number Publication Date
JP2004279455A JP2004279455A (en) 2004-10-07
JP4408021B2 true JP4408021B2 (en) 2010-02-03

Family

ID=33284633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003066850A Expired - Fee Related JP4408021B2 (en) 2003-03-12 2003-03-12 Manufacturing method of display device substrate

Country Status (1)

Country Link
JP (1) JP4408021B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5380726B2 (en) * 2008-03-31 2014-01-08 Nltテクノロジー株式会社 Flat panel display, method for manufacturing the same, and method for designing lead wiring
JP5540503B2 (en) * 2008-12-25 2014-07-02 カシオ計算機株式会社 Electronic device manufacturing method and short-circuit body

Also Published As

Publication number Publication date
JP2004279455A (en) 2004-10-07

Similar Documents

Publication Publication Date Title
JP4876341B2 (en) Active matrix substrate and manufacturing method thereof
JP3267271B2 (en) Liquid crystal display device and method of manufacturing the same
JP4594292B2 (en) Photomask and method for manufacturing array substrate for liquid crystal display device using the same
KR101253497B1 (en) Method of fabricating array substrate for liquid crystal display device
JP2001100652A (en) Active matrix substrate and method for manufacturing the same
KR101241129B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US20060093928A1 (en) Manufacturing method of color filter on TFT array and manufacturing method of LCD panel
JP2010092072A (en) Color filter substrate for liquid crystal display device, thin film transistor substrate, and method for manufacturing them
JPH1124108A (en) Thin film transistor type liquid crystal display element and manufacture thereof
KR20100035131A (en) Method for manufacturing array substrate of liquid crystal display device
US20060154397A1 (en) Method for manufacturing a display device and method for forming a pattern
KR20020036023A (en) manufacturing method of array panel for liquid crystal display
WO2014015631A1 (en) Array panel, manufacture method thereof and display device
JP3975014B2 (en) Manufacturing method of liquid crystal display device
US20120086678A1 (en) Wire, method of manufacture, and related apparatus
JP4217308B2 (en) Liquid crystal display device and manufacturing method thereof
JP4408021B2 (en) Manufacturing method of display device substrate
US7105367B2 (en) Method of manufacturing array substrate for liquid crystal display device
JP4493744B2 (en) Substrate for liquid crystal display device and manufacturing method thereof
JP3299201B2 (en) Active matrix substrate and manufacturing method thereof
US20020044243A1 (en) Liquid crystal display device and fabricating method thereof
US7297565B2 (en) Liquid crystal display device and fabricating method thereof
JPH1020341A (en) Liquid crystal display device and its production
KR20020056110A (en) array panel of liquid crystal display device and manufacturing method thereof
KR100232178B1 (en) Manufacturing method of liquid crystal display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091105

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees