JP5380726B2 - Flat panel display, method for manufacturing the same, and method for designing lead wiring - Google Patents
Flat panel display, method for manufacturing the same, and method for designing lead wiring Download PDFInfo
- Publication number
- JP5380726B2 JP5380726B2 JP2008094006A JP2008094006A JP5380726B2 JP 5380726 B2 JP5380726 B2 JP 5380726B2 JP 2008094006 A JP2008094006 A JP 2008094006A JP 2008094006 A JP2008094006 A JP 2008094006A JP 5380726 B2 JP5380726 B2 JP 5380726B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- flat panel
- panel display
- active matrix
- bent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 106
- 239000004973 liquid crystal related substance Substances 0.000 claims description 41
- 239000011159 matrix material Substances 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 21
- 238000004528 spin coating Methods 0.000 claims description 20
- 239000007788 liquid Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 239000011344 liquid material Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000000576 coating method Methods 0.000 description 43
- 239000011248 coating agent Substances 0.000 description 42
- 238000005452 bending Methods 0.000 description 31
- 239000010410 layer Substances 0.000 description 26
- 239000010408 film Substances 0.000 description 24
- 238000013461 design Methods 0.000 description 13
- 239000011521 glass Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000012530 fluid Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は、液晶表示装置を構成するアクティブマトリクス型液晶パネルをはじめとするフラットパネルディスプレイ及びその製造方法並びにフラットパネルディスプレイにおける引き出し配線の設計方法に関し、特に、配線等に起因する段差を有する面上に、液体をスピン塗布してなる構造を均一にするための技術に関する。 The present invention relates to a flat panel display including an active matrix type liquid crystal panel constituting a liquid crystal display device, a manufacturing method thereof, and a design method of a lead wiring in the flat panel display, and more particularly, on a surface having a step due to the wiring or the like. In particular, the present invention relates to a technique for making a structure formed by spin-coating a liquid uniform.
液晶表示装置は、2枚のガラス基板間に液晶を挟持した液晶パネルにおいて、液晶に印加する電圧を変化することで、その光学特性を制御し、透過・反射光量を電気的に制御して表示を行う装置であり、低消費電力、薄型軽量、高精細等といった特徴を生かして、幅広く用いられている。近年、最も多く用いられる構成は、アクティブマトリクス型の液晶パネルで、片方の基板(TFT(Thin Film Transistor)基板)に格子状の金属配線とその交点にスイッチング用薄膜トランジスタ(TFT)および液晶を駆動するための画素電極が形成されており、もう一方の基板(CF基板)にはカラー表示をおこなうためのカラーフィルター(CF)が形成され、両基板の間に液晶が挟持された構造を備えている。 A liquid crystal display device is a liquid crystal panel in which liquid crystal is sandwiched between two glass substrates, by changing the voltage applied to the liquid crystal, thereby controlling its optical characteristics and electrically controlling the amount of transmitted / reflected light. This device is widely used by taking advantage of its features such as low power consumption, thin and light weight, and high definition. In recent years, the most frequently used configuration is an active matrix type liquid crystal panel, in which one side of a substrate (TFT (Thin Film Transistor) substrate) is a grid-like metal wiring and a switching thin film transistor (TFT) and liquid crystal are driven at the intersection. Pixel electrodes are formed, and a color filter (CF) for performing color display is formed on the other substrate (CF substrate), and liquid crystal is sandwiched between both substrates. .
TFT基板は、前述の表示に寄与する領域以外の非表示領域に、表示を制御するためのドライバIC(Integrated Circuit)チップ、ドライバICチップの端子と表示領域の金属配線とを電気的に接続するように配置された引き出し配線等が形成された構成を有している(例えば、下記特許文献1参照)。
The TFT substrate electrically connects a driver IC (Integrated Circuit) chip for controlling display and a terminal of the driver IC chip and metal wiring in the display area to a non-display area other than the area contributing to display. In such a configuration, lead wires and the like arranged in this way are formed (see, for example,
TFT基板を製造する際には、金属配線形成、絶縁膜へのコンタクトホール形成などのパターニングおよび金属配線の段差の緩和および反射光を利用する場合の反射膜形状加工等のような、基板に流動体を塗布する工程が必要となる。 When manufacturing a TFT substrate, flow to the substrate, such as patterning such as metal wiring formation, contact hole formation in an insulating film, relief of metal wiring steps, and reflection film shape processing when using reflected light, etc. A process of applying the body is required.
その塗布方法は流動体材料を基板に滴下して回転させ遠心力で膜を薄く引き延ばすスピンコータ方式が一般的である。スピンコータ方式では、基板中央に盛られた流動体を基板外周に塗り広げるため、基板内の凹凸によって膜厚差が生じムラとなる場合がある。 The coating method is generally a spin coater method in which a fluid material is dropped on a substrate and rotated, and the film is thinly stretched by centrifugal force. In the spin coater method, since the fluid accumulated in the center of the substrate is spread on the outer periphery of the substrate, a difference in film thickness may occur due to unevenness in the substrate, resulting in unevenness.
この塗布ムラは金属配線等による凹凸が局所的に変化している部分、またはミクロ的な凹凸形状が規則的に配置されマクロ的なパターンを形づくる部分などで最も顕著に発生する。 This unevenness of coating occurs most prominently in a portion where unevenness due to metal wiring or the like is locally changed, or a portion where a microscopic unevenness shape is regularly arranged to form a macro pattern.
図15は1パネル分のTFT基板の構造を模式的に示したものである。前述の引き出し配線310は、表示領域301の金属配線または、ドライバICチップ320の出力端子の数だけ並走するが、途中で屈曲して引き回されることがあり、この屈曲部313は規則的に並んだ形で設計されていた。この引き出し配線310の屈曲部313の配列は前述のマクロ的パターンを形成しており、この部分での塗布ムラ325は液晶パネル300の品質を著しく低下させ問題となっていた。
FIG. 15 schematically shows the structure of a TFT substrate for one panel. The above-described
上記特許文献1では、このような引き出し配線屈曲部を起点としたムラは、スピンコートで液が塗り広げられる方向と、屈曲点の配列方向が一致したときに塗布ムラが生じ、その改善のため、配線間にダミーパターンを配置する方法を開示しているが、本願発明者らの実験の結果では、塗布ムラ発生の条件に相違があること、および特許文献1の方法が必ずしも有効でないことがわかった。
In the above-mentioned
本発明は上記の問題点に鑑みてなされたものであり、スピンコートの塗布ムラを抑制することにより、表示品位に優れ、ムラによる不良発生が少ない液晶パネル等のフラットパネルディスプレイ及びその製造方法並びにフラットパネルディスプレイにおける引き出し配線の設計方法を提供することを目的とする。 The present invention has been made in view of the above problems, and by suppressing uneven coating of spin coating, a flat panel display such as a liquid crystal panel having excellent display quality and less occurrence of defects due to unevenness, a manufacturing method thereof, and An object of the present invention is to provide a method for designing a lead wiring in a flat panel display.
上記目的を達成するため、本発明は、表示領域から引き出された複数の引き出し配線が屈曲部で屈曲して引き回され、前記屈曲部が直線状に配列されるアクティブマトリクス基板を含むフラットパネルディスプレイにおいて、前記アクティブマトリクス基板は、絶縁基板上に、前記屈曲部の配列方向が複数種類となるように複数配列された状態で、同時に、前記絶縁基板の中央を回転中心として回転させながら液状の物質を塗布し、回転の遠心力で前記液状の物質を塗り拡げるスピン塗布処理が行われるものであり、各々の前記アクティブマトリクス基板における、前記屈曲部の配列方向であって前記表示領域に向かう方向と、前記回転中心から前記表示領域に最も近い前記屈曲部に向かう方向と、がなす角度が、8゜以上、好ましくは、15゜以上であるものである。 In order to achieve the above object, the present invention provides a flat panel display including an active matrix substrate in which a plurality of lead wires drawn from a display area are bent and drawn at a bent portion, and the bent portion is arranged in a straight line. The active matrix substrate is a liquid substance while being rotated on the center of the insulating substrate at the same time in a state where a plurality of the bent portions are arranged in a plurality of types on the insulating substrate. And applying a spin coating process that spreads the liquid substance by a centrifugal force of rotation, and in each of the active matrix substrates, an arrangement direction of the bent portions and a direction toward the display region The angle formed by the direction from the rotation center toward the bent portion closest to the display area is 8 ° or more, preferably 1 ° is intended or more.
また、本発明は、表示領域から引き出された複数の引き出し配線が屈曲部で屈曲して引き回され、前記屈曲部が直線状に配列されるアクティブマトリクス基板を含むフラットパネルディスプレイの製造方法であって、前記アクティブマトリクス基板は、絶縁基板上に複数配列された状態で、同時に、前記絶縁基板の中央を回転中心として回転させながら液状の物質を塗布し、回転の遠心力で前記液状の物質を塗り拡げるスピン塗布処理が行われるものであり、各々の前記アクティブマトリクス基板における、前記屈曲部の配列方向であって前記表示領域に向かう方向と、前記回転中心から前記表示領域に最も近い前記屈曲部に向かう方向と、がなす角度が、8°以上となるように、前記絶縁基板上に、前記屈曲部の配列方向が異なる複数種類の前記アクティブマトリクス基板を配置するものである。 In addition, the present invention is a method for manufacturing a flat panel display including an active matrix substrate in which a plurality of lead-out wires led out from a display area are bent and drawn around a bent portion, and the bent portions are arranged in a straight line. The active matrix substrate is applied in a state where a plurality of the active matrix substrates are arranged on the insulating substrate, and at the same time, a liquid material is applied while rotating around the center of the insulating substrate, and the liquid material is applied by a centrifugal force of rotation. A spin coating process for spreading the coating is performed, and in each of the active matrix substrates, the bent portion in the arrangement direction of the bent portions toward the display region, and the bent portion closest to the display region from the rotation center the angle and direction, is formed toward the, so that the 8 ° or more, on the insulating substrate, a plurality of types of arrangement direction of the bent portion is different It is intended to place the active matrix substrate.
また、本発明は、表示領域から引き出された複数の引き出し配線が屈曲部で屈曲して引き回され、前記屈曲部が直線状に配列されるアクティブマトリクス基板を含むフラットパネルディスプレイにおける引き出し配線の設計方法であって、前記アクティブマトリクス基板は、絶縁基板上に、前記屈曲部の配列方向が複数種類となるように複数配列された状態で、同時に、前記絶縁基板の中央を回転中心として回転させながら液状の物質を塗布し、回転の遠心力で前記液状の物質を塗り拡げるスピン塗布処理が行われるものであり、各々の前記アクティブマトリクス基板における、前記屈曲部の配列方向であって前記表示領域に向かう方向と、前記回転中心から前記表示領域に最も近い前記屈曲部に向かう方向と、がなす角度が、8゜以上、好ましくは、15゜以上となるように、前記引き出し配線を設計するものである。
In addition, the present invention provides a design of a lead-out line in a flat panel display including an active matrix substrate in which a plurality of lead-out lines led out from a display area are bent and drawn around a bend, and the bends are linearly arranged. In the method, a plurality of the active matrix substrates are arranged on the insulating substrate so that there are plural kinds of arrangement directions of the bent portions, and at the same time, while rotating around the center of the insulating substrate as a rotation center. A spin coating process is performed in which a liquid substance is applied and the liquid substance is spread by a centrifugal force of rotation, and in each of the active matrix substrates, in the arrangement direction of the bent portions and in the display area The angle formed by the direction toward and the direction from the rotation center toward the bent portion closest to the display area is preferably 8 ° or more. Details, so that the 15 ° or more, is to design the lead-out wiring.
本発明のフラットパネルディスプレイ及びその製造方法並びにフラットパネルディスプレイにおける引き出し配線の設計方法によれば、表示領域の周囲に複数の引き出し配線が屈曲して引き回されているアクティブマトリスク基板の作成に際し、アクティブマトリスク基板を複数配列した絶縁基板上に流動体を塗布し、スピンコータ方式を用いて絶縁基板を回転させて塗り広げる際に、引き出し配線の屈曲部のマクロ的なパターンに起因して生じる塗布ムラを抑制し、表示品位を向上させることができる。 According to the flat panel display and the manufacturing method of the present invention and the design method of the lead wiring in the flat panel display, when creating an active matrix substrate in which a plurality of lead wirings are bent around the display area, When a fluid is applied on an insulating substrate with a plurality of active matrix substrates arranged, and the insulating substrate is rotated and spread using a spin coater method, the coating is generated due to the macro pattern of the bent portion of the lead-out wiring. Unevenness can be suppressed and display quality can be improved.
その理由は、各々のアクティブマトリスク基板において、引き出し配線の屈曲部が配列する方向であって表示領域に向かう方向と、絶縁基板の回転中心から表示領域に最も近い屈曲部に向かう方向と、がなす角度が、塗布ムラが生じる限界角度よりも大きくなるように、屈曲部の配列方向やアクティブマトリスク基板の向きが規定されているからである。また、各々のアクティブマトリスク基板の引き出し配線が、直線と曲線とが滑らかに接続された形状となっているからである。 The reason for this is that in each active matrix substrate, the direction in which the bent portions of the lead wiring are arranged and toward the display region, and the direction from the center of rotation of the insulating substrate toward the bent portion closest to the display region are: This is because the arrangement direction of the bent portions and the direction of the active matrix substrate are defined so that the formed angle is larger than the limit angle at which coating unevenness occurs. In addition, the lead wiring of each active matrix substrate has a shape in which straight lines and curves are smoothly connected.
背景技術で示したように、周縁部に多数の引き出し配線が屈曲して引き回されている基板上に流動体を塗布し、スピンコータ方式で塗り広げる際に、引き出し配線の屈曲部のマクロ的なパターンに起因して塗布ムラが生じ、液晶パネル等のフラットパネルディスプレイの品質を著しく低下させるという問題があった。この問題を図面を参照して具体的に説明する。 As shown in the background art, when a fluid is applied on a substrate on which a large number of lead wires are bent and routed at the peripheral edge and spread by a spin coater method, There is a problem that uneven coating occurs due to the pattern and the quality of a flat panel display such as a liquid crystal panel is remarkably deteriorated. This problem will be specifically described with reference to the drawings.
一般的なアクティブマトリクス駆動の液晶パネルの構成をソースドライバ側の信号系にのみ簡略化して模式的に図示すると図1のようになる。もちろん実際の液晶パネルには、ゲートドライバ側の信号系がCOG(Chip on glass)またはSOG(System on Glass)技術等により実装されているが、ここでは簡略化して、後の説明に必要な構成要素のみを記載している。実際のパネルはTFT基板とCF基板で構成されるが、ここでは説明の便宜上、1パネル分に相当するTFT基板側のみを記載する。 FIG. 1 shows a schematic diagram of a general active matrix driving liquid crystal panel simplified to only the signal system on the source driver side. Of course, in the actual liquid crystal panel, the signal system on the gate driver side is mounted by COG (Chip on glass) or SOG (System on Glass) technology, etc., but here it is simplified and is necessary for the later explanation. Only the elements are listed. Although an actual panel is composed of a TFT substrate and a CF substrate, only the TFT substrate side corresponding to one panel is shown here for convenience of explanation.
図1において、ソースドライバ入力配線130から入った画像信号は、ソースドライバIC120により個々の画素を駆動する信号に変換され、表示領域101の個々の画素に繋がる配線へソースドライバ配線110で伝達される。ソースドライバ配線110はソースドライバIC120の出力端子ピッチと、表示領域101の画素ピッチの差を吸収すべく、液晶パネル100上を引き回され、ソースドライバ配線ドライバ側112とソースドライバ配線画素側111は屈曲部113で折り曲げられて配置されている。個々の屈曲部113は線幅が数10μm程度なので非常に小さな幾何学形状でしかないが、複数の配線が並走しているため、屈曲部113の配列はマクロ的(数mm規模)な幾何学形状(図1では斜めの直線状)を形成している。 In FIG. 1, an image signal input from the source driver input wiring 130 is converted into a signal for driving each pixel by the source driver IC 120, and transmitted to the wiring connected to each pixel in the display area 101 through the source driver wiring 110. . The source driver wiring 110 is routed on the liquid crystal panel 100 to absorb the difference between the output terminal pitch of the source driver IC 120 and the pixel pitch of the display area 101. The source driver wiring driver side 112 and the source driver wiring pixel side 111 are The bent portion 113 is bent and disposed. The individual bent portions 113 have a very small geometric shape because the line width is about several tens of μm. However, since a plurality of wirings run in parallel, the arrangement of the bent portions 113 is a macro (several mm scale) geometry. A geometric shape (an oblique straight line in FIG. 1) is formed.
実際の製造工程においては、ガラス基板上に図1に示すようなパネルが複数、縦横に配置され、さらにプロセスに必要なマーク類やチェックのための素子(総称してTEG(Test Element Group)類と称す。)など、実際のパネル動作には必要ないパターンも配置された状態になっている。 In the actual manufacturing process, a plurality of panels as shown in FIG. 1 are arranged vertically and horizontally on a glass substrate, and marks and elements for checking (collectively TEG (Test Element Group)) The pattern that is not necessary for the actual panel operation is also arranged.
ソースドライバ配線は低抵抗の金属薄膜で構成されるのが一般的で、他の配線、電極や後の工程で必要なマーク類などと同時に形成される。また、この工程はTFT基板の最終工程となるとは限らず、さらに成膜、レジストプロセス、エッチングなどが引き続き施されることが多い。 The source driver wiring is generally composed of a low-resistance metal thin film, and is formed at the same time as other wiring, electrodes, marks necessary for a later process, and the like. In addition, this step is not necessarily the final step of the TFT substrate, and film formation, resist process, etching, etc. are often continued.
屈曲部の配列が塗布ムラを起こす代表的な工程として、画素電極形成前に表示領域の配線段差を軽減するための、有機膜を塗布〜焼成する平坦化工程がある。 As a typical process in which the arrangement of the bent portions causes application unevenness, there is a planarization process in which an organic film is applied to be baked in order to reduce a wiring step in the display area before the pixel electrode is formed.
図1に示すようなパネルを縦横に格子状に配置したTFT基板で、ソースドライバ配線が形成されたあとの基板中央に有機塗布液を滴下し、スピンコータで塗り広げた後の様子を図2に模式的に示す。TFT基板150内に複数のパネルが配置されているが、そのうちの特定の位置のパネル(図2ではパネルA,パネルB)に塗布ムラ155が見られる。この発生位置は、パネルの品種、すなわちパネルのサイズや配線の引き回し形状によって異なっていた。 FIG. 2 shows the state after the organic coating liquid is dropped on the center of the substrate after the source driver wiring is formed on the TFT substrate in which the panels as shown in FIG. This is shown schematically. A plurality of panels are arranged in the TFT substrate 150, but the coating unevenness 155 is seen in the panels (panel A and panel B in FIG. 2) at specific positions. The generation position differs depending on the type of panel, that is, the size of the panel and the routing shape of the wiring.
本願発明者らは、塗布ムラ155の発生の法則性について調査した結果、スピンコータの回転軸からの放射方向、すなわち塗布液が遠心力で塗り広げられる方向と、ソースドライバ配線の屈曲部の配列方向(図2の矢印βA、βBで示す。)が一致または、その角度差がおおよそ15゜未満の範囲にある場合に発生することを見出した。具体的には、一致した場合が最も明確に塗布ムラが発生し、角度差が増えるにしたがって薄くなってゆき、おおよそ8゜以上で許容限界以下となり、さらにおおよそ15゜以上ではムラとして認識できないレベルに低減することを見出した。 As a result of investigating the law of occurrence of coating unevenness 155, the inventors of the present application have found that the radiation direction from the rotation axis of the spin coater, that is, the direction in which the coating solution is spread by centrifugal force, and the arrangement direction of the bent portion of the source driver wiring It has been found that this occurs when the values (indicated by arrows βA and βB in FIG. 2) match or the angular difference is in the range of less than about 15 °. Specifically, the coating unevenness occurs most clearly when they match, and it becomes thinner as the angle difference increases, and becomes below the allowable limit at about 8 ° or more, and further at a level that cannot be recognized as unevenness at about 15 ° or more. It has been found to be reduced.
すなわち、前述の特許文献1では液の塗り広げられる方向と、屈曲部の配列の方向が一致した場合に発生するとされているが、角度差があっても、その程度によって塗布ムラが発生する点が明確になった。そこで、本発明では、特許文献1のように、配線そのものには手を加えず、配線として機能しないダミー配線を付加するのではなく、配線そのものの配置、形状に工夫を加えることでムラ発生条件を回避するという、特許文献1とは全く異なる考え方で上記問題を解決する。
That is, in
さらに図3により説明を付け加えると、屈曲部113の屈曲角の内側(図3左半分では左下)から屈曲角の外側(同、中央寄り)へ向けた方向、すなわち、屈曲部113の配列方向であって表示領域101に向かう方向(矢印αで示す。)が基準線となす角θ1を屈曲部配列の方向と定義している。塗布ムラ155は屈曲部配列の延長上に現れ、表示領域101にかかった場合に表示に異常をもたらす。図2においてはスピン塗布の放射方向、すなわち、スピン塗布の回転中心から表示領域101に最も近い屈曲部113に向かう方向が屈曲部配列の方向と一致または近づき得るのは、TFT基板150の上半分の領域に限られる。図面ではパネルの構造、基板内のパネルの配置に左右の線対称性を持たせた例を用いており、左右の線対称の場所(例えば、図2のパネルA、パネルB)では同様の現象がおこる。厳密にはスピン塗布の回転方向の要素がかかわるが、実質的には対称と考えて差し支えない。もし特殊な条件下で回転方向による非対称性が現れるならば、回転方向起因の要素を含めた実質的な塗布液の流動方向をもとに、同様の考え方を適用することで、同じモデルでの現象が説明できる。 Further, with reference to FIG. 3, in the direction from the inside of the bending angle of the bending portion 113 (lower left in the left half of FIG. 3) to the outside of the bending angle (same as the center), that is, in the arrangement direction of the bending portions 113 The angle θ1 formed by the direction toward the display area 101 (indicated by the arrow α) and the reference line is defined as the direction of the bent portion arrangement. The coating unevenness 155 appears on the extension of the bent portion array, and causes an abnormality in the display when the display region 101 is applied. In FIG. 2, the spin coating radial direction, that is, the direction from the spin coating rotation center toward the bent portion 113 closest to the display area 101 can coincide with or approach the bent portion arrangement direction. Is limited to In the drawing, an example in which left and right line symmetry is given to the structure of the panel and the arrangement of the panel in the substrate is used, and the same phenomenon occurs in the left and right line symmetrical places (for example, panel A and panel B in FIG. 2). Happens. Strictly speaking, the rotational direction of spin coating is involved, but it can be considered to be substantially symmetrical. If asymmetry due to the direction of rotation appears under special conditions, applying the same concept based on the actual flow direction of the coating liquid, including elements due to the direction of rotation, Explain the phenomenon.
以下、パネル内の配線配置および、基板内のパネル配置は左右線対称として説明を簡略化するが、配線の配置、形状、分割位置などは非対称に設定することも可能で、基板内のパネル配置も非対称に設定することもできる。そのような場合にも個々の屈曲部配列について条件を満たせば、同様モデルが適用できる。 In the following, the wiring arrangement in the panel and the panel arrangement in the board are simplified as being left-right symmetric, but the wiring arrangement, shape, division position, etc. can be set asymmetrically. Can also be set asymmetrically. Even in such a case, the same model can be applied if the conditions are satisfied for each bent portion arrangement.
すなわち、本発明が解決しようとする問題が発生する条件としては、複数の配線等段差のもとになる形状が並走した形状を持ち、かつ、それらの配線等が屈曲部を有し、屈曲部がマクロ的な配列形状を形成している状態で、かつ基板に垂直な軸での回転とそれによって生じる遠心力により、液状の物質を塗り広げるプロセスを行ったときに、液状の物質が塗り広げられる方向(回転中心から放射方向)と屈曲部の配列のなす角度差がおおよそ15゜未満の範囲にあるということである。また、15゜未満であっても、おおよそ8゜以上であれば実質的には許容可能である。 That is, as a condition for causing the problem to be solved by the present invention, a plurality of wirings and the like have a shape in which the shape of the step is parallel, and the wirings and the like have a bent portion and are bent. The liquid material is applied when a process is performed in which the liquid material is applied by rotation with an axis perpendicular to the substrate and the resulting centrifugal force in a state where the parts form a macro array. This means that the angle difference between the direction of expansion (radiation direction from the center of rotation) and the arrangement of the bent portions is in a range of approximately less than 15 °. Further, even if it is less than 15 °, it is practically acceptable if it is approximately 8 ° or more.
従って、その解決の手段としての本発明は、上記の塗布ムラ発生条件のいずれかを解消または軽減することで、発生条件を解消することを特徴とする。 Therefore, the present invention as a means for solving the problem is characterized in that the occurrence condition is eliminated by eliminating or reducing any of the above-described application unevenness occurrence conditions.
更に詳しくは、本発明は、TFT基板内の個々のパネルの位置、配置、向きを適正にすることで、上記の角度差を発生条件の範囲外にすることを特徴とする。または、TFT基板内の個々のパネルの中の配線等を引き回す幾何学形状を工夫し、屈曲部配列の方向を、上記の角度差を発生条件の範囲外にすることを特徴とする。 More specifically, the present invention is characterized in that the above-described angular difference is out of the range of the generation condition by making the position, arrangement, and orientation of the individual panels in the TFT substrate appropriate. Alternatively, it is characterized in that the geometrical shape for routing the wiring or the like in each panel in the TFT substrate is devised, and the direction of the bent portion arrangement is out of the range of the above-mentioned generation condition.
または、TFT基板内の個々のパネルの中の配線等を、屈曲部を持たせずに曲線状に引き回すことで、屈曲部自体をなくして屈曲部および配線形状の特異点の配列を解消することを特徴とする。 Alternatively, the wiring in each panel in the TFT substrate is routed in a curved shape without having a bent portion, thereby eliminating the bent portion itself and eliminating the arrangement of singular points in the bent portion and the wiring shape. It is characterized by.
ここでは、平坦化工程での有機膜塗布を例にとって塗布ムラ発生条件を説明したが、本発明は、そのほかのスピンコートを使用するあらゆる工程で有効であり、たとえばパターニングのためのフォトレジスト塗布では、パターンの線幅精度の均一化に、反射板を有する液晶パネルにおいては、反射板の凹凸形状の均一化に、またTFT基板にカラーフィルターを有するCOT(Color Filter on TFT)の場合にはカラーフィルター色層の色むら解消に効果を発揮する。以下に本発明の実施例を説明する。 Here, application unevenness generation conditions have been described by taking the organic film application in the planarization process as an example, but the present invention is effective in all processes using other spin coating, for example, in the photoresist application for patterning. In order to make the line width accuracy of the pattern uniform, in liquid crystal panels having a reflector, the uneven shape of the reflector is made uniform, and in the case of COT (Color Filter on TFT) having a color filter on the TFT substrate. Effective in eliminating uneven color in the filter color layer. Examples of the present invention will be described below.
まず、本発明の第1の実施例に係るフラットパネルディスプレイ及びその製造方法について、図1乃至図4を参照して説明する。 First, a flat panel display and a manufacturing method thereof according to a first embodiment of the present invention will be described with reference to FIGS.
現在、もっとも広く用いられている液晶パネルは、図1のようなアクティブマトリクス駆動のカラー液晶パネルであり、片側の薄膜トランジスタが形成されたアクティブマトリクス基板(以下、TFT基板と呼ぶ。)と、それに対向し、共通の対向電極とカラーフィルターが形成されたCF基板とで構成されることが一般的である。TFT基板では、各パネルの表示領域101内に画像信号を伝えるデータ配線と、画素を選択するゲート配線(いずれも図示しないが、模式的に格子状のハッチングで表現している。)が縦、横に張り巡らされており、その交点に形成した画素スイッチング用の薄膜トランジスタ(TFT)で画素への信号の書き込みを制御する構成となっている。 At present, the most widely used liquid crystal panel is an active matrix driving color liquid crystal panel as shown in FIG. 1, and an active matrix substrate (hereinafter referred to as a TFT substrate) on which a thin film transistor on one side is formed, and opposite thereto. In general, it is composed of a common counter electrode and a CF substrate on which a color filter is formed. In the TFT substrate, a data wiring for transmitting an image signal in the display area 101 of each panel and a gate wiring for selecting a pixel (both not shown, but are schematically represented by lattice hatching) are vertically and vertically. It is stretched horizontally, and a pixel switching thin film transistor (TFT) formed at the intersection is controlled to write a signal to the pixel.
データ配線、ゲート配線はいずれも低抵抗化のために、Al、Cr、Mo、Nbや他の金属、またはそれらを成分とする合金薄膜で形成され、膜厚はおよそ200〜500nm程度である。TFT、各配線の層間は光透過性の絶縁膜(SiO、SiNなど)で絶縁されている。これらの配線で碁盤目に区切られた領域に対して、画素電極は絶縁膜を介して、その端部が両配線の上に乗り上げるような位置に配置される。 Each of the data wiring and the gate wiring is formed of Al, Cr, Mo, Nb, other metals, or an alloy thin film containing them as a component in order to reduce the resistance, and the film thickness is about 200 to 500 nm. The layers between the TFT and each wiring are insulated by a light transmissive insulating film (SiO, SiN, etc.). The pixel electrode is arranged at a position where the end of the pixel electrode runs on both the wirings with respect to the region divided by the grid by these wirings.
絶縁層は上下層を接続するコンタクト以外では全面に残っており、配線など導体層は部分的に残っている。そのため、TFT基板表面は、配線の交差などの影響も考慮すると、およそ1μm弱程度の高低差を持っている。導体層がすべて除去された画素の開口部は表示領域101で最も低い場所となる。 The insulating layer remains on the entire surface except for the contact connecting the upper and lower layers, and the conductor layer such as wiring remains partially. For this reason, the surface of the TFT substrate has a height difference of about 1 μm or less in consideration of the influence of the intersection of wirings. The opening of the pixel from which all the conductor layers have been removed is the lowest place in the display area 101.
液晶分子を一定方向に配列(配向)させるためには、TFT、CF両ガラス基板の電極表面には一般的にはポリイミドからなる配向膜とよばれる膜が付着されており、これを布で一方向に擦るラビングという処理を経て、液晶分子が一定方向に配向する状態が作られる。 In order to align (orient) the liquid crystal molecules in a certain direction, a film called an alignment film made of polyimide is generally attached to the electrode surfaces of both the TFT and CF glass substrates. Through a process called rubbing rubbing in the direction, a state in which liquid crystal molecules are aligned in a certain direction is created.
平面上の配向膜をラビング処理すれば、液晶分子の配向を規制する作用は基板面内に均一にもたらすことが可能であるが、アクティブマトリクス駆動タイプなどの場合、前述のように縦横に走る配線や画素スイッチとしてのTFTがその下層に形成されているために、画素電極表面は1画素分の領域内でも段差が生じてしまう。 If the alignment film on the plane is rubbed, the effect of regulating the alignment of the liquid crystal molecules can be brought uniformly within the substrate surface. However, in the case of an active matrix drive type, wiring that runs vertically and horizontally as described above. Since the TFT as a pixel switch is formed in the lower layer, a step is generated on the surface of the pixel electrode even in a region for one pixel.
段差がある表面をラビング処理すると、配向膜と布の当たり具合は位置によって異なり、その結果、配向を規制する作用に画素面内の不均一が生じてしまう。配線、TFTなどの構造物は、各画素の外周部に配置されているのが一般的なので、このような不均一は画素の周辺部に生じることが多い。この領域では液晶分子は画素の中央とは異なった振る舞いをするため、光学的な不均一を起こし、黒表示をしたときの光漏れによるコントラストの低下などをもたらす。 When a surface having a step is rubbed, the contact condition between the alignment film and the cloth varies depending on the position, and as a result, the non-uniformity in the pixel plane occurs in the action of regulating the alignment. Since structures such as wirings and TFTs are generally arranged on the outer periphery of each pixel, such non-uniformity often occurs in the periphery of the pixel. In this region, since the liquid crystal molecules behave differently from the center of the pixel, optical non-uniformity occurs, resulting in a decrease in contrast due to light leakage when displaying black.
また、液晶分子を制御する電界は両基板の電極間の電位差によって生じるが、理想的には両電極は平行平板であることが望ましい。上記のような段差が画素内にあると、電極表面近傍の電気力線は平行ではなくなり、それに伴い、液晶分子の向きは位置によって異なるという状態が発生する。この場合も先の例と同様に表示品位の低下につながる。 The electric field for controlling the liquid crystal molecules is generated by the potential difference between the electrodes on both substrates, but ideally both electrodes are preferably parallel plates. When the step as described above is present in the pixel, the lines of electric force in the vicinity of the electrode surface are not parallel, and accordingly, the direction of the liquid crystal molecules varies depending on the position. In this case as well, the display quality deteriorates as in the previous example.
このような画素周辺部の表示異常部は、表示に寄与させないように光を透過しない層(ブラックマトリクス)で囲って隠す方法もあるが、表示に寄与する面積の比率が低下するために、透過光量の低下など、その程度によっては好ましくない結果をもたらす。 There is a method of concealing such a display abnormal part around the pixel by surrounding it with a layer that does not transmit light (black matrix) so as not to contribute to display. However, since the ratio of the area contributing to display decreases, Depending on the degree, such as a decrease in the amount of light, an undesirable result is brought about.
そこで、下部の構造物に起因する段差が画素電極の段差に繋がらないように、TFT、配線などの構造が作られた後、その表面にアクリルなどの光透過性の良好な有機膜原料の液体をスピンコートなどの方法で塗布し、焼成固化させることで、表面を平坦化してその上に画素電極を形成するという方法を採ることができる。この場合、画素電極に下層の配線から給電するためには、接続部となるコンタクトホールが必要となるが、平坦化の塗布材料に感光性を持たせて、露光〜現像という手順を採る。あるいは、焼成固化した平坦化層の上にフォトレジストを塗布、露光、現像、エッチング、レジスト剥離という手順も可能である。 Therefore, after the structure such as TFT and wiring is made so that the step caused by the lower structure is not connected to the step of the pixel electrode, the surface of the organic film raw material liquid with good light transmission such as acrylic is formed on the surface. Is applied by a method such as spin coating, and solidified by baking, whereby a method of flattening the surface and forming a pixel electrode thereon can be employed. In this case, in order to supply power to the pixel electrode from the lower layer wiring, a contact hole serving as a connection portion is required. However, the steps of exposure to development are adopted by imparting photosensitivity to the planarization coating material. Alternatively, it is also possible to apply a photoresist onto the flattened layer that has been baked and solidified, followed by exposure, development, etching, and resist stripping.
配線等と画素電極の間の絶縁には、この平坦化層をそのまま用いても良いし、窒化シリコンSiNや酸化シリコンSiOなどの薄膜を介してその上に平坦化層を形成する選択も可能である。 This planarization layer may be used as it is for insulation between the wiring or the like and the pixel electrode, or the planarization layer can be selected on a thin film such as silicon nitride SiN or silicon oxide SiO. is there.
一方で、表示領域の外側には、表示領域を駆動するための機能が搭載されている。アクティブマトリクス型液晶パネルの駆動は、ゲート配線の1本に、画素スイッチをONさせる電圧を加えておき、それに直交するデータ配線には、画素スイッチがON状態の画素それぞれに与えるべき画像信号に対応した電圧を与え、その後、画素スイッチをOFFにして信号を保持させる。この動作を順次繰り返して、すべての画素に信号を書き込むという動作を電子回路の機能により実現させている。画素スイッチをON/OFFする側の駆動回路をゲートドライバ、画像信号に対応した電圧を与える側をソースドライバと呼ぶ。 On the other hand, a function for driving the display area is mounted outside the display area. For driving the active matrix liquid crystal panel, a voltage for turning on the pixel switch is applied to one of the gate wirings, and the data wiring orthogonal thereto corresponds to an image signal to be given to each pixel in which the pixel switch is turned on. Then, the pixel switch is turned off to hold the signal. This operation is sequentially repeated, and the operation of writing a signal to all the pixels is realized by the function of the electronic circuit. A driving circuit on the side where the pixel switch is turned on / off is called a gate driver, and a side which supplies a voltage corresponding to an image signal is called a source driver.
各ドライバは、シリコンチップによりIC(Integrated Circuit)として製造されたものを液晶パネルに接続する場合が一般的である。 Each driver is generally connected to a liquid crystal panel manufactured as an IC (Integrated Circuit) using a silicon chip.
最近ではSOG(System On Glass)と称する技術により、ガラス基板上に薄膜トランジスタでドライバICを直接作りこんでしまう場合もあるが、すべての回路をSOGで構成する場合もあれば、一部の機能(例えばソースドライバ)はICチップを用いる場合などもある。 Recently, a technology called SOG (System On Glass) may cause a driver IC to be directly formed with a thin film transistor on a glass substrate. For example, the source driver may use an IC chip.
ICを液晶パネルに接続する、いわゆる実装の方法には、フレキシブル・テープにドライバICを搭載したTCP(Tape Carrier Package)をガラス基板に実装するTAB(Tape Automated Bonding)方式や、ICのシリコンチップを直接ガラス基板に実装するCOG(Chip On Glass)方式がある。 The so-called mounting method for connecting an IC to a liquid crystal panel includes a TAB (Tape Automated Bonding) method in which a TCP (Tape Carrier Package) with a driver IC mounted on a flexible tape is mounted on a glass substrate, or an IC silicon chip. There is a COG (Chip On Glass) system that is directly mounted on a glass substrate.
画像信号はさまざまな方法で伝送可能であるが、最終的に液晶パネルを駆動する段階では、ソースドライバ側、ゲートドライバ側いずれにおいても、液晶パネルの個々の配線1本1本に対応した信号線を設ける必要がある。この多数の配線は画素の配列の端部とドライバICの出力端子の間に存在する。液晶パネルの画素ピッチおよびドライバICの端子ピッチはそれぞれの事情により同じでない場合がほとんどである。 The image signal can be transmitted by various methods, but at the stage of finally driving the liquid crystal panel, the signal line corresponding to each individual wiring of the liquid crystal panel on either the source driver side or the gate driver side. It is necessary to provide. The numerous wirings exist between the end of the pixel array and the output terminal of the driver IC. In most cases, the pixel pitch of the liquid crystal panel and the terminal pitch of the driver IC are not the same depending on the circumstances.
液晶パネルの精細度は1インチあたりの画素数でppi(pixels per inch)という単位で表現される。直視型の場合、200ppi(画素ピッチとして約130μm)で印刷物相当の高精細度であり、また、人間の目が区別できる精細度は300ppi(画素ピッチとして約85μm)程度とも言われている。高精細といわれる200ppiクラスの配線ピッチはRGBに分割されたとしても、50μm程度が最小である。 The definition of the liquid crystal panel is expressed in units of ppi (pixels per inch) in pixels per inch. In the case of the direct-view type, it has a high definition equivalent to a printed matter at 200 ppi (pixel pitch of about 130 μm), and it is said that the resolution that human eyes can distinguish is about 300 ppi (pixel pitch of about 85 μm). Even if the wiring pitch of 200 ppi class, which is said to be high definition, is divided into RGB, the minimum is about 50 μm.
上記SOGで一部の駆動回路をTFT基板上に作り込む場合、ドライバICを併用して、1本のソースドライバ出力をスイッチングで複数の信号線(1画素分のRGBであってもよいし、複数画素にまたがってもよい。)へ時分割で書き込むという構成も可能である。このような構成の場合、表示領域側が受ける信号線のピッチはスイッチングで分岐した本数分広がる。 When a part of the driver circuit is built on the TFT substrate by the SOG, a driver IC is used together to switch one source driver output to a plurality of signal lines (RGB for one pixel may be used. It is also possible to write in a time-sharing manner. In such a configuration, the pitch of the signal lines received on the display area side increases by the number of branches branched by switching.
一方、ドライバICはシリコンウエハ上で形成され、高性能化、低コスト化のために集積密度が高められており1μmを下回るサブミクロンルールで製造されるものも少なくない。同じ機能のICを端子だけのために大きなチップサイズにすることは、ICの製造面およびコストの面から不利であり、チップサイズは小さいほうが望ましい。ただし、IC内部の配線ピッチで接続端子を取り出しても、外部と接続する手段がないので、端子ピッチは実装手段によって制限を受ける。COG方式のICの場合40〜50μm程度の端子ピッチまでは実用化されており、端子を千鳥配列にするなどを併用すれば、ICから取り出せる配線ピッチは20〜30μmまで狭ピッチ化が可能となる。 On the other hand, the driver IC is formed on a silicon wafer, and its integration density is increased for high performance and low cost, and many are manufactured with a submicron rule of less than 1 μm. Making an IC having the same function a large chip size only for terminals is disadvantageous from the viewpoint of manufacturing and cost of the IC, and a smaller chip size is desirable. However, even if the connection terminals are taken out at the wiring pitch inside the IC, there is no means for connecting to the outside, so the terminal pitch is limited by the mounting means. In the case of a COG type IC, a terminal pitch of about 40 to 50 μm has been put to practical use. If a terminal is arranged in a staggered arrangement, the wiring pitch that can be taken out from the IC can be narrowed to 20 to 30 μm. .
このように、一般的には、ドライバICの端子ピッチが小さく、画素側のピッチが大きいという関係がある。従って、それらの間を結ぶ配線のレイアウトには、ピッチの差異を吸収する何らかの工夫が必要となる。 As described above, there is a general relationship that the terminal pitch of the driver IC is small and the pitch on the pixel side is large. Therefore, some arrangement for absorbing the difference in pitch is required for the layout of the wiring connecting them.
図1は、ソースドライバをCOG実装した液晶パネル100(ゲートドライバ側は省略)を模式的に表したものである。もちろん実際の液晶パネルには、ゲートドライバ側の信号系がCOGまたはSOG技術により実装されているがここでは簡略化して、後の説明に必要な構成要素のみを記載している。実際のパネルはTFT基板とCF基板で構成されるが、ここでは説明の便宜上、1パネル分に相当するTFT基板側のみを記載する。 FIG. 1 schematically shows a liquid crystal panel 100 (a gate driver side is omitted) on which a source driver is COG-mounted. Of course, in the actual liquid crystal panel, the signal system on the gate driver side is mounted by COG or SOG technology, but here, it is simplified and only the components necessary for the following description are described. Although an actual panel is composed of a TFT substrate and a CF substrate, only the TFT substrate side corresponding to one panel is shown here for convenience of explanation.
図1において、ソースドライバ入力配線130から入った画像信号は、ソースドライバIC120により個々の画素を駆動する信号に変換され、表示領域101の個々の画素に繋がる配線へソースドライバ配線110で伝達される。ソースドライバ配線110はソースドライバIC120の出力端子ピッチと、表示領域101の画素ピッチの差を吸収すべく、液晶パネル100上を引き回され、ソースドライバ配線ドライバ側112とソースドライバ配線画素側111は屈曲部113で折り曲げられている。個々の屈曲部113は線幅が数10μm程度なので非常に小さな幾何学形状でしかないが、複数の配線が並走しているため、屈曲部113の配列はマクロ的(数mm規模)な幾何学形状(図1では斜めの直線状)を形成している。 In FIG. 1, an image signal input from the source driver input wiring 130 is converted into a signal for driving each pixel by the source driver IC 120, and transmitted to the wiring connected to each pixel in the display area 101 through the source driver wiring 110. . The source driver wiring 110 is routed on the liquid crystal panel 100 to absorb the difference between the output terminal pitch of the source driver IC 120 and the pixel pitch of the display area 101. The source driver wiring driver side 112 and the source driver wiring pixel side 111 are It is bent at the bent portion 113. The individual bent portions 113 have a very small geometric shape because the line width is about several tens of μm. However, since a plurality of wirings run in parallel, the arrangement of the bent portions 113 is a macro (several mm scale) geometry. A geometric shape (an oblique straight line in FIG. 1) is formed.
実際の製造工程においては、ガラス基板等の絶縁基板上に図1に示すようなパネル(アクティブマトリクス基板)が複数、縦横に配置され、さらにプロセスに必要なマーク類やチェックのための素子(総称してTEG(Test Element Group)類と称す。)など、実際のパネル動作には必要ないパターンも配置された状態になっている。 In an actual manufacturing process, a plurality of panels (active matrix substrates) as shown in FIG. 1 are arranged vertically and horizontally on an insulating substrate such as a glass substrate, and further, marks necessary for the process and elements for checking (generic name) The patterns that are not necessary for actual panel operation, such as TEG (Test Element Group)), are also arranged.
厚さ方向の構成を製造工程を追って説明すると、画素スイッチ等となるTFTを形成した後、プラズマCVD(Chemical Vapor Deposition)等で形成したSiOを主成分とする400nm程度の厚さの第1層間絶縁膜を形成し、TFTとの接続のためのコンタクトホールを、レジスト塗布、露光、現像、エッチングにより開口する。第1層間絶縁膜としてはSiOのほかにSiNなど絶縁性、光透過性の材料を用いることが出来る。その後、配線層として、Siを約1wt%含有したAl−Si合金を400nm程度、続いてTiを50nm程度、スパッタ等で形成する。配線層は下層のTFTのソース、ドレイン、ゲートとの接続のため、特にソース、ドレインのSi層との良好なコンタクト特性を得るためにSiを含有し、上層では画素電極となるITO(Indium Tin Oxide)との接続のため、良好なコンタクト特性を持たせるため、バリア層としてTiを積層している。ここでは、配線層の材料構成の一例を上げたが、このほかにも、バリア層としてはMo、Ni、Crなどが使用可能であり、Alを主成分として、さらに第3元素、第4元素を添加した合金を単層で用いることも可能である。また、膜厚設定も一例に過ぎず、本実施例の材料、厚さの組み合わせ以外についても本発明は有効である。 The structure in the thickness direction will be described in accordance with the manufacturing process. After a TFT serving as a pixel switch or the like is formed, a first interlayer having a thickness of about 400 nm mainly composed of SiO formed by plasma CVD (Chemical Vapor Deposition) or the like is used. An insulating film is formed, and contact holes for connection to the TFT are opened by resist coating, exposure, development, and etching. As the first interlayer insulating film, in addition to SiO, an insulating and light transmissive material such as SiN can be used. Thereafter, an Al—Si alloy containing about 1 wt% Si is formed as a wiring layer by about 400 nm, and subsequently Ti is formed by about 50 nm by sputtering or the like. The wiring layer contains Si for connection with the source, drain and gate of the lower TFT, and in particular for obtaining good contact characteristics with the Si layer of the source and drain, and the ITO (Indium Tin) which becomes the pixel electrode in the upper layer. Ti is laminated as a barrier layer in order to provide good contact characteristics for connection with Oxide. Here, an example of the material structure of the wiring layer has been given, but in addition to this, Mo, Ni, Cr, etc. can be used as the barrier layer, Al is the main component, and the third element and the fourth element are used. It is also possible to use an alloy to which is added in a single layer. Moreover, the film thickness setting is only an example, and the present invention is effective for combinations other than the combination of the material and thickness of this embodiment.
続いて、配線層に対し、レジスト塗布、露光、現像、エッチングを施すことで、前述の各配線パターンが形成される。ソースドライバ配線の部分は、厚さ450nm、幅10nm前後の金属配線パターンが数10μmの間隔を置いて並んだ状態ができる。 Subsequently, the above-described wiring patterns are formed by applying resist, exposing, developing, and etching the wiring layer. In the source driver wiring portion, a metal wiring pattern having a thickness of about 450 nm and a width of about 10 nm can be arranged with an interval of several tens of μm.
次に、第2層間絶縁膜としてSiN膜をプラズマCVD等で400nm程度成膜する。配線層の段部は、第2層間絶縁膜によってわずかに形状がなだらかになるが、高低差自体はほとんど変わらない。ここでは第2層間絶縁膜としてはSiNを選択したが、SiOや、この後述べる有機平坦化膜を絶縁層として用いることも可能である。 Next, a SiN film is formed as a second interlayer insulating film by about 400 nm by plasma CVD or the like. The step portion of the wiring layer is slightly smoothed by the second interlayer insulating film, but the height difference itself hardly changes. Here, SiN is selected as the second interlayer insulating film, but it is also possible to use SiO or an organic planarizing film described later as the insulating layer.
次に、画素形成部を平坦にするために、アクリル樹脂をスピン塗布、焼成する。塗布膜厚は画素領域の最大の高低差(1μm弱)を考慮し、凹凸のない平坦な基板上に塗布したときの膜厚で1〜2μmとなるように設定する。このとき、配線屈曲部の配列とスピン塗布の流動方向すなわち、回転中心からの放射方向が一致またはおおよそ15゜未満の範囲にあると塗布ムラを生じ、特におおよそ8゜未満の時には、表示上問題となるムラとなってしまう。 Next, acrylic resin is spin-coated and baked to flatten the pixel formation portion. In consideration of the maximum height difference (a little less than 1 μm) of the pixel region, the coating film thickness is set to be 1 to 2 μm when it is applied on a flat substrate without unevenness. At this time, when the arrangement of the wiring bent portions and the flow direction of the spin coating, that is, the radiation direction from the rotation center coincide with each other or are in the range of less than about 15 °, coating unevenness occurs. It becomes uneven.
そこで、本実施例では、上記の角度範囲が、塗布ムラを生じる範囲から外れるように、パネルの配置を基板内の位置によって異なる向きとする。配線屈曲部の配列の方向とは、図3のように、屈曲部113の屈曲角の内側(図3左半分では左下)から屈曲角の外側(同、中央寄り)へ向けた方向、すなわち、屈曲部113の配列方向であって表示領域101に向かう方向(矢印αで示す。)が基準線となす角θ1と定義する。塗布ムラは屈曲部配列の延長上に現れる。図2のような基板内配置においてはスピン塗布の放射方向、すなわち、スピン塗布の回転中心から表示領域101に最も近い屈曲部113(屈曲部113が図のように2つの直線に沿って配列されている場合は、その交点)に向かう方向が屈曲部配列の方向と一致または近づき得るのは、基板の上半分の領域に限られ、図2の下半分では発生条件を満たさない。従って、図2の下半分の状態を全面に作り出すことで、塗布ムラ発生が抑制できる。 Therefore, in this embodiment, the arrangement of the panels is different depending on the position in the substrate so that the above-described angular range is out of the range where the coating unevenness occurs. As shown in FIG. 3, the direction of arrangement of the wiring bent portions is a direction from the inside of the bending angle of the bending portion 113 (lower left in the left half of FIG. 3) to the outside of the bending angle (same as the center), that is, It is defined as an angle θ1 formed by the direction in which the bent portions 113 are arranged and directed toward the display area 101 (indicated by an arrow α) with the reference line. The coating unevenness appears on the extension of the bent portion array. In the arrangement in the substrate as shown in FIG. 2, the bending portion 113 (the bending portion 113 is arranged along two straight lines as shown in the figure) from the radial direction of spin coating, that is, from the rotation center of spin coating to the display region 101. 2), the direction toward the intersection) can coincide with or approach the direction of the bent portion arrangement only in the upper half region of the substrate, and the generation condition is not satisfied in the lower half of FIG. Therefore, the occurrence of coating unevenness can be suppressed by creating the lower half of FIG. 2 over the entire surface.
図4は、図2に対して上半分が上下逆にパネルを配置した構成になっている。このような配置とすることで、塗布ムラ発生条件を満たす場所がなくなり、塗布ムラは解消する。有機平坦化膜としてアクリル樹脂をスピン塗布して焼成した後は、画素コンタクトをレジストマスクによるエッチングで開口して、画素電極としてITOを40〜100nm程度、スパッタ等で成膜し、レジストマスクによりエッチングしてTFT基板が完成する。 4 has a configuration in which a panel is arranged upside down with respect to FIG. With such an arrangement, there is no place that satisfies the application unevenness occurrence condition, and the application unevenness is eliminated. After spin coating of acrylic resin as organic flattening film and baking, pixel contacts are opened by etching with a resist mask, ITO is formed as a pixel electrode by about 40 to 100 nm by sputtering, etc., and etched with a resist mask Thus, the TFT substrate is completed.
なお、本実施例の説明に用いたプロセス、層構成は一例であって、他のプロセスフロー、層構成においてもパネル配置の条件が満たされれば同様の効果を発揮する。 Note that the processes and layer configurations used in the description of the present embodiment are merely examples, and the same effects can be achieved in other process flows and layer configurations as long as the conditions for panel arrangement are satisfied.
次に、本発明の第2の実施例に係るフラットパネルディスプレイにおける引き出し配線の設計方法について、図5乃至図8を参照して説明する。 Next, a method for designing the lead wiring in the flat panel display according to the second embodiment of the present invention will be described with reference to FIGS.
実施例1においては、パネルの向きが基板内で異なるものが混在することから、パネル工程でのラビング方向はラビング処理を分割するなどしない限り同一にならず、視野角特性を同じにできないことがある。そこで、本実施例では、パネルの向きを同一にした状態での塗布ムラ発生条件を回避する方法を説明する。 In the first embodiment, since different panel orientations are mixed in the substrate, the rubbing direction in the panel process is not the same unless the rubbing process is divided, and the viewing angle characteristics cannot be made the same. is there. Therefore, in this embodiment, a method for avoiding the coating unevenness occurrence condition in the state where the panel directions are the same will be described.
具体的には、実施例2では、パネルの基板内配置から、各パネルのムラの起点となる表示領域に最も近い屈曲部(本実施例では屈曲部配列の交点)を通る放射方向と、配線屈曲部配列の角度が近づかないように、配線引き回しの形状を設計する。 Specifically, in the second embodiment, the radial direction passing through the bent portion (intersection of the bent portion array in this embodiment) closest to the display area that is the starting point of unevenness of each panel from the arrangement of the panels in the substrate, and the wiring The wiring routing shape is designed so that the angle of the bent portion arrangement does not approach.
図2のパネル配置における塗布ムラ発生条件を定量的に確認する。図2の下半分は発生条件を満たさず、上半分は左右線対称であるので、右上領域に着目する。図5は、図2の右上領域を切り出して、各パネルの屈曲部配列交点161とスピン塗布の回転中心160を結んだ直線が基準線162となす角度δを数値で表示してある。角度δを小さい順に並べると、6.9、13.7、32.3、48.3、51.8、66.3となる。図5ではパネルの屈曲部配列の角度θ1は約31゜で作図しており、右端上から2番目のδ=32.3゜のパネルではδとθ1の差は1.3゜となり塗布ムラが発生する。その前後のδでは発生条件に対して十分な差(約17゜)を持っており、塗布ムラは発生しないことがわかる。角度δの並びでもっとも間隔の広いのは、13.7〜32.3゜でその差18.6゜である。両者の中間である23.0゜にθ1を設定すれば、両者との差はそれぞれ9.3゜となり、表示上問題となるムラ発生条件(角度差8゜未満)を外れる。 The conditions for occurrence of coating unevenness in the panel arrangement of FIG. 2 are quantitatively confirmed. Since the lower half of FIG. 2 does not satisfy the generation condition and the upper half is symmetrical with respect to the left and right lines, attention is paid to the upper right region. 5 cuts out the upper right area of FIG. 2 and displays numerically the angle δ between the straight line 162 connecting the bent portion array intersection 161 of each panel and the spin coating rotation center 160 to the reference line 162. When the angles δ are arranged in ascending order, they are 6.9, 13.7, 32.3, 48.3, 51.8, and 66.3. In FIG. 5, the angle θ1 of the bent portion arrangement of the panel is plotted at about 31 °, and the difference between δ and θ1 is 1.3 ° in the second panel from the top right where δ = 32.3 °, and uneven coating occurs. Occur. Before and after δ, there is a sufficient difference (about 17 °) with respect to the generation condition, and it can be seen that coating unevenness does not occur. The widest interval in the array of angles δ is 13.7 to 32.3 ° with a difference of 18.6 °. If θ1 is set to 23.0 °, which is between the two, the difference between the two is 9.3 °, and the unevenness generating condition (angle difference of less than 8 °) that causes a display problem is excluded.
次に、このときに配置可能な配線幅を求める。ソースドライバ配線の引き回し領域を図6のようにモデル化すると、Ppix:画素ピッチ、Pic:ドライバIC出力端子ピッチ、N:横方向画素数、L:引き回し領域幅として、θ1:屈曲部配列角度、θ2:画素側配線角度、Ps:画素側配線(傾斜部)ピッチとの関係が求まる。具体的な条件として、SOGでソースドライバ出力をRGB3ラインに切り替えるスイッチを搭載したパネルを例として、Ppix=141μm、Pic=60μm、N=240に設定したときの各パラメータの関係を図7に示す。このモデルにより、塗布ムラ解消のための条件(θ1)を、レイアウト上の必要領域(L)、配線配置の可能性(Ps)とともに考えることが出来る。本実施例の条件ではθ1≒23゜になるのは、Ps=42μm、θ1=22.8゜で、このときL=3.03mmとなる。配線ピッチが狭いほうの傾斜部でPs=42μmであるので、配線幅10μmで配線間隔は32μmとなり、余裕を持って引き回しができる。図8に配線引き回し領域のイメージ(a)と、配線屈曲部付近の配線形状の拡大図(b)を示す。
Next, the wiring width that can be arranged at this time is obtained. When the routing area of the source driver wiring is modeled as shown in FIG. 6, Ppix: pixel pitch, Pic: driver IC output terminal pitch, N: number of pixels in the horizontal direction, L: routing area width, θ1: bend arrangement angle, The relationship between θ2: pixel side wiring angle and Ps: pixel side wiring (inclined portion) pitch is obtained. As a specific condition, the relationship between each parameter when Ppix = 141 μm, Pic = 60 μm, and N = 240 is set as an example in a panel equipped with a switch that switches the source driver output to
すべてのパネルの配線部を上述のように、各パネルのδと差を大きくとれ、角度差8゜以上とできるθ1≒23゜とすることで、表示上問題となる塗布ムラの発生を抑止することができる。 As described above, the wiring portion of all the panels can be greatly different from δ of each panel, and θ1≈23 °, which can make the angle difference 8 ° or more, thereby suppressing the occurrence of uneven coating. be able to.
上記手順をもう一度整理すると、基板上の各パネルの屈曲部配列の交点とスピン塗布の回転中心の角度δを求め、角度δを大きさの順に並べて、間隔が最も広いところの中間値を屈曲部配列の角度θ1に設定する。 When the above procedure is arranged again, the intersection δ of each panel on the substrate and the angle δ of the rotation center of the spin coating are obtained, the angles δ are arranged in order of magnitude, and the intermediate value at the widest interval is the bending portion. Set to array angle θ1.
なお、本実施例では、最も間隔の広いところを使ったが、レイアウトの制約などがある場合は、これに限らず条件を決められる場合もある。また、すべてのパラメータが切りのいい数字になるとは限らない。 In the present embodiment, the place with the widest interval is used. However, if there is a layout restriction or the like, the conditions may be determined without being limited thereto. In addition, not all parameters are always good numbers.
また、上記実施例では、傾斜部の配線ピッチPsを切りのいい数値にしたが、CAD(Computer Aided Design)での扱いやすさなどを考慮して、任意のパラメータにキリのいい数値を設定することができる。 In the above-described embodiment, the wiring pitch Ps of the inclined portion is set to a numerical value that is easy to cut. However, considering the ease of handling in CAD (Computer Aided Design), a clear numerical value is set to an arbitrary parameter. be able to.
また、設計上の制約等があって、塗布ムラ対策を任意に設定できない場合には、基板外形およびプロセスの有効領域に対して、パネル配置領域が余裕を持っている場合にはパネル配置を上下左右にシフトさせることで角度δが変化するので、設計上の制約を回避できる場合もある。 In addition, if there is a design limitation and countermeasures for uneven application cannot be set arbitrarily, the panel layout may be raised or lowered if the panel layout area has a margin with respect to the board outline and the effective area of the process. Since the angle δ changes by shifting left and right, there may be cases where design restrictions can be avoided.
次に、本発明の第3の実施例に係るフラットパネルディスプレイにおける引き出し配線の設計方法について、図9及び図10を参照して説明する。 Next, a method for designing lead wiring in a flat panel display according to a third embodiment of the present invention will be described with reference to FIGS.
実施例2においては、すべてのパネルに同一の条件を適用したが、パネルの設計、基板上の配置によっては十分な効果が得られない場合もある。そこで、本実施例では、複数の条件で求まる配線の引き回し形状のパネルを組み合わせて、基板面内に配置する方法を説明する。 In the second embodiment, the same conditions are applied to all the panels. However, sufficient effects may not be obtained depending on the panel design and the arrangement on the substrate. Therefore, in this embodiment, a method for arranging the wiring-drawn panels obtained under a plurality of conditions and arranging them in the substrate surface will be described.
実施例2と同様に、図5のパネル配置をもとに配線を設計する。角度δを小さい順に並べると、6.9、13.7、32.3、48.3、51.8、66.3である。図5ではパネルの屈曲部配列の角度θ1は約31゜で作図してあり、右端上から2番目のδ=32.3゜のパネルではδとθ1の差は1.3゜となり表示上問題となる塗布ムラが発生する。そこで、実施例3では、基本的な設計で、ムラ発生条件となるパネルの配線形状を変えて、ムラ発生条件を回避する。具体的には、δ:32.3゜に対して、ムラ発生条件を回避する方法として、θ1=13゜を選択する。δ:32.3゜とは19.3゜の差があり、ムラは解消できる条件(15゜以上)である。このときの形状を図6、図7により確認すると、θ1≒13゜になるのは、Ps=24μm、θ1=13.1゜で、このときL=1.68mmとなる。配線ピッチが狭いほうの傾斜部でPs=24μmであるので、配線幅10μmが配線間隔14μmで引き回しができる。図9に配線引き回し領域のイメージ(a)と、配線屈曲部付近の配線形状の拡大図(b)を示す。 Similar to the second embodiment, wiring is designed based on the panel arrangement of FIG. When the angles δ are arranged in ascending order, they are 6.9, 13.7, 32.3, 48.3, 51.8, and 66.3. In FIG. 5, the angle θ1 of the bent portion arrangement of the panel is plotted at about 31 °, and the difference between δ and θ1 is 1.3 ° in the second panel from the upper right where δ = 32.3 ° is 1.3 °. Application unevenness occurs. Therefore, in the third embodiment, the uneven design condition is avoided by changing the wiring shape of the panel, which is the condition for generating the unevenness, in the basic design. Specifically, for δ: 32.3 °, θ1 = 13 ° is selected as a method for avoiding the unevenness generation condition. δ: 32.3 ° is a difference of 19.3 ° and is a condition (15 ° or more) that can eliminate unevenness. When the shape at this time is confirmed with reference to FIGS. 6 and 7, θ1≈13 ° is Ps = 24 μm, θ1 = 13.1 °, and L = 1.68 mm. Since Ps = 24 μm at the inclined portion with the narrower wiring pitch, the wiring width of 10 μm can be routed with the wiring interval of 14 μm. FIG. 9 shows an image (a) of the wiring routing area and an enlarged view (b) of the wiring shape near the wiring bent portion.
θ1が31゜のパネルP1と、θ1が13゜のパネルP2を図10のように、δ:32.3゜となる位置にP2となるように組み合わせて配置することで、塗布ムラが解消できる。 By disposing a panel P1 having a θ1 of 31 ° and a panel P2 having a θ1 of 13 ° in combination at a position where δ is 32.3 ° so as to be P2, as shown in FIG. .
本実施例では、基本パターンとしてP1を用い、P2を部分的に用いた組み合わせとしたが、P2を基本として、δ:13.7゜となる位置にP1を配置してもよいし、δとθ1の関係を、塗布ムラを生じさせない関係にした他の配置を組み合わせとすることも可能であり、効果がある。さらに、本実施例では、P1、P2の二種類の設計のパネルを組み合わせたが、3種類以上の設計を組み合わせることも可能であり、δとθ1の関係を適切に設定することで、ムラ解消の効果が得られる。 In this embodiment, P1 is used as the basic pattern and P2 is partially used. However, P1 may be arranged at a position where δ is 13.7 ° based on P2. It is possible to combine other arrangements in which the relationship of θ1 is a relationship that does not cause coating unevenness, which is effective. Furthermore, in this embodiment, two types of panels, P1 and P2, are combined, but it is possible to combine three or more types of designs, and unevenness can be eliminated by setting the relationship between δ and θ1 appropriately. The effect is obtained.
製造上は、複数パネルを一括で露光する場合、当該配線層を加工するためのマスクのみ、上述したパネルの組み合わせとしておけばよい。基板を2分割して露光するような場合にも、問題となる上半分(図10)に適切な組み合わせの配置を適用しておけば、下半分は実施例2で説明したように、ムラ発生条件は成立しないので、十分な効果が得られる。また、さらに細かくステップアンドリピートで露光する場合には、当該配線層のみ複数のマスクを組み合わせ切り替えて露光すればよい。 In manufacturing, when a plurality of panels are exposed at a time, only a mask for processing the wiring layer may be used as a combination of the above-described panels. Even when the substrate is divided into two parts and exposed, if an appropriate combination of arrangements is applied to the upper half (FIG. 10) in question, the lower half generates unevenness as described in the second embodiment. Since the condition is not satisfied, a sufficient effect can be obtained. Further, in the case where exposure is performed more finely by step-and-repeat, only a plurality of masks may be combined and switched and exposed only for the wiring layer.
次に、本発明の第4の実施例に係るフラットパネルディスプレイにおける引き出し配線の設計方法について、図11及び図12を参照して説明する。 Next, a method for designing lead wiring in a flat panel display according to a fourth embodiment of the present invention will be described with reference to FIGS.
実施例4では配線の屈曲自体を軽減、あるいは解消して、ムラ発生を抑える方法を採る。図11は屈曲を軽減する配線の形状を設計する考え方を説明する図であり、配線引き回し部(例えば図8(a))の左半分を模式的に示したものである。上側の水平線201が画素側に接続する部分で、下側の水平線202がソースドライバの出力に接続する部分である。210aおよび210bは基本となる配線形状を抜粋したものである。全配線を描画すると図が複雑になるため、一部の配線のみを抜粋したもので、たとえば図8(a)の配線形状に相当する。実施例4では、この基本となる配線形状の屈曲部を円弧でなめらかにつなぐ、フィレットを施すことで屈曲を軽減し、屈曲部の配列を解消することでムラ発生を抑えるものである。フィレットはつなぐべき2つの線(図11では直線、線分)と接続部の半径(R)を決定すれば、多くの作画ソフトウェアでは、自動的にRを付加して作画してくれる。また、あらかじめ始点、終点、通過点としての接点の座標を計算で求めておき、作画する方法を採ってもよい。
In the fourth embodiment, a method of suppressing the occurrence of unevenness by reducing or eliminating the bending of the wiring itself is employed. FIG. 11 is a diagram for explaining the concept of designing the shape of the wiring that reduces bending, and schematically shows the left half of the wiring routing portion (for example, FIG. 8A). The upper
続いて、具体的な作画手順について図11を使って説明する。各配線210aに対して、ソースドライバ側水平線202にフィレットの接点をとるようにRを設定する。より詳しくは、個々の配線の屈曲の内側に内接する円211aの配線の垂直部203…との接点213aがソースドライバ側水平線202上に載るように幾何学的に計算すればよい。図11(a)のように左端の配線から右へ順にフィレットを形成していくと、Rは徐々に増加していく。このとき下側の接点213aは水平線202上を右へ、上側の接点214aは右斜め上へと移動していく。上側の接点214aが画素側の上側水平線を越える手前まで同じ方法で、配線の基本形状に対してフィレットを付加する。ここで、Rの計算方法を変える。
Next, a specific drawing procedure will be described with reference to FIG. For each wiring 210a, R is set so that a fillet contact is made to the source driver side
図11(b)で残りの部分にRを付加する方法を説明する。右方(全体では中央寄り)の配線に対しては、個々の配線の屈曲の内側に内接する円211bの配線の傾斜部204…との接点214bが画素側水平線201上に載るように幾何学的に計算する。図11(b)のように残りの配線を右へ順にフィレットを形成していくと、Rは徐々に減少していく。このとき、上側の接点214bは水平線201上を右へ、下側の接点213bは右斜め上へと移動していく。右半分についても同様な作画あるいは左半分を線対称に複写し、これらを基準線として配線幅を付与することで、配線形状ができあがる。
A method of adding R to the remaining portion will be described with reference to FIG. For the wiring on the right side (generally closer to the center), geometrically so that the
図12に以上の手順で形成した配線引き回し領域のイメージ(a)と、Rを付与した部分の配線形状の拡大図A部(b)を示す。 FIG. 12 shows an image (a) of the wiring routing area formed by the above procedure, and an enlarged view A part (b) of the wiring shape of the portion to which R is given.
上記のような手順で作画した形状は、基本となる屈曲部をもつ配線形状に対し、個々の配線の屈曲の内側に内接する円の配線の垂直部との接点をソースドライバ側水平線上に載せた場合のRと、配線の傾斜部との接点を画素側水平線上に載せた場合のRのうち、小さい方のR(等しい場合はどちらでも同じ。)でフィレットを施した状態となる。 In the shape drawn by the above procedure, the contact with the vertical part of the circular wiring inscribed inside the bending of each wiring is placed on the horizontal line on the source driver side with respect to the wiring shape having the basic bending part. In this case, the fillet is applied to the smaller R (the same if both are equal) of R when the contact between the contact R and the inclined portion of the wiring is placed on the pixel side horizontal line.
このように、本実施例による配線形状は図12のように基本となった配線形状(図8)に比べて、著しく配線屈曲部の配列感が軽減されており、このあとの塗布工程において塗布ムラの発生を抑制できる。基本形状で顕著な塗布ムラの発生した位置に本実施例の配線を配置した場合にも、塗布ムラは問題とならないレベルまで軽減されており品質上の問題は解消する。その際のメカニズムとしては、もとあった塗布ムラがその付近一帯に薄く引き延ばされていきムラとして認識できなくなっていくということが詳細な観察により解っている。 As described above, the wiring shape according to the present embodiment is remarkably reduced in the sense of arrangement of the wiring bent portions as compared with the basic wiring shape as shown in FIG. 12 (FIG. 8). Generation of unevenness can be suppressed. Even when the wiring according to the present embodiment is arranged at a position where remarkable coating unevenness occurs in the basic shape, the coating unevenness is reduced to a level that does not cause a problem, and the quality problem is solved. As a mechanism at that time, it has been understood by detailed observation that the original coating unevenness is thinly stretched in the vicinity and cannot be recognized as unevenness.
本実施例では、計算および作画の容易な円弧で配線を滑らかにつなぐ方法を説明したが、そのほかにも、楕円弧やその他の関数による曲線を適切に選択して配線の屈曲部を解消するという方法を採っても、同等の効果が得られる。 In the present embodiment, the method of smoothly connecting the wiring with arcs that are easy to calculate and draw has been described, but in addition to this, a method of appropriately selecting a curve by an elliptical arc or other function to eliminate the bent portion of the wiring The same effect can be obtained even if
また、本実施例では左右対称な場合を例に説明したが、非対称な場合にも同様の考え方が適用可能である。また、必要な位置のパネルにだけ、本実施例の方法を適用したり、また、同一パネルでも左右のいずれかのみに適用することも選択肢である。 Further, in the present embodiment, the case of left-right symmetry has been described as an example, but the same idea can be applied to an asymmetric case. It is also an option to apply the method of this embodiment only to a panel at a required position, or to apply only to the left or right side of the same panel.
また、本実施例では、ソースドライバ側水平線202の下側に配線がない形状で説明したが、接線をさらに水平線202の下側に延長することも選択可能である。
Further, in the present embodiment, the shape is described in which there is no wiring below the source driver side
なお、本実施例の形状による最小配線ピッチはその基本となった配線形状(図12に対して図8)と同等になり、配線幅を変更する必要はない。 The minimum wiring pitch according to the shape of the present embodiment is equivalent to the basic wiring shape (FIG. 8 with respect to FIG. 12), and there is no need to change the wiring width.
本実施例の考え方に基づく配線形状は、基本配線形状にフィレットでRを付加する方法で説明したが、作画の始点、終点、通過点、接続方法(直線、円弧)を規定することでも作画可能である。いずれの方法を選んでも、基本的な設計情報、ソースドライバの端子ピッチ、画素側の端子ピッチ、配線を配置する領域の幅などとRの付加方法をもとに、本実施例で説明した手順に基づいて、パーソナルコンピュータの汎用表計算ソフトウェアなどで形状のデータを生成することが可能で、これを作画(描画)ソフトが読み込める形に成形して出力することで、設計の省力化が可能である。 The wiring shape based on the concept of the present embodiment has been explained by the method of adding R to the basic wiring shape with a fillet, but it is also possible to draw by specifying the start point, end point, passage point, and connection method (straight line, arc) of the drawing. It is. Whichever method is selected, the procedure described in this embodiment is based on the basic design information, the source driver terminal pitch, the pixel terminal pitch, the width of the region in which the wiring is arranged, and the method of adding R. It is possible to generate shape data using general-purpose spreadsheet software on a personal computer based on the above, and to save the design by shaping it into a form that can be read by the drawing (drawing) software is there.
次に、本発明の第5の実施例に係るフラットパネルディスプレイにおける引き出し配線の設計方法について、図11及び図12を参照して説明する。 Next, a method for designing lead wiring in a flat panel display according to a fifth embodiment of the present invention will be described with reference to FIGS.
実施例5では実施例4を発展させ、さらに配線に曲線部を増やす方法を採る。実施例4の配線形状を採ることで、かなり効果的な塗布ムラ改善効果は得られるものの、配線膜厚が大きかったり、塗布材料の特性、塗布条件によっては、完全に塗布ムラを消し去ることが出来ない場合もある。 In the fifth embodiment, the fourth embodiment is developed and a method of further increasing the curve portion in the wiring is adopted. By adopting the wiring shape of Example 4, a fairly effective coating unevenness improvement effect can be obtained, but depending on the characteristics of the coating material and the coating conditions, the coating unevenness can be completely erased. Sometimes it can't be done.
実施例4による配線形状は図12に示すとおりであるが、図12(a)中央部付近の直線と円弧のつなぎ目の”配列感”が残っている。さらに形状に工夫を加えることで、この”配列感”をなくし配線領域のマクロ形状を均一化する方法を説明する。 The wiring shape according to Example 4 is as shown in FIG. 12, but the “alignment” of the joint between the straight line and the arc in the vicinity of the center of FIG. 12 (a) remains. Further, a method for making the macro shape of the wiring area uniform by eliminating the “arrangement” by devising the shape will be described.
図11(a)に相当する領域は実施例4と同じであるので、その部分を再掲する。 Since the area corresponding to FIG. 11 (a) is the same as that in the fourth embodiment, this part is shown again.
各配線210aに対して、ソースドライバ側水平線202にフィレットの接点をとるようにRを設定する。より詳しくは、個々の配線の屈曲の内側に内接する円211aの配線の垂直部203…との接点213aがソースドライバ側水平線202上に載るように幾何学的に計算すればよい。図11(a)のように左端の配線から右へ順にフィレットを形成していくと、Rは徐々に増加していく。このとき下側の接点213aは水平線202上を右へ、上側の接点214aは右斜め上へと移動していく。上側の接点214aが画素側の上側水平線を越える手前まで同じ方法で、配線の基本形状に対してフィレットを付加する。ここで、Rの計算方法を変える。
For each wiring 210a, R is set so that a fillet contact is made to the source driver side
図13は実施例4で用いた図11と同様に屈曲を軽減する配線の形状を設計する考え方を説明する図であり、図11(b)の右側領域のみを模式的に示したものである。図13ではすべての配線を表示すると図面が見づらくなるので、抜粋した部分のみを表示している。フィレット円211aは前述の図11(a)の手順で作画した右端の配線に相当するものである。この右隣の配線から図13右端(配線全体では中央部)へと、さらにRを大きくしながら配線を形成していく。本実施例では、残りの端子間をそれぞれ1つの円弧のみで結ぶ。図13において、ソースドライバ側に相当する下側水平線202上に作画の始点221が等間隔に並んでおり、画素側にあたる上側水平線201上に作画の終点222が等間隔で並んでいる。それぞれの始点221と終点222を円弧で結ぶのに、通過点を決めることで円弧が確定する。通過点は右端のフィレット円211a上の基準点219から右端(配線全体では中央)の配線の通過点229の間を直線で結び等分した点を通過点223とする。本実施例では、基準点219、右端の通過点229を次のように決定した。
FIG. 13 is a diagram for explaining the concept of designing the shape of the wiring that reduces bending as in FIG. 11 used in the fourth embodiment, and schematically shows only the right side region of FIG. . In FIG. 13, when all the wirings are displayed, it becomes difficult to see the drawing, so only the excerpts are displayed. The
図13において左端の配線のフィレット円の中心218から、下側水平線202に対して角度θ(本実施例では5度)で立ち上げた基準直線228と右端のフィレット円211aとの交点を基準点219とした。また右端の配線の作画の始点221から下側水平線202に対して垂直に立ち上げた直線および、右端の作画始点221と終点222を結ぶ直線の双方と基準直線228の交点の中間点を右端の通過点229とした。
In FIG. 13, the intersection of the reference straight line 228 raised from the
基準直線228の引き方、角度θの決め方、右端の通過点229の決め方については一例であって、配線形状全体がマクロ的に均一化するように、個々の基本設計に対して適切に選択すればよい。
The method of drawing the reference straight line 228, the method of determining the angle θ, and the method of determining the right
以上のようにして各配線に対して、作画の始点221、終点222、通過点223が決定し、円弧で結ばれた配線217の形状が確定できる。
As described above, the drawing
図14に以上の手順で形成した配線引き回し領域のイメージ(a)と、Rを付与した部分の配線形状の拡大図A部(b)、B部(c)を示す。 FIG. 14 shows an image (a) of the wiring routing area formed by the above procedure, and enlarged views A (b) and B (c) of the wiring shape of the portion to which R is given.
本実施例による配線形状は図14のように実施例4の配線形状(図12)に比べても、さらに配線のマクロ的な配列感がほぼ解消されており、このあとの塗布工程において塗布ムラの発生を抑制できる。 As shown in FIG. 14, the wiring shape according to the present embodiment is substantially free from the macro arrangement of the wiring as compared with the wiring shape according to the fourth embodiment (FIG. 12). Can be suppressed.
本実施例では、計算および作画の容易な円弧で配線を滑らかにつなぐ方法を説明したが、そのほかにも、楕円弧やその他の関数により生成される曲線、ベジエ、スプライン等を適切に選択して配線の屈曲部を解消して、マクロ的な均一化を図るという方法を採っても、同等の効果が得られる。 In this example, the method of smoothly connecting the wiring with arcs that are easy to calculate and draw has been explained, but in addition to this, wiring that is selected appropriately from curves, Beziers, splines, etc. generated by elliptic arcs and other functions The same effect can be obtained even if a method of eliminating the bent portion and achieving a uniform macroscopicity.
本実施例においても最小配線ピッチはその基本となった配線形状(図14に対して図8)と同等になり、配線幅を変更する必要はない。 Also in this embodiment, the minimum wiring pitch is the same as the basic wiring shape (FIG. 8 with respect to FIG. 14), and there is no need to change the wiring width.
なお、上記各実施例では、引き出し配線が図の左右で反対方向に屈曲する構成を例にして説明したが、本発明は上記実施例に限定されるものではなく、各々のパネルにおいて引き出し配線が1つの方向に屈曲する(すなわち、ドライバICが左端部や右端部に配置される)構成に対しても、同様に適用することができる。 In each of the above-described embodiments, the configuration in which the lead-out wiring is bent in the opposite direction on the left and right in the drawing has been described as an example. However, the present invention is not limited to the above-described embodiment, The present invention can be similarly applied to a configuration that bends in one direction (that is, the driver IC is disposed at the left end portion or the right end portion).
本発明は、液晶表示装置を構成するアクティブマトリクス型液晶パネルをはじめとするフラットパネルディスプレイに利用可能である。 The present invention can be used for a flat panel display including an active matrix type liquid crystal panel constituting a liquid crystal display device.
100 液晶パネル
101 表示領域
110 ソースドライバ配線
111 ソースドライバ配線画素側
113 屈曲部
112 ソースドライバ配線ドライバ側
120 ソースドライバIC
130 ソースドライバ入力配線
150 TFT基板
155 塗布ムラ
160 回転中心
161 屈曲部配列交点
162 基準線
201、202 水平線
203 垂直部
204 傾斜部
210a、210b 配線
211a、211b 円
213a、213b 下側の接点
214a、214b 上側の接点
217 配線
218 フィレット円の中心
219 基準点
221 始点
222 終点
223 通過点
228 基準直線
229 右端の通過点
300 液晶パネル
301 表示領域
310 引き出し配線
313 屈曲部
320 ドライバICチップ
325 塗布ムラ
DESCRIPTION OF SYMBOLS 100 Liquid crystal panel 101 Display area 110 Source driver wiring 111 Source driver wiring Pixel side 113 Bending part 112 Source driver wiring Driver side 120 Source driver IC
130 Source driver input wiring 150 TFT substrate 155 Coating unevenness 160 Rotation center 161 Bending part arrangement intersection 162
Claims (9)
前記アクティブマトリクス基板は、絶縁基板上に、前記屈曲部の配列方向が複数種類となるように複数配列された状態で、同時に、前記絶縁基板の中央を回転中心として回転させながら液状の物質を塗布し、回転の遠心力で前記液状の物質を塗り拡げるスピン塗布処理が行われるものであり、
各々の前記アクティブマトリクス基板における、前記屈曲部の配列方向であって前記表示領域に向かう方向と、前記回転中心から前記表示領域に最も近い前記屈曲部に向かう方向と、がなす角度が、8°以上であることを特徴とするフラットパネルディスプレイ。 In a flat panel display including an active matrix substrate in which a plurality of lead wires drawn out from a display area are bent and drawn at a bent portion, and the bent portions are arranged in a straight line,
The active matrix substrate is coated with a liquid substance while being rotated about the center of the insulating substrate at the same time in a state where a plurality of arrangement directions of the bent portions are arranged on the insulating substrate so that there are a plurality of types of arrangement directions. Then, a spin coating process is performed in which the liquid substance is spread by a centrifugal force of rotation,
In each of the active matrix substrates, an angle formed by the direction in which the bent portions are arranged and toward the display region, and the direction from the rotation center toward the bent portion closest to the display region is 8 °. A flat panel display characterized by the above.
前記アクティブマトリクス基板は、絶縁基板上に複数配列された状態で、同時に、前記絶縁基板の中央を回転中心として回転させながら液状の物質を塗布し、回転の遠心力で前記液状の物質を塗り拡げるスピン塗布処理が行われるものであり、
各々の前記アクティブマトリクス基板における、前記屈曲部の配列方向であって前記表示領域に向かう方向と、前記回転中心から前記表示領域に最も近い前記屈曲部に向かう方向と、がなす角度が、8°以上となるように、前記絶縁基板上に、前記屈曲部の配列方向が異なる複数種類の前記アクティブマトリクス基板を配置することを特徴とするフラットパネルディスプレイの製造方法。 A method of manufacturing a flat panel display including an active matrix substrate in which a plurality of lead-out wires led out from a display area are bent and drawn at a bent portion, and the bent portions are arranged linearly,
A plurality of active matrix substrates are arranged on an insulating substrate, and at the same time, a liquid material is applied while rotating around the center of the insulating substrate as a rotation center, and the liquid material is spread by a centrifugal force of rotation. A spin coating process is performed,
In each of the active matrix substrates, an angle formed between the direction of the bent portion and the direction toward the display region and the direction from the rotation center toward the bent portion closest to the display region is 8 °. As described above, a method for manufacturing a flat panel display is characterized in that a plurality of types of active matrix substrates having different arrangement directions of the bent portions are arranged on the insulating substrate.
前記アクティブマトリクス基板は、絶縁基板上に、前記屈曲部の配列方向が複数種類となるように複数配列された状態で、同時に、前記絶縁基板の中央を回転中心として回転させながら液状の物質を塗布し、回転の遠心力で前記液状の物質を塗り拡げるスピン塗布処理が行われるものであり、
各々の前記アクティブマトリクス基板における、前記屈曲部の配列方向であって前記表示領域に向かう方向と、前記回転中心から前記表示領域に最も近い前記屈曲部に向かう方向と、がなす角度が、8°以上となるように、前記引き出し配線を設計することを特徴とするフラットパネルディスプレイにおける引き出し配線の設計方法。 A plurality of lead wires drawn out from a display area are bent and drawn at a bent portion, and a method for designing a lead wire in a flat panel display including an active matrix substrate in which the bent portions are arranged linearly,
The active matrix substrate is coated with a liquid substance while being rotated about the center of the insulating substrate at the same time in a state where a plurality of arrangement directions of the bent portions are arranged on the insulating substrate so that there are a plurality of types of arrangement directions. Then, a spin coating process is performed in which the liquid substance is spread by a centrifugal force of rotation,
In each of the active matrix substrates, an angle formed by the direction in which the bent portions are arranged and toward the display region, and the direction from the rotation center toward the bent portion closest to the display region is 8 °. A method for designing a lead wiring in a flat panel display, wherein the lead wiring is designed as described above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094006A JP5380726B2 (en) | 2008-03-31 | 2008-03-31 | Flat panel display, method for manufacturing the same, and method for designing lead wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094006A JP5380726B2 (en) | 2008-03-31 | 2008-03-31 | Flat panel display, method for manufacturing the same, and method for designing lead wiring |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012237397A Division JP5594493B2 (en) | 2012-10-29 | 2012-10-29 | Flat panel display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009244781A JP2009244781A (en) | 2009-10-22 |
JP5380726B2 true JP5380726B2 (en) | 2014-01-08 |
Family
ID=41306702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008094006A Active JP5380726B2 (en) | 2008-03-31 | 2008-03-31 | Flat panel display, method for manufacturing the same, and method for designing lead wiring |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5380726B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5429775B2 (en) * | 2008-10-16 | 2014-02-26 | 株式会社ジャパンディスプレイ | LCD panel |
JP2013040981A (en) * | 2011-08-11 | 2013-02-28 | Sony Corp | Display device and electronic apparatus |
KR102060789B1 (en) * | 2013-02-13 | 2019-12-31 | 삼성디스플레이 주식회사 | Display device |
CN113312770A (en) * | 2021-05-31 | 2021-08-27 | Tcl华星光电技术有限公司 | Display panel design method and device and electronic equipment |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07168202A (en) * | 1993-12-15 | 1995-07-04 | Matsushita Electric Ind Co Ltd | Liquid crystal panel and its production |
JP4408021B2 (en) * | 2003-03-12 | 2010-02-03 | シャープ株式会社 | Manufacturing method of display device substrate |
JP4514514B2 (en) * | 2004-05-24 | 2010-07-28 | シャープ株式会社 | Device substrate and liquid crystal display device |
-
2008
- 2008-03-31 JP JP2008094006A patent/JP5380726B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009244781A (en) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10642118B2 (en) | Display substrate and display device | |
US9690145B2 (en) | Display device | |
TWI474090B (en) | Liquid crystal display device and method for manufacturing the same | |
US7782436B2 (en) | Liquid crystal display device | |
CN101393897B (en) | Method for manufacturing liquid crystal display device | |
JP5285280B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
CN109387985B (en) | display device | |
JP4235576B2 (en) | Color filter substrate and display device using the same | |
US10324345B2 (en) | Display device and display substrate | |
JP2018063348A (en) | Liquid crystal display panel and liquid crystal display device | |
JP6596048B2 (en) | Manufacturing method of substrate with alignment mark | |
US20090146151A1 (en) | Thin film transistor array substrate and method of manufacturing the same | |
CN105739200A (en) | Method for binding pins in OLB area | |
CN103091912B (en) | Array substrate, liquid crystal panel with array substrate and manufacturing method of liquid crystal panel | |
JP5380726B2 (en) | Flat panel display, method for manufacturing the same, and method for designing lead wiring | |
KR102032962B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
JP5133512B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2005107504A (en) | Exposure mask, exposure apparatus comprising the same, and method for manufacturing display plate for display apparatus using the same | |
US6529258B2 (en) | Liquid crystal display device having wiring layer and semiconductor layer crossing each other | |
JP4109864B2 (en) | Matrix array substrate and manufacturing method thereof | |
JP5594493B2 (en) | Flat panel display | |
JP2009151285A (en) | Liquid crystal display device and method for manufacturing the same | |
KR101086121B1 (en) | Horizontal field type liquid crystal display device and manufacturing method thereof | |
JP4144953B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JPH1020341A (en) | Liquid crystal display device and its production |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5380726 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |