JP4407482B2 - 電気光学装置および電子機器 - Google Patents

Description

本発明は、一対の基板間に電気光学物質およびスペーサが介在する電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。

代表的な電気光学装置である液晶装置では、一対の基板間に電気光学物質としての液晶が保持されており、液晶の層厚を規定するためには基板間隔を制御する必要がある。このため、従来は、一対の基板を貼り合せる際、一方の基板上に多数の粒状スペーサを散布し、これらの粒状スペーサを基板間に介在させることにより、基板間隔を制御している（例えば、特許文献１参照）。

また、一方の基板に柱状スペーサを形成し、この柱状スペーサの先端部を他方の基板に当接させて基板間隔を制御することもある（例えば、特許文献２参照）。
特開２００４−４５７０３号公報 特開２００３−３４４８３８号公報

このようなスペーサのうち、粒状スペーサは、一般的に圧縮強度が小さい。このため、基板間に液晶を封入した状態で温度が低下して液晶が体積収縮した場合、負圧により基板間隔が狭くなろうとする分、粒状スペーサは基板に押されて弾性変形する。従って、基板間が負圧状態にならないので、液晶が発泡することがない。しかしながら、粒状スペーサは、圧縮強度が小さいため、基板が押圧された場合に容易に変形してしまう。このため、押圧荷重に対する耐性が弱く、押圧荷重がかかると基板間隔が容易に変動するという問題点がある。

これに対して、柱状スペーサは、一般に圧縮強度が大きい。このため、基板が押圧された場合でも、このような荷重を柱状スペーサが変形することなく支えるので、押圧荷重に対する耐性が強く、押圧荷重がかかっても基板間隔が維持される。しかしながら、柱状スペーサは、圧縮強度が大きいため、基板間に液晶を封入した状態で温度が低下して液晶が体積収縮した場合、基板間隔が狭くなろうとするのを妨げるため、基板間が負圧状態になって液晶が発泡しやすいという問題点がある。

以上の問題点に鑑みて、本発明の課題は、柱状スペーサ単独で基板間隔を制御したときでも、温度変化により電気光学物質が収縮した際の基板の変形を許容し、かつ、基板に押圧荷重がかかった場合には基板間隔の変動を防止可能な電気光学装置、およびこの電気光学装置を用いた電子機器を提供することにある。

上記課題を解決するために、本発明では、第１の基板と、該第１の基板に対向配置された第２の基板と、前記第１の基板と前記第１の基板との間に保持された電気光学物質とを有し、多数の画素がマトリクス状に配置された電気光学装置において、前記第１の基板から前記第２の基板に向けて突出して基板間隔を制御する複数の柱状スペーサを備え、前記第１の基板と前記第２の基板との基板間隔をｄ（μｍ）とし、前記電気光学物質の保持面積に対する前記柱状スペーサの全占有面積比をｓ₁（％）としたとき、前記全占有面積比ｓ₁は、下式
０．３／ｄ ≦ ｓ₁ ≦ ０．５／ｄ
を満たしていることを特徴とする。

本発明において、柱状スペーサが各画素に一定の面積比をもって形成されている場合には、以下のように、柱状スペーサの占有面積を規定すればよい。すなわち、第１の基板と、該第１の基板に対向配置された第２の基板と、前記第１の基板と前記第２の基板との間に保持された電気光学物質とを有し、多数の画素がマトリクス状に配置された電気光学装置において、前記第１の基板から前記第２の基板に向けて突出して基板間隔を制御する柱状スペーサを各画素に備え、前記第１の基板と前記第２の基板との基板間隔をｄ（μｍ）とし、各画素における前記柱状スペーサの占有面積比をｓ₂（％）としたとき、前記占有面積比ｓ₂は、下式
０．３／ｄ ≦ ｓ₂ ≦ ０．５／ｄ
を満たしていることを特徴とする。ここで、各画素における前記柱状スペーサの占有面積比ｓ₂（％）とは、各画素において柱状スペーサが占めている面積の平均的な比率を意味する。

本発明では、基板間隔の制御用のスペーサとして、圧縮強度が大きい柱状スペーサを用いたため、基板が押圧された場合、変形することなく押圧荷重を支える。ここで、柱状スペーサは、圧縮強度が大きいが、その占有面積に上限が設定されているので、基板の変形をある程度、許容する。従って、基板間に電気光学物質を保持した状態で温度が低下して電気光学物質が体積収縮した場合、基板間隔が狭くなろうとする分は、基板の弾性変形が許容される。それ故、基板間が負圧状態にならないので、電気光学物質が発泡することがない。また、柱状スペーサには、その占有面積に下限が設定されているので、基板が押圧された場合、基板はある程度以上、変形することがない。それ故、基板に押圧力が加わっても基板間隔が維持されるので、基板間での短絡が発生しないなど、電気光学装置の信頼性を向上することができる。

本発明において、前記柱状スペーサの全占有面積比ｓ₁（％）は、
０．０６ ≦ ｓ₁ ≦ ０．５１
を満たしていることが好ましい。

本発明において、前記柱状スペーサの占有面積比ｓ₂（％）は、
０．０６ ≦ ｓ₂ ≦ ０．５１
を満たしていることが好ましい。

柱状スペーサの全占有面積比ｓ₁が０．０６％を下回ると、基板同士を貼り合せる際の荷重に耐えることができず、基板間隔にむらが発生し、表示に不具合が発生する。これに対して、柱状スペーサの全占有面積比ｓ₁、あるいは柱状スペーサの占有面積比ｓ₂が５．１６％を越えると、第１の基板と第２の基板とをシール材で貼り合せる際、シール材と柱状スペーサが影響を及ぼし合ってシール材塗布領域付近で基板間隔にむらが発生し、表示に不具合が発生する。それ故、柱状スペーサの全占有面積比ｓ₁、あるいは柱状スペーサの占有面積比ｓ₂を上記範囲内に設定しておけば、基板間隔にむらが発生しないので、品位の高い画像を表示することができる。

本発明において、前記基板間隔ｄは、下式
１．０ ≦ ｄ ≦ ５．０
で示す範囲内にあることが好ましい。このような範囲内にあれば、柱状スペーサの全占有面積比ｓ₁（％）、あるいは各画素における前記柱状スペーサの占有面積比ｓ₂（％）を規定する上記条件式における近似の精度が高い。

本発明において、前記第１の基板と前記第２の基板との間のうち、前記電気光学物質が保持されている領域に、基板間隔が相違する第１の領域と第２の領域が存在する場合がある。このような場合、仮想の基板間隔を設定し、この仮想の基板間隔に基づいて、柱状スペーサの占有面積比を設定することを特徴とする。すなわち、本発明では、第１の基板と、該第１の基板に対向配置された第２の基板と、前記第１の基板と前記第２の基板との間に保持された電気光学物質とを有し、多数の画素がマトリクス状に配置された電気光学装置において、前記第１の基板から前記第２の基板に向けて突出して基板間隔を制御する複数の柱状スペーサを備え、前記第１の基板と前記第２の基板との間のうち、前記電気光学物質が保持されている領域には、基板間隔が相違する第１の領域と第２の領域が存在し、前記第１の基板と前記第２の基板との仮想の基板間隔を下式
ｄ＝（第１の領域の面積×第１の領域の基板間隔＋第２の領域の面積×第２の領域の基板間隔）／（第１の領域の面積＋第２の領域の面積）
で求められるｄ（μｍ）とし、前記電気光学物質の保持面積に対する前記柱状スペーサの全占有面積比をｓ₁（％）としたとき、前記全占有面積比ｓ₁は、下式
０．３／ｄ ≦ ｓ₁ ≦ ０．５／ｄ
を満たしていることを特徴とする。

また、柱状スペーサが各画素に一定の面積比をもって形成されている場合には、以下のように、柱状スペーサの占有面積を規定すればよい。すなわち、第１の基板と、該第１の基板に対向配置された第２の基板と、前記第１の基板と前記第２の基板との間に保持された電気光学物質とを有し、多数の画素がマトリクス状に配置された電気光学装置において、前記第１の基板から前記第２の基板に向けて突出して基板間隔を制御する柱状スペーサを各画素に備え、前記第１の基板と前記第２の基板との間のうち、前記電気光学物質が保持されている領域には、基板間隔が相違する第１の領域と第２の領域が存在し、前記第１の基板と前記第２の基板との仮想の基板間隔を下式
ｄ＝（第１の領域の面積×第１の領域の基板間隔＋第２の領域の面積×第２の領域の基板間隔）／（第１の領域の面積＋第２の領域の面積）
で求められるｄ（μｍ）とし、各画素における前記柱状スペーサの占有面積比をｓ₂（％）としたとき、前記占有面積比ｓ₂は、下式
０．３／ｄ ≦ ｓ₂ ≦ ０．５／ｄ
を満たしていることを特徴とする。

このような基板間隔が相違する第１の領域と第２の領域とを有している場合も、前記柱状スペーサの全占有面積比ｓ₁（％）は、
０．０６ ≦ ｓ₁ ≦ ０．５１
を満たしていることが好ましい。また、前記柱状スペーサの占有面積比ｓ₂（％）は、
０．０６ ≦ ｓ₂ ≦ ０．５１
を満たしていることが好ましい。

ここで、前記第１の領域は、例えば透過モードで画像を表示する透過領域であり、前記第２の領域は、例えば反射モードで画像を表示する反射領域であり、前記反射領域における基板間隔は、前記透過領域における基板間隔よりも狭い。

本発明に係る電気光学装置は、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。

以下、図面を参照して本発明の実施の形態を説明する。なお、参照する各図において、図面上で認識可能な大きさとするために縮尺が各層や各部材ごとに異なる場合がある。

［第１の実施形態］
（全体構成）
図１は、本発明を適用した電気光学装置の電気的構成を示すブロック図である。図２（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面を模式的に示す説明図である。図３は、本発明の実施の形態１に係る電気装置の画素構成を示す断面図である。なお、図３では、各画素に形成されている各要素が表れるように、後述する図４（Ａ）のＡ−Ａ′線に示す画素の対角線に沿って電気光学装置を切断したときの断面図で表してある。

図１に示す電気光学装置１ａは、画素スイッチング素子としてＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）を用いた全透過型のアクティブマトリクス型液晶装置であり、交差する２方向をＸ方向およびＹ方向としたとき、複数の走査線５１ａがＸ方向（行方向）に延びており、複数のデータ線５２ａがＹ方向（列方向）に延びている。走査線５１ａとデータ線５２ａとの各交差点に対応する位置には画素５３ａが形成され、この画素５３ａでは、液晶層５４ａと、画素スイッチング用のＴＦＤ素子５６ａ（非線形素子）とが直列に接続されている。各走査線５１ａは走査線駆動回路５７ａによって駆動され、各データ線５２ａはデータ線駆動回路５８ａによって駆動される。

このような電気光学装置１ａを構成するにあたって、本形態では、図２（Ａ）、（Ｂ）に示すように、素子基板１０と対向基板２０とをシール材３０によって貼り合わせるとともに、両基板とシール材３０とによって囲まれた領域内に電気光学物質としての液晶１９を封入してある。シール材３０は、対向基板２０の縁辺に沿って略長方形の枠状に形成されるが、液晶を封入するために一部が開口している。このため、液晶１９の封入後にその開口部分が封止材３１によって封止される。

素子基板１０は、対向基板２０とシール材３０によって貼り合わされた状態で対向基板２０の端縁から一方の側に張り出した張り出し領域１０ａを有しており、この張り出し領域１０ａに向けて、データ線５２ａおよび走査線５１ａに接続する配線パターン８（信号線）が延びている。シール材３０には導電性を有する多数の導通粒子が分散されており、この導通粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板１０および対向基板２０の各々に形成された配線パターン同士を基板間導通させる機能を備えている。このため、本形態では、データ線５２ａに対して画像信号を出力する第１のＩＣ４、および走査線５１ａに走査信号を出力する２つの第２のＩＣ５が素子基板１０の張り出し領域１０ａにＣＯＧ実装され、かつ、この素子基板１０の張り出し領域１０ａの端縁に対して可撓性基板７が接続されている。

なお、電気光学装置１ａと対向するように偏光板や位相差板などが配置されるが、本発明とは直接の関係がないため、それらの図示および説明を省略する。

図２（Ｂ）および図３において、素子基板１０および対向基板２０は、ガラスや石英などの光透過性を有する板状部材である。素子基板１０の内側（液晶１９の側）表面には、上述した複数のデータ線５２ａ、後述する画素スイッチング用のＴＦＤ素子（図示せず）、画素電極３４ａ、および配向膜１２などが形成されている。対向基板２０の内側（液晶１９の側）の面上には、画素電極３４ａと対向する領域を避けるようにブラックマトリクスあるいはブラックストライプと称せられる遮光膜２１が形成され、画素電極３４ａと対向する領域には、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）のカラーフィルタ２２が所定の配列で形成されている。また、対向基板２０において、遮光膜２１およびカラーフィルタ２２を形成した面には、その平坦化および保護のために平坦化層２３がコーティングされ、この平坦化層２３の表面に走査線５１ａが形成され、さらにそれらの表面に配向膜２４が形成されている。

（ＴＦＤ素子の構成）
図４（Ａ）、（Ｂ）は、図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。

図４（Ａ）、（Ｂ）において、素子基板１０は、表面に下地層１４が形成され、ＴＦＤ素子５６ａは、この下地層１４の上に形成された第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂからなる２つのＴＦＤ素子要素によって、いわゆるＢａｃｋ−ｔｏ−Ｂａｃｋ構造として構成されている。このため、ＴＦＤ素子５６ａは、電流−電圧の非線形特性が正負双方向にわたって対称化されている。下地層１４は、例えば、厚さが５０〜２００ｎｍ程度の酸化タンタル（Ｔａ_２Ｏ_５）によって構成され、ＴＦＤ素子５６ａの密着性を向上させ、さらに素子基板１０からの不純物の拡散を防止するために設けられている。第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂは、第１金属層３２ａと、この第１金属層３２ａの表面に形成された絶縁層３２ｂと、絶縁膜３２ｂの表面に互いに離間して形成された第２金属層３２ｃ、３２ｄとによって構成されている。第１金属層３２ａは、例えば、厚さが１００〜５００ｎｍ程度タンタル単体膜、タンタル合金膜等によって形成され、絶縁層３２ｃは、例えば、陽極酸化法によって第１金属層３２ａの表面を酸化することによって形成された厚さが１０〜３５ｎｍの酸化タンタル（Ｔａ_２Ｏ_５）である。第２金属層３２ｃ、３２ｄは、例えばクロム（Ｃｒ）等といった金属膜によって５０〜３００ｎｍ程度の厚さに形成されている。第２金属層３２ｃは、そのままデータ線５２ａとなり、他方の第２金属層３２ｄは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等といった透明導電材からなる画素電極３４ａに接続されている。

（柱状スペーサの占有面積比の最適化）
図５は、本発明を適用した電気光学装置において、各画素における柱状スペーサの占有面積比の最適条件を示すグラフである。図６は、本発明を適用した電気光学装置の効果を示す説明図である。

本形態の電気光学装置１ａにおいて、液晶１９の層厚は素子基板１０と対向基板２０との基板間隔によって制御される。このため、素子基板１０と対向基板２０との間には、図３および図４（Ａ）、（Ｂ）に示すように、素子基板１０において、画素電極５３ａを避けた領域、例えば、データ線５２ａが通っている位置のうち、対向基板２０の遮光膜２１と対向する位置に透光性の感光性樹脂からなる柱状スペーサ９１が形成され、配向膜１２は柱状スペーサ９１の上層側に形成されている。ここで、柱状スペーサ９１は、円錐台形状で表されているが、柱状スペーサ９１は、正四角柱、正八角柱や、正四角錐台、正八角錐台などとして形成される場合があり、このような形状の場合、平面形状における対角寸法は５〜１５μｍである。なお、柱状スペーサ９１の高さは、２〜４μｍである。

このような柱状スペーサ９１の大きさや数を設定するにあたって、本形態では、素子基板１０と対向基板２０との基板間隔ｄも考慮してその最適化を図ってある。なお、以下のように条件設定を行うにあたって、本形態では、各画素が所定のピッチをもって縦横に配置されているので、縦方向における画素ピッチと横方向における画素ピッチとを乗じて得られる面積を１画素当りの画素面積とし、１つの柱状スペーサ９１の面積と各画素に形成されている柱状スペーサ９１の数とを乗じて得られる面積を柱状スペーサ９１の１画素当りの占有面積として、各画素における柱状スペーサの占有面積比を求めてある。また、隣接する画素同士が縦方向あるいは横方向にずれている場合があるが、このような場合、隣接する画素の境界領域の中心を通る仮想線を描いたとき、当該仮想線で囲まれた領域の面積を１画素当りの面積とする。また、柱状スペーサが画素の境界領域に形成されている場合など、各種の形態があるが、いずれの場合にも、複数の画素が含まれる領域を設定し、その領域内に形成されている柱状スペーサの数や面積を、当該領域に含まれる画素数で割れば、１画素当りの柱状スペーサの数や占有面積を求めることができる。また、柱状スペーサ９１は、等径で突き出ている場合には、いずれの箇所で計測してもその面積は等しいが、柱状スペーサ９１の径が高さ方向で変化している場合には、柱状スペーサ９１の底面積を１つ当りの面積とすればよい。

本形態では、まず、各画素における柱状スペーサの占有面積比（柱状スペーサの１画素当りの占有面積比）の最適条件は、素子基板１０と対向基板２０との基板間隔ｄによって変動するという新たな知見に基づいて、素子基板１０と対向基板２０との基板間隔をｄ（μｍ）とし、各画素における柱状スペーサ９１の占有面積比をｓ₂（％）としたとき、素子基板１０と対向基板２０との基板間隔ｄを変化させたときにおける各画素における柱状スペーサ９１の占有面積比Ｓ₂の下限を求め、その結果については、図５に実線Ｌ１で示してある。このような下限は、基板が押圧された場合でも、基板間隔が維持するのに必要な占有面積比Ｓ₂から導かれた値であり、０．３／ｄ（％）である。

また、素子基板１０と対向基板２０との基板間隔ｄを変化させたときにおける各画素における柱状スペーサ９１の占有面積比Ｓ₂の上限を求め、その結果については、図５に実線Ｌ２で示してある。このような上限は、基板に対して、必要最小限の弾性変形を許容するのに必要な占有面積比Ｓ₂から導かれた値であり、０．５／ｄ（％）である。

従って、図５において、実線Ｌ１と実線Ｌ２とで挟まれた領域が柱状スペーサ９１の１画素当りの占有面積比Ｓ₂の適正範囲といえ、このような範囲は、以下の近似式
０．３／ｄ ≦ ｓ₂ ≦ ０．５／ｄ ・・式（１）
で表される。

また、本形態では、素子基板１０と対向基板２０とを貼り合わせる際、素子基板１０と対向基板２０に一定の荷重を加えても基板間隔にむらを発生させないという観点から、各画素における柱状スペーサ９１の占有面積比Ｓ₂の下限を求め、その結果については、図５に点線Ｌ１１で示すように、基板間隔ｄにかかわらず、０．０６％である。

また、素子基板１０と対向基板２０とを貼り合わせる際、シール材３０と柱状スペーサ９１とが影響し合うのを防止するという観点から、各画素における柱状スペーサ９１の占有面積比Ｓ₂の上限を求め、その結果については、図５に点線Ｌ２１で示すように、基板間隔ｄにかかわらず、０．５１％である。

従って、図５において、柱状スペーサ９１の１画素当りの占有面積比Ｓ₂については図の点線Ｌ１１と点線Ｌ２１とで挟まれた領域内にあることが好ましく、このような範囲は、下式
０．０６ ≦ ｓ₂ ≦ ０．５１ ・・式（２）
で表される。

それ故、本形態では、式（１）および式（２）の双方を満たす条件、すなわち、図５に右上がりの斜線を付した領域に相当する条件を満たすように、柱状スペーサ９１の１画素当りの占有面積比Ｓ₂を設定してある。

さらに、本形態では、液晶１９の複屈折率に基づいてリタデーションを所定の範囲に設定し、かつ、上式（１）で示す近似の精度が高い範囲として、基板間隔ｄについては、下式
１．０ ≦ ｄ ≦ ５．０ ・・式（３）
を満たす条件に限定してある。

従って、本形態では、式（１）、（２）（３）の全てを満たす条件、すなわち、図５に右上がりの斜線および右下がりの斜線の双方を付した領域に相当する条件を満たすように、柱状スペーサ９１の１画素当りの占有面積比Ｓ₂を設定してある。

このように、本形態では、図６（Ａ）に示すように、基板間隔制御用のスペーサとして、圧縮強度が大きい柱状スペーサ９１を用いたため、基板が押圧された場合、変形することなく押圧荷重を支える。また、柱状スペーサ９１は、圧縮強度が大きいが、その占有面積に上限が設定されているので、基板の変形をある程度、許容する。従って、基板間に液晶１９を保持した状態で温度が低下して液晶１９が体積収縮した場合に、図６（Ｂ）に示すように、基板間隔が狭くなろうとする分は、基板の弾性変形が許容される。従って、基板間が負圧状態にならないので、液晶１９が発泡することがない。また、柱状スペーサ９１には、その占有面積に下限が設定されているので、図６（Ｃ）に示すように、基板が押圧された場合、基板はある程度以上、変形することがない。それ故、基板に押圧力が加わっても基板間隔が維持されるので、基板間での短絡が発生しないなど、電気光学装置１ａの信頼性を向上することができる。

ここで、柱状スペーサの全占有面積比ｓ₂が０．０６％を下回ると、基板同士を貼り合せる際の荷重に耐えることができず、基板間隔にむらが発生し、表示に不具合が発生する。これに対して、柱状スペーサの全占有面積比ｓ₂が５．１％を越えると、素子基板１０と対向基板２０とを貼り合せる際、シール材３０で基板間導通を図れるように、素子基板１０と対向基板２０とを押し付けると、柱状スペーサ９１によって基板に過大な応力が加わって基板間隔にむらが発生し、表示に不具合が発生する。しかるに本形態では、柱状スペーサ９１の全占有面積比ｓ₂を上式（２）で示す範囲内に設定してあるので、基板間隔にむらが発生しない。それ故、品位の高い画像を表示することができる。

なお、本形態は、全透過型の電気光学装置を例に説明したが、例えば、対向基板２０の側に反射層を形成して全反射型の電気光学装置を構成した場合に本発明を適用してもよい。また、本形態は、ＴＦＴを非線形素子として用いたアクティブマトリクス型液晶装置（電気光学装置）に適用してもよい。

（電気光学装置１ａの製造方法）
図７は、図２に示す電気光学装置の製造方法を示す工程図である。

本形態の電気光学装置１ａを製造するにあたっては、図７に示す能動素子形成工程Ｐ１１〜シール材印刷工程Ｐ１６からなる素子基板形成工程と、走査線形成工程Ｐ２１〜粒状スペーサ散布工程Ｐ２４からなる対向基板形成工程とは別々に行われる。また、以下に説明する工程の多くは、素子基板１０および対向基板２０を多数取りできる大面積の元基板の状態で行われ、元基板同士を貼り合わせた後、切断されるが、以下の説明では、所定サイズに切断した素子基板１０および対向基板２０を用いた例で説明する。

まず、素子基板形成工程のうち、能動素子形成工程ＳＰ１１では、成膜工程、フォトエッチング工程、および陽極酸化工程など、周知の方法でデータ線５２ａ、配線パターン８、およびＴＦＤ素子５６ａなどを形成する。

次に、画素電極形成工程Ｐ１２では、ＩＴＯによって画素電極２３ａを形成するとともに、配線パターン８の端部にＩＴＯ膜を形成してパッドを形成する。

次に、柱状スペーサ形成工程Ｐ１３では、感光性アクリル樹脂などを塗布、感光、現像して、図３を参照して説明した柱状スペーサ９１を形成する。

次に、配向膜形成工程Ｐ１４で配向膜２１を形成した後、ラビング処理工程Ｐ１５において、配向膜２１に対してラビング処理その他の配向処理を行う。

次に、シール材印刷工程Ｐ１６において、図２に示すように、ディスペンサーやスクリーン印刷等によってシール材３０を環状に塗布する。なお、シール材３０の一部分に液晶注入用の開口を形成しておく。

以上の素子基板形成工程とは別に、対向基板形成工程では、まず、対向電極形成工程Ｐ２１において、走査線５１ａを形成した後、配向膜形成工程Ｐ２２で配向膜２４を形成し、次に、ラビング処理工程Ｐ２３において配向膜２４に対してラビング処理その他の配向処理を行う。

そして、貼り合わせ工程Ｐ３１において、素子基板１０と対向基板２０とを位置合わせした上でシール材３０を間に挟んで、基板１０、２０同士を貼り合わせ、次に、シール材硬化工程Ｐ３２で、紫外線硬化その他の方法でシール材３０を硬化させる。これにより、空のパネル構造体を形成した後、液晶注入工程Ｐ３３において、液晶注入用の開口からパネルの内側に液晶を減圧注入し、次に、注入口封止工程Ｐ３４において、封止材３１で開口を封止する。しかる後に、実装工程Ｐ３５において、素子基板１０に対して、ＩＣ４、５、および可撓性基板７を異方性導電材で実装し、電気光学装置１ａを完成させる。

［第２の実施形態］
図８は、本発明の実施の形態２に係る電気装置の画素構成を示す断面図である。なお、図８では、図３と同様、各画素に形成されている各要素が表れるように、図４（Ａ）のＡ−Ａ′線に示す画素の対角線に相当する位置で電気光学装置を切断したときの断面図で表してある。また、本形態の電気光学装置の基本的な構成は、実施の形態１と同様であるため、共通する機能を有する部分には同一の符号を付してそれらの説明を省略する。

図８に示す電気光学装置１ｂは、画素スイッチング素子としてＴＦＤを用いた半透過反射型のアクティブマトリクス型液晶装置であり、このような半透過反射型の電気光学装置１ｂでは、バックライト装置から出射された光（矢印ＬＴで示す）で透過モードで画像を表示するとともに、矢印ＬＲで示すように、入射した外光を反射して再び、出射する間に光変調を行って反射モードで画像を表示する。このため、各画素には、透過領域７１（第１の領域）と反射領域７２（第２の領域）とが構成されている。

このような半透過反射型の電気光学装置１ｂにおいて、透過モードで表示を行う際には、電気光学装置１ｂに入射した光が、液晶１９の層を１回のみ通過して外部に出射されるのに対して、反射モードで表示を行う際には、電気光学装置１ｂに入射した光が、反射膜８５によって反射される前後２回にわたり液晶１９の層を通過して外部に出射される。そして、画像表示の視認性を向上させるためには、液晶１９の層における屈折率の差と、液晶１９の層厚の積であるリタデーションを適正化することが効果的である。しかし、透過領域７１と反射領域７２とでは、液晶１９の層を通過する回数が異なるために、すべての領域において基板間隔を均一化した構造では、双方のリタデーションを最適化することができない。従って、反射領域７２の基板間隔ｄ_R（μｍ）を透過領域７１の基板間隔ｄ_T（μｍ）よりも狭くするマルチギャップ構造とすることにより、双方の領域のリタデーションを同時に最適化することができる。そして、このようなマルチギャップ構造を備えた電気光学装置１ｂに本発明を適用しても良い。

このようなマルチギャップ構造を備えた半透過反射型の電気光学装置１ｂでは、例えば、対向基板２０の液晶１９の層側に、感光性樹脂により凹凸形成層８７を形成し、凹凸形成層８７上に開口部８６を有する反射膜８５を形成することによって、反射膜８５の表面に凹凸形成層８７の凹凸を反映させることで光散乱性を付与している。そして、光を反射する反射膜８５に対応する反射領域７２と、光を透過する開口部８６に対応する透過領域７１を規定する。反射層８５上には反射領域で反射された反射光と透過領域を透過した透過光とを着色するためのカラーフィルタ層２２と、画素の境界領域に設けられた遮光膜２１が形成されている。そして、その平坦化のための平坦化膜２３がコーティングされ、平坦化膜２３上に走査線５１ａが形成され、さらに平坦化膜２３又は走査線５１ａ上に液晶１９を配向させるための配向膜２４が形成されている。

これに対して、素子基板１０の側には、ＴＦＤ素子にコンタクトホールなどを介して電気的に接続される画素電極３４ａを設けるとともに、画素電極３４ａの下層側（基板側）に層間絶縁膜や保護層などを層厚調整層８８として設けて、マルチギャップ構造を構成する。すなわち、反射領域７２においては、画素電極３４ａの下層側に層厚調整層８８を設けて基板間隔ｄ_Rを狭くするとともに、透過領域７１においては、画素電極３４ａの下層側に層厚調整層８８を設けず、基板間隔ｄ_Tを広くする。なお、層厚調整層８８は、反射領域７２に厚く、透過領域７１に薄く残して基板間隔を調整してもよい。

このように構成した場合も、本形態では、各画素における柱状スペーサ９１の占有面積比ｓ₂（％）については基板間隔に基づいて最適化する。但し、反射領域７２と透過領域７１とでは基板間隔が異なるので、本形態では、仮想の基板間隔ｄ（μｍ）を下式、
ｄ＝（透過領域７１の面積×透過領域７１の基板間隔ｄ_T＋反射領域７２の面積×反射領域７２の基板間隔ｄ_R）／（透過領域７１の面積＋反射領域７２の面積）
により求め、この仮想の基板間隔ｄ（μｍ）を式（１）
０．３／ｄ ≦ ｓ₂ ≦ ０．５／ｄ ・・式（１）
に適用して柱状スペーサ９１の占有面積比ｓ₂（％）を設定する。

また、このように構成した場合も、下式（２）、（３）
０．０６ ≦ ｓ₂ ≦ ０．５１ ・・式（２）
１．０ ≦ ｄ ≦ ５．０ ・・式（３）
を満たすことが好ましい。

このように、柱状スペーサ９１の占有面積比を反射領域７２の基板間隔のみで規定せずに、反射領域７２と透過領域７１の基板間隔の平均値で規定する理由は、基板間隔が狭い反射領域７２の面積が大きくなるほど、対向する電極同士の距離が短い領域が増えるので、押圧力に対する抵抗を上げる必要があるため、柱状スペーサ９１の占有面積を大きくする必要があるからである。これに対して、基板間隔が長い透過領域７２の面積が大きくなるほど、対向する電極同士の距離が長い領域が増えるので、押圧力に対する抵抗を上げる必要が少なくなるため、柱状スペーサ９１の占有面積を大きくする必要がなく、小さくしてもよいからである。このように、基板間隔の狭い反射領域７２の基板間隔のみを考慮するのではなく、透過領域７１の基板間隔をも考慮すれば、柱状スペーサ９１の占有面積を最適化できる。

なお、マルチギャップ構造においては、基板間隔がより狭い反射領域７２に柱状スペーサ９１を配置することが好ましく、その場合の基板間隔は全反射型の電気光学装置における基板間隔と同様である。

また、柱状スペーサ９１は、反射型や透過型の電気光学装置と同様に配置してもよい。具体的には、柱状スペーサ９１をＴＦＤ素子や配線上に配置してもよい。

なお、透過領域７１は、反射膜８５に形成された開口部８６には限られず、島状に形成された反射膜８５に対応する領域を反射領域７２とし、反射膜８５が形成されていない領域を透過領域７１としても良い。また、反射領域７２と透過領域７１の基板間隔を調整する層厚調整層については、素子基板１０の側ではなく、対向基板２０の側に設けてもよい。

［第３の実施形態］
本発明は、図９および図１０を参照して以下に説明するように、ＴＦＴを非線形素子として用いたアクティブマトリクス型液晶装置（電気光学装置）にも適用することができる。

図９は、本形態の半透過反射型の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図１０は、半透過反射型の電気光学装置の画素の一部を図９のＣ−Ｃ′線に相当する位置で切断したときの断面図である。

（ＴＦＴアレイ基板の構成）
図９において、ＴＦＴを非線形素子として用いた半透過反射型の電気光学装置に用いたＴＦＴアレイ基板１１０上には、複数の透明なＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜からなる画素電極１０９ａ（第１の透明電極）がマトリクス状に形成されており、これら各画素電極１０９ａに対して画素スイッチング用のＴＦＴ１３０がそれぞれ接続している。また、画素電極１０９ａの縦横の境界に沿って、データ線１０６ａ、走査線１０３ａ、および容量線１０３ｂが形成され、ＴＦＴ１３０は、データ線１０６ａおよび走査線１０３ａに対して接続している。すなわち、データ線１０６ａは、コンタクトホールを介してＴＦＴ１３０の高濃度ソース領域１０１ｄに電気的に接続し、走査線１０３ａは、その突出部分がＴＦＴ１３０のゲート電極を構成している。なお、蓄積容量１６０は、画素スイッチング用のＴＦＴ１３０を形成するための半導体膜１０１ａの延設部分１０１ｆを導電化したものを下電極とし、この下電極１４１に容量線１０３ｂが上電極として重なった構造になっている。

このように構成した画素領域のＣ−Ｃ′線における断面は、図１０に示すように表され、ＴＦＴアレイ基板１１０の基体たる透明な基板の表面に、厚さが３００ｎｍ〜５００ｎｍのシリコン酸化膜（絶縁膜）からなる下地保護膜１１１が形成され、この下地保護膜１１１の表面には、厚さが３０ｎｍ〜１００ｎｍの島状の半導体膜１０１ａが形成されている。半導体膜１０１ａの表面には、厚さが約５０〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜１０２が形成され、このゲート絶縁膜１０２の表面に、厚さが３００ｎｍ〜８００ｎｍの走査線１０３ａが形成されている。半導体膜１０１ａのうち、走査線１０３ａに対してゲート絶縁膜１０２を介して対峙する領域がチャネル領域１０１ａ′になっている。このチャネル領域１０１ａ′に対して一方側には、低濃度ソース領域１０１ｂおよび高濃度ソース領域１０１ｄを備えるソース領域が形成され、他方側には低濃度ドレイン領域１０１ｃおよび高濃度ドレイン領域１０１ｅを備えるドレイン領域が形成されている。

画素スイッチング用のＴＦＴ１３０の表面側には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜からなる層間絶縁膜１０４が形成され、この層間絶縁膜１０４の表面には、シリコン窒化膜からなる表面保護膜（図示せず）が形成されることがある。層間絶縁膜１０４の表面には、厚さが３００ｎｍ〜８００ｎｍのデータ線１０６ａが形成され、このデータ線１０６ａは、層間絶縁膜１０４に形成されたコンタクトホールを介して高濃度ソース領域１０１ｄに電気的に接続している。層間絶縁膜１０４の表面にはデータ線１０６ａと同時形成されたドレイン電極１０６ｂが形成され、このドレイン電極１０６ｂは、層間絶縁膜４に形成されたコンタクトホールを介して高濃度ドレイン領域１０１ｅに電気的に接続している。

層間絶縁膜１０４の上層には、第１の感光性樹脂からなる凹凸形成層１１３ａが所定のパターンで形成され、この凹凸形成層１１３ａの表面には、第２の感光性樹脂からなる上層絶縁膜１０７ａが形成されている。また、上層絶縁膜１０７ａの表面には、アルミニウム膜などからなる光反射膜１０８ａが形成されている。従って、光反射膜１０８ａの表面には、凹凸形成層１１３ａの凹凸が上層絶縁膜１０７ａを介して反映されて、凹部１０８ｃおよび凸部１０８ｂからなる凹凸パターン１０８ｇが形成されている。

ここで、光反射層１０８ａには光透過窓としての開口部１０８ｄが形成されている。このため、光反射層１０８ａは、画素電極１０９ａと対向電極１２１とが対向する画素領域１００ａに反射領域１００ｂ（第２領域）を構成するとともに、光反射層１０８ａの形成されていない残りの領域（開口部１０８ｄ）は、透過領域１００ｃ（第１領域）を構成している。

光反射膜１０８ａの上層にはＩＴＯ膜からなる画素電極１０９ａが形成されている。画素電極１０９ａは、光反射膜１０８ａの表面に直接、積層され、画素電極１０９ａと光反射膜１０８ａとは電気的に接続されている。また、画素電極１０９ａは、上層絶縁膜１０７ａおよび層間絶縁膜１０４に形成されたコンタクトホールを介してドレイン電極１０６ｂに電気的に接続している。

画素電極１０９ａの表面側にはポリイミド膜からなる配向膜１１２が形成されている。この配向膜１１２は、ポリイミド膜に対してラビング処理が施された膜である。

また、高濃度ドレイン領域１０１ｅからの延設部分１０１ｆ（下電極）に対しては、ゲート絶縁膜１０２と同時形成された絶縁膜（誘電体膜）を介して容量線１０３ｂが上電極として対向することにより、蓄積容量１６０が構成されている。

さらに、本形態では、容量線１０３ｂの上層側には、透明なポリイミド樹脂などからなる、高さ２μｍ〜３μｍの柱状突起１４０が各画素１００毎に複数、形成され、これらの柱状突起１４０によって、ＴＦＴアレイ基板１１０と対向基板１２０との間隔が規定されている。このため、本形態の半透過反射型液晶装置１００では、ＴＦＴアレイ基板１１０と対向基板１２０との間にギャップ材が散布されていない。

（対向基板の構成）
対向基板１２０では、ＴＦＴアレイ基板１１０に形成されている画素電極１０９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜１２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極１２１（第２の電極）が形成されている。また、対向電極１２１の上層側には、ポリイミド膜からなる配向膜１２２が形成され、この配向膜１２２は、ポリイミド膜に対してラビング処理が施された膜である。

対向基板１２０において対向電極１２１の下層側には、フォトリソグラフィ技術、フレキソ印刷法、あるいはインクジェット法を利用して反射領域１００ｂおよび透過領域１００ｃに対向する領域にＲＧＢのカラーフィルタ１２４が１μｍ〜数μｍの厚さに形成されている。

さらに、本形態では、対向電極１２１とカラーフィルタ１２４との層間、すなわち、対向電極１２１の下層側には、反射領域１００ｂにおける基板間隔ｄ_R（μｍ）を透過領域１００ｃにおける基板間隔ｄ_T（μｍ）よりも薄くする層厚調整層１２５が形成されている。本形態において、層厚調整層１２５は、フォトリソグラフィ技術、フレキソ印刷法、あるいはインクジェット法を利用して反射領域１００ｂに選択的に形成された、厚さが２μｍ〜３μｍのアクリル樹脂やポリイミド樹脂などの透明層である。

このような構成の電気光学装置１００では、ＴＦＴアレイ基板１１０の背面側に配置されたバックライト装置（図示せず）から出射された光のうち、透過領域１００ｃに入射した光は、矢印ＬＴで示すように、ＴＦＴアレイ基板１１０の側から液晶層１５０に入射し、液晶層１５０で光変調された後、対向基板１２０の側から透過表示光として出射されて画像を表示する（透過モード）。また、対向基板１２０の側から入射した外光のうち、反射領域１００ｂに入射した光は、矢印ＬＲで示すように、液晶層１５０を通って反射層１０８ａに届き、この反射層１０８ａで反射されて再び、液晶層１５０を通って対向基板１２０の側から反射表示光として出射されて画像を表示する（反射モード）。このような表示を行う際、透過表示光は、液晶層１５０を一度だけ通過して出射されるのに対して、反射表示光は、液晶層１５０を２度、通過することになるが、本形態では、対向基板１２０に形成された層厚調整層１２５によって、反射領域１００ｂにおける液晶層５０の層厚は、透過領域１００ｃにおける液晶層５０の層厚よりもかなり薄い。このため、透過表示光および反射表示光の双方において、リタデーションを最適化することができるので、品位の高い表示を行うことができる。

（柱状スペーサ４０の占有面積の最適化）
このように構成した場合も、本形態では、実施の形態１，２と同様、各画素における柱状スペーサ１４０の占有面積比ｓ₂（％）については基板間隔に基づいて最適化する。但し、本形態では、実施の形態２と同様、反射領域１００ｂと透過領域１００ｃとでは基板間隔が異なるので、本形態では、仮想の基板間隔ｄ（μｍ）を下式、
ｄ＝（透過領域の面積×透過領域の基板間隔ｄ_T＋反射領域の面積×反射領域の基板間隔ｄ_R）／（透過領域の面積＋反射領域の面積）
により求め、この仮想の基板間隔ｄ（μｍ）を式（１）
０．３／ｄ ≦ ｓ₂ ≦ ０．５／ｄ ・・式（１）
に適用して柱状スペーサ４０の占有面積比ｓ₂を設定する。

また、このように構成した場合も、下式（２）、（３）
０．０６ ≦ ｓ₂ ≦ ０．５１ ・・式（２）
１．０ ≦ ｄ ≦ ５．０ ・・式（３）
を満たすことが好ましい。

このように、本形態では、実施の形態２と同様、柱状スペーサ１４０の占有面積比ｓ₂を反射領域１００ｂの基板間隔のみで規定せずに、反射領域１００ｂと透過領域１００ｃの基板間隔の平均値で規定するため、柱状スペーサ４０の占有面積を最適化できる。

［その他の実施の形態］
上記形態１、２、３では、柱状スペーサ９１、１４０が各画素に一定の面積比をもって形成されているので、各画素における柱状スペーサ１９、１４０の占有面積比Ｓ₂で柱状スペーサ９１、１４０の大きさや数を規定したが、柱状スペーサ９１、１４０が各画素に異なる分布をもって形成されている場合には、液晶の保持面積（本形態ではシール材で囲まれた領域の面積）に対する柱状スペーサ９１、１４０の全占有面積比ｓ₁（％）で規定すればよく、この場合も、図５を参照して説明した関係が成立する。従って、この場合、上式（１）に対応する条件式は、下式（４）
０．３／ｄ ≦ ｓ₁ ≦ ０．５／ｄ ・・（４）
となり、上式（２）に対応する条件式は、下式（５）
０．０６ ≦ ｓ₁ ≦ ０．５１ ・・（５）
となる。さらに、このような条件においても、基板間隔ｄについては、下式
１．０ ≦ ｄ ≦ ５．０
を満たす範囲に限定すれば、上式（４）での近似の精度が高い。

なお、上記形態は、ＴＦＤあるいはＴＦＴを非線形素子として用いたアクティブマトリクス型液晶装置に本発明を適用した例であるが、非線形素子を用いないパッシブマトリクス型液晶装置に本発明を適用してもよい。また、液晶装置に限らず、一対の基板間に電気光学物質を保持し、かつ、これらの基板間隔を制御する必要のある電気光学装置であれば、いかなる電気光学装置にも本発明を適用することができる。

［電子機器への適用例］
本発明を適用した電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。

本発明を適用した電気光学装置の電気的構成を示すブロック図である。 （Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面を模式的に示す説明図である。 本発明の実施の形態１に係る電気装置の画素構成を示す断面図である。 図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。 本発明を適用した電気光学装置において、各画素における柱状スペーサの占有面積比の最適条件を示すグラフである。 本発明を適用した電気光学装置の効果を示す説明図である。 図２に示す電気光学装置の製造方法を示す工程図である。 本発明の実施の形態２に係る電気光学装置の画素構成を示す断面図である。 本発明の実施の形態３に係る電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。 本発明の実施の形態３に係る電気光学装置の画素の一部を図９のＣ−Ｃ′線に相当する位置で切断したときの断面図である。

符号の説明

１ａ、１ｂ、１００ 電気光学装置、１０ 素子基板（第１の基板）、１９、１５０ 液晶（電気光学物質）、２０、１２０ 対向基板(第２の基板)、３４ａ、１０９ａ 画素電極、７１、１００ｃ 透過領域、７２、１００ｂ 反射領域、８５、１０８ａ 反射層、８６、１０８ｄ 反射層の開口部、８８、１２５ 層厚調整層、９１、１４０ 柱状スペーサ、１１０ ＴＦＴアレイ基板（第１の基板）

Claims (4)

1. 第１の基板と、該第１の基板に対向配置された第２の基板と、前記第１の基板と前記第２の基板との間に保持された電気光学物質とを有し、多数の画素がマトリクス状に配置された電気光学装置において、
   前記第１の基板から前記第２の基板に向けて突出して基板間隔を制御する複数の柱状スペーサを備え、
   前記第１の基板と前記第２の基板との間のうち、前記電気光学物質が保持されている領域には、基板間隔が相違する第１の領域と第２の領域が存在し、前記第１の基板と前記第２の基板との仮想の基板間隔を下式
   ｄ＝（第１の領域の面積×第１の領域の基板間隔＋第２の領域の面積×第２の領域の基板間隔）／（第１の領域の面積＋第２の領域の面積）
   で求められるｄ（μｍ）とし、
   前記電気光学物質の保持面積に対する前記柱状スペーサの全占有面積比をｓ₁（％）としたとき、前記全占有面積比ｓ₁は、下式
   ０．３／ｄ ≦ ｓ₁ ≦ ０．５／ｄ
   を満たしていることを特徴とする電気光学装置。
2. 第１の基板と、該第１の基板に対向配置された第２の基板と、前記第１の基板と前記第２の基板との間に保持された電気光学物質とを有し、多数の画素がマトリクス状に配置された電気光学装置において、
   前記第１の基板から前記第２の基板に向けて突出して基板間隔を制御する柱状スペーサを各画素に備え、
   前記第１の基板と前記第２の基板との間のうち、前記電気光学物質が保持されている領域には、基板間隔が相違する第１の領域と第２の領域が存在し、前記第１の基板と前記第２の基板との仮想の基板間隔を下式
   ｄ＝（第１の領域の面積×第１の領域の基板間隔＋第２の領域の面積×第２の領域の基板間隔）／（第１の領域の面積＋第２の領域の面積）
   で求められるｄ（μｍ）とし、
   各画素における前記柱状スペーサの占有面積比をｓ₂（％）としたとき、前記占有面積比ｓ₂は、下式
   ０．３／ｄ ≦ ｓ₂ ≦ ０．５／ｄ
   を満たしていることを特徴とする電気光学装置。
3. 請求項１または２において、前記第１の領域は透過モードで画像を表示する透過領域であり、前記第２の領域は反射モードで画像を表示する反射領域であり、
   前記反射領域における基板間隔は、前記透過領域における基板間隔よりも狭いことを特徴とする電気光学装置。
4. 請求項１ないし３のいずれかに規定する電気光学装置を有することを特徴とする電子機器。

Images