JP4396283B2 - パターン形成方法及び表示パネルの製造方法 - Google Patents

パターン形成方法及び表示パネルの製造方法 Download PDF

Info

Publication number
JP4396283B2
JP4396283B2 JP2004012202A JP2004012202A JP4396283B2 JP 4396283 B2 JP4396283 B2 JP 4396283B2 JP 2004012202 A JP2004012202 A JP 2004012202A JP 2004012202 A JP2004012202 A JP 2004012202A JP 4396283 B2 JP4396283 B2 JP 4396283B2
Authority
JP
Japan
Prior art keywords
photoresist film
film
pattern
light
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004012202A
Other languages
English (en)
Other versions
JP2005208155A (ja
Inventor
治朗 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004012202A priority Critical patent/JP4396283B2/ja
Publication of JP2005208155A publication Critical patent/JP2005208155A/ja
Application granted granted Critical
Publication of JP4396283B2 publication Critical patent/JP4396283B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)

Description

本発明は、フォトリソグラフィーによる微細パターン形成方法、及び、表示パネルの製造方法に関するものである。
近年、表示装置として主流となりつつある液晶表示パネルやプラズマディスプレイパネル等のフラットパネルディスプレイに対してより高精細な表示が求められており、そのため、それらディスプレイにおいては電極配線の数が増えると共に配線間の間隔が極めて微小化している。このような高精細配線パターンをフォトリソグラフィーで形成する場合、配線パターン間のショートが大きな問題となっている。
フォトリソグラフィーにおけるパターン間のショートを防止する方法としては、特許文献1に示されるような「2度露光方法」や「移動露光方法」が、知られている。
前者の2度露光方法は、1度目の露光工程において生じたショート部を2度目の露光工程でカットする方法である。この方法による場合、2度目の露光工程において1度目の露光工程で形成されたパターンを崩さないように露光する必要があるため、2度目の露光工程で用いるフォトマスクはその光を通すスリットの寸法が1度目のものよりも小さい高精細なフォトマスクとなり、且つその位置合せ作業にもより緻密さが要求される。その結果、フォトマスクが高価になるとともに、2度の露光工程を行う上にフォトマスクの位置合せを緻密に行う必要があるために工数が大幅に増加して生産性が低下し、製品のコストアップの大きな要因となる。
また、後者の移動露光方法は、1回の露光工程において1度露光した後にフォトマスクを僅かにずらして再度露光する方法であり、単一のマスクを用いるという点及び露光工程が1回だけで済むという点で、上述した2度露光方法に比べてコスト面や生産性の面では優れている。
しかし、同一のフォトマスクを移動させているため、マスク移動方向と平行なパターン部分以外は1度目の露光と露光エリアがずれてしまう。その結果、配線の幅が減少して配線の電気抵抗値が増加してしまい、高精細ディスプレイの配線パターン形成には不利となる。
特開平5−216052号公報
本発明の課題は、適正パターンを崩さずにショート欠陥部を修正できると共にコストアップや生産性の低下を招くことなく、所望の高精細パターンを容易に形成することができるパターンの形成方法及び表示パネルの製造方法を提供する、ことである。
上記課題を解決するため、請求項1に記載のパターン形成方法は、フォトリソグラフィーにより基板上に所定の微細パターンを形成するパターン形成方法であって、基板上に一定の膜厚のパターン材料膜を一様に被着させる成膜工程と、前記パターン材料膜上に第1フォトレジスト膜を一様に積層する第1レジスト膜積層工程と、所定の開口パターンが穿設されたフォトマスクを介して前記第1フォトレジスト膜の表面に光を照射する第1露光工程と、光が照射された前記第1フォトレジスト膜を所定の現像液を用いて現像し前記第1フォトレジスト膜に前記フォトマスクの開口パターンに対応する第1レジストパターンを形成する第1現像工程と、前記第1レジストパターンが形成された第1フォトレジスト膜を介して前記パターン材料膜をエッチングする第1エッチング工程と、前記第1レジストパターンが形成された前記第1フォトレジスト膜を剥離する剥離工程と、エッチングされた前記パターン材料膜上に第2フォトレジスト膜を積層する第2レジスト膜積層工程と、前記第1露光工程で用いたフォトマスクを介して前記第2フォトレジスト膜の表面に光を照射する第2露光工程と、光が照射された前記第2フォトレジスト膜を所定の現像液を用いて現像し前記第2フォトレジスト膜に第2レジストパターンを形成する第2現像工程と、前記第2レジストパターンが形成された第2フォトレジスト膜を介して前記パターン材料膜をエッチングする第2エッチング工程と、を有し、前記第1露光工程における第1照射光と前記第2露光工程における第2照射光とが同じ光度で同じ光源から射出されるように設定し、且つ、前記第2フォトレジスト膜の前記第2照射光に対する感光度を前記第1フォトレジスト膜の前記第1照射光に対する感光度よりも低くなるように設定することで、前記第1レジストパターンが形成された第1フォトレジスト膜で被われない第1の露出エリア内に、前記第2レジストパターンが形成された第2フォトレジスト膜で被われない第2の露出エリアを形成することを特徴とするものである。
また、請求項2に記載のパターン形成方法は、請求項1に記載のパターン形成方法において、前記第1フォトレジスト膜と前記第2フォトレジスト膜は、互いに感光性化合物の含有率が異なっていることを特徴とするものである。
また、請求項3に記載のパターン形成方法は、請求項1または2に記載のパターン形成方法において、前記パターン材料膜は透明導電膜であり、複数の配線が微小な間隔で並設されたパターンに形成されることを特徴とするものである。
また、請求項4に記載の表示パネルの製造方法は、フォトリソグラフィーにより基板上に所定の微細パターンを形成する表示パネルの製造方法であって、基板上に一定の膜厚のパターン材料膜を一様に被着させる成膜工程と、前記パターン材料膜上に第1フォトレジスト膜を一様に積層する第1レジスト膜積層工程と、所定の開口パターンが穿設されたフォトマスクを介して前記第1フォトレジスト膜の表面に光を照射する第1露光工程と、光が照射された前記第1フォトレジスト膜を所定の現像液を用いて現像し前記第1フォトレジスト膜に前記フォトマスクの開口パターンに対応する第1レジストパターンを形成する第1現像工程と、前記第1レジストパターンが形成された第1フォトレジスト膜を介して前記パターン材料膜をエッチングする第1エッチング工程と、前記第1レジストパターンが形成された前記第1フォトレジスト膜を剥離する剥離工程と、エッチングされた前記パターン材料膜上に第2フォトレジスト膜を積層する第2レジスト膜積層工程と、前記第1露光工程で用いたフォトマスクを介して前記第2フォトレジスト膜の表面に光を照射する第2露光工程と、光が照射された前記第2フォトレジスト膜を所定の現像液を用いて現像し前記第2フォトレジスト膜に第2レジストパターンを形成する第2現像工程と、前記第2レジストパターンが形成された第2フォトレジスト膜を介して前記パターン材料膜をエッチングする第2エッチング工程と、を有し、前記第1露光工程における第1照射光と前記第2露光工程における第2照射光とが同じ光度で同じ光源から射出されるように設定し、且つ、前記第2フォトレジスト膜の前記第2照射光に対する感光度を前記第1フォトレジスト膜の前記第1照射光に対する感光度よりも低くなるように設定することで、前記第1レジストパターンが形成された第1フォトレジスト膜で被われない第1の露出エリア内に、前記第2レジストパターンが形成された第2フォトレジスト膜で被われない第2の露出エリアを形成することを特徴とするものである。
本発明によれば、適正パターンを崩さずにショート欠陥部を修正できると共にコストアップや生産性の低下を招くことなく、所望の高精細パターンを容易に形成することができる。
本発明のパターン形成方法においては、第2フォトレジスト膜と第1フォトレジスト膜とは同じ材質で同じ感光性を備え、且つ、第1露光工程における第1照射光と第2露光工程における第2照射光は同じ光源から照射されると共に第2照射光の光度を第1照射光の光度よりも小さくすることが好ましく、これにより、露光光源から射出される照射光の光度を変えるという簡単な操作で異なるレジストパターンを容易に形成することができる。
また、本発明のパターン形成方法においては、第1露光工程における第1照射光と第2露光工程における第2照射光とは同じ光源から同じ光度で射出され、且つ、第2フォトレジスト膜の第2照射光に対する感光度を第1フォトレジスト膜の第1照射光に対する感光度よりも低くすることが好ましく、これにより、所望の2種類のレジストパターンをより再現性良く確実に形成することができる。
さらに、本発明のパターン形成方法は、透明導電膜をパターン材料膜として複数の配線が微小な間隔で並設されたパターンを形成する場合に好適に適用できる。
以下、本発明の好適な実施形態について説明する。
図1(a)〜(d)及び図2(a)〜(d)は、本発明の一実施形態であって高精細液晶表示パネルのガラス基板上に電極に接続したリード配線(以下、電極配線という)パターンを形成する方法を各工程毎に示す模式的断面図で、図1(a)〜(d)は前半の1次フォトリソプロセスを示し、図2(a)〜(d)は後半の2次フォトリソプロセスを示している。
まず、成膜工程を実施する。すなわち、図1(a)に示すように、ガラス基板1上に電極配線の材料であるITO(Indium Tin Oxide:インジウム・錫酸化物)を蒸着し、膜厚が均一なパターン材料膜2を一様に被着する。
次の第1レジスト膜積層工程では、上記パターン材料膜2上に、スピンコート法等によりポジタイプの第1フォトレジスト膜3を均一な膜厚で一様に積層する。この場合のポジタイプの第1フォトレジスト膜3の材料としては、ポリビニールフェノール誘導体やアクリル系樹脂が好適に用いられる。
次順の第1露光工程では、図1(b)に示されるように、得ようとする電極配線パターンに対応した開口パターンが形成されているフォトマスク4を介して、光R1を上記第1フォトレジスト膜3上に照射する。本実施形態の第1フォトレジスト膜3はポジタイプであるから、フォトマスク4に形成されている開口部4aは、電極配線パターンの配線間のスペースに対応させて穿設されている。
ここで、本実施形態においては、露光光源として低圧水銀ランプ(不図示)を用い、水銀ランプからの射出光(波長:254nm)をコンデンサレンズ(不図示)を透過させて平行な光束の照射光R1とし、フォトマスク4を介して第1フォトレジスト膜3上に照射する。ポリビニールフェノール誘導体やアクリル系樹脂からなるポジタイプの第1フォトレジスト膜3は、この照射光R1に対して高度な感光性を示す。
照射光R1は、コンデンサレンズにより平行光束とされるが、微小幅の開口スリット4aを通過することにより、その通過照射光R1の光量分布は、スリット幅中央において最大でスリット両側縁部に向かって減衰する分布となっている。しかし、照射光R1の光度つまり光の強さをスリット両側縁部に対応するフォトレジスト膜も充分に感光する程度に高く設定してあるので、第1フォトレジスト膜3におけるスリット開口4aに対応するエリア全体が、全厚みにわたり、後順の第1現像工程で溶解除去され得る程度に充分に感光した、飽和感光領域dが得られる。
次順の第1現像工程においては、現像液として環境対応を考慮した低濃度アルカリ性水溶液を用い、上述した露光済み第1フォトレジスト膜3を現像する。これにより、図1(c)に示されるように、飽和感光領域dが溶解除去され、ポジ型の第1レジストパターンが形成される。
そして、次順の第1エッチング工程において、第1レジストパターンが形成された第1フォトレジスト膜3を被着したまま塩化第二鉄を含んだヨウ化水素酸のエッチング液を用いてエッチングすることにより、ITOパターン材料膜2の露出された領域が選択的に溶解除去され、この後、第1フォトレジスト膜3を適宜の溶剤で溶解除去すれば、図1(d)に示されるようにガラス基板1上に電極配線パターンが形成された液晶表示パネル用電極基板S1が得られる。
この第1エッチング工程においては、正確な高精細電極配線パターンを得るためにオーバーエッチングを防止すべく、露出ITO膜をエッチング液に晒すエッチング時間が厳密に制御されており、その為、図示されるようにITO膜2の露出部分でパターン材料のITOが充分に溶解除去されずに残存した欠陥領域Ddを生じさせ易い。この欠陥領域Ddは、隣設形成された電極配線L、Lをショート接続するショート欠陥部である。このようなショート欠陥部は、本実施形態のように高精細電極配線パターンを形成するためにフォトマスクの開口パターンも高精細となる場合は、その高精細な開口部に異物等が挟まって露光不足を来たすことによっても生じる。
そこで、上記ショート欠陥部を解消して液晶表示パネル用電極基板を良品に修復するために、以下に示す2次フォトリソプロセスを実施する。
まず、図2(a)に示す第2レジスト膜積層工程を実施する。この工程においては、ショート欠陥部Ddを有する上記電極配線パターンを覆い、再度、前述した第1フォトレジスト膜と同じ材料を用いて第2フォトレジスト膜3´を被着形成する。
次に、図2(b)に示す第2露光工程を実施する。この第2露光工程においては、第1露光工程で用いたフォトマスク4をそのまま用いて第2フォトレジスト膜3´に光R2を照射する。この場合の光R2は、第1露光工程において用いたものと同じ光源つまり低圧水銀ランプの出力を抑えて射出される光量つまり光度を低減した照射光である。ここで、照射光R2の光度は、第2フォトレジスト膜3´の照射光R2により照射されたエリアにおいて後順の第2現像工程で溶解除去され得る程度に感光した飽和感光領域d´が、図示されるような断面が台形の先窄み形状となるまで低減させる。すなわち、飽和感光領域d´がスリット4aを通過した照射光R2の光量分布に対応した形状となるまで、光度を低減させる。
次に、図2(c)に示す第2現像工程を実施する。この第2現像工程で用いる現像剤は、1次エッチングプロセスにおける第1現像工程で用いたものと同じ低濃度アルカリ性水溶液である。この低濃度アルカリ性水溶液を用いて第1フォトレジスト膜3と同じ材質の露光された第2フォトレジスト膜3´を現像することにより、図示されるように飽和感光領域d´が溶解除去される。この第2現像工程を終えた段階で、第2フォトレジスト膜3´で被われずに露出しているエリア(以下、第2の露出エリアという)は、上述したように飽和感光領域d´が先窄み形状に形成されていた為、第1現像工程を終えた段階において第1フォトレジスト膜3で被われずに露出していたエリア(以下、第1の露出エリアという)内に形成されている。
次に、図2(d)に示す第2エッチング工程を実施する。ここで用いるエッチング液も、第1エッチング工程で用いたエッチング液と同一である。すなわち、第2フォトレジスト膜3´を溶解せずITO膜2だけを選択的に溶解する塩化第二鉄を含んだヨウ化水素酸を用いて第2現像工程を終えた電極基板をエッチング処理することにより、露出されているショート欠陥領域DdのITO膜2が選択的に溶解除去される。この際のエッチング時間は、ショート欠陥領域DdのITO膜2を溶解するだけであるから、第1エッチング工程でのエッチング処理時間よりも相当に短くてよい。なお、第1エッチングプロセスで得られた適正な電極配線Lは、第2フォトレジスト膜3´により覆われているから、この2度目のエッチング処理によってオーバーエッチングされることはない。この後、第2フォトレジスト膜3´を第1エッチング工程で用いたものと同じ溶剤を用いて溶解除去すれば、ショート欠陥領域DdのITO膜2が溶解除去されて隣設する電極配線L、L間が切り離され、ショート欠陥部が解消されて良品に修復された電極基板S2が得られる。
以上のように、本実施形態の液晶表示パネル用電極配線パターン形成方法によれば、2度目の露光における照射光R2の光度を1度目の露光における照射光R1の光度よりも低くし、第2フォトレジスト膜3´に形成する飽和感光領域d´を照射光量分布に対応した先窄み形状としたから、1度目の露光で形成された第1の露出エリア内に、2度目の露光で形成した第2の露出エリアを、常に安定して形成することができる。また、同じフォトマスクを用いて2度露光を行うにも拘わらず、フォトマスクの位置合せにおいてある程度の許容幅を見込むことができるから、従来の2度露光方法に比べると生産性の低下が大幅に緩和される。その結果、コストアップや生産性の低下を最小限に抑えて、ショート欠陥部が修正されると共に所望の高精細電極配線パターンが正確に形成された液晶表示パネル用電極基板が得られる。
次に、本発明の他の実施形態について、図3(a)〜(d)に基づき説明する。なお、上記実施形態と同一の構成要素については同一の符号を付して、その説明を省略する。
本実施形態のパターン形成方法は、上述した液晶表示パネルの電極配線パターン形成方法の一変形方法であり、1次フォトリソプロセスは上述の実施形態の場合と同じである。
本実施形態の2次フォトリソプロセスにおいては、まず、図3(a)に示す第2レジスト膜積層工程を実施する。この第2レジスト膜積層工程では、1次フォトリソプロセスにおいて発生したショート欠陥領域Ddを有する電極基板S1に第2フォトレジスト膜5を被着する。この第2フォトレジスト膜5は、第1フォトレジスト膜(図1(a)参照)と同じ材料からなるが、低圧水銀ランプから射出された照射光に対する感光度が第1フォトレジスト膜3よりも低くなるように材料が調製されている。なお、フォトレジスト膜の感光度を低下させるには、フォトレジスト膜の材料中に含有させる例えば光ラジカル開始剤およびラジカル重合性二重結合化合物等の感光性化合物の濃度を低減すればよい。
次に、図3(b)に示す第2露光工程を実施する。この第2露光工程においては、第1露光工程と同じ光源からの照射光R1を同一のフォトマスク4を介して第2フォトレジスト膜5上に照射させる。この場合、1度目の露光と2度目の露光とで、同じ光源から同じ光度で射出される照射光R1を照射するが、第2フォトレジスト膜5の照射光R1に対する感光度を第1フォトレジスト膜3の照射光R1に対する感光度よりも低く設定したから、照射エリアの縁辺における照射光量は第2フォトレジスト膜5の飽和感光光量に達しない。その結果、2度目の露光により生じる飽和露光領域d´は、図示されるような逆釣鐘状をなす。すなわち、第2フォトレジスト膜5表面からの深さが深くなるに従い急速に飽和感光面積が小さくなっている。
次に、図3(c)に示す第2現像工程を実施する。この第2現像工程で用いる現像剤としては、1次エッチングプロセスにおける第1現像工程で用いたものと同じ低濃度アルカリ性水溶液を用いることができる。この低濃度アルカリ性水溶液を用いて第1フォトレジスト膜3とは照射光R1に対する感光度が低いだけで略同じ材質の露光された第2フォトレジスト膜5を現像することにより、図示されるように飽和感光領域d´が溶解除去される。この第2現像工程を終えた段階で、第2フォトレジスト膜5で被われずに露出しているのは、上述したように飽和感光領域d´が逆釣鐘状に形成されていた為、1次フォトリソプロセスで形成された電極配線L、L間のガラス基板面かショート欠陥領域DdのITO膜2である。
次に、図3(d)に示す第2エッチング工程を実施する。ここで用いるエッチング液も、第1エッチング工程で用いたエッチング液と同一である。すなわち、第2フォトレジスト膜5を溶解せずITO膜2だけを選択的に溶解する塩化第二鉄を含んだヨウ化水素酸を用いて第2現像工程を終えた電極基板をエッチング処理することにより、露出されているショート欠陥領域DdのITO膜2が選択的に溶解除去される。この際のエッチング時間は、ショート欠陥領域DdのITO膜2を溶解するだけでよいから、第1エッチング工程でのエッチング処理時間よりも相当に短くて済む。なお、1次フォトリソプロセスで得られた適正なパターンの電極配線Lは、第2フォトレジスト膜5により覆われているから、この2度目のエッチング処理によってオーバーエッチングされることはない。この後、第2フォトレジスト膜5を第1エッチング工程で用いたものと同じ溶剤を用いて溶解除去すれば、ショート欠陥領域DdのITO膜2が溶解除去されて隣り合う電極配線L、L間が切り離され、ショート欠陥部が解消されて良品に修復された電極基板S2が得られる。
以上のように、本実施形態の液晶表示パネル用電極配線パターン形成方法によれば、第2フォトレジスト膜5の照射光に対する感光度が第1フォトレジスト膜3の同じ照射光に対する感光度よりも低くなるようにそれぞれの材料を調製し、第2フォトレジスト膜5に形成する飽和感光領域d´を逆釣鐘形状としたから、2度目の露光で形成した第2レジストパターンで被われずに露出するエリアつまり第2の露出エリアを、1度目の露光で形成された第1レジストパターンで被われずに露出するエリアつまり第1の露出エリア内に、常に安定して形成することができる。また、同じフォトマスクを用いて2度露光を行うにも拘わらず、フォトマスクの位置合せにおいて所望の許容幅を見込むことができるから、従来の2度露光方法に比べると生産性の低下が大幅に緩和される。その結果、コストアップや生産性の低下を最小限に抑えて、ショート欠陥部が修正されると共に所望の高精細電極配線パターンが再現性良く正確に形成された液晶表示パネル用電極基板S2が得られる。
なお、本発明は、上述した実施形態に限定されるものではない。
例えば、異なる2種類の所望のレジストパターンを形成することは、上述した照射光の光度やフォトレジスト膜の感光度を変える方法に限らず、露光時間やフォトマスクとフォトレジスト膜面間の距離或いはフォトレジスト膜の膜厚を変えることによっても可能である。
また、フォトレジスト膜の感光度を変える方法においては、第1フォトリソプロセスと第2フォトリソプロセスにおける照射光の光源や光度とフォトレジスト膜の材質との組み合わせを同じにして感光度だけを変えたが、これに限らず、それらの組み合わせは、第2の露出エリアをを第1の露出エリア内に形成できるならば、他の種々の組み合わせが可能である。
更に、本発明は、液晶表示パネルにおける電極配線パターンの形成に限らず、他の種々の微細パターンの形成に広く適用できることは勿論である。
本発明の一実施形態であって、液晶表示パネルの電極配線パターン形成方法における1次フォトリソプロセスを各工程毎に示す模式的断面図であり、(a)は第1レジスト膜形成工程を、(b)は第1露光工程を、(c)は第1現像工程を、(d)は第1エッチング工程を、それぞれ示している。 上記電極配線パターン形成方法における2次フォトリソプロセスを各工程毎に示す模式的断面図であり、(a)は第2レジスト膜形成工程を、(b)は第2露光工程を、(c)は第2現像工程を、(d)は第2エッチング工程を、それぞれ示している。 本発明の他の実施形態であって、液晶表示パネルの電極配線パターン形成方法における2次フォトリソプロセスの他の実施形態を各工程毎に示す模式的断面図であり、(a)は第2レジスト膜形成工程を、(b)は第2露光工程を、(c)は第2現像工程を、(d)は第2エッチング工程を、それぞれ示している。
符号の説明
1 ガラス基板
2 パターン材料膜
3 第1フォトレジスト膜
3´、5 第2フォトレジスト膜
4 フォトマスク
S1、S2 電極基板
R1、R2 照射光
d、d´ 飽和感光領域

Claims (4)

  1. フォトリソグラフィーにより基板上に所定の微細パターンを形成するパターン形成方法であって、
    基板上に一定の膜厚のパターン材料膜を一様に被着させる成膜工程と、
    前記パターン材料膜上に第1フォトレジスト膜を一様に積層する第1レジスト膜積層工程と、
    所定の開口パターンが穿設されたフォトマスクを介して前記第1フォトレジスト膜の表面に光を照射する第1露光工程と、
    光が照射された前記第1フォトレジスト膜を所定の現像液を用いて現像し前記第1フォトレジスト膜に前記フォトマスクの開口パターンに対応する第1レジストパターンを形成する第1現像工程と、
    前記第1レジストパターンが形成された第1フォトレジスト膜を介して前記パターン材料膜をエッチングする第1エッチング工程と、
    前記第1レジストパターンが形成された前記第1フォトレジスト膜を剥離する剥離工程と、
    エッチングされた前記パターン材料膜上に第2フォトレジスト膜を積層する第2レジスト膜積層工程と、
    前記第1露光工程で用いたフォトマスクを介して前記第2フォトレジスト膜の表面に光を照射する第2露光工程と、
    光が照射された前記第2フォトレジスト膜を所定の現像液を用いて現像し前記第2フォトレジスト膜に第2レジストパターンを形成する第2現像工程と、
    前記第2レジストパターンが形成された第2フォトレジスト膜を介して前記パターン材料膜をエッチングする第2エッチング工程と、
    を有し、
    前記第1露光工程における第1照射光と前記第2露光工程における第2照射光とが同じ光度で同じ光源から射出されるように設定し、且つ、前記第2フォトレジスト膜の前記第2照射光に対する感光度を前記第1フォトレジスト膜の前記第1照射光に対する感光度よりも低くなるように設定することで、前記第1レジストパターンが形成された第1フォトレジスト膜で被われない第1の露出エリア内に、前記第2レジストパターンが形成された第2フォトレジスト膜で被われない第2の露出エリアを形成することを特徴とするパターン形成方法。
  2. 前記第1フォトレジスト膜と前記第2フォトレジスト膜は、互いに感光性化合物の含有率が異なっていることを特徴とする請求項1に記載のパターン形成方法。
  3. 前記パターン材料膜は透明導電膜であり、複数の配線が微小な間隔で並設されたパターンに形成されることを特徴とする請求項1または2に記載のパターン形成方法。
  4. フォトリソグラフィーにより基板上に所定の微細パターンを形成する表示パネルの製造方法であって、
    基板上に一定の膜厚のパターン材料膜を一様に被着させる成膜工程と、
    前記パターン材料膜上に第1フォトレジスト膜を一様に積層する第1レジスト膜積層工程と、
    所定の開口パターンが穿設されたフォトマスクを介して前記第1フォトレジスト膜の表面に光を照射する第1露光工程と、
    光が照射された前記第1フォトレジスト膜を所定の現像液を用いて現像し前記第1フォトレジスト膜に前記フォトマスクの開口パターンに対応する第1レジストパターンを形成する第1現像工程と、
    前記第1レジストパターンが形成された第1フォトレジスト膜を介して前記パターン材料膜をエッチングする第1エッチング工程と、
    前記第1レジストパターンが形成された前記第1フォトレジスト膜を剥離する剥離工程と、
    エッチングされた前記パターン材料膜上に第2フォトレジスト膜を積層する第2レジスト膜積層工程と、
    前記第1露光工程で用いたフォトマスクを介して前記第2フォトレジスト膜の表面に光を照射する第2露光工程と、
    光が照射された前記第2フォトレジスト膜を所定の現像液を用いて現像し前記第2フォトレジスト膜に第2レジストパターンを形成する第2現像工程と、
    前記第2レジストパターンが形成された第2フォトレジスト膜を介して前記パターン材料膜をエッチングする第2エッチング工程と、
    を有し、
    前記第1露光工程における第1照射光と前記第2露光工程における第2照射光とが同じ光度で同じ光源から射出されるように設定し、且つ、前記第2フォトレジスト膜の前記第2照射光に対する感光度を前記第1フォトレジスト膜の前記第1照射光に対する感光度よりも低くなるように設定することで、前記第1レジストパターンが形成された第1フォトレジスト膜で被われない第1の露出エリア内に、前記第2レジストパターンが形成された第2フォトレジスト膜で被われない第2の露出エリアを形成することを特徴とする表示パネルの製造方法。
JP2004012202A 2004-01-20 2004-01-20 パターン形成方法及び表示パネルの製造方法 Expired - Fee Related JP4396283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004012202A JP4396283B2 (ja) 2004-01-20 2004-01-20 パターン形成方法及び表示パネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004012202A JP4396283B2 (ja) 2004-01-20 2004-01-20 パターン形成方法及び表示パネルの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009196266A Division JP4941522B2 (ja) 2009-08-27 2009-08-27 パターン形成方法及び表示パネルの製造方法

Publications (2)

Publication Number Publication Date
JP2005208155A JP2005208155A (ja) 2005-08-04
JP4396283B2 true JP4396283B2 (ja) 2010-01-13

Family

ID=34898653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004012202A Expired - Fee Related JP4396283B2 (ja) 2004-01-20 2004-01-20 パターン形成方法及び表示パネルの製造方法

Country Status (1)

Country Link
JP (1) JP4396283B2 (ja)

Also Published As

Publication number Publication date
JP2005208155A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
US8298728B2 (en) Mask plate and manufacturing method thereof
WO2017045391A1 (zh) 掩模板及其制备方法和曝光系统
JP4959631B2 (ja) グレースケールマスク
KR100472412B1 (ko) 반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크
JPH0764273A (ja) 位相シフトマスク
JP2007188069A (ja) マスクブランクおよび階調マスク
JP2011048400A (ja) 液晶ディスプレー下基板の製造方法
JP2006030320A (ja) グレートーンマスク及びグレートーンマスクの製造方法
KR100925984B1 (ko) 액정표시장치 제조방법
JP4396283B2 (ja) パターン形成方法及び表示パネルの製造方法
JP4941522B2 (ja) パターン形成方法及び表示パネルの製造方法
KR20170052886A (ko) 포토마스크 블랭크 및 이를 이용한 포토마스크 제조방법
KR20080070350A (ko) 반도체 소자 및 그 제조 방법
JP6322682B2 (ja) パターン転写方法、表示装置の製造方法、及び、多階調フォトマスク
JP2006319369A (ja) 半導体集積回路装置の製造方法
JP2006303541A (ja) 半導体集積回路装置の製造方法
KR100889334B1 (ko) 반도체 소자의 오버레이 버니어 형성방법
CN107678246B (zh) 一种曝光方法及图案化目标膜层的方法
JP3055415B2 (ja) 裏面露光装置、及び非線形素子基板の製造方法
JP5296432B2 (ja) 多階調フォトマスク及びその修正方法
JP6322607B2 (ja) 表示デバイス製造用多階調フォトマスク、表示デバイス製造用多階調フォトマスクの製造方法、及び薄膜トランジスタの製造方法
CN116666396A (zh) 一种阵列基板制作工艺共用光罩的方法
JP2021000822A (ja) 積層基板及びその製造方法
CN116845067A (zh) 一种阵列基板减少光罩数量的方法
JPH05127186A (ja) 液晶表示素子用電極パターンの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees