JP4391634B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP4391634B2
JP4391634B2 JP26279899A JP26279899A JP4391634B2 JP 4391634 B2 JP4391634 B2 JP 4391634B2 JP 26279899 A JP26279899 A JP 26279899A JP 26279899 A JP26279899 A JP 26279899A JP 4391634 B2 JP4391634 B2 JP 4391634B2
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
alignment
bus line
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26279899A
Other languages
Japanese (ja)
Other versions
JP2001083522A (en
Inventor
貴啓 佐々木
有広 武田
浩司 塚大
善郎 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26279899A priority Critical patent/JP4391634B2/en
Priority to US09/662,236 priority patent/US6927824B1/en
Priority to TW089118840A priority patent/TWI288284B/en
Publication of JP2001083522A publication Critical patent/JP2001083522A/en
Priority to US10/423,086 priority patent/US6888602B2/en
Priority to US10/657,996 priority patent/US6897929B2/en
Priority to US10/791,163 priority patent/US7110074B2/en
Priority to US10/922,549 priority patent/US7193672B2/en
Priority to US11/496,941 priority patent/US7505103B2/en
Application granted granted Critical
Publication of JP4391634B2 publication Critical patent/JP4391634B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the response characteristics of a liquid crystal display device and to increase the production yield. SOLUTION: The device is a vertical alignment type one in winch the alignment of the liquid crystal while voltage is applied is controlled by forming a linear structure consisting of a plurality of structural units or linear slits in at least one of a pair of substrates 1, 12 having electrodes. In this method, an alignment controlling means (connecting part 30e) to form the characteristic point of alignment satisfying s=-1 of the liquid crystal molecules is disposed in the part where the structure on the pixel electrode 30 or the slit 30a in the aforementioned electrode crosses with the edge of the pixel electrode 30 on one substrate 1.

Description

【0001】
【発明の属する技術分野】
本発明は、液晶表示装置(LCD)に関し、より詳しくは、VA型方式の液晶表示装置に関する。
【0002】
【従来の技術】
TN型TFT−LCDの製造技術は、近年において各段の進歩を遂げ、正面でのコントラスト・色再現性などはCRTを凌駕するまでに至っている。しかし、TN(twisted nematic) −LCDには視野角が狭いという大きな欠点があり、そのために用途が限定されるという問題があった。
【0003】
図1(a) 〜図1(c) は、この問題を説明する図である。図1(a) は2つの電極101、102間に電圧を印加しない白を表示する状態であり、図1(b) は、中間の電位V1 を2つの電極101,102間に印加した中間調を表示する状態であり、図1(c) は、所定の電圧V2 を2つの電極101,102間に印加して黒を表示する状態である。
【0004】
図1(a) 〜図1(c) では、2つの電極101,102の対向面にはそれぞれ配向方向を90度異ならせて配向膜103,104が形成されている。また、2つの電極101,102のそれぞれの外側には、特に図示しないが、直線偏光方向が互いに90度捩じれた状態で偏光板が配置されている。なお、図1(a) 〜図1(c) に示した液晶分子Lは、配向膜103,104の配向方向に従って捩じれているが、ここでは便宜的に捩じれを考慮しないで図示している。
【0005】
ところで、図1(a) に示したような電圧を印加しない状態では液晶分子Lは同じ方向に、ごく僅かの傾斜角(1゜〜5゜程度)をもって配向している。この状態ではどの方位でもほぼ白に見える。
また、図1(c) に示したような電圧V2 を印加した状態では、配向膜103,104表面の近傍を除いた中間の液晶分子Lは垂直方向に配向され、入射した直線偏光は偏光板により遮られるので、外側から黒く見える。この時、一方の電極101に斜めに入射する光は、垂直方向に配向された液晶分子の向きに対して斜めに通過するため偏向方向がある程度捩じれるために、外側からは完全な黒ではなく、中間調(グレイ)に見える。
【0006】
さらに、図1(b) に示すように、図1(c) の状態より低い中間の電圧V1 を印加した状態では、配向膜103,104の近傍の液晶分子はやはり水平方向に配向されるが、セルの中間部では液晶分子Lが斜めに立ち上がる。そのため、液晶の複屈折性がいくぶん失われ、透過率が低下して中間調(グレイ)表示になる。しかし、これは液晶パネルに対して垂直に入射した光についてのみいえることで、一方の電極101の面に斜めに入射した光、すなわち図の左と右の方向から見た場合で様子が異なる。
【0007】
即ち、図1(b) において、右下から左上に向かう光に対して液晶分子Lの向きは平行になる。従って、液晶は殆ど複屈折効果を発揮しないため、左側から見ると黒く見えることなる。これに対して、左下から右上に向かう光に対しては液晶分子Lの向きは垂直になるので、液晶分子Lは入射した光に対して大きな複屈折効果を発揮し、入射した光は捩じれるので、白に近い色で見えることになる。即ち、図1(b) では、視野角によって表示強度が変わることになり、この点がTN−LCDの最大の欠点となる。
【0008】
そこで、応答速度を低下させずに視野角特性を改善する方式として垂直配向膜を使用するVA(Vertically aligned)方式が提案されている。
図2(a) 〜図2(c) は、VA方式を説明する図である。VA方式は、ネガ型液晶材料と垂直配向膜を組み合わせた方式である。
まず、図2(a) に示すように、電圧無印加時には液晶分子は垂直方向に配向して黒表示になる。なお、VA方式では、配向膜103,104は垂直配向処理が施されている。
【0009】
また、図2(c) に示すように所定の電圧を2つの電極101,102間に印加すると、液晶分子Lは水平方向に配向し、白表示になる。VA方式は、TN方式に比べて表示のコントラストが高く、応答速度も速く、白表示と黒表示における視覚特性も良好である。
さらに、図2(b) に示すように、白表示の時より小さな電圧を2つの電極101,102間に印加すると、液晶分子Lは斜めの方向に配向することになる。この場合、電極101の面に対して垂直方向の光は、表示パネルでは中間調として表示される。しかし、図2(b) において、右下から左上に向かう光に対しては液晶分子Lは平行になる。従って、液晶分子Lは殆ど複屈折効果を発揮しないために、左側から見ると黒く見えることになる。これに対して、左下から右上に向かう光に対しては液晶分子Lは垂直になるので、液晶分子Lは入射した光に対して大きな複屈折効果を発揮し、入射した光は捩じれるので白に近い表示になる。
【0010】
このようにVA方式では、電圧無印加時も配向膜近傍の液晶分子がほぼ垂直なため、TN方式より各段にコントラストが高く、視野角特性にも優れている。しかし、VA方式で中間調表示を行う場合に、視野角を変えると表示強度が変わるというTN方式と同様の問題があり、視野角特性という面ではまだ不十分であった。
【0011】
本出願人は、従来の垂直配向を使用し、液晶材料として誘電率異方性が負のいわゆるネガ型液晶を電極間に封入して、電圧印加時の液晶分子の傾斜方向が1画素内の複数の領域で異なるように規制するドメイン規制手段を設ける構成を、特願平10-185836 号で開示している。
図3(a) 〜図3(c) は、そのドメイン規制手段として第1の基板側の1画素の電極111にスリットSを設け、第2の基板側の電極112の上には1画素内で突起Pを設けた構造を採用した場合の配向分割による視覚特性の改善の原理を説明する図である。
【0012】
図3(a) に示すように、電圧を印加しない状態では液晶分子Lは基板表面に対して垂直に配向する。また、図3(c) に示すように、相対向する電極111,112の間に所定の電圧を印加すると、液晶分子Lは基板面に対してほぼ水平になって白表示が得られる。
さらに、図3(b) に示すように、中間の電圧を電極111,112間に印加すると、スリットS(電極エッジ部)Sで基板表面に対して斜めの電界が発生する。また、突起P表面近傍の液晶分子Lは、電圧無印加の状態から僅かに傾斜する。この突起Pの傾斜面と斜め電界の影響により液晶分子Lの傾斜方向が決定され、突起Pの真ん中とスリット部111sの真ん中でそれぞれ液晶分子113の配向方向が分割される。
【0013】
この時、例えば基板の真下から真上に透過する光は、液晶分子Lが多少傾斜しているため、若干の複屈折の影響を受けて透過が抑えられ、グレイの中間調表示が得られる。右下から左上に透過する光は、液晶分子Lが左方向に傾斜した領域では透過しにくい一方、液晶分子Lが右方向に傾斜した領域では非常に透過しやすく、これらを平均するとグレイの中間調表示が得られる。また、左下から右上に透過する光も同様の原理でグレイ表示となる。これにより、1画素の全方位で均一な中間調表示が得られる。
【0014】
従って、図3(b) では、黒、中間調、白の表示状態の全てにおいて、視野角依存性の少ない良好な表示が得られる。
図3(a) 〜図3(c) では、ドメイン規制手段として、第1の基板側の電極111の1画素にスリットを設け、第2の基板側の電極112の上には1画素内で突起20を設けているが、他の手段でも実現できる。その新たなVA方式を、以下にMVA(multi-domain vertical alignment)方式という。
【0015】
図4(a) 〜図4(c) は、ドメイン規制手段を実現する例を示す図である。
図4(a) は電極形状のみで実現する例を示し、図4(b) は基板表面の形状を工夫する例を示し、図4(c) は、電極形状と基板表面の形状を工夫する例を示す。これらの例のいずれも図3(a) 〜図3(c) に示す配向が得られるが、それぞれの構造は多少異なる。
【0016】
次に、図4(b) に示した2つの基板の対向面上に突起を設けた場合を例にして説明する。
図4(b) において、2つの基板の対向面側の電極111,112の上には、互い違いに配向方向を分割するための突起P1 、P2 が形成されており、それらの内側の面の上に垂直配向膜113,114が設けられている。垂直配向膜には垂直配向処理が施されている。2つの基板間に注入している液晶はネガ型である。電圧無印加時には、垂直配向膜上では液晶分子Lは基板面に対して垂直に配向する。突起P1 、P2 での液晶分子Lもその斜面に垂直に配向しようとするので、突起P1 、P2 上の液晶分子Lは傾斜する。しかし、電圧無印加時には、突起P1 、P2 を除く領域の殆どの部分では、液晶分子Lは基板面に対してほぼ垂直に配向するため、図3(a) に示したように良好な黒表示が得られる。
【0017】
電圧印加時には、液晶分子Lは突起P1 、P2 のない部分では基板に平行(電界は基板に垂直)であるが、突起P1 、P2 の近傍では傾斜する。即ち、電圧印加時には、液晶分子Lは電界の強度の応じて傾斜するが、電界は基板に垂直な向きであってラビングによって傾斜方向を規定していない場合には、電界に対して傾斜する方位は360゜の全ての方向があり得る。突起P1 、P2 では、電界は突起P1 、P2 の斜面に平行になる方向に傾いており、電圧が印加されると液晶分子Lは電界に垂直な方向に傾くが、この方向は突起P1 、P2 によりもともと傾斜している方向と一致しており、より安定的に配向することになる。このように、突起P1 、P2 は、その傾斜と斜面の電界の両方の効果によって安定した配向を得ている。更に、強い電圧が印加されると、液晶分子Lは基板にほぼ平行になる。
【0018】
以上のように、突起P1 、P2 は電圧を印加した時の液晶分子Lの配向する方位を決定するトリガの役割を果たしている。
図4(a) では、両方は或いは片方の電極111,112にスリットS1 、S2 を設けている。配向膜113,114には垂直配向処理を施し、基板間にネガ型液晶を封入する。電圧を印加しない状態では、液晶分子は基板表面に対して垂直に配向するが、電圧を印加するとスリット(電極エッジ部)S1 、S2 で基板表面に対して斜めの方向の電界が発生する。この斜めの電界の影響で液晶分子Lの傾斜方向が決定され、図示のように左右方向に液晶の配向方向が分割される。
【0019】
図4(c) は、図4(a) と図4(b) の方式を組み合わせた例であり、一方の電極111にはスリットSが形成され、他方の電極112の上には突起Pが設けられている。
以上、3つのドメイン規制手段を実現する例を示したが、いろいろな変形が可能である。
【0020】
図5は、4方向に配向分割する液晶表示パネルにおけるバスライン、突起、画素、電極との配置関係を示す平面図であり、図6は、図5のIーI線断面図である。
図5、図6において、TFT基板121上には、X方向(図中横方向)に延在する複数のゲートバスライン122がY方向(図中縦方向)に間隔をおいて形成されている。また、各ゲートバスライン122の間にはX方向に延在する容量バスライン123が形成されている。その容量バスライン123からは後述するドレインバスラインの一部に対向するように補助容量支線123aがゲートバスライン122に接触しない程度の長さでY方向に形成されている。
【0021】
それらのゲートバスライン122と容量バスライン123は、第1絶縁膜124によって覆われている。さらに、第1絶縁膜124上には、Y方向に延在する複数のドレインバスライン125がX方向に間隔をおいて形成されている。ゲートバスライン122とドレインバスライン125の交差箇所に対応してTFT(薄膜トランジスタ)126が形成されている。TFT126は、第1絶縁膜124を介してゲートバスライン125上に形成された半導体層126aと、半導体層126aの上に形成されたドレイン電極126dと、半導体層126aの上に形成されたソース電極126sを有しており、ドレイン電極126dは近くのドレインバスライン125に接続されている。ドレインバスライン125とTFT126は第2絶縁膜127によって覆われている。
【0022】
また、2本のドレインバスライン125と2本のゲートバスライン122によって囲まれる領域であって第2絶縁膜127の上にはITOよりなる画素電極128が形成されている。その画素電極128は第2絶縁膜127のホール(不図示)を通してソース電極126sに接続されている。
容量バスライン123の電位は任意の大きさに固定されている。ドレインバスライン125の電位が変動すると、浮遊容量に起因する容量結合により画素電極128の電位が変動する。図6の構成では、画素電極128が補助容量を介して容量電極123に接続されているため、画素電極128の電位変動を低減することができる。
【0023】
図6において、TFT基板121に対向する対向基板131にはカラーフィルタ132、ブラックマトリクス133、共通電極134、配向膜135が順に形成されている。
また、対向基板131とTFT基板121の互いの対向面上には、それぞれ、Y方向に延在するジグザク屈曲パターンを有する突起物130、136が形成されている。屈曲パターンの折れ曲がり角は概ね90度である。
【0024】
TFT基板121側の突起物130はX方向に等間隔で配列され、その折れ曲がり点はゲートバスライン122のほぼ中央に配置されている。対向基板131側の突起物136は、TFT基板121側の突起物130とほぼ同じ形状のパターンを有し、しかも、TFT基板121の複数の突起物130の間のほぼ中央に位置するように共通電極134の上に形成されている。
【0025】
TFT基板121側の突起物130と画素電極128は配向膜129に覆われ、対向基板131側の突起物136もまた別な配向膜135に覆われている。TFT基板121側の突起物130と対向基板131側の突起物136は、それぞれ画素電極128の縁と45度の角度で交わる。
また、TFT基板121と対向基板131のうち液晶材料139を挟んでいない面には、それぞれ偏光板(不図示)が配置される。それらの偏光板は、それらの偏向軸が突起物130.136の角直線部分で45度で交わり、且つ、クロスニコルとなるように配置される。即ち、一方の偏光板の偏向軸は、図のX方向に平行であり、他方の偏向軸は図のY方向に平行である。
【0026】
TFT基板121と対向基板131は、互いにある間隔を隔てて平行に配置され、それらの間隙には液晶材料139が充填されている。液晶材料139は、上記したように負の誘電率異方性を有するものが採用されている。突起物130、136は、液晶材料139の誘電率と同等或いはそれ以下の誘電率を有する材料から形成されている。
【0027】
次に、画素電極にスリットを設けた場合を例に挙げて中間電圧を画素電極に印加した場合の液晶分子Lの配向について説明する。
図7は、図5に示した突起物130の代わりに画素電極にスリットSを設けたTFT基板上のゲートバスライン、ドレインバスライン、容量バスライン及び画素電極128の配置関係を示す平面図である。
【0028】
図7において、画素電極128aは、上側の突起物136aの間を通る複数のスリットSによって複数の領域に分割されている。それらの領域は、各スリットSを横切るつなぎ部128bによって互いに導通している。画素電極128aの中央近傍の2つのスリットSは、画素電極128aのエッジ部で互いに交わっている。
【0029】
そして、画素電極128aに中間電圧を印加すると。画素電極128a上の液晶分子Lは、画素電極128aの面に対して傾斜する。図7において液晶分子Lは、円錐で示され、その先鋭部はTFT基板側の液晶分子の一端の位置を示し、その円錐のうち円面は対向基板側の他端の位置を示している。その液晶分子Lの傾斜方向は図4で示した原理によって4種類となる。
【0030】
以上説明したように、MVA方式は、誘電率異方性が負の液晶を基板面に対してほぼ垂直に配向させる方式であり、コントラストが高い上に、スイッチング速度を低下させること無しに視覚特性が改善できるので、表示品質が良好である。しかも、ドメイン規制手段を使用することにより、視野角特性を一層改善できる。
【0031】
【発明が解決しようとする課題】
MVA方式の液晶表示装置は、高画質で高信頼性、高生産性を実現できる。
しかし、もともとVA方式は、TN方式のような水平配向型に比べて弱アンカリングであるため、電界の影響を受けやすいという性質があり、MVA方式もそのような性質を受け継いでいる。
【0032】
従って、図8(a),(b) に示すように、ゲートバスラインの電位Egc、ドレインバスラインの電位(データ電圧)Egsの変動によって画素電極128周囲の液晶分子Lの配向状態が変化する場合がある。そのような現象は、TN方式の場合にも同様に発生するが、TN方式よりもVA方式の方が発生し易いと考えられる。また、MVA方式特有の現象として、駆動その他の諸々の条件によって突起物が帯電することがある。このとき、ドレインバスライン、ゲートバスラインと交差する部分の液晶配向が突起物の帯電の影響によっても変化する。
【0033】
画素周囲の配向が変化すると、それに応じて浮遊容量、例えばゲート・共通電極間容量Cgc、ゲート・ソース間容量Cgs、ドレイン・共通電極間容量Cdc等の値も変化する。その結果、容量結合により画素電極126sの電位も変動する。通常は、補助容量によって画素電極の電位変動を低減しているが、完全には補いきれない場合がある。特に、高開口率化のために補助容量を小さくした場合に発生しやすい。画素電極電位が変動すると、フリッカとよばれるちらつきが画面に発生する。
【0034】
画素電極電位の変動が完全に無くなる程度に補助容量を大きくする手段もあるが、その分だけ開口率が小さくなる。
次に、MVA方式の液晶表示装置における残像の発生について説明する。
液晶表示装置における残像の発生は、応答速度の異常が原因とされるが、これは、上記した電極上の突起物やスリットの上でドメイン制御方向が定まっていないために生じる。
【0035】
そのドメイン制御方向の不安定さはセル厚のばらつきなどによって生じ、これにより残像が生じるような液晶表示装置は、不良品として出荷されない。
長時間残る残像の発生原因を調査した結果、次のことが明らかになった。
即ち、複数の突起又はスリットを電極に形成した構造を採用した液晶表示装置において、図9(a),(b) に示すように、表示を黒から白に変化させた時のドメイン状態と、表示を中間調から白に変化させた時のドメイン状態とに違いが見られる場合に、長時間残る残像が発生することが分かった。
【0036】
図9(a) において、表示を黒から白に変化させた後のスリットS上のドメイン数は、画素電極128aの全てのつなぎ部128bとつなぎ部128bの中間を境界にして分割されて6個存在する。これにより、スリットS近傍の液晶分子Lは、スリットSの直線部分に対して垂直方向に配向する。
一方、図9(b) において、黒、中間調、白の順に表示を変えた後のスリットS上のドメイン数は、一部のつなぎ部128bを境にして分割された2個又は4個である。これにより、つなぎ部128bとその中間を境にしてドメインが変化しない領域が存在し、その領域では、スリットS近傍の液晶分子LはスリットSの直線部分に対して斜めに配向している。
【0037】
その原因の一つは、中間調表示では突起物130若しくはスリットS上の液晶分子Lには十分に電圧がかからないために、液晶分子Lは図10に示すように基板面に対してほぼ垂直状態となっており、画素電極128aのエッジの電界やこれに影響を受けた表示ドメインの配向の影響が、つなぎ部による配向制御手段の分割箇所にまで及び、配向制御手段を分割したことによる配向制御効果が十分機能しないためと考えられる。即ち、中間表示の時に、スリットS若しくは突起物130の上の液晶分子Lが垂直状態になると、それらの近傍の液晶分子Lは画素電極128aのエッジの電界の影響を受けてスリットS又は突起物130の直線部分に対して傾斜配向してしまう。
【0038】
これにより、中間調表示から白表示に移った時に、図9(a) に示した▲3▼のドメインが消えて▲2▼と▲4▼のドメインがつながり、ついで、▲5▼のドメインが消えて▲4▼と▲6▼のドメインがつながり、この結果、図9(b) に示すように、右上方向を向くドメイン同士がつながって左下を向くドメインが消えてしまい、白表示の後のスリットS上のドメインが▲1▼と▲2▼の2つに減少することになる。
【0039】
残像発生の別な原因の1つとして、配向制御手段の突起物130又はスリットSのパターンの屈曲部が画素電極128aのエッジに配置されることが考えられる。その屈曲部での液晶分子Lが取りうる配向状態は、図11(a) 〜(c) に示す3種類のいずれかである。
ところが、画素電極128aのエッジによる配向の影響を受けることによって、屈曲部での配向は図11(c) に示す状態になり、その結果、図12の一点鎖線で囲んで示すように、画素電極128aのエッジによる配向制御方向が画素内方に広がる。これが、特に中間調表示の場合のスリットS上のドメインの配向に影響を与えることにより、配向制御手段を分割したことによる配向制御効果が十分機能しないものと考えられる。
【0040】
また、TFT基板においては、複数の電極が積層される領域、特に画素電極128aと容量電極(容量バスライン)123は、図13(a),(b) に示すように、それらの間の絶縁膜を突き抜けて短絡が発生することがある。このとき、配向制御手段としてスリットSを用いて画素電極128aを複数の領域に分割し、且つそれらの領域をつなぎ部128bによって電気的に接続している構造の液晶表示装置では、図13(a),(b) のXで示すように、画素電極128aの中で容量バスライン218と短絡している領域のTFT126寄りのつなぎ部128bを切断することにより、その短絡領域を他の領域から切り離して画素内の液晶分子を部分的に駆動させることができる。
【0041】
しかし、画素電極128aのうち容量バスライン123に短絡している領域が画素の中央に存在しているために、図13(a) の一点鎖線で示すように、画素電極128aの半分以下の面積しか駆動できないことになり、この画素領域は点欠陥不良となって装置の歩留まりを低下させる。
本発明の目的は、補助容量の大きさを変えることなく画素電極の電位変動を低減し、フリッカを小さくすることができる液晶表示装置を提供することにある。
【0043】
【課題を解決するための手段】
上記した課題は、図24に例示するように、一対の基板の一方に形成された画素電極内に、線状のスリットを設けて電圧印加時の液晶配向を制御する垂直配向型の液晶表示装置において、前記線状のスリットは複数の部分に分断して形成するとともに、前記分断されたスリットのうち、最も前記画素電極のエッジに近いスリットの端部と前記画素電極のエッジとの間で接続部を設けることにより、該接続部で液晶分子がs=−1の配向特異点を形成するようにしたことを特徴とする液晶表示装置によって解決される。
【0044】
また、上記した課題は、電極を有する一対の基板の一方に、線状の構造物を設けて電圧印加時の液晶配向を制御する垂直配向型の液晶表示装置において、前記一対の基板の他方に設けられた画素電極のエッジと前記構造物とが交差する部分に、前記構造物上で高さを他の部分より高くした突起物を設けることにより、該突起部で液晶分子がs=+1の配向特異点を形成するようにしたことを特徴とする液晶表示装置により解決される。
また、上記した課題は、電極を有する一対の基板の一方に、線状のスリットを設けて電圧印加時の液晶配向を制御する垂直配向型の液晶表示装置において、前記一対の基板の他方に設けられた画素電極のエッジと前記スリットの延長線とが交差する部分に、前記スリットが分断された分断部を設けることにより、該分断部で液晶分子がs=+1の配向特異点を形成するようにしたことを特徴とする液晶表示装置により解決される。
【0048】
上記した課題は、前記薄膜トランジスタ基板を有する液晶表示装置によって解決される。
上記した課題は、前記薄膜トランジスタ基板を有する前記いずれかの液晶表示装置によって解決される。
次に、本発明の作用について説明する。
【0049】
本発明は、ドメイン規制手段として用いられる電極上の構造物と電極内のスリットの少なくとも一方を有する液晶表示装置において、それらの構造物又はスリットの延長線が画素電極のエッジに交差する部分の近傍で、液層分子がs=−1又はs=+1となるような配向特異点を形成している。液晶分子が本発明を適用した場合のスリット上のドメインの変化は、例えば図31(a) に示すように、黒表示から白表示に変化させた時には、つなぎ部により分断されたスリット上のドメインの数は1〜8の8個である。また、図31(a)によれば、従来技術を示す図9(a) に比べて7と8ドメイン数が増える。これは、画素電極のエッジにs=−1の配向ベクトルの特異点が形成されるためである。また、黒表示から中間調表示を経て白表示に変化した時には、図31(b) に示すように、6と8のドメインがつながりのドメインが消える。即ち、図9(a) に比べてスリット上のドメイン変化は画素電極のエッジ近傍でのごく僅かなレベルに抑えられている。
【0050】
これにより、黒表示から白表示に応答させ時の白と、中間調表示から白に応答させた時の白とのドメイン状態の違いを目立たないレベルに小さくすることができ、ドメインの変化を残像として認識できないレベルに低減することができた。本発明は、配向制御手段が複数の構成単位から形成されているパネルに組み合わせて適用することによって、はじめて高い効果が得られる。単に画素電極のエッジのみに構造物若しくはスリット上のドメイン制御手段を設けただけでは、画素電極の中央付近のドメインが制御できないために残像が発生してしまう。さらに、中間調表示から白応答時においては、画素電極のエッジの制御手段が効かなくなるため、画素電極内で構造物又はスリット上のドメインの制御が全くできなくなって残像が発生する。
【0051】
また、本発明では、画素電極のエッジによる電界が屈曲部に与える影響を排除するようにしたので、画素電極エッジ近傍において、構造物又はスリット本来の配向制御とは異なる配向状態の発生を低減できることで、残像を無くすことができる。さらに、本発明では、画素電極の電気的接続経路として、蓄積容量形成用電極と容量を形成している領域を介する経路と、介さない経路の2系統設けている。これにより、蓄積容量形成用電極と画素電極との電気的短絡が生じた場合、容量を形成している領域を電気的に他の領域から切断することによって、その他の領域を液晶分子が駆動可能な領域として用いることができる。この画素は、その短絡が生じていない正常な場合に比べて表示特性が若干異なるが、個数や場所によっては表示不良の規格をクリアすることもある程度の特性の違いであるため、TFT基板の歩留まりの改善が図れる。
(2)上記した課題は、図14〜図22に例示するように、基板表面に垂直配向処理を施した第1及び第2の二枚の基板の間に誘電率異方性が負の液晶を挟持し、前記液晶の配向が、電圧無印加時にはほぼ垂直に、所定の電圧を印加した時にはほぼ水平となり、前記所定の電圧より小さい電圧を印加した時には斜めになる配向の液晶表示装置において、前記第1の基板に設けられ、前記所定の電圧より小さい電圧を印加した時に前記液晶が斜めになる配向方向を規制する第1のドメイン規制手段と、前記第2の基板に設けられ、前記所定の電圧より小さい電圧を印加した時に前記液晶が斜めになる配向方向を規制する第2のドメイン規制手段と、前記第1の基板又は前記第2の基板のうちの前記液晶を挟持する側の面の上に間隔を置いて形成された複数の第1のバスラインと、前記第1のバスラインに交差し、且つ前記第1のバスラインの上方で間隔をおいて形成された複数の第2のバスラインと、前記第1のバスラインと前記第2のバスラインによって区画される領域に形成された画素電極と、前記画素電極と前記第1又は第2のバスラインとの間の領域に形成され、前記画素電極と前記第1又は第2のバスラインとの間の領域に含まれる液晶分子の配向方向を垂直に保つ誘電体構造物とを有することを特徴とする液晶表示装置によって解決される。
【0052】
次に、本発明の作用について説明する。
本発明によれば、互いに交差するゲートバスライン(第1のバスライン)と画素電極の間の領域、又はドレインバスライン(第2のバスライン)と画素電極の間の領域に誘電体構造物を配置した。
これにより、画素電極とバスラインの間の誘電率は誘電体構造物によって固定されるので、それらの間の浮遊容量変動は抑制される。
【0053】
また、誘電体構造物がバスラインの上にも形成されることにより、誘電体構造物の上の液晶層が薄くなってその液晶層の液晶分子が垂直の配向から動きにくくなり、印加電圧が変化しても液晶分子が傾斜しにくくなって浮遊容量変動が非常に小さくなる。しかも、バスラインの上方の浮遊容量は誘電体構造により固定される成分が大きくなるので、その浮遊容量の変動は少なくなる。
【0054】
以上のように、浮遊容量の変動が抑制されると、画素電位が一定となってフリッカの発生が防止される。しかも、容量の変動を抑えるための容量バスラインの幅を狭くして開口率を上げることが可能になる。
【0055】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
(第1の実施の形態)
図14は、本発明の第1実施形態に係るMVA方式の液晶表示装置の1画素の絶縁膜、誘電体突起を除いたTFT基板の平面状態を示している。図15は、図14に示したTFT基板上に誘電体突起を形成した状態を示す平面図である。図16は、図15のII−II線断面図、図17は図15のIII-III 線断面図、図18は、図15のIV-IV 線断面図である。
【0056】
図14において、TFTが形成される第1のガラス基板(TFT基板)1の上には、X方向(図中横方向)に延在する複数のゲートバスライン2がY方向(図中縦方向)に間隔をおいて形成されている。
また、各ゲートバスライン2の間にはX方向に延在する容量バスライン(蓄積容量形成用電極)3が形成されている。その容量バスライン3からは後述するドレインバスラインの一部に対向する補助容量支線3aがゲートバスライン2に接触しない程度の長さでY方向に延在されている。
【0057】
ゲートバスライン2と容量バスライン3と補助容量支線3aは、同時に形成される。
即ち、第1のガラス基板1の上に、厚さ100nmのアルミニウム膜と厚さ50nmのチタン膜をスパッタリングにより形成した後に、それらの膜をフォトリソグラフィー法によりパターニングすることによってゲートバスライン2、容量バスライン3及び補助容量支線3aが形成される。そのパターニングには、BCl3とCl2 の混合ガスを用いた反応性イオンエッチング(RIE)法が用いられる。
【0058】
ゲートバスライン2と容量バスライン3は、図16に示すように、プラズマ励起型化学気相成長(PE−CVD)法によって形成された厚さ400nmの窒化シリコンよりなるゲート絶縁膜4によって覆われ、このゲート絶縁膜4上には、Y方向に延在する複数のドレインバスライン5がX方向に間隔をおいて形成されている。
【0059】
ゲートバスライン2とドレインバスライン5の交差部分の近傍には、能動素子としてTFT(薄膜トランジスタ)6が形成されている。
そのTFT6は、図17に示すように、ゲートバスライン5の一部を跨ぐ領域にゲート絶縁膜4を介して形成された活性層6aと、ゲートバスライン5の一側方の活性層6aの上に形成されたドレイン電極6dと、ゲートバスライン5の他側方の活性層6aの上に形成されたソース電極6sを有しており、ドレイン電極6dは近くのドレインバスライン5に接続されている。
【0060】
ドレイン電極6dとソース電極6sは、活性層6aのチャネル領域の上に形成されたチャネル保護膜6bの上で分離されている。
そのチャネル保護膜6bは、次のような方法によって形成される。
即ち、活性層6aとゲート絶縁膜4の上に、窒化シリコン膜をPE−CVD法により140nmの厚さに窒化シリコン膜の形成した後に、その窒化シリコン膜の上にフォトレジスト(感光性樹脂)を塗布する。そして、フォトレジストを露光、現像してレジストパターンが形成される。その露光処理は、ゲートバスライン2を露光マスクに用いてガラス基板1の下面からフォトレジストに露光光を照射する第1の露光工程と、通常の露光マスクを用いてガラス基板1の上面からフォトレジストに露光光を照射する第2の露光工程とを有している。これにより、ゲートバスライン5の縁によってレジストパターンの縁が画定される。そして、そのようなレジストパターンに覆われない領域の窒化シリコン膜を緩衝フッ酸を用いたウェット法又はフッ酸系ガスを用いたRIE法によりエッチングすると、窒化シリコン膜よりなるチャネル保護膜6bが形成されることになる。
【0061】
なお、活性層6aは、ゲート絶縁膜4上にPE−CVD法により形成された厚さ30nmのノンドープアモルファスシリコン膜をパターニングすることにより形成される。
また、ソース電極6sとドレイン電極6dとドレインバスライン5は、ともに厚さ30nmのn+ 型アモルファスシリコン膜、厚さ20nmのチタン膜、厚さ75nmのアルミニウム膜及び厚さ80nmのチタン膜をゲート絶縁膜4及びチャネル保護膜6bの上に順に形成した後に、これらの膜を1枚のマスクを用いてパターニングすることにより形成される。そのエッチングは、BCl3とCl2 の混合ガスを用いたRIE法によっている。そのエッチングの際にチャネル保護膜6bは、エッチング停止膜として機能する。
【0062】
TFT6とドレインバスライン5は、酸化シリコン又は窒化シリコンよりなる保護絶縁膜7によって覆われている。
また、保護絶縁膜7の上であって2本のドレインバスライン5と2本のゲートバスライン2によって囲まれる領域には、厚さ70nmのITOよりなる透明な画素電極8が形成されている。ITO膜のパターニングは、シュウ酸系のエッチャントを用いたウェットエッチング法を用いて行われる。
【0063】
その画素電極8は、保護絶縁膜7のホール7aを通してソース電極6sに接続されている。
保護絶縁膜7と画素電極8の上には、図14に示す二点鎖線で示す位置に、Y方向に延在するジグザクな屈曲パターンを有する絶縁性の突起物10がX方向に等間隔で形成されている。その屈曲パターンの折れ曲がり角は概ね90度であり、その折れ曲がり点はゲートバスライン2のほぼ中央に配置されている。その突起物10の側面は基板面に対して傾斜している。
【0064】
また、保護絶縁膜7の上には、図15〜図18に示すように、ゲートバスライン2とドレインバスライン5と画素電極8のそれぞれの間に介在される誘電体構造物11が形成されている。
そのような誘電体構造物11と突起物10は、例えば次のような方法によって形成される。
【0065】
即ち、保護絶縁膜7と画素電極8の上に、高感度のネガ型レジストと低感度ネガ型レジストを順に塗布する。そして、第1の露光によって屈曲パターンの潜像を高感度ネガ型レジストに形成する。第1の露光では、低感度ネガ型レジストを露光しないような露光量に設定される。続いて、低感度ネガ型レジストのうちゲートバスライン2とドレインバスライン5とその周辺の領域に露光光を照射して潜像を形成する。例えば、1つの画素領域において少なくともゲートバスライン2の上から画素電極8の縁に至る領域とドレインバスライン5と画素電極8の縁に至る領域に露光光を照射する。この低感度ネガ型レジストの露光によって高感度のネガ型レジストも同時に同じパターンで露光される。なお、感度の異なるレジストであっても実質的には同じ誘電体材料といえる。
【0066】
この後に、低感度ネガ型レジストと高感度ネガ型レジストを同時に現像してパターンを形成すると、図15に示すようなL字の誘電体構造物11と屈曲パターンの突起物10が一体となって形成される。この場合、突起物10は高感度ネガ型レジストから構成され、誘電体構造物は低感度レジストと高感度ネガ型レジストの双方から構成されることになるので、誘電体構造物11は突起物10よりも厚くなる。
【0067】
なお、上記した例では誘電体構造物11と突起物10の高さを異ならせているが、同じ高さにすれば上記した感光性レジストは1層でたりるので、従来と全く同じ工数で上記した構造を実現できることになる。例えば、誘電体構造物11と突起物10のの膜厚を1μm以上とする。
そのような突起物10と誘電体構造物11は、画素電極8と保護絶縁膜7とともに樹脂よりなる配向膜9によって覆われる。その配向膜9は、垂直配向となっている。
【0068】
次に、第1のガラス基板1に対向する対向基板について説明する。
対向基板は図16に示すような第2のガラス基板12からなり、その上には赤(R)、緑(G)、青(B)のカラーフィルタ膜13が形成されている。また、カラーフィルタ膜13の上には、ゲートバスライン2とドレインバスライン5と容量バスライン3に対向するパターンを有するブラックマトリクス14が形成されている。さらに、カラーフィルタ膜13の上には、ブラックマトリクス14を覆うITOよりなる透明な共通電極15が形成されている。
【0069】
その共通電極15の上には、ジグザグな屈曲パターンを有する突起物16が形成されている。その突起物16は、図14の二点鎖線で示すように、第1のガラス基板1の上の複数本の突起物10のほぼ中央を通る位置に配置されている。
なお、第1のガラス基板1側の突起物10と第2のガラス基板12側の突起物16は、それぞれ画素電極8の縁と45度の角度で交わる。
【0070】
さらに、対向電極15の上には、突起物16を覆う配向膜17が形成されている。その配向膜17は、垂直配向となっている。
以上のような第1のガラス基板1と第2のガラス基板12は、配向膜9,17を内側にして互いに所定の距離をおいて張り合わされ、それらの配向膜9,17の間には負の誘電率異方性を有する液晶材料18が充填されている。その液晶材料18内の液晶分子は、共通電極15と画素電極8の間に電圧を印加していない状態では、基板面に対して垂直に配向している。また、画素電極8と共通電極15の間に中間電圧を印加した状態では、液晶分子が突起物10,16のパターンの直線部分とほぼ直角な方向を向いて傾斜する。
【0071】
なお、突起物10、16は、液晶材料18の比誘電率と同等或いはそれ以下の誘電率を有する材料から形成されていることが望ましい。
第1のガラス基板1の外側の面には第1の偏光板21が配置され、また、第2のガラス基板12の外側の面には第2の偏光板22が配置されており、第1の偏光板21と第2の偏光板22の配置はクロスニコルであり、基板を垂直から見た状態で第1及び第2の偏光板21,22の偏向軸と突起物10,16のパターンの直線部とが45度の角度で交わっている。
【0072】
上記した実施形態において、画素電極8とゲートバスライン2、ドレインバスライン5の間をそれぞれ誘電体構造物11で覆った構造になっている。これにより、ゲートバスライン2の上の配向膜9と共通電極15上の配向膜17とのギャップが狭くなり、液晶分子に対する配向膜の規制力が強くなる。しかも、ゲートバスライン2と共通電極15の間において、誘電体構造物11によって電圧降下が発生し、液晶層に加わる電圧も低下する。
【0073】
これらの結果、ゲートバスライン2の上方で液晶分子Lは、図19(a),(b) に示すように、配向膜9,17による垂直配向規制が強くなり、傾斜し難くなる。これにより、液晶分子Lの配向方向が周囲の電界の変動を受けにくくなり、浮遊容量の変動を小さくする。
また、誘電体構造物11の比誘電率は、2〜5程度で変動せずに一定であり、液晶の比誘電率より小さい場合が多く、例えば3.2のものを用いる。MVA用の液晶は、ε =3.6、ε//=8.4である。
【0074】
これにより、図19(a),(b) に示すように、画素電極8とゲートバスライン2の間の容量Cgsと画素電極8とドレインバスライン5の間の容量Cdsが殆ど変化しない。さらに、誘電体構造物11で電圧降下が発生するためにゲートバスライン2上の液晶層に加わる電圧も低下する。この結果、バスライン同士、バスライン・画素電極間の浮遊容量が小さくなる。
【0075】
以上のことから、浮遊容量変動が非常に小さくなり、常に一定した画素電位が得られるので、容量バスライン3の幅を狭くして開口率を上げることができる。しかも、画素電位が一定になるとフリッカの発生が防止される。
例えば、上記した構造を採用して試作したパネルのコモン電圧変動は10mV以下となり、フリッカ率も3%以下に改善され、従来のフリッカ率(5〜7%)の半分以下となった。これにより、液晶表示パネルの歩留まり向上が図れる。
【0076】
上記した実施形態では、誘電体構造物11の形成と突起物10の形成を同じ工程で行っているので、従来に比べて殆どプロセスを増やさずに上記した液晶表示装置を形成できる。
なお、上記した誘電体構造物11は、画素電極8に僅かに重なる程度にはみ出してもよい。
(第2の実施の形態)
第1の実施の形態では、1つの画素領域において、その画素電極を駆動するためのゲートバスライン2とドレインバスライン5と画素電極8の間のみを誘電体構造物11で覆うような構造となっている。
【0077】
誘電体構造物の配置領域としては、それに限るものではなく、例えば図20に示すように、隣り合う画素電極8同士の間にも誘電体構造物11aを設けるようにしても良い。その構造は、画素電極8の周囲とゲートバスライン2及びドレインバスライン5の上を誘電体構造物11aで覆うような構造となっている。
そのような構造を採用することにより、フリッカ率は第1実施形態のものよりも更に改善された。
【0078】
また、ゲートバスライン2と画素電極8の間だけを誘電体構造物で覆ったり、又はドレインバスライン5と画素電極8の間だけを誘電体構造物で覆うようにしてもよい。これらによれば、図15又は図20に示した誘電体構造物11,11aほどの効果は無かったが、コモン電圧変動、フリッカ率ともに良好だった。
さらに、図14において、ゲートバスライン2と突起物11が交差する領域とその近傍の領域にのみ誘電体構造物を形成しても良く、または、ドレインバスライン5と突起物11が交差する領域とその近傍の領域にのみ誘電体構造物を形成しても良い。これらによれば、第1実施形態に比べて突起物10の帯電による影響が軽減され、しかも、突起物10近傍のゲートバスライン2と画素電極8の間の配向変化を抑制できるという効果が確認された。この場合のフリッカ率は、図15又は図20に示した誘電体構造物ほどの効果は得られなかったものの、コモン電圧変動、フリッカ率ともに良好だった。
【0079】
以上は、全て第1のガラス基板1側に誘電体構造物を形成する実施形態であるが、第2のガラス基板(対向基板)12側にそれを形成してもよい。例えば、図21に示すように、図15又は図20に示した誘電体構造物11、11aが対向する位置の共通電極15上に誘電体構造物11bを形成し、その上に配向膜17を形成するような構造を採用してもよい。この場合、ゲート・画素電極間の浮遊容量Cgs、ドレイン・画素電極間の浮遊容量Cdsを完全に固定する効果はないが、狭セルギャップ化の効果によって配向変化を最小限に留める効果が期待できる。そのような狭セルギャップ化による効果は、誘電体構造物11bの厚さを1μm以上とすることにより第1実施形態と同様に顕著に現れる。
【0080】
また、上記した例では誘電体構造物を例えばレジストのみで形成したが、その他に、図22に示すように、赤、緑、青の各カラーフィルタ13R,13G,13Bをそれぞれ画素同士の境界部分で重ね合わせることにより、その重ね合わせ部分を対向基板側の誘電体構造物の一部として適用してもよい。これにより、画素電極8以外の領域で配向変化を抑制した部分から液晶を除くことができ、配向変化に伴う容量変化が発生しないので第1実施形態と同等の効果が得られる。
【0081】
なお、色違いのカラーフィルタ13R,13G,13Bを重ねる部分としては、ゲートバスライン2と画素電極8の間のみ、または、ドレインバスライン5と画素電極8の間のみ、としてもよい。この場合、色違いのカラーフィルタ13R,13G,13Bが重ねられる部分に対向させて第1のガラス基板1上に誘電体構造物を形成してもよい。
【0082】
赤、緑、青の各カラーフィルタ13R,13G,13Bの重ね合わせ部分の上には、図22に示したように、誘電体構造物11cを形成してもよいし、これを省略してもよい。しかし、図22に示すような構成を採用すると、カラーフィルタ13R,13G,13Bの重ね合わせ部分とその上の誘電体構造物11cを、セルギャップを維持するため支柱として利用すれば、基板間に介在されるスペーサが不要になる。
【0083】
なお、第2のガラス基板12側と第1のガラス基板1側の双方に、上記したような誘電体構造物を形成してもよく、これにより上下で合わされる誘電体構造物によってセルギャップを維持するようにしてもよい。そして、最適な構造を採用することにより、コモン電圧変動を10mV以下とし、フリッカ率も2%以下にすることができる。
【0084】
上記した第1のガラス基板1側の突起物10、第1のガラス基板1側の突起物16の少なくとも一方を、ゲートバスライン2と交差する領域の周辺には設けない構造や、ドレインバスライン5と交差する領域の周辺には設けない構造や、又は、画素電極8の上以外には設けない構造を採用してもよい。
上記した第1実施形態と第2実施形態では、液晶の配向方向を規制する手段として突起物を用いたが、突起の代わりに画素電極、共通電極の少なくとも一方にスリットを形成してもよい。
【0085】
なお、第1実施形態と第2実施形態で示した誘電体構造物はMVA方式の液晶表示装置にのみ適用されるものではなく、その他の液晶表示装置に適用してもよい。その場合、第1のガラス基板1側又は第2のガラス基板12側のいずれかの突起10,16の代わりに画素電極8又は共通電極15に抜かれたスリットを使用してもよい。
【0086】
なお、第1及び第2の実施形態は、以下の発明に基づくものである。
(1)基板表面に垂直配向処理を施した第1及び第2の二枚の基板の間に誘電率異方性が負の液晶を挟持し、前記液晶の配向が、電圧無印加時にはほぼ垂直に、所定の電圧を印加した時にはほぼ水平となり、前記所定の電圧より小さい電圧を印加した時には斜めになる配向の液晶表示装置において、前記第1の基板に設けられ、前記所定の電圧より小さい電圧を印加した時に前記液晶が斜めになる配向方向を規制する第1のドメイン規制手段と、前記第2の基板に設けられ、前記所定の電圧より小さい電圧を印加した時に前記液晶が斜めになる配向方向を規制する第2のドメイン規制手段と、前記第1のドメイン規制手段は、少なくとも、前記第1の基板の電極上に設けられ、前記第1の基板の前記液晶との接触面の一部を斜面にする前記液晶の層の方へ突き出る誘電体の突起と、前記第1の基板又は前記第2の基板のうちの前記液晶を挟持する側の面の上に間隔を置いて形成された複数の第1のバスラインと、前記第1のバスラインに交差し、且つ前記第1のバスラインの上方で間隔をおいて形成された複数の第2のバスラインと、前記第1のバスラインと前記第2のバスラインによって区画される領域に形成された画素電極と、前記画素電極と前記第1のバスラインの間の領域の少なくとも一部に対応する部分であって、前記第1の基板と前記第2の基板の少なくとも一方に形成された前記突起と異なる誘電体構造物とを有する液晶表示装置。
【0087】
(2)前記突起と前記誘電体構造物は、同じ材料から同じ工程で形成されていることを特徴とする(1) に記載の液晶表示装置。
(3)前記誘電体構造物は、前記第1のバスライン、第2のバスラインの少なくとも一方の上にも形成されていることを特徴とする(1) に記載の液晶表示装置。
(4)前記第2のドメイン規制手段は、前記液晶の層に突き出る突起物か、又は、前記第2の基板側の電極を部分的に抜いたスリットであることを特徴とする(1) に記載の液晶表示装置。
【0088】
(5)前記画素電極に対向して赤、緑又は青のカラーフィルタが形成され、前記画素電極と対向しない領域で重ねられた前記カラーフィルタによって前記誘電体構造物を構成することを特徴とする(1) に記載の液晶表示装置。
(6)前記画素電極と対向しない領域は、前記第1のバスラインと前記画素電極の間、前記第2のバスラインと前記画素電極の間の少なくともいずれかであることを特徴とする(5) に記載の液晶表示装置。
【0089】
(7)前記カラーフィルタが重ねられた前記領域の上にさらに別の誘電体構造物が重ねられていることを特徴とする(5) に記載の液晶表示装置。
(8)前記カラーフィルタが重ねられた前記領域に対向して別の誘電体構造物が形成されることを特徴とする(5) に記載の液晶表示装置。
(9)前記誘電体構造物は、前記画素電極の一部にはみ出す領域まで形成されることを特徴とする(1) に記載の液晶表示装置。
(10)前記第1のドメイン規制手段、第2のドメイン規制手段の少なくとも一方を、前記画素電極外には設けないか、または、前記第1のバスラインと前記第2のバスラインの少なくとも一方と交差する領域周辺には設けないことを特徴とする(1) に記載の液晶表示装置。
(11)前記誘電体構造物の厚さは、1μm以上であることを特徴とする(1) に記載の液晶表示装置。
(第3の実施の形態)
図23は、本発明の第3実施形態を示す断面図で、画素電極、突起物及び誘電体構造物を除いては第1実施形態と同様な構造となっている。図23において、図10と同じ符号は同じ要素を示している。
【0090】
図23において、第1のガラス基板(TFT基板)1の上にはゲートバスライン2、容量バスライン3が形成されている。また、それらのバスライン2,3を覆うゲート絶縁膜4の上には第1実施形態と同様にドレインバスライン5、薄膜トランジスタ(TFT)6が形成されている。
ドレインバスライン5、薄膜トランジスタ(TFT)6は、保護絶縁膜7に覆われ、その保護絶縁膜7の上には画素電極30が形成されている。画素電極30は、図24に示すように、ゲートバス電極2とドレインバスライン5に囲まれた領域に配置されている。
【0091】
その画素電極30には、容量バスライン3上に存在する画素電極30のエッジ領域からV字状に広がってスリット30a、30bが抜かれ、さらに、画素電極30にはそれらのスリット30a、30bに平行な別なスリット30c、30dが形成されている。そのスリット幅は例えば10μmとする。
それらのスリット(ドメイン規制手段)30a〜30dは、画素電極30を5つの領域に分割する。それらの領域は、スリット30a〜30dを複数に分断するつなぎ部30nを通して互いに電気的に接続されている。
【0092】
さらに、画素電極30のエッジから内側への所定の幅w1 、例えば4μmの範囲には、スリット30a〜30dによって分割される5つの領域を電気的に接続するための接続部30eが確保され、その接続部30eによってスリット30a〜30dの端部は分断されている。
その接続部30eは、s=−1の配向特異点を形成する配向制御手段となっている。なお、s=−1の配向特異点を有する配向制御手段によれば、図25(a) に示すように、点Oを中心にして直交する2つの方向において一方向の液晶分子Lは点Oを向き、他方向の液層分子Lは点Oとは逆を向いて配向される。また、それらの方向に対して45度傾斜した方向の液晶分子Lは、それぞれ異なる方向を向いている。
【0093】
なお、以下の実施形態で説明するようなs=+1の配向特異点を形成する配向制御手段によれば、図25(b) に示すように、点Oの周囲の液晶分子Lは全て点Oに向いて配向する。
以上のような画素電極30は、図23に示すように、TFT26に接続され、さらに、配向膜9によって覆われている。
【0094】
そのような画素電極30に対向して配置される第2のガラス基板(対向基板)の面の上には、図23に示すように、第1実施形態と同様に、カラーフィルタ13,ブラックマトリクス14,共通電極15、誘電体の突起物(ドメイン規制手段)31、配向膜17が順に形成されている。
なお、第1及び2のガラス基板1,12の上の配向膜9,17として、例えばJSR社製の商品名JALS−684を用いる。
【0095】
誘電体の突起物31は、図24の二点差線で示すように、第1実施形態と同じように、画素電極30のスリット30a〜30dの間を通る位置に対向してジグザグに形成されている。その突起物31は、例えば感光性アクリル樹脂PCー335(JSR製の商品名)から形成されている。突起物31のパターンの形成は、基板上にその樹脂をスピンコートした後に90℃、20分間でベークし、フォトマスクを用いて選択的に紫外線を照射し、有機アルカリ系現像液(TMAHO、2wt%)で現像し、200℃で60分間ベークして形成される。突起物31の幅は10μm、高さは1.5μmとした。
【0096】
以上のような構成を有する第1のガラス基板1と第2のガラス基板12を貼り合わせ、それらの間に液晶を注入して液晶パネルを作成した。なお、液晶材料にはメルク社製の商品名MJ961213を用いた。
以上のような構成の液晶表示装置において、ドメイン規制手段である画素電極30のスリット30a〜30dを、画素電極30のエッジとその周辺には存在させずに、そこに配向制御の特異点を形成した。これにより、画素の表示を黒から白に応答させたときの白と、画素の表示を中間調から白に応答させた時の白のそれぞれのドメイン状態の違いを目立たないレベルまで小さくでき、ドメイン変化を残像として認識できないレベルまで低減できた。
【0097】
なお、液晶分子のドメイン規制手段としては、画素電極内の線状のスリットに限られるものではない。例えば、スリットの代わりに、第1実施形態のような線状の誘電体の突起物を画素電極上に設ける構造を採用してもよい。この場合、画素電極のエッジと交差しない分断部分をその突起物に形成すると、その突起物の延長線上にある画素電極のエッジ部にはs=−1の配向特異点が形成される。
【0098】
また、対向基板12側に形成する共通電極15の上に突起物31を形成する代わりに、その共通電極15内にスリットを形成してもよい。
(第4の実施の形態)
第3実施形態では、画素電極上に形成された構造物又はスリットと画素電極のエッジが交差する部分に、s=−1の配向特異点を形成しているが、本実施形態では、画素電極を有する基板に対向する基板に形成された構造物又はスリットと画素電極のエッジが交差する部分にs=+1の配向特異点を形成する構造について説明する。
【0099】
図26は、本発明の第4実施形態を示す液晶表示装置の画素電極を示す平面図であり、図27は、そのVII−VII断面図である。
図26において、容量バスライン3上に存在する画素電極33のエッジ領域からV字状に広がってスリット33a、33bが抜かれ、また、画素電極30のうちゲートバスライン2寄りの領域にはそれらのスリット33a、33bに平行な別なスリット33c、33dがさらに形成されている。そのスリット幅は例えば10μmとする。そのスリット33a〜33dは、画素電極33のエッジにも形成されている。スリット33a〜33dは、つなぎ部33eによって分断されている。
【0100】
また、対向基板12側に形成される誘電体の突起物(構造物)34では、図26、図27に示すように、画素電極33のエッジに対向する部分34aを他の領域よりも高くすることにより画素電極33のエッジ近傍の配向特異点をs=+1に形成した。突起物34のうち画素電極33のエッジに対向する部分の高さを2.5μmとし、その他の部分の高さを1.5μmとした。
【0101】
その突起物34は、第3実施形態の突起物31と同じ構成材料を用いて構成さて、まず、共通電極15の上に突起物34のパターンを高さ1.5μmで形成し、さらに画素電極33のエッジに対向する領域に高さ1.0μmの突起物34aを選択的に上積みする。
そのように、対向基板12側の突起物34のうち画素電極33のエッジに対向する部分を他の部分よりも高くしたので、画素電極33のエッジには図26、図27に示すようなs=+1の配向特異点が形成されることになる。この結果、画素電極33のエッジの液晶分子Lの配向による画素電極33の内方の液晶分子への影響が、その配向特異点によって阻止されることになり、中間調表示から白表示に変化させた時の残像の発生が防止される。
【0102】
なお、対向基板12の共通電極15に突起物34の代わりにスリットを形成する場合には、画素電極33に対向する部分でそのスリットを分断させても同様な作用効果が得られる。
ところで、第3の実施形態のTFT基板と第4実施形態の対向基板の組み合わせがベストな構造となる。即ち、TFT基板側に形成された線状のスリット又は突起物を画素電極のエッジに交差しないように分断し、さらに、対向電極側の共通電極内の線状のスリットを画素電極に交差しないように分断し又は対向電極側の線状の突起物のうち画素電極のエッジに対向する部分を他よりも厚くすることが好ましい構造である。
(第5の実施形態)
第3実施形態では、画素電極の上に形成されるスリットの屈曲部、即ち2方向のスリットの延長線の交差部を画素電極のエッジに合わせているが、その交点を画素電極のエッジから内側にずらしてもよい。
【0103】
図28は、本発明の第5実施形態の液晶表示装置の画素電極とその周辺を示す平面図である。
図28において、画素電極35に抜かれたスリット35aの屈曲部35bを画素電極35のエッジからその内側に後退させて形成されている。その屈曲部35bから画素電極35のエッジまでの距離を例えば4μmとし、また、スリット35aの幅を10μmとした。
【0104】
また、対向基板12側には、第1実施形態と同様に、スリット35の間を通る位置に突起物36が形成されている。
これによれば、画素電極35のエッジによる電界が、スリット35aの屈曲部35bに与える影響を小さくでき、残像の発生が抑制される。
図28では、画素電極35にスリットを設ける構造としているが、第1実施形態のように、画素電極35上にスリットの代わりに誘電体の突起物を形成する場合には、その突起物の屈曲部を画素電極のエッジから内側に後退させることによっても、画素電極35のエッジによる電界が突起物の屈曲部に与える影響を小さくでき、残像の発生を抑制する効果がある。
【0105】
また、対向基板12上に配向制御手段として形成される誘電体の突起37の形状として、例えば図29に示すように、画素電極に対向する領域内で屈曲させ、その屈曲部を画素電極38のエッジから内側にずらして配置しても、画素電極38のエッジによる電界がその屈曲部に与える影響を小さくでき、残像抑制効果を奏する。この場合、突起物37の幅を例えば10μmとし、その屈曲部と画素電極38のエッジとの距離を例えば4μmとする。
【0106】
なお、対向基板12上の配向制御手段として誘電体の突起物37の代わりに、図23に示した共通電極15にスリットを形成することが考えられる。しかし、通常、共通電極15の下にはカラーフィルタ13が形成されるために、その共通電極15にスリットを形成することは、精度面や信頼性の点から好ましくない。
図29においては、画素電極38に形成された2方向に延びるスリット38a、38bの屈曲部(交差部)が画素電極38の外側に存在することになるため、画素電極38のエッジによる電界の影響が屈曲部に及ぶ影響が排除されることになり、突起物若しくはスリットによる本来の配向制御とは異なる配向状態の発生を低減でき、中間調表示から白表示に変化した場合の残像を無くすことができる。
(第6の実施の形態)
図30(a) は、本発明の第6実施形態の液晶表示装置の画素電極とその周辺を示す平面図である。
【0107】
図30(a) においては、画素電極40の中央寄りにV字状に形成される第1及び第2のスリット40a,40bの交差部を、画素電極40のエッジに平行なスリット40eによってエッジより内側で接続するような構造を採用している。そのスリット40eと画素電極40のエッジの間の間隙40gの距離は例えば4μmである。
【0108】
また、画素電極40には、その他にゲートバスライン2寄りに第3、第4のスリット40c、40dが形成されている。
それらの第1〜第4のスリット40a〜40dは、つなぎ部40fによって複数箇所で分断されている。従って、画素電極40は、第1〜第4のスリット40a〜40dによって5つの領域A〜Eに分割され、それらの領域A〜Eはつなぎ部40fによって電気的に接続されている
それらの第1及び第2のスリット40a,40bにより分割された領域Cは、蓄積容量形成電極(容量バスライン)3に電気的及び構造的に対向している。また、少なくとも2つの電気的接続の経路が、蓄積容量形成電極3と電気的に対向している。
【0109】
これにより、画素電極40の領域Bと領域Dの接続は、図30(b) に示すように、経路B−C−Dと経路B−Dの2系統となっている。そして、画素電極40の領域Cと蓄積容量形成電極3とが短絡している場合には、B−C間、C−D間の電気的接続をつなぎ部40fへのレーザ照射によって切り離すことにより、存続しているつなぎ部40fと間隙40gを介して画素電極40の4つの領域A,B,D,Eが電気的に導通するので、領域C以外の大部分の領域の液晶分子の駆動が可能になる。
【0110】
そのように領域Cを除いて駆動可能になった画素は、蓄積容量形成電極3と画素電極40の領域Cとが短絡していない正常な状態に比べて表示特性が若干異なるが、そのような状態の画素の個数や発生場所によっては表示不良の規格をクリアするレベルとなるために、TFT基板の歩留まりの改善が図られる。これは、スリットによって分割された画素電極の複数の領域が、画素電極のエッジの部分によって接続された構造によって達成され、その点が従来の構造とは異なる。
【0111】
なお、画素電極40は、例えば第1及び第2のスリット40a,40bによって少なくとも3つの領域に分割されるようにすれば、そのような歩留まりの改善効果が得られる。
次に、本発明を適用した場合のスリット上のドメインの変化を図31に基づいて説明する。
【0112】
まず、図31(a) に示すように、黒表示から白表示に変化させた時には、つなぎ部により分断されたスリット40a上のドメインの数は1〜8の8個である。また、図31(a) によれば、従来技術を示す図9(a) に比べて7と8のドメイン数が増える。これは、画素電極のエッジにs=−1の配向ベクトルの特異点が形成されるためである。
【0113】
また、黒表示から中間調表示を経て白表示に変化した時には、図31(b) に示すように、6と8のドメインがつながりのドメインが消える。即ち、図9(a)に比べてスリット上のドメイン変化は画素電極のエッジ近傍でのごく僅かなレベルに抑えられている。なお、上記した第3〜第6実施形態は、以下の発明に基づくものである。
(1) 電極を有する一対の基板の少なくとも一方に、複数の構成単位からなる線状の構造物又は線状のスリットを設けて電圧印加時の液晶配向を制御する垂直配向型の液晶表示装置において、前記電極上の構造物又は前記電極内のスリットと一方の前記基板上の画素電極のエッジとが交差する部分に、液晶分子がs=−1の配向特異点を形成するための配向制御手段を設けたことを特徴とする液晶表示装置。
【0114】
(2)前記電極は、画素電極、共通電極であることを
(3)前記線状の構造物は、画素電極又は共通電極上に形成されることを特徴とする(1) に記載の液晶表示装置。
(4)前記スリットの延長上の前記画素電極の前記エッジには、前記スリットが形成されていないことを特徴とする(1) に記載の液晶表示装置。
【0115】
(5)前記画素電極の前記エッジの上又は上方では前記構造物が分断されていることを特徴とする(1) に記載の液晶表示装置。
(6)電極を有する一対の基板の少なくとも一方に、複数の構成単位からなる線状の構造物又は線状のスリットを設けて電圧印加時の液晶配向を制御する垂直配向型の液晶表示装置において、前記基板の一方に形成された前記構造物又は前記スリットと、前記基板の他方に形成された画素電極のエッジとが交差する部分に、液晶分子がs=+1の配向特異点を形成するための配向制御手段を配置することを特徴とする液晶表示装置。
【0116】
(7)電極を有する一対の基板の少なくとも一方に、屈曲部を備えた複数の構成単位からなる線状の構造物又は線状のスリットを設けて電圧印加時の液晶配向を制御する垂直配向型の液晶表示装置において、画素電極を有する一方の前記基板上の前記構造物又は前記スリットの前記屈曲部は、前記画素電極のエッジの上から外れていることを特徴とする液晶表示装置。
【0117】
(8)電極を有する一対の基板の少なくとも一方に、屈曲部を備えた複数の構成単位からなる線状の構造物又は線状のスリットを設けて電圧印加時の液晶配向を制御する垂直配向型の液晶表示装置において、一方の前記基板上の前記画素電極に対向して、他方の前記基板に配置される前記構造物又は前記スリットの屈曲部は、前記画素電極のエッジの上には配置されないことを特徴とする液晶表示装置。
【0118】
(9)第1の基板上に形成された蓄積容量形成用電極と、前記第1の基板上に形成された能動素子と、前記能動素子に接続されて前記第1の基板上に形成され、且つスリットによって少なくとも3つの領域に分割された画素電極とを備え、前記画素電極の3つの前記領域のうちの一つの領域から別の領域への電気的接続が、経由する前記領域の異なる複数の経路を持つことを特徴とする薄膜トランジスタ基板。
(10)前記電気的接続の前記経路のうち少なくとも2つが、前記蓄積容量形成電極と電気的に対向していることを特徴とする(9) に記載の薄膜トランジスタ基板。
(11)前記蓄積容量形成電極と対向する前記経路毎に、前記蓄積容量電極と対向する面積が異なることを特徴とする(10)に記載の薄膜トランジスタ基板。
(12)前記蓄積容量形成電極と対向する経路毎に、前記蓄積容量形成電極と対向する前記領域の誘電体層の厚みが異なることを特徴とする(12)に記載の薄膜トランジスタ基板。
(13)前記蓄積容量形成電極と対向する経路毎に、蓄積容量の大きさが異なることを特徴とする(10)〜(12)のいずれかに記載の薄膜トランジスタ基板。
(14) (9)〜(13)のいずれかに記載の薄膜トランジスタ基板を有している液晶表示装置。
(15) (9)〜(13)のいずれかに記載の薄膜トランジスタ基板を有している(1) 〜(8)のいずれかに記載の液晶表示装置。
【0119】
【発明の効果】
以上述べたように本発明によれば、互いに交差するゲートバスライン(第1のバスライン)と画素電極の間の領域、又はドレインバスライン(第2のバスライン)と画素電極の間の領域に誘電体構造物を配置したので、画素電極とバスラインの間の誘電率を誘電体構造物によって固定して、それらの間の浮遊容量変動を抑制できる。また、誘電体構造物がバスラインの上にも形成されるようにしたので、誘電体構造物の上の液晶層が薄くなってその液晶層の液晶分子を垂直の配向から動きにくくし、浮遊容量変動を非常に小さくすることができる。しかも、バスラインの上方の浮遊容量は誘電体構造により固定される成分が大きくなるので、その浮遊容量の変動を少なくできる。
【0120】
以上のように、浮遊容量の変動を抑制すると、画素電位が一定となってフリッカの発生を防止することができる。しかも、容量の変動を抑えるための容量バスラインの幅を狭くして開口率を上げることが可能になる。
また、本発明によれば、基板上に設けた構造物やスリットによって液晶配向を制御する表示方式において、それらの構造物又はスリットの延長線上で画素電極に交差する部分に、液層分子がs=−1又はs=+1となるような配向特異点を形成する等によって応答特性の改善が図られる。
【0121】
さらに、本発明では、画素電極の電気的接続経路として、蓄積容量形成用電極と容量を形成している領域を介する経路と、介さない経路の2系統設けるようにしたので、蓄積容量形成用電極と画素電極との電気的短絡が生じた場合、容量を形成している領域を電気的に他の領域から切断することによって、その他の領域を液晶分子が駆動可能な領域として用いることができ、TFT基板の製造歩留まりの向上が図れる。
【図面の簡単な説明】
【図1】従来のTN型LCDの視野角による画像の変化を示す図である。
【図2】従来のVA方式の液晶表示の駆動状態を示す図である。
【図3】従来のVA方式における配向分割の効果を示す図である。
【図4】従来の配向分割の各種方式を示す図である。
【図5】従来のMVA方式の画素部の平面図である。
【図6】従来のMVA方式の画素部であって図5のI−I線断面図である。
【図7】従来のMVA方式の画素部の平面図である。
【図8】従来のMVA方式の液晶パネルのオフ状態とオン状態を示す図である。
【図9】従来のMVA方式の液晶パネルの液晶分子の配向方向の変化を示す図である。
【図10】従来のMVA方式の中間調表示の液晶分子の配向方向を示す図である。
【図11】従来のMVA方式の画素電極上のスリット上での液晶分子の配向方向の組み合わせを示す図である。
【図12】従来のVA方式の液晶表示の中間調表示から白表示に変化した後の画素電極のエッジの近傍の液晶分子の配向方向を示す図である。
【図13】従来のVA方式における画素電極の切断状態を示す平面図とその等価回路図である。
【図14】本発明の第1実施形態のドメイン規制手段の配置を示す画素領域の平面図である。
【図15】本発明の第1実施形態の誘電体構造物と突起物が形成された画素領域の平面図である。
【図16】本発明の第1実施形態の画素領域における図15のII−II線断面図である。
【図17】本発明の第1実施形態の画素領域における図15のIII-III 線断面図である。
【図18】本発明の第1実施形態の画素領域における図15のVI-VI 線断面図である。
【図19】本発明の第1実施形態の画素領域における動作を示す断面図である。
【図20】本発明の第2実施形態の液晶表示装置の画素領域を示す平面図である。
【図21】本発明の第2実施形態の液晶表示装置の画素領域を示す図20のV−V線断面図ある。
【図22】本発明の第2実施形態のTFT及びその周辺を示す図20のVI-VI 線断面図である。
【図23】本発明の第3実施形態の液晶表示装置の画素領域を示す断面図である。
【図24】本発明の第3実施形態の液晶表示装置の画素領域を示す平面図である。
【図25】本発明の実施形態の配向特異点における液晶分子の配向方向を示す図である。
【図26】本発明の第4実施形態の液晶表示装置の画素領域を示す平面図である。
【図27】本発明の第4実施形態の液晶表示装置における画素領域において、図26のVII-VII 線断面図である。
【図28】本発明の第5実施形態の液晶表示装置の画素領域の平面図である。
【図29】本発明の第5実施形態の液晶表示装置の他の画素領域の例を示す平面図である。
【図30】本発明の第6実施形態の液晶表示装置の画素領域における平面図である。
【図31】本発明の効果の一例を示す図である。
【符号の説明】
1…第1のガラス基板(TFT基板)、2…ゲートバスライン、3…蓄積容量形成電極(容量バスライン)、4…ゲート絶縁膜、5…ドレインバスライン、6…TFT、7…保護絶縁膜、8…画素電極、9…配向膜、10…突起物、11,11a,11b,11c…誘電体構造物、12…第2のガラス基板(対向基板)、13,13R,13G,13B…カラーフィルタ、14…ブラックマトリクス、15…対向電極、16…突起物、17…配向膜、18…液晶、30、33,35,38…画素電極、31,34,36、37…構造物。
[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a liquid crystal display device (LCD).)More specifically, VA type liquid crystal display deviceIn placeRelated.
[0002]
[Prior art]
In recent years, TN type TFT-LCD manufacturing technology has progressed in various stages, and the contrast and color reproducibility in the front have surpassed those of CRT. However, a TN (twisted nematic) -LCD has a major disadvantage that the viewing angle is narrow, and there is a problem in that the application is limited.
[0003]
FIG. 1A to FIG. 1C are diagrams for explaining this problem. FIG. 1A shows a state in which white is displayed with no voltage applied between the two electrodes 101 and 102, and FIG.1Is a state in which halftone is applied between the two electrodes 101 and 102, and FIG. 1 (c) shows a predetermined voltage V2Is applied between the two electrodes 101 and 102 to display black.
[0004]
In FIG. 1A to FIG. 1C, alignment films 103 and 104 are formed on opposite surfaces of the two electrodes 101 and 102 with the alignment directions different from each other by 90 degrees. Further, although not particularly illustrated, a polarizing plate is disposed outside each of the two electrodes 101 and 102 in a state where the linearly polarized light directions are twisted by 90 degrees. The liquid crystal molecules L shown in FIGS. 1A to 1C are twisted in accordance with the alignment direction of the alignment films 103 and 104, but are not shown here for convenience.
[0005]
By the way, in the state where no voltage is applied as shown in FIG. 1A, the liquid crystal molecules L are aligned in the same direction with a very slight inclination angle (about 1 ° to 5 °). In this state, it looks almost white in any direction.
In addition, the voltage V as shown in FIG.2In the state where is applied, the intermediate liquid crystal molecules L excluding the vicinity of the surfaces of the alignment films 103 and 104 are aligned in the vertical direction, and the incident linearly polarized light is blocked by the polarizing plate, so that it appears black from the outside. At this time, light incident obliquely on one electrode 101 passes obliquely with respect to the direction of the liquid crystal molecules aligned in the vertical direction, and the deflection direction is twisted to some extent, so that it is not completely black from the outside. , Looks halftone (gray).
[0006]
Further, as shown in FIG. 1 (b), an intermediate voltage V lower than the state of FIG. 1 (c).1In the state in which the liquid crystal molecules are applied, the liquid crystal molecules in the vicinity of the alignment films 103 and 104 are still aligned in the horizontal direction, but the liquid crystal molecules L rise obliquely in the middle portion of the cell. Therefore, the birefringence of the liquid crystal is somewhat lost, the transmittance is lowered, and a halftone (gray) display is obtained. However, this can be said only for the light that enters the liquid crystal panel perpendicularly, and the state differs depending on the light that is obliquely incident on the surface of one electrode 101, that is, when viewed from the left and right directions in the figure.
[0007]
That is, in FIG. 1B, the direction of the liquid crystal molecules L is parallel to the light traveling from the lower right to the upper left. Accordingly, since the liquid crystal hardly exhibits a birefringence effect, it looks black when viewed from the left side. On the other hand, since the direction of the liquid crystal molecules L is perpendicular to the light from the lower left to the upper right, the liquid crystal molecules L exert a large birefringence effect on the incident light, and the incident light is twisted. So you will see a color close to white. That is, in FIG. 1 (b), the display intensity varies depending on the viewing angle, and this is the biggest drawback of the TN-LCD.
[0008]
Therefore, a VA (Vertically aligned) method using a vertical alignment film has been proposed as a method for improving the viewing angle characteristics without reducing the response speed.
FIG. 2A to FIG. 2C are diagrams for explaining the VA method. The VA method is a method in which a negative liquid crystal material and a vertical alignment film are combined.
First, as shown in FIG. 2A, when no voltage is applied, the liquid crystal molecules are aligned in the vertical direction to display black. In the VA method, the alignment films 103 and 104 are subjected to a vertical alignment process.
[0009]
When a predetermined voltage is applied between the two electrodes 101 and 102 as shown in FIG. 2 (c), the liquid crystal molecules L are aligned in the horizontal direction and white display is obtained. The VA method has higher display contrast, faster response speed, and better visual characteristics in white display and black display than the TN method.
Further, as shown in FIG. 2B, when a voltage smaller than that for white display is applied between the two electrodes 101 and 102, the liquid crystal molecules L are aligned in an oblique direction. In this case, light perpendicular to the surface of the electrode 101 is displayed as a halftone on the display panel. However, in FIG. 2B, the liquid crystal molecules L are parallel to the light traveling from the lower right to the upper left. Accordingly, since the liquid crystal molecules L hardly exhibit the birefringence effect, they appear black when viewed from the left side. On the other hand, since the liquid crystal molecules L are perpendicular to the light traveling from the lower left to the upper right, the liquid crystal molecules L exert a large birefringence effect on the incident light, and the incident light is twisted and thus white. The display is close to.
[0010]
Thus, in the VA method, since the liquid crystal molecules in the vicinity of the alignment film are almost vertical even when no voltage is applied, the contrast is higher in each stage than the TN method, and the viewing angle characteristics are also excellent. However, when halftone display is performed by the VA method, there is a problem similar to the TN method in which the display intensity changes when the viewing angle is changed, and the viewing angle characteristics are still insufficient.
[0011]
The present applicant uses conventional vertical alignment, encloses a so-called negative liquid crystal having negative dielectric anisotropy as a liquid crystal material between electrodes, and the inclination direction of liquid crystal molecules when a voltage is applied is within one pixel. Japanese Patent Application No. 10-185836 discloses a configuration in which domain regulation means for regulating different areas is provided.
3 (a) to 3 (c) show that a slit S is provided in the electrode 111 of one pixel on the first substrate side as the domain regulating means, and one pixel is formed on the electrode 112 on the second substrate side. It is a figure explaining the principle of the improvement of the visual characteristic by orientation division | segmentation at the time of employ | adopting the structure which provided the processus | protrusion P in FIG.
[0012]
As shown in FIG. 3A, the liquid crystal molecules L are aligned perpendicular to the substrate surface when no voltage is applied. Further, as shown in FIG. 3C, when a predetermined voltage is applied between the electrodes 111 and 112 facing each other, the liquid crystal molecules L are substantially horizontal with respect to the substrate surface and white display is obtained.
Further, as shown in FIG. 3B, when an intermediate voltage is applied between the electrodes 111 and 112, an oblique electric field is generated in the slit S (electrode edge portion) S with respect to the substrate surface. Further, the liquid crystal molecules L in the vicinity of the surface of the protrusion P are slightly inclined from the state where no voltage is applied. The inclination direction of the liquid crystal molecules L is determined by the influence of the inclined surface of the protrusion P and the oblique electric field, and the alignment direction of the liquid crystal molecules 113 is divided in the middle of the protrusion P and the slit portion 111s.
[0013]
At this time, for example, since the liquid crystal molecules L are slightly tilted, the light transmitted from directly below the substrate is suppressed by the influence of a slight birefringence, and a gray halftone display is obtained. The light transmitted from the lower right to the upper left is difficult to transmit in the region where the liquid crystal molecules L are inclined in the left direction, but is very easily transmitted in the region where the liquid crystal molecules L are inclined in the right direction. Key display is obtained. Further, the light transmitted from the lower left to the upper right is also displayed in gray on the same principle. Thereby, uniform halftone display is obtained in all directions of one pixel.
[0014]
Therefore, in FIG. 3B, a good display with less viewing angle dependency can be obtained in all of the black, halftone and white display states.
In FIG. 3A to FIG. 3C, as a domain regulating means, a slit is provided in one pixel of the electrode 111 on the first substrate side, and within one pixel on the electrode 112 on the second substrate side. Although the projection 20 is provided, other means can be used. The new VA method is hereinafter referred to as MVA (multi-domain vertical alignment) method.
[0015]
FIG. 4A to FIG. 4C are diagrams illustrating an example of realizing the domain restriction unit.
Fig. 4 (a) shows an example that can be realized only with the electrode shape, Fig. 4 (b) shows an example of devising the shape of the substrate surface, and Fig. 4 (c) devises the electrode shape and the shape of the substrate surface. An example is shown. In any of these examples, the orientations shown in FIGS. 3 (a) to 3 (c) are obtained, but their structures are slightly different.
[0016]
Next, the case where protrusions are provided on the opposing surfaces of the two substrates shown in FIG. 4B will be described as an example.
In FIG. 4B, projections P for alternately dividing the orientation direction are formed on the electrodes 111 and 112 on the opposite surface sides of the two substrates.1, P2Are formed, and vertical alignment films 113 and 114 are provided on the inner surfaces thereof. The vertical alignment film is subjected to a vertical alignment process. The liquid crystal injected between the two substrates is a negative type. When no voltage is applied, the liquid crystal molecules L are aligned perpendicular to the substrate surface on the vertical alignment film. Protrusion P1, P2Since the liquid crystal molecules L in FIG.1, P2The upper liquid crystal molecules L are tilted. However, when no voltage is applied, the protrusion P1, P2In most of the region except for the liquid crystal molecules L, the liquid crystal molecules L are aligned almost perpendicularly to the substrate surface, so that a good black display can be obtained as shown in FIG.
[0017]
When a voltage is applied, the liquid crystal molecules L are projected P1, P2In the part where there is no projection, it is parallel to the substrate (the electric field is perpendicular to the substrate) but the projection P1, P2In the vicinity of That is, when a voltage is applied, the liquid crystal molecules L are tilted according to the strength of the electric field, but when the electric field is in a direction perpendicular to the substrate and the tilt direction is not defined by rubbing, the orientation tilted with respect to the electric field. Can have all directions of 360 °. Protrusion P1, P2Then, the electric field is the projection P1, P2The liquid crystal molecules L are inclined in a direction perpendicular to the electric field when a voltage is applied.1, P2This is consistent with the originally inclined direction, and is more stably oriented. Thus, the protrusion P1, P2Has a stable orientation due to the effects of both its slope and the electric field on the slope. Further, when a strong voltage is applied, the liquid crystal molecules L become substantially parallel to the substrate.
[0018]
As described above, the protrusion P1, P2Serves as a trigger for determining the orientation of the liquid crystal molecules L when a voltage is applied.
In FIG. 4 (a), both or one electrode 111, 112 has a slit S.1, S2Is provided. The alignment films 113 and 114 are subjected to a vertical alignment process, and negative liquid crystal is sealed between the substrates. In the state where no voltage is applied, the liquid crystal molecules are aligned perpendicular to the substrate surface, but when a voltage is applied, the slit (electrode edge) S1, S2Thus, an electric field in a direction oblique to the substrate surface is generated. The tilt direction of the liquid crystal molecules L is determined by the influence of the oblique electric field, and the alignment direction of the liquid crystal is divided into the left and right directions as shown in the figure.
[0019]
FIG. 4C shows an example in which the methods shown in FIGS. 4A and 4B are combined. A slit S is formed on one electrode 111, and a protrusion P is formed on the other electrode 112. Is provided.
As mentioned above, although the example which implement | achieves three domain control means was shown, various deformation | transformation are possible.
[0020]
FIG. 5 is a plan view showing the positional relationship among bus lines, protrusions, pixels, and electrodes in a liquid crystal display panel that is aligned and divided in four directions, and FIG. 6 is a cross-sectional view taken along the line II in FIG.
5 and 6, a plurality of gate bus lines 122 extending in the X direction (horizontal direction in the figure) are formed on the TFT substrate 121 at intervals in the Y direction (vertical direction in the figure). . In addition, a capacitor bus line 123 extending in the X direction is formed between the gate bus lines 122. A storage capacitor branch line 123a is formed from the capacitor bus line 123 in the Y direction so as to face a part of a drain bus line to be described later so as not to contact the gate bus line 122.
[0021]
The gate bus lines 122 and the capacitor bus lines 123 are covered with a first insulating film 124. Further, a plurality of drain bus lines 125 extending in the Y direction are formed on the first insulating film 124 at intervals in the X direction. A TFT (thin film transistor) 126 is formed corresponding to the intersection of the gate bus line 122 and the drain bus line 125. The TFT 126 includes a semiconductor layer 126a formed on the gate bus line 125 via the first insulating film 124, a drain electrode 126d formed on the semiconductor layer 126a, and a source electrode formed on the semiconductor layer 126a. The drain electrode 126d is connected to the nearby drain bus line 125. The drain bus line 125 and the TFT 126 are covered with a second insulating film 127.
[0022]
A pixel electrode 128 made of ITO is formed on the second insulating film 127 in a region surrounded by the two drain bus lines 125 and the two gate bus lines 122. The pixel electrode 128 is connected to the source electrode 126 s through a hole (not shown) in the second insulating film 127.
The potential of the capacitor bus line 123 is fixed to an arbitrary magnitude. When the potential of the drain bus line 125 varies, the potential of the pixel electrode 128 varies due to capacitive coupling caused by stray capacitance. In the configuration of FIG. 6, since the pixel electrode 128 is connected to the capacitor electrode 123 via the auxiliary capacitor, the potential fluctuation of the pixel electrode 128 can be reduced.
[0023]
In FIG. 6, a color filter 132, a black matrix 133, a common electrode 134, and an alignment film 135 are sequentially formed on a counter substrate 131 that faces the TFT substrate 121.
On the opposing surfaces of the counter substrate 131 and the TFT substrate 121, protrusions 130 and 136 each having a zigzag bent pattern extending in the Y direction are formed. The bending angle of the bending pattern is approximately 90 degrees.
[0024]
The protrusions 130 on the TFT substrate 121 side are arranged at equal intervals in the X direction, and the bent point is arranged at the approximate center of the gate bus line 122. The protrusion 136 on the counter substrate 131 side has a pattern having substantially the same shape as the protrusion 130 on the TFT substrate 121 side, and is common so as to be positioned at substantially the center between the plurality of protrusions 130 on the TFT substrate 121. It is formed on the electrode 134.
[0025]
The protrusion 130 and the pixel electrode 128 on the TFT substrate 121 side are covered with an alignment film 129, and the protrusion 136 on the counter substrate 131 side is also covered with another alignment film 135. The protrusion 130 on the TFT substrate 121 side and the protrusion 136 on the counter substrate 131 side intersect with the edge of the pixel electrode 128 at an angle of 45 degrees, respectively.
In addition, polarizing plates (not shown) are respectively disposed on the surfaces of the TFT substrate 121 and the counter substrate 131 that do not sandwich the liquid crystal material 139. These polarizing plates are arranged so that their deflection axes intersect at 45 degrees at the angular linear portion of the projections 130.136 and are crossed Nicols. That is, the deflection axis of one polarizing plate is parallel to the X direction in the figure, and the other deflection axis is parallel to the Y direction in the figure.
[0026]
The TFT substrate 121 and the counter substrate 131 are arranged in parallel with a certain distance therebetween, and a liquid crystal material 139 is filled in the gap therebetween. As described above, the liquid crystal material 139 has a negative dielectric anisotropy. The protrusions 130 and 136 are made of a material having a dielectric constant equal to or lower than that of the liquid crystal material 139.
[0027]
Next, the alignment of the liquid crystal molecules L when an intermediate voltage is applied to the pixel electrode will be described by taking a case where a slit is provided in the pixel electrode as an example.
FIG. 7 is a plan view showing an arrangement relationship of a gate bus line, a drain bus line, a capacitor bus line, and a pixel electrode 128 on a TFT substrate in which a slit S is provided in the pixel electrode instead of the protrusion 130 shown in FIG. is there.
[0028]
In FIG. 7, the pixel electrode 128a is divided into a plurality of regions by a plurality of slits S passing between the upper protrusions 136a. These regions are electrically connected to each other by a connecting portion 128b crossing each slit S. The two slits S near the center of the pixel electrode 128a intersect each other at the edge portion of the pixel electrode 128a.
[0029]
When an intermediate voltage is applied to the pixel electrode 128a. The liquid crystal molecules L on the pixel electrode 128a are inclined with respect to the surface of the pixel electrode 128a. In FIG. 7, the liquid crystal molecules L are indicated by cones, the sharp edges indicate the position of one end of the liquid crystal molecules on the TFT substrate side, and the circular surface of the cone indicates the position of the other end on the counter substrate side. There are four types of inclination directions of the liquid crystal molecules L according to the principle shown in FIG.
[0030]
As described above, the MVA method is a method of aligning a liquid crystal having a negative dielectric anisotropy almost perpendicular to the substrate surface, and has high contrast and visual characteristics without reducing the switching speed. Therefore, the display quality is good. In addition, the viewing angle characteristics can be further improved by using the domain regulating means.
[0031]
[Problems to be solved by the invention]
An MVA liquid crystal display device can achieve high image quality, high reliability, and high productivity.
However, since the VA method is weaker anchoring than the horizontal alignment type like the TN method, the VA method has a property of being easily affected by an electric field, and the MVA method inherits such a property.
[0032]
Therefore, as shown in FIGS. 8A and 8B, the alignment state of the liquid crystal molecules L around the pixel electrode 128 changes due to the variation of the potential Egc of the gate bus line and the potential (data voltage) Egg of the drain bus line. There is a case. Such a phenomenon occurs similarly in the case of the TN method, but it is considered that the VA method is more likely to occur than the TN method. Further, as a phenomenon peculiar to the MVA method, the protrusion may be charged depending on various conditions such as driving. At this time, the liquid crystal alignment at the portion intersecting with the drain bus line and the gate bus line is also changed by the influence of the charging of the protrusions.
[0033]
When the orientation around the pixel changes, the values of the stray capacitance, for example, the gate-common electrode capacitance Cgc, the gate-source capacitance Cgs, the drain-common electrode capacitance Cdc, and the like change accordingly. As a result, the potential of the pixel electrode 126s also varies due to capacitive coupling. Usually, the potential fluctuation of the pixel electrode is reduced by the auxiliary capacitor, but it may not be completely compensated. In particular, it is likely to occur when the auxiliary capacity is reduced to increase the aperture ratio. When the pixel electrode potential fluctuates, flicker called flicker occurs on the screen.
[0034]
There is a means for increasing the auxiliary capacitance to such an extent that the fluctuation of the pixel electrode potential is completely eliminated, but the aperture ratio is reduced by that amount.
Next, generation of afterimages in the MVA liquid crystal display device will be described.
The occurrence of an afterimage in the liquid crystal display device is caused by an abnormal response speed, but this occurs because the domain control direction is not fixed on the protrusions and slits on the electrodes described above.
[0035]
The instability in the domain control direction is caused by variations in cell thickness and the like, and a liquid crystal display device in which an afterimage is generated as a result is not shipped as a defective product.
As a result of investigating the cause of afterimages that remain for a long time, the following became clear.
That is, in a liquid crystal display device adopting a structure in which a plurality of protrusions or slits are formed on an electrode, as shown in FIGS. 9A and 9B, the domain state when the display is changed from black to white, It was found that afterimages remained for a long time when there was a difference in the domain state when the display was changed from halftone to white.
[0036]
In FIG. 9 (a), the number of domains on the slit S after the display is changed from black to white is divided by 6 at the boundary between all the connecting portions 128b and the connecting portions 128b of the pixel electrode 128a. Exists. Thereby, the liquid crystal molecules L in the vicinity of the slit S are aligned in a direction perpendicular to the straight portion of the slit S.
On the other hand, in FIG. 9B, the number of domains on the slit S after the display is changed in the order of black, halftone, and white is two or four divided at some connecting portions 128b. is there. As a result, there is a region where the domain does not change at the boundary between the connecting portion 128b and the middle thereof, and in this region, the liquid crystal molecules L in the vicinity of the slit S are oriented obliquely with respect to the straight portion of the slit S.
[0037]
One of the causes is that the voltage is not sufficiently applied to the protrusions 130 or the liquid crystal molecules L on the slits S in the halftone display, so that the liquid crystal molecules L are in a substantially vertical state with respect to the substrate surface as shown in FIG. Thus, the influence of the electric field at the edge of the pixel electrode 128a and the orientation of the display domain affected by the electric field extends to the divided part of the orientation control means by the connecting portion, and the orientation control by dividing the orientation control means. This is probably because the effect does not function sufficiently. That is, when the liquid crystal molecules L on the slits S or the projections 130 are in a vertical state during intermediate display, the liquid crystal molecules L in the vicinity thereof are affected by the electric field at the edge of the pixel electrode 128a, and the slits S or projections. Inclined orientation with respect to 130 straight portions.
[0038]
As a result, when the halftone display is changed to the white display, the domain (3) shown in FIG. 9 (a) disappears, the domains (2) and (4) are connected, and then the domain (5) is changed. The domain of (4) and (6) disappears, and as a result, as shown in FIG. 9 (b), domains facing the upper right direction are connected to each other, and the domain facing the lower left disappears. The domain on the slit S is reduced to two (1) and (2).
[0039]
As another cause of the afterimage generation, it is conceivable that the protrusion 130 of the orientation control unit or the bent portion of the pattern of the slit S is arranged at the edge of the pixel electrode 128a. The alignment states that can be taken by the liquid crystal molecules L at the bent portion are any of the three types shown in FIGS. 11 (a) to 11 (c).
However, due to the influence of the orientation due to the edge of the pixel electrode 128a, the orientation at the bent portion becomes the state shown in FIG. 11C, and as a result, as shown in FIG. The orientation control direction by the edge of 128a extends inward of the pixel. This influences the orientation of the domain on the slit S particularly in the case of halftone display, so that it is considered that the orientation control effect by dividing the orientation control means does not function sufficiently.
[0040]
In the TFT substrate, a region where a plurality of electrodes are stacked, in particular, the pixel electrode 128a and the capacitor electrode (capacitor bus line) 123 are insulated between them as shown in FIGS. 13 (a) and 13 (b). A short circuit may occur through the membrane. At this time, in a liquid crystal display device having a structure in which the pixel electrode 128a is divided into a plurality of regions using the slits S as the alignment control means, and these regions are electrically connected by the connecting portion 128b, FIG. ), (b) As indicated by X, by cutting the connection portion 128b near the TFT 126 in the region short-circuited with the capacitor bus line 218 in the pixel electrode 128a, the short-circuit region is separated from other regions. Thus, the liquid crystal molecules in the pixel can be partially driven.
[0041]
However, since an area short-circuited to the capacitor bus line 123 in the pixel electrode 128a exists at the center of the pixel, the area of the pixel electrode 128a is less than half as shown by a one-dot chain line in FIG. Only the pixel region can be driven, and the pixel area becomes defective in point, thereby reducing the yield of the device.
An object of the present invention is to provide a liquid crystal display device capable of reducing fluctuation in potential of a pixel electrode and reducing flicker without changing the size of an auxiliary capacitor.
[0043]
[Means for Solving the Problems]
  As illustrated in FIG.In the pixel electrode formed on one of the pair of substrates,In a vertical alignment type liquid crystal display device in which a linear slit is provided to control liquid crystal alignment during voltage application,The linear slit is formed by dividing into a plurality of portions, and a connection portion is formed between an end of the slit closest to the edge of the pixel electrode and the edge of the pixel electrode among the divided slits. By providing it, the liquid crystal molecules formed an alignment singularity of s = -1 at the connecting portion.This is solved by a liquid crystal display device.
[0044]
  In addition, the above-described problem is a pair of substrates having electrodesOn one side,In a vertical alignment type liquid crystal display device in which a linear structure is provided to control liquid crystal alignment during voltage application,By providing a protrusion having a height higher than that of the other portion on the structure at a portion where the edge of the pixel electrode provided on the other of the pair of substrates and the structure intersect, the protrusion The liquid crystal molecules formed an alignment singularity of s = + 1This is solved by a liquid crystal display device.
  In addition, the above-described problem is provided in the other of the pair of substrates in a vertical alignment type liquid crystal display device in which a linear slit is provided in one of the pair of substrates having electrodes to control liquid crystal alignment during voltage application. By providing a dividing portion where the slit is divided at a portion where the edge of the pixel electrode and the extension line of the slit intersect, the liquid crystal molecules form an alignment singularity of s = + 1 at the dividing portion. This is solved by the liquid crystal display device characterized by the above.
[0048]
The above problems are solved by a liquid crystal display device having the thin film transistor substrate.
The above-described problems are solved by any one of the liquid crystal display devices having the thin film transistor substrate.
Next, the operation of the present invention will be described.
[0049]
  The present invention relates to a liquid crystal display device having at least one of a structure on an electrode used as a domain regulating means and a slit in the electrode, in the vicinity of a portion where the extension line of the structure or the slit intersects the edge of the pixel electrode Thus, an alignment singularity is formed such that the liquid layer molecules are s = −1 or s = + 1. When the liquid crystal molecule is applied to the present invention, the domain on the slit is changed, for example, as shown in FIG. 31 (a), when the black display is changed to the white display, the domain on the slit divided by the connecting portion. Number of1-8It is eight. Also, according to FIG. 31 (a), compared to FIG. 9 (a) showing the prior art.7 and 8The number of domains increases. This is because a singular point of an orientation vector of s = −1 is formed at the edge of the pixel electrode. When the display changes from black display to white display through halftone display, as shown in FIG.6 and 8Domains are connected7Domain disappears. That is, the domain change on the slit is suppressed to a very slight level near the edge of the pixel electrode as compared with FIG.
[0050]
This makes it possible to reduce the difference in domain state between white when responding from black display to white display and white when responding from halftone display to white to an inconspicuous level. As a result, the level could be reduced to an unrecognizable level. The present invention can provide a high effect only when the orientation control means is applied in combination to a panel formed of a plurality of structural units. If the domain control means on the structure or the slit is simply provided only at the edge of the pixel electrode, the after-image occurs because the domain near the center of the pixel electrode cannot be controlled. Further, during white response from halftone display, the control means for the edge of the pixel electrode becomes ineffective, and the structure on the pixel electrode or the domain on the slit cannot be controlled at all, resulting in an afterimage.
[0051]
  Further, in the present invention, since the influence of the electric field due to the edge of the pixel electrode on the bent portion is eliminated, the occurrence of an alignment state different from the original alignment control of the structure or slit can be reduced in the vicinity of the pixel electrode edge. Thus, afterimages can be eliminated. Furthermore, in the present invention, as the electrical connection path of the pixel electrode, two systems are provided: a path through the storage capacitor forming electrode and the region where the capacitor is formed, and a path not through the area. As a result, when an electrical short circuit occurs between the storage capacitor forming electrode and the pixel electrode, the liquid crystal molecules can be driven in other regions by electrically disconnecting the region forming the capacitor from the other region. It can be used as a safe area. This pixel has slightly different display characteristics compared to the normal case where no short circuit has occurred, but depending on the number and location, clearing the standard for display defects is also a characteristic difference to some extent, so the yield of the TFT substrate Can be improved.
(2) The problem described above is that, as illustrated in FIGS. 14 to 22, a liquid crystal having a negative dielectric anisotropy between the first and second substrates having the substrate surface subjected to the vertical alignment treatment. In the liquid crystal display device in which the orientation of the liquid crystal is substantially vertical when no voltage is applied, substantially horizontal when a predetermined voltage is applied, and oblique when a voltage smaller than the predetermined voltage is applied. A first domain regulating means provided on the first substrate for regulating an alignment direction in which the liquid crystal is inclined when a voltage smaller than the predetermined voltage is applied; Second domain regulating means for regulating the alignment direction in which the liquid crystal is inclined when a voltage smaller than the voltage of the first voltage is appliedAnd saidA plurality of first bus lines formed at intervals on a surface of the first substrate or the second substrate that sandwiches the liquid crystal, and intersecting the first bus lines; A plurality of second bus lines formed at intervals above the first bus line, and a pixel electrode formed in a region partitioned by the first bus line and the second bus line When,The liquid crystal molecules are formed in a region between the pixel electrode and the first or second bus line, and the alignment direction of liquid crystal molecules included in the region between the pixel electrode and the first or second bus line is vertical. Keep dielectric structures andIt is solved by a liquid crystal display device characterized by comprising:
[0052]
Next, the operation of the present invention will be described.
According to the present invention, the dielectric structure is formed in a region between the gate bus line (first bus line) and the pixel electrode intersecting with each other or in a region between the drain bus line (second bus line) and the pixel electrode. Arranged.
Thereby, since the dielectric constant between the pixel electrode and the bus line is fixed by the dielectric structure, the stray capacitance variation between them is suppressed.
[0053]
In addition, since the dielectric structure is also formed on the bus line, the liquid crystal layer on the dielectric structure is thinned, and the liquid crystal molecules of the liquid crystal layer are difficult to move from the vertical alignment, and the applied voltage is reduced. Even if it changes, the liquid crystal molecules do not easily tilt, and the stray capacitance variation becomes very small. In addition, since the stray capacitance above the bus line has a larger component fixed by the dielectric structure, the fluctuation of the stray capacitance is reduced.
[0054]
As described above, when the fluctuation of the stray capacitance is suppressed, the pixel potential becomes constant and flicker is prevented. In addition, it is possible to increase the aperture ratio by narrowing the width of the capacitor bus line for suppressing the fluctuation of the capacitor.
[0055]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 14 shows a planar state of the TFT substrate excluding the insulating film and dielectric protrusion of one pixel of the MVA liquid crystal display device according to the first embodiment of the present invention. FIG. 15 is a plan view showing a state where dielectric protrusions are formed on the TFT substrate shown in FIG. 16 is a cross-sectional view taken along line II-II in FIG. 15, FIG. 17 is a cross-sectional view taken along line III-III in FIG. 15, and FIG. 18 is a cross-sectional view taken along line IV-IV in FIG.
[0056]
In FIG. 14, on a first glass substrate (TFT substrate) 1 on which TFTs are formed, a plurality of gate bus lines 2 extending in the X direction (lateral direction in the figure) are in the Y direction (vertical direction in the figure). ) At intervals.
In addition, a capacity bus line (storage capacity forming electrode) 3 extending in the X direction is formed between the gate bus lines 2. An auxiliary capacity branch line 3 a facing a part of a drain bus line, which will be described later, extends from the capacity bus line 3 in the Y direction so as not to contact the gate bus line 2.
[0057]
The gate bus line 2, the capacity bus line 3, and the auxiliary capacity branch line 3a are formed simultaneously.
That is, after forming an aluminum film having a thickness of 100 nm and a titanium film having a thickness of 50 nm on the first glass substrate 1 by sputtering, these films are patterned by a photolithography method to form the gate bus line 2 and the capacitance. A bus line 3 and an auxiliary capacity branch line 3a are formed. For patterning, BClThreeAnd Cl2The reactive ion etching (RIE) method using the mixed gas is used.
[0058]
As shown in FIG. 16, the gate bus line 2 and the capacitor bus line 3 are covered with a gate insulating film 4 made of silicon nitride having a thickness of 400 nm formed by plasma enhanced chemical vapor deposition (PE-CVD). On the gate insulating film 4, a plurality of drain bus lines 5 extending in the Y direction are formed at intervals in the X direction.
[0059]
In the vicinity of the intersection of the gate bus line 2 and the drain bus line 5, a TFT (thin film transistor) 6 is formed as an active element.
As shown in FIG. 17, the TFT 6 includes an active layer 6 a formed through a gate insulating film 4 in a region straddling a part of the gate bus line 5, and an active layer 6 a on one side of the gate bus line 5. It has a drain electrode 6d formed above and a source electrode 6s formed on the active layer 6a on the other side of the gate bus line 5. The drain electrode 6d is connected to the nearby drain bus line 5. ing.
[0060]
The drain electrode 6d and the source electrode 6s are separated on the channel protective film 6b formed on the channel region of the active layer 6a.
The channel protective film 6b is formed by the following method.
That is, after a silicon nitride film is formed on the active layer 6a and the gate insulating film 4 to a thickness of 140 nm by PE-CVD, a photoresist (photosensitive resin) is formed on the silicon nitride film. Apply. Then, the photoresist is exposed and developed to form a resist pattern. The exposure process includes a first exposure step of irradiating the photoresist with exposure light from the lower surface of the glass substrate 1 using the gate bus line 2 as an exposure mask, and a photo from the upper surface of the glass substrate 1 using an ordinary exposure mask. A second exposure step of irradiating the resist with exposure light. Thus, the edge of the resist pattern is defined by the edge of the gate bus line 5. Then, when the silicon nitride film in a region not covered with such a resist pattern is etched by a wet method using buffered hydrofluoric acid or an RIE method using hydrofluoric acid-based gas, a channel protective film 6b made of a silicon nitride film is formed. Will be.
[0061]
The active layer 6a is formed by patterning a 30 nm thick non-doped amorphous silicon film formed on the gate insulating film 4 by PE-CVD.
The source electrode 6s, the drain electrode 6d, and the drain bus line 5 are all n-thickness of 30 nm.+After forming a type amorphous silicon film, a titanium film with a thickness of 20 nm, an aluminum film with a thickness of 75 nm and a titanium film with a thickness of 80 nm on the gate insulating film 4 and the channel protective film 6b in order, It is formed by patterning using a mask. The etching is BClThreeAnd Cl2RIE method using a mixed gas of During the etching, the channel protective film 6b functions as an etching stop film.
[0062]
The TFT 6 and the drain bus line 5 are covered with a protective insulating film 7 made of silicon oxide or silicon nitride.
A transparent pixel electrode 8 made of ITO having a thickness of 70 nm is formed in a region on the protective insulating film 7 and surrounded by the two drain bus lines 5 and the two gate bus lines 2. . The ITO film is patterned by a wet etching method using an oxalic acid-based etchant.
[0063]
The pixel electrode 8 is connected to the source electrode 6 s through the hole 7 a of the protective insulating film 7.
On the protective insulating film 7 and the pixel electrode 8, insulating protrusions 10 having a zigzag bent pattern extending in the Y direction are arranged at equal intervals in the X direction at the positions indicated by the two-dot chain line shown in FIG. Is formed. The bent angle of the bent pattern is approximately 90 degrees, and the bent point is arranged at the approximate center of the gate bus line 2. The side surface of the protrusion 10 is inclined with respect to the substrate surface.
[0064]
Further, as shown in FIGS. 15 to 18, a dielectric structure 11 interposed between the gate bus line 2, the drain bus line 5, and the pixel electrode 8 is formed on the protective insulating film 7. ing.
Such a dielectric structure 11 and the protrusion 10 are formed by the following method, for example.
[0065]
That is, a high-sensitivity negative resist and a low-sensitivity negative resist are sequentially applied on the protective insulating film 7 and the pixel electrode 8. Then, a latent image of a bent pattern is formed on the high sensitivity negative resist by the first exposure. In the first exposure, the exposure amount is set such that the low sensitivity negative resist is not exposed. Subsequently, exposure light is irradiated to the gate bus line 2 and the drain bus line 5 and the peripheral area of the low sensitivity negative resist to form a latent image. For example, exposure light is irradiated to at least a region from the top of the gate bus line 2 to the edge of the pixel electrode 8 and a region from the drain bus line 5 to the edge of the pixel electrode 8 in one pixel region. By exposure of the low sensitivity negative resist, the high sensitivity negative resist is also simultaneously exposed in the same pattern. Note that even resists having different sensitivities can be said to be substantially the same dielectric material.
[0066]
Thereafter, when a pattern is formed by developing the low-sensitivity negative resist and the high-sensitivity negative resist at the same time, the L-shaped dielectric structure 11 and the protrusion 10 having a bent pattern as shown in FIG. 15 are integrated. It is formed. In this case, since the protrusion 10 is composed of a high sensitivity negative resist, and the dielectric structure is composed of both a low sensitivity resist and a high sensitivity negative resist, the dielectric structure 11 is composed of the protrusion 10. It will be thicker.
[0067]
In the above-described example, the heights of the dielectric structure 11 and the protrusions 10 are different. However, if the height is the same, the photosensitive resist described above may be a single layer. The above-described structure can be realized. For example, the film thicknesses of the dielectric structure 11 and the protrusion 10 are 1 μm or more.
Such protrusions 10 and dielectric structures 11 are covered with an alignment film 9 made of resin together with the pixel electrodes 8 and the protective insulating film 7. The alignment film 9 is vertically aligned.
[0068]
Next, the counter substrate facing the first glass substrate 1 will be described.
The counter substrate is made of a second glass substrate 12 as shown in FIG. 16, and a red (R), green (G), and blue (B) color filter film 13 is formed thereon. On the color filter film 13, a black matrix 14 having a pattern facing the gate bus line 2, the drain bus line 5, and the capacitor bus line 3 is formed. Further, a transparent common electrode 15 made of ITO covering the black matrix 14 is formed on the color filter film 13.
[0069]
On the common electrode 15, a protrusion 16 having a zigzag bent pattern is formed. The protrusion 16 is arranged at a position that passes through substantially the center of the plurality of protrusions 10 on the first glass substrate 1 as indicated by a two-dot chain line in FIG.
The protrusion 10 on the first glass substrate 1 side and the protrusion 16 on the second glass substrate 12 side intersect with the edge of the pixel electrode 8 at an angle of 45 degrees, respectively.
[0070]
Furthermore, an alignment film 17 is formed on the counter electrode 15 to cover the protrusions 16. The alignment film 17 is vertically aligned.
The first glass substrate 1 and the second glass substrate 12 as described above are bonded to each other with a predetermined distance from each other with the alignment films 9 and 17 on the inside, and a negative distance is provided between the alignment films 9 and 17. A liquid crystal material 18 having a dielectric anisotropy of is filled. The liquid crystal molecules in the liquid crystal material 18 are aligned perpendicular to the substrate surface when no voltage is applied between the common electrode 15 and the pixel electrode 8. In addition, in a state where an intermediate voltage is applied between the pixel electrode 8 and the common electrode 15, the liquid crystal molecules are inclined in a direction substantially perpendicular to the linear portion of the pattern of the protrusions 10 and 16.
[0071]
The protrusions 10 and 16 are preferably formed of a material having a dielectric constant equal to or lower than that of the liquid crystal material 18.
A first polarizing plate 21 is disposed on the outer surface of the first glass substrate 1, and a second polarizing plate 22 is disposed on the outer surface of the second glass substrate 12. The arrangement of the polarizing plate 21 and the second polarizing plate 22 is crossed Nicol, and the patterns of the deflection axes and projections 10 and 16 of the first and second polarizing plates 21 and 22 are viewed in a state where the substrate is viewed from the vertical. The straight line intersects with the 45 degree angle.
[0072]
In the above-described embodiment, the pixel electrode 8 and the gate bus line 2 and the drain bus line 5 are each covered with the dielectric structure 11. Thereby, the gap between the alignment film 9 on the gate bus line 2 and the alignment film 17 on the common electrode 15 is narrowed, and the regulating force of the alignment film on the liquid crystal molecules is increased. In addition, a voltage drop is generated by the dielectric structure 11 between the gate bus line 2 and the common electrode 15, and the voltage applied to the liquid crystal layer is also reduced.
[0073]
As a result, as shown in FIGS. 19A and 19B, the vertical alignment regulation by the alignment films 9 and 17 becomes strong and the liquid crystal molecules L are difficult to tilt above the gate bus line 2. As a result, the alignment direction of the liquid crystal molecules L becomes less susceptible to fluctuations in the surrounding electric field, and fluctuations in stray capacitance are reduced.
In addition, the relative dielectric constant of the dielectric structure 11 is approximately 2 to 5 and does not vary, and is constant and is often smaller than the relative dielectric constant of the liquid crystal. For example, the one having 3.2 is used. The liquid crystal for MVA has ε = 3.6 and ε // = 8.4.
[0074]
As a result, as shown in FIGS. 19A and 19B, the capacitance Cgs between the pixel electrode 8 and the gate bus line 2 and the capacitance Cds between the pixel electrode 8 and the drain bus line 5 hardly change. Further, since a voltage drop occurs in the dielectric structure 11, the voltage applied to the liquid crystal layer on the gate bus line 2 is also reduced. As a result, the stray capacitance between the bus lines and between the bus line and the pixel electrode is reduced.
[0075]
From the above, since the stray capacitance variation becomes very small and a constant pixel potential can be obtained, the width of the capacitor bus line 3 can be narrowed to increase the aperture ratio. Moreover, flickering is prevented when the pixel potential becomes constant.
For example, the common voltage fluctuation of a panel manufactured using the above-described structure is 10 mV or less, the flicker rate is improved to 3% or less, and is less than half of the conventional flicker rate (5 to 7%). Thereby, the yield of the liquid crystal display panel can be improved.
[0076]
In the above-described embodiment, the formation of the dielectric structure 11 and the formation of the protrusions 10 are performed in the same process, so that the above-described liquid crystal display device can be formed with almost no increase in the number of processes compared to the conventional method.
Note that the above-described dielectric structure 11 may protrude so as to slightly overlap the pixel electrode 8.
(Second Embodiment)
In the first embodiment, in one pixel region, the dielectric structure 11 covers only the gate bus line 2, the drain bus line 5, and the pixel electrode 8 for driving the pixel electrode. It has become.
[0077]
The arrangement region of the dielectric structure is not limited thereto, and for example, as shown in FIG. 20, a dielectric structure 11a may be provided between adjacent pixel electrodes 8. The structure is such that the periphery of the pixel electrode 8 and the gate bus line 2 and drain bus line 5 are covered with a dielectric structure 11a.
By adopting such a structure, the flicker rate is further improved than that of the first embodiment.
[0078]
Alternatively, only the gate bus line 2 and the pixel electrode 8 may be covered with a dielectric structure, or only the drain bus line 5 and the pixel electrode 8 may be covered with a dielectric structure. According to these, there was no effect as much as the dielectric structures 11 and 11a shown in FIG. 15 or FIG. 20, but both the common voltage fluctuation and the flicker rate were good.
Further, in FIG. 14, a dielectric structure may be formed only in a region where the gate bus line 2 and the protrusion 11 intersect and a region in the vicinity thereof, or a region where the drain bus line 5 and the protrusion 11 intersect. A dielectric structure may be formed only in a region in the vicinity thereof. According to these, it is confirmed that the effect of charging of the protrusion 10 is reduced as compared with the first embodiment, and the change in orientation between the gate bus line 2 and the pixel electrode 8 in the vicinity of the protrusion 10 can be suppressed. It was done. In this case, the flicker rate was not as effective as the dielectric structure shown in FIG. 15 or 20, but the common voltage fluctuation and the flicker rate were good.
[0079]
The above is the embodiment in which the dielectric structure is formed on the first glass substrate 1 side, but it may be formed on the second glass substrate (counter substrate) 12 side. For example, as shown in FIG. 21, the dielectric structure 11b is formed on the common electrode 15 at the position where the dielectric structures 11 and 11a shown in FIG. 15 or 20 face each other, and the alignment film 17 is formed thereon. A structure to be formed may be adopted. In this case, there is no effect of completely fixing the floating capacitance Cgs between the gate and the pixel electrode and the floating capacitance Cds between the drain and the pixel electrode, but the effect of minimizing the orientation change can be expected due to the effect of narrowing the cell gap. . Such an effect of narrowing the cell gap is conspicuous as in the first embodiment by setting the thickness of the dielectric structure 11b to 1 μm or more.
[0080]
In the above-described example, the dielectric structure is formed of only a resist, for example. In addition, as shown in FIG. 22, each of the red, green, and blue color filters 13R, 13G, and 13B is connected to a boundary portion between pixels. The overlapping portion may be applied as a part of the dielectric structure on the counter substrate side. Thereby, the liquid crystal can be removed from the portion where the orientation change is suppressed in the region other than the pixel electrode 8, and the capacitance change accompanying the orientation change does not occur, so the same effect as the first embodiment can be obtained.
[0081]
Note that the portions where the color filters 13R, 13G, and 13B of different colors are overlapped may be only between the gate bus line 2 and the pixel electrode 8, or only between the drain bus line 5 and the pixel electrode 8. In this case, a dielectric structure may be formed on the first glass substrate 1 so as to face a portion where the color filters 13R, 13G, and 13B of different colors are overlapped.
[0082]
As shown in FIG. 22, a dielectric structure 11c may be formed on the overlapping portion of the red, green, and blue color filters 13R, 13G, and 13B, or may be omitted. Good. However, when the configuration as shown in FIG. 22 is adopted, if the overlapping portion of the color filters 13R, 13G, and 13B and the dielectric structure 11c thereon are used as support pillars to maintain the cell gap, between the substrates, An intervening spacer is unnecessary.
[0083]
Note that the dielectric structure as described above may be formed on both the second glass substrate 12 side and the first glass substrate 1 side, and thereby the cell gap is formed by the dielectric structures that are joined together vertically. You may make it maintain. By adopting an optimum structure, the common voltage fluctuation can be made 10 mV or less, and the flicker rate can be made 2% or less.
[0084]
A structure in which at least one of the protrusion 10 on the first glass substrate 1 side and the protrusion 16 on the first glass substrate 1 side is not provided around the area intersecting the gate bus line 2, or a drain bus line Alternatively, a structure that is not provided around the region intersecting with 5 or a structure that is not provided other than on the pixel electrode 8 may be employed.
In the first embodiment and the second embodiment described above, the protrusion is used as a means for regulating the alignment direction of the liquid crystal, but a slit may be formed in at least one of the pixel electrode and the common electrode instead of the protrusion.
[0085]
The dielectric structures shown in the first and second embodiments are not only applied to the MVA liquid crystal display device, but may be applied to other liquid crystal display devices. In that case, instead of the projections 10 and 16 on either the first glass substrate 1 side or the second glass substrate 12 side, slits extracted from the pixel electrode 8 or the common electrode 15 may be used.
[0086]
The first and second embodiments are based on the following invention.
(1) A liquid crystal having negative dielectric anisotropy is sandwiched between first and second substrates subjected to vertical alignment treatment on the substrate surface, and the alignment of the liquid crystal is substantially vertical when no voltage is applied. In addition, in a liquid crystal display device having an orientation that is substantially horizontal when a predetermined voltage is applied and is inclined when a voltage smaller than the predetermined voltage is applied, the voltage that is provided on the first substrate and is smaller than the predetermined voltage. And a first domain regulating means for regulating an orientation direction in which the liquid crystal is inclined when a liquid crystal is applied, and an orientation in which the liquid crystal is inclined when a voltage smaller than the predetermined voltage is applied. The second domain restricting means for restricting the direction and the first domain restricting means are provided at least on the electrode of the first substrate, and a part of the contact surface of the first substrate with the liquid crystal The liquid crystal on the slope And a plurality of first bus lines formed at intervals on a surface of the first substrate or the second substrate on the side of sandwiching the liquid crystal. A plurality of second bus lines crossing the first bus line and spaced above the first bus line, the first bus line and the second bus line And a portion corresponding to at least a part of a region between the pixel electrode and the first bus line, wherein the first substrate and the second substrate A liquid crystal display device comprising: the protrusions formed on at least one of the protrusions and a different dielectric structure.
[0087]
(2) The liquid crystal display device according to (1), wherein the protrusion and the dielectric structure are formed of the same material and in the same process.
(3) The liquid crystal display device according to (1), wherein the dielectric structure is also formed on at least one of the first bus line and the second bus line.
(4) The second domain regulating means is a protrusion protruding from the liquid crystal layer or a slit partially extracted from the electrode on the second substrate side. The liquid crystal display device described.
[0088]
(5) A red, green, or blue color filter is formed facing the pixel electrode, and the dielectric structure is configured by the color filter overlapped in a region not facing the pixel electrode. The liquid crystal display device according to (1).
(6) The region that does not face the pixel electrode is at least one of the first bus line and the pixel electrode, or the second bus line and the pixel electrode. ) Liquid crystal display device described in the above.
[0089]
(7) The liquid crystal display device according to (5), wherein another dielectric structure is overlaid on the region where the color filter is overlaid.
(8) The liquid crystal display device according to (5), wherein another dielectric structure is formed facing the region where the color filters are overlaid.
(9) The liquid crystal display device according to (1), wherein the dielectric structure is formed up to a region protruding from a part of the pixel electrode.
(10) At least one of the first domain regulating unit and the second domain regulating unit is not provided outside the pixel electrode, or at least one of the first bus line and the second bus line (1) The liquid crystal display device according to (1), wherein the liquid crystal display device is not provided around a region intersecting
(11) The liquid crystal display device according to (1), wherein the dielectric structure has a thickness of 1 μm or more.
(Third embodiment)
FIG. 23 is a cross-sectional view showing a third embodiment of the present invention, which has the same structure as that of the first embodiment except for pixel electrodes, protrusions and dielectric structures. 23, the same reference numerals as those in FIG. 10 denote the same elements.
[0090]
In FIG. 23, a gate bus line 2 and a capacitor bus line 3 are formed on a first glass substrate (TFT substrate) 1. Further, a drain bus line 5 and a thin film transistor (TFT) 6 are formed on the gate insulating film 4 covering the bus lines 2 and 3 as in the first embodiment.
The drain bus line 5 and the thin film transistor (TFT) 6 are covered with a protective insulating film 7, and a pixel electrode 30 is formed on the protective insulating film 7. As shown in FIG. 24, the pixel electrode 30 is disposed in a region surrounded by the gate bus electrode 2 and the drain bus line 5.
[0091]
In the pixel electrode 30, slits 30 a and 30 b are extracted from the edge region of the pixel electrode 30 existing on the capacitor bus line 3 in a V shape, and the pixel electrode 30 is parallel to the slits 30 a and 30 b. Other slits 30c and 30d are formed. The slit width is, for example, 10 μm.
These slits (domain regulating means) 30a to 30d divide the pixel electrode 30 into five regions. These regions are electrically connected to each other through a connecting portion 30n that divides the slits 30a to 30d into a plurality of portions.
[0092]
Further, a predetermined width w from the edge of the pixel electrode 30 to the inside.1For example, in the range of 4 μm, a connecting portion 30e for electrically connecting five regions divided by the slits 30a to 30d is secured, and the end portions of the slits 30a to 30d are divided by the connecting portion 30e. Yes.
The connecting portion 30e serves as an orientation control means for forming an orientation singularity with s = -1. Incidentally, according to the alignment control means having the alignment singularity of s = −1, as shown in FIG. 25 (a), the liquid crystal molecules L in one direction in the two directions perpendicular to the point O become the point O. The liquid layer molecules L in the other direction are oriented opposite to the point O. Further, the liquid crystal molecules L in a direction inclined by 45 degrees with respect to those directions are directed in different directions.
[0093]
According to the alignment control means for forming the alignment singularity of s = + 1 as described in the following embodiment, all the liquid crystal molecules L around the point O are in the point O as shown in FIG. Oriented toward
The pixel electrode 30 as described above is connected to the TFT 26 and further covered with the alignment film 9 as shown in FIG.
[0094]
As shown in FIG. 23, on the surface of the second glass substrate (counter substrate) disposed to face the pixel electrode 30, as in the first embodiment, the color filter 13 and the black matrix are provided. 14, a common electrode 15, a dielectric protrusion (domain regulating means) 31, and an alignment film 17 are formed in this order.
As the alignment films 9 and 17 on the first and second glass substrates 1 and 12, for example, a trade name JALS-684 manufactured by JSR Corporation is used.
[0095]
As shown by the two-dot chain line in FIG. 24, the dielectric protrusions 31 are formed in a zigzag so as to face the positions passing between the slits 30a to 30d of the pixel electrode 30, as in the first embodiment. Yes. The protrusion 31 is made of, for example, a photosensitive acrylic resin PC-335 (trade name made by JSR). The pattern of the protrusion 31 is formed by spin-coating the resin on the substrate, baking it at 90 ° C. for 20 minutes, selectively irradiating with ultraviolet rays using a photomask, and developing an organic alkaline developer (TMAHO, 2 wt. %) And baked at 200 ° C. for 60 minutes. The protrusion 31 had a width of 10 μm and a height of 1.5 μm.
[0096]
The 1st glass substrate 1 and the 2nd glass substrate 12 which have the above structures were bonded together, and the liquid crystal was inject | poured between them, and the liquid crystal panel was created. Note that the product name MJ961213 manufactured by Merck & Co., Inc. was used as the liquid crystal material.
In the liquid crystal display device having the above-described configuration, the slits 30a to 30d of the pixel electrode 30 serving as the domain regulating means are not present on the edge of the pixel electrode 30 and the periphery thereof, and a singular point for alignment control is formed there. did. As a result, the difference in the domain state between white when the pixel display is made to respond from black to white and white when the pixel display is made to respond from halftone to white can be reduced to an inconspicuous level. The change could be reduced to a level where it cannot be recognized as an afterimage.
[0097]
The liquid crystal molecule domain regulating means is not limited to the linear slit in the pixel electrode. For example, a structure in which a linear dielectric protrusion is provided on the pixel electrode instead of the slit may be employed. In this case, when a divided portion that does not intersect with the edge of the pixel electrode is formed in the projection, an alignment singularity of s = −1 is formed at the edge portion of the pixel electrode on the extension line of the projection.
[0098]
Further, instead of forming the protrusion 31 on the common electrode 15 formed on the counter substrate 12 side, a slit may be formed in the common electrode 15.
(Fourth embodiment)
In the third embodiment, the alignment singularity of s = −1 is formed at a portion where the structure or slit formed on the pixel electrode and the edge of the pixel electrode intersect. In this embodiment, however, the pixel electrode A structure that is formed on a substrate opposite to the substrate having a structure or a structure in which an alignment singularity of s = + 1 is formed at a portion where the slit and the edge of the pixel electrode intersect will be described.
[0099]
FIG. 26 is a plan view showing a pixel electrode of a liquid crystal display device according to a fourth embodiment of the present invention, and FIG. 27 is a sectional view taken along line VII-VII.
In FIG. 26, slits 33a and 33b are extracted from the edge region of the pixel electrode 33 existing on the capacitor bus line 3 in a V shape, and the region near the gate bus line 2 in the pixel electrode 30 Other slits 33c and 33d parallel to the slits 33a and 33b are further formed. The slit width is, for example, 10 μm. The slits 33 a to 33 d are also formed at the edge of the pixel electrode 33. The slits 33a to 33d are divided by a connecting portion 33e.
[0100]
Further, in the dielectric protrusion (structure) 34 formed on the counter substrate 12 side, as shown in FIGS. 26 and 27, the portion 34a facing the edge of the pixel electrode 33 is made higher than the other regions. Thus, an alignment singularity near the edge of the pixel electrode 33 was formed at s = + 1. Of the protrusion 34, the height of the portion facing the edge of the pixel electrode 33 was 2.5 μm, and the height of the other portion was 1.5 μm.
[0101]
The protrusion 34 is formed using the same constituent material as that of the protrusion 31 of the third embodiment. First, a pattern of the protrusion 34 is formed on the common electrode 15 with a height of 1.5 μm, and the pixel electrode is further formed. A protrusion 34 a having a height of 1.0 μm is selectively stacked in a region facing the edge 33.
As described above, since the portion facing the edge of the pixel electrode 33 in the protrusion 34 on the counter substrate 12 side is made higher than the other portion, the edge of the pixel electrode 33 is formed as shown in FIGS. = + 1 orientation singularity is formed. As a result, the influence of the alignment of the liquid crystal molecules L at the edge of the pixel electrode 33 on the inner liquid crystal molecules of the pixel electrode 33 is blocked by the alignment singularity, and the halftone display is changed to the white display. The occurrence of afterimages during shooting is prevented.
[0102]
In the case where a slit is formed in the common electrode 15 of the counter substrate 12 instead of the protrusion 34, the same effect can be obtained even if the slit is divided at a portion facing the pixel electrode 33.
By the way, the combination of the TFT substrate of the third embodiment and the counter substrate of the fourth embodiment is the best structure. That is, the linear slits or protrusions formed on the TFT substrate side are divided so as not to intersect the edge of the pixel electrode, and further, the linear slits in the common electrode on the counter electrode side are not intersected with the pixel electrode. It is preferable that the portion facing the edge of the pixel electrode among the linear projections on the counter electrode side is made thicker than others.
(Fifth embodiment)
In the third embodiment, the bent part of the slit formed on the pixel electrode, that is, the intersection of the extension lines of the slits in two directions is aligned with the edge of the pixel electrode. It may be shifted to.
[0103]
FIG. 28 is a plan view showing a pixel electrode and its periphery of a liquid crystal display device according to a fifth embodiment of the present invention.
In FIG. 28, the bent portion 35 b of the slit 35 a extracted from the pixel electrode 35 is formed so as to recede from the edge of the pixel electrode 35 to the inside thereof. The distance from the bent portion 35b to the edge of the pixel electrode 35 is, for example, 4 μm, and the width of the slit 35a is 10 μm.
[0104]
On the counter substrate 12 side, a protrusion 36 is formed at a position passing between the slits 35 as in the first embodiment.
According to this, the influence of the electric field due to the edge of the pixel electrode 35 on the bent portion 35b of the slit 35a can be reduced, and the occurrence of an afterimage is suppressed.
In FIG. 28, the pixel electrode 35 is provided with a slit, but when a dielectric protrusion is formed on the pixel electrode 35 instead of the slit as in the first embodiment, the protrusion is bent. By retreating the portion inward from the edge of the pixel electrode, the influence of the electric field due to the edge of the pixel electrode 35 on the bent portion of the protrusion can be reduced, and the effect of suppressing the occurrence of an afterimage can be obtained.
[0105]
In addition, as a shape of the dielectric protrusion 37 formed as the orientation control means on the counter substrate 12, for example, as shown in FIG. 29, it is bent in a region facing the pixel electrode, and the bent portion of the pixel electrode 38 is Even if they are shifted from the edge to the inside, the influence of the electric field by the edge of the pixel electrode 38 on the bent portion can be reduced, and an afterimage suppressing effect can be obtained. In this case, the width of the projection 37 is, for example, 10 μm, and the distance between the bent portion and the edge of the pixel electrode 38 is, for example, 4 μm.
[0106]
Note that it is conceivable to form a slit in the common electrode 15 shown in FIG. 23 instead of the dielectric protrusion 37 as the orientation control means on the counter substrate 12. However, since the color filter 13 is usually formed under the common electrode 15, it is not preferable from the viewpoint of accuracy and reliability to form a slit in the common electrode 15.
In FIG. 29, the bent portions (intersections) of the slits 38 a and 38 b formed in the pixel electrode 38 extending in two directions exist outside the pixel electrode 38. This eliminates the influence on the bent part, reduces the occurrence of an alignment state different from the original alignment control by protrusions or slits, and eliminates the afterimage when changing from halftone display to white display. it can.
(Sixth embodiment)
FIG. 30 (a) is a plan view showing a pixel electrode and its periphery of a liquid crystal display device according to a sixth embodiment of the present invention.
[0107]
In FIG. 30A, the intersection of the first and second slits 40a and 40b formed in a V shape near the center of the pixel electrode 40 is separated from the edge by a slit 40e parallel to the edge of the pixel electrode 40. A structure that connects inside is adopted. The distance of the gap 40g between the slit 40e and the edge of the pixel electrode 40 is 4 μm, for example.
[0108]
In addition, third and fourth slits 40 c and 40 d are formed in the pixel electrode 40 near the gate bus line 2.
The first to fourth slits 40a to 40d are divided at a plurality of locations by a connecting portion 40f. Accordingly, the pixel electrode 40 is divided into five regions A to E by the first to fourth slits 40a to 40d, and these regions A to E are electrically connected by the connecting portion 40f.
The region C divided by the first and second slits 40a and 40b is electrically and structurally opposed to the storage capacitor forming electrode (capacitor bus line) 3. Further, at least two electrical connection paths are electrically opposed to the storage capacitor forming electrode 3.
[0109]
As a result, the connection between the region B and the region D of the pixel electrode 40 has two systems, a route B-C-D and a route B-D, as shown in FIG. When the region C of the pixel electrode 40 and the storage capacitor forming electrode 3 are short-circuited, the electrical connection between B-C and C-D is disconnected by laser irradiation to the connecting portion 40f, Since the four regions A, B, D, and E of the pixel electrode 40 are electrically connected through the continuous connecting portion 40f and the gap 40g, the liquid crystal molecules in most regions other than the region C can be driven. become.
[0110]
The pixels that can be driven except for the region C have slightly different display characteristics compared to a normal state in which the storage capacitor forming electrode 3 and the region C of the pixel electrode 40 are not short-circuited. Depending on the number of pixels in the state and where they occur, the level of the display defect is cleared, so that the yield of the TFT substrate can be improved. This is achieved by a structure in which a plurality of regions of the pixel electrode divided by the slits are connected by edge portions of the pixel electrode, which is different from the conventional structure.
[0111]
If the pixel electrode 40 is divided into at least three regions by, for example, the first and second slits 40a and 40b, such a yield improving effect can be obtained.
Next, the change of the domain on the slit when the present invention is applied will be described with reference to FIG.
[0112]
  First, as shown in FIG. 31 (a), when the black display is changed to the white display, the number of domains on the slit 40a divided by the connecting portion is as follows.1-8It is eight. Also, according to FIG. 31 (a), compared to FIG. 9 (a) showing the prior art.7 and 8The number of domains increases. This is because a singular point of an orientation vector of s = −1 is formed at the edge of the pixel electrode.
[0113]
  When the display changes from black display to white display through halftone display, as shown in FIG.6 and 8Domains are connected7Domain disappears. That is, the domain change on the slit is suppressed to a very slight level near the edge of the pixel electrode as compared with FIG. The third to sixth embodiments described above are based on the following invention.
(1) In a vertical alignment type liquid crystal display device in which a linear structure or a linear slit composed of a plurality of structural units is provided on at least one of a pair of substrates having electrodes to control liquid crystal alignment during voltage application Alignment control means for liquid crystal molecules to form an alignment singularity of s = -1 at a portion where the structure on the electrode or the slit in the electrode intersects with the edge of the pixel electrode on one of the substrates A liquid crystal display device comprising:
[0114]
(2) The electrode is a pixel electrode or a common electrode.
(3) The liquid crystal display device according to (1), wherein the linear structure is formed on a pixel electrode or a common electrode.
(4) The liquid crystal display device according to (1), wherein the slit is not formed at the edge of the pixel electrode on the extension of the slit.
[0115]
(5) The liquid crystal display device according to (1), wherein the structure is divided above or above the edge of the pixel electrode.
(6) In a vertical alignment type liquid crystal display device in which a linear structure or a linear slit composed of a plurality of structural units is provided on at least one of a pair of substrates having electrodes to control liquid crystal alignment during voltage application. The liquid crystal molecules form an alignment singularity of s = + 1 at a portion where the structure or the slit formed on one side of the substrate intersects with the edge of the pixel electrode formed on the other side of the substrate. A liquid crystal display device comprising: an alignment control means.
[0116]
(7) A vertical alignment type that controls the liquid crystal alignment during voltage application by providing a linear structure or a linear slit composed of a plurality of structural units with bent portions on at least one of a pair of substrates having electrodes. In this liquid crystal display device, the structure on one of the substrates having a pixel electrode or the bent portion of the slit is off the edge of the pixel electrode.
[0117]
(8) A vertical alignment type that controls the liquid crystal alignment during voltage application by providing a linear structure or a linear slit composed of a plurality of structural units with bent portions on at least one of a pair of substrates having electrodes. In this liquid crystal display device, the structure or the bent portion of the slit disposed on the other substrate facing the pixel electrode on one of the substrates is not disposed on the edge of the pixel electrode. A liquid crystal display device characterized by the above.
[0118]
(9) a storage capacitor forming electrode formed on the first substrate, an active element formed on the first substrate, and formed on the first substrate connected to the active element; And a pixel electrode divided into at least three regions by a slit, and electrical connection from one of the three regions of the pixel electrode to another region is made through a plurality of different regions through which the region passes. A thin film transistor substrate having a path.
(10) The thin film transistor substrate according to (9), wherein at least two of the paths of the electrical connection are electrically opposed to the storage capacitor forming electrode.
(11) The thin film transistor substrate according to (10), wherein an area facing the storage capacitor electrode is different for each path facing the storage capacitor forming electrode.
(12) The thin film transistor substrate according to (12), wherein the thickness of the dielectric layer in the region facing the storage capacitor forming electrode is different for each path facing the storage capacitor forming electrode.
(13) The thin film transistor substrate according to any one of (10) to (12), wherein the storage capacitor has a different size for each path facing the storage capacitor forming electrode.
(14) A liquid crystal display device comprising the thin film transistor substrate according to any one of (9) to (13).
(15) The liquid crystal display device according to any one of (1) to (8), comprising the thin film transistor substrate according to any one of (9) to (13).
[0119]
【The invention's effect】
As described above, according to the present invention, the region between the gate bus line (first bus line) and the pixel electrode intersecting each other, or the region between the drain bus line (second bus line) and the pixel electrode. Since the dielectric structure is disposed in the dielectric structure, the dielectric constant between the pixel electrode and the bus line is fixed by the dielectric structure, and the stray capacitance variation between them can be suppressed. In addition, since the dielectric structure is also formed on the bus line, the liquid crystal layer on the dielectric structure is thinned so that the liquid crystal molecules of the liquid crystal layer are difficult to move from the vertical orientation and float. Capacitance fluctuation can be made very small. In addition, since the stray capacitance above the bus line has a larger component fixed by the dielectric structure, fluctuations in the stray capacitance can be reduced.
[0120]
As described above, when the fluctuation of the stray capacitance is suppressed, the pixel potential becomes constant and flicker can be prevented. In addition, it is possible to increase the aperture ratio by narrowing the width of the capacitor bus line for suppressing the fluctuation of the capacitor.
In addition, according to the present invention, in a display method in which the liquid crystal alignment is controlled by a structure or slit provided on the substrate, liquid layer molecules are s in the portion intersecting the pixel electrode on the extension line of the structure or slit. Response characteristics can be improved by forming an orientation singularity such that −1 or s = + 1.
[0121]
Furthermore, in the present invention, as the electrical connection path of the pixel electrode, two systems of the path through the storage capacitor forming electrode and the region where the capacitor is formed and the path not through the storage capacitor forming electrode are provided. When an electrical short circuit occurs between the pixel electrode and the pixel electrode, by electrically disconnecting the region forming the capacitor from the other region, the other region can be used as a region where the liquid crystal molecules can be driven, The production yield of the TFT substrate can be improved.
[Brief description of the drawings]
FIG. 1 is a diagram showing a change in an image according to a viewing angle of a conventional TN type LCD.
FIG. 2 is a diagram illustrating a driving state of a conventional VA liquid crystal display.
FIG. 3 is a diagram showing the effect of alignment division in a conventional VA system.
FIG. 4 is a diagram showing various methods of conventional alignment division.
FIG. 5 is a plan view of a conventional MVA pixel unit.
6 is a cross-sectional view taken along the line II of FIG. 5 showing a conventional MVA pixel portion.
FIG. 7 is a plan view of a conventional MVA pixel unit.
FIG. 8 is a diagram illustrating an off state and an on state of a conventional MVA liquid crystal panel.
FIG. 9 is a diagram showing a change in the alignment direction of liquid crystal molecules of a conventional MVA liquid crystal panel.
FIG. 10 is a diagram showing a direction of alignment of liquid crystal molecules in a conventional MVA halftone display.
FIG. 11 is a diagram illustrating combinations of alignment directions of liquid crystal molecules on slits on a conventional MVA pixel electrode.
FIG. 12 is a diagram showing the alignment direction of liquid crystal molecules in the vicinity of the edge of a pixel electrode after a change from halftone display to white display in a conventional VA liquid crystal display.
FIG. 13 is a plan view showing a cut state of a pixel electrode in the conventional VA method and an equivalent circuit diagram thereof.
FIG. 14 is a plan view of a pixel region showing the arrangement of domain regulating means according to the first embodiment of the present invention.
FIG. 15 is a plan view of a pixel region in which a dielectric structure and protrusions according to the first embodiment of the present invention are formed.
16 is a cross-sectional view taken along the line II-II of FIG. 15 in the pixel region of the first embodiment of the present invention.
17 is a cross-sectional view taken along line III-III in FIG. 15 in the pixel region according to the first embodiment of the present invention.
18 is a cross-sectional view taken along the line VI-VI in FIG. 15 in the pixel region according to the first embodiment of the present invention.
FIG. 19 is a cross-sectional view showing the operation in the pixel region of the first embodiment of the present invention.
FIG. 20 is a plan view showing a pixel region of a liquid crystal display device according to a second embodiment of the present invention.
21 is a cross-sectional view taken along the line VV of FIG. 20 showing a pixel region of the liquid crystal display device of the second embodiment of the present invention.
22 is a cross-sectional view taken along the line VI-VI of FIG. 20 showing the TFT and the periphery thereof according to the second embodiment of the present invention.
FIG. 23 is a cross-sectional view showing a pixel region of a liquid crystal display device according to a third embodiment of the present invention.
FIG. 24 is a plan view showing a pixel region of a liquid crystal display device according to a third embodiment of the present invention.
FIG. 25 is a diagram showing the alignment direction of liquid crystal molecules at an alignment singularity according to an embodiment of the present invention.
FIG. 26 is a plan view showing a pixel region of a liquid crystal display device according to a fourth embodiment of the present invention.
27 is a cross-sectional view taken along line VII-VII in FIG. 26 in the pixel region in the liquid crystal display device according to the fourth embodiment of the present invention.
FIG. 28 is a plan view of a pixel region of a liquid crystal display device according to a fifth embodiment of the present invention.
FIG. 29 is a plan view showing another example of the pixel region of the liquid crystal display device according to the fifth embodiment of the present invention.
FIG. 30 is a plan view of a pixel region of a liquid crystal display device according to a sixth embodiment of the present invention.
FIG. 31 is a diagram showing an example of the effect of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... 1st glass substrate (TFT substrate), 2 ... Gate bus line, 3 ... Storage capacity formation electrode (capacitance bus line), 4 ... Gate insulating film, 5 ... Drain bus line, 6 ... TFT, 7 ... Protection insulation Membrane, 8 ... Pixel electrode, 9 ... Alignment film, 10 ... Projection, 11, 11a, 11b, 11c ... Dielectric structure, 12 ... Second glass substrate (counter substrate), 13, 13R, 13G, 13B ... Color filter, 14 ... black matrix, 15 ... counter electrode, 16 ... projection, 17 ... alignment film, 18 ... liquid crystal, 30, 33, 35, 38 ... pixel electrode, 31, 34, 36, 37 ... structure.

Claims (3)

一対の基板の一方に形成された画素電極内に、線状のスリットを設けて電圧印加時の液晶配向を制御する垂直配向型の液晶表示装置において、
前記線状のスリットは複数の部分に分断して形成するとともに、前記分断されたスリットのうち、最も前記画素電極のエッジに近いスリットの端部と前記画素電極のエッジとの間で接続部を設けることにより、該接続部で液晶分子がs=−1の配向特異点を形成するようにしたことを特徴とする液晶表示装置。
In a vertical alignment type liquid crystal display device in which a linear slit is provided in a pixel electrode formed on one of a pair of substrates to control liquid crystal alignment during voltage application,
The linear slit is formed by dividing into a plurality of portions, and a connection portion is formed between an end of the slit closest to the edge of the pixel electrode and the edge of the pixel electrode among the divided slits. By providing the liquid crystal display device, a liquid crystal molecule forms an alignment singularity of s = −1 at the connection portion .
電極を有する一対の基板の一方に、線状の構造物を設けて電圧印加時の液晶配向を制御する垂直配向型の液晶表示装置において、
前記一対の基板の他方に設けられた画素電極のエッジと前記構造物とが交差する部分に、前記構造物上で高さを他の部分より高くした突起物を設けることにより、該突起部で液晶分子がs=+1の配向特異点を形成するようにしたことを特徴とする液晶表示装置。
In a vertical alignment type liquid crystal display device in which a linear structure is provided on one of a pair of substrates having electrodes to control liquid crystal alignment during voltage application,
By providing a protrusion having a height higher than that of the other portion on the structure at a portion where the edge of the pixel electrode provided on the other of the pair of substrates and the structure intersect, the protrusion A liquid crystal display device characterized in that liquid crystal molecules form an alignment singularity of s = + 1 .
電極を有する一対の基板の一方に、線状のスリットを設けて電圧印加時の液晶配向を制御する垂直配向型の液晶表示装置において、
前記一対の基板の他方に設けられた画素電極のエッジと前記スリットの延長線とが交差する部分に、前記スリットが分断された分断部を設けることにより、該分断部で液晶分子がs=+1の配向特異点を形成するようにしたことを特徴とする液晶表示装置。
In a vertical alignment type liquid crystal display device in which a linear slit is provided on one of a pair of substrates having electrodes to control liquid crystal alignment during voltage application,
By providing a dividing portion where the slit is divided at a portion where the edge of the pixel electrode provided on the other of the pair of substrates intersects with the extension line of the slit, the liquid crystal molecules are s = + 1 at the dividing portion. A liquid crystal display device characterized by forming an alignment singularity of
JP26279899A 1999-09-16 1999-09-16 Liquid crystal display Expired - Fee Related JP4391634B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP26279899A JP4391634B2 (en) 1999-09-16 1999-09-16 Liquid crystal display
US09/662,236 US6927824B1 (en) 1999-09-16 2000-09-14 Liquid crystal display device and thin film transistor substrate
TW089118840A TWI288284B (en) 1999-09-16 2000-09-14 Liquid crystal display device and thin film transistor substrate
US10/423,086 US6888602B2 (en) 1999-09-16 2003-04-25 Liquid crystal display device and thin film transistor substrate
US10/657,996 US6897929B2 (en) 1999-09-16 2003-09-08 Liquid crystal display device and thin flim transistor substrate
US10/791,163 US7110074B2 (en) 1999-09-16 2004-03-02 Liquid crystal display device
US10/922,549 US7193672B2 (en) 1999-09-16 2004-08-20 Liquid crystal display device and thin film transistor substrate
US11/496,941 US7505103B2 (en) 1999-09-16 2006-07-31 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26279899A JP4391634B2 (en) 1999-09-16 1999-09-16 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2001083522A JP2001083522A (en) 2001-03-30
JP4391634B2 true JP4391634B2 (en) 2009-12-24

Family

ID=17380766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26279899A Expired - Fee Related JP4391634B2 (en) 1999-09-16 1999-09-16 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP4391634B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9046713B2 (en) 2012-01-26 2015-06-02 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734924B2 (en) * 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR100840310B1 (en) 2001-06-28 2008-06-20 삼성전자주식회사 A multi-domain liquid crystal display
JP4703051B2 (en) * 2001-07-24 2011-06-15 大日本印刷株式会社 Color filters and array substrates for liquid crystal displays and liquid crystal displays
US7133098B2 (en) 2002-10-16 2006-11-07 Chi Mei Optoelectronics Corp. Liquid crystal display including array of protrusions in a broken zigzag pattern all formed within area of light-shielding matrix
CN1506722B (en) * 2002-12-05 2010-05-26 奇美电子股份有限公司 Liquid crystal display
KR20040080778A (en) * 2003-03-13 2004-09-20 삼성전자주식회사 Liquid crystal displays using 4 color and panel for the same
KR20050077571A (en) 2004-01-28 2005-08-03 삼성전자주식회사 Multi-domain liquid crystal display
KR100845669B1 (en) 2004-05-28 2008-07-11 샤프 가부시키가이샤 An active matrix substrate, a method for reparing an active matrix substrate, a liquid-crystal display device, a display device and a method for repairing a display device
TWI261712B (en) * 2004-09-30 2006-09-11 Chi Mei Optoelectronics Corp Liquid crystal display
WO2006040877A1 (en) 2004-10-14 2006-04-20 Sharp Kabushiki Kaisha Multilayer substrate
JP4516432B2 (en) * 2005-01-19 2010-08-04 シャープ株式会社 Liquid crystal display
TWI321252B (en) 2005-06-30 2010-03-01 Chunghwa Picture Tubes Ltd Liquid crystal display panel and pixel structure
JP2007052040A (en) * 2005-08-12 2007-03-01 Sharp Corp Liquid crystal display
JP4606497B2 (en) * 2006-09-29 2011-01-05 シャープ株式会社 Display device
KR101518741B1 (en) 2006-11-28 2015-05-11 삼성디스플레이 주식회사 Liquid crystal display device
WO2008136150A1 (en) 2007-04-23 2008-11-13 Sharp Kabushiki Kaisha Display, and method of manufacturing display
KR101404544B1 (en) 2007-08-07 2014-06-10 삼성디스플레이 주식회사 Liquid crystal display
JP2017219553A (en) * 2014-10-27 2017-12-14 シャープ株式会社 Liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9046713B2 (en) 2012-01-26 2015-06-02 Samsung Display Co., Ltd. Liquid crystal display
US9551906B2 (en) 2012-01-26 2017-01-24 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
JP2001083522A (en) 2001-03-30

Similar Documents

Publication Publication Date Title
US6927824B1 (en) Liquid crystal display device and thin film transistor substrate
JP4391634B2 (en) Liquid crystal display
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
JP2701698B2 (en) Liquid crystal display
US7023516B2 (en) Substrate for liquid crystal display provided with electrode units having trunk and branch sections formed in each pixel region, and liquid crystal display having the same
US7936431B2 (en) Liquid crystal display having subpixels per color pixel
JP3234357B2 (en) Liquid crystal display
JP3514219B2 (en) Multi-domain liquid crystal display
US20090200556A1 (en) Thin film transistor panel for multi-domain liquid crystal display
JP2000267079A (en) Liquid crystal display device
JP2000292801A (en) Liquid crystal display device
JP2001235752A (en) Multi-domain liquid crystal display device
JPH11109391A (en) Liquid crystal display device
JPH07230097A (en) Liquid crystal display device
JP2000047238A (en) Liquid crystal display device
JP2004348131A (en) Liquid crystal display and thin film transistor display panel therefor
JP2006267689A (en) Manufacturing method of liquid crystal display device, and liquid crystal display device
JP4541815B2 (en) Transflective liquid crystal display device and manufacturing method thereof
JP4364381B2 (en) Liquid crystal display
US6057905A (en) Liquid crystal display electrode with a slit formed around the periphery to shield the inner portion from external electric fields
JP4489253B2 (en) Liquid crystal display
KR20070072275A (en) Vertical alignment mode liquid crystal display device and method of fabricating thereof
JP4104374B2 (en) Color liquid crystal display
JP2006154585A (en) Liquid crystal display device
JP4121357B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees