JP2001083522A - Liquid crystal display device and thin film transistor substrate - Google Patents

Liquid crystal display device and thin film transistor substrate

Info

Publication number
JP2001083522A
JP2001083522A JP26279899A JP26279899A JP2001083522A JP 2001083522 A JP2001083522 A JP 2001083522A JP 26279899 A JP26279899 A JP 26279899A JP 26279899 A JP26279899 A JP 26279899A JP 2001083522 A JP2001083522 A JP 2001083522A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
substrate
alignment
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26279899A
Other languages
Japanese (ja)
Other versions
JP4391634B2 (en
Inventor
Takahiro Sasaki
貴啓 佐々木
Arihiro Takeda
有広 武田
Koji Tsukadai
浩司 塚大
Yoshiro Koike
善郎 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26279899A priority Critical patent/JP4391634B2/en
Priority to US09/662,236 priority patent/US6927824B1/en
Priority to TW089118840A priority patent/TWI288284B/en
Publication of JP2001083522A publication Critical patent/JP2001083522A/en
Priority to US10/423,086 priority patent/US6888602B2/en
Priority to US10/657,996 priority patent/US6897929B2/en
Priority to US10/791,163 priority patent/US7110074B2/en
Priority to US10/922,549 priority patent/US7193672B2/en
Priority to US11/496,941 priority patent/US7505103B2/en
Application granted granted Critical
Publication of JP4391634B2 publication Critical patent/JP4391634B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve the response characteristics of a liquid crystal display device and to increase the production yield. SOLUTION: The device is a vertical alignment type one in winch the alignment of the liquid crystal while voltage is applied is controlled by forming a linear structure consisting of a plurality of structural units or linear slits in at least one of a pair of substrates 1, 12 having electrodes. In this method, an alignment controlling means (connecting part 30e) to form the characteristic point of alignment satisfying s=-1 of the liquid crystal molecules is disposed in the part where the structure on the pixel electrode 30 or the slit 30a in the aforementioned electrode crosses with the edge of the pixel electrode 30 on one substrate 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置(L
CD)及び薄膜トランジスタ基板に関し、より詳しく
は、VA型方式の液晶表示装置と薄膜トランジスタ基板
に関する。
The present invention relates to a liquid crystal display (L).
More specifically, the present invention relates to a VA type liquid crystal display device and a thin film transistor substrate.

【0002】[0002]

【従来の技術】TN型TFT−LCDの製造技術は、近
年において各段の進歩を遂げ、正面でのコントラスト・
色再現性などはCRTを凌駕するまでに至っている。し
かし、TN(twisted nematic) −LCDには視野角が狭
いという大きな欠点があり、そのために用途が限定され
るという問題があった。
2. Description of the Related Art In recent years, the technology of manufacturing a TN type TFT-LCD has progressed in each step, and the contrast and the front face have been improved.
The color reproducibility has surpassed that of the CRT. However, a TN (twisted nematic) -LCD has a major drawback of a narrow viewing angle, and thus has a problem that its use is limited.

【0003】図1(a) 〜図1(c) は、この問題を説明す
る図である。図1(a) は2つの電極101、102間に
電圧を印加しない白を表示する状態であり、図1(b)
は、中間の電位V1 を2つの電極101,102間に印
加した中間調を表示する状態であり、図1(c) は、所定
の電圧V2 を2つの電極101,102間に印加して黒
を表示する状態である。
FIGS. 1 (a) to 1 (c) are diagrams for explaining this problem. FIG. 1A shows a state in which white is displayed without applying a voltage between the two electrodes 101 and 102, and FIG.
FIG. 1C shows a state in which an intermediate potential V 1 is applied between the two electrodes 101 and 102 to display a halftone. FIG. 1C shows a state where a predetermined voltage V 2 is applied between the two electrodes 101 and 102. In a state where black is displayed.

【0004】図1(a) 〜図1(c) では、2つの電極10
1,102の対向面にはそれぞれ配向方向を90度異な
らせて配向膜103,104が形成されている。また、
2つの電極101,102のそれぞれの外側には、特に
図示しないが、直線偏光方向が互いに90度捩じれた状
態で偏光板が配置されている。なお、図1(a) 〜図1
(c) に示した液晶分子Lは、配向膜103,104の配
向方向に従って捩じれているが、ここでは便宜的に捩じ
れを考慮しないで図示している。
FIGS. 1A to 1C show two electrodes 10.
Alignment films 103 and 104 are formed on the opposing surfaces of the substrates 1 and 102 so that the alignment directions are different from each other by 90 degrees. Also,
Although not shown, a polarizing plate is disposed outside each of the two electrodes 101 and 102 in a state where the linear polarization directions are twisted by 90 degrees with respect to each other. 1 (a) to 1
The liquid crystal molecules L shown in (c) are twisted according to the alignment direction of the alignment films 103 and 104, but are shown here without considering twist for convenience.

【0005】ところで、図1(a) に示したような電圧を
印加しない状態では液晶分子Lは同じ方向に、ごく僅か
の傾斜角(1゜〜5゜程度)をもって配向している。こ
の状態ではどの方位でもほぼ白に見える。また、図1
(c) に示したような電圧V2 を印加した状態では、配向
膜103,104表面の近傍を除いた中間の液晶分子L
は垂直方向に配向され、入射した直線偏光は偏光板によ
り遮られるので、外側から黒く見える。この時、一方の
電極101に斜めに入射する光は、垂直方向に配向され
た液晶分子の向きに対して斜めに通過するため偏向方向
がある程度捩じれるために、外側からは完全な黒ではな
く、中間調(グレイ)に見える。
By the way, when no voltage is applied as shown in FIG. 1A, the liquid crystal molecules L are oriented in the same direction with a slight inclination angle (about 1 ° to 5 °). In this state, it looks almost white in any direction. FIG.
In the state where the voltage V 2 is applied as shown in (c), the intermediate liquid crystal molecules L excluding the vicinity of the surfaces of the alignment films 103 and 104 are removed.
Are oriented in the vertical direction, and the incident linearly polarized light is blocked by the polarizing plate, so that it looks black from the outside. At this time, the light obliquely incident on one of the electrodes 101 passes obliquely to the direction of the liquid crystal molecules aligned in the vertical direction, so that the deflection direction is twisted to some extent. It looks half-tone (gray).

【0006】さらに、図1(b) に示すように、図1(c)
の状態より低い中間の電圧V1 を印加した状態では、配
向膜103,104の近傍の液晶分子はやはり水平方向
に配向されるが、セルの中間部では液晶分子Lが斜めに
立ち上がる。そのため、液晶の複屈折性がいくぶん失わ
れ、透過率が低下して中間調(グレイ)表示になる。し
かし、これは液晶パネルに対して垂直に入射した光につ
いてのみいえることで、一方の電極101の面に斜めに
入射した光、すなわち図の左と右の方向から見た場合で
様子が異なる。
Further, as shown in FIG. 1B, FIG.
In a state where the application of a low intermediate voltages V 1 from the state, the liquid crystal molecules in the vicinity of the alignment films 103 and 104 is also oriented in the horizontal direction, the liquid crystal molecules L rises obliquely in the middle of the cell. Therefore, the birefringence of the liquid crystal is somewhat lost, the transmittance is reduced, and a halftone (gray) display is obtained. However, this can only be applied to light that is perpendicularly incident on the liquid crystal panel, and is different when light is obliquely incident on the surface of one electrode 101, that is, when viewed from the left and right directions in the figure.

【0007】即ち、図1(b) において、右下から左上に
向かう光に対して液晶分子Lの向きは平行になる。従っ
て、液晶は殆ど複屈折効果を発揮しないため、左側から
見ると黒く見えることなる。これに対して、左下から右
上に向かう光に対しては液晶分子Lの向きは垂直になる
ので、液晶分子Lは入射した光に対して大きな複屈折効
果を発揮し、入射した光は捩じれるので、白に近い色で
見えることになる。即ち、図1(b) では、視野角によっ
て表示強度が変わることになり、この点がTN−LCD
の最大の欠点となる。
That is, in FIG. 1B, the direction of the liquid crystal molecules L is parallel to the light from the lower right to the upper left. Therefore, the liquid crystal hardly exhibits a birefringence effect, and therefore looks black when viewed from the left side. On the other hand, since the direction of the liquid crystal molecules L is perpendicular to the light traveling from the lower left to the upper right, the liquid crystal molecules L exert a large birefringence effect on the incident light, and the incident light is twisted. So it will be seen in a color close to white. That is, in FIG. 1B, the display intensity changes depending on the viewing angle.
Is the biggest drawback.

【0008】そこで、応答速度を低下させずに視野角特
性を改善する方式として垂直配向膜を使用するVA(Ve
rtically aligned)方式が提案されている。図2(a) 〜
図2(c) は、VA方式を説明する図である。VA方式
は、ネガ型液晶材料と垂直配向膜を組み合わせた方式で
ある。まず、図2(a) に示すように、電圧無印加時には
液晶分子は垂直方向に配向して黒表示になる。なお、V
A方式では、配向膜103,104は垂直配向処理が施
されている。
Accordingly, as a method of improving the viewing angle characteristics without lowering the response speed, a VA (Ve
(rtically aligned) schemes have been proposed. Fig. 2 (a)-
FIG. 2C is a diagram for explaining the VA method. The VA method is a method in which a negative liquid crystal material and a vertical alignment film are combined. First, as shown in FIG. 2 (a), when no voltage is applied, the liquid crystal molecules are oriented in the vertical direction to display black. Note that V
In the A method, the alignment films 103 and 104 are subjected to a vertical alignment process.

【0009】また、図2(c) に示すように所定の電圧を
2つの電極101,102間に印加すると、液晶分子L
は水平方向に配向し、白表示になる。VA方式は、TN
方式に比べて表示のコントラストが高く、応答速度も速
く、白表示と黒表示における視覚特性も良好である。さ
らに、図2(b) に示すように、白表示の時より小さな電
圧を2つの電極101,102間に印加すると、液晶分
子Lは斜めの方向に配向することになる。この場合、電
極101の面に対して垂直方向の光は、表示パネルでは
中間調として表示される。しかし、図2(b) において、
右下から左上に向かう光に対しては液晶分子Lは平行に
なる。従って、液晶分子Lは殆ど複屈折効果を発揮しな
いために、左側から見ると黒く見えることになる。これ
に対して、左下から右上に向かう光に対しては液晶分子
Lは垂直になるので、液晶分子Lは入射した光に対して
大きな複屈折効果を発揮し、入射した光は捩じれるので
白に近い表示になる。
When a predetermined voltage is applied between the two electrodes 101 and 102 as shown in FIG.
Are oriented in the horizontal direction and become white display. VA method is TN
Compared with the system, the display contrast is high, the response speed is fast, and the visual characteristics in white display and black display are good. Further, as shown in FIG. 2B, when a smaller voltage is applied between the two electrodes 101 and 102 than in the case of white display, the liquid crystal molecules L are oriented in an oblique direction. In this case, light in the direction perpendicular to the surface of the electrode 101 is displayed as halftone on the display panel. However, in FIG.
The liquid crystal molecules L are parallel to light traveling from the lower right to the upper left. Therefore, since the liquid crystal molecules L hardly exhibit the birefringence effect, they appear black when viewed from the left side. On the other hand, since the liquid crystal molecules L are perpendicular to the light traveling from the lower left to the upper right, the liquid crystal molecules L exhibit a large birefringence effect with respect to the incident light, and the incident light is twisted. The display becomes similar to.

【0010】このようにVA方式では、電圧無印加時も
配向膜近傍の液晶分子がほぼ垂直なため、TN方式より
各段にコントラストが高く、視野角特性にも優れてい
る。しかし、VA方式で中間調表示を行う場合に、視野
角を変えると表示強度が変わるというTN方式と同様の
問題があり、視野角特性という面ではまだ不十分であっ
た。
As described above, in the VA mode, even when no voltage is applied, the liquid crystal molecules in the vicinity of the alignment film are almost vertical. Therefore, the contrast is higher in each step than in the TN mode, and the viewing angle characteristics are excellent. However, when halftone display is performed in the VA system, there is a problem similar to that in the TN system in which the display intensity changes when the viewing angle is changed, and the viewing angle characteristics are still insufficient.

【0011】本出願人は、従来の垂直配向を使用し、液
晶材料として誘電率異方性が負のいわゆるネガ型液晶を
電極間に封入して、電圧印加時の液晶分子の傾斜方向が
1画素内の複数の領域で異なるように規制するドメイン
規制手段を設ける構成を、特願平10-185836 号で開示し
ている。図3(a) 〜図3(c) は、そのドメイン規制手段
として第1の基板側の1画素の電極111にスリットS
を設け、第2の基板側の電極112の上には1画素内で
突起Pを設けた構造を採用した場合の配向分割による視
覚特性の改善の原理を説明する図である。
The present applicant uses a conventional vertical alignment, encloses a so-called negative type liquid crystal having a negative dielectric anisotropy as a liquid crystal material between electrodes, so that the tilt direction of liquid crystal molecules when voltage is applied is one. Japanese Patent Application No. 10-185836 discloses a configuration in which a domain regulating means for regulating differently in a plurality of regions in a pixel is provided. FIGS. 3 (a) to 3 (c) show that a slit S is formed on the electrode 111 of one pixel on the first substrate side as a domain regulating means.
FIG. 9 is a diagram illustrating the principle of improving visual characteristics by orientation division in a case where a structure in which a projection P is provided within one pixel on the electrode 112 on the second substrate side is adopted.

【0012】図3(a) に示すように、電圧を印加しない
状態では液晶分子Lは基板表面に対して垂直に配向す
る。また、図3(c) に示すように、相対向する電極11
1,112の間に所定の電圧を印加すると、液晶分子L
は基板面に対してほぼ水平になって白表示が得られる。
さらに、図3(b) に示すように、中間の電圧を電極11
1,112間に印加すると、スリットS(電極エッジ
部)Sで基板表面に対して斜めの電界が発生する。ま
た、突起P表面近傍の液晶分子Lは、電圧無印加の状態
から僅かに傾斜する。この突起Pの傾斜面と斜め電界の
影響により液晶分子Lの傾斜方向が決定され、突起Pの
真ん中とスリット部111sの真ん中でそれぞれ液晶分
子113の配向方向が分割される。
As shown in FIG. 3A, when no voltage is applied, the liquid crystal molecules L are oriented perpendicular to the substrate surface. In addition, as shown in FIG.
When a predetermined voltage is applied between 1,112, the liquid crystal molecules L
Is substantially horizontal with respect to the substrate surface to obtain a white display.
Further, as shown in FIG.
When the voltage is applied between 1 and 112, an electric field oblique to the substrate surface is generated at the slit S (electrode edge portion) S. Further, the liquid crystal molecules L near the surface of the projection P slightly tilt from the state where no voltage is applied. The inclination direction of the liquid crystal molecules L is determined by the inclined surface of the projection P and the influence of the oblique electric field, and the orientation direction of the liquid crystal molecules 113 is divided in the middle of the projection P and the middle of the slit 111s.

【0013】この時、例えば基板の真下から真上に透過
する光は、液晶分子Lが多少傾斜しているため、若干の
複屈折の影響を受けて透過が抑えられ、グレイの中間調
表示が得られる。右下から左上に透過する光は、液晶分
子Lが左方向に傾斜した領域では透過しにくい一方、液
晶分子Lが右方向に傾斜した領域では非常に透過しやす
く、これらを平均するとグレイの中間調表示が得られ
る。また、左下から右上に透過する光も同様の原理でグ
レイ表示となる。これにより、1画素の全方位で均一な
中間調表示が得られる。
At this time, for example, light transmitted from directly below the substrate to immediately above the substrate is slightly affected by the birefringence because the liquid crystal molecules L are slightly inclined, so that transmission is suppressed, and gray halftone display is performed. can get. Light transmitted from the lower right to the upper left is hardly transmitted in a region where the liquid crystal molecules L are tilted to the left, but is very easily transmitted in a region where the liquid crystal molecules L are tilted to the right. A tone display is obtained. Light transmitted from the lower left to the upper right is also displayed in gray according to the same principle. Thereby, a uniform halftone display can be obtained in all directions of one pixel.

【0014】従って、図3(b) では、黒、中間調、白の
表示状態の全てにおいて、視野角依存性の少ない良好な
表示が得られる。図3(a) 〜図3(c) では、ドメイン規
制手段として、第1の基板側の電極111の1画素にス
リットを設け、第2の基板側の電極112の上には1画
素内で突起20を設けているが、他の手段でも実現でき
る。その新たなVA方式を、以下にMVA(multi-domai
n vertical alignment)方式という。
Therefore, in FIG. 3B, in all of the display states of black, halftone, and white, good display with little viewing angle dependence can be obtained. 3 (a) to 3 (c), a slit is provided in one pixel of the electrode 111 on the first substrate side as a domain regulating means, and one pixel is formed on the electrode 112 on the second substrate side. Although the projection 20 is provided, it can be realized by other means. The new VA method is described below as MVA (multi-domai
n vertical alignment) method.

【0015】図4(a) 〜図4(c) は、ドメイン規制手段
を実現する例を示す図である。図4(a) は電極形状のみ
で実現する例を示し、図4(b) は基板表面の形状を工夫
する例を示し、図4(c) は、電極形状と基板表面の形状
を工夫する例を示す。これらの例のいずれも図3(a) 〜
図3(c) に示す配向が得られるが、それぞれの構造は多
少異なる。
FIGS. 4 (a) to 4 (c) are diagrams showing an example of realizing the domain restriction means. FIG. 4 (a) shows an example of realizing only the electrode shape, FIG. 4 (b) shows an example of devising the substrate surface shape, and FIG. 4 (c) devises the electrode shape and the substrate surface shape. Here is an example. Each of these examples is shown in FIG.
Although the orientation shown in FIG. 3 (c) is obtained, each structure is slightly different.

【0016】次に、図4(b) に示した2つの基板の対向
面上に突起を設けた場合を例にして説明する。図4(b)
において、2つの基板の対向面側の電極111,112
の上には、互い違いに配向方向を分割するための突起P
1 、P2 が形成されており、それらの内側の面の上に垂
直配向膜113,114が設けられている。垂直配向膜
には垂直配向処理が施されている。2つの基板間に注入
している液晶はネガ型である。電圧無印加時には、垂直
配向膜上では液晶分子Lは基板面に対して垂直に配向す
る。突起P1 、P2 での液晶分子Lもその斜面に垂直に
配向しようとするので、突起P1 、P2 上の液晶分子L
は傾斜する。しかし、電圧無印加時には、突起P 1 、P
2 を除く領域の殆どの部分では、液晶分子Lは基板面に
対してほぼ垂直に配向するため、図3(a) に示したよう
に良好な黒表示が得られる。
Next, the opposition of the two substrates shown in FIG.
An example in which a projection is provided on a surface will be described. Fig. 4 (b)
, Electrodes 111 and 112 on the opposing surfaces of the two substrates
On the top, there are projections P for alternately dividing the orientation direction.
1, PTwoAre formed and hang on their inner surfaces
Direct alignment films 113 and 114 are provided. Vertical alignment film
Has been subjected to a vertical alignment treatment. Injection between two substrates
The liquid crystal is a negative type. When no voltage is applied,
On the alignment film, the liquid crystal molecules L are aligned perpendicular to the substrate surface.
You. Protrusion P1, PTwoLiquid crystal molecules L are perpendicular to the slope
The projection P1, PTwoLiquid crystal molecule L on
Tilts. However, when no voltage is applied, the protrusion P 1, P
TwoIn most parts of the region except for, the liquid crystal molecules L
As shown in FIG.
And a good black display is obtained.

【0017】電圧印加時には、液晶分子Lは突起P1
2 のない部分では基板に平行(電界は基板に垂直)で
あるが、突起P1 、P2 の近傍では傾斜する。即ち、電
圧印加時には、液晶分子Lは電界の強度の応じて傾斜す
るが、電界は基板に垂直な向きであってラビングによっ
て傾斜方向を規定していない場合には、電界に対して傾
斜する方位は360゜の全ての方向があり得る。突起P
1 、P2 では、電界は突起P1 、P2 の斜面に平行にな
る方向に傾いており、電圧が印加されると液晶分子Lは
電界に垂直な方向に傾くが、この方向は突起P1 、P2
によりもともと傾斜している方向と一致しており、より
安定的に配向することになる。このように、突起P1
2 は、その傾斜と斜面の電界の両方の効果によって安
定した配向を得ている。更に、強い電圧が印加される
と、液晶分子Lは基板にほぼ平行になる。
When a voltage is applied, the liquid crystal molecules L are projected P 1 ,
Although the portion without P 2 is parallel to the substrate (electric field perpendicular to the substrate), inclined in the vicinity of the projection P 1, P 2. That is, when a voltage is applied, the liquid crystal molecules L incline according to the strength of the electric field. However, when the electric field is in a direction perpendicular to the substrate and the inclination direction is not defined by rubbing, the azimuth inclining with respect to the electric field Can have all directions of 360 °. Protrusion P
1 and P 2 , the electric field is inclined in a direction parallel to the slopes of the projections P 1 and P 2. When a voltage is applied, the liquid crystal molecules L are inclined in a direction perpendicular to the electric field. 1, P 2
Thus, the orientation is originally coincident with the inclined direction, and the orientation becomes more stable. Thus, the projections P 1 ,
P 2 has obtained a stable orientation by the effects of both the inclination and the electric field of the slope. Further, when a strong voltage is applied, the liquid crystal molecules L become substantially parallel to the substrate.

【0018】以上のように、突起P1 、P2 は電圧を印
加した時の液晶分子Lの配向する方位を決定するトリガ
の役割を果たしている。図4(a) では、両方は或いは片
方の電極111,112にスリットS1 、S2を設けて
いる。配向膜113,114には垂直配向処理を施し、
基板間にネガ型液晶を封入する。電圧を印加しない状態
では、液晶分子は基板表面に対して垂直に配向するが、
電圧を印加するとスリット(電極エッジ部)S1 、S2
で基板表面に対して斜めの方向の電界が発生する。この
斜めの電界の影響で液晶分子Lの傾斜方向が決定され、
図示のように左右方向に液晶の配向方向が分割される。
As described above, the projections P 1 and P 2 serve as triggers for determining the orientation of the liquid crystal molecules L when voltage is applied. In FIG. 4A, slits S 1 and S 2 are provided in both or one of the electrodes 111 and 112. The alignment films 113 and 114 are subjected to a vertical alignment process,
A negative liquid crystal is sealed between the substrates. When no voltage is applied, the liquid crystal molecules are oriented perpendicular to the substrate surface.
When a voltage is applied, slits (electrode edge portions) S 1 , S 2
As a result, an electric field is generated in a direction oblique to the substrate surface. The tilt direction of the liquid crystal molecules L is determined by the effect of this oblique electric field,
As shown in the figure, the alignment direction of the liquid crystal is divided into the left and right directions.

【0019】図4(c) は、図4(a) と図4(b) の方式を
組み合わせた例であり、一方の電極111にはスリット
Sが形成され、他方の電極112の上には突起Pが設け
られている。以上、3つのドメイン規制手段を実現する
例を示したが、いろいろな変形が可能である。
FIG. 4C shows an example in which the methods shown in FIGS. 4A and 4B are combined. One electrode 111 has a slit S formed thereon, and the other electrode 112 has a slit S formed thereon. A projection P is provided. The example in which the three domain restriction means are realized has been described above, but various modifications are possible.

【0020】図5は、4方向に配向分割する液晶表示パ
ネルにおけるバスライン、突起、画素、電極との配置関
係を示す平面図であり、図6は、図5のIーI線断面図
である。図5、図6において、TFT基板121上に
は、X方向(図中横方向)に延在する複数のゲートバス
ライン122がY方向(図中縦方向)に間隔をおいて形
成されている。また、各ゲートバスライン122の間に
はX方向に延在する容量バスライン123が形成されて
いる。その容量バスライン123からは後述するドレイ
ンバスラインの一部に対向するように補助容量支線12
3aがゲートバスライン122に接触しない程度の長さ
でY方向に形成されている。
FIG. 5 is a plan view showing an arrangement relationship among bus lines, projections, pixels, and electrodes in a liquid crystal display panel which is divided into four directions. FIG. 6 is a sectional view taken along line II of FIG. is there. 5 and 6, a plurality of gate bus lines 122 extending in the X direction (horizontal direction in the drawing) are formed on the TFT substrate 121 at intervals in the Y direction (vertical direction in the drawing). . Further, between each gate bus line 122, a capacitance bus line 123 extending in the X direction is formed. From the capacitance bus line 123, the auxiliary capacitance branch line 12 is opposed to a part of a drain bus line described later.
3a is formed in the Y direction with such a length as not to contact the gate bus line 122.

【0021】それらのゲートバスライン122と容量バ
スライン123は、第1絶縁膜124によって覆われて
いる。さらに、第1絶縁膜124上には、Y方向に延在
する複数のドレインバスライン125がX方向に間隔を
おいて形成されている。ゲートバスライン122とドレ
インバスライン125の交差箇所に対応してTFT(薄
膜トランジスタ)126が形成されている。TFT12
6は、第1絶縁膜124を介してゲートバスライン12
5上に形成された半導体層126aと、半導体層126
aの上に形成されたドレイン電極126dと、半導体層
126aの上に形成されたソース電極126sを有して
おり、ドレイン電極126dは近くのドレインバスライ
ン125に接続されている。ドレインバスライン125
とTFT126は第2絶縁膜127によって覆われてい
る。
The gate bus line 122 and the capacitance bus line 123 are covered with a first insulating film 124. Further, a plurality of drain bus lines 125 extending in the Y direction are formed on the first insulating film 124 at intervals in the X direction. A TFT (thin film transistor) 126 is formed at an intersection of the gate bus line 122 and the drain bus line 125. TFT12
6 denotes a gate bus line 12 via the first insulating film 124.
5, a semiconductor layer 126a formed on
and a source electrode 126s formed on the semiconductor layer 126a. The drain electrode 126d is connected to a nearby drain bus line 125. Drain bus line 125
And the TFT 126 are covered with the second insulating film 127.

【0022】また、2本のドレインバスライン125と
2本のゲートバスライン122によって囲まれる領域で
あって第2絶縁膜127の上にはITOよりなる画素電
極128が形成されている。その画素電極128は第2
絶縁膜127のホール(不図示)を通してソース電極1
26sに接続されている。容量バスライン123の電位
は任意の大きさに固定されている。ドレインバスライン
125の電位が変動すると、浮遊容量に起因する容量結
合により画素電極128の電位が変動する。図6の構成
では、画素電極128が補助容量を介して容量電極12
3に接続されているため、画素電極128の電位変動を
低減することができる。
A pixel electrode 128 made of ITO is formed on the second insulating film 127 in a region surrounded by the two drain bus lines 125 and the two gate bus lines 122. The pixel electrode 128 is the second
Source electrode 1 through a hole (not shown) of insulating film 127;
26s. The potential of the capacitance bus line 123 is fixed to an arbitrary magnitude. When the potential of the drain bus line 125 fluctuates, the potential of the pixel electrode 128 fluctuates due to capacitive coupling caused by stray capacitance. In the configuration of FIG. 6, the pixel electrode 128 is connected to the capacitance electrode 12 via the auxiliary capacitance.
3, the potential fluctuation of the pixel electrode 128 can be reduced.

【0023】図6において、TFT基板121に対向す
る対向基板131にはカラーフィルタ132、ブラック
マトリクス133、共通電極134、配向膜135が順
に形成されている。また、対向基板131とTFT基板
121の互いの対向面上には、それぞれ、Y方向に延在
するジグザク屈曲パターンを有する突起物130、13
6が形成されている。屈曲パターンの折れ曲がり角は概
ね90度である。
In FIG. 6, a color filter 132, a black matrix 133, a common electrode 134, and an alignment film 135 are sequentially formed on a counter substrate 131 facing the TFT substrate 121. Also, protrusions 130 and 13 having a zigzag bending pattern extending in the Y direction are provided on opposing surfaces of the opposing substrate 131 and the TFT substrate 121, respectively.
6 are formed. The bending angle of the bending pattern is approximately 90 degrees.

【0024】TFT基板121側の突起物130はX方
向に等間隔で配列され、その折れ曲がり点はゲートバス
ライン122のほぼ中央に配置されている。対向基板1
31側の突起物136は、TFT基板121側の突起物
130とほぼ同じ形状のパターンを有し、しかも、TF
T基板121の複数の突起物130の間のほぼ中央に位
置するように共通電極134の上に形成されている。
The protrusions 130 on the TFT substrate 121 side are arranged at equal intervals in the X direction, and the bending point is disposed substantially at the center of the gate bus line 122. Counter substrate 1
The protrusions 136 on the 31st side have a pattern of substantially the same shape as the protrusions 130 on the TFT substrate 121 side, and
It is formed on the common electrode 134 so as to be located substantially at the center between the plurality of protrusions 130 of the T substrate 121.

【0025】TFT基板121側の突起物130と画素
電極128は配向膜129に覆われ、対向基板131側
の突起物136もまた別な配向膜135に覆われてい
る。TFT基板121側の突起物130と対向基板13
1側の突起物136は、それぞれ画素電極128の縁と
45度の角度で交わる。また、TFT基板121と対向
基板131のうち液晶材料139を挟んでいない面に
は、それぞれ偏光板(不図示)が配置される。それらの
偏光板は、それらの偏向軸が突起物130.136の角
直線部分で45度で交わり、且つ、クロスニコルとなる
ように配置される。即ち、一方の偏光板の偏向軸は、図
のX方向に平行であり、他方の偏向軸は図のY方向に平
行である。
The projections 130 and the pixel electrodes 128 on the TFT substrate 121 side are covered with an alignment film 129, and the projections 136 on the counter substrate 131 side are also covered with another alignment film 135. The protrusion 130 on the TFT substrate 121 side and the counter substrate 13
The protrusions 136 on one side each intersect the edge of the pixel electrode 128 at an angle of 45 degrees. Further, a polarizing plate (not shown) is disposed on each of the surfaces of the TFT substrate 121 and the counter substrate 131 that do not sandwich the liquid crystal material 139. The polarizers are arranged such that their deflection axes intersect at 45 degrees at the angle linear portion of the projection 130.136 and cross Nicol. That is, the deflection axis of one polarizing plate is parallel to the X direction in the figure, and the other deflection axis is parallel to the Y direction in the figure.

【0026】TFT基板121と対向基板131は、互
いにある間隔を隔てて平行に配置され、それらの間隙に
は液晶材料139が充填されている。液晶材料139
は、上記したように負の誘電率異方性を有するものが採
用されている。突起物130、136は、液晶材料13
9の誘電率と同等或いはそれ以下の誘電率を有する材料
から形成されている。
The TFT substrate 121 and the counter substrate 131 are arranged in parallel at a certain interval from each other, and the gap therebetween is filled with a liquid crystal material 139. Liquid crystal material 139
As described above, those having a negative dielectric anisotropy are employed. The projections 130 and 136 are made of the liquid crystal material 13.
9 is formed from a material having a dielectric constant equal to or lower than the dielectric constant of No. 9.

【0027】次に、画素電極にスリットを設けた場合を
例に挙げて中間電圧を画素電極に印加した場合の液晶分
子Lの配向について説明する。図7は、図5に示した突
起物130の代わりに画素電極にスリットSを設けたT
FT基板上のゲートバスライン、ドレインバスライン、
容量バスライン及び画素電極128の配置関係を示す平
面図である。
Next, the orientation of the liquid crystal molecules L when an intermediate voltage is applied to the pixel electrode will be described with reference to an example in which a slit is provided in the pixel electrode. FIG. 7 is a cross-sectional view of a TFT having a slit S in a pixel electrode instead of the protrusion 130 shown in FIG.
A gate bus line, a drain bus line on the FT substrate,
FIG. 3 is a plan view showing an arrangement relationship between a capacitance bus line and a pixel electrode 128.

【0028】図7において、画素電極128aは、上側
の突起物136aの間を通る複数のスリットSによって
複数の領域に分割されている。それらの領域は、各スリ
ットSを横切るつなぎ部128bによって互いに導通し
ている。画素電極128aの中央近傍の2つのスリット
Sは、画素電極128aのエッジ部で互いに交わってい
る。
In FIG. 7, the pixel electrode 128a is divided into a plurality of regions by a plurality of slits S passing between upper protrusions 136a. These regions are connected to each other by a connecting portion 128b crossing each slit S. The two slits S near the center of the pixel electrode 128a cross each other at the edge of the pixel electrode 128a.

【0029】そして、画素電極128aに中間電圧を印
加すると。画素電極128a上の液晶分子Lは、画素電
極128aの面に対して傾斜する。図7において液晶分
子Lは、円錐で示され、その先鋭部はTFT基板側の液
晶分子の一端の位置を示し、その円錐のうち円面は対向
基板側の他端の位置を示している。その液晶分子Lの傾
斜方向は図4で示した原理によって4種類となる。
Then, assume that an intermediate voltage is applied to the pixel electrode 128a. The liquid crystal molecules L on the pixel electrode 128a are inclined with respect to the surface of the pixel electrode 128a. In FIG. 7, the liquid crystal molecules L are indicated by cones, and the sharp portions indicate the position of one end of the liquid crystal molecules on the TFT substrate side, and the circular surface of the cone indicates the position of the other end on the counter substrate side. The tilt directions of the liquid crystal molecules L are four types according to the principle shown in FIG.

【0030】以上説明したように、MVA方式は、誘電
率異方性が負の液晶を基板面に対してほぼ垂直に配向さ
せる方式であり、コントラストが高い上に、スイッチン
グ速度を低下させること無しに視覚特性が改善できるの
で、表示品質が良好である。しかも、ドメイン規制手段
を使用することにより、視野角特性を一層改善できる。
As described above, the MVA method is a method in which a liquid crystal having a negative dielectric anisotropy is oriented almost perpendicularly to the substrate surface, has a high contrast and does not lower the switching speed. Since the visual characteristics can be improved, the display quality is good. In addition, the use of the domain control means can further improve the viewing angle characteristics.

【0031】[0031]

【発明が解決しようとする課題】MVA方式の液晶表示
装置は、高画質で高信頼性、高生産性を実現できる。し
かし、もともとVA方式は、TN方式のような水平配向
型に比べて弱アンカリングであるため、電界の影響を受
けやすいという性質があり、MVA方式もそのような性
質を受け継いでいる。
The MVA type liquid crystal display device can realize high image quality, high reliability and high productivity. However, since the VA method is originally weakly anchored as compared with the horizontal alignment type such as the TN method, it has a property of being easily affected by an electric field, and the MVA method inherits such a property.

【0032】従って、図8(a),(b) に示すように、ゲー
トバスラインの電位Egc、ドレインバスラインの電位
(データ電圧)Egsの変動によって画素電極128周囲
の液晶分子Lの配向状態が変化する場合がある。そのよ
うな現象は、TN方式の場合にも同様に発生するが、T
N方式よりもVA方式の方が発生し易いと考えられる。
また、MVA方式特有の現象として、駆動その他の諸々
の条件によって突起物が帯電することがある。このと
き、ドレインバスライン、ゲートバスラインと交差する
部分の液晶配向が突起物の帯電の影響によっても変化す
る。
Therefore, as shown in FIGS. 8A and 8B, the alignment state of the liquid crystal molecules L around the pixel electrode 128 is caused by the fluctuation of the potential Egc of the gate bus line and the potential (data voltage) Egs of the drain bus line. May change. Such a phenomenon similarly occurs in the case of the TN method,
It is considered that the VA method is more likely to occur than the N method.
Further, as a phenomenon peculiar to the MVA method, a projection may be charged by driving or other various conditions. At this time, the liquid crystal alignment at a portion that intersects the drain bus line and the gate bus line also changes due to the influence of the charging of the protrusion.

【0033】画素周囲の配向が変化すると、それに応じ
て浮遊容量、例えばゲート・共通電極間容量Cgc、ゲー
ト・ソース間容量Cgs、ドレイン・共通電極間容量Cdc
等の値も変化する。その結果、容量結合により画素電極
126sの電位も変動する。通常は、補助容量によって
画素電極の電位変動を低減しているが、完全には補いき
れない場合がある。特に、高開口率化のために補助容量
を小さくした場合に発生しやすい。画素電極電位が変動
すると、フリッカとよばれるちらつきが画面に発生す
る。
When the orientation around the pixel changes, the stray capacitance, for example, the capacitance Cgc between the gate and the common electrode, the capacitance Cgs between the gate and the source, and the capacitance Cdc between the drain and the common electrode.
Etc. also change. As a result, the potential of the pixel electrode 126s also fluctuates due to capacitive coupling. Normally, the potential fluctuation of the pixel electrode is reduced by the auxiliary capacitance, but it may not be completely compensated. In particular, this is likely to occur when the auxiliary capacitance is reduced to increase the aperture ratio. When the pixel electrode potential fluctuates, flicker called flicker occurs on the screen.

【0034】画素電極電位の変動が完全に無くなる程度
に補助容量を大きくする手段もあるが、その分だけ開口
率が小さくなる。次に、MVA方式の液晶表示装置にお
ける残像の発生について説明する。液晶表示装置におけ
る残像の発生は、応答速度の異常が原因とされるが、こ
れは、上記した電極上の突起物やスリットの上でドメイ
ン制御方向が定まっていないために生じる。
Although there is a means for increasing the auxiliary capacitance to such an extent that the fluctuation of the pixel electrode potential is completely eliminated, the aperture ratio is reduced accordingly. Next, generation of an afterimage in the MVA liquid crystal display device will be described. The occurrence of an afterimage in the liquid crystal display device is caused by an abnormal response speed. This occurs because the domain control direction is not determined on the above-mentioned protrusion or slit on the electrode.

【0035】そのドメイン制御方向の不安定さはセル厚
のばらつきなどによって生じ、これにより残像が生じる
ような液晶表示装置は、不良品として出荷されない。長
時間残る残像の発生原因を調査した結果、次のことが明
らかになった。即ち、複数の突起又はスリットを電極に
形成した構造を採用した液晶表示装置において、図9
(a),(b) に示すように、表示を黒から白に変化させた時
のドメイン状態と、表示を中間調から白に変化させた時
のドメイン状態とに違いが見られる場合に、長時間残る
残像が発生することが分かった。
The instability in the domain control direction is caused by a variation in cell thickness and the like, and a liquid crystal display device that causes an afterimage is not shipped as a defective product. As a result of investigating the cause of the occurrence of an afterimage that remains for a long time, the following became clear. That is, in a liquid crystal display device employing a structure in which a plurality of protrusions or slits are formed in an electrode, FIG.
As shown in (a) and (b), when there is a difference between the domain state when the display is changed from black to white and the domain state when the display is changed from halftone to white, It has been found that an afterimage that remains for a long time occurs.

【0036】図9(a) において、表示を黒から白に変化
させた後のスリットS上のドメイン数は、画素電極12
8aの全てのつなぎ部128bとつなぎ部128bの中
間を境界にして分割されて6個存在する。これにより、
スリットS近傍の液晶分子Lは、スリットSの直線部分
に対して垂直方向に配向する。一方、図9(b) におい
て、黒、中間調、白の順に表示を変えた後のスリットS
上のドメイン数は、一部のつなぎ部128bを境にして
分割された2個又は4個である。これにより、つなぎ部
128bとその中間を境にしてドメインが変化しない領
域が存在し、その領域では、スリットS近傍の液晶分子
LはスリットSの直線部分に対して斜めに配向してい
る。
In FIG. 9A, the number of domains on the slit S after the display is changed from black to white is determined by the pixel electrode 12.
8a, and there are six pieces divided by the middle of all the connecting portions 128b and the connecting portion 128b. This allows
The liquid crystal molecules L near the slit S are aligned in a direction perpendicular to the linear portion of the slit S. On the other hand, in FIG. 9B, the slit S after changing the display in the order of black, halftone, and white.
The upper number of domains is two or four divided by a part of the connecting portion 128b. As a result, there is a region where the domain does not change from the connecting portion 128b to the middle of the connecting portion 128b. In this region, the liquid crystal molecules L near the slit S are obliquely aligned with respect to the linear portion of the slit S.

【0037】その原因の一つは、中間調表示では突起物
130若しくはスリットS上の液晶分子Lには十分に電
圧がかからないために、液晶分子Lは図10に示すよう
に基板面に対してほぼ垂直状態となっており、画素電極
128aのエッジの電界やこれに影響を受けた表示ドメ
インの配向の影響が、つなぎ部による配向制御手段の分
割箇所にまで及び、配向制御手段を分割したことによる
配向制御効果が十分機能しないためと考えられる。即
ち、中間表示の時に、スリットS若しくは突起物130
の上の液晶分子Lが垂直状態になると、それらの近傍の
液晶分子Lは画素電極128aのエッジの電界の影響を
受けてスリットS又は突起物130の直線部分に対して
傾斜配向してしまう。
One of the causes is that in the halftone display, a voltage is not sufficiently applied to the liquid crystal molecules L on the protrusions 130 or the slits S, and the liquid crystal molecules L are moved with respect to the substrate surface as shown in FIG. It is in a substantially vertical state, and the influence of the electric field at the edge of the pixel electrode 128a and the orientation of the display domain affected by the electric field extends to the portion where the alignment control means is divided by the joint portion, and the alignment control means is divided. It is considered that the effect of controlling the orientation due to the above does not function sufficiently. That is, at the time of the intermediate display, the slit S or the protrusion 130
When the liquid crystal molecules L in the vertical direction are in a vertical state, the liquid crystal molecules L in the vicinity thereof are tilted with respect to the linear portion of the slit S or the projection 130 under the influence of the electric field at the edge of the pixel electrode 128a.

【0038】これにより、中間調表示から白表示に移っ
た時に、図9(a) に示したのドメインが消えてと
のドメインがつながり、ついで、のドメインが消えて
とのドメインがつながり、この結果、図9(b) に示
すように、右上方向を向くドメイン同士がつながって左
下を向くドメインが消えてしまい、白表示の後のスリッ
トS上のドメインがとの2つに減少することにな
る。
Thus, when the display shifts from the halftone display to the white display, the domain shown in FIG. 9A disappears and the domain is connected, and then the domain disappears and the domain is connected. As a result, as shown in FIG. 9 (b), the domains facing the upper right are connected to each other and the domain facing the lower left disappears, and the domains on the slit S after the white display are reduced to two. Become.

【0039】残像発生の別な原因の1つとして、配向制
御手段の突起物130又はスリットSのパターンの屈曲
部が画素電極128aのエッジに配置されることが考え
られる。その屈曲部での液晶分子Lが取りうる配向状態
は、図11(a) 〜(c) に示す3種類のいずれかである。
ところが、画素電極128aのエッジによる配向の影響
を受けることによって、屈曲部での配向は図11(c) に
示す状態になり、その結果、図12の一点鎖線で囲んで
示すように、画素電極128aのエッジによる配向制御
方向が画素内方に広がる。これが、特に中間調表示の場
合のスリットS上のドメインの配向に影響を与えること
により、配向制御手段を分割したことによる配向制御効
果が十分機能しないものと考えられる。
As another cause of the occurrence of an afterimage, it is conceivable that the projection 130 of the alignment control means or the bent portion of the pattern of the slit S is arranged at the edge of the pixel electrode 128a. The alignment state of the liquid crystal molecules L at the bent portion is any one of the three types shown in FIGS. 11 (a) to 11 (c).
However, due to the influence of the orientation due to the edge of the pixel electrode 128a, the orientation at the bent portion is in the state shown in FIG. 11 (c). As a result, as shown by the dashed line in FIG. The alignment control direction by the edge of 128a spreads in the pixel. It is considered that this influences the orientation of the domain on the slit S particularly in the case of the halftone display, so that the orientation control effect by dividing the orientation control means does not function sufficiently.

【0040】また、TFT基板においては、複数の電極
が積層される領域、特に画素電極128aと容量電極
(容量バスライン)123は、図13(a),(b) に示すよ
うに、それらの間の絶縁膜を突き抜けて短絡が発生する
ことがある。このとき、配向制御手段としてスリットS
を用いて画素電極128aを複数の領域に分割し、且つ
それらの領域をつなぎ部128bによって電気的に接続
している構造の液晶表示装置では、図13(a),(b) のX
で示すように、画素電極128aの中で容量バスライン
218と短絡している領域のTFT126寄りのつなぎ
部128bを切断することにより、その短絡領域を他の
領域から切り離して画素内の液晶分子を部分的に駆動さ
せることができる。
In the TFT substrate, a region where a plurality of electrodes are stacked, in particular, a pixel electrode 128a and a capacitor electrode (capacitor bus line) 123 are arranged as shown in FIGS. 13 (a) and 13 (b). A short circuit may occur through the insulating film between them. At this time, the slit S
In a liquid crystal display device having a structure in which a pixel electrode 128a is divided into a plurality of regions by using a liquid crystal display and the regions are electrically connected by connecting portions 128b, X in FIGS. 13A and 13B is used.
As shown by, by cutting the connecting portion 128b near the TFT 126 in the region of the pixel electrode 128a that is short-circuited with the capacitor bus line 218, the short-circuited region is separated from other regions, and the liquid crystal molecules in the pixel are separated. It can be partially driven.

【0041】しかし、画素電極128aのうち容量バス
ライン123に短絡している領域が画素の中央に存在し
ているために、図13(a) の一点鎖線で示すように、画
素電極128aの半分以下の面積しか駆動できないこと
になり、この画素領域は点欠陥不良となって装置の歩留
まりを低下させる。本発明の目的は、補助容量の大きさ
を変えることなく画素電極の電位変動を低減し、フリッ
カを小さくすることができる液晶表示装置を提供するこ
とにある。
However, since the region of the pixel electrode 128a that is short-circuited to the capacitance bus line 123 exists at the center of the pixel, as shown by the dashed line in FIG. Only the following area can be driven, and this pixel region becomes a point defect and lowers the yield of the device. An object of the present invention is to provide a liquid crystal display device capable of reducing a fluctuation in potential of a pixel electrode and reducing flicker without changing the size of an auxiliary capacitor.

【0042】また、本発明の他の目的は、応答特性を改
善し、製造歩留まりを向上することができる液晶表示装
置と薄膜トランジスタ基板を提供することにある。
Another object of the present invention is to provide a liquid crystal display device and a thin film transistor substrate which can improve the response characteristics and the production yield.

【0043】[0043]

【課題を解決するための手段】(1)上記した課題は、
図24に例示するように、電極を有する一対の基板の少
なくとも一方に、複数の構成単位からなる線状の構造物
又は線状のスリットを設けて電圧印加時の液晶配向を制
御する垂直配向型の液晶表示装置において、前記構造物
又は前記電極内のスリットと一方の前記基板上の画素電
極のエッジとが交差する部分に、液晶分子がs=−1の
配向特異点を形成するための配向制御手段を設けたこと
を特徴とする液晶表示装置によって解決される。
Means for Solving the Problems (1) The above-mentioned problems are:
As illustrated in FIG. 24, at least one of a pair of substrates having electrodes is provided with a linear structure or a linear slit composed of a plurality of constituent units to control a liquid crystal alignment at the time of voltage application. In the liquid crystal display device, the liquid crystal molecules are aligned at a portion where the slit in the structure or the electrode and the edge of the pixel electrode on one of the substrates intersect to form an alignment singular point of s = -1. The problem is solved by a liquid crystal display device provided with control means.

【0044】また、上記した課題は、図26に例示する
ように、電極を有する一対の基板の少なくとも一方に、
複数の構成単位からなる線状の構造物又は線状のスリッ
トを設けて電圧印加時の液晶配向を制御する垂直配向型
の液晶表示装置において、前記基板の一方に形成された
前記構造物又は前記スリットと、前記基板の他方に形成
された画素電極のエッジとが交差する部分に、液晶分子
がs=+1の配向特異点を形成するための配向制御手段
を配置することを特徴とする液晶表示装置によって解決
される。
Further, the above-mentioned problem is caused by at least one of a pair of substrates having electrodes as shown in FIG.
In a vertical alignment type liquid crystal display device in which a linear structure composed of a plurality of constituent units or a linear slit is provided to control liquid crystal alignment when voltage is applied, the structure or the structure formed on one of the substrates A liquid crystal display characterized in that an alignment control means for forming an alignment singular point where liquid crystal molecules are s = + 1 is arranged at a portion where a slit and an edge of a pixel electrode formed on the other side of the substrate intersect. Solved by the device.

【0045】また、上記した課題は、図28に例示する
ように、電極を有する一対の基板の少なくとも一方に、
屈曲部を備えた複数の構成単位からなる線状の構造物又
は線状のスリットを設けて電圧印加時の液晶配向を制御
する垂直配向型の液晶表示装置において、画素電極を有
する一方の前記基板上の前記構造物又は前記スリットの
前記屈曲部は、前記画素電極のエッジの上から外れてい
ることを特徴とする液晶表示装置によって解決される。
Further, the above-described problem is caused by at least one of a pair of substrates having electrodes as illustrated in FIG.
In a vertical alignment type liquid crystal display device in which a linear structure or a linear slit including a plurality of constituent units having a bent portion is provided to control liquid crystal alignment when voltage is applied, one of the substrates having a pixel electrode The liquid crystal display device is characterized in that the bent portion of the upper structure or the slit is off the edge of the pixel electrode.

【0046】また、上記した課題は、図29に例示する
ように、電極を有する一対の基板の少なくとも一方に、
屈曲部を備えた複数の構成単位からなる線状の構造物又
は線状のスリットを設けて電圧印加時の液晶配向を制御
する垂直配向型の液晶表示装置において、一方の前記基
板上の前記画素電極に対向して、他方の前記基板に配置
される前記構造物又は前記スリットの屈曲部は、前記画
素電極のエッジの上には配置されないことを特徴とする
液晶表示装置により解決される。
Further, the above-mentioned problem is caused by at least one of a pair of substrates having electrodes as shown in FIG.
In a vertical alignment type liquid crystal display device in which a linear structure or a linear slit including a plurality of constituent units having a bent portion is provided to control liquid crystal alignment when voltage is applied, the pixel on one of the substrates The liquid crystal display device is characterized in that the bent portion of the structure or the slit disposed on the other substrate facing the electrode is not disposed on the edge of the pixel electrode.

【0047】また、上記した課題は、図30に例示する
ように、第1の基板上に形成された蓄積容量形成用電極
と、前記第1の基板上に形成された能動素子と、前記能
動素子に接続されて前記第1の基板上に形成され、且つ
スリットによって少なくとも3つの領域に分割された画
素電極とを備え、前記画素電極の3つの前記領域のうち
の一つの領域から別の領域への電気的接続が、経由する
前記領域の異なる複数の経路を持つことを特徴とする薄
膜トランジスタ基板により解決される。
Further, as illustrated in FIG. 30, the above-described problems are caused by a storage capacitor forming electrode formed on a first substrate, an active element formed on the first substrate, and an active element formed on the first substrate. A pixel electrode connected to the element and formed on the first substrate and divided into at least three regions by a slit, wherein one region of the three regions of the pixel electrode is different from another region The electrical connection to the thin-film transistor substrate has a plurality of different routes in the region through which the thin film transistor substrate passes.

【0048】上記した課題は、前記薄膜トランジスタ基
板を有する液晶表示装置によって解決される。上記した
課題は、前記薄膜トランジスタ基板を有する前記いずれ
かの液晶表示装置によって解決される。次に、本発明の
作用について説明する。
The above-mentioned problem is solved by a liquid crystal display device having the thin film transistor substrate. The above-mentioned problem is solved by any one of the liquid crystal display devices having the thin film transistor substrate. Next, the operation of the present invention will be described.

【0049】本発明は、ドメイン規制手段として用いら
れる電極上の構造物と電極内のスリットの少なくとも一
方を有する液晶表示装置において、それらの構造物又は
スリットの延長線が画素電極のエッジに交差する部分の
近傍で、液層分子がs=−1又はs=+1となるような
配向特異点を形成している。液晶分子が本発明を適用し
た場合のスリット上のドメインの変化は、例えば図31
(a) に示すように、黒表示から白表示に変化させた時に
は、つなぎ部により分断されたスリット上のドメインの
数は〜の8個である。また、図31(a)によれば、
従来技術を示す図9(a) に比べてとのドメイン数が
増える。これは、画素電極のエッジにs=−1の配向ベ
クトルの特異点が形成されるためである。また、黒表示
から中間調表示を経て白表示に変化した時には、図31
(b) に示すように、とのドメインがつながりのド
メインが消える。即ち、図9(a) に比べてスリット上の
ドメイン変化は画素電極のエッジ近傍でのごく僅かなレ
ベルに抑えられている。
According to the present invention, in a liquid crystal display device having at least one of a structure on an electrode used as a domain regulating means and a slit in the electrode, an extension of the structure or the slit intersects the edge of the pixel electrode. In the vicinity of the portion, a liquid crystal layer forms an orientation singularity such that s = -1 or s = + 1. The change of the domain on the slit when the liquid crystal molecules are applied to the present invention is shown in FIG.
As shown in (a), when the display is changed from black display to white display, the number of domains on the slit divided by the connecting portion is eight. According to FIG. 31 (a),
The number of domains increases as compared with FIG. 9A showing the prior art. This is because a singular point of the orientation vector of s = -1 is formed at the edge of the pixel electrode. When the display changes from black display to white display through halftone display, FIG.
As shown in (b), the domain connected to the domain disappears. That is, the domain change on the slit is suppressed to a very small level near the edge of the pixel electrode as compared with FIG. 9A.

【0050】これにより、黒表示から白表示に応答させ
時の白と、中間調表示から白に応答させた時の白とのド
メイン状態の違いを目立たないレベルに小さくすること
ができ、ドメインの変化を残像として認識できないレベ
ルに低減することができた。本発明は、配向制御手段が
複数の構成単位から形成されているパネルに組み合わせ
て適用することによって、はじめて高い効果が得られ
る。単に画素電極のエッジのみに構造物若しくはスリッ
ト上のドメイン制御手段を設けただけでは、画素電極の
中央付近のドメインが制御できないために残像が発生し
てしまう。さらに、中間調表示から白応答時において
は、画素電極のエッジの制御手段が効かなくなるため、
画素電極内で構造物又はスリット上のドメインの制御が
全くできなくなって残像が発生する。
As a result, the difference in the domain state between white when responding from black display to white display and white when responding to white from halftone display can be reduced to an inconspicuous level. The change can be reduced to a level that cannot be recognized as an afterimage. According to the present invention, a high effect can be obtained only when the orientation control means is applied in combination with a panel formed from a plurality of constituent units. Simply providing a domain control means on a structure or a slit only at the edge of the pixel electrode cannot control the domain near the center of the pixel electrode, resulting in an afterimage. Further, in the white response from the halftone display, since the control means of the edge of the pixel electrode becomes ineffective,
In the pixel electrode, the structure or the domain on the slit cannot be controlled at all, and an afterimage occurs.

【0051】また、本発明では、画素電極のエッジによ
る電界が屈曲部に与える影響を排除するようにしたの
で、画素電極エッジ近傍において、構造物又はスリット
本来の配向制御とは異なる配向状態の発生を低減できる
ことで、残像を無くすことができる。さらに、本発明で
は、画素電極の電気的接続経路として、蓄積容量形成用
電極と容量を形成している領域を介する経路と、介さな
い経路の2系統設けている。これにより、蓄積容量形成
用電極と画素電極との電気的短絡が生じた場合、容量を
形成している領域を電気的に他の領域から切断すること
によって、その他の領域を液晶分子が駆動可能な領域と
して用いることができる。この画素は、その短絡が生じ
ていない正常な場合に比べて表示特性が若干異なるが、
個数や場所によっては表示不良の規格をクリアすること
もある程度の特性の違いであるため、TFT基板の歩留
まりの改善が図れる。 (2)上記した課題は、図14〜図22に例示するよう
に、基板表面に垂直配向処理を施した第1及び第2の二
枚の基板の間に誘電率異方性が負の液晶を挟持し、前記
液晶の配向が、電圧無印加時にはほぼ垂直に、所定の電
圧を印加した時にはほぼ水平となり、前記所定の電圧よ
り小さい電圧を印加した時には斜めになる配向の液晶表
示装置において、前記第1の基板に設けられ、前記所定
の電圧より小さい電圧を印加した時に前記液晶が斜めに
なる配向方向を規制する第1のドメイン規制手段と、前
記第2の基板に設けられ、前記所定の電圧より小さい電
圧を印加した時に前記液晶が斜めになる配向方向を規制
する第2のドメイン規制手段と、前記第1のドメイン規
制手段は、少なくとも、前記第1の基板の電極上に設け
られ、前記第1の基板の前記液晶との接触面の一部を斜
面にする前記液晶の層の方へ突き出る誘電体の突起と、
前記第1の基板又は前記第2の基板のうちの前記液晶を
挟持する側の面の上に間隔を置いて形成された複数の第
1のバスラインと、前記第1のバスラインに交差し、且
つ前記第1のバスラインの上方で間隔をおいて形成され
た複数の第2のバスラインと、前記第1のバスラインと
前記第2のバスラインによって区画される領域に形成さ
れた画素電極と、前記画素電極と前記第1のバスライン
の間の領域の少なくとも一部に対応する部分であって、
前記第1の基板と前記第2の基板の少なくとも一方に形
成された前記突起と異なる誘電体構造物とを有すること
を特徴とする液晶表示装置によって解決される。
Further, in the present invention, the influence of the electric field due to the edge of the pixel electrode on the bent portion is eliminated. Therefore, in the vicinity of the pixel electrode edge, an alignment state different from the original alignment control of the structure or the slit is generated. Can be reduced, the afterimage can be eliminated. Further, in the present invention, two systems are provided as an electrical connection path of the pixel electrode, a path through a region where a storage capacitor forming electrode and a capacitor are formed, and a path not through. As a result, when an electrical short circuit occurs between the storage capacitor forming electrode and the pixel electrode, the liquid crystal molecules can be driven in the other region by electrically disconnecting the region forming the capacitor from the other region. Area. This pixel has slightly different display characteristics than the normal case where the short circuit does not occur.
Clearing the display defect standard is a certain difference in the characteristics depending on the number and locations, so that the yield of the TFT substrate can be improved. (2) As described above, as shown in FIGS. 14 to 22, a liquid crystal having a negative dielectric anisotropy between a first substrate and a second substrate having a vertical alignment treatment applied to the substrate surface. In the liquid crystal display device, the orientation of the liquid crystal is substantially vertical when no voltage is applied, becomes almost horizontal when a predetermined voltage is applied, and becomes oblique when a voltage smaller than the predetermined voltage is applied. A first domain regulating means provided on the first substrate for regulating an alignment direction in which the liquid crystal is inclined when a voltage smaller than the predetermined voltage is applied, and a first domain regulating means provided on the second substrate, A second domain regulating unit that regulates an alignment direction in which the liquid crystal becomes oblique when a voltage smaller than the voltage is applied, and the first domain regulating unit is provided at least on an electrode of the first substrate. , The first The projection of the dielectric protruding towards the liquid crystal layer to a part of the contact surface between the liquid crystal plate on the slope,
A plurality of first bus lines formed at intervals on a surface of the first substrate or the second substrate that sandwiches the liquid crystal, intersecting the first bus line; A plurality of second bus lines formed at intervals above the first bus line; and pixels formed in a region defined by the first bus line and the second bus line. An electrode, a portion corresponding to at least a part of a region between the pixel electrode and the first bus line,
The problem is solved by a liquid crystal display device having a dielectric structure different from the protrusion formed on at least one of the first substrate and the second substrate.

【0052】次に、本発明の作用について説明する。本
発明によれば、互いに交差するゲートバスライン(第1
のバスライン)と画素電極の間の領域、又はドレインバ
スライン(第2のバスライン)と画素電極の間の領域に
誘電体構造物を配置した。これにより、画素電極とバス
ラインの間の誘電率は誘電体構造物によって固定される
ので、それらの間の浮遊容量変動は抑制される。
Next, the operation of the present invention will be described. According to the present invention, the gate bus lines (the first
The dielectric structure was disposed in a region between the pixel electrode and the region between the drain bus line (second bus line) and the pixel electrode. This allows the dielectric constant between the pixel electrode and the bus line to be fixed by the dielectric structure, so that the variation in stray capacitance between them is suppressed.

【0053】また、誘電体構造物がバスラインの上にも
形成されることにより、誘電体構造物の上の液晶層が薄
くなってその液晶層の液晶分子が垂直の配向から動きに
くくなり、印加電圧が変化しても液晶分子が傾斜しにく
くなって浮遊容量変動が非常に小さくなる。しかも、バ
スラインの上方の浮遊容量は誘電体構造により固定され
る成分が大きくなるので、その浮遊容量の変動は少なく
なる。
Further, since the dielectric structure is also formed on the bus line, the liquid crystal layer on the dielectric structure is thinned, and the liquid crystal molecules of the liquid crystal layer are less likely to move from the vertical orientation. Even if the applied voltage changes, the liquid crystal molecules hardly tilt, and the fluctuation of the stray capacitance becomes very small. In addition, the stray capacitance above the bus line has a large component fixed by the dielectric structure, so that the fluctuation of the stray capacitance is reduced.

【0054】以上のように、浮遊容量の変動が抑制され
ると、画素電位が一定となってフリッカの発生が防止さ
れる。しかも、容量の変動を抑えるための容量バスライ
ンの幅を狭くして開口率を上げることが可能になる。
As described above, when the fluctuation of the stray capacitance is suppressed, the pixel potential becomes constant and the occurrence of flicker is prevented. In addition, it is possible to increase the aperture ratio by reducing the width of the capacitance bus line for suppressing the fluctuation of the capacitance.

【0055】[0055]

【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。 (第1の実施の形態)図14は、本発明の第1実施形態
に係るMVA方式の液晶表示装置の1画素の絶縁膜、誘
電体突起を除いたTFT基板の平面状態を示している。
図15は、図14に示したTFT基板上に誘電体突起を
形成した状態を示す平面図である。図16は、図15の
II−II線断面図、図17は図15のIII-III 線断面図、
図18は、図15のIV-IV 線断面図である。
Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIG. 14 shows a planar state of a TFT substrate excluding an insulating film and a dielectric protrusion of one pixel of an MVA type liquid crystal display device according to a first embodiment of the present invention.
FIG. 15 is a plan view showing a state where dielectric protrusions are formed on the TFT substrate shown in FIG. FIG.
FIG. 17 is a sectional view taken along the line III-III in FIG.
FIG. 18 is a sectional view taken along line IV-IV of FIG.

【0056】図14において、TFTが形成される第1
のガラス基板(TFT基板)1の上には、X方向(図中
横方向)に延在する複数のゲートバスライン2がY方向
(図中縦方向)に間隔をおいて形成されている。また、
各ゲートバスライン2の間にはX方向に延在する容量バ
スライン(蓄積容量形成用電極)3が形成されている。
その容量バスライン3からは後述するドレインバスライ
ンの一部に対向する補助容量支線3aがゲートバスライ
ン2に接触しない程度の長さでY方向に延在されてい
る。
In FIG. 14, a first TFT on which a TFT is formed is shown.
A plurality of gate bus lines 2 extending in the X direction (horizontal direction in the figure) are formed on the glass substrate (TFT substrate) 1 at an interval in the Y direction (vertical direction in the figure). Also,
Between each gate bus line 2, a capacitor bus line (storage capacitor forming electrode) 3 extending in the X direction is formed.
From the capacitance bus line 3, an auxiliary capacitance branch line 3 a facing a part of a drain bus line described later extends in the Y direction with a length that does not contact the gate bus line 2.

【0057】ゲートバスライン2と容量バスライン3と
補助容量支線3aは、同時に形成される。即ち、第1の
ガラス基板1の上に、厚さ100nmのアルミニウム膜
と厚さ50nmのチタン膜をスパッタリングにより形成
した後に、それらの膜をフォトリソグラフィー法により
パターニングすることによってゲートバスライン2、容
量バスライン3及び補助容量支線3aが形成される。そ
のパターニングには、BCl3とCl2 の混合ガスを用いた反
応性イオンエッチング(RIE)法が用いられる。
The gate bus line 2, the capacitance bus line 3, and the auxiliary capacitance branch line 3a are formed simultaneously. That is, an aluminum film having a thickness of 100 nm and a titanium film having a thickness of 50 nm are formed on the first glass substrate 1 by sputtering, and then these films are patterned by photolithography to form the gate bus line 2 and the capacitor. The bus line 3 and the auxiliary capacitance branch line 3a are formed. For the patterning, a reactive ion etching (RIE) method using a mixed gas of BCl 3 and Cl 2 is used.

【0058】ゲートバスライン2と容量バスライン3
は、図16に示すように、プラズマ励起型化学気相成長
(PE−CVD)法によって形成された厚さ400nm
の窒化シリコンよりなるゲート絶縁膜4によって覆わ
れ、このゲート絶縁膜4上には、Y方向に延在する複数
のドレインバスライン5がX方向に間隔をおいて形成さ
れている。
Gate bus line 2 and capacitance bus line 3
Is, as shown in FIG. 16, a 400 nm-thick film formed by plasma-enhanced chemical vapor deposition (PE-CVD).
A plurality of drain bus lines 5 extending in the Y direction are formed on the gate insulating film 4 at intervals in the X direction.

【0059】ゲートバスライン2とドレインバスライン
5の交差部分の近傍には、能動素子としてTFT(薄膜
トランジスタ)6が形成されている。そのTFT6は、
図17に示すように、ゲートバスライン5の一部を跨ぐ
領域にゲート絶縁膜4を介して形成された活性層6a
と、ゲートバスライン5の一側方の活性層6aの上に形
成されたドレイン電極6dと、ゲートバスライン5の他
側方の活性層6aの上に形成されたソース電極6sを有
しており、ドレイン電極6dは近くのドレインバスライ
ン5に接続されている。
In the vicinity of the intersection between the gate bus line 2 and the drain bus line 5, a TFT (thin film transistor) 6 is formed as an active element. The TFT 6 is
As shown in FIG. 17, an active layer 6a formed via a gate insulating film 4 in a region straddling a part of the gate bus line 5
And a drain electrode 6d formed on the active layer 6a on one side of the gate bus line 5, and a source electrode 6s formed on the active layer 6a on the other side of the gate bus line 5. The drain electrode 6d is connected to the nearby drain bus line 5.

【0060】ドレイン電極6dとソース電極6sは、活
性層6aのチャネル領域の上に形成されたチャネル保護
膜6bの上で分離されている。そのチャネル保護膜6b
は、次のような方法によって形成される。即ち、活性層
6aとゲート絶縁膜4の上に、窒化シリコン膜をPE−
CVD法により140nmの厚さに窒化シリコン膜の形
成した後に、その窒化シリコン膜の上にフォトレジスト
(感光性樹脂)を塗布する。そして、フォトレジストを
露光、現像してレジストパターンが形成される。その露
光処理は、ゲートバスライン2を露光マスクに用いてガ
ラス基板1の下面からフォトレジストに露光光を照射す
る第1の露光工程と、通常の露光マスクを用いてガラス
基板1の上面からフォトレジストに露光光を照射する第
2の露光工程とを有している。これにより、ゲートバス
ライン5の縁によってレジストパターンの縁が画定され
る。そして、そのようなレジストパターンに覆われない
領域の窒化シリコン膜を緩衝フッ酸を用いたウェット法
又はフッ酸系ガスを用いたRIE法によりエッチングす
ると、窒化シリコン膜よりなるチャネル保護膜6bが形
成されることになる。
The drain electrode 6d and the source electrode 6s are separated on a channel protective film 6b formed on the channel region of the active layer 6a. The channel protective film 6b
Is formed by the following method. That is, a silicon nitride film is formed on the active layer 6a and the gate insulating film 4 by PE-
After a silicon nitride film is formed to a thickness of 140 nm by a CVD method, a photoresist (photosensitive resin) is applied on the silicon nitride film. Then, the photoresist is exposed and developed to form a resist pattern. The exposure process includes a first exposure step of irradiating the photoresist with exposure light from the lower surface of the glass substrate 1 using the gate bus line 2 as an exposure mask, and a photolithography process from the upper surface of the glass substrate 1 using a normal exposure mask. A second exposure step of irradiating the resist with exposure light. Thus, the edge of the resist pattern is defined by the edge of the gate bus line 5. When the silicon nitride film in a region not covered with such a resist pattern is etched by a wet method using buffered hydrofluoric acid or an RIE method using a hydrofluoric acid-based gas, a channel protective film 6b made of a silicon nitride film is formed. Will be done.

【0061】なお、活性層6aは、ゲート絶縁膜4上に
PE−CVD法により形成された厚さ30nmのノンド
ープアモルファスシリコン膜をパターニングすることに
より形成される。また、ソース電極6sとドレイン電極
6dとドレインバスライン5は、ともに厚さ30nmの
+ 型アモルファスシリコン膜、厚さ20nmのチタン
膜、厚さ75nmのアルミニウム膜及び厚さ80nmの
チタン膜をゲート絶縁膜4及びチャネル保護膜6bの上
に順に形成した後に、これらの膜を1枚のマスクを用い
てパターニングすることにより形成される。そのエッチ
ングは、BCl3とCl2 の混合ガスを用いたRIE法によっ
ている。そのエッチングの際にチャネル保護膜6bは、
エッチング停止膜として機能する。
The active layer 6a is formed by patterning a 30-nm-thick non-doped amorphous silicon film formed on the gate insulating film 4 by the PE-CVD method. The source electrode 6s, the drain electrode 6d, and the drain bus line 5 are each formed of a 30 nm-thick n + -type amorphous silicon film, a 20-nm-thick titanium film, a 75-nm-thick aluminum film, and a 80-nm-thick titanium film. After the layers are sequentially formed on the insulating film 4 and the channel protection film 6b, these films are patterned by using one mask. The etching is performed by an RIE method using a mixed gas of BCl 3 and Cl 2 . At the time of the etching, the channel protective film 6b
Functions as an etching stop film.

【0062】TFT6とドレインバスライン5は、酸化
シリコン又は窒化シリコンよりなる保護絶縁膜7によっ
て覆われている。また、保護絶縁膜7の上であって2本
のドレインバスライン5と2本のゲートバスライン2に
よって囲まれる領域には、厚さ70nmのITOよりな
る透明な画素電極8が形成されている。ITO膜のパタ
ーニングは、シュウ酸系のエッチャントを用いたウェッ
トエッチング法を用いて行われる。
The TFT 6 and the drain bus line 5 are covered with a protective insulating film 7 made of silicon oxide or silicon nitride. In a region on the protective insulating film 7 and surrounded by the two drain bus lines 5 and the two gate bus lines 2, a transparent pixel electrode 8 made of ITO having a thickness of 70 nm is formed. . Patterning of the ITO film is performed by a wet etching method using an oxalic acid-based etchant.

【0063】その画素電極8は、保護絶縁膜7のホール
7aを通してソース電極6sに接続されている。保護絶
縁膜7と画素電極8の上には、図14に示す二点鎖線で
示す位置に、Y方向に延在するジグザクな屈曲パターン
を有する絶縁性の突起物10がX方向に等間隔で形成さ
れている。その屈曲パターンの折れ曲がり角は概ね90
度であり、その折れ曲がり点はゲートバスライン2のほ
ぼ中央に配置されている。その突起物10の側面は基板
面に対して傾斜している。
The pixel electrode 8 is connected to the source electrode 6s through the hole 7a of the protective insulating film 7. On the protective insulating film 7 and the pixel electrode 8, insulating protrusions 10 having a zigzag bending pattern extending in the Y direction are arranged at regular intervals in the X direction at positions indicated by two-dot chain lines in FIG. Is formed. The bending angle of the bending pattern is approximately 90
The bending point is located at substantially the center of the gate bus line 2. The side surface of the projection 10 is inclined with respect to the substrate surface.

【0064】また、保護絶縁膜7の上には、図15〜図
18に示すように、ゲートバスライン2とドレインバス
ライン5と画素電極8のそれぞれの間に介在される誘電
体構造物11が形成されている。そのような誘電体構造
物11と突起物10は、例えば次のような方法によって
形成される。
As shown in FIGS. 15 to 18, the dielectric structure 11 interposed between the gate bus line 2, the drain bus line 5, and the pixel electrode 8 is formed on the protective insulating film 7. Are formed. Such a dielectric structure 11 and the projection 10 are formed, for example, by the following method.

【0065】即ち、保護絶縁膜7と画素電極8の上に、
高感度のネガ型レジストと低感度ネガ型レジストを順に
塗布する。そして、第1の露光によって屈曲パターンの
潜像を高感度ネガ型レジストに形成する。第1の露光で
は、低感度ネガ型レジストを露光しないような露光量に
設定される。続いて、低感度ネガ型レジストのうちゲー
トバスライン2とドレインバスライン5とその周辺の領
域に露光光を照射して潜像を形成する。例えば、1つの
画素領域において少なくともゲートバスライン2の上か
ら画素電極8の縁に至る領域とドレインバスライン5と
画素電極8の縁に至る領域に露光光を照射する。この低
感度ネガ型レジストの露光によって高感度のネガ型レジ
ストも同時に同じパターンで露光される。なお、感度の
異なるレジストであっても実質的には同じ誘電体材料と
いえる。
That is, on the protective insulating film 7 and the pixel electrode 8,
A high-sensitivity negative resist and a low-sensitivity negative resist are sequentially applied. Then, a latent image having a bent pattern is formed on the high-sensitivity negative resist by the first exposure. In the first exposure, the exposure amount is set so as not to expose the low-sensitivity negative resist. Subsequently, the gate bus line 2, the drain bus line 5, and the peripheral area of the low-sensitivity negative resist are irradiated with exposure light to form a latent image. For example, in one pixel region, at least a region extending from above the gate bus line 2 to the edge of the pixel electrode 8 and a region reaching the edge of the drain bus line 5 and the pixel electrode 8 are irradiated with exposure light. By exposing the low-sensitivity negative resist, the high-sensitivity negative resist is simultaneously exposed in the same pattern. It should be noted that resists having different sensitivities can be said to be substantially the same dielectric material.

【0066】この後に、低感度ネガ型レジストと高感度
ネガ型レジストを同時に現像してパターンを形成する
と、図15に示すようなL字の誘電体構造物11と屈曲
パターンの突起物10が一体となって形成される。この
場合、突起物10は高感度ネガ型レジストから構成さ
れ、誘電体構造物は低感度レジストと高感度ネガ型レジ
ストの双方から構成されることになるので、誘電体構造
物11は突起物10よりも厚くなる。
Thereafter, when the low-sensitivity negative resist and the high-sensitivity negative resist are simultaneously developed to form a pattern, the L-shaped dielectric structure 11 and the bent-pattern projection 10 as shown in FIG. It is formed as In this case, the projections 10 are composed of a high-sensitivity negative resist, and the dielectric structure is composed of both a low-sensitivity resist and a high-sensitivity negative resist. Thicker than

【0067】なお、上記した例では誘電体構造物11と
突起物10の高さを異ならせているが、同じ高さにすれ
ば上記した感光性レジストは1層でたりるので、従来と
全く同じ工数で上記した構造を実現できることになる。
例えば、誘電体構造物11と突起物10のの膜厚を1μ
m以上とする。そのような突起物10と誘電体構造物1
1は、画素電極8と保護絶縁膜7とともに樹脂よりなる
配向膜9によって覆われる。その配向膜9は、垂直配向
となっている。
In the above-described example, the height of the dielectric structure 11 and the height of the projection 10 are different. However, if the height is the same, the photosensitive resist described above has only one layer. The above structure can be realized with the same man-hour.
For example, the film thickness of the dielectric structure 11 and the protrusion 10 is 1 μm.
m or more. Such protrusions 10 and dielectric structure 1
1 is covered with an alignment film 9 made of resin together with the pixel electrode 8 and the protective insulating film 7. The alignment film 9 has a vertical alignment.

【0068】次に、第1のガラス基板1に対向する対向
基板について説明する。対向基板は図16に示すような
第2のガラス基板12からなり、その上には赤(R)、
緑(G)、青(B)のカラーフィルタ膜13が形成され
ている。また、カラーフィルタ膜13の上には、ゲート
バスライン2とドレインバスライン5と容量バスライン
3に対向するパターンを有するブラックマトリクス14
が形成されている。さらに、カラーフィルタ膜13の上
には、ブラックマトリクス14を覆うITOよりなる透
明な共通電極15が形成されている。
Next, an opposing substrate opposing the first glass substrate 1 will be described. The opposing substrate is composed of a second glass substrate 12 as shown in FIG. 16, on which red (R),
Green (G) and blue (B) color filter films 13 are formed. On the color filter film 13, a black matrix 14 having a pattern facing the gate bus line 2, the drain bus line 5, and the capacitance bus line 3 is provided.
Are formed. Further, a transparent common electrode 15 made of ITO is formed on the color filter film 13 to cover the black matrix 14.

【0069】その共通電極15の上には、ジグザグな屈
曲パターンを有する突起物16が形成されている。その
突起物16は、図14の二点鎖線で示すように、第1の
ガラス基板1の上の複数本の突起物10のほぼ中央を通
る位置に配置されている。なお、第1のガラス基板1側
の突起物10と第2のガラス基板12側の突起物16
は、それぞれ画素電極8の縁と45度の角度で交わる。
A projection 16 having a zigzag bending pattern is formed on the common electrode 15. The protrusions 16 are arranged at positions passing through substantially the centers of the plurality of protrusions 10 on the first glass substrate 1 as shown by a two-dot chain line in FIG. The projections 10 on the first glass substrate 1 side and the projections 16 on the second glass substrate 12 side
Intersect with the edge of the pixel electrode 8 at an angle of 45 degrees.

【0070】さらに、対向電極15の上には、突起物1
6を覆う配向膜17が形成されている。その配向膜17
は、垂直配向となっている。以上のような第1のガラス
基板1と第2のガラス基板12は、配向膜9,17を内
側にして互いに所定の距離をおいて張り合わされ、それ
らの配向膜9,17の間には負の誘電率異方性を有する
液晶材料18が充填されている。その液晶材料18内の
液晶分子は、共通電極15と画素電極8の間に電圧を印
加していない状態では、基板面に対して垂直に配向して
いる。また、画素電極8と共通電極15の間に中間電圧
を印加した状態では、液晶分子が突起物10,16のパ
ターンの直線部分とほぼ直角な方向を向いて傾斜する。
Further, the projection 1 is provided on the counter electrode 15.
6 is formed. The alignment film 17
Have a vertical orientation. The first glass substrate 1 and the second glass substrate 12 as described above are adhered at a predetermined distance from each other with the alignment films 9 and 17 inside, and a negative gap is provided between the alignment films 9 and 17. The liquid crystal material 18 having the dielectric anisotropy of? The liquid crystal molecules in the liquid crystal material 18 are oriented perpendicular to the substrate surface when no voltage is applied between the common electrode 15 and the pixel electrode 8. When an intermediate voltage is applied between the pixel electrode 8 and the common electrode 15, the liquid crystal molecules are inclined in a direction substantially perpendicular to the linear portions of the pattern of the protrusions 10 and 16.

【0071】なお、突起物10、16は、液晶材料18
の比誘電率と同等或いはそれ以下の誘電率を有する材料
から形成されていることが望ましい。第1のガラス基板
1の外側の面には第1の偏光板21が配置され、また、
第2のガラス基板12の外側の面には第2の偏光板22
が配置されており、第1の偏光板21と第2の偏光板2
2の配置はクロスニコルであり、基板を垂直から見た状
態で第1及び第2の偏光板21,22の偏向軸と突起物
10,16のパターンの直線部とが45度の角度で交わ
っている。
The projections 10 and 16 correspond to the liquid crystal material 18.
It is desirable to be formed from a material having a dielectric constant equal to or less than the relative dielectric constant of. A first polarizing plate 21 is disposed on an outer surface of the first glass substrate 1, and
A second polarizing plate 22 is provided on the outer surface of the second glass substrate 12.
Are disposed, and the first polarizing plate 21 and the second polarizing plate 2
The arrangement of 2 is crossed Nicols, and the deflection axes of the first and second polarizing plates 21 and 22 intersect with the linear portions of the patterns of the projections 10 and 16 at an angle of 45 degrees when the substrate is viewed from the vertical. ing.

【0072】上記した実施形態において、画素電極8と
ゲートバスライン2、ドレインバスライン5の間をそれ
ぞれ誘電体構造物11で覆った構造になっている。これ
により、ゲートバスライン2の上の配向膜9と共通電極
15上の配向膜17とのギャップが狭くなり、液晶分子
に対する配向膜の規制力が強くなる。しかも、ゲートバ
スライン2と共通電極15の間において、誘電体構造物
11によって電圧降下が発生し、液晶層に加わる電圧も
低下する。
In the above-described embodiment, the structure is such that the dielectric structure 11 covers the area between the pixel electrode 8 and the gate bus line 2 and the drain bus line 5, respectively. As a result, the gap between the alignment film 9 on the gate bus line 2 and the alignment film 17 on the common electrode 15 is reduced, and the regulating force of the alignment film on the liquid crystal molecules is increased. In addition, a voltage drop occurs between the gate bus line 2 and the common electrode 15 due to the dielectric structure 11, and the voltage applied to the liquid crystal layer also decreases.

【0073】これらの結果、ゲートバスライン2の上方
で液晶分子Lは、図19(a),(b) に示すように、配向膜
9,17による垂直配向規制が強くなり、傾斜し難くな
る。これにより、液晶分子Lの配向方向が周囲の電界の
変動を受けにくくなり、浮遊容量の変動を小さくする。
また、誘電体構造物11の比誘電率は、2〜5程度で変
動せずに一定であり、液晶の比誘電率より小さい場合が
多く、例えば3.2のものを用いる。MVA用の液晶
は、ε =3.6、ε//=8.4である。
As a result, as shown in FIGS. 19A and 19B, the vertical alignment of the liquid crystal molecules L by the alignment films 9 and 17 is increased above the gate bus line 2, and the liquid crystal molecules L are hardly inclined. . This makes it difficult for the orientation direction of the liquid crystal molecules L to be fluctuated by the surrounding electric field, and reduces the fluctuation of the stray capacitance.
Further, the relative permittivity of the dielectric structure 11 is constant at about 2 to 5 and does not fluctuate, and is often smaller than the relative permittivity of the liquid crystal. For example, a dielectric constant of 3.2 is used. The liquid crystal for MVA has ε = 3.6 and ε // = 8.4.

【0074】これにより、図19(a),(b) に示すよう
に、画素電極8とゲートバスライン2の間の容量Cgsと
画素電極8とドレインバスライン5の間の容量Cdsが殆
ど変化しない。さらに、誘電体構造物11で電圧降下が
発生するためにゲートバスライン2上の液晶層に加わる
電圧も低下する。この結果、バスライン同士、バスライ
ン・画素電極間の浮遊容量が小さくなる。
As a result, as shown in FIGS. 19A and 19B, the capacitance Cgs between the pixel electrode 8 and the gate bus line 2 and the capacitance Cds between the pixel electrode 8 and the drain bus line 5 are almost changed. do not do. Further, since a voltage drop occurs in the dielectric structure 11, the voltage applied to the liquid crystal layer on the gate bus line 2 also decreases. As a result, the stray capacitance between the bus lines and between the bus line and the pixel electrode is reduced.

【0075】以上のことから、浮遊容量変動が非常に小
さくなり、常に一定した画素電位が得られるので、容量
バスライン3の幅を狭くして開口率を上げることができ
る。しかも、画素電位が一定になるとフリッカの発生が
防止される。例えば、上記した構造を採用して試作した
パネルのコモン電圧変動は10mV以下となり、フリッ
カ率も3%以下に改善され、従来のフリッカ率(5〜7
%)の半分以下となった。これにより、液晶表示パネル
の歩留まり向上が図れる。
From the above, the fluctuation of the stray capacitance becomes very small, and a constant pixel potential is always obtained. Therefore, the width of the capacitance bus line 3 can be narrowed to increase the aperture ratio. Moreover, when the pixel potential becomes constant, the occurrence of flicker is prevented. For example, the common voltage fluctuation of the panel manufactured by adopting the above-mentioned structure is 10 mV or less, the flicker rate is improved to 3% or less, and the conventional flicker rate (5 to 7) is improved.
%). Thereby, the yield of the liquid crystal display panel can be improved.

【0076】上記した実施形態では、誘電体構造物11
の形成と突起物10の形成を同じ工程で行っているの
で、従来に比べて殆どプロセスを増やさずに上記した液
晶表示装置を形成できる。なお、上記した誘電体構造物
11は、画素電極8に僅かに重なる程度にはみ出しても
よい。 (第2の実施の形態)第1の実施の形態では、1つの画
素領域において、その画素電極を駆動するためのゲート
バスライン2とドレインバスライン5と画素電極8の間
のみを誘電体構造物11で覆うような構造となってい
る。
In the above embodiment, the dielectric structure 11
And the projections 10 are formed in the same step, so that the above-described liquid crystal display device can be formed with almost no increase in the number of processes as compared with the related art. Note that the above-described dielectric structure 11 may protrude to such an extent that it slightly overlaps the pixel electrode 8. (Second Embodiment) In the first embodiment, in one pixel region, only a portion between the gate bus line 2, the drain bus line 5, and the pixel electrode 8 for driving the pixel electrode has a dielectric structure. It is structured to be covered with the object 11.

【0077】誘電体構造物の配置領域としては、それに
限るものではなく、例えば図20に示すように、隣り合
う画素電極8同士の間にも誘電体構造物11aを設ける
ようにしても良い。その構造は、画素電極8の周囲とゲ
ートバスライン2及びドレインバスライン5の上を誘電
体構造物11aで覆うような構造となっている。そのよ
うな構造を採用することにより、フリッカ率は第1実施
形態のものよりも更に改善された。
The arrangement region of the dielectric structure is not limited to this. For example, as shown in FIG. 20, a dielectric structure 11a may be provided between adjacent pixel electrodes 8. The structure is such that the periphery of the pixel electrode 8 and the gate bus line 2 and the drain bus line 5 are covered with the dielectric structure 11a. By adopting such a structure, the flicker rate is further improved than that of the first embodiment.

【0078】また、ゲートバスライン2と画素電極8の
間だけを誘電体構造物で覆ったり、又はドレインバスラ
イン5と画素電極8の間だけを誘電体構造物で覆うよう
にしてもよい。これらによれば、図15又は図20に示
した誘電体構造物11,11aほどの効果は無かった
が、コモン電圧変動、フリッカ率ともに良好だった。さ
らに、図14において、ゲートバスライン2と突起物1
1が交差する領域とその近傍の領域にのみ誘電体構造物
を形成しても良く、または、ドレインバスライン5と突
起物11が交差する領域とその近傍の領域にのみ誘電体
構造物を形成しても良い。これらによれば、第1実施形
態に比べて突起物10の帯電による影響が軽減され、し
かも、突起物10近傍のゲートバスライン2と画素電極
8の間の配向変化を抑制できるという効果が確認され
た。この場合のフリッカ率は、図15又は図20に示し
た誘電体構造物ほどの効果は得られなかったものの、コ
モン電圧変動、フリッカ率ともに良好だった。
Further, only the portion between the gate bus line 2 and the pixel electrode 8 may be covered with the dielectric structure, or only the portion between the drain bus line 5 and the pixel electrode 8 may be covered with the dielectric structure. According to these, the effects were not as good as those of the dielectric structures 11 and 11a shown in FIG. 15 or FIG. 20, but both the common voltage fluctuation and the flicker rate were good. Further, in FIG. 14, the gate bus line 2 and the protrusion 1
The dielectric structure may be formed only in the region where 1 intersects and the region in the vicinity thereof, or the dielectric structure may be formed only in the region where the drain bus line 5 intersects with the protrusion 11 and the region in the vicinity thereof. You may. According to these, it is confirmed that the influence of the electrification of the protrusion 10 is reduced as compared with the first embodiment, and that the change in the orientation between the gate bus line 2 and the pixel electrode 8 near the protrusion 10 can be suppressed. Was done. In this case, the flicker rate was not as effective as the dielectric structure shown in FIG. 15 or FIG. 20, but both the common voltage fluctuation and the flicker rate were good.

【0079】以上は、全て第1のガラス基板1側に誘電
体構造物を形成する実施形態であるが、第2のガラス基
板(対向基板)12側にそれを形成してもよい。例え
ば、図21に示すように、図15又は図20に示した誘
電体構造物11、11aが対向する位置の共通電極15
上に誘電体構造物11bを形成し、その上に配向膜17
を形成するような構造を採用してもよい。この場合、ゲ
ート・画素電極間の浮遊容量Cgs、ドレイン・画素電極
間の浮遊容量Cdsを完全に固定する効果はないが、狭セ
ルギャップ化の効果によって配向変化を最小限に留める
効果が期待できる。そのような狭セルギャップ化による
効果は、誘電体構造物11bの厚さを1μm以上とする
ことにより第1実施形態と同様に顕著に現れる。
In the above description, the dielectric structure is formed on the first glass substrate 1 side, but it may be formed on the second glass substrate (counter substrate) 12 side. For example, as shown in FIG. 21, the common electrode 15 at a position where the dielectric structures 11 and 11a shown in FIG. 15 or FIG.
A dielectric structure 11b is formed thereon, and an alignment film 17 is formed thereon.
May be adopted. In this case, there is no effect of completely fixing the stray capacitance Cgs between the gate and the pixel electrode and the stray capacitance Cds between the drain and the pixel electrode. However, an effect of minimizing the change in orientation due to the effect of narrowing the cell gap can be expected. . The effect of such a narrow cell gap becomes remarkable as in the first embodiment when the thickness of the dielectric structure 11b is 1 μm or more.

【0080】また、上記した例では誘電体構造物を例え
ばレジストのみで形成したが、その他に、図22に示す
ように、赤、緑、青の各カラーフィルタ13R,13
G,13Bをそれぞれ画素同士の境界部分で重ね合わせ
ることにより、その重ね合わせ部分を対向基板側の誘電
体構造物の一部として適用してもよい。これにより、画
素電極8以外の領域で配向変化を抑制した部分から液晶
を除くことができ、配向変化に伴う容量変化が発生しな
いので第1実施形態と同等の効果が得られる。
Further, in the above-described example, the dielectric structure is formed of, for example, only a resist. However, as shown in FIG. 22, the red, green, and blue color filters 13R, 13R may be used.
By superimposing G and 13B at the boundary between pixels, the superposed portion may be applied as a part of the dielectric structure on the counter substrate side. Thereby, the liquid crystal can be removed from a portion other than the pixel electrode 8 where the alignment change is suppressed, and a capacitance change due to the alignment change does not occur, so that the same effect as in the first embodiment can be obtained.

【0081】なお、色違いのカラーフィルタ13R,1
3G,13Bを重ねる部分としては、ゲートバスライン
2と画素電極8の間のみ、または、ドレインバスライン
5と画素電極8の間のみ、としてもよい。この場合、色
違いのカラーフィルタ13R,13G,13Bが重ねら
れる部分に対向させて第1のガラス基板1上に誘電体構
造物を形成してもよい。
The different color filters 13R, 1R
The portion where 3G and 13B are overlapped may be only between the gate bus line 2 and the pixel electrode 8, or only between the drain bus line 5 and the pixel electrode 8. In this case, a dielectric structure may be formed on the first glass substrate 1 so as to face the portion where the color filters 13R, 13G, and 13B of different colors overlap.

【0082】赤、緑、青の各カラーフィルタ13R,1
3G,13Bの重ね合わせ部分の上には、図22に示し
たように、誘電体構造物11cを形成してもよいし、こ
れを省略してもよい。しかし、図22に示すような構成
を採用すると、カラーフィルタ13R,13G,13B
の重ね合わせ部分とその上の誘電体構造物11cを、セ
ルギャップを維持するため支柱として利用すれば、基板
間に介在されるスペーサが不要になる。
The red, green and blue color filters 13R, 1
As shown in FIG. 22, the dielectric structure 11c may be formed on the 3G and 13B overlapping portions, or may be omitted. However, if the configuration as shown in FIG. 22 is adopted, the color filters 13R, 13G, 13B
If the overlapped portion and the dielectric structure 11c thereon are used as columns for maintaining the cell gap, the spacer interposed between the substrates becomes unnecessary.

【0083】なお、第2のガラス基板12側と第1のガ
ラス基板1側の双方に、上記したような誘電体構造物を
形成してもよく、これにより上下で合わされる誘電体構
造物によってセルギャップを維持するようにしてもよ
い。そして、最適な構造を採用することにより、コモン
電圧変動を10mV以下とし、フリッカ率も2%以下に
することができる。
The above-described dielectric structure may be formed on both the second glass substrate 12 side and the first glass substrate 1 side. The cell gap may be maintained. Then, by adopting an optimal structure, the common voltage fluctuation can be reduced to 10 mV or less and the flicker rate can be reduced to 2% or less.

【0084】上記した第1のガラス基板1側の突起物1
0、第1のガラス基板1側の突起物16の少なくとも一
方を、ゲートバスライン2と交差する領域の周辺には設
けない構造や、ドレインバスライン5と交差する領域の
周辺には設けない構造や、又は、画素電極8の上以外に
は設けない構造を採用してもよい。上記した第1実施形
態と第2実施形態では、液晶の配向方向を規制する手段
として突起物を用いたが、突起の代わりに画素電極、共
通電極の少なくとも一方にスリットを形成してもよい。
The above-mentioned projection 1 on the first glass substrate 1 side
0, a structure in which at least one of the projections 16 on the first glass substrate 1 side is not provided around a region intersecting the gate bus line 2 or a structure not provided around a region intersecting the drain bus line 5 Alternatively, a structure that is not provided other than on the pixel electrode 8 may be adopted. In the first and second embodiments described above, the projection is used as a means for regulating the alignment direction of the liquid crystal, but a slit may be formed in at least one of the pixel electrode and the common electrode instead of the projection.

【0085】なお、第1実施形態と第2実施形態で示し
た誘電体構造物はMVA方式の液晶表示装置にのみ適用
されるものではなく、その他の液晶表示装置に適用して
もよい。その場合、第1のガラス基板1側又は第2のガ
ラス基板12側のいずれかの突起10,16の代わりに
画素電極8又は共通電極15に抜かれたスリットを使用
してもよい。
The dielectric structure shown in the first embodiment and the second embodiment is not limited to the MVA type liquid crystal display device, but may be applied to other liquid crystal display devices. In that case, a slit formed in the pixel electrode 8 or the common electrode 15 may be used instead of the protrusions 10 and 16 on either the first glass substrate 1 side or the second glass substrate 12 side.

【0086】なお、第1及び第2の実施形態は、以下の
発明に基づくものである。 (1)基板表面に垂直配向処理を施した第1及び第2の二
枚の基板の間に誘電率異方性が負の液晶を挟持し、前記
液晶の配向が、電圧無印加時にはほぼ垂直に、所定の電
圧を印加した時にはほぼ水平となり、前記所定の電圧よ
り小さい電圧を印加した時には斜めになる配向の液晶表
示装置において、前記第1の基板に設けられ、前記所定
の電圧より小さい電圧を印加した時に前記液晶が斜めに
なる配向方向を規制する第1のドメイン規制手段と、前
記第2の基板に設けられ、前記所定の電圧より小さい電
圧を印加した時に前記液晶が斜めになる配向方向を規制
する第2のドメイン規制手段と、前記第1のドメイン規
制手段は、少なくとも、前記第1の基板の電極上に設け
られ、前記第1の基板の前記液晶との接触面の一部を斜
面にする前記液晶の層の方へ突き出る誘電体の突起と、
前記第1の基板又は前記第2の基板のうちの前記液晶を
挟持する側の面の上に間隔を置いて形成された複数の第
1のバスラインと、前記第1のバスラインに交差し、且
つ前記第1のバスラインの上方で間隔をおいて形成され
た複数の第2のバスラインと、前記第1のバスラインと
前記第2のバスラインによって区画される領域に形成さ
れた画素電極と、前記画素電極と前記第1のバスライン
の間の領域の少なくとも一部に対応する部分であって、
前記第1の基板と前記第2の基板の少なくとも一方に形
成された前記突起と異なる誘電体構造物とを有する液晶
表示装置。
The first and second embodiments are based on the following invention. (1) A liquid crystal having a negative dielectric anisotropy is sandwiched between the first and second substrates on which vertical alignment treatment is performed on the substrate surface, and the alignment of the liquid crystal is almost vertical when no voltage is applied. A liquid crystal display device which is substantially horizontal when a predetermined voltage is applied and which is inclined when a voltage smaller than the predetermined voltage is applied, the voltage being provided on the first substrate and being smaller than the predetermined voltage. A first domain regulating means for regulating an orientation direction in which the liquid crystal becomes oblique when a voltage is applied, and an orientation in which the liquid crystal is oblique when a voltage smaller than the predetermined voltage is applied, provided on the second substrate. The second domain regulating means for regulating a direction and the first domain regulating means are provided at least on an electrode of the first substrate, and are part of a contact surface of the first substrate with the liquid crystal. The slope of the liquid crystal And the projection of the dielectric projecting towards,
A plurality of first bus lines formed at intervals on a surface of the first substrate or the second substrate that sandwiches the liquid crystal, intersecting the first bus line; A plurality of second bus lines formed at intervals above the first bus line; and pixels formed in a region defined by the first bus line and the second bus line. An electrode, a portion corresponding to at least a part of a region between the pixel electrode and the first bus line,
A liquid crystal display device having a dielectric structure different from the protrusion formed on at least one of the first substrate and the second substrate.

【0087】(2)前記突起と前記誘電体構造物は、同じ
材料から同じ工程で形成されていることを特徴とする
(1) に記載の液晶表示装置。 (3)前記誘電体構造物は、前記第1のバスライン、第2
のバスラインの少なくとも一方の上にも形成されている
ことを特徴とする(1) に記載の液晶表示装置。 (4)前記第2のドメイン規制手段は、前記液晶の層に突
き出る突起物か、又は、前記第2の基板側の電極を部分
的に抜いたスリットであることを特徴とする(1)に記載
の液晶表示装置。
(2) The projection and the dielectric structure are formed from the same material in the same step.
The liquid crystal display device according to (1). (3) The dielectric structure includes the first bus line and the second bus line.
The liquid crystal display device according to (1), wherein the liquid crystal display device is also formed on at least one of the bus lines. (4) The second domain regulating means is a protrusion protruding into the liquid crystal layer, or a slit obtained by partially extracting an electrode on the second substrate side. The liquid crystal display device as described in the above.

【0088】(5)前記画素電極に対向して赤、緑又は青
のカラーフィルタが形成され、前記画素電極と対向しな
い領域で重ねられた前記カラーフィルタによって前記誘
電体構造物を構成することを特徴とする(1) に記載の液
晶表示装置。 (6)前記画素電極と対向しない領域は、前記第1のバス
ラインと前記画素電極の間、前記第2のバスラインと前
記画素電極の間の少なくともいずれかであることを特徴
とする(5) に記載の液晶表示装置。
(5) A red, green, or blue color filter is formed facing the pixel electrode, and the dielectric structure is constituted by the color filters overlapped in a region not facing the pixel electrode. The liquid crystal display device according to (1), which is characterized in that: (6) The region not facing the pixel electrode is at least one of between the first bus line and the pixel electrode or between the second bus line and the pixel electrode. 3. The liquid crystal display device according to 1.).

【0089】(7)前記カラーフィルタが重ねられた前記
領域の上にさらに別の誘電体構造物が重ねられているこ
とを特徴とする(5) に記載の液晶表示装置。 (8)前記カラーフィルタが重ねられた前記領域に対向し
て別の誘電体構造物が形成されることを特徴とする(5)
に記載の液晶表示装置。 (9)前記誘電体構造物は、前記画素電極の一部にはみ出
す領域まで形成されることを特徴とする(1) に記載の液
晶表示装置。 (10)前記第1のドメイン規制手段、第2のドメイン規制
手段の少なくとも一方を、前記画素電極外には設けない
か、または、前記第1のバスラインと前記第2のバスラ
インの少なくとも一方と交差する領域周辺には設けない
ことを特徴とする(1) に記載の液晶表示装置。 (11)前記誘電体構造物の厚さは、1μm以上であること
を特徴とする(1) に記載の液晶表示装置。 (第3の実施の形態)図23は、本発明の第3実施形態
を示す断面図で、画素電極、突起物及び誘電体構造物を
除いては第1実施形態と同様な構造となっている。図2
3において、図10と同じ符号は同じ要素を示してい
る。
(7) The liquid crystal display device according to (5), wherein another dielectric structure is further superimposed on the area where the color filters are superimposed. (8) Another dielectric structure is formed facing the region where the color filters are overlapped, (5)
3. The liquid crystal display device according to 1. (9) The liquid crystal display device according to (1), wherein the dielectric structure is formed up to a region protruding from a part of the pixel electrode. (10) At least one of the first domain regulating unit and the second domain regulating unit is not provided outside the pixel electrode, or at least one of the first bus line and the second bus line. The liquid crystal display device according to (1), wherein the liquid crystal display device is not provided around an area intersecting with. (11) The liquid crystal display device according to (1), wherein the thickness of the dielectric structure is 1 μm or more. (Third Embodiment) FIG. 23 is a sectional view showing a third embodiment of the present invention. The structure is the same as that of the first embodiment except for a pixel electrode, a protrusion, and a dielectric structure. I have. FIG.
3, the same reference numerals as in FIG. 10 indicate the same elements.

【0090】図23において、第1のガラス基板(TF
T基板)1の上にはゲートバスライン2、容量バスライ
ン3が形成されている。また、それらのバスライン2,
3を覆うゲート絶縁膜4の上には第1実施形態と同様に
ドレインバスライン5、薄膜トランジスタ(TFT)6
が形成されている。ドレインバスライン5、薄膜トラン
ジスタ(TFT)6は、保護絶縁膜7に覆われ、その保
護絶縁膜7の上には画素電極30が形成されている。画
素電極30は、図24に示すように、ゲートバス電極2
とドレインバスライン5に囲まれた領域に配置されてい
る。
In FIG. 23, a first glass substrate (TF
A gate bus line 2 and a capacitance bus line 3 are formed on a (T substrate) 1. In addition, those bus lines 2,
A drain bus line 5 and a thin film transistor (TFT) 6 are formed on the gate insulating film 4 covering the gate insulating film 3 as in the first embodiment.
Are formed. The drain bus line 5 and the thin film transistor (TFT) 6 are covered with a protective insulating film 7, and a pixel electrode 30 is formed on the protective insulating film 7. The pixel electrode 30 is, as shown in FIG.
And a drain bus line 5.

【0091】その画素電極30には、容量バスライン3
上に存在する画素電極30のエッジ領域からV字状に広
がってスリット30a、30bが抜かれ、さらに、画素
電極30にはそれらのスリット30a、30bに平行な
別なスリット30c、30dが形成されている。そのス
リット幅は例えば10μmとする。それらのスリット
(ドメイン規制手段)30a〜30dは、画素電極30
を5つの領域に分割する。それらの領域は、スリット3
0a〜30dを複数に分断するつなぎ部30nを通して
互いに電気的に接続されている。
The pixel electrode 30 has a capacitance bus line 3
The slits 30a and 30b are extended from the edge area of the pixel electrode 30 existing above in a V-shape, and slits 30c and 30d are formed in the pixel electrode 30 in parallel with the slits 30a and 30b. I have. The slit width is, for example, 10 μm. These slits (domain regulating means) 30a to 30d are
Is divided into five regions. Those areas are slit 3
0a to 30d are electrically connected to each other through a connecting portion 30n that divides the connecting portions 30a to 30d into a plurality.

【0092】さらに、画素電極30のエッジから内側へ
の所定の幅w1 、例えば4μmの範囲には、スリット3
0a〜30dによって分割される5つの領域を電気的に
接続するための接続部30eが確保され、その接続部3
0eによってスリット30a〜30dの端部は分断され
ている。その接続部30eは、s=−1の配向特異点を
形成する配向制御手段となっている。なお、s=−1の
配向特異点を有する配向制御手段によれば、図25(a)
に示すように、点Oを中心にして直交する2つの方向に
おいて一方向の液晶分子Lは点Oを向き、他方向の液層
分子Lは点Oとは逆を向いて配向される。また、それら
の方向に対して45度傾斜した方向の液晶分子Lは、そ
れぞれ異なる方向を向いている。
Further, the slit 3 is set within a predetermined width w 1 from the edge of the pixel electrode 30 to the inside, for example, 4 μm.
A connection portion 30e for electrically connecting the five regions divided by Oa to 30d is secured, and the connection portion 3e is provided.
The ends of the slits 30a to 30d are divided by 0e. The connection portion 30e serves as an alignment control unit that forms an alignment singular point of s = -1. According to the orientation control means having an orientation singular point of s = -1, FIG.
As shown in (2), in two directions orthogonal to each other with the point O as the center, the liquid crystal molecules L in one direction are oriented to the point O, and the liquid layer molecules L in the other direction are oriented to be opposite to the point O. In addition, the liquid crystal molecules L that are inclined 45 degrees with respect to those directions face different directions.

【0093】なお、以下の実施形態で説明するようなs
=+1の配向特異点を形成する配向制御手段によれば、
図25(b) に示すように、点Oの周囲の液晶分子Lは全
て点Oに向いて配向する。以上のような画素電極30
は、図23に示すように、TFT26に接続され、さら
に、配向膜9によって覆われている。
Note that s as described in the following embodiment will be described.
According to the orientation control means for forming the orientation singular point of = + 1,
As shown in FIG. 25B, all the liquid crystal molecules L around the point O are oriented toward the point O. Pixel electrode 30 as described above
Are connected to the TFT 26 as shown in FIG. 23 and are further covered with the alignment film 9.

【0094】そのような画素電極30に対向して配置さ
れる第2のガラス基板(対向基板)の面の上には、図2
3に示すように、第1実施形態と同様に、カラーフィル
タ13,ブラックマトリクス14,共通電極15、誘電
体の突起物(ドメイン規制手段)31、配向膜17が順
に形成されている。なお、第1及び2のガラス基板1,
12の上の配向膜9,17として、例えばJSR社製の
商品名JALS−684を用いる。
On the surface of the second glass substrate (opposite substrate) arranged to face such a pixel electrode 30, FIG.
As shown in FIG. 3, similarly to the first embodiment, a color filter 13, a black matrix 14, a common electrode 15, a dielectric protrusion (domain regulating means) 31, and an alignment film 17 are formed in this order. The first and second glass substrates 1 and 2
For example, JALS-684 (trade name, manufactured by JSR Corporation) is used as the alignment films 9 and 17 on the top 12.

【0095】誘電体の突起物31は、図24の二点差線
で示すように、第1実施形態と同じように、画素電極3
0のスリット30a〜30dの間を通る位置に対向して
ジグザグに形成されている。その突起物31は、例えば
感光性アクリル樹脂PCー335(JSR製の商品名)
から形成されている。突起物31のパターンの形成は、
基板上にその樹脂をスピンコートした後に90℃、20
分間でベークし、フォトマスクを用いて選択的に紫外線
を照射し、有機アルカリ系現像液(TMAHO、2wt
%)で現像し、200℃で60分間ベークして形成され
る。突起物31の幅は10μm、高さは1.5μmとし
た。
As shown by the two-dot line in FIG. 24, the dielectric projection 31 is formed on the pixel electrode 3 in the same manner as in the first embodiment.
It is formed in a zigzag manner facing a position passing between the 0 slits 30a to 30d. The projection 31 is made of, for example, photosensitive acrylic resin PC-335 (trade name manufactured by JSR).
Is formed from. The formation of the pattern of the protrusion 31
After spin coating the resin on the substrate,
For 2 minutes, selectively irradiate ultraviolet rays using a photomask, and apply an organic alkali-based developer (TMAHO, 2 wt.
%) And baked at 200 ° C. for 60 minutes. The width of the projection 31 was 10 μm and the height was 1.5 μm.

【0096】以上のような構成を有する第1のガラス基
板1と第2のガラス基板12を貼り合わせ、それらの間
に液晶を注入して液晶パネルを作成した。なお、液晶材
料にはメルク社製の商品名MJ961213を用いた。
以上のような構成の液晶表示装置において、ドメイン規
制手段である画素電極30のスリット30a〜30d
を、画素電極30のエッジとその周辺には存在させず
に、そこに配向制御の特異点を形成した。これにより、
画素の表示を黒から白に応答させたときの白と、画素の
表示を中間調から白に応答させた時の白のそれぞれのド
メイン状態の違いを目立たないレベルまで小さくでき、
ドメイン変化を残像として認識できないレベルまで低減
できた。
The first glass substrate 1 and the second glass substrate 12 having the above-described configuration were bonded to each other, and liquid crystal was injected between them to form a liquid crystal panel. The liquid crystal material used was Merck's trade name MJ96213.
In the liquid crystal display device having the above-described configuration, the slits 30a to 30d of the pixel electrode 30 as the domain control unit are provided.
Was not present at the edge of the pixel electrode 30 and its periphery, but a singular point for alignment control was formed there. This allows
The difference between the domain states of white when the pixel display responds from black to white and white when the pixel display responds from halftone to white can be reduced to an inconspicuous level,
The domain change was reduced to a level that could not be recognized as an afterimage.

【0097】なお、液晶分子のドメイン規制手段として
は、画素電極内の線状のスリットに限られるものではな
い。例えば、スリットの代わりに、第1実施形態のよう
な線状の誘電体の突起物を画素電極上に設ける構造を採
用してもよい。この場合、画素電極のエッジと交差しな
い分断部分をその突起物に形成すると、その突起物の延
長線上にある画素電極のエッジ部にはs=−1の配向特
異点が形成される。
The means for controlling the domain of liquid crystal molecules is not limited to a linear slit in a pixel electrode. For example, instead of the slit, a structure in which a linear dielectric protrusion is provided on the pixel electrode as in the first embodiment may be adopted. In this case, if a divided portion that does not intersect with the edge of the pixel electrode is formed on the projection, an alignment singular point of s = −1 is formed at the edge of the pixel electrode on an extension of the projection.

【0098】また、対向基板12側に形成する共通電極
15の上に突起物31を形成する代わりに、その共通電
極15内にスリットを形成してもよい。 (第4の実施の形態)第3実施形態では、画素電極上に
形成された構造物又はスリットと画素電極のエッジが交
差する部分に、s=−1の配向特異点を形成している
が、本実施形態では、画素電極を有する基板に対向する
基板に形成された構造物又はスリットと画素電極のエッ
ジが交差する部分にs=+1の配向特異点を形成する構
造について説明する。
Instead of forming the projection 31 on the common electrode 15 formed on the counter substrate 12 side, a slit may be formed in the common electrode 15. (Fourth Embodiment) In the third embodiment, an alignment singular point of s = -1 is formed at a portion where a structure or a slit formed on a pixel electrode intersects an edge of the pixel electrode. In the present embodiment, a structure in which an alignment singular point of s = + 1 is formed at a portion where a structure formed on a substrate facing a substrate having a pixel electrode or a slit intersects an edge of the pixel electrode will be described.

【0099】図26は、本発明の第4実施形態を示す液
晶表示装置の画素電極を示す平面図であり、図27は、
そのVII−VII断面図である。図26において、容量バ
スライン3上に存在する画素電極33のエッジ領域から
V字状に広がってスリット33a、33bが抜かれ、ま
た、画素電極30のうちゲートバスライン2寄りの領域
にはそれらのスリット33a、33bに平行な別なスリ
ット33c、33dがさらに形成されている。そのスリ
ット幅は例えば10μmとする。そのスリット33a〜
33dは、画素電極33のエッジにも形成されている。
スリット33a〜33dは、つなぎ部33eによって分
断されている。
FIG. 26 is a plan view showing a pixel electrode of a liquid crystal display device according to a fourth embodiment of the present invention, and FIG.
It is the VII-VII sectional view. In FIG. 26, slits 33a and 33b are extended from the edge region of the pixel electrode 33 existing on the capacitance bus line 3 so as to extend in a V-shape, and the region of the pixel electrode 30 near the gate bus line 2 is provided with these slits. Another slit 33c, 33d parallel to the slits 33a, 33b is further formed. The slit width is, for example, 10 μm. The slit 33a ~
33 d is also formed on the edge of the pixel electrode 33.
The slits 33a to 33d are separated by a connecting portion 33e.

【0100】また、対向基板12側に形成される誘電体
の突起物(構造物)34では、図26、図27に示すよ
うに、画素電極33のエッジに対向する部分34aを他
の領域よりも高くすることにより画素電極33のエッジ
近傍の配向特異点をs=+1に形成した。突起物34の
うち画素電極33のエッジに対向する部分の高さを2.
5μmとし、その他の部分の高さを1.5μmとした。
As shown in FIGS. 26 and 27, in the dielectric protrusion (structure) 34 formed on the counter substrate 12 side, the portion 34a facing the edge of the pixel electrode 33 is set to be different from other regions. In addition, the alignment singular point near the edge of the pixel electrode 33 was formed at s = + 1 by increasing the height. The height of the portion of the protrusion 34 facing the edge of the pixel electrode 33 is set to 2.
5 μm, and the height of other portions was 1.5 μm.

【0101】その突起物34は、第3実施形態の突起物
31と同じ構成材料を用いて構成さて、まず、共通電極
15の上に突起物34のパターンを高さ1.5μmで形
成し、さらに画素電極33のエッジに対向する領域に高
さ1.0μmの突起物34aを選択的に上積みする。そ
のように、対向基板12側の突起物34のうち画素電極
33のエッジに対向する部分を他の部分よりも高くした
ので、画素電極33のエッジには図26、図27に示す
ようなs=+1の配向特異点が形成されることになる。
この結果、画素電極33のエッジの液晶分子Lの配向に
よる画素電極33の内方の液晶分子への影響が、その配
向特異点によって阻止されることになり、中間調表示か
ら白表示に変化させた時の残像の発生が防止される。
The protrusions 34 are formed using the same constituent material as the protrusions 31 of the third embodiment. First, a pattern of the protrusions 34 is formed on the common electrode 15 at a height of 1.5 μm. Further, a protrusion 34 a having a height of 1.0 μm is selectively stacked on a region facing the edge of the pixel electrode 33. As described above, the portion of the protrusion 34 on the counter substrate 12 side that faces the edge of the pixel electrode 33 is made higher than the other portions, so that the edge of the pixel electrode 33 has an s as shown in FIGS. = + 1 orientation singularities will be formed.
As a result, the influence of the alignment of the liquid crystal molecules L at the edge of the pixel electrode 33 on the liquid crystal molecules inside the pixel electrode 33 is prevented by the alignment singularity, and the halftone display is changed to the white display. The occurrence of an afterimage at the time of occurrence is prevented.

【0102】なお、対向基板12の共通電極15に突起
物34の代わりにスリットを形成する場合には、画素電
極33に対向する部分でそのスリットを分断させても同
様な作用効果が得られる。ところで、第3の実施形態の
TFT基板と第4実施形態の対向基板の組み合わせがベ
ストな構造となる。即ち、TFT基板側に形成された線
状のスリット又は突起物を画素電極のエッジに交差しな
いように分断し、さらに、対向電極側の共通電極内の線
状のスリットを画素電極に交差しないように分断し又は
対向電極側の線状の突起物のうち画素電極のエッジに対
向する部分を他よりも厚くすることが好ましい構造であ
る。 (第5の実施形態)第3実施形態では、画素電極の上に
形成されるスリットの屈曲部、即ち2方向のスリットの
延長線の交差部を画素電極のエッジに合わせているが、
その交点を画素電極のエッジから内側にずらしてもよ
い。
When a slit is formed in the common electrode 15 of the counter substrate 12 in place of the projection 34, the same effect can be obtained even if the slit is divided at a portion facing the pixel electrode 33. Incidentally, the combination of the TFT substrate of the third embodiment and the counter substrate of the fourth embodiment has the best structure. That is, the linear slits or protrusions formed on the TFT substrate side are divided so as not to intersect the edges of the pixel electrode, and the linear slits in the common electrode on the counter electrode side are not intersected with the pixel electrode. It is preferable that the portion of the linear protrusion on the counter electrode side facing the edge of the pixel electrode be made thicker than the others. (Fifth Embodiment) In the third embodiment, the bent portion of the slit formed on the pixel electrode, that is, the intersection of the extension of the slit in two directions is aligned with the edge of the pixel electrode.
The intersection may be shifted inward from the edge of the pixel electrode.

【0103】図28は、本発明の第5実施形態の液晶表
示装置の画素電極とその周辺を示す平面図である。図2
8において、画素電極35に抜かれたスリット35aの
屈曲部35bを画素電極35のエッジからその内側に後
退させて形成されている。その屈曲部35bから画素電
極35のエッジまでの距離を例えば4μmとし、また、
スリット35aの幅を10μmとした。
FIG. 28 is a plan view showing a pixel electrode and its periphery of a liquid crystal display device according to a fifth embodiment of the present invention. FIG.
In FIG. 8, the bent portion 35b of the slit 35a formed in the pixel electrode 35 is formed so as to recede from the edge of the pixel electrode 35 to the inside. The distance from the bent portion 35b to the edge of the pixel electrode 35 is, for example, 4 μm.
The width of the slit 35a was 10 μm.

【0104】また、対向基板12側には、第1実施形態
と同様に、スリット35の間を通る位置に突起物36が
形成されている。これによれば、画素電極35のエッジ
による電界が、スリット35aの屈曲部35bに与える
影響を小さくでき、残像の発生が抑制される。図28で
は、画素電極35にスリットを設ける構造としている
が、第1実施形態のように、画素電極35上にスリット
の代わりに誘電体の突起物を形成する場合には、その突
起物の屈曲部を画素電極のエッジから内側に後退させる
ことによっても、画素電極35のエッジによる電界が突
起物の屈曲部に与える影響を小さくでき、残像の発生を
抑制する効果がある。
Further, on the counter substrate 12 side, a projection 36 is formed at a position passing between the slits 35 as in the first embodiment. According to this, the influence of the electric field due to the edge of the pixel electrode 35 on the bent portion 35b of the slit 35a can be reduced, and the occurrence of an afterimage is suppressed. In FIG. 28, the pixel electrode 35 has a structure in which a slit is provided. However, when a dielectric protrusion is formed on the pixel electrode 35 instead of the slit as in the first embodiment, the protrusion is bent. By retreating the portion inward from the edge of the pixel electrode, the effect of the electric field due to the edge of the pixel electrode 35 on the bent portion of the protrusion can be reduced, and there is an effect of suppressing the occurrence of an afterimage.

【0105】また、対向基板12上に配向制御手段とし
て形成される誘電体の突起37の形状として、例えば図
29に示すように、画素電極に対向する領域内で屈曲さ
せ、その屈曲部を画素電極38のエッジから内側にずら
して配置しても、画素電極38のエッジによる電界がそ
の屈曲部に与える影響を小さくでき、残像抑制効果を奏
する。この場合、突起物37の幅を例えば10μmと
し、その屈曲部と画素電極38のエッジとの距離を例え
ば4μmとする。
As shown in FIG. 29, for example, as shown in FIG. 29, the shape of the dielectric protrusion 37 formed on the counter substrate 12 as an alignment control means is bent in a region facing the pixel electrode, and the bent portion is formed in the pixel. Even if it is displaced inward from the edge of the electrode 38, the influence of the electric field due to the edge of the pixel electrode 38 on the bent portion can be reduced, and an afterimage suppressing effect is achieved. In this case, the width of the projection 37 is, for example, 10 μm, and the distance between the bent portion and the edge of the pixel electrode 38 is, for example, 4 μm.

【0106】なお、対向基板12上の配向制御手段とし
て誘電体の突起物37の代わりに、図23に示した共通
電極15にスリットを形成することが考えられる。しか
し、通常、共通電極15の下にはカラーフィルタ13が
形成されるために、その共通電極15にスリットを形成
することは、精度面や信頼性の点から好ましくない。図
29においては、画素電極38に形成された2方向に延
びるスリット38a、38bの屈曲部(交差部)が画素
電極38の外側に存在することになるため、画素電極3
8のエッジによる電界の影響が屈曲部に及ぶ影響が排除
されることになり、突起物若しくはスリットによる本来
の配向制御とは異なる配向状態の発生を低減でき、中間
調表示から白表示に変化した場合の残像を無くすことが
できる。 (第6の実施の形態)図30(a) は、本発明の第6実施
形態の液晶表示装置の画素電極とその周辺を示す平面図
である。
It is conceivable to form a slit in the common electrode 15 shown in FIG. 23 instead of the dielectric projection 37 as the alignment control means on the counter substrate 12. However, since the color filter 13 is usually formed below the common electrode 15, it is not preferable to form a slit in the common electrode 15 in terms of accuracy and reliability. In FIG. 29, since the bent portions (intersections) of the slits 38a and 38b formed in the pixel electrode 38 and extending in two directions exist outside the pixel electrode 38, the pixel electrode 3
The influence of the electric field due to the edge of No. 8 on the bent portion is eliminated, and the occurrence of an alignment state different from the original alignment control by the protrusions or slits can be reduced, and the display is changed from halftone display to white display. In this case, afterimages can be eliminated. (Sixth Embodiment) FIG. 30A is a plan view showing a pixel electrode and its periphery of a liquid crystal display device according to a sixth embodiment of the present invention.

【0107】図30(a) においては、画素電極40の中
央寄りにV字状に形成される第1及び第2のスリット4
0a,40bの交差部を、画素電極40のエッジに平行
なスリット40eによってエッジより内側で接続するよ
うな構造を採用している。そのスリット40eと画素電
極40のエッジの間の間隙40gの距離は例えば4μm
である。
In FIG. 30A, the first and second slits 4 formed in a V shape near the center of the pixel electrode 40 are shown.
A structure is adopted in which the intersection of 0a and 40b is connected inside the edge by a slit 40e parallel to the edge of the pixel electrode 40. The distance of the gap 40g between the slit 40e and the edge of the pixel electrode 40 is, for example, 4 μm.
It is.

【0108】また、画素電極40には、その他にゲート
バスライン2寄りに第3、第4のスリット40c、40
dが形成されている。それらの第1〜第4のスリット4
0a〜40dは、つなぎ部40fによって複数箇所で分
断されている。従って、画素電極40は、第1〜第4の
スリット40a〜40dによって5つの領域A〜Eに分
割され、それらの領域A〜Eはつなぎ部40fによって
電気的に接続されている それらの第1及び第2のスリット40a,40bにより
分割された領域Cは、蓄積容量形成電極(容量バスライ
ン)3に電気的及び構造的に対向している。また、少な
くとも2つの電気的接続の経路が、蓄積容量形成電極3
と電気的に対向している。
The pixel electrode 40 also has third and fourth slits 40c, 40c near the gate bus line 2.
d is formed. Those first to fourth slits 4
0a to 40d are divided at a plurality of locations by a connecting portion 40f. Accordingly, the pixel electrode 40 is divided into five regions A to E by the first to fourth slits 40a to 40d, and the regions A to E are electrically connected by the connecting portion 40f. The region C divided by the second slits 40a and 40b is electrically and structurally opposed to the storage capacitor forming electrode (capacitor bus line) 3. In addition, at least two electrical connection paths are connected to the storage capacitor forming electrode 3.
And are electrically opposed.

【0109】これにより、画素電極40の領域Bと領域
Dの接続は、図30(b) に示すように、経路B−C−D
と経路B−Dの2系統となっている。そして、画素電極
40の領域Cと蓄積容量形成電極3とが短絡している場
合には、B−C間、C−D間の電気的接続をつなぎ部4
0fへのレーザ照射によって切り離すことにより、存続
しているつなぎ部40fと間隙40gを介して画素電極
40の4つの領域A,B,D,Eが電気的に導通するの
で、領域C以外の大部分の領域の液晶分子の駆動が可能
になる。
As a result, the connection between the region B and the region D of the pixel electrode 40 is established as shown in FIG.
And the route BD. When the region C of the pixel electrode 40 and the storage capacitor forming electrode 3 are short-circuited, the electrical connection between B-C and between C-D
Since the four regions A, B, D, and E of the pixel electrode 40 are electrically connected to each other through the continuous connecting portion 40f and the gap 40g by being separated by irradiating the laser beam to 0f, a large region other than the region C is provided. Driving of liquid crystal molecules in a partial region becomes possible.

【0110】そのように領域Cを除いて駆動可能になっ
た画素は、蓄積容量形成電極3と画素電極40の領域C
とが短絡していない正常な状態に比べて表示特性が若干
異なるが、そのような状態の画素の個数や発生場所によ
っては表示不良の規格をクリアするレベルとなるため
に、TFT基板の歩留まりの改善が図られる。これは、
スリットによって分割された画素電極の複数の領域が、
画素電極のエッジの部分によって接続された構造によっ
て達成され、その点が従来の構造とは異なる。
The pixels that can be driven except for the region C are the storage capacitor forming electrode 3 and the region C of the pixel electrode 40.
The display characteristics are slightly different from those in the normal state where the TFT is not short-circuited. However, depending on the number and location of the pixels in such a state, the level of the display defect can be cleared. Improvement is achieved. this is,
Multiple areas of the pixel electrode divided by the slit are
This is achieved by a structure connected by the edge portions of the pixel electrodes, which is different from the conventional structure.

【0111】なお、画素電極40は、例えば第1及び第
2のスリット40a,40bによって少なくとも3つの
領域に分割されるようにすれば、そのような歩留まりの
改善効果が得られる。次に、本発明を適用した場合のス
リット上のドメインの変化を図31に基づいて説明す
る。
If the pixel electrode 40 is divided into at least three regions by, for example, the first and second slits 40a and 40b, such an effect of improving the yield can be obtained. Next, a change in a domain on a slit when the present invention is applied will be described with reference to FIG.

【0112】まず、図31(a) に示すように、黒表示か
ら白表示に変化させた時には、つなぎ部により分断され
たスリット40a上のドメインの数は〜の8個であ
る。また、図31(a) によれば、従来技術を示す図9
(a) に比べてとのドメイン数が増える。これは、画
素電極のエッジにs=−1の配向ベクトルの特異点が形
成されるためである。
First, as shown in FIG. 31A, when the display is changed from black display to white display, the number of domains on the slit 40a divided by the connecting portion is eight. According to FIG. 31 (a), FIG.
Compared to (a), the number of domains increases. This is because a singular point of the orientation vector of s = -1 is formed at the edge of the pixel electrode.

【0113】また、黒表示から中間調表示を経て白表示
に変化した時には、図31(b) に示すように、との
ドメインがつながりのドメインが消える。即ち、図9
(a)に比べてスリット上のドメイン変化は画素電極のエ
ッジ近傍でのごく僅かなレベルに抑えられている。な
お、上記した第3〜第6実施形態は、以下の発明に基づ
くものである。 (1) 電極を有する一対の基板の少なくとも一方に、複数
の構成単位からなる線状の構造物又は線状のスリットを
設けて電圧印加時の液晶配向を制御する垂直配向型の液
晶表示装置において、前記電極上の構造物又は前記電極
内のスリットと一方の前記基板上の画素電極のエッジと
が交差する部分に、液晶分子がs=−1の配向特異点を
形成するための配向制御手段を設けたことを特徴とする
液晶表示装置。
When the display changes from black display to white display through halftone display, the domain connected to the domain disappears as shown in FIG. 31 (b). That is, FIG.
Compared with (a), the domain change on the slit is suppressed to a very small level near the edge of the pixel electrode. The above-described third to sixth embodiments are based on the following invention. (1) In a vertical alignment type liquid crystal display device in which at least one of a pair of substrates having electrodes is provided with a linear structure or a linear slit made up of a plurality of constituent units to control liquid crystal alignment when voltage is applied. An alignment control means for causing liquid crystal molecules to form an alignment singularity of s = -1 at a portion where a structure on the electrode or a slit in the electrode intersects an edge of a pixel electrode on one of the substrates. A liquid crystal display device comprising:

【0114】(2)前記電極は、画素電極、共通電極であ
ることを (3)前記線状の構造物は、画素電極又は共通電極上に形
成されることを特徴とする(1) に記載の液晶表示装置。 (4)前記スリットの延長上の前記画素電極の前記エッジ
には、前記スリットが形成されていないことを特徴とす
る(1) に記載の液晶表示装置。
(2) The electrode is a pixel electrode or a common electrode. (3) The linear structure is formed on the pixel electrode or the common electrode. Liquid crystal display device. (4) The liquid crystal display device according to (1), wherein the slit is not formed at the edge of the pixel electrode on the extension of the slit.

【0115】(5)前記画素電極の前記エッジの上又は上
方では前記構造物が分断されていることを特徴とする
(1) に記載の液晶表示装置。 (6)電極を有する一対の基板の少なくとも一方に、複数
の構成単位からなる線状の構造物又は線状のスリットを
設けて電圧印加時の液晶配向を制御する垂直配向型の液
晶表示装置において、前記基板の一方に形成された前記
構造物又は前記スリットと、前記基板の他方に形成され
た画素電極のエッジとが交差する部分に、液晶分子がs
=+1の配向特異点を形成するための配向制御手段を配
置することを特徴とする液晶表示装置。
(5) The structure is divided above or above the edge of the pixel electrode.
The liquid crystal display device according to (1). (6) In a vertical alignment type liquid crystal display device in which at least one of a pair of substrates having electrodes is provided with a linear structure or a linear slit composed of a plurality of constituent units to control liquid crystal alignment when voltage is applied. In a portion where the structure or the slit formed on one side of the substrate and the edge of the pixel electrode formed on the other side of the substrate intersect, liquid crystal molecules s.
A liquid crystal display device comprising an alignment control means for forming an alignment singular point of = + 1.

【0116】(7)電極を有する一対の基板の少なくとも
一方に、屈曲部を備えた複数の構成単位からなる線状の
構造物又は線状のスリットを設けて電圧印加時の液晶配
向を制御する垂直配向型の液晶表示装置において、画素
電極を有する一方の前記基板上の前記構造物又は前記ス
リットの前記屈曲部は、前記画素電極のエッジの上から
外れていることを特徴とする液晶表示装置。
(7) At least one of a pair of substrates having electrodes is provided with a linear structure or a linear slit comprising a plurality of structural units having a bent portion to control the liquid crystal alignment when a voltage is applied. In a vertical alignment type liquid crystal display device, the structure or the bent portion of the slit on one of the substrates having a pixel electrode is off the edge of the pixel electrode. .

【0117】(8)電極を有する一対の基板の少なくとも
一方に、屈曲部を備えた複数の構成単位からなる線状の
構造物又は線状のスリットを設けて電圧印加時の液晶配
向を制御する垂直配向型の液晶表示装置において、一方
の前記基板上の前記画素電極に対向して、他方の前記基
板に配置される前記構造物又は前記スリットの屈曲部
は、前記画素電極のエッジの上には配置されないことを
特徴とする液晶表示装置。
(8) At least one of a pair of substrates having electrodes is provided with a linear structure or a linear slit comprising a plurality of structural units having a bent portion to control the liquid crystal alignment when a voltage is applied. In a vertical alignment type liquid crystal display device, the bent portion of the structure or the slit disposed on the other substrate, facing the pixel electrode on one of the substrates, is positioned above an edge of the pixel electrode. Is not disposed.

【0118】(9)第1の基板上に形成された蓄積容量形
成用電極と、前記第1の基板上に形成された能動素子
と、前記能動素子に接続されて前記第1の基板上に形成
され、且つスリットによって少なくとも3つの領域に分
割された画素電極とを備え、前記画素電極の3つの前記
領域のうちの一つの領域から別の領域への電気的接続
が、経由する前記領域の異なる複数の経路を持つことを
特徴とする薄膜トランジスタ基板。 (10)前記電気的接続の前記経路のうち少なくとも2つ
が、前記蓄積容量形成電極と電気的に対向していること
を特徴とする(9) に記載の薄膜トランジスタ基板。 (11)前記蓄積容量形成電極と対向する前記経路毎に、前
記蓄積容量電極と対向する面積が異なることを特徴とす
る(10)に記載の薄膜トランジスタ基板。 (12)前記蓄積容量形成電極と対向する経路毎に、前記蓄
積容量形成電極と対向する前記領域の誘電体層の厚みが
異なることを特徴とする(12)に記載の薄膜トランジスタ
基板。 (13)前記蓄積容量形成電極と対向する経路毎に、蓄積容
量の大きさが異なることを特徴とする(10)〜(12)のいず
れかに記載の薄膜トランジスタ基板。 (14) (9)〜(13)のいずれかに記載の薄膜トランジスタ基
板を有している液晶表示装置。 (15) (9)〜(13)のいずれかに記載の薄膜トランジスタ基
板を有している(1) 〜(8)のいずれかに記載の液晶表
示装置。
(9) An electrode for forming a storage capacitor formed on the first substrate, an active element formed on the first substrate, and an active element connected to the active element on the first substrate. A pixel electrode formed and divided into at least three regions by a slit, wherein an electrical connection from one region of the three regions to another region of the pixel electrode passes through the region. A thin film transistor substrate having a plurality of different paths. (10) The thin film transistor substrate according to (9), wherein at least two of the paths of the electrical connection are electrically opposed to the storage capacitor forming electrode. (11) The thin film transistor substrate according to (10), wherein an area facing the storage capacitor electrode is different for each of the paths facing the storage capacitor forming electrode. (12) The thin film transistor substrate according to (12), wherein the thickness of the dielectric layer in the region facing the storage capacitor forming electrode is different for each path facing the storage capacitor forming electrode. (13) The thin film transistor substrate according to any one of (10) to (12), wherein the magnitude of the storage capacitance is different for each path facing the storage capacitance forming electrode. (14) A liquid crystal display device having the thin film transistor substrate according to any one of (9) to (13). (15) The liquid crystal display device according to any one of (1) to (8), including the thin film transistor substrate according to any one of (9) to (13).

【0119】[0119]

【発明の効果】以上述べたように本発明によれば、互い
に交差するゲートバスライン(第1のバスライン)と画
素電極の間の領域、又はドレインバスライン(第2のバ
スライン)と画素電極の間の領域に誘電体構造物を配置
したので、画素電極とバスラインの間の誘電率を誘電体
構造物によって固定して、それらの間の浮遊容量変動を
抑制できる。また、誘電体構造物がバスラインの上にも
形成されるようにしたので、誘電体構造物の上の液晶層
が薄くなってその液晶層の液晶分子を垂直の配向から動
きにくくし、浮遊容量変動を非常に小さくすることがで
きる。しかも、バスラインの上方の浮遊容量は誘電体構
造により固定される成分が大きくなるので、その浮遊容
量の変動を少なくできる。
As described above, according to the present invention, a region between a gate bus line (first bus line) and a pixel electrode which intersect each other, or a drain bus line (second bus line) and a pixel Since the dielectric structure is arranged in the region between the electrodes, the dielectric constant between the pixel electrode and the bus line is fixed by the dielectric structure, and the variation in stray capacitance between them can be suppressed. In addition, since the dielectric structure is also formed on the bus line, the liquid crystal layer on the dielectric structure is thinned, and the liquid crystal molecules in the liquid crystal layer are hardly moved from the vertical alignment, and floating. Capacitance fluctuation can be made very small. In addition, since the component fixed by the dielectric structure in the stray capacitance above the bus line increases, the fluctuation of the stray capacitance can be reduced.

【0120】以上のように、浮遊容量の変動を抑制する
と、画素電位が一定となってフリッカの発生を防止する
ことができる。しかも、容量の変動を抑えるための容量
バスラインの幅を狭くして開口率を上げることが可能に
なる。また、本発明によれば、基板上に設けた構造物や
スリットによって液晶配向を制御する表示方式におい
て、それらの構造物又はスリットの延長線上で画素電極
に交差する部分に、液層分子がs=−1又はs=+1と
なるような配向特異点を形成する等によって応答特性の
改善が図られる。
As described above, when the fluctuation of the stray capacitance is suppressed, the pixel potential becomes constant and the occurrence of flicker can be prevented. In addition, it is possible to increase the aperture ratio by reducing the width of the capacitance bus line for suppressing the fluctuation of the capacitance. According to the present invention, in a display system in which liquid crystal alignment is controlled by a structure or a slit provided on a substrate, a liquid layer molecule is formed at a portion intersecting a pixel electrode on an extension of the structure or the slit. Response characteristics are improved by forming an orientation singular point such that s = + 1 or s = + 1.

【0121】さらに、本発明では、画素電極の電気的接
続経路として、蓄積容量形成用電極と容量を形成してい
る領域を介する経路と、介さない経路の2系統設けるよ
うにしたので、蓄積容量形成用電極と画素電極との電気
的短絡が生じた場合、容量を形成している領域を電気的
に他の領域から切断することによって、その他の領域を
液晶分子が駆動可能な領域として用いることができ、T
FT基板の製造歩留まりの向上が図れる。
Further, according to the present invention, as the electrical connection path of the pixel electrode, two paths are provided: a path through an area for forming the storage capacitor forming electrode and the capacitor, and a path without the storage electrode. When an electrical short circuit occurs between the formation electrode and the pixel electrode, the area where the capacitor is formed is electrically cut off from the other area, and the other area is used as an area where liquid crystal molecules can be driven. And T
The production yield of the FT substrate can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来のTN型LCDの視野角による画像の変化
を示す図である。
FIG. 1 is a diagram showing a change in an image according to a viewing angle of a conventional TN type LCD.

【図2】従来のVA方式の液晶表示の駆動状態を示す図
である。
FIG. 2 is a diagram showing a driving state of a conventional VA liquid crystal display.

【図3】従来のVA方式における配向分割の効果を示す
図である。
FIG. 3 is a diagram illustrating the effect of orientation division in a conventional VA system.

【図4】従来の配向分割の各種方式を示す図である。FIG. 4 is a diagram showing various types of conventional orientation division.

【図5】従来のMVA方式の画素部の平面図である。FIG. 5 is a plan view of a conventional MVA pixel unit.

【図6】従来のMVA方式の画素部であって図5のI−
I線断面図である。
FIG. 6 is a diagram showing a conventional MVA type pixel section,
It is an I line sectional view.

【図7】従来のMVA方式の画素部の平面図である。FIG. 7 is a plan view of a conventional MVA pixel unit.

【図8】従来のMVA方式の液晶パネルのオフ状態とオ
ン状態を示す図である。
FIG. 8 is a diagram showing an off state and an on state of a conventional MVA liquid crystal panel.

【図9】従来のMVA方式の液晶パネルの液晶分子の配
向方向の変化を示す図である。
FIG. 9 is a diagram showing a change in the orientation direction of liquid crystal molecules in a conventional MVA liquid crystal panel.

【図10】従来のMVA方式の中間調表示の液晶分子の
配向方向を示す図である。
FIG. 10 is a diagram showing the orientation direction of liquid crystal molecules in the conventional MVA mode halftone display.

【図11】従来のMVA方式の画素電極上のスリット上
での液晶分子の配向方向の組み合わせを示す図である。
FIG. 11 is a diagram showing combinations of orientation directions of liquid crystal molecules on a slit on a pixel electrode of a conventional MVA method.

【図12】従来のVA方式の液晶表示の中間調表示から
白表示に変化した後の画素電極のエッジの近傍の液晶分
子の配向方向を示す図である。
FIG. 12 is a diagram showing an orientation direction of liquid crystal molecules near an edge of a pixel electrode after a conventional VA liquid crystal display changes from halftone display to white display.

【図13】従来のVA方式における画素電極の切断状態
を示す平面図とその等価回路図である。
FIG. 13 is a plan view showing a cut state of a pixel electrode in a conventional VA system and an equivalent circuit diagram thereof.

【図14】本発明の第1実施形態のドメイン規制手段の
配置を示す画素領域の平面図である。
FIG. 14 is a plan view of a pixel region showing an arrangement of a domain regulating unit according to the first embodiment of the present invention.

【図15】本発明の第1実施形態の誘電体構造物と突起
物が形成された画素領域の平面図である。
FIG. 15 is a plan view of a pixel region in which a dielectric structure and a protrusion are formed according to the first embodiment of the present invention.

【図16】本発明の第1実施形態の画素領域における図
15のII−II線断面図である。
FIG. 16 is a sectional view taken along line II-II of FIG. 15 in a pixel region according to the first embodiment of the present invention.

【図17】本発明の第1実施形態の画素領域における図
15のIII-III 線断面図である。
FIG. 17 is a sectional view taken along line III-III of FIG. 15 in a pixel region according to the first embodiment of the present invention.

【図18】本発明の第1実施形態の画素領域における図
15のVI-VI 線断面図である。
FIG. 18 is a sectional view taken along line VI-VI of FIG. 15 in a pixel region according to the first embodiment of the present invention.

【図19】本発明の第1実施形態の画素領域における動
作を示す断面図である。
FIG. 19 is a cross-sectional view illustrating an operation in the pixel region according to the first embodiment of the present invention.

【図20】本発明の第2実施形態の液晶表示装置の画素
領域を示す平面図である。
FIG. 20 is a plan view illustrating a pixel region of a liquid crystal display device according to a second embodiment of the present invention.

【図21】本発明の第2実施形態の液晶表示装置の画素
領域を示す図20のV−V線断面図ある。
FIG. 21 is a sectional view taken along line VV of FIG. 20 showing a pixel region of the liquid crystal display device according to the second embodiment of the present invention.

【図22】本発明の第2実施形態のTFT及びその周辺
を示す図20のVI-VI 線断面図である。
FIG. 22 is a sectional view taken along the line VI-VI of FIG. 20, showing a TFT according to a second embodiment of the present invention and its periphery.

【図23】本発明の第3実施形態の液晶表示装置の画素
領域を示す断面図である。
FIG. 23 is a sectional view illustrating a pixel region of a liquid crystal display device according to a third embodiment of the present invention.

【図24】本発明の第3実施形態の液晶表示装置の画素
領域を示す平面図である。
FIG. 24 is a plan view illustrating a pixel region of a liquid crystal display device according to a third embodiment of the present invention.

【図25】本発明の実施形態の配向特異点における液晶
分子の配向方向を示す図である。
FIG. 25 is a diagram illustrating the alignment direction of liquid crystal molecules at an alignment singular point according to the embodiment of the present invention.

【図26】本発明の第4実施形態の液晶表示装置の画素
領域を示す平面図である。
FIG. 26 is a plan view illustrating a pixel region of a liquid crystal display device according to a fourth embodiment of the present invention.

【図27】本発明の第4実施形態の液晶表示装置におけ
る画素領域において、図26のVII-VII 線断面図であ
る。
FIG. 27 is a sectional view taken along line VII-VII of FIG. 26 in a pixel region of a liquid crystal display device according to a fourth embodiment of the present invention.

【図28】本発明の第5実施形態の液晶表示装置の画素
領域の平面図である。
FIG. 28 is a plan view of a pixel region of a liquid crystal display device according to a fifth embodiment of the present invention.

【図29】本発明の第5実施形態の液晶表示装置の他の
画素領域の例を示す平面図である。
FIG. 29 is a plan view illustrating an example of another pixel region of the liquid crystal display device according to the fifth embodiment of the present invention.

【図30】本発明の第6実施形態の液晶表示装置の画素
領域における平面図である。
FIG. 30 is a plan view in a pixel region of a liquid crystal display device according to a sixth embodiment of the present invention.

【図31】本発明の効果の一例を示す図である。FIG. 31 is a diagram showing an example of the effect of the present invention.

【符号の説明】[Explanation of symbols]

1…第1のガラス基板(TFT基板)、2…ゲートバス
ライン、3…蓄積容量形成電極(容量バスライン)、4
…ゲート絶縁膜、5…ドレインバスライン、6…TF
T、7…保護絶縁膜、8…画素電極、9…配向膜、10
…突起物、11,11a,11b,11c…誘電体構造
物、12…第2のガラス基板(対向基板)、13,13
R,13G,13B…カラーフィルタ、14…ブラック
マトリクス、15…対向電極、16…突起物、17…配
向膜、18…液晶、30、33,35,38…画素電
極、31,34,36、37…構造物。
DESCRIPTION OF SYMBOLS 1 ... 1st glass substrate (TFT substrate), 2 ... Gate bus line, 3 ... Storage capacity formation electrode (capacitance bus line), 4
... Gate insulating film, 5 ... Drain bus line, 6 ... TF
T, 7: protective insulating film, 8: pixel electrode, 9: alignment film, 10
... Protrusion, 11, 11a, 11b, 11c ... Dielectric structure, 12 ... Second glass substrate (counter substrate), 13, 13
R, 13G, 13B: color filter, 14: black matrix, 15: counter electrode, 16: protrusion, 17: alignment film, 18: liquid crystal, 30, 33, 35, 38: pixel electrode, 31, 34, 36, 37 ... Structure.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚大 浩司 鳥取県米子市石州府字大塚ノ弐650番地 株式会社米子富士通内 (72)発明者 小池 善郎 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 2H090 HA03 HA05 HA07 HA08 HB13X JA03 JC03 KA18 LA02 LA04 LA15 MA01 MA07 MA15 2H092 JA26 JA36 JA40 JA44 JB04 JB05 JB57 JB64 JB66 KA05 KA07 KB14 KB24 MA08 NA07 NA21 PA02 PA03 PA08 QA18 5C094 AA13 AA42 BA03 BA43 CA19 EA04 ED20 FA04  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Koji Tsukadai, Inventor Koji Tsukadai 650 Otsuka, Yonago, Yonago, Tottori Pref. Yonago Fujitsu Limited (72) Inventor Yoshiro Koike 4-1-1 Kamiodanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture No. 1 F-term in Fujitsu Limited (Reference) 2H090 HA03 HA05 HA07 HA08 HB13X JA03 JC03 KA18 LA02 LA04 LA15 MA01 MA07 MA15 2H092 JA26 JA36 JA40 JA44 JB04 JB05 JB57 JB64 JB66 KA05 KA07 KB14 KB24 MA08 NA07 NA21 A02A03 PA03 PA03 BA03 BA43 CA19 EA04 ED20 FA04

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】電極を有する一対の基板の少なくとも一方
に、複数の構成単位からなる線状の構造物又は線状のス
リットを設けて電圧印加時の液晶配向を制御する垂直配
向型の液晶表示装置において、 前記電極上の構造物又は前記電極内のスリットと一方の
前記基板上の画素電極のエッジとが交差する部分に、液
晶分子がs=−1の配向特異点を形成するための配向制
御手段を設けたことを特徴とする液晶表示装置。
1. A vertical alignment type liquid crystal display in which a linear structure or a linear slit comprising a plurality of constituent units is provided on at least one of a pair of substrates having electrodes to control liquid crystal alignment when voltage is applied. In the device, the liquid crystal molecules are aligned at a portion where a structure on the electrode or a slit in the electrode and an edge of the pixel electrode on one of the substrates intersect to form an alignment singularity of s = -1. A liquid crystal display device comprising a control unit.
【請求項2】電極を有する一対の基板の少なくとも一方
に、複数の構成単位からなる線状の構造物又は線状のス
リットを設けて電圧印加時の液晶配向を制御する垂直配
向型の液晶表示装置において、 前記基板の一方に形成された前記構造物又は前記スリッ
トと、前記基板の他方に形成された画素電極のエッジと
が交差する部分に、液晶分子がs=+1の配向特異点を
形成するための配向制御手段を配置することを特徴とす
る液晶表示装置。
2. A vertical alignment type liquid crystal display in which a linear structure or a linear slit comprising a plurality of constituent units is provided on at least one of a pair of substrates having electrodes to control liquid crystal alignment when voltage is applied. In the device, liquid crystal molecules form an alignment singular point of s = + 1 at a portion where the structure or the slit formed on one of the substrates and the edge of a pixel electrode formed on the other of the substrates intersect. A liquid crystal display device, comprising: an alignment control unit for performing the operation.
【請求項3】電極を有する一対の基板の少なくとも一方
に、屈曲部を備えた複数の構成単位からなる線状の構造
物又は線状のスリットを設けて電圧印加時の液晶配向を
制御する垂直配向型の液晶表示装置において、 画素電極を有する一方の前記基板上の前記構造物又は前
記スリットの前記屈曲部は、前記画素電極のエッジの上
から外れていることを特徴とする液晶表示装置。
3. A vertical structure for controlling liquid crystal alignment when a voltage is applied by providing a linear structure or a linear slit comprising a plurality of structural units having a bent portion on at least one of a pair of substrates having electrodes. An alignment-type liquid crystal display device, wherein the bent portion of the structure or the slit on one of the substrates having a pixel electrode is off the edge of the pixel electrode.
【請求項4】電極を有する一対の基板の少なくとも一方
に、屈曲部を備えた複数の構成単位からなる線状の構造
物又は線状のスリットを設けて電圧印加時の液晶配向を
制御する垂直配向型の液晶表示装置において、 一方の前記基板上の前記画素電極に対向して、他方の前
記基板に配置される前記構造物又は前記スリットの屈曲
部は、前記画素電極のエッジの上には配置されないこと
を特徴とする液晶表示装置。
4. A vertical structure for controlling liquid crystal alignment when a voltage is applied by providing a linear structure or a linear slit comprising a plurality of constituent units having a bent portion on at least one of a pair of substrates having electrodes. In the alignment type liquid crystal display device, the bent portion of the structure or the slit disposed on the other substrate facing the pixel electrode on one of the substrates is provided on an edge of the pixel electrode. A liquid crystal display device which is not arranged.
【請求項5】第1の基板上に形成された蓄積容量形成用
電極と、 前記第1の基板上に形成された能動素子と、 前記能動素子に接続されて前記第1の基板上に形成さ
れ、且つスリットによって少なくとも3つの領域に分割
された画素電極とを備え、 前記画素電極の3つの前記領域のうちの一つの領域から
別の領域への電気的接続が、経由する前記領域の異なる
複数の経路を持つことを特徴とする薄膜トランジスタ基
板。
5. An electrode for forming a storage capacitor formed on a first substrate, an active element formed on the first substrate, and formed on the first substrate connected to the active element. And a pixel electrode divided into at least three regions by slits, and an electrical connection from one region of the three regions to another region of the pixel electrode is different from the region through which the pixel electrode passes. A thin film transistor substrate having a plurality of paths.
【請求項6】請求項5に記載の薄膜トランジスタ基板を
有する液晶表示装置。
6. A liquid crystal display device having the thin film transistor substrate according to claim 5.
【請求項7】請求項5に記載の薄膜トランジスタ基板を
有する請求項1〜請求項4のいずれかに記載の液晶表示
装置。
7. A liquid crystal display device according to claim 1, comprising the thin film transistor substrate according to claim 5.
【請求項8】基板表面に垂直配向処理を施した第1及び
第2の二枚の基板の間に誘電率異方性が負の液晶を挟持
し、前記液晶の配向が、電圧無印加時にはほぼ垂直に、
所定の電圧を印加した時にはほぼ水平となり、前記所定
の電圧より小さい電圧を印加した時には斜めになる配向
の液晶表示装置において、 前記第1の基板に設けられ、前記所定の電圧より小さい
電圧を印加した時に前記液晶が斜めになる配向方向を規
制する第1のドメイン規制手段と、 前記第2の基板に設けられ、前記所定の電圧より小さい
電圧を印加した時に前記液晶が斜めになる配向方向を規
制する第2のドメイン規制手段と、 前記第1のドメイン規制手段は、少なくとも、前記第1
の基板の電極上に設けられ、前記第1の基板の前記液晶
との接触面の一部を斜面にする前記液晶の層の方へ突き
出る誘電体の突起と、 前記第1の基板又は前記第2の基板のうちの前記液晶を
挟持する側の面の上に間隔を置いて形成された複数の第
1のバスラインと、 前記第1のバスラインに交差し、且つ前記第1のバスラ
インの上方で間隔をおいて形成された複数の第2のバス
ラインと、 前記第1のバスラインと前記第2のバスラインによって
区画される領域に形成された画素電極と、 前記画素電極と前記第1のバスラインの間の領域の少な
くとも一部に対応する部分であって、前記第1の基板と
前記第2の基板の少なくとも一方に形成された前記突起
と異なる誘電体構造物とを有することを特徴とする液晶
表示装置。
8. A liquid crystal having a negative dielectric anisotropy is sandwiched between a first substrate and a second substrate having a vertical alignment treatment applied to the surface of the substrate, and the alignment of the liquid crystal is changed when no voltage is applied. Almost vertically,
In a liquid crystal display device which is oriented substantially horizontally when a predetermined voltage is applied and becomes oblique when a voltage smaller than the predetermined voltage is applied, a voltage which is provided on the first substrate and which is smaller than the predetermined voltage is applied. A first domain regulating means for regulating an orientation direction in which the liquid crystal becomes oblique when the liquid crystal is tilted, and an orientation direction in which the liquid crystal is oblique when a voltage smaller than the predetermined voltage is applied to the second substrate. A second domain regulating unit for regulating, and the first domain regulating unit includes at least the first domain regulating unit.
A dielectric projection provided on an electrode of the first substrate and projecting toward the liquid crystal layer that makes a part of a contact surface of the first substrate with the liquid crystal be inclined, and wherein the first substrate or the first A plurality of first bus lines formed at intervals on a surface of the second substrate that sandwiches the liquid crystal, and a plurality of first bus lines intersecting with the first bus lines, and A plurality of second bus lines formed at intervals above, a pixel electrode formed in a region defined by the first bus line and the second bus line, A portion corresponding to at least a part of a region between the first bus lines, and having a dielectric structure different from the protrusion formed on at least one of the first substrate and the second substrate; A liquid crystal display device characterized by the above-mentioned.
JP26279899A 1999-09-16 1999-09-16 Liquid crystal display Expired - Fee Related JP4391634B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP26279899A JP4391634B2 (en) 1999-09-16 1999-09-16 Liquid crystal display
US09/662,236 US6927824B1 (en) 1999-09-16 2000-09-14 Liquid crystal display device and thin film transistor substrate
TW089118840A TWI288284B (en) 1999-09-16 2000-09-14 Liquid crystal display device and thin film transistor substrate
US10/423,086 US6888602B2 (en) 1999-09-16 2003-04-25 Liquid crystal display device and thin film transistor substrate
US10/657,996 US6897929B2 (en) 1999-09-16 2003-09-08 Liquid crystal display device and thin flim transistor substrate
US10/791,163 US7110074B2 (en) 1999-09-16 2004-03-02 Liquid crystal display device
US10/922,549 US7193672B2 (en) 1999-09-16 2004-08-20 Liquid crystal display device and thin film transistor substrate
US11/496,941 US7505103B2 (en) 1999-09-16 2006-07-31 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26279899A JP4391634B2 (en) 1999-09-16 1999-09-16 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2001083522A true JP2001083522A (en) 2001-03-30
JP4391634B2 JP4391634B2 (en) 2009-12-24

Family

ID=17380766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26279899A Expired - Fee Related JP4391634B2 (en) 1999-09-16 1999-09-16 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP4391634B2 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003035905A (en) * 2001-07-24 2003-02-07 Dainippon Printing Co Ltd Liquid crystal display and color filter and array substrate for liquid crystal display
JP2004280111A (en) * 2003-03-13 2004-10-07 Samsung Electronics Co Ltd Liquid crystal display device and thin film transistor display plate used for the same
US6897928B2 (en) 2001-06-28 2005-05-24 Samsung Electronics Co., Ltd. Multi-domain liquid crystal display
WO2005116961A1 (en) * 2004-05-28 2005-12-08 Sharp Kabushiki Kaisha A substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
JP2006201355A (en) * 2005-01-19 2006-08-03 Sharp Corp Liquid crystal display device
JP2007052040A (en) * 2005-08-12 2007-03-01 Sharp Corp Liquid crystal display
JP2008134590A (en) * 2006-11-28 2008-06-12 Samsung Electronics Co Ltd Liquid crystal display device
US7554638B2 (en) 2002-10-16 2009-06-30 Chi Mei Optoelectronics Corp. Liquid crystal display
JPWO2008050501A1 (en) * 2006-09-29 2010-02-25 シャープ株式会社 Display device and method for manufacturing display device
CN1506722B (en) * 2002-12-05 2010-05-26 奇美电子股份有限公司 Liquid crystal display
US7817234B2 (en) 2005-06-30 2010-10-19 Chunghwa Picture Tubes, Ltd. Alignment patterns of a multi-domain vertical alignment (MVA) liquid crystal display panel having a plurality of shrinking areas
US7944535B2 (en) 2004-01-28 2011-05-17 Samsung Electronics Co., Ltd. Liquid crystal display and a method for manufacturing the same
JP2011186504A (en) * 2000-09-08 2011-09-22 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP2011257774A (en) * 2004-09-30 2011-12-22 Chimei Innolux Corp Liquid crystal display
US8098353B2 (en) 2007-08-07 2012-01-17 Samsung Electronics Co., Ltd. Liquid crystal display with improved response speed and aperture ratio
US8174664B2 (en) 2004-10-14 2012-05-08 Sharp Kabushiki Kaisha Multilayer substrate
US8351016B2 (en) 2007-04-23 2013-01-08 Sharp Kabushiki Kaisha Display device and manufacturing method of display device
WO2016067948A1 (en) * 2014-10-27 2016-05-06 シャープ株式会社 Liquid crystal display apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9046713B2 (en) 2012-01-26 2015-06-02 Samsung Display Co., Ltd. Liquid crystal display

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015146021A (en) * 2000-09-08 2015-08-13 株式会社半導体エネルギー研究所 semiconductor device
JP2013178561A (en) * 2000-09-08 2013-09-09 Semiconductor Energy Lab Co Ltd Display device
JP2011186504A (en) * 2000-09-08 2011-09-22 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP2018092196A (en) * 2000-09-08 2018-06-14 株式会社半導体エネルギー研究所 Liquid crystal display device
US9798204B2 (en) 2000-09-08 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2016186666A (en) * 2000-09-08 2016-10-27 株式会社半導体エネルギー研究所 Display device, electro-optic device and electronic apparatus
JP2013011903A (en) * 2000-09-08 2013-01-17 Semiconductor Energy Lab Co Ltd Display device
US8587741B2 (en) 2000-09-08 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6897928B2 (en) 2001-06-28 2005-05-24 Samsung Electronics Co., Ltd. Multi-domain liquid crystal display
JP2003035905A (en) * 2001-07-24 2003-02-07 Dainippon Printing Co Ltd Liquid crystal display and color filter and array substrate for liquid crystal display
JP4703051B2 (en) * 2001-07-24 2011-06-15 大日本印刷株式会社 Color filters and array substrates for liquid crystal displays and liquid crystal displays
US7554638B2 (en) 2002-10-16 2009-06-30 Chi Mei Optoelectronics Corp. Liquid crystal display
CN1506722B (en) * 2002-12-05 2010-05-26 奇美电子股份有限公司 Liquid crystal display
JP2004280111A (en) * 2003-03-13 2004-10-07 Samsung Electronics Co Ltd Liquid crystal display device and thin film transistor display plate used for the same
US7973886B2 (en) 2003-03-13 2011-07-05 Samsung Electronics Co., Ltd. Four color liquid crystal display and panel therefor
US7944535B2 (en) 2004-01-28 2011-05-17 Samsung Electronics Co., Ltd. Liquid crystal display and a method for manufacturing the same
US8279387B2 (en) 2004-01-28 2012-10-02 Samsung Electronics Co., Ltd. Liquid crystal display and method for manufacturing the same
US7499140B2 (en) 2004-05-28 2009-03-03 Sharp Kabushiki Kaisha Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
WO2005116961A1 (en) * 2004-05-28 2005-12-08 Sharp Kabushiki Kaisha A substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
KR100845669B1 (en) * 2004-05-28 2008-07-11 샤프 가부시키가이샤 An active matrix substrate, a method for reparing an active matrix substrate, a liquid-crystal display device, a display device and a method for repairing a display device
US7728943B2 (en) 2004-05-28 2010-06-01 Sharp Kabushiki Kaisha Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
KR100845668B1 (en) * 2004-05-28 2008-07-11 샤프 가부시키가이샤 An active matrix substrate, a method for reparing an active matrix substrate, an opposed substrate, a liquid-crystal display device, a display device and a method for repairing a display device
EP2200007A2 (en) 2004-05-28 2010-06-23 Sharp Kabushiki Kaisha A substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
KR100880994B1 (en) * 2004-05-28 2009-02-03 샤프 가부시키가이샤 An active matrix substrate, a liquid crystal display device and a display device
KR101246427B1 (en) 2004-05-28 2013-03-21 샤프 가부시키가이샤 A display device, an active matrix substrate, and an opposed substrate
KR100845667B1 (en) * 2004-05-28 2008-07-11 샤프 가부시키가이샤 An active matrix substrate, a method for reparing an active matrix substrate, an opposed substrate, a liquid-crystal display device, a display device and a method for repairing a display device
JP2011257774A (en) * 2004-09-30 2011-12-22 Chimei Innolux Corp Liquid crystal display
US8174664B2 (en) 2004-10-14 2012-05-08 Sharp Kabushiki Kaisha Multilayer substrate
JP4516432B2 (en) * 2005-01-19 2010-08-04 シャープ株式会社 Liquid crystal display
JP2006201355A (en) * 2005-01-19 2006-08-03 Sharp Corp Liquid crystal display device
US7817234B2 (en) 2005-06-30 2010-10-19 Chunghwa Picture Tubes, Ltd. Alignment patterns of a multi-domain vertical alignment (MVA) liquid crystal display panel having a plurality of shrinking areas
JP2007052040A (en) * 2005-08-12 2007-03-01 Sharp Corp Liquid crystal display
US8228480B2 (en) 2006-09-29 2012-07-24 Sharp Kabushiki Kaisha Display device and manufacturing method of display device
JPWO2008050501A1 (en) * 2006-09-29 2010-02-25 シャープ株式会社 Display device and method for manufacturing display device
JP4606497B2 (en) * 2006-09-29 2011-01-05 シャープ株式会社 Display device
US8867003B2 (en) 2006-11-28 2014-10-21 Samsung Display Co., Ltd. Liquid crystal display device
JP2008134590A (en) * 2006-11-28 2008-06-12 Samsung Electronics Co Ltd Liquid crystal display device
US8351016B2 (en) 2007-04-23 2013-01-08 Sharp Kabushiki Kaisha Display device and manufacturing method of display device
US8098353B2 (en) 2007-08-07 2012-01-17 Samsung Electronics Co., Ltd. Liquid crystal display with improved response speed and aperture ratio
WO2016067948A1 (en) * 2014-10-27 2016-05-06 シャープ株式会社 Liquid crystal display apparatus

Also Published As

Publication number Publication date
JP4391634B2 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
US6927824B1 (en) Liquid crystal display device and thin film transistor substrate
US7023516B2 (en) Substrate for liquid crystal display provided with electrode units having trunk and branch sections formed in each pixel region, and liquid crystal display having the same
JP2701698B2 (en) Liquid crystal display
US6650390B2 (en) Liquid crystal display panel having floating pixel electrode
EP1870767B1 (en) Verically-aligned (VA) liquid crystal display device
US8305540B2 (en) Liquid crystal display having subpixels per color pixel
US7940359B2 (en) Liquid crystal display comprising a dielectric layer having a first opening surrounding a patterned structure and exposing a portion of a first pixel electrode and a second pixel electrode formed on the dielectric layer
US7379143B2 (en) Liquid crystal display having predetermined steepness of light transmittance within a predetermined range on light transmittance gradient for improved visibility
JP4391634B2 (en) Liquid crystal display
US7292303B2 (en) Liquid crystal display and panel therefor including regular and successive regular domain defining members
JP2701832B2 (en) Liquid crystal display
US20040263756A1 (en) Liquid crystal display and thin film transistor array panel therefor
US7697096B2 (en) Liquid crystal display and panel therefor
JPH0728063A (en) Liquid crystal display device
US7460192B2 (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
KR20040062146A (en) Liquid crystal display panel and fabricating method thereof
JP2004348131A (en) Liquid crystal display and thin film transistor display panel therefor
US20060023151A1 (en) Liquid crystal display and panel therefor
JP2004245952A (en) Liquid crystal display device
KR20070072275A (en) Vertical alignment mode liquid crystal display device and method of fabricating thereof
JP4636626B2 (en) Liquid crystal display element
JP2000193979A (en) Liquid crystal display device and its production
WO2006114933A1 (en) Liquid crystal display device
JP2004157257A (en) Substrate for display device and display device equipped with the same
JPH09146103A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091008

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees