JP4389344B2 - Analog isolation circuit - Google Patents
Analog isolation circuit Download PDFInfo
- Publication number
- JP4389344B2 JP4389344B2 JP2000121974A JP2000121974A JP4389344B2 JP 4389344 B2 JP4389344 B2 JP 4389344B2 JP 2000121974 A JP2000121974 A JP 2000121974A JP 2000121974 A JP2000121974 A JP 2000121974A JP 4389344 B2 JP4389344 B2 JP 4389344B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- sine wave
- floating
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、アナログ絶縁回路に関する。具体的には、いずれの点もグラウンド電位でない2点間の電位差を測定するフローティング測定の際に、接地された電圧測定器と測定対象を絶縁するための、直流から数百メガヘルツ(MHz)に及ぶ広帯域のアナログ信号を絶縁する改良された絶縁回路である。特にデジタル・オシロスコープ(DSO)の入力信号を絶縁するのに適した絶縁回路を提供するものである。
【0002】
【従来の技術】
いずれも接地されていない2点間の電位差を測定するフローティング測定は、モータ、電源等の分野でしばしば必要になる。しかし、このフローティング被測定点は、しばしば高電位であり、完全かつ正確に接地されていないフローティング被測定物の2点間の電位差を測定するのは容易ではない。特に同相の大きな電圧振幅の上に微小な差動信号が重畳している場合や、被測定信号が高周波の場合には正確な測定が困難であった。
【0003】
このような問題はオシロスコープでの測定の際にしばしば生じるが、従来はオシロスコープを接地せずに、いわゆるフローティング状態にして測定していた。しかし、オシロスコープを設置しない場合には次のような問題が生じる。
【0004】
第1の問題点は、測定器の外側金属部分が被測定物と同電位になって感電のおそれが生じる。
【0005】
第2の問題点は、オシロスコープの対地容量によって被測定信号波形にリンキングが生じたり、プローブで被測定点に触れた瞬間に、直流および(あるいは)高周波的にフローティングされた被測定点が対地容量を通って瞬間的に接地された結果、フローティング側にある被測定回路および測定器であるオシロスコープを破損するおそれがある。
【0006】
このような不都合を防ぐためにはオシロスコープを接地して使用し、アナログ絶縁回路によりフローティング側の被測定点とオシロスコープを電気的に絶縁する必要がある。このような問題を解決するために、高周波正弦波信号で平衡変調および復調するアナログ絶縁回路を本出願人が次の文献に開示している。
【0007】
文献1. 特開平11−72515「広帯域アナログ絶縁回路」
【0008】
図9には文献1に開示された回路の構成図が、図10には図9に使用されるギルバード型の掛け算回路の回路図が、図11には図9および図10の各部の波形図が示されている。
【0009】
図9の入力端子5a,5bには、フローテイング測定される入力信号が印加されている。その入力信号はバッファ・アンプ7を介して変調器として動作する掛け算回路20に入力される。ここで、アナログの入力信号は絶縁回路12からのキャリア信号(正弦波)で変調される。発振器18から出力される正弦波は絶縁回路12を通って掛け算回路20のキャリア信号となる。掛け算回路20は入力信号とキャリア信号を掛け算して出力する。
【0010】
掛け算回路20の出力は絶縁回路11を通って復調器として動作する掛け算回路60に入力される。発振器18から出力されるキャリア信号は掛け算回路60の復調用キャリア信号となる。掛け算回路60は絶縁回路11の出力と復調用のキャリア信号を掛け算して出力する。
【0011】
図10には図9のフローティング側の掛け算回路20およびそれと全く同じ回路であるノンフローティング側の掛け算回路60の具体的な回路例が示されている。これはギルバート型掛け算回路として知られており、容易にIC化することができる。
【0012】
図10において差動の入力端子1a,1bはそれぞれ差動電流増幅段のトランジスタ31,32のベースに接続されており、トランジスタ31,32のエミッタの間には負帰還作用をなす抵抗41,42が接続されている。抵抗41,42の中点には、フローティング側の負電源VEEに接続された定電流源が接続されている。
【0013】
この定電流源はトランジスタ37,38と抵抗45,46,47で構成されている。抵抗45,46,47はカレント・ミラーの電流値を決めている。トランジスタ37,38はカレント・ミラーを構成している。カスコード接続されたトランジスタ33,34,35,36は特性が揃っていることが要求されるので、ギルバート型の掛け算回路20はモノリシックICで実現するのが望ましく、たとえばNEC製のトランジスタ・アレイμPA101Gを用いる。
【0014】
トランジスタ31のコレクタにはトランジスタ33,35のエミッタがカスコード接続されていて、トランジスタ32のコレクタにはトランジスタ34,36のエミッタがカスコード接続されている。トランジスタ33,35のベースはそれぞれトランジスタ34,36のベースに接続されている。
【0015】
トランジスタ33,34のコレクタはそれぞれトランジスタ36,35のコレクタに接続され、トランジスタ34,35のコレクタには負荷用の抵抗43が接続され、トランジスタ33,36のコレクタには負荷用の抵抗44が接続され、負荷用の抵抗43,44の中点はフローティング側の正電源VCCに接続されている。トランジスタ31〜38はフローティング側のギルバート型の掛け算回路20を構成している。ギルバート型の掛け算回路20は端子1a,1b間の信号電圧と端子3a,3b間の高周波正弦波電圧の掛け算の結果(積)を出力する。
【0016】
トランジスタ34,35のコレクタおよびトランジスタ33,36のコレクタはそれぞれ端子4a,4bを介して絶縁回路11に接続されている。
【0017】
掛け算回路60の出力(端子9)は、キャリア信号の2倍の周波数成分のノイズを含むのでローパス・フィルタ67に入力され、キャリア信号の2倍の周波数成分のノイズを除去する。ローパス・フィルタ67の出力はバッファ・アンプ69を通って出力端子10に出力信号が得られる。入力側と出力側は絶縁回路11および12により絶縁されるので、アナログ信号の絶縁が可能である。
【0018】
ここで絶縁回路11,12として、絶縁トランスを用いる場合、コンデンサを用いる場合、対向するアンテナ間を電波で伝送する場合、光ファイバを挿んで対向して送光し受光する場合、空間を挿んで対向して送光し受光する場合が、文献1には開示されている。
【0019】
図11は図9および図10で示した回路における入力信号がステップ波形、発振器18の周波数1GHz、ローパス・フィルタ67のカットオフ周波数100MHzの場合のシミュレーションの一例である。時間軸には5ns間隔の目盛が付されている。
【0020】
(a)は図10の入力端子1a,1b間の差動入力波形、(b)は図10の掛け算回路20の出力を得る端子4a,4bの間の波形、(c)は掛け算回路60の出力を得る端子9の波形、(d)は出力端子10の出力波形である。図11からわかるように、フローティング側(図9の絶縁トランス11および12の左側)をノンフローティング側(図9の絶縁トランス11および12の右側)から絶縁しつつ、直流から高周波まで歪みなくアナログ信号を得ることができることがわかる。
【0021】
上述のような正弦波による同期検波によるアナログ絶縁回路では、掛け算回路20,60を用いた変調および復調の際に正弦波のキャリア信号で掛け算を行っているために、復調器として動作する掛け算回路60からの出力からキャリア信号の2倍の周波数を取り除くことが必要である。このキャリア信号の除去について、次に説明する。
【0022】
端子1aと1bとの間に印加される差動の入力信号をEA 、端子3aと3bの間に印加されるキャリア信号である高周波正弦波信号をEB 、端子4aと4bとの間のフローティング側の掛け算の結果をEC とすると次の関係がある。
【0023】
EA =f(t) (1)
EB =sin(ωt) (2)
EC =EA ×EB =f(t)sin(ωt) (3)
【0024】
絶縁回路11から得られる式(3)の信号EC が掛け算回路60に入力される。一方、発振器18の出力する式(2)のキャリア信号である高周波正弦波信号は掛け算回路20に対して極性の反転した高周波正弦波信号を掛け算回路60に供給する。掛け算回路60も、掛け算回路20と同様にキャリア信号である高周波正弦波信号の掛け算結果を端子9に出力する(図11(c))。
【0025】
端子9に得られる掛け算回路60の出力信号ED =EC ×EB は次のように表される。
ED =f(t)sin2(ωt)=(1/2)f(t)(1−cos(2ωt)) (4)
【0026】
入力信号f(t) の周波数成分が高周波正弦波信号 sin(ωt)の周波数より低い場合には、ローパス・フィルタ67の遮断周波数を2ωtより低く設定することにより、式(4)のキャリア周波数の2倍の成分である cos(2ωt)の項は0となるため(1/2)f(t)の項のみが残り、これが出力端子10に得られて、入力信号が再現される(図11(d))。入力端子5a,5bと出力端子10の間は絶縁トランス11で完全に絶縁されているにもかかわらず、直流から高周波まで広帯域なアナログ信号絶縁が可能となる。
【0027】
ここで、ローパス・フィルタ67の遮断周波数は正弦波のキャリア信号を充分に遮断できる値に設定する必要がある。たとえば、オシロスコープなどの時間測定器に用いられるガウシアン・フィルタで構成することを前提にした場合を下記に示す。ガウシアン・フィルタの振幅の減衰特性H(ω)は、遮断周波数をfc とした場合、次式で表される。
H(ω)=exp(0.00878 ω2 /fc 2 ) (5)
【0028】
このH(ω)からキャリア周波数ωの漏れをどの程度減少せしめるかでローパス・フィルタ67の遮断周波数fc が決まる。実際にはローパス・フィルタ67の遮断周波数fc がアナログ絶縁回路の帯域を決めるから、ローパス・フィルタ67の遮断周波数(アナログ絶縁回路の帯域)fc を決め、キャリア周波数ωの漏れをどの程度にするかでキャリア周波数ωを決めることになる。
【0029】
実験した結果では、帯域幅を100MHzとした場合にはキャリア周波数として1GHz程度で実用が可能である。このことは、このキャリア周波数(1GHz)になると、各回路の周波数特性および観測するオシロスコープの帯域の制限があるために、オシロスコープ自身もローパス・フィルタの作用をするから、ローパス・フィルタ67の減衰特性は(5)式で表される関係式に従う必要がなくなる。しかしながら、十分な減衰特性を得るためには、オシロスコープの帯域幅の10倍程度の高周波数のキャリア信号が必要になる。帯域幅100MHzのアナログ絶縁回路を実現するには、1GHz程度のキャリア信号が必要であり、各回路とも広帯域の構成が必要である。また、この位の周波数になると、電磁波の放射等の新たな問題も生じてくる。
【0030】
その他のアナログ絶縁回路としては、フォト・カプラを用いたものがある。しかし、フォト・カプラも精度良くアナログ信号を絶縁できる帯域はせいぜい1MHzであり、高速な波形の観測には不十分である。フォト・カプラと絶縁トランスを用いた広帯域のアナログ絶縁回路は、次の文献に提案されている。
【0031】
文献2. US Patent 5,517,154 “SPLITPATH LINEAR ISOLATION CIRCUIT APPARATUS AND METHOD"
【0032】
文献2で開示している技術は、DC〜100kHz程度の低域をフォト・カプラで絶縁し、100kHz〜100MHz程度の高域を絶縁トランスで絶縁して全体の周波数特性が平坦になるようクロス・オーバさせることでDC〜100MHz程度までのアナログ信号を絶縁するものである。
【0033】
文献2に開示されたアナログ絶縁回路には、次のような問題がある。
【0034】
第1の課題は、フォト・カプラの帯域がせいぜい1MHzなので、クロス・オーバ周波数は、たかだか100kHz程度までしか上げられず、絶縁トランスの低域遮断周波数を高くすることができない。したがって、絶縁トランスが小型にならない上に、低域まで使える絶縁トランスは大型になるために一般に高周波特性が良くないという問題がある。そのため、さらに周波数帯域幅を広げるのが困難である。
【0035】
第2の課題は、低域と高域を別々に絶縁してクロス・オーバしているので、クロス・オーバ歪みが発生することと、低域と高域の利得の精確な調整が必要なことである。
【0036】
【発明が解決しようとする課題】
文献1に開示された正弦波のキャリア周波数で変調する同期検波方式によるアナログ絶縁回路では、出力からの2倍のキャリア信号をローパス・フィルタ等で取り除くために、キャリア信号の周波数はアナログ絶縁回路の帯域の10倍以上は必要になる。それゆえ、アナログ絶縁回路は広帯域の回路構成が必要であるとともに配線等は広帯域信号を伝送することのできる伝送線路を用いることが必要になるという問題が生じる。
【0037】
また、絶縁手段にパルス・トランスを用いる場合小型にできるが、この周波数になると逆に耐圧を維持するのが困難になる。耐圧を確保する構造にすると結合係数が小さくなり、パルス・トランスの伝送効率が犠牲になるという問題点がある。さらに、1GHz程度の高周波は、電磁波の放射等の新たな問題が生じ、これらに対するシールド等の対策が必要になるという問題が生じる。
【0038】
文献2に開示されたアナログ絶縁回路においてもフォト・カプラの帯域がせいぜい100kHz程度なので、絶縁トランスの低周波遮断周波数を上げることができない。それゆえ、絶縁トランスを小型化できない。また低域まで使える絶縁トランスは、高周波特性が良くないという問題がある。低域と高域を別々に絶縁しているので、回路構成が複雑であり、利得の調整などが必要になるという問題点がある。
【0039】
本発明はこのような未解決の課題を鑑みてなされたものであり、高い周波数のキャリア信号を用いず簡単な構成で、直流から高周波まで、波形歪みなく絶縁可能な広帯域のアナログ絶縁回路を提供するものである。
【0040】
【課題を解決するための手段】
フローティング側のアナログ入力信号と、フローティング側の高周波正弦波信号を掛け算して掛け算結果を得る掛け算回路と、
掛け算結果を、直流的に絶縁してノンフローティング側にノンフローティング掛け算結果として得るための第1の絶縁回路と、
ノンフローティング掛け算結果をクロックによりサンプリングしてアナログ入力信号を復元してノンフローティング信号を得るためのサンプリング回路と、
ノンフローティング側の高周波正弦波信号を発振する発振器と、
ノンフローティング側の高周波正弦波信号のピーク時点に同期したクロックを得るためのクロック回路と、
ノンフローティング側の高周波正弦波信号を直流的に絶縁してフローティング側の高周波正弦波信号を掛け算回路に印加するための第2の絶縁回路とを設けた。
【0041】
文献1の同期検波方式は高周波の正弦波で変調および復調を行っていたのでキャリア信号の2倍の周波数のフィルタが必要であった。それに対して、本発明のアナログ絶縁回路は正弦波状の高周波数で変調するが、サンプリング回路を用いて復調している。このことにより、キャリア信号を除去するローパス・フィルタは必要としない。キャリア信号としての正弦波状の周波数は絶縁回路の帯域に対して十分に高周波である必要がなくなる。それゆえ、各回路とも広帯域の構成を必要としないという利点がある。またパルス・トランスは市販されている高速LANに使われているものを利用できるという利点がある。
【0042】
さらに、最近オシロスコープの主流はデジタル・ストレージ・オシロスコープ(DSO)に移行してきており、DSOはAD変換器およびAD変換器のサンプリング・クロック用の発振器を内蔵している。本発明をDSOの入力絶縁に用いる場合には、本発明におけるサンプリング手段および正弦波を出力する発振器はそれぞれDSOのAD変換器と発振器を使うことができる。したがって、2組の絶縁手段と1個の掛け算回路を追加することによって、DSOの入力絶縁が可能になるという利点がある。文献1では、広帯域の掛け算回路を2個必要としていたのに対し、本願発明では1個ですみ、それも文献1のような広帯域性は要求されない。
【0043】
【発明の実施の形態】
図1には本発明の実施の形態が示されている。図9に対応する構成要素には同じ記号を付してある。フローティング側の入力端子5a,5bに入力されたアナログ信号はバッファ・アンプ7に接続される。バッファ・アンプ7の出力は掛け算回路20に接続される。この掛け算回路20は、図10に示されたものに同じである。掛け算回路20は、正弦波を発振する発振器に絶縁回路12を介して接続されている。
【0044】
掛け算回路20は絶縁回路11に接続される。絶縁回路11はAD変換器51に接続される。発振器18の出力はクロック回路15に接続されている。クロック回路15の出力であるクロックは、A/D変換器51およびD/A変換器52に印加されている。A/D変換器51のデジタル出力は、D/A変換器52に接続される。
【0045】
絶縁回路11および12は、フローティング側とノンフローティング側とを絶縁している。フローティング側には、入力端子5a,5bからの入力信号をバッファするバッファ・アンプ7と掛け算回路20が含まれている。ノンフローティング側には、発振器18,クロック回路15,A/D変換器51と出力端子10に接続されたD/A変換器52が含まれている。絶縁回路11および12は、たとえば絶縁トランスである。
【0046】
入力端子5a,5b間に印加されるアナログの入力信号f(t) 、発振器18からの正弦波(キャリア)出力の各周波数をωとする。アナログ入力信号f(t) はバッファ・アンプ7を介して掛け算回路20に入力される。発振器18からの正弦波(キャリア)は絶縁回路12を介して、掛け算回路20に入力される。ここで、アナログの入力信号は絶縁回路12からの正弦波(キャリア)で変調される。アナログの入力信号に正弦波のキャリアを掛け算した結果は、入力信号をキャリアで変調した変調信号に同じである。
【0047】
掛け算回路20はアナログの入力信号f(t) と絶縁回路12からのキャリア信号 sin(ωt)の掛け算した結果である変調信号
EC =EA ×EB =f(t)sin(ωt)
を出力する。これは式(3)に示したEC である。掛け算回路20からの掛け算の結果である変調信号出力は、絶縁回路11を介して、A/D変換器51に入力される。
【0048】
図2(a)および(b)には、それぞれクロック回路15の入力および出力の波形が示されている。発振器18から(a)の正弦波はクロック回路15に入力され、クロック回路15はA/D変換器51およびD/A変換器52をドライブする(b)のクロックを出力する。
【0049】
クロックのタイミングは発振器18からの(a)の1周期2πの正弦波に対して1/4周期すなわちπ/2だけ遅れている。A/D変換器51はクロック回路15からの(b)のクロックの立ち上がりエッジ、すなわち正弦波のピークのところでA/D変換する。A/D変換器51に入力される変調信号は式(3)の
EC =f(t)sin(ωt)
で表される。ここでは、A/D変換器51が常に発振器18からの正弦波に対してπ/2だけ遅れて、つまり sin(ωt)=1においてA/D変換することになる。
【0050】
A/D変換器51のサンプリングのタイミングは、
Tsm =(2π/ω)m+π/2
と表すことができる。ここで、mは整数である。 sin(ωt)=1であるからA/D変換器51の出力Vomは、
Vom=f(Tsm)sin(Tsm)=f(Tsm)
となり、キャリア信号 sin(ωt)で変調されているにもかかわらず、入力端子5a,5b間に印加された入力信号をA/D変換することと等価になる。
【0051】
図3には、掛け算回路20への信号の入力に対する出力が任意目盛で示されている。掛け算回路20からの出力のキャリア周波数を100MHzとすると、掛け算回路20へのアナログ入力の信号f(t)の立ち上がり時間は40nsのパルス波形である。A/D変換器51はクロックの立ち上がりでA/D変換するので、入力波形が再現されることが分かる。
【0052】
本発明は入力された信号をキャリア信号で変調した変調信号をA/D変換器51でキャリア信号に同期してサンプリングすることにより、キャリア信号で変調された変調信号から入力された信号を再現している。ここでは使用するA/D変換器の特性に大きく依存している。一般にA/D変換器は入力信号の(信号の変化率)によってA/D変換できる分解能が変わってくる。A/D変換器は入力信号のスルーレート(変化率)が速くなるに従い、A/D変換できる分解能は劣化してくることが知られている。
【0053】
本発明におけるA/D変換器51に入力される変調信号のスルーレートは、A/D変換器51に入力される変調信号Vo(t)を微分することで求められる。Vo(t)を微分したスルーレートV'o(t)は、f(t)の微分をf’(t)とすると式(6)で表される。
V'o(t)=f'(t) sin(ωt)+ω・f(t) cos(ωt)
(6)
ここで、上記に説明したように、A/D変換器51がA/D変換するタイミングは、
Tsm=(2π/ω)m+π/2
ごとである。つまり sin(Tsm)=sin(ωt)=1、cos(T sm )=cos(ωt)=0である。
【0054】
このことから、A/D変換器51からみたスルーレートV'o(t)は、sin(ωt)=1、cos(ωt)=0 を考慮し、
V'o(t)=f'(t) sin(ωt)+ω・f(t) cos(ωt)=f'(t)
となり、変調信号のスルーレートは入力された信号f(t)のスルーレートf'(t)と同じであることがわかる。しかし実際には、A/D変換器51が入力信号をサンプリングする時間間隔は無限小ではなくて有限の値であり、このサンプリングする時間間隔の影響が考えられる。
【0055】
図4には、掛け算回路20への信号の入力と、出力が任意メモリで示されている。掛け算回路20への信号の入力周波数が25MHz、振幅0.5Vの正弦波であり、掛け算回路20の出力に含まれるキャリアの周波数が100MHzであると仮定すると、横軸のメモリは12.5nsである。掛け算回路20からの出力が絶縁回路11を介してA/D変換器51に印加されている。
【0056】
使用するA/D変換器51の特性として、分解能8ビットで、入力された信号を周波数25MHz、振幅0.5Vの正弦波とし、サンプリング周波数を100MHz、変換精度を6ビットであったと仮定する。このときの信号入力(25MHzの正弦波)の最大スルーレートは、正弦波の変化率が最大となるゼロクロス(図4の破線で丸く囲ったA部)の時で0.0785V/nsである。
【0057】
ここでは、分解能が6ビットと仮定しているので、1LSB(6ビット)は約 0.0156 V である。このことから、少なくとも、このA/D変換器51は、(0.0156 /0.0785 )ns=198psの時間内でA/D変換できることになる。A/D変換器51は約198ps以内でサンプリングし、A/D変換できる。入力の周波数を25MHz、その入力を周波数100MHzのキャリアで変調した波形の最大スルーレート部分を示す破線で丸く囲ったA部について述べる。
【0058】
図5には図4の破線で丸く囲ったA部を拡大した波形が示されている。掛け算回路20への信号の入力(実線)および出力(破線)のスルーレートは、ゼロクロス付近の200psの範囲では、入力と出力においてほとんど同じであることが分る。A/D変換51を用いた場合には、キャリアで変調しても、A/D変換器51からみたスルーレートは同じになるので、A/D変換器51の分解能劣化はないことを示している。
【0059】
図6には、掛け算回路20の信号の入力と出力の関係を示している。信号入力DC0.5Vとした場合である。この掛け算回路20の出力を絶縁回路11を介して受けて、A/D変換器51がサンプリングするキャリア周波数は100MHzである。キャリア変調しているのでA/D変換器51からはDCとしては見えないが、キャリアの各ピーク点においてサンプリングするので、サンプルされた点は直流をサンプルした場合と等価となる。
【0060】
図7には図6の破線で丸く囲ったB部を拡大した波形図が示されている。A/D変換する時間は約198psであるので、この間の信号の変化は 0.001VでLSB(8ビット)換算で約0.3LSBであり、8ビットの分解能が得られる。以上説明したように、出力は、A/D変換器51の性能によって劣化することはない。
【0061】
以上、説明は一般的に言われているDSOのサンプリング周波数と帯域の関係から、一例として、サンプリング周波数100MHzで、帯域がその1/4の25MHzを選んで説明したのであって、サンプリング周波数100MHzの時に帯域が25MHz以下に限定されるわけではない。等価サンプリング可能なDSOに本発明を採用すれば、当然のことながら帯域は25MHzに限定されることはないことが以上の説明で明白であろう。
【0062】
A/D変換器51のデジタル出力はD/A変換器52に入力され、アナログ信号に変換され出力端子10に出力される。D/A変換器52からの出力には 、サンプリング・キャリア周波数の3倍以上の高周波が存在するので、必要であれば、ローパス・フィルタを挿入して高周波数をフィルタする必要がある。
【0063】
従来例を示す図9のローパス・フィルタ67の場合、除去の対象がキャリアの2倍の周波数成分であったのに対して、図1に示す本願の場合はキャリア周波数の3倍以上の高周波が対象であるから、復元すべき信号に及ぼす影響は極めて小さい。
【0064】
本発明をデジタル・オシロスコープに適用する場合には、信号はデジタル形式で処理され表示されるので、D/A変換器52およびローパス・フィルタは必要がない。またA/D変換器51や発振器18およびクロック回路15もデジタル・オシロスコープ(DSO)に使用されているものが使用できる。絶縁回路11,12と掛け算回路20を追加するのみでデジタル・オシロスコープ(DSO)の入力側を絶縁することが可能になる。
【0065】
図8には本発明の実施例を示している。図1および図9に対応する構成要素には同じ記号を付してある。図8の実施例において、絶縁回路11および12として高速LAN用のTDK製の絶縁パルス・トランスTLA−6T207を用いた。ロスは100kHzから100MHzまで1dB以下である。−3dBのカットオフ周波数は約100MHzである。この絶縁トランスを用いた場合には変調信号(キャリア)として、100kHzから200MHzまで使える。
【0066】
入力端は5a,5bの間に入力されたアナログ信号はバッファ・アンプ7に接続される。バッファ・アンプ7の出力は、掛け算回路20に接続される。掛け算回路20は、正弦波を発振する発振器18からの正弦波(キャリア)を絶縁回路12を介して印加されている。掛け算回路20の出力は絶縁回路11を介してサンプル・ホールド(SH)回路53に接続される。発振器18の出力はクロック回路15Bに印加されている。クロック回路15Bはサンプル・ホールド(SH)回路にサンプリング用のクロックを印加している。サンプル・ホールド(SH)回路53の出力はローパス・フィルタ54を介して出力端子10に接続されている。
【0067】
図1の構成との差異は、A/D変換器51とD/A変換器52の代わりにサンプル・ホールド(SH)回路53とローパス・フィルタ54を設けたことである。この部分に関して動作を説明する。
【0068】
絶縁回路11を介してサンプル・ホールド(SH)回路53に印加される変調信号波形Vo はキャリア信号 sin(ωt)に変調された入力信号f(t)となる。つまり、サンプル・ホールド回路(SH)53にはVo =f(t)sin(ωt)が入力される。サンプル・ホールド(SH)回路53はクロック回路15Bからのクロックの立ち上がりエッジで入力波形をホールドする。サンプル・ホールド(SH)回路53に入力される変調信号はf(t)sin(ωt)である。
【0069】
ここで、サンプル・ホールド回路が常にsin(ωt)=1のときに波形をホールドする。すなわち、
Tsm =(2π/ω)m+π/2
ごとにサンプル・ホールド(SH)回路53がサンプリングする。mは整数である。サンプル・ホールド(SH)回路53の出力Vomは、sin(T sm )=1だから、
Vom=f(Tsm)sin(Tsm)=f(Tsm)
となる。
【0070】
つまり、サンプル・ホールド(SH)回路53でサンプリングすることにより、キャリアで変調された変調信号は入力端子5aと5b間に印加された入力アナログ信号に同じ波形の出力を復調することができる。サンプル・ホールド(SH)回路53からの出力はサンプリング周波数の3倍以上の高調波を含むので、ローパス・フィルタ54を介して、高調波成分を除去して入力f(t)を復調して出力端子10に出力する。この実施例は、アナログ出力を得たい場合に適している。
【0071】
従来例を示す図9のローパス・フィルタ67の場合、除去の対象がキャリアの2倍の周波数成分であったのに対して、図8に示す本願の場合はキャリア周波数の3倍以上の高周波が対象であるから、ローパス・フィルタ54の復元すべき信号に及ぼす影響は極めて小さい。
【0072】
ここで絶縁回路11および12として、絶縁トランスまたはコンデンサを用いたり、対向するアンテナ間を電波で伝送したり、光ファイバを挿んで対向して送光し受光してもよいし、あるいは空間を挿んで対向して送光し受光するようにしてもよいことは、以上の説明から明らかであろう。
【0073】
【発明の効果】
文献1の同期検波方式は高周波の正弦波で変調および復調して行っていたのでキャリア信号の2倍の周波数のフィルタが必要であったのに対して、本発明のアナログ絶縁回路は正弦波状の高周波で変調するが、サンプリング回路を用いて復調する。このことにより、キャリア信号を除去するローパス・フィルタは必ずしも必要とはしない。キャリア信号としての正弦波状の周波数は絶縁回路の帯域に対して十分に高周波である必要がなくなる。それゆえ、各回路とも高帯域の構成を必要としないという利点がある。またパルス・トランスは市販されている高速LANに使われているものを利用できるという利点がある。
【0074】
さらに、最近オシロスコープの主流はデジタル・ストレージ・オシロスコープ(DSO)に移行してきており、DSOはA/D変換器およびA/D変換器のサンプリング・クロック用の発振器を内蔵している。本発明をDSOの入力絶縁に用いる場合には、本発明におけるサンプリング回路および正弦波を出力する発振器は、それぞれDSOのA/D変換器と発振器を使うことができるので、2組の絶縁回路と一個の掛け算回路を追加することによって、DSOの入力絶縁が可能になるという利点がある。文献1では、広帯域の掛け算回路を2個必要としていたのに対し、本願発明では1個ですみ、それも文献1のような広帯域性は要求されない。したがって本発明の効果は極めて大きい。
【図面の簡単な説明】
【図1】 本発明の実施の形態を示す回路構成図である。
【図2】図1のクロック回路の入力および出力波形図である。
【図3】図1の掛け算回路への信号の入力と出力波形図である。
【図4】図1の掛け算回路への他の信号の入力と出力波形図である。
【図5】図4のA部を拡大した波形図である。
【図6】図1の掛け算回路へのさらに他の信号の入力と出力波形図である。
【図7】図6のB部を拡大した波形図である。
【図8】本発明の実施例を示す回路構成図である。
【図9】従来例を示す回路構成図である。
【図10】図9の掛け算回路に使用されているギルバート型の掛け算回路の回路図である。
【図11】図9および図10の各部の波形図である。
【符号の説明】
1a,1b,3a,3b,4a,4b 端子
5a,5b 入力端子
7 バッファ・アンプ
9 端子
10 出力端子
11,12 絶縁回路
15,15B クロック回路
18 発振器
20 掛け算回路
31〜38 トランジスタ
41〜47 抵抗
51 A/D変換器
52 D/A変換器
53 SH(サンプル・ホールド)回路
54 ローパス・フィルタ
60 掛け算回路
67 ローパス・フィルタ
69 バッファ・アンプ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an analog isolation circuit. Specifically, when floating measurement is performed to measure the potential difference between two points that are not ground potentials, the direct current is changed from DC to several hundred megahertz (MHz) to insulate the measurement object from the grounded voltage measuring device. An improved isolation circuit that isolates a wide range of analog signals. In particular, an isolation circuit suitable for isolating an input signal of a digital oscilloscope (DSO) is provided.
[0002]
[Prior art]
Floating measurement that measures the potential difference between two points that are not grounded is often required in the fields of motors, power supplies, and the like. However, this floating measurement point is often at a high potential, and it is not easy to measure the potential difference between two points of the floating measurement object that is not completely and accurately grounded. In particular, accurate measurement is difficult when a small differential signal is superimposed on a large voltage amplitude of the same phase or when the signal under measurement is a high frequency.
[0003]
Such a problem often occurs during measurement with an oscilloscope. Conventionally, the oscilloscope is not grounded but is measured in a so-called floating state. However, the following problems arise when an oscilloscope is not installed.
[0004]
The first problem is that the outer metal part of the measuring device has the same potential as the object to be measured, which may cause an electric shock.
[0005]
The second problem is that the oscilloscope ground capacitance causes linking in the measured signal waveform, or the measured point that is floating in direct current and / or high frequency at the moment the probe touches the measured point. As a result of being instantaneously grounded through, there is a risk of damaging the circuit under test on the floating side and the oscilloscope that is the measuring instrument.
[0006]
In order to prevent such inconvenience, it is necessary to ground the oscilloscope and to electrically insulate the oscilloscope from the measurement point on the floating side by an analog insulation circuit. In order to solve such a problem, the present applicant has disclosed an analog isolation circuit that performs balanced modulation and demodulation with a high-frequency sine wave signal in the following document.
[0007]
[0008]
FIG. 9 is a block diagram of the circuit disclosed in
[0009]
Input signals to be measured for floating are applied to the
[0010]
The output of the
[0011]
FIG. 10 shows a specific circuit example of the
[0012]
In FIG. 10, differential input terminals 1a and 1b are respectively connected to the bases of
[0013]
This constant current source is composed of
[0014]
The emitter of the
[0015]
The collectors of the
[0016]
The collectors of the
[0017]
Since the output (terminal 9) of the
[0018]
Here, when an insulating transformer is used as the insulating
[0019]
FIG. 11 shows an example of simulation when the input signal in the circuits shown in FIGS. 9 and 10 is a step waveform, the frequency of the
[0020]
10A is a differential input waveform between the input terminals 1a and 1b in FIG. 10, FIG. 10B is a waveform between the terminals 4a and 4b for obtaining the output of the
[0021]
In the analog isolation circuit based on the synchronous detection using the sine wave as described above, since the multiplication is performed by the carrier signal of the sine wave at the time of modulation and demodulation using the
[0022]
The differential input signal applied between the terminals 1a and 1b is EA, A high frequency sine wave signal which is a carrier signal applied between the terminals 3a and 3b is represented by EB, The result of multiplication on the floating side between terminals 4a and 4b is ECThen there is the following relationship.
[0023]
EA= F (t) (1)
EB= Sin (ωt) (2)
EC= EA× EB= F (t) sin (ωt) (3)
[0024]
The signal E of the formula (3) obtained from the insulating
[0025]
Output signal E of
ED= F (t) sin2(Ωt) = (1/2) f (t) (1-cos (2ωt)) (4)
[0026]
When the frequency component of the input signal f (t) is lower than the frequency of the high-frequency sine wave signal sin (ωt), the cutoff frequency of the low-
[0027]
Here, it is necessary to set the cutoff frequency of the low-
H (ω) = exp (0.00878 ω2/ Fc 2(5)
[0028]
The cutoff frequency f of the low-
[0029]
As a result of the experiment, when the bandwidth is 100 MHz, the carrier frequency can be practically about 1 GHz. This is because when the carrier frequency (1 GHz) is reached, the frequency characteristics of each circuit and the oscilloscope band to be observed are limited, so the oscilloscope itself acts as a low-pass filter. Need not follow the relational expression expressed by the equation (5). However, in order to obtain a sufficient attenuation characteristic, a carrier signal having a high frequency about 10 times the bandwidth of the oscilloscope is required. In order to realize an analog isolation circuit with a bandwidth of 100 MHz, a carrier signal of about 1 GHz is required, and each circuit requires a broadband configuration. In addition, when this frequency is reached, new problems such as emission of electromagnetic waves occur.
[0030]
Other analog insulation circuits include those using photocouplers. However, the photocoupler can isolate an analog signal with high accuracy with a bandwidth of 1 MHz at most, which is insufficient for high-speed waveform observation. A broadband analog isolation circuit using a photo coupler and an isolation transformer is proposed in the following document.
[0031]
[0032]
The technique disclosed in
[0033]
The analog isolation circuit disclosed in
[0034]
The first problem is that since the bandwidth of the photocoupler is 1 MHz at most, the crossover frequency can only be increased to about 100 kHz, and the low-frequency cutoff frequency of the insulating transformer cannot be increased. Therefore, there is a problem that the high-frequency characteristics are generally not good because the insulating transformer is not downsized and the insulating transformer that can be used up to a low frequency is large. Therefore, it is difficult to further widen the frequency bandwidth.
[0035]
The second problem is that the low and high frequencies are isolated and crossed over separately, so that crossover distortion occurs and that precise adjustment of the low and high frequency gains is required. It is.
[0036]
[Problems to be solved by the invention]
In the analog isolation circuit based on the synchronous detection method that modulates at the carrier frequency of the sine wave disclosed in
[0037]
In addition, when a pulse transformer is used as the insulating means, the size can be reduced. However, it is difficult to maintain the breakdown voltage at this frequency. If a structure that ensures a withstand voltage is used, the coupling coefficient becomes small, and the transmission efficiency of the pulse transformer is sacrificed. Furthermore, a high frequency of about 1 GHz causes a new problem such as the emission of electromagnetic waves, and there arises a problem that countermeasures such as shielding are required for these problems.
[0038]
Even in the analog insulation circuit disclosed in
[0039]
The present invention has been made in view of such an unsolved problem, and provides a wide-band analog insulation circuit that can be insulated without a waveform distortion from a direct current to a high frequency with a simple configuration without using a high frequency carrier signal. To do.
[0040]
[Means for Solving the Problems]
A multiplication circuit that multiplies the floating-side analog input signal and the floating-side high-frequency sine wave signal to obtain a multiplication result;
A first insulation circuit for obtaining a multiplication result as a non-floating multiplication result on a non-floating side by insulating the multiplication in a DC manner;
A sampling circuit for sampling a non-floating multiplication result with a clock and restoring an analog input signal to obtain a non-floating signal;
An oscillator that oscillates a non-floating high-frequency sine wave signal;
Non-floating side high frequency sine wave signalPeak point ofA clock circuit for obtaining a clock synchronized with
A non-floating high-frequency sine wave signal is galvanically isolated and a second insulating circuit for applying the floating high-frequency sine wave signal to the multiplication circuit is provided.
[0041]
Since the synchronous detection method of
[0042]
Furthermore, the mainstream of oscilloscopes has recently shifted to a digital storage oscilloscope (DSO), which incorporates an AD converter and an oscillator for a sampling clock of the AD converter. When the present invention is used for DSO input isolation, the DSO AD converter and oscillator can be used as the sampling means and the sine wave oscillator in the present invention, respectively. Therefore, by adding two sets of insulation means and one multiplication circuit, there is an advantage that DSO input insulation becomes
[0043]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows an embodiment of the present invention. Components corresponding to those in FIG. 9 are given the same symbols. The analog signals input to the floating
[0044]
The
[0045]
The insulating
[0046]
Each frequency of the analog input signal f (t) applied between the
[0047]
The
EC= EA× EB= F (t) sin (ωt)
Is output. This is the E shown in equation (3).CIt is. A modulation signal output as a result of multiplication from the
[0048]
2A and 2B show the input and output waveforms of the
[0049]
The clock timing is the same as that of (a) from the oscillator 18.1 period 2πAgainst sine wave1/4 period, ie π / 2 onlyRunning late. The A /
EC= F (t) sin (ωt)
It is represented by Here, the A /
[0050]
The sampling timing of the A /
Tsm = (2π / ω) m +π / 2
It can be expressed as. Here, m is an integer. Since sin (ωt) = 1, the output V of the A /
Vom= F (Tsm) sin (Tsm) = F (Tsm)
This is equivalent to A / D conversion of the input signal applied between the
[0051]
In FIG. 3, the output corresponding to the input of the signal to the
[0052]
The present invention reproduces an input signal from a modulation signal modulated with a carrier signal by sampling a modulation signal obtained by modulating the input signal with a carrier signal by an A /
[0053]
The slew rate of the modulation signal input to the A /
V 'o(t) =f ′ (t) sin (ωt) + ω · f (t) cos (ωt)
(6)
Here, as described above, the timing at which the A /
Tsm= (2π / ω) m +π / 2
Every. Sin (Tsm) =sin (ωt) = 1, cos (T sm ) = Cos (ωt) = 0It is.
[0054]
From this, the slew rate V ′ viewed from the A / D converter 51o(t) isConsidering sin (ωt) = 1, cos (ωt) = 0,
V 'o(t) =f ′ (t) sin (ωt) + ω · f (t) cos (ωt)= F '(t)
Thus, it can be seen that the slew rate of the modulation signal is the same as the slew rate f ′ (t) of the input signal f (t). However, in practice, the time interval at which the A /
[0055]
In FIG. 4, the input and output of signals to the
[0056]
As the characteristics of the A /
[0057]
Here, since the resolution is assumed to be 6 bits, 1 LSB (6 bits) is about 0.0156 V. Therefore, at least, the A /
[0058]
FIG. 5 shows an enlarged waveform of a portion A circled by a broken line in FIG. It can be seen that the slew rate of the input (solid line) and the output (dashed line) of the signal to the
[0059]
FIG. 6 shows the relationship between the signal input and output of the
[0060]
FIG. 7 shows an enlarged waveform diagram of a portion B circled by a broken line in FIG. Since the time for A / D conversion is about 198 ps, the signal change during this period is 0.001 V, which is about 0.3 LSB in terms of LSB (8 bits), and an 8-bit resolution can be obtained. As described above, the output does not deteriorate due to the performance of the A /
[0061]
In the above description, from the relationship between the sampling frequency and band of the DSO generally called, as an example, the sampling frequency is 100 MHz, and the band is ¼ of 25 MHz. The sampling frequency is 100 MHz. Sometimes the bandwidth is not limited to 25 MHz or less. It will be apparent from the above description that the band is not limited to 25 MHz if the present invention is applied to a DSO capable of equivalent sampling.
[0062]
The digital output of the A /
[0063]
In the case of the low-
[0064]
When the present invention is applied to a digital oscilloscope, the signal is processed and displayed in a digital format, so that the D /
[0065]
FIG. 8 shows an embodiment of the present invention. Components corresponding to those in FIGS. 1 and 9 are given the same symbols. In the embodiment of FIG. 8, TDK-made insulating pulse transformer TLA-6T207 for high-speed LAN is used as the insulating
[0066]
The analog signal input between the
[0067]
The difference from the configuration of FIG. 1 is that a sample and hold (SH)
[0068]
Modulation signal waveform V applied to the sample and hold (SH)
[0069]
Here, the waveform is held when the sample and hold circuit always has sin (ωt) = 1. That is,
Tsm = (2π / ω) m +π / 2
A sample and hold (SH)
Vom= F (Tsm) Sin (Tsm) = F (Tsm)
It becomes.
[0070]
That is, by sampling in the sample and hold (SH)
[0071]
In the case of the low-
[0072]
Here, as the insulating
[0073]
【The invention's effect】
Since the synchronous detection method of
[0074]
Furthermore, the mainstream of oscilloscopes has recently shifted to a digital storage oscilloscope (DSO), which incorporates an A / D converter and an oscillator for the sampling clock of the A / D converter. When the present invention is used for DSO input isolation, the sampling circuit and the oscillator for outputting a sine wave according to the present invention can use a DSO A / D converter and an oscillator, respectively. By adding one multiplication circuit, there is an advantage that DSO input isolation is
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention.
2 is an input and output waveform diagram of the clock circuit of FIG. 1. FIG.
FIG. 3 is a signal input and output waveform diagram to the multiplication circuit of FIG. 1;
FIG. 4 is a diagram showing input and output waveforms of other signals to the multiplication circuit of FIG. 1;
5 is an enlarged waveform diagram of part A in FIG.
FIG. 6 is a waveform diagram of still another signal input and output to the multiplication circuit of FIG. 1;
7 is an enlarged waveform diagram of part B in FIG. 6;
FIG. 8 is a circuit configuration diagram showing an embodiment of the present invention.
FIG. 9 is a circuit configuration diagram showing a conventional example.
10 is a circuit diagram of a Gilbert type multiplication circuit used in the multiplication circuit of FIG. 9;
11 is a waveform diagram of each part of FIGS. 9 and 10. FIG.
[Explanation of symbols]
1a, 1b, 3a, 3b, 4a, 4b terminals
5a, 5b input terminal
7 Buffer amplifier
9 terminals
10 Output terminal
11, 12 Insulation circuit
15, 15B clock circuit
18 Oscillator
20 Multiplication circuit
31-38 transistor
41-47 resistance
51 A / D converter
52 D / A converter
53 SH (sample hold) circuit
54 Low-pass filter
60 multiplication circuit
67 Low-pass filter
69 Buffer Amplifier
Claims (7)
フローティング側とノンフローティング側とを絶縁しつつ、前記フローティング側の掛け算の結果をノンフローティング側の入力信号とするための入力信号用絶縁手段(11)と、
前記ノンフローティング側の入力信号をクロックによりサンプリングして、ノンフローティング側のサンプリング出力(10)を得るためのノンフローティング側のサンプリング手段(51,52,53,54)と、
高周波正弦波信号を発振するための発振手段(18)と、
前記発振手段(18)からの高周波正弦波信号を前記フローティング側の高周波正弦波信号として得るべく、フローティング側をノンフローティング側に対して絶縁するための高周波正弦波用絶縁手段(12)と、
前記発振手段(18)が発振した前記高周波正弦波信号のピーク時点に同期した前記クロックを得るためのクロック手段(15)と
を含むアナログ絶縁回路。A floating-side multiplication means (7, 20) for multiplying the floating-side analog input signal and the floating-side high-frequency sine wave signal to obtain a floating-side multiplication result;
An insulating means for input signals (11) for insulating the floating side from the non-floating side and making the result of multiplication on the floating side an input signal on the non-floating side;
Non-floating side sampling means (51, 52, 53, 54) for sampling the non-floating side input signal with a clock to obtain a non-floating side sampling output (10);
Oscillating means (18) for oscillating a high-frequency sine wave signal;
High-frequency sine wave insulation means (12) for insulating the floating side from the non-floating side in order to obtain the high-frequency sine wave signal from the oscillation means (18) as the high-frequency sine wave signal on the floating side;
An analog insulation circuit comprising: clock means (15) for obtaining the clock synchronized with a peak time of the high-frequency sine wave signal oscillated by the oscillating means (18).
前記アナログ入力信号と前記高周波正弦波信号を掛け算するためのギルバート型の掛け算回路で構成されている
請求項1のアナログ絶縁回路。The floating side multiplication means (20)
The analog insulation circuit according to claim 1, comprising a Gilbert-type multiplication circuit for multiplying the analog input signal and the high-frequency sine wave signal .
請求項1のアナログ絶縁回路。The analog insulation circuit according to claim 1, wherein the input signal insulation means (11) and the high-frequency sine wave insulation means (12) are each constituted by an insulation transformer.
請求項1のアナログ絶縁回路。The analog insulation circuit according to claim 1, wherein each of the input signal insulation means (11) and the high-frequency sine wave insulation means (12) includes a capacitor.
A/D変換器(51)を含んでいる
請求項1のアナログ絶縁回路。The sampling means;
The analog insulation circuit according to claim 1, further comprising an A / D converter (51).
A/D変換器(51)とD/A変換器(52)とを含んでいる
請求項1のアナログ絶縁回路。The sampling means;
The analog insulation circuit according to claim 1, comprising an A / D converter (51) and a D / A converter (52).
A/D変換器(51)とD/A変換器(52)とローパス・フィルタを含んでいる
請求項1のアナログ絶縁回路。The sampling means;
The analog isolation circuit according to claim 1, comprising an A / D converter (51), a D / A converter (52), and a low-pass filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000121974A JP4389344B2 (en) | 2000-04-24 | 2000-04-24 | Analog isolation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000121974A JP4389344B2 (en) | 2000-04-24 | 2000-04-24 | Analog isolation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001305164A JP2001305164A (en) | 2001-10-31 |
JP4389344B2 true JP4389344B2 (en) | 2009-12-24 |
Family
ID=18632519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000121974A Expired - Fee Related JP4389344B2 (en) | 2000-04-24 | 2000-04-24 | Analog isolation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4389344B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5678466B2 (en) * | 2010-04-27 | 2015-03-04 | 富士通株式会社 | Signal processing circuit and signal processing method |
CN102346210B (en) * | 2010-08-04 | 2013-09-11 | 中国科学院微电子研究所 | SOC chip for detecting voltage of underwater acoustic sensor |
CN103439553B (en) * | 2013-08-28 | 2016-04-06 | 黑龙江大学 | The oscilloscope display circuit of discrete test recording geometry state |
KR102366678B1 (en) * | 2020-05-28 | 2022-02-25 | 주식회사 드림디엔에스 | Apparatus and method of generating random number |
-
2000
- 2000-04-24 JP JP2000121974A patent/JP4389344B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001305164A (en) | 2001-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1172515A (en) | Broad-band analog insulation circuit | |
US6211663B1 (en) | Baseband time-domain waveform measurement method | |
EP1050759B1 (en) | Bandpass sampling architecture for wide-frequency band signal analysis | |
US20080247491A1 (en) | Baseband time-domain communications system | |
WO2010142811A2 (en) | System and method for representing a multi-tone signal | |
EP2124407A1 (en) | Signal processing method, signal processing device, radio reception device, and communication reception device | |
US7113750B2 (en) | Apparatus and method for input channel isolation within an electronic test instrument | |
JP4389344B2 (en) | Analog isolation circuit | |
JPH0865248A (en) | Adaptive equalizer for analogue optical signal transmission | |
Niedermayer et al. | Yet another precision impedance analyzer (YAPIA)—Readout electronics for resonating sensors | |
El Yaagoubi et al. | Time-domain calibrated measurements of wideband multisines using a large-signal network analyzer | |
Urbansky et al. | A high-quality digital radio-frequency capacitor microphone with improved dynamic range | |
JP2009074950A (en) | Equivalent-time sampling radar and sample hold circuit for equivalent time sampling | |
CN214122744U (en) | Novel low-voltage frequency domain synthesis type ultrasonic microscope circuit | |
US20040086037A1 (en) | Noise reduction apparatus | |
Qiu et al. | Calibration of a gigahertz-bandwidth vector signal generation and analysis system | |
CN112881535B (en) | Low-voltage frequency domain synthesis type ultrasonic microscope circuit design method | |
JP2001177354A (en) | Rf amplifier with double-slope phase modulator | |
US6529012B1 (en) | Arrangement for determining the complex transmission function of a measuring device | |
JPH06273191A (en) | Displacement detector | |
JP2754636B2 (en) | FM demodulator | |
Burroughs et al. | Flat-spot measurements for an AC Josephson voltage standard | |
JPS5818376Y2 (en) | Eizou Soushinkino Ishiyu Henchyou Zatsuon Sokuteiki | |
US6265933B1 (en) | FM demodulator | |
RU2048710C1 (en) | Method for measuring parameters of channel circuits which radio pulse components vary in amplitude |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090818 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |