JP5678466B2 - Signal processing circuit and signal processing method - Google Patents
Signal processing circuit and signal processing method Download PDFInfo
- Publication number
- JP5678466B2 JP5678466B2 JP2010102418A JP2010102418A JP5678466B2 JP 5678466 B2 JP5678466 B2 JP 5678466B2 JP 2010102418 A JP2010102418 A JP 2010102418A JP 2010102418 A JP2010102418 A JP 2010102418A JP 5678466 B2 JP5678466 B2 JP 5678466B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- conversion
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本発明は、信号処理回路及び信号処理方法に関する。 The present invention relates to a signal processing circuit and a signal processing method.
赤外線撮像用のイメージセンサであるIRFPA(Infrared Focal Plane Array)には、例えば、入射光(入射赤外線)の量に応じて電気抵抗値が変化する複数のセンサが縦横にマトリクス上に配置されている。被写体からの赤外線をレンズによって集光してセンサ配列に入射し、各センサにバイアス電圧を印加することで、各センサに流れる電流の量に応じた電圧信号を出力する。具体的には、垂直走査シフトレジスタにより、指定した行位置にあるトランジスタを導通させ、更に水平走査シフトレジスタにより、指定した列位置にあるトランジスタを導通させる。これにより、指定した行位置及び列位置にある画素回路から電圧信号を読み出す。読み出したアナログ電圧信号は信号処理回路に供給される。信号処理回路では、AD(Analog-to-Digital)変換回路によりアナログ信号をデジタル信号に変換し、演算回路によりオフセット・ゲイン補正を行ない、DA(Digital-to-Analog)変換回路により補正後のデジタル信号をアナログ信号に変換する。アナログに変換された信号を受け取るTVモニタ等のディスプレイが、被写体の赤外線映像を表示する。 In an IRFPA (Infrared Focal Plane Array) which is an image sensor for infrared imaging, for example, a plurality of sensors whose electrical resistance values change according to the amount of incident light (incident infrared rays) are arranged vertically and horizontally on a matrix. . Infrared light from the subject is collected by a lens and incident on a sensor array, and a bias voltage is applied to each sensor, thereby outputting a voltage signal corresponding to the amount of current flowing through each sensor. Specifically, the transistor at the designated row position is turned on by the vertical scanning shift register, and the transistor at the designated column position is turned on by the horizontal scanning shift register. As a result, the voltage signal is read from the pixel circuit at the designated row position and column position. The read analog voltage signal is supplied to the signal processing circuit. In the signal processing circuit, an analog signal is converted into a digital signal by an AD (Analog-to-Digital) conversion circuit, offset / gain correction is performed by an arithmetic circuit, and digital data after correction is performed by a DA (Digital-to-Analog) conversion circuit. Convert the signal to an analog signal. A display such as a TV monitor that receives the signal converted to analog displays an infrared image of the subject.
IRFPAからは、例えば、1画素周期毎に画素値に応じて変化する出力電圧信号が順次出力される。IRFPAが多画素化されるほど、その出力電圧信号をAD変換する際に、高サンプリングレート(例えば10MHz以上)が必要になる。またIRFPAが高精度化されるほど、AD変換に際して高分解能(例えば14ビット以上)が必要になる。しかしながら、従来のAD変換回路では、高サンプリングレートでAD変換を行なおうとすると雑音が大きくなり、高分解能の要求に応えることができないという問題がある。このような問題は、IRFPA以外の撮像素子やセンサ装置からの出力をAD変換するAD変換回路において同様に存在する。 From IRFPA, for example, output voltage signals that change in accordance with the pixel value for each pixel period are sequentially output. The higher the number of IRFPA pixels, the higher the sampling rate (for example, 10 MHz or more) is required when AD converting the output voltage signal. Further, the higher the accuracy of IRFPA, the higher the resolution (for example, 14 bits or more) is required for AD conversion. However, the conventional AD converter circuit has a problem that when AD conversion is performed at a high sampling rate, noise increases, and the demand for high resolution cannot be met. Such a problem similarly exists in an AD conversion circuit that AD-converts an output from an image sensor other than IRFPA or a sensor device.
雑音発生のメカニズムは、以下のように説明できる。回路基板に実装する際、AD変換ICチップをリードが設けられたICパッケージの内部に収容し、AD変換ICチップとリードとの間をワイヤボンディングによって配線する。AD変換ICチップからグランド用のリードに高周波の重畳した電流が流れると、リードやボンディングワイヤの自己インダクタンスの影響により、回路基板の接地電位に対してAD変換ICチップの接地電位が変動する。この変動は、グランド用のリードに流れる電流の周波数が高くなるほど大きくなる。この結果、IRFPAの出力端子を高サンプリングレートのAD変換ICチップの入力端子に接続したとき、チップの接地電位に対する入力端子電圧が相対的に変動することになる。これが雑音となり、AD変換誤差が発生してしまう。 The mechanism of noise generation can be explained as follows. When mounted on a circuit board, the AD conversion IC chip is accommodated in an IC package provided with leads, and the AD conversion IC chip and the leads are wired by wire bonding. When a high-frequency superimposed current flows from the AD conversion IC chip to the ground lead, the ground potential of the AD conversion IC chip varies with respect to the ground potential of the circuit board due to the influence of the self-inductance of the lead and the bonding wire. This variation increases as the frequency of the current flowing through the ground lead increases. As a result, when the output terminal of IRFPA is connected to the input terminal of the AD conversion IC chip having a high sampling rate, the input terminal voltage with respect to the ground potential of the chip varies relatively. This becomes noise and an AD conversion error occurs.
上記の雑音の対策として、差動入力型のAD変換ICを用いることが考えられる。差動信号を入力とすることにより、理想的には、接地電位の変動のような同相ノイズの影響を除去することができる。しかしながら現実の回路では、接地電位の変動によりAD変換IC側と差動信号供給側との間でコモンモード電圧が変動すると、コモンモード電圧の変動が信号成分に影響したり、AD変換ICの入力部分の直線性の影響が現れたりする。これらの影響が雑音として現れ、AD変換誤差の原因となる。 As a countermeasure against the above-mentioned noise, it is conceivable to use a differential input AD conversion IC. By using a differential signal as an input, ideally, the influence of common-mode noise such as ground potential fluctuation can be eliminated. However, in an actual circuit, when the common mode voltage fluctuates between the AD conversion IC side and the differential signal supply side due to the fluctuation of the ground potential, the fluctuation of the common mode voltage affects the signal component or the input of the AD conversion IC. The influence of the linearity of the part appears. These effects appear as noise and cause AD conversion errors.
コモンモード電圧の変動を避けるためには、AD変換ICにトランスを介して入力電圧信号を印加することが考えられる。AD変換ICチップの接地電位が変動してトランス入力側の電圧が相対的に変動しても、その変動はトランスの2つの入力端に印加される2つの入力電圧に対して同相であり、そのような同相の変動はトランスを通過しない。即ち、トランスに流れる電流は接地電位の変動の影響を受けず、AD変換ICチップの入力に雑音が現れることはない。しかしながら、トランスにより入力電圧信号の直流成分も失われてしまうので、直流成分が信号として意味のあるIRFPA等の撮像素子やセンサ装置に接続されるAD変換回路の入力に、トランス結合を使用することはできない。 In order to avoid fluctuations in the common mode voltage, it is conceivable to apply an input voltage signal to the AD conversion IC via a transformer. Even if the ground potential of the AD conversion IC chip fluctuates and the voltage on the transformer input side fluctuates relatively, the fluctuation is in phase with the two input voltages applied to the two input terminals of the transformer. Such in-phase variations do not pass through the transformer. That is, the current flowing through the transformer is not affected by the fluctuation of the ground potential, and noise does not appear at the input of the AD conversion IC chip. However, since the DC component of the input voltage signal is also lost by the transformer, the transformer coupling should be used for the input of the AD conversion circuit connected to the image sensor and sensor device such as IRFPA where the DC component is meaningful as a signal. I can't.
またAD変換IC内部回路で差動信号の中心電圧として用いる電圧をAD変換ICからその前段の回路に供給し、その電圧を前段の回路の差動信号のコモンモード電圧とする方式もある。しかしながら、能動素子の応答性や配線が長いこと等が原因となって時間遅れが生じ、接地電位の変動の影響を抑制する効果は限定的である。 There is also a system in which a voltage used as the center voltage of the differential signal in the AD conversion IC internal circuit is supplied from the AD conversion IC to the preceding circuit, and that voltage is used as the common mode voltage of the differential signal of the preceding circuit. However, a time delay occurs due to the responsiveness of the active element and the long wiring, and the effect of suppressing the influence of fluctuations in the ground potential is limited.
以上を鑑みると、高サンプリングレートにおいて高精度でDC信号をAD変換可能な信号処理回路及び信号処理方法が望まれる。 In view of the above, a signal processing circuit and a signal processing method capable of AD converting a DC signal with high accuracy at a high sampling rate are desired.
発明の一観点によれば、入力信号電圧に応じた振動幅で振動する電圧波形を生成する変調回路と、前記電圧波形を受け取る入力端と出力端とを備え、前記入力端と出力端との間を容量結合又は誘導結合するAC結合回路と、前記AC結合回路の出力端に現れる出力電圧をAD変換しデジタル値を出力するAD変換回路と、前記デジタル値に基づいて前記入力信号電圧のAD変換値を求める演算回路とを含み、前記入力信号電圧は少なくとも所定周期の間同一値を保持し前記所定周期毎に変化可能な電圧であり、前記変調回路は前記電圧波形として前記所定周期以下の周期の周波数で振動する電圧波形を生成し、前記演算回路は前記AD変換回路が出力する一連の前記デジタル値のうち、前記電圧波形の1サイクル分の高低に対応する連続する前後の前記デジタル値間の差分を求めることにより、前記入力信号電圧のAD変換値を前記所定周期毎に複数回求め、前記複数回のAD変換値の平均値をとることを特徴とする信号処理回路が提供される。 According to one aspect of the invention, a modulation circuit that generates a voltage waveform that vibrates with a vibration width according to an input signal voltage, an input terminal that receives the voltage waveform, and an output terminal are provided, and the input terminal and the output terminal An AC coupling circuit that capacitively or inductively couples between them, an AD conversion circuit that AD-converts an output voltage appearing at the output terminal of the AC coupling circuit and outputs a digital value, and an AD of the input signal voltage based on the digital value An arithmetic circuit for obtaining a conversion value, wherein the input signal voltage is a voltage that maintains the same value for at least a predetermined period and is variable for each predetermined period, and the modulation circuit has a voltage waveform equal to or less than the predetermined period generating a voltage waveform which oscillates at a frequency of the periodic, the arithmetic circuit in the series of the digital value output the AD conversion circuit, continuously corresponds to the height of one cycle of the voltage waveform A signal processing characterized in that an AD conversion value of the input signal voltage is obtained a plurality of times for each predetermined period by obtaining a difference between the digital values later, and an average value of the plurality of AD conversion values is taken. A circuit is provided.
発明の別の一観点によれば、入力信号電圧に応じた振動幅で振動する電圧波形を生成し、前記電圧波形を容量結合又は誘導結合であるAC結合を通過させ、前記AC結合の出力端に現れる出力電圧をAD変換しデジタル値を出力し、前記デジタル値に基づく演算により前記入力信号電圧のAD変換値を求める各段階を含み、前記信号電圧は少なくとも所定周期の間同一値を保持し前記所定周期毎に変化可能な電圧であり、前記変調回路は前記電圧波形として前記所定周期以下の周期の周波数で振動する電圧波形を生成し、前記演算回路は前記AD変換回路が出力する一連の前記デジタル値のうち、前記電圧波形の1サイクル分の高低に対応する連続する前後の前記デジタル値間の差分を求めることにより、前記信号電圧のAD変換値を前記所定周期毎に複数回求め、前記複数回のAD変換値の平均値をとることを特徴とする信号処理方法が提供される。 According to another aspect of the invention, a voltage waveform that oscillates with a vibration width corresponding to an input signal voltage is generated, the voltage waveform is passed through AC coupling that is capacitive coupling or inductive coupling, and an output terminal of the AC coupling is generated. AD conversion is performed on the output voltage appearing on the output signal, a digital value is output, and an AD conversion value of the input signal voltage is obtained by an operation based on the digital value. The signal voltage maintains the same value for at least a predetermined period. The modulation circuit generates a voltage waveform that oscillates at a frequency with a period equal to or less than the predetermined period as the voltage waveform, and the arithmetic circuit outputs a series of outputs from the AD converter circuit. of the digital values, by obtaining a difference between the digital values before and after successive corresponding to high and low for one cycle of the voltage waveform, the plant an AD conversion value of the signal voltage Calculated a plurality of times per period, the signal processing method characterized by taking the average value of the plurality of AD conversion value is provided.
本願開示の少なくとも1つの実施例によれば、高サンプリングレートにおいて高精度でDC信号をAD変換可能な信号処理回路を提供することができる。 According to at least one embodiment of the present disclosure, it is possible to provide a signal processing circuit capable of AD converting a DC signal with high accuracy at a high sampling rate.
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
図1は、信号処理回路の構成の一例を示す図である。信号処理回路10は、変調回路11、AD変換ユニット12、及び演算回路13を含む。変調回路11は、入力信号を受け取り、入力信号電圧に応じた振動幅で振動する電圧波形を生成する。この入力信号は、例えばイメージセンサから出力される一連の画素値を示す電圧信号であり、少なくとも所定周期(例えば画素周期)の間同一値を保持し、前記所定周期毎に変化可能な電圧である。変調回路11は、後述するように、上記所定周期以下の周期の周波数で振動する電圧波形を生成する。即ち、所定周期の間に少なくとも1サイクル分の高低の変化を示すような電圧波形を生成する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a diagram illustrating an example of a configuration of a signal processing circuit. The
AD変換ユニット12は、AC入力且つ差動入力型のユニットであり、後述するように、入力段であるAC結合回路とその後段のAD変換回路とを含む。AC結合回路は、電圧波形を受け取る入力端と出力端とを備え、入力端と出力端との間を容量結合又は誘導結合する。AD変換回路は、AC結合回路の出力端に現れる出力電圧をAD変換し、AD変換結果を示すデジタル値を出力する。演算回路13は、このデジタル値に基づいて、信号処理回路10への入力信号電圧のAD変換値を求める。具体的には、演算回路13は、AD変換回路が出力する一連のデジタル値のうち連続する前後のデジタル値間の差分を求めることにより、入力信号電圧のAD変換値を求めることができる。
The
入力信号がその電圧値により例えば画素値等の一連の検出値を表わす場合、一連の検出値Yiは、全体に共通の直流成分DCと、直流成分DCからのi番目の検出値のずれ分Xiとを用いて、Yi=DC+Xiと表現することができる。この入力信号がAC結合の入力端にそのまま与えられる場合を考えると、その変化分Xi+1−XiのみがAC結合を通過して、出力端の信号の変化分として現れる。容量結合であれば電圧の変化分のみが通過して出力信号の変化分となるし、誘導結合であれば電流の変化分のみが通過して出力信号の変化分となる。その結果、入力の信号振幅と出力の信号振幅とが等しい場合には、AC結合の出力端に現れる信号は、Zi=A+Xiとなる。Aは出力端側の設定や初期状態に応じた値であり、入力側の直流成分DCには依存しない値となる。従って、入力信号電圧が一連の画素値等の一連の検出値を表わす場合、各画素値の大きさの情報が失われてしまう。 When the input signal represents a series of detection values such as pixel values by its voltage value, the series of detection values Y i is the DC component DC common to the whole and the deviation of the i-th detection value from the DC component DC. Using X i , Y i = DC + X i can be expressed. Considering the case where this input signal is directly applied to the input terminal of AC coupling, only the change amount X i + 1 -X i passes through the AC coupling and appears as the change amount of the signal at the output terminal. In the case of capacitive coupling, only the change in voltage passes and becomes the change in the output signal. In inductive coupling, only the change in current passes and becomes the change in the output signal. As a result, when the input signal amplitude is equal to the output signal amplitude, the signal appearing at the output terminal of the AC coupling is Z i = A + X i . A is a value corresponding to the setting on the output end side and the initial state, and is a value independent of the DC component DC on the input side. Therefore, when the input signal voltage represents a series of detected values such as a series of pixel values, information on the size of each pixel value is lost.
図1に示す構成では、変調回路11により、入力信号電圧に応じた振動幅で振動する電圧波形を生成している。具体的には、Yi=DC+Xiを振動幅として振動する電圧波形、即ち、振幅変調された電圧波形を生成している。例えばバイアス分がゼロの場合であれば、+Yiの値と−Yiの値とを交互にとる電圧波形となる。i番目の検出値Yiに着目した場合、i番目の検出値周期の間に少なくとも1サイクル分の高低の変化を示すような電圧波形により、+Yiの値と−Yiの値との差分である2Yi=2DC+2Xiの幅の電圧変化が起こることになる。この変化分2DC+2XiがAC結合回路を通過することにより、入力の信号振幅と出力の信号振幅とが等しい場合には、2DC+2Xiが出力端の信号の変化分として現れる。従って、演算回路13が、AD変換回路の出力する一連のデジタル値の変化分を求めることにより、入力信号値YiのAD変換結果を得ることができる。例えば、連続する前後のデジタル値間の差分(変化分)を求めることにより、入力信号値YiのAD変換結果を得ることができる。なお必ずしも差分を求める必要はなく、AD変換回路の差動入力の中心電圧に対応するAD変換後のデジタル値が分かっている場合には、このデジタル値からの差を求めてもよい。
In the configuration shown in FIG. 1, the
図2は、信号処理回路の具体的な構成の一例を示す図である。図2において、図1と同一の構成要素は同一の番号で参照し、その説明は省略する。変調回路11は、増幅回路21、増幅回路22、アナログスイッチ23、及びアナログスイッチ24を含む。AD変換ユニット12は、AC結合回路25とAD変換回路26とを含む。AC結合回路25は、例えば誘導結合を行なうトランスである。演算回路13は、レジスタ27と減算器28とを含む。
FIG. 2 is a diagram illustrating an example of a specific configuration of the signal processing circuit. 2, the same components as those in FIG. 1 are referred to by the same numerals, and a description thereof will be omitted. The
図3は、図2の信号処理回路10の動作の一例を示すタイミングチャートである。(a)に示す入力信号は、例えばイメージセンサから出力される一連の画素値を示す電圧信号であり、少なくとも所定周期T(例えば画素周期)の間同一値を保持し、所定周期T毎に変化する(変化せずに同一値が続く場合もある)電圧である。図2に示されるように、この入力信号が増幅回路21の非反転入力に印加され、ユニティゲインの増幅回路21から入力信号と同一の信号が出力される。増幅回路22は、増幅回路21の出力に対する反転増幅回路であり、入力信号を反転した信号を出力する。
FIG. 3 is a timing chart showing an example of the operation of the
増幅回路21の出力を受け取るアナログスイッチ23は、図3(b)に示すスイッチ制御信号φ1がHIGHのときに導通し、LOWのときに非導通となる。増幅回路22の出力を受け取るアナログスイッチ24は、図3(c)に示すスイッチ制御信号φ2がHIGHのときに導通し、LOWのときに非導通となる。φ1とφ2とは互いに逆位相であり、φ1を反転した信号がφ2となっている。図3の例では、φ1の1サイクルは入力信号の周期Tに等しい。アナログスイッチ23及び24の出力を結合することにより、変調回路11の出力電圧信号が得られる。
The analog switch 23 that receives the output of the amplifier circuit 21 becomes conductive when the switch control signal φ1 shown in FIG. 3B is HIGH, and becomes non-conductive when LOW. The
変調回路11の出力電圧信号は、(a)の入力信号の値を変調信号とし、搬送波であるφ1を振幅変調した信号となる。この振幅変調信号がAC結合回路25の一次側コイルの一端に印加されると、二次側コイルには同様の振幅変調信号がトランス出力として現れる。トランス出力の電圧波形が、図3の(d)に示される。図2の回路例ではAC結合回路25のトランスの一次側コイルと二次側コイルの巻数比は2:1であり、入力側の電圧の振幅に対して出力側の電圧の振幅は1/2となる。ここで(a)に示す入力信号電圧値をCとすると、変調回路11の出力する振幅変調信号におけるピークからピークまでの振動幅は2Cとなる。この振幅変調信号を入力とするトランスの出力は、電圧振幅が1/2となることにより、(d)に示すようにピークからピークまでの振動幅がCとなる。即ち、トランス出力の振動幅(変化分)は、入力信号電圧値に等しくなる。
The output voltage signal of the
トランス出力がAD変換回路26に入力され、AD変換される。この際、AD変換のサンプリングレートは、T/2の期間に少なくとも1回のサンプリングが行なわれるようなレートである。図3に示す例では、(e)に示すクロック信号CLK1の立ち上がりエッジにおいて、AD変換回路26への入力がサンプリングされAD変換される。即ち、T/2の期間に丁度1回のサンプリングが行なわれる。AD変換回路26の出力は、演算回路13の減算器28とレジスタ27とに供給される。
The transformer output is input to the
レジスタ27は、図3(f)に示すクロック信号CLK2の立ち上がりエッジにおいてAD変換結果をラッチする。クロック信号CLK2は前記の信号φ1と同一の周波数である。クロック信号CLK2の立ち上がりエッジにおいてAD変換結果をラッチすることにより、(d)に示すAD変換回路26への入力電圧波形について、正の各ピーク電圧のAD変換結果がレジスタ27に順次格納されることになる。減算器28は、図3(g)に示すクロック信号CLK3の立ち上がりエッジにおいて、現在のレジスタ27の格納デジタル値から現在のAD変換回路26の出力デジタル値を減算し、その結果のデジタル値を出力する。ここでクロック信号CLK3は前記の信号φ1と同一の周波数である。従って、減算器28による減算結果である出力デジタル値は、周期T毎に更新され、各デジタル値は(a)に示す入力信号電圧の各値を示すことになる。例えば、入力信号電圧がイメージセンサから出力される一連の画素値を示す電圧信号である場合、演算回路13の一連の出力デジタル値は各画素のAD変換結果を示すデジタル値となる。
The
図4は、図2の信号処理回路10の動作の別の例を示すタイミングチャートである。図3の動作例では、入力信号の周期TとAC振動の周期(φ1の周期)とが等しく、各周期T毎に1回のAD変換結果を求めている。それに対して、図4の動作例では、入力信号の周期Tに対してAC振動の周期(φ1の周期)が1/2であり、各周期T毎に2回のAD変換結果を求めている。即ち、図4の(b)及び(c)に示すように信号の正負を切り換えるための信号φ1及びφ2の周期は、(a)に示す入力信号の周期Tの半分となっている。これにより、(d)に示すAD変換回路26への入力信号電圧は、各周期Tにおいて2サイクル分の振動を示し、各周期Tにおいて高から低への遷移が2回発生している。また、(e)に示すクロック信号CLK1が示すAD変換のサンプリングレートは、T/4の期間に1回のサンプリングが行なわれるようなレートである。
FIG. 4 is a timing chart showing another example of the operation of the
レジスタ27は、図4(f)に示すクロック信号CLK2の立ち上がりエッジにおいてAD変換結果をラッチする。クロック信号CLK2は信号φ1と同一の周波数である。クロック信号CLK2の立ち上がりエッジにおいてAD変換結果をラッチすることにより、(d)に示すAD変換回路26への入力電圧波形について、正の各ピーク電圧のAD変換結果がレジスタ27に順次格納されることになる。減算器28は、図4(g)に示すクロック信号CLK3の立ち上がりエッジにおいて、現在のレジスタ27の格納デジタル値から現在のAD変換回路26の出力デジタル値を減算し、その結果のデジタル値を出力する。ここでクロック信号CLK3は信号φ1と同一の周波数である。従って、減算器28による減算結果である出力デジタル値は周期T/2毎に更新され、演算回路13は、(a)に示す入力信号電圧の各値のAD変換結果を2回ずつ出力することになる。例えば、入力信号電圧がイメージセンサから出力される一連の画素値を示す電圧信号である場合、演算回路13の一連の出力デジタル値は、各画素のAD変換結果を2回ずつ出力したものとなる。演算回路13の後段において、或いは演算回路13の内部の出力部分において、平均化回路を設け、2回ずつ出力されるAD変換結果の平均値をとることで、より精度の高いAD変換結果を得ることができる。
The
図4に示すように入力信号の各値に対して複数回のAD変換結果を求める動作は、入力信号の周波数に対して、AD変換回路26がより高い周波数で動作可能である場合に可能となる。即ち、入力信号の信号レートに対してAD変換レートが余裕のある場合に可能となる。そのような余裕のある場合、AD変換回路26の高速動作性を活用して、複数回のAD変換結果を求めて平均値をとることにより、AD変換結果の精度を高めることができる。なお1つの入力値に対してAD変換結果を求める回数は、図4に示す例では2回であるが、この例に限定されるものではなく、3回或いはそれ以上の回数のAD変換処理を実行してよい。
As shown in FIG. 4, the operation of obtaining the AD conversion result for a plurality of times for each value of the input signal is possible when the
図5は、AD変換回路への入力部分のAC結合として容量結合を用いた場合の構成の一例を示す図である。図5において、図2と同一の構成要素は同一の番号で参照し、その説明は省略する。図5に示す信号処理回路10Aは、図2に示す信号処理回路10に比較して、AC結合回路25がAC結合回路25Aで置き換えられている点が異なる。それ以外の構成は同一である。
FIG. 5 is a diagram illustrating an example of a configuration in the case where capacitive coupling is used as AC coupling of an input portion to the AD conversion circuit. In FIG. 5, the same components as those of FIG. 2 are referred to by the same numerals, and a description thereof will be omitted. The signal processing circuit 10A shown in FIG. 5 differs from the
AC結合回路25Aは、容量素子51乃至53、及び抵抗素子54乃至57を含む。容量素子51と52とは同一の容量値を有してよい。抵抗素子54乃至57は同一の抵抗値を有してよい。電圧VCは、AD変換回路26の電源電圧であってよい。変調回路11の出力する振幅変調信号は、容量素子51による容量結合を介してAD変換回路26の第1の入力端に供給される。この容量結合により、変調回路11の出力信号の直流成分は失われ、信号の変化分のみがAD変換回路26の第1の入力端に印加されることになる。AD変換回路26の第2の入力端は、抵抗素子56及び57により電源電圧VCの1/2にバイアスされている。図5に示すAC結合回路25Aはシングルエンド入力の構成となっており、AD変換回路26の入力信号のコモンモード電位が、大きくスイングすることになる。しかしながら、各入力のソースインピーダンスがマッチングされていれば、十分な信号対雑音比が得られ、低コストでのアプリケーションにおいては図5のような構成を用いてよい。
The
図5のようにAC結合回路25Aが容量結合回路である場合であっても、図2の構成の場合と同様に、入力信号電圧の直流成分はAC結合回路を通過しない。そこで、変調回路11を設け入力信号電圧を振幅変調し、入力信号電圧の直流成分の値を信号変化分に反映させることにより、直流成分の大きさに関する情報をAC結合回路を通過させてAD変換回路26に供給している。これにより、図3で説明したのと同様にして、入力信号電圧のAD変換結果を示す一連のデジタル値を得ることができる。
Even when the
図6は、IRFPAを用いた赤外線撮像装置の構成の一例を示す図である。図6に示す赤外線撮像装置は、レンズ100、IRFPA101、信号処理回路102、及びディスプレイ103を含む。レンズ100により被写体200の画像を集光し、IRFPA101の撮像面上に結像させる。IRFPA101には、入射赤外線の量に応じて電気抵抗値が変化する複数のセンサが縦横にマトリクス上に配置されている。各センサにバイアス電圧を印加することで、各センサに流れる電流の量に応じた電圧信号を出力する。垂直走査シフトレジスタにより指定した行位置にあるトランジスタを導通させ、水平走査シフトレジスタにより指定した列位置にあるトランジスタを導通させることにより、指定した行位置及び列位置にある画素回路から電圧信号を読み出す。読み出したアナログ電圧信号は、画像信号として信号処理回路102に供給される。
FIG. 6 is a diagram illustrating an example of the configuration of an infrared imaging device using IRFPA. 6 includes a
信号処理回路102は、AD変換処理ユニット110、演算回路111、メモリ112、及びDA変換回路113を含む。AD変換処理ユニット110は、IRFPA101から受け取ったアナログ画像信号をデジタル画像信号に変換する。演算回路111は、デジタル画像信号に対してオフセット・ゲイン補正を行ない、補正後の画像データを112に格納する。演算回路111の出力する補正後の画像データ或いはメモリ112から読み出される画像データは、DA変換回路113によりアナログ信号に変換される。液晶表示パネル等のディスプレイ103は、アナログに変換された画像信号を受け取り、被写体の赤外線画像を表示する。
The signal processing circuit 102 includes an AD
信号処理回路102のAD変換処理ユニット110として、前述の図2の信号処理回路10或いは図5の信号処理回路10Aを用いてよい。これにより、AC結合差動入力により、高いサンプリングレートであっても雑音の少ない高精度なAD変換が可能となる。またこの際、変調回路により直流成分の情報を交流成分に反映させることにより、画素データ等のDC電圧データのAD変換が可能となる。なお図6には赤外線撮像装置の例を示したが、赤外線ではない可視光での撮像装置にも同様に図2や図5の信号処理回路の構成を適用することができる。また例えば、医療用センサ(CTスキャナ、超音波診断装置、X線、MRI等)、産業用センサ(非破壊検査装置)、資源探査用センサ、天体観測用センサ、人工衛星用センサ、軍事用センサ(暗視装置等)にも上記の信号処理回路を適用することができる。
As the AD
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。 As mentioned above, although this invention was demonstrated based on the Example, this invention is not limited to the said Example, A various deformation | transformation is possible within the range as described in a claim.
10 信号処理回路
11 変調回路
12 AD変換ユニット
13 演算回路
DESCRIPTION OF
Claims (5)
前記電圧波形を受け取る入力端と出力端とを備え、前記入力端と出力端との間を容量結合又は誘導結合するAC結合回路と、
前記AC結合回路の前記出力端に現れる出力電圧をAD変換しデジタル値を出力するAD変換回路と、
前記デジタル値に基づいて前記入力信号電圧のAD変換値を求める演算回路と
を含み、
前記入力信号電圧は少なくとも所定周期の間同一値を保持し前記所定周期毎に変化可能な電圧であり、前記変調回路は前記電圧波形として前記所定周期以下の周期の周波数で振動する電圧波形を生成し、前記演算回路は前記AD変換回路が出力する一連の前記デジタル値のうち、前記電圧波形の1サイクル分の高低に対応する連続する前後の前記デジタル値間の差分を求めることにより、前記入力信号電圧のAD変換値を前記所定周期毎に複数回求め、前記複数回のAD変換値の平均値をとる
ことを特徴とする信号処理回路。 A modulation circuit that generates a voltage waveform that vibrates with a vibration width according to the input signal voltage;
An AC coupling circuit having an input terminal and an output terminal for receiving the voltage waveform, and capacitively or inductively coupled between the input terminal and the output terminal;
An AD conversion circuit that AD converts an output voltage appearing at the output terminal of the AC coupling circuit and outputs a digital value;
An arithmetic circuit for obtaining an AD conversion value of the input signal voltage based on the digital value,
The input signal voltage is a voltage that maintains the same value for at least a predetermined period and can be changed at each predetermined period, and the modulation circuit generates a voltage waveform that vibrates at a frequency of the predetermined period or less as the voltage waveform. The arithmetic circuit obtains the difference between the digital values before and after successive corresponding to the height of one cycle of the voltage waveform among the series of digital values output from the AD converter circuit. A signal processing circuit characterized in that an AD conversion value of a signal voltage is obtained a plurality of times for each predetermined period, and an average value of the plurality of AD conversion values is taken.
前記入力信号電圧を反転入力に受け取る増幅器と、
前記入力信号電圧と前記増幅器の出力とを交互に選択するスイッチ回路と
を含むことを特徴とする請求項1記載の信号処理回路。 The modulation circuit includes:
An amplifier for receiving the input signal voltage at an inverting input;
2. The signal processing circuit according to claim 1, further comprising a switch circuit that alternately selects the input signal voltage and the output of the amplifier.
前記電圧波形を容量結合又は誘導結合であるAC結合を通過させ、
前記AC結合の出力端に現れる出力電圧をAD変換しデジタル値を出力し、
前記デジタル値に基づく演算により前記入力信号電圧のAD変換値を求める
各段階を含み、
前記入力信号電圧は少なくとも所定周期の間同一値を保持し前記所定周期毎に変化可能な電圧であり、前記電圧波形を生成する段階は前記電圧波形として前記所定周期以下の周期の周波数で振動する電圧波形を生成し、前記AD変換値を求める段階は、前記デジタル値を出力する段階が出力する一連の前記デジタル値のうち、前記電圧波形の1サイクル分の高低に対応する連続する前後の前記デジタル値間の差分を求めることにより、前記入力信号電圧のAD変換値を前記所定周期毎に複数回求め、前記複数回のAD変換値の平均値をとる
ことを特徴とする信号処理方法。 Generates a voltage waveform that vibrates with a vibration width according to the input signal voltage,
Passing the voltage waveform through AC coupling which is capacitive coupling or inductive coupling;
AD output the output voltage appearing at the output terminal of the AC coupling, and output a digital value,
Each step of obtaining an AD conversion value of the input signal voltage by an operation based on the digital value,
The input signal voltage is a voltage that maintains the same value for at least a predetermined period and is variable for each predetermined period, and the step of generating the voltage waveform vibrates at a frequency of a period equal to or less than the predetermined period as the voltage waveform. The step of generating a voltage waveform and obtaining the AD conversion value includes the steps before and after successive corresponding to the height of one cycle of the voltage waveform among the series of digital values output by the step of outputting the digital value. A signal processing method characterized in that by obtaining a difference between digital values, an AD conversion value of the input signal voltage is obtained a plurality of times for each predetermined period, and an average value of the plurality of AD conversion values is obtained.
前記信号電圧に応じた振動幅で振動する電圧波形を生成する変調回路と、
前記電圧波形を受け取る入力端と出力端とを備え、前記入力端と出力端との間を容量結合又は誘導結合するAC結合回路と、
前記AC結合回路の前記出力端に現れる出力電圧をAD変換しデジタル値を出力するAD変換回路と、
前記デジタル値に基づいて前記信号電圧のAD変換値を求める演算回路と
を含み、
前記信号電圧は少なくとも所定周期の間同一値を保持し前記所定周期毎に変化可能な電圧であり、前記変調回路は前記電圧波形として前記所定周期以下の周期の周波数で振動する電圧波形を生成し、前記演算回路は前記AD変換回路が出力する一連の前記デジタル値のうち、前記電圧波形の1サイクル分の高低に対応する連続する前後の前記デジタル値間の差分を求めることにより、前記信号電圧のAD変換値を前記所定周期毎に複数回求め、前記複数回のAD変換値の平均値をとる
ことを特徴とする撮像装置。 An image sensor that outputs a voltage corresponding to a series of pixel values as a signal voltage;
A modulation circuit that generates a voltage waveform that vibrates with a vibration width according to the signal voltage;
An AC coupling circuit having an input terminal and an output terminal for receiving the voltage waveform, and capacitively or inductively coupled between the input terminal and the output terminal;
An AD conversion circuit that AD converts an output voltage appearing at the output terminal of the AC coupling circuit and outputs a digital value;
An arithmetic circuit for obtaining an AD conversion value of the signal voltage based on the digital value,
The signal voltage is a voltage that maintains the same value for at least a predetermined period and can be changed for each predetermined period, and the modulation circuit generates a voltage waveform that vibrates at a frequency of the predetermined period or less as the voltage waveform. The arithmetic circuit obtains the signal voltage by obtaining a difference between successive digital values corresponding to the height of one cycle of the voltage waveform among the series of digital values output from the AD converter circuit. The imaging apparatus is characterized in that the AD conversion value is obtained a plurality of times for each predetermined period, and an average value of the plurality of AD conversion values is obtained.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010102418A JP5678466B2 (en) | 2010-04-27 | 2010-04-27 | Signal processing circuit and signal processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010102418A JP5678466B2 (en) | 2010-04-27 | 2010-04-27 | Signal processing circuit and signal processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011234119A JP2011234119A (en) | 2011-11-17 |
JP5678466B2 true JP5678466B2 (en) | 2015-03-04 |
Family
ID=45322996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010102418A Expired - Fee Related JP5678466B2 (en) | 2010-04-27 | 2010-04-27 | Signal processing circuit and signal processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5678466B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105651794A (en) * | 2016-02-29 | 2016-06-08 | 江苏美伦影像系统有限公司 | X-ray detector circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5939110A (en) * | 1982-08-27 | 1984-03-03 | Toshiba Corp | Analog input system |
JPS62144233A (en) * | 1985-12-19 | 1987-06-27 | Toshiba Corp | Analog input device |
JPH042110U (en) * | 1990-04-18 | 1992-01-09 | ||
JPH07244561A (en) * | 1994-03-07 | 1995-09-19 | Mitsubishi Electric Corp | Analog input device |
JPH08125136A (en) * | 1994-10-28 | 1996-05-17 | Canon Inc | Semiconductor device, semiconductor circuit employing it, correlation operating unit, a/d converter, d/a converter, and processing system |
JP4389344B2 (en) * | 2000-04-24 | 2009-12-24 | 岩崎通信機株式会社 | Analog isolation circuit |
JP3879462B2 (en) * | 2001-09-18 | 2007-02-14 | 日新電機株式会社 | A / D converter and protective relay using the same |
JP4140530B2 (en) * | 2004-02-12 | 2008-08-27 | 株式会社デンソー | A / D conversion circuit device and A / D conversion method |
DE112008001481T5 (en) * | 2007-05-29 | 2010-04-22 | Mitsubishi Electric Corp. | Analog input device |
JP4966777B2 (en) * | 2007-07-25 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | A / D converter |
-
2010
- 2010-04-27 JP JP2010102418A patent/JP5678466B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011234119A (en) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6016673B2 (en) | Radiation imaging apparatus and radiation imaging system | |
TWI452520B (en) | Sensing device and driving method thereof | |
TWI472165B (en) | Integration and analog to digital conversion circuit with common capacitors and operating method thereof | |
JPWO2011145171A1 (en) | Imaging system and control method thereof | |
US20200358975A1 (en) | Ad conversion circuit, imaging device, and endoscope system | |
WO2021022459A1 (en) | Detection circuit of bridge sensor, chip and detection system | |
US20140320685A1 (en) | Imaging apparatus and imaging system | |
CN102525493A (en) | Imaging apparatus, imaging system, and method for controlling imaging apparatus | |
JPWO2017183260A1 (en) | Infrared imaging device and infrared camera | |
JP5290080B2 (en) | Endoscope device | |
US20050072911A1 (en) | Encoder | |
US9123104B2 (en) | Apparatus and methods for reducing common-mode noise in an imaging system | |
WO2021068156A1 (en) | Optical sensor, ranging system based on time of flight, and electronic apparatus | |
JP5678466B2 (en) | Signal processing circuit and signal processing method | |
JP6651603B2 (en) | Analog-to-digital converter for phase difference autofocus image sensor | |
JP6108878B2 (en) | Imaging device, driving method of imaging device, imaging system, and driving method of imaging system | |
TWI571128B (en) | Semiconductor device and method for driving the same | |
WO2017188018A1 (en) | Solid-state image capturing element and method of operating solid-state image capturing element, image capturing device, and electronic instrument | |
CN111565032B (en) | Signal conversion circuit and signal readout circuit architecture | |
US20190331805A1 (en) | Radiographic image capturing apparatus | |
CN113920908B (en) | Sensing circuit and sensing signal detection method | |
CN115996056A (en) | Nanometer power architecture enhancement | |
JPWO2018011877A1 (en) | AD converter circuit, imaging device, and endoscope system | |
EP1054561A1 (en) | Signal processing apparatus | |
JP6381257B2 (en) | Imaging apparatus, imaging system, and control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5678466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |