JPH1172515A - Broad-band analog insulation circuit - Google Patents

Broad-band analog insulation circuit

Info

Publication number
JPH1172515A
JPH1172515A JP24768797A JP24768797A JPH1172515A JP H1172515 A JPH1172515 A JP H1172515A JP 24768797 A JP24768797 A JP 24768797A JP 24768797 A JP24768797 A JP 24768797A JP H1172515 A JPH1172515 A JP H1172515A
Authority
JP
Japan
Prior art keywords
floating side
means
high
non
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24768797A
Other languages
Japanese (ja)
Inventor
Atsushi Minegishi
篤 峯岸
Original Assignee
Iwatsu Electric Co Ltd
岩崎通信機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwatsu Electric Co Ltd, 岩崎通信機株式会社 filed Critical Iwatsu Electric Co Ltd
Priority to JP24768797A priority Critical patent/JPH1172515A/en
Publication of JPH1172515A publication Critical patent/JPH1172515A/en
Application status is Pending legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1433Balanced arrangements with transistors using bipolar transistors
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001Circuit elements of demodulators
    • H03D2200/0023Balun circuits

Abstract

PROBLEM TO BE SOLVED: To obtain a floated broad-band signal on the non-floating side. SOLUTION: Multiplication circuits 20 and 60 are arranged both on the left floating side and on the right non-floating side of insulation transformers 11 and 12 and a high frequency sinusoidal signal is supplied from an oscillator 18. The multiplication 20 performs a multiplication between an input signal applied to input terminals 1a and 1b and a high frequency sinusoidal signal 18 applied to terminals 3a and 3b. The results are multiplied by the high frequency sinusoidal signal 18 at the multiplication circuit 60 to obtain an input signal restored to output terminals 2a and 2b through low pass filters 67 and 68. Light or a radio wave can be used in place of the insulation transformers 11 and 12. Two sets of circuits as illustrated are used and the phase difference of the high frequency sinusoidal signal 18 between the two systems is set to 90 deg. to add outputs of the two multiplication circuits 60. This can eliminate low pass filters 67 and 68.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、広帯域のアナログ絶縁回路に関する。 The present invention relates to relates to an analog isolation circuit of broadband. 具体的にはいずれの点もグラウンド電位でない2点間の電位差を測定するフローティング測定の際に、接地された電圧測定器と測定対象を絶縁するための、直流から数百メガヘルツ(MHz)に及ぶ広帯域のアナログ信号を絶縁する改良された絶縁回路を提供するものである。 During Specifically floating measurements for measuring the potential difference between two points is not also the ground potential any point, for insulating the measured voltage measuring device which is grounded, hundreds megahertz (MHz) from the DC it is to provide an improved isolation circuit isolates the broadband analog signal.

【0002】 [0002]

【従来の技術】いずれも接地されていない2点間の電位差を測定するフローティング測定は、モータ、電源等の分野ではしばしば必要になる。 BACKGROUND ART floating measurements for measuring the potential difference between two points neither is grounded, the motor often required in the field of power supply or the like. しかし、このフローティング被測定点は、しばしば高電位にあり、安全かつ正確に、フローティング被測定物の2点間の電位差を測定するのは容易ではない。 However, the floating measured point are often located in high potential, safely and accurately, it is not easy to measure the potential difference between two points of the floating object to be measured. 特に同相の大きい電圧振幅の上に微少な差動信号が重畳している場合や、被測定信号が高周波の場合には正確な測定が困難であった。 Particularly when and where small differential signal on a large voltage amplitude of the same phase are superimposed, it is difficult accurate measurement when the measured signal is a high frequency.

【0003】このような問題はオシロスコープでの測定の際に度々生ずるが、従来はオシロスコープを接地せずに、いわゆるフローティング状態にして測定していた。 [0003] Such problems often arise at the time of measurement of an oscilloscope, the prior art without grounding the oscilloscope, has been measured in the so-called floating state.
しかし、オシロスコープを接地しない場合には次のような問題が生じる。 However, the following problems arise in the case of not ground the oscilloscope.

【0004】第1の問題点は、測定器の外側金属部分が被測定物と同電位になって感電のおそれがある。 [0004] The first problem is that there is a risk of electric shock outer metal portion of the instrument becomes an object to be measured at the same potential.

【0005】第2の問題点はオシロスコープの対地容量によって被測定信号波形にリンキングが生じたり、プローブで被測定点に触れた瞬間に、直流および(あるいは)高周波的にフローティングされた被測定点が対地容量を通って瞬間的に接地される結果、フローティング側にある被測定回路を破損するおそれがある。 A second problem or cause linking to the measured signal waveform by earth capacitance of the oscilloscope, the moment of contact with the measured point in the probe, a direct current and (or) the measured point which is high-frequency floating is momentarily grounded results through the earth capacitance, there is a risk of damaging the circuit under test in a floating side.

【0006】このような不都合を防ぐためにはオシロスコープを接地して使用し、アナログ絶縁回路によりフローティング側の被測定点とオシロスコープを電気的に絶縁する必要がある。 [0006] In order to prevent such inconvenience used to ground the oscilloscope must be electrically insulating the floating side of the measured point and the oscilloscope by the analog isolation circuit. 従来のアナログ絶縁回路は、アナログ信号を方形波クロックと掛け算して変調し、再び方形波クロックと掛け算して復調する同期検波回路が一般的であった。 Conventional analog isolation circuit, the analog signal is modulated by multiplying a square wave clock, the synchronous detection circuit for demodulating by multiplying the square wave clock again were common.

【0007】図13および図14は、この種の従来のアナログ絶縁回路とその各部の波形の例を示したものである。 [0009] FIG. 13 and FIG. 14 is a diagram illustrating an example of a conventional analog insulation circuit and its waveform of each part of this kind. 図13の入力端子1に印加された図14(a)の入力電圧は入力バッファ201を介して変調器202に入力される。 Input voltage 14 applied to the input terminal 1 in FIG. 13 (a) is input to the modulator 202 via the input buffer 201. 発振器18Bの出力を得る端子19からの(b)の方形波クロックは、絶縁トランス12を通って変調器202の変調クロックとなる。 Square wave clock (b) from the terminal 19 to obtain the output of the oscillator 18B is a modulation clock of the modulator 202 through the isolation transformer 12. 変調器202は(a)の入力信号と(b)の変調クロックを掛け算して出力する。 Modulator 202 and outputs the multiplied modulation clock of the input signal and (b) of (a).

【0008】(c)に示した変調器202の出力は絶縁トランス11を通って復調器203に入力される。 [0008] The output of the modulator 202 shown in (c) are input to a demodulator 203 through an insulating transformer 11. 発振器18Bから出力される方形波クロックは復調器203 Square wave clock output from the oscillator 18B demodulator 203
の復調クロックとなる。 The demodulation clock. 復調器203は、(c)に示した変調器202の出力と(b)に示した復調クロックを掛け算して出力する。 Demodulator 203, and outputs the multiplication demodulation clock shown in output and (b) of the modulator 202 shown in (c).

【0009】(d)に示した復調器203の出力は、 [0009] The output of the demodulator 203 shown in (d) is
(b)の方形波クロックの周波数成分のスパイク状のノイズ成分を含むので、ローパス・フィルタ204に入力される。 Since including the spike noise component of the frequency components of the square wave clock (b), it is inputted to the low pass filter 204. ローパス・フィルタ204の出力は、出力バッファ205を通って(e)の出力信号を出力端子2に得る。 The output of the low pass filter 204 is obtained through the output buffer 205 to output signal (e) to the output terminal 2. フローティングされた変調側と多くの場合は大地に接地されたノンフローティングの復調側は、絶縁トランス11と12により絶縁されるのでアナログ信号の絶縁が可能になる。 Demodulating side of the floating modulation side and many non floating grounded to earth case allows isolation of analog signals because it is insulated by the insulating transformer 11 and 12. なお、図13においてフローティング側とノンフローティング側の2種類のGND(接地)記号を用いているのは、それぞれのGNDは絶縁されていることを意味する。 Incidentally, what with two GND (ground) symbols floating side and a non-floating side in FIG. 13, each of the GND means that are insulated.

【0010】上述のような方形波クロックを用いた同期検波によるアナログ絶縁回路では、変調および復調の際の方形波クロックとの掛け算を行っているため、変調クロックおよび復調クロックはサグやオーバーシュートがない方形波でなければならない。 [0010] In the analog isolation circuit by the synchronous detection using a square wave clock as described above, because a multiplication with a square wave clock during modulation and demodulation, the modulated clock and demodulation clock sag or overshoot It must be no square wave.

【0011】そのため、発振器18Bの発生する方形波クロックにサグやオーバーシュートが含まれないことはもちろん、絶縁トランス12によって方形波特性が劣化しないことが要求される。 [0011] Therefore, of course that the square wave clock generating oscillator 18B to not contain sag or overshoot, a square wave characteristic is required to be not deteriorated by the insulating transformer 12. この種の発振器18Bや絶縁トランス12は、たかだか数百kHzでしか動作しないので、扱えるアナログ信号帯域幅は、方形波クロックの繰り返し周波数よりも十分に低い100kHz程度になってしまい、高速の波形を測定することは不可能であった。 This type of oscillator 18B and the insulating transformer 12, since only works only in hundreds lines kHz, the analog signal bandwidth that can be handled, becomes sufficiently lower 100kHz about than the repetition frequency of the square wave clock, the high-speed waveform it was impossible to measure.

【0012】その他のアナログ絶縁回路としては、フォト・カプラを用いたものがある。 [0012] Other analog isolation circuit, there is one using a photo-coupler. しかし、フォト・カプラも精度良くアナログ信号を絶縁できる帯域はせいぜい1MHzであり、高速な波形の観測には不十分である。 However, the bandwidth that can be insulated accurately analog signal photo-coupler is at most 1 MHz, is sufficient to observe fast waveform.
フォト・カプラと絶縁トランスを用いた広帯域のアナログ絶縁回路は、次の文献に提案されている。 Analog isolation circuit wideband using a photo coupler and the insulating transformer is proposed in the following documents.

【0013】文献1. [0013] Document 1. US Patent 5,517,15 US Patent 5,517,15
4 “SPLITPATH LINEAR ISOLATIONCIRCUIT APPARATUS 4 "SPLITPATH ​​LINEAR ISOLATIONCIRCUIT APPARATUS
AND METHOD" AND METHOD "

【0014】文献1で開示している技術は、DC〜10 [0014] The techniques disclosed in the literature 1, DC~10
0kHz程度の低域をフォト・カプラで絶縁し、100 To isolate the low frequency of about 0kHz a photo-coupler, 100
kHz〜100MHz程度の高域を絶縁トランスで絶縁して全体の周波数特性が平坦になるようクロス・オーバさせることでDC〜100MHz程度までのアナログ信号を絶縁するものである。 The high frequency of about kHz~100MHz in which the frequency characteristics of the entire insulated by an insulating transformer for insulating the analog signal of up to about DC~100MHz by causing cross-over so as to be flat.

【0015】 [0015]

【発明が解決しようとする課題】従来の同期検波やフォト・カプラによるアナログ絶縁回路では、周波数帯域幅が100kHzから1MHz程度までしか得られないので、より高速の信号の観測には対応できないという課題があった。 In analog isolation circuit according to a conventional synchronous detection or photocoupler INVENTION SUMMARY is], the problem that the frequency bandwidth is obtained only from 100kHz to about 1 MHz, can not deal with the observation of the faster signal was there.

【0016】文献1に開示されたアナログ絶縁回路においても、なお次のような問題がある。 [0016] Also in analog isolation circuit disclosed in Reference 1, there are still following problems.

【0017】第1の課題は、フォト・カプラの帯域がせいぜい1MHzなので、クロス・オーバ周波数は、たかだか100kHz程度までしか上げられず、絶縁トランスの低域遮断周波数を高くすることができない。 [0017] The first problem is, because the band is no more than 1MHz of photo-coupler, cross-over frequency is only raised to at most 100kHz about, it is not possible to increase the low-frequency cut-off frequency of the isolation transformer. したがって、絶縁トランスが小型にならない上に、低域まで使える絶縁トランスは大型になるために一般に高周波特性が良くないという問題がある。 Accordingly, on the isolation transformer it does not become small, there is a problem that the isolation transformer that can be used to low-pass is not good general high-frequency characteristics to become large. そのため、さらに周波数帯域幅を広げるのが困難である。 Therefore, it is difficult to further widen the frequency bandwidth.

【0018】第2の課題は、低域と高域を別々に絶縁してクロス・オーバしているので、クロス・オーバ歪みが発生することと、低域と高域の利得の精確な調整が必要なことである。 The second problem is, since the cross-over and insulated separately high and low range, and the cross-over distortion occurs, the precise adjustment of the gain of the low frequency and high frequency is that necessary.

【0019】本発明はこのような未解決の課題を鑑みてなされたものであり、広帯域化の障害になっている低域遮断周波数の低い絶縁トランスを用いずに、直流から高周波までは、波形歪みなく絶縁可能な広帯域のアナログ絶縁回路を提供するものである。 [0019] The present invention has been made in view of the problems of the unresolved, without using the lower insulating transformer having a low cutoff frequency that is a failure of broadband, from DC to a high frequency, waveform there is provided an analog isolation circuit without distortion isolatable broadband.

【0020】 [0020]

【課題を解決するための手段】フローティング側のアナログ入力信号とフローティング側の高周波正弦波信号を掛け算するフローティング側の掛け算回路と、フローティング側の掛け算回路の出力信号とノンフローティング側の高周波正弦波信号を掛け算するノンフローティング側の掛け算回路と、この掛け算回路の出力から高周波成分を取り除いてアナログ入力信号を復元するためのローパス・フィルタと、フローティング側とノンフローティング側とを絶縁しつつ、フローティング側の掛け算回路の出力をノンフローティング側の掛け算回路の入力とする掛け算信号用の絶縁手段と、高周波正弦波信号を発振する発振器と、この発振器の出力である高周波正弦波信号をフローティング側およびノンフローティング側の高周波正弦波信号と Means for Solving the Problems] and multiplying circuit of the floating side for multiplying the high-frequency sine-wave signal of the analog input signal and the floating side of the floating side, the output signal of the multiplier circuit of the floating side and non floating side of the high-frequency sine-wave signal a multiplying circuit for non floating side of multiplying the low-pass filter to recover the analog input signal by removing a high frequency component from the output of the multiplier circuit, while insulating the floating side and non floating side, the floating side and insulation means for multiplying the signal to the output of the multiplier circuit and the input of the multiplication circuit of the non-floating side, an oscillator for oscillating a high-frequency sine-wave signals, the floating side and non floating side high-frequency sine-wave signal which is an output of the oscillator and the high-frequency sine-wave signal of てフローティング側をノンフローティング側に対して絶縁しつつ、フローティング側およびノンフローティング側の掛け算回路に印加するための高周波正弦波用絶縁手段とを設けた。 Floating side while insulating against non floating side, provided with high-frequency sine-wave insulating means for applying to the multiplying circuit of the floating-side and non-floating side Te.

【0021】この構成によって、従来の同期検波型アナログ絶縁回路が方形波で平衡変調および復調を行っていたのに対し、本発明のアナログ絶縁回路は高周波正弦波信号でフローティング側およびノンフローティング側で掛け算を行うことにより、直流から百メガヘルツ(MH [0021] With this configuration, while the conventional synchronous detection type analog isolation circuit had been balanced modulation and demodulation with a square wave, analog isolation circuit of the present invention is a floating-side and non-floating side by a high frequency sinusoidal signal by performing the multiplication, one hundred megahertz (MH from DC
z)以上の高周波までアナログ信号を伝送しつつ、フローティング側をノンフローティング側に対して、絶縁することができる。 While transmitting analog signals to z) or a high frequency, the floating side of the non-floating side may be insulated. また、絶縁手段は高周波の信号のみを通せばよいので波形歪みを生じることがない。 The insulating means may never cause waveform distortion since it passed, only the high frequency signal. さらに、 further,
絶縁トランスは高周波信号を伝送するので大きなコア材を使用する必要がなく、小型に構成することができる。 Isolation transformer does not require the use of large core material so transmitting the high frequency signal, to be miniaturized.

【0022】 [0022]

【発明の実施の形態】図1には本発明の実施の形態が示されている。 The Detailed Description of the Invention Figure 1 there is shown a preferred embodiment of the present invention. 図13と同一の構成要素には同一の符号を付している。 It is denoted by the same reference numerals to the same elements as those of FIG. 13. また、2種類のGND記号および電源記号が用いられているのは、図13の場合と同じく、フローティング側とノンフローティング側とが絶縁されることを意味している。 Further, two kinds of the GND symbols and power symbol is used, like the case of FIG. 13, the floating-side and non floating side is meant to be insulated.

【0023】図1において、フローティング側の差動の入力端子1a、1bはそれぞれ掛け算回路20の差動入力に接続されている。 [0023] In FIG. 1, the floating side of the differential input terminals 1a, 1b are respectively connected to the differential input of the multiplier circuit 20. 掛け算回路20の端子3a,3b Terminal 3a multiplication circuit 20, 3b
には中点をフローティング側の電圧V B1にバイアスされた不平衡入力を平衡出力に変換する変換トランス16の2次巻線の差動出力が接続され、その1次巻線側から供給される高周波正弦波が印加されている。 The differential output of the secondary winding of the converter transformer 16 for converting an unbalanced input biased to a balanced output voltage V B1 of the floating side is connected to the midpoint to be supplied from the primary winding frequency sine wave is applied. この高周波正弦波は、ノンフローティング側にある発振器18により発振したもので、絶縁トランス12を介して供給される。 The high-frequency sine wave is obtained by oscillating the oscillator 18 in the non-floating side, it is supplied through an isolation transformer 12.

【0024】端子1a,1bに印加されたアナログ信号と、端子3a,3bに印加された高周波正弦波信号とは、掛け算回路20において掛け算され、その掛け算の結果が端子4a,4bに得られる。 The analog signal applied terminal 1a, the 1b, the terminal 3a, the applied high-frequency sine-wave signal to 3b, is multiplied in multiplier circuit 20, the result of the multiplication is the terminal 4a, obtained 4b. この掛け算の結果は、フローティング側の電源V CCとGND間のトランジスタ21,22と定電流源23,24により構成された2つのエミッタホロワを介してフローティング側とノンフローティング側とを絶縁する絶縁トランス11の1次側に印加されている。 The result of this multiplication, the insulating transformer 11 for insulating the floating side and non floating side via two emitter followers constituted with transistors 21 and 22 between the power supply V CC and GND of the floating side by the constant current source 23, 24 It is applied to the primary side.

【0025】ノンフローティング側の掛け算回路60はフローティング側の掛け算回路20と同じ構成であり、 The multiplication circuit 60 of the non-floating side is the same configuration as the multiplication circuit 20 of the floating side,
その入力端子6a,6bには、ノンフローティング側の電圧V B2に中点をバイアスされた絶縁トランス11の2 The input terminal 6a, the 6b, 2 of the isolation transformer 11 which is biased to the midpoint voltage V B2 of the non-floating side
次巻線が接続され、フローティング側で得た掛け算の結果が印加されている。 Next windings are connected, the results of multiplication obtained by the floating side is applied.

【0026】掛け算回路60の端子8a,8bには、中点をノンフローティング側の電圧V B3にバイアスされた不平衡出力に変換する変換トランス17の2次巻線の差動出力が接続され、その1次巻線側から供給される高周波正弦波が、発振器18の出力を得る端子19から印加されている。 The terminal 8a of the multiplication circuit 60, the 8b, the differential output of the secondary winding of the converter transformer 17 for converting the midpoint to an unbalanced output which is biased to the voltage V B3 of non floating side is connected, frequency sine wave supplied from the primary winding side is applied from the terminal 19 to obtain the output of the oscillator 18.

【0027】端子6a,6bに印加されたフローティング側の掛け算の結果と、端子8a,8bに印加された高周波正弦波信号とは、掛け算回路60において掛け算され、その掛け算の結果が端子9a,9bに得られる。 The terminal 6a, results applied floating side of the multiplication to 6b, the terminal 8a, and the applied high-frequency sine-wave signal to 8b, are multiplied in multiplier circuit 60, the multiplication result terminals 9a, 9b to be obtained. この掛け算の結果は、ノンフローティング側の電源V CCとGND間のトランジスタ61,62と定電流源63,6 The result of this multiplication, the transistors 61 and 62 between the power supply V CC and GND non floating side constant current source 63,6
4により構成された2つのエミッタホロワを介してローパス・フィルタ(LPF)67,68により高周波成分が除去されて、出力端子2a,2bに入力端子1a,1 4 frequency component is removed by the low-pass filter (LPF) 67 and 68 via two emitter followers constituted by the output terminals 2a, the input to the 2b terminal 1a, 1
bに印加された入力信号を再現する。 To reproduce the input signal applied to the b.

【0028】図2には図1の回路の各部の波形を示している。 [0028] FIG. 2 shows a waveform of each part of the circuit of FIG. 同図(a)は差動の入力端子1a,1bの間の差動入力電圧波形、同図(b)は発振器18の出力波形であり、発振器18の出力の端子19の高周波正弦波信号は絶縁トランス12を通って平衡・不平衡の変換トランス16に入力される。 FIG (a) an input terminal 1a, 1b differential input voltage waveform between the differential, the (b) shows an output waveform of the oscillator 18, high-frequency sine-wave signal of the terminal 19 of the output of the oscillator 18 is input to the conversion transformer 16 of the balanced-unbalanced through the isolation transformer 12. 平衡・不平衡の変換トランス16 Conversion of the balanced-to-unbalanced transformer 16
は端子3a,3bにそれぞれ極性の反転した高周波正弦波信号を供給する。 And supplies the terminal 3a, each polarity reversal high-frequency sine-wave signal to 3b. 掛け算回路20は差動入力信号と高周波正弦波信号の掛け算結果を(c)のように端子4 Multiplier circuit 20 is the terminal 4 as a multiplication result of the differential input signal and the high-frequency sine-wave signal (c)
a,4bの間に出力し、その出力は高周波正弦波信号で平衡変調された波形となる。 a, and outputs during 4b, its output is balanced modulated waveform with a high frequency sinusoidal signal. 出力信号はトランジスタ2 The output signal transistor 2
1,22と定電流源23,24からなるエミッタ・フォロワを通って絶縁トランス11の1次側巻線側に入力される。 1, 22 and through the emitter follower formed of the constant current source 23 is input to the primary winding of the insulating transformer 11.

【0029】端子1aと1bとの間に印加される差動の入力信号をE A 、端子19の高周波正弦波信号をE B The differential input signals applied between the terminals 1a and 1b E A, a high-frequency sine-wave signal at the terminal 19 E B,
端子4aと4bとの間のフローティング側の掛け算の結果をE Cとすると次の関係がある。 The following relationship when the result of the floating side of the multiplication between the terminals 4a and 4b and E C.

【0030】 E A =f(t) (1) E B =sin(ωt) (2) E C =E A ×E B =f(t)sin(ωt) (3) [0030] E A = f (t) ( 1) E B = sin (ωt) (2) E C = E A × E B = f (t) sin (ωt) (3)

【0031】絶縁トランス11の2次側巻線に得られる式(3)の信号E Cが端子6a,6bを介して掛け算回路60に入力される。 The signal E C of the resulting expression in the secondary winding of the isolation transformer 11 (3) of the terminal 6a, are input to the multiplier circuit 60 through 6b. 一方、発振器18の出力する式(2)の高周波正弦波信号は平衡・不平衡の変換トランス17に入力され、変換トランス17は端子8aと8b On the other hand, the high-frequency sine-wave signal of the formula (2) to the output of the oscillator 18 is input to the conversion transformer 17 of the balanced-unbalanced conversion transformer 17 and the terminal 8a 8b
を介してそれぞれ極性の反転した高周波正弦波信号を掛け算回路60に供給する。 Each supplies the inverted high-frequency sine-wave signal of the polarity multiplication circuit 60 via a. 掛け算回路60も、掛け算回路20と同様に端子6aと6b間の差動電圧と端子8a Multiplication circuit 60 also, differential voltage between Likewise terminals 6a and 6b and the multiplying circuit 20 and the terminal 8a
と8bの間の高周波正弦波信号の掛け算結果を端子9a Terminals 9a and 8b multiplication result of the high-frequency sine-wave signals between the
と9bの間に出力する(図2(d))。 And outputs between 9b (Figure 2 (d)).

【0032】端子9aと9bの間に得られる掛け算回路60の出力信号E D =E C ×E Bは次のように表される。 The output signal E D = E C × E B of multiplier circuit 60 obtained during the terminal 9a and 9b is expressed as follows. D =f(t)sin 2 (ωt)=(1/2)f(t)(1−cos(2ωt)) (4) E D = f (t) sin 2 (ωt) = (1/2) f (t) (1-cos (2ωt)) (4)

【0033】入力信号f(t) の周波数成分が高周波正弦波信号 sin(ωt)の周波数より低い場合には、ローパス・フィルタ67,68の遮断周波数を2ωtより低く設定することにより、式(4)の cos(2ωt)の項は0となるため(1/2)f(t)の項のみが残り、これが出力端子2aと2bの間に得られて、入力信号が再現される(図2(e))。 [0033] When the frequency component of the input signal f (t) is lower than the frequency of the high frequency sine wave signal sin (.omega.t), by setting the cutoff frequency of the low pass filter 67 and 68 below 2.omega.t, equation (4 only the remaining term of cos (for section 2.omega.t) becomes 0 (1/2) f (t)) of which is obtained between the output terminals 2a and 2b, the input signal is reproduced (Fig. 2 (e)). 入力端子1a,1bと出力端子2a, Input terminals 1a, 1b and the output terminal 2a,
2bの間は絶縁トランス11で完全に絶縁されているにもかかわらず、直流から高周波まで広帯域なアナログ信号絶縁が可能となる。 2b between despite are completely insulated by the insulating transformer 11, it is possible to wideband analog signal insulated from DC to high frequency.

【0034】図3は図1の構成要素である発振器18の具体例を示す回路構成図である。 [0034] FIG. 3 is a circuit diagram showing a specific example of an oscillator 18 which is a component of Figure 1. 電圧制御発振器94の出力はプリスケーラ95に入力され、プリスケーラ95 The output of the voltage controlled oscillator 94 is input to the prescaler 95, the prescaler 95
で位相差検出器91が動作可能な周波数まで分周する。 In the phase difference detector 91 is divided down frequencies operable.
分周された信号と、基準発振器90の信号は位相差検出器91で位相比較され、チャージ・ポンプ92に位相差に応じてアナログ信号を出力する。 A divided signal, the signal of the reference oscillator 90 is phase-compared by the phase difference detector 91, and outputs an analog signal according to the phase difference to the charge pump 92. チャージ・ポンプ9 Charge pump 9
2の出力信号はループ・フィルタ93を通って、電圧制御発振器94の周波数制御端子に入力される。 Second output signal through a loop filter 93, is inputted to a frequency control terminal of the voltage controlled oscillator 94.

【0035】このループはフェーズ・ロックト・ループ(PLL回路)と呼ばれ、電圧制御発振器94の周波数は基準発振器90の周波数精度にロックされる。 [0035] The loop is called a phase-locked loop (PLL circuit), the frequency of the voltage controlled oscillator 94 is locked to the frequency accuracy of the reference oscillator 90. 電圧制御発振器94の出力はバッファ96でバッファされ、必要に応じてフィルタ97で不要な周波数成分をカットして、端子19に出力される。 The output of the voltage controlled oscillator 94 is buffered by the buffer 96, and cutting unnecessary frequency components by the filter 97 as required, it is outputted to the terminal 19. このようなPLL回路は最近の技術では、端子19における周波数が1GHz〜2 In such a PLL circuit is recent technology, the frequency at terminal 19 1GHz~2
GHz程度まで容易に実現することができる。 Up to about GHz it can be easily realized. また、A In addition, A
Dコンバータを搭載したデジタル・ストレージ・オシロスコープの場合のように、サンプリング・クロックとして高速の発振器を持っている場合は、これを利用しても良い。 As in the case of a digital storage oscilloscope incorporating a D converter, if you have a fast oscillator as a sampling clock, it may be utilized.

【0036】図1の発振器18が1GHz程度の正弦波を出力する発振器の場合には、平衡・不平衡用の変換トランス16,17あるいは絶縁トランス11,12は小型に構成できる。 [0036] When the oscillator 18 Figure 1 is an oscillator which outputs a sine wave of about 1GHz is conversion transformer 16, 17 or the insulating transformer 11 and 12 for balanced-unbalanced can be configured compact. たとえば平衡・不平衡用の変換トランス16,17は、無線用途の高周波バランが利用可能であるが、面実装部品で非常に小型なものが市販されている。 For example conversion transformer 16, 17 for the balanced-unbalanced, although the high-frequency balun wireless applications are available, are commercially available in very small and surface mount components. 絶縁トランス11,12の場合は、絶縁耐圧を確保するために1次側巻線と2次側巻線の間には一定の間隙が必要になるが、小型のトロイダル・コアにワイヤを巻き付けて容易に構成することができる。 For isolation transformer 11 and 12, it becomes necessary constant gap between the primary winding and the secondary winding in order to ensure a withstand voltage, by winding a wire in a small toroidal core it can be easily constructed.

【0037】図4には図1のフローティング側の掛け算回路20の具体的な回路例が示されている。 The specific circuit example of the floating side of the multiplication circuit 20 of Figure 4 Figure 1 is shown. これはギルバート型掛け算回路として知られており、容易にIC化することができる。 This is known as Gilbert type multiplier circuit, it can be easily integrated into an IC.

【0038】図4において差動の入力端子1a,1bはそれぞれ差動電流増幅段のトランジスタ31,32のベースに接続されており、トランジスタ31,32のエミッタの間には負帰還作用をなす抵抗41,42が接続されている。 The differential input terminals 1a in FIG. 4, 1b is connected to the base of the transistor 31 and 32 of the differential current amplifier stage, respectively, form a negative feedback effect between the emitter of the transistor 31, 32 resistor 41 and 42 are connected. 抵抗41,42の中点には、フローティング側の負電源V EEに接続された定電流源が接続されている。 The midpoint of the resistors 41 and 42, constant current source connected to the negative power supply V EE floating side is connected.

【0039】この定電流源はトランジスタ37,38と抵抗45,46,47で構成されている。 [0039] The constant current source is a resistor and the transistor 37, 38 45, 46, 47. 抵抗45,4 Resistance 45,4
6,47はカレント・ミラーの電流値を決めている。 6,47 has decided the current value of the current mirror. トランジスタ37,38はカレント・ミラーを構成している。 Transistors 37 and 38 constitute a current mirror. カスコード接続されたトランジスタ33,34,3 Cascode connected transistors 33,34,3
5,36は特性が揃っていることが要求されるので、ギルバート型の掛け算回路20はモノリシックICで実現するのが望ましい。 Since 5,36 are required to have all the characteristics, multiplication circuit 20 of the Gilbert type it is desirable to realize a monolithic IC.

【0040】トランジスタ31のコレクタにはトランジスタ33,35のエミッタがカスコード接続されていて、トランジスタ32のコレクタにはトランジスタ3 [0040] to the collector of the transistor 31 is the emitter of the transistor 33 and 35 are cascade-connected, to the collector of the transistor 32, the transistor 3
4,36のエミッタがカスコード接続されている。 The emitter of 4,36 are cascode-connected. トランジスタ33,35のベースはそれぞれトランジスタ3 Each base of the transistor 33 and 35 transistor 3
4,36のベースに接続されている。 It is connected to the base of 4,36.

【0041】トランジスタ33,34のコレクタはそれぞれトランジスタ36,35のコレクタに接続され、トランジスタ34,35のコレクタには負荷用の抵抗43 The collector of the transistor 33 and 34 are respectively connected to the collectors of the transistors 36 and 35, resistors for loading the collector of the transistor 34, 35 43
が接続され、トランジスタ33,36のコレクタには負荷用の抵抗44が接続され、負荷用の抵抗43,44の中点はフローティング側の正電源V CCに接続されている。 There is connected to the collector of the transistor 33 and 36 is connected to the resistor 44 for the load, the center of a resistor 43 and 44 for the load is connected to the positive power supply V CC of the floating side. トランジスタ31〜38はフローティング側のギルバート型の掛け算回路20を構成している。 Transistor 31 to 38 constitute a multiplying circuit 20 of the Gilbert type floating side. ギルバート型の掛け算回路20は端子1a,1b間の信号電圧と端子3a,3b間の高周波正弦波電圧の掛け算の結果(積)を出力する。 Gilbert type multiplier circuit 20 outputs the terminal 1a, the signal voltage and the terminal 3a between 1b, the multiplication of the high-frequency sine-wave voltage between 3b results (product).

【0042】トランジスタ34,35のコレクタおよびトランジスタ33,36のコレクタはそれぞれ端子4 [0042] Each of the collector of the collector and the transistor 33 and 36 of the transistors 34 and 35 terminal 4
a,4bを介してトランジスタ21,22のベースに接続されている(図1)。 a, it is connected to the base of transistors 21 and 22 through the 4b (Figure 1). トランジスタ21,22のコレクタはそれぞれフローティング側の正電源V CCに接続され、トランジスタ21,22のエミッタは、それぞれ定電流源23,24に接続されエミッタ・フォロワを構成している。 The collector of the transistor 21 and 22 are respectively connected to the positive supply V CC of the floating side, the emitter of the transistors 21 and 22 are respectively connected to a constant current source 23 constitute an emitter follower. トランジスタ21,22のエミッタはさらに絶縁トランス11の1次側巻線に接続される。 The emitter of the transistor 21 and 22 are further connected to a primary coil of a transformer 11.

【0043】図5には図1のノンフローティング側の掛け算回路60の具体的な回路例が示されている。 The specific circuit example of the non-floating side of the multiplication circuit 60 in FIG. 1 is shown in FIG. これは図4と同じ構成でギルバート型掛け算回路として知られており、容易にIC化することができる。 This is known as Gilbert type multiplier circuit in the same configuration as FIG. 4, it is possible to easily IC.

【0044】図5において差動の入力端子6a,6bはそれぞれ差動電流増幅段のトランジスタ71,72のベースに接続されており、トランジスタ71,72のエミッタの間には負帰還作用をなす抵抗81,82が接続されている。 The differential input terminals 6a in FIG. 5, 6b is connected to the base of the transistor 71 and 72 of the differential current amplifier stage, respectively, form a negative feedback effect between the emitter of the transistor 71 and 72 resistors 81 and 82 are connected. 抵抗81,82の中点には、フローティング側の負電源V EEに接続された定電流源が接続されている。 The midpoint of the resistors 81 and 82, constant current source connected to the negative power supply V EE floating side is connected.

【0045】この定電流源はトランジスタ77,78と抵抗85,86,87で構成されている。 [0045] The constant current source is a resistor and the transistor 77 and 78 85, 86. 抵抗85,8 Resistance 85,8
6,87はカレント・ミラーの電流値を決めている。 6,87 has decided the current value of the current mirror. トランジスタ77,78はカレント・ミラーを構成している。 Transistors 77 and 78 constitute a current mirror. カスコード接続されたトランジスタ73,74,7 Cascode connected transistors 73,74,7
5,76は特性が揃っていることが要求されるので、ギルバート型の掛け算回路60はモノリシックICで実現するのが望ましく、IC化した掛け算回路20と同じものを使用することができる。 5,76 since it is required to have all the characteristics can multiplying circuit 60 of the Gilbert type is to realize a monolithic IC desirable to use the same multiplier circuit 20 formed into an IC.

【0046】トランジスタ71のコレクタにはトランジスタ73,75のエミッタがカスコード接続されていて、トランジスタ72のコレクタにはトランジスタ7 The collector of the transistor 71 is emitter of the transistor 73 and 75 are cascade-connected, the collector of the transistor 72, the transistor 7
4,76のエミッタがカスコード接続されている。 The emitter of 4,76 are cascode-connected. トランジスタ73,75のベースはそれぞれトランジスタ7 Each base of the transistor 73 and 75 transistor 7
4,76のベースに接続されている。 It is connected to the base of 4,76.

【0047】トランジスタ73,74のコレクタはそれぞれトランジスタ76,75のコレクタに接続され、トランジスタ74,75のコレクタには負荷用の抵抗83 [0047] Each of the collectors of the transistors 73 and 74 are connected to the collector of the transistor 76,75, resistor 83 for the load to the collector of the transistor 74 and 75
が接続され、トランジスタ73,76のコレクタには負荷用の抵抗84が接続され、負荷用の抵抗83,84の中点はフローティング側の正電源V CCに接続されている。 There is connected to the collector of the transistor 73 and 76 are connected resistor 84 for load, the center of a resistor 83 and 84 for the load is connected to the positive power supply V CC of the floating side. トランジスタ71〜78はフローティング側のギルバート型の掛け算回路60を構成している。 Transistor 71 to 78 constitute a multiplying circuit 60 of the Gilbert type floating side. ギルバート型の掛け算回路60は端子6a,6b間の信号電圧と端子8a,8b間の高周波正弦波電圧の掛け算の結果(積)を出力する。 Gilbert type multiplier circuit 60 is the terminal 6a, the signal voltage and the terminal 8a between 6b, and outputs the result (product) of multiplication of the high-frequency sine-wave voltage between 8b.

【0048】トランジスタ74,75のコレクタおよびトランジスタ73,76のコレクタはそれぞれ端子9 [0048] Each of the collector of the collector and the transistor 73 and 76 of the transistors 74 and 75 terminal 9
a,9bを介してトランジスタ61,62のベースに接続されている(図1)。 a, it is connected to the base of transistors 61 and 62 through 9b (Figure 1). トランジスタ61,62のコレクタはそれぞれフローティング側の正電源V CCに接続され、トランジスタ61,62のエミッタは、それぞれ定電流源63,64に接続されエミッタ・フォロワを構成している。 The collector of the transistor 61 and 62 are respectively connected to the positive supply V CC of the floating side, the emitter of the transistor 61 and 62 are respectively connected to a constant current source 63 and 64 constitute the emitter follower. トランジスタ61,62のエミッタはそれぞれローパス・フィルタ67,68を介して出力端子2 Each emitter of the transistors 61 and 62 via a low-pass filter 67 and 68 an output terminal 2
a,2bに接続されている。 a, it is connected to 2b.

【0049】図6は図1における入力信号がステップ波形、発振器18の周波数1GHz、ローパス・フィルタ(LPF)67,68のカットオフ周波数100MHz [0049] Figure 6 is an input signal step waveform in FIG. 1, the frequency 1GHz oscillator 18, low-pass filter (LPF) 67 and 68 of the cut-off frequency 100MHz
の場合のシミュレーションの一例である。 It is an example of simulation in the case of. 時間軸には5 5 is the time axis
ns間隔の目盛が付されている。 Scale of ns interval is attached.

【0050】(a)は図1の入力端子1a,1b間の差動入力波形、(b)は図1の掛け算回路20の出力を得る端子4a,4bの間の波形、(c)は掛け算回路60 [0050] (a) an input terminal 1a, a differential input waveform between 1b in FIG. 1, (b) the terminal 4a to obtain the output of the multiplication circuit 20 in FIG. 1, the waveform during 4b, (c) the multiplication circuit 60
の出力を得る端子9a,9bの間の波形、(d)は出力端子2a,2b間の差動出力波形である。 Terminals 9a to obtain an output, 9b waveform between a (d), the output terminal 2a, the differential output waveform between 2b. 図6からわかるように、フローティング側(図1の絶縁トランス11 As it can be seen from Figure 6, the isolation transformer 11 of the floating side (FIG. 1
および12の左側)をノンフローティング側(図1の絶縁トランス11および12の右側)から絶縁しつつ、直流から高周波まで歪みなくアナログ信号を得ることができることがわかる。 And 12 on the left) and while isolated from non floating side (the right side of the insulating transformer 11 and 12 in FIG. 1), it can be seen that it is possible to obtain without distortion analog signal from the DC to a high frequency.

【0051】 [0051]

【実施例1】図7には、本発明の実施例1の回路図が示されている。 The First Embodiment FIG. 7, there is shown a circuit diagram of a first embodiment of the present invention. 図7において図1と同一の構成要素には同一の符号を付してある。 The same elements as those of FIG. 1 in FIG. 7 are denoted by the same reference numerals. 図7の構成では図1の構成に同じの第1の系のほかに、掛け算回路20Bおよび掛け算回路60Bを含む第2の系が付加されている。 In addition to the same first system to the configuration of FIG. 1 in the configuration of FIG. 7, the second system including a multiplier circuit 20B and multiplying circuit 60B is added.

【0052】掛け算回路20Bは掛け算回路20に同じであり、図4に示したものである。 [0052] multiplication circuit 20B are the same as multiplying circuit 20, which is depicted in FIG. ただし、図4(または図1)の端子3a,3bを3c,3dに、端子4a, However, the terminal 3a of FIG. 4 (or FIG. 1), 3b and 3c, the 3d, the terminal 4a,
4bを4c,4dに置き代える。 Replacing Place the 4b 4c, to 4d. 掛け算回路60Bは掛け算回路60に同じであり、図5に示したものである。 Multiplication circuit 60B are the same as multiplying circuit 60, there is shown in FIG.
ただし、図5(または図1)の端子6a,6bを6c, However, the terminal 6a of FIG. 5 (or Fig. 1), 6b and 6c,
6dに、端子9a,9bを9c,9dに置き代える。 To 6d, replaced every other terminal 9a, 9b and 9c, the 9d. 発振器18の出力する高周波正弦波信号は、移相器65で位相を90度シフトされてから平衡・不平衡用の変換トランス17Bを介して高周波余弦波信号として掛け算回路60Bに入力される。 Output high frequency sine-wave signal of the oscillator 18 is input to the multiplying circuit 60B as a high frequency cosine wave signal through the conversion transformer 17B for balanced-unbalanced since the phase-shifted by 90 ° in phase shifter 65. また、発振器18の出力する高周波正弦波信号は絶縁トランス12を通って後、移相器25で位相を90度シフトされてから平衡・不平衡用の変換トランス16Bを介して高周波余弦波信号として掛け算回路20Bに入力される。 Further, after the output to the high-frequency sine-wave signal of the oscillator 18 through the isolation transformer 12, as a high-frequency cosine wave signal through the conversion transformer 16B for balanced-unbalanced since the phase-shifted by 90 ° in phase shifter 25 is input to the multiplier circuit 20B.

【0053】掛け算回路20Bの入力は入力端子1a, [0053] input of the multiplication circuit 20B is input terminal 1a,
1bに接続され、掛け算回路20Bは差動入力信号と、 Is connected to 1b, multiplication circuit 20B is a differential input signal,
高周波正弦波信号を90度位相シフトして得られた高周波余弦波信号との掛け算の結果すなわち積を出力する。 And it outputs the result i.e. the product of multiplying the high frequency cosine wave signal obtained a high-frequency sine-wave signal by 90 degree phase shift.
掛け算回路20Bの出力信号は、端子4cに接続されたトランジスタ21B,定電流源23Bからなるエミッタ・フォロワと、端子4dに接続されたトランジスタ22 The output signal of the multiplier circuit 20B is connected transistors 21B to terminal 4c, and an emitter follower consisting of a constant current source 23B, the transistors connected to the terminal 4d 22
B,定電流源24Bからなるエミッタ・フォロワを通り、絶縁トランス11Bを介して掛け算回路60Bに入力される。 B, through the emitter follower formed of the constant current source 24B, is input to the multiplying circuit 60B through an isolation transformer 11B. 掛け算回路60Bは掛け算回路20Bの出力信号と、高周波正弦波信号を90度位相シフトして得られた高周波余弦波信号との掛け算の結果、すなわち積を端子9c,9dに出力する。 Multiplication circuit 60B is the output signal of the multiplier circuit 20B, and outputs the result of multiplication of the high-frequency cosine wave signal obtained by a high-frequency sine-wave signal by 90 degree phase shift, i.e. a product terminal 9c, the 9d.

【0054】第2の系の出力を得る端子9c,9dを第1の系の出力を得る端子9a,9bに接続することによって、掛け算回路60と掛け算回路60Bの出力信号は加算される。 [0054] terminal 9c to obtain an output of the second system, the terminal 9a to obtain the output of 9d a first system, by connecting to 9b, the output signal of the multiplier circuit 60 and the multiplying circuit 60B is added. 加算された出力信号は、トランジスタ61 Summed output signal, the transistor 61
と定電流源63およびトランジスタ62と定電流源64 And the constant current source 63 and transistor 62 constant current source 64
からなる2つのエミッタ・フォロワを経て、出力端子2 Through two emitter-follower consisting of output terminal 2
a,2bに出力される。 a, it is output to 2b.

【0055】図8は、図7の回路の各部波形を図6と同じ条件、すなわち、発振器18の周波数を1GHzとしてシミュレーションにより求めた波形図である。 [0055] Figure 8 is the same conditions as FIG. 6 each part waveform of the circuit of FIG. 7, i.e., a waveform diagram obtained by simulating the frequency of the oscillator 18 as a 1 GHz. 時間軸には5ns間隔の目盛が付されている。 Scale 5ns intervals are assigned to the time axis. 電圧軸は任意目盛である。 Voltage axis is arbitrary scale.

【0056】(a)は端子1a,1bの間の差動入力波形、(b)は掛け算回路20の出力を得る端子4a,4 [0056] (a) the terminal 1a, a differential input waveform during 1b, (b) the terminal 4a, 4 to obtain an output of the multiplication circuit 20
bの間の電圧波形、(c)は掛け算回路20Bの出力を得る端子4c,4dの間の電圧波形、(d)は掛け算回路60の出力を得る端子9a,9bの間の電圧波形(ただし、第2の系の掛け算回路60Bの出力を零とした場合の第1の系の掛け算回路60の単独の出力波形)、 Voltage waveform between the b, (c) shows the voltage waveform between the terminals 4c, 4d to obtain an output of the multiplying circuit 20B, (d) shows the voltage waveform (except between the terminals 9a, 9b to obtain an output of the multiplication circuit 60 , the first single output waveform of the multiplier circuit 60 of the system when the output of the multiplier circuit 60B of the second system is set to zero),
(e)は掛け算回路60Bの出力を得る端子9c,9d (E) the terminal 9c to obtain an output of the multiplying circuit 60B, 9d
の間の電圧波形(ただし、第1の系の掛け算回路60の出力を零とした場合の第2の系の掛け算回路60Bの単独の出力波形)、(f)は(d)および(e)の波形を加算して得られる出力端子2a,2bの差動出力波形である。 Voltage waveform between (although a single output waveform of the second system of multiplying circuit 60B in the case of a zero output of the first system multiplication circuit 60), (f) the (d) and (e) output terminal 2a obtained by adding the waveform, a differential output waveform of 2b.

【0057】(a)から(f)の波形の電圧(E aからE f )は数式を用いて以下のように表現される。 [0057] Voltage waveform from (a) (f) (E a from E f) is expressed as follows using equations. a =f(t) (5) E b =E a × sin(ωt)=f(t) sin(ωt) (6) E c =E a × cos(ωt)=f(t) cos(ωt) (7) E d =E b × sin(ωt)=f(t) sin 2 (ωt) (8) E e =E c × cos(ωt)=f(t) cos 2 (ωt) (9) E f =f(t)×(sin 2 (ωt)+cos 2 (ωt))=f(t) (10) E a = f (t) ( 5) E b = E a × sin (ωt) = f (t) sin (ωt) (6) E c = E a × cos (ωt) = f (t) cos (ωt ) (7) E d = E b × sin (ωt) = f (t) sin 2 (ωt) (8) E e = E c × cos (ωt) = f (t) cos 2 (ωt) (9) E f = f (t) × (sin 2 (ωt) + cos 2 (ωt)) = f (t) (10)

【0058】式(10)は式(5)の入力波形を再現するものであり、高周波成分を含んではいないから、ローパス・フィルタ67,68は不要である。 [0058] Equation (10) is intended to reproduce the input waveform of the formula (5), do not not contain high frequency components, a low pass filter 67 and 68 is not required. 実際の回路では有限な周波数帯域幅と回路の非線形性によって、 In the actual circuit by the nonlinearity of the finite frequency bandwidth and circuit,
(f)の波形には若干の雑音成分が含まれるが、雑音成分が問題になる場合には図1の場合と同様にローパス・ Although the waveform of (f) includes some noise components, the low-pass as in the case of FIG. 1 in a case where the noise component is problematic
フィルタ67,68を追加すれば、雑音成分を除去して希望する信号成分f(t)のみを取り出すことができる。 By adding filter 67 and 68, it is possible to take out only a signal component f (t) to the desired to remove the noise component.
この場合、図1で用いたローパス・フィルタ67,68 In this case, lowpass filter 67 and 68 used in FIG. 1
に比較して信号成分f(t)に影響の少ない遮断特性の緩やかなローパス・フィルタを用いることができる。 It can be compared to using a gentle low-pass filter with less blocking characteristic influence on the signal component f (t) to.

【0059】 [0059]

【実施例2】図9には本発明の実施例2の要部の回路図が示されている。 Example 2 there is shown a circuit diagram of a main part of a second embodiment of the present invention in FIG. 図1に対応するものについては同じ記号を付してあるので、図1と異なる点について説明する。 Since the one corresponding to FIG. 1 are denoted by the same symbols, description will be made on differences from the FIG. 図9においては掛け算回路20と掛け算回路60はコンデンサ101,102で接続されている。 Multiplication circuit 20 and the multiplier circuit 60 in FIG. 9 are connected by a capacitor 101. また、発振器18と平衡・不平衡用の変換トランス16の間はコンデンサ103で接続されている。 Also, during the conversion transformer 16 of the oscillator 18 and for balanced-unbalanced are connected by a capacitor 103. さらに、コンデンサ101,102,103の容量は、発振器18の周波数の信号は減衰せずに通過する範囲でできるだけ小さく設定する。 Furthermore, the capacitance of the capacitor 101, 102 and 103, the frequency of the signal of the oscillator 18 is set as small as possible within a range that passes without attenuation. この場合は、コンデンサ101,102,10 In this case, the capacitor 101,102,10
3の低減遮断周波数以下の信号に対して絶縁が行われるのは明らかであろう。 It will be apparent to 3 reduce the cut-off frequency below the signal of the insulation is performed. また、この回路は図7に示した実施例1にも適用が可能であることも明らかであろう。 Further, the circuit will be apparent that it is also applicable to the first embodiment shown in FIG.

【0060】 [0060]

【実施例3】図10には本発明の実施例3の要部の回路図が示されている。 The Third Embodiment FIG. 10 there is shown a circuit diagram of a main part of a third embodiment of the present invention. 図1に対応するものについては同じ記号を付してあるので、図1と異なる点について説明する。 Since the one corresponding to FIG. 1 are denoted by the same symbols, description will be made on differences from the FIG. 図10においては掛け算回路20と掛け算回路60 Multiplication circuit 20 in FIG. 10 and the multiplier circuit 60
はアンテナ121,124と122,125の2組のペアで接続されている。 It is connected by two sets of pairs of antennas 121, 124 and 122 and 125. また、発振器18と平衡・不平衡用の変換トランス16の間はアンテナ126,123のペアで接続されている。 Also, during the conversion transformer 16 of the oscillator 18 and for balanced-unbalanced are connected by a pair of antennas 126,123. このように構成すれば絶縁距離を大きく取れるため絶縁耐圧が向上することは明らかあろう。 It will allo obvious that in this way greatly improved take for dielectric strength of the insulation distance when the configuration. また、この回路は図7に示した実施例1にも適用が可能であることも明らかであろう。 Further, the circuit will be apparent that it is also applicable to the first embodiment shown in FIG.

【0061】 [0061]

【実施例4】図11には本発明の実施例4の要部の回路図が示されている。 The Fourth Embodiment FIG. 11 there is shown a circuit diagram of a main part of a fourth embodiment of the present invention. 図1に対応するものについては同じ記号を付してあるので、図1と異なる点について説明する。 Since the one corresponding to FIG. 1 are denoted by the same symbols, description will be made on differences from the FIG. 図11においては掛け算回路20の出力は、エミッタ・フォロワをなすトランジスタ21,22を介して送光駆動器131,132に送られ、発光素子136,1 The output of the multiplication circuit 20 in FIG. 11 is sent to the light-sending driver 131 via the transistors 21 and 22 constituting the emitter follower, the light emitting element 136,1
37から光信号となって、光ファイバ156,157により、それぞれ受光素子146,147に送られる。 37 becomes an optical signal from the optical fiber 156 and 157, respectively sent to a light receiving element 146, 147. 受光素子146,147で受けた信号は受光増幅器14 Signal received by the light receiving element 146, 147 light receiving amplifier 14
1,142で増幅されて、掛け算回路60の端子6a, Is amplified by 1,142, the multiplication circuit 60 terminals 6a,
6bに印加される。 It is applied to 6b.

【0062】一方、発振器18の出力である高周波正弦波信号は送光駆動器134に印加され、発光素子139 [0062] On the other hand, the high-frequency sine-wave signal which is an output of the oscillator 18 is applied to the light-sending driver 134, the light emitting element 139
から光信号となって光ファイバ159により受光素子1 It becomes the optical signal from the light receiving element 1 by an optical fiber 159
49に送られる。 It is sent to the 49. 受光素子149で受けた信号は受光増幅器144で増幅されて、平衡・不平衡用の変換トランス16に印加される。 Signal received by the light receiving element 149 is amplified by the light receiving amplifier 144, it is applied to the conversion transformer 16 for balanced-unbalanced.

【0063】 [0063]

【実施例5】図12には本発明の実施例5の要部の回路図が示されている。 The Fifth Embodiment FIG. 12 there is shown a circuit diagram of a main part of a fifth embodiment of the present invention. 図1に対応するものについては同じ記号を付してあるので、図1と異なる点について説明する。 Since the one corresponding to FIG. 1 are denoted by the same symbols, description will be made on differences from the FIG. 図12においては掛け算回路20の出力は、エミッタ・フォロワをなすトランジスタ21,22を介して送光駆動器131,132に送られ、発光素子136,1 The output of the multiplication circuit 20 in FIG. 12 is sent to the light-sending driver 131 via the transistors 21 and 22 constituting the emitter follower, the light emitting element 136,1
37から光信号となって、空間伝送により、それぞれ受光素子146,147に送られる。 37 is a light signal from, sent by wireless transmission, each light receiving element 146, 147. 受光素子146,1 The light-receiving element 146,
47で受けた信号は受光増幅器141,142で増幅されて、掛け算回路60の端子6a,6bに印加される。 The signal received at 47 is amplified by the light receiving amplifier 141 and 142, terminals 6a of the multiplier circuit 60 is applied to 6b.

【0064】一方、発振器18の出力である高周波正弦波信号は送光駆動器134に印加され、発光素子139 [0064] On the other hand, the high-frequency sine-wave signal which is an output of the oscillator 18 is applied to the light-sending driver 134, the light emitting element 139
から光信号となって空間伝送により受光素子149に送られる。 Is sent to the light receiving element 149 by wireless transmission is an optical signal from. 受光素子149で受けた信号は受光増幅器14 Signal received by the light receiving element 149 receiving amplifier 14
4で増幅されて、平衡・不平衡用の変換トランス16に印加される。 4 is amplified by the, applied to conversion transformer 16 for balanced-unbalanced.

【0065】 [0065]

【発明の効果】以上、述べたように本発明によるならば、モノリシックIC化に適したギルバート型の掛け算回路を基本とした簡単な回路構成によって、フローティング側の直流から百メガヘルツ(MHz)以上の広帯域にわたるアナログ信号の復元を行うことが可能となった。 Effect of the Invention] above, if according to the present invention as described, by basic the simple circuit configuration multiplication circuit Gilbert type suitable for monolithic IC form, from the floating side DC hundred megahertz (MHz) or more it became possible to perform the restoration of the analog signal over a wide band. また、本発明の回路は小型化、広帯域化の障害になっていた低周波用の大きなコアを使わずに小型のトランスで構成できるので、小型化・広帯域化に適するという利点を有する。 The circuit of the present invention has the advantage of downsizing, because it consists of a small transformer without a large core for low frequency, which has been an obstacle to wide band, suitable for miniaturization and broadband. また、低域と高域を別々の素子で絶縁し、それぞれの周波数特性をクロスオーバさせる従来の方式(文献1)で問題になる、クロスオーバ歪みの発生がない利点を有する。 Further, to insulate the high and low range by separate elements, a problem of the respective frequency characteristics in a conventional manner to crossover (Document 1), has the advantage not generated crossover distortion. さらに、たとえば1GHz〜2G In addition, for example, 1GHz~2G
Hzの無線周波数で変調を行えば、アンテナ間隔での絶縁が行え、また光信号を用いることによっても広帯域で非常に高耐圧のアナログ信号絶縁が実現できる。 By performing the modulation in Hz radio frequency, can the insulation at the antenna spacing, also very analog signal isolation of the high voltage broadband by the use of the optical signal can be realized. したがって本発明の効果は極めて大きい。 Thus the effect of the present invention is extremely large.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態を示す回路図である。 1 is a circuit diagram showing an embodiment of the present invention.

【図2】図1の原理を示すための各部の波形を示す波形図である。 2 is a waveform diagram showing waveforms of various portions for illustrating the principle of Figure 1.

【図3】図1の構成要素の1つである発振器の回路構成図である。 3 is a circuit diagram of an oscillator, which is one of the components of FIG.

【図4】図1の構成要素の1つであるフローティング側の掛け算回路をギルバート型掛け算回路で実施した場合の回路図である。 4 is a circuit diagram of a case where the multiplying circuit of the floating side is one of the components of FIG. 1 was carried out in the Gilbert type multiplication circuit.

【図5】図1の構成要素の1つであるノンフローティング側の掛け算回路をギルバート型掛け算回路で実施した場合の回路図である。 5 is a circuit diagram of a case where the multiplying circuit of the non-floating side which is one of the components of FIG. 1 was carried out in the Gilbert type multiplication circuit.

【図6】図1のステップ入力に対する各部の波形をシミュレーションにより求めた波形図である。 6 is a waveform diagram obtained by simulating the waveform of each part to a step input of Fig.

【図7】本発明の実施例1を示す回路図である。 7 is a circuit diagram showing a first embodiment of the present invention.

【図8】図7のステップ入力に対する各部の波形をシミュレーションにより求めた波形図である。 8 is a waveform diagram obtained by simulating the waveform of each part to a step input of Fig.

【図9】本発明の実施例2の要部を示す回路図である。 9 is a circuit diagram showing a main part of Embodiment 2 of the present invention.

【図10】本発明の実施例3の要部を示す回路図である。 10 is a circuit diagram showing an essential portion of Embodiment 3 of the present invention.

【図11】本発明の実施例4の要部を示す回路図である。 11 is a circuit diagram showing an essential portion of a fourth embodiment of the present invention.

【図12】本発明の実施例5の要部を示す回路図である。 12 is a circuit diagram showing an essential part of the fifth embodiment of the present invention.

【図13】従来例を示す回路図である。 13 is a circuit diagram showing a conventional example.

【図14】図13の各部の波形を示す波形図である。 14 is a waveform diagram showing a waveform of each part of FIG. 13.

【符号の説明】 DESCRIPTION OF SYMBOLS

1,1a,1b 入力端子 2,2a,2b 出力端子 3a〜d,4a〜d,6a〜d,8a〜d,9a〜d 1, 1a, 1b the input terminal 2, 2a, 2b output terminal 3a~d, 4a~d, 6a~d, 8a~d, 9a~d
端子 11,12 絶縁トランス 18,18B 発振器 16,17 変換トランス 19 端子 20 掛け算回路 21,22 トランジスタ 23,24 定電流源 25 移相器 31〜38 トランジスタ 41〜47 抵抗 60 掛け算回路 61,62 トランジスタ 63,64 定電流源 65 移相器 67,68 ローパス・フィルタ(LPF) 71〜78 トランジスタ 81〜87 抵抗 90 基準発振器 91 位相差検出器 92 チャージ・ポンプ 93 ループ・フィルタ 94 電圧制御発振器 95 プリスケーラ 96 バッファ 97 フィルタ 101〜103 コンデンサ 111,112 抵抗 121〜126 アンテナ 131,132,134 送光駆動器 136,137,139 発光素子 141,142,144 受光増幅器 146,147,149 受光 Terminals 11 and 12 the isolation transformer 18,18B oscillator 16, 17 conversion transformer 19 terminal 20 multiplier circuits 21 and 22 transistors 23 and 24 the constant current source 25 phase shifter 31 to 38 transistors 41-47 resistors 60 multiplier circuits 61 and 62 transistor 63 , 64 constant current source 65 phase shifter 67 and 68 low-pass filter (LPF) 71 to 78 transistors 81-87 resistors 90 reference oscillator 91 phase difference detector 92 charge pump 93 loop filter 94 a voltage-controlled oscillator 95 prescaler 96 buffer 97 filter 101-103 capacitor 111 resistor 121 to 126 antennas 131,132,134 sending driver 136,137,139 emitting element 141,142,144 receiving amplifier 146,147,149 receiving 素子 156,157,159 光ファイバ 201 入力バッファ 202 変調器 203 復調器 204 ローパス・フィルタ 205 出力バッファ Elements 156,157,159 optical fiber 201 input buffer 202 modulator 203 demodulator 204 low-pass filter 205 output buffer

Claims (14)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 フローティング側のアナログ入力信号とフローティング側の高周波正弦波信号を掛け算して、フローティング側の掛け算の結果を得るためのフローティング側の掛け算手段(20)と、 フローティング側とノンフローティング側とを絶縁しつつ、前記フローティング側の掛け算の結果をノンフローティング側の入力信号とするための入力信号用絶縁手段(11,101,102,121,122,124,1 1. A by multiplying the high-frequency sine-wave signal of the analog input signal of the floating-side and the floating side, and the floating side of the multiplication means to obtain the result of multiplication of the floating side (20), the floating-side and non floating side while insulating the door, input signal insulation means for the result of multiplication of the floating side of the input signal of the non-floating side (11,101,102,121,122,124,1
    25,131,136,156,146,141,13 25,131,136,156,146,141,13
    2,137,157,147,142)と、 前記ノンフローティング側の入力信号とノンフローティング側の高周波正弦波信号を掛け算して、ノンフローティング側の掛け算の結果を得るためのノンフローティング側の掛け算手段(60)と、 前記ノンフローティング側の掛け算結果から高周波成分を除去して前記フローティング側のアナログ入力信号を復元するためのローパス・フィルタ(67,68)と、 高周波正弦波信号を発振するための発振手段(18) And 2,137,157,147,142), said non-floating side of the input signal and by multiplying the high-frequency sine-wave signal of the non-floating side, non floating side of the non-floating side of the multiplication means to obtain the results of multiplication and (60), wherein the multiplication results of the non-floating side lowpass filter for removing the high frequency component restoring the analog input signal of the floating side (67, 68), for oscillating a high-frequency sine-wave signal oscillation means (18)
    と、 前記発振手段(18)からの高周波正弦波信号を前記フローティング側の高周波正弦波信号および前記ノンフローティング側の高周波正弦波信号として得るべく、フローティング側をノンフローティング側に対して絶縁するための高周波正弦波用絶縁手段(12,103,12 If, in order to obtain a high-frequency sine-wave signal from the oscillating means (18) as the high-frequency sine-wave signal and the non-floating side of the high-frequency sine-wave signal of the floating side, for insulating the floating side of the non-floating side frequency sinusoidal insulating means (12,103,12
    6,123,134,139,159,149,14 6,123,134,139,159,149,14
    4)とを含む広帯域アナログ絶縁回路。 4) and a wideband analog isolation circuit including.
  2. 【請求項2】 前記フローティング側の掛け算手段(2 Wherein said floating side of the multiplication means (2
    0)および前記ノンフローティング側の掛け算手段(6 0) and the non-floating side of the multiplication means (6
    0)が、ギルバート型の掛け算回路で構成されている請求項1の広帯域アナログ絶縁回路。 0), wideband analog isolation circuit according to claim 1, which consists of multiplying circuit Gilbert type.
  3. 【請求項3】 前記入力信号用絶縁手段および前記高周波正弦波用絶縁手段が、それぞれ絶縁トランス(11, Wherein the input signal insulation means and the high-frequency sine-wave insulating means, each isolation transformer (11,
    12)で構成されている請求項1の広帯域アナログ絶縁回路。 Wideband analog isolation circuit according to claim 1, which consists of 12).
  4. 【請求項4】 前記入力信号用絶縁手段および前記高周波正弦波用絶縁手段が、それぞれコンデンサ(101, Wherein said input signal insulation means and the high-frequency sine-wave insulating means, each capacitor (101,
    102,103)で構成されている請求項1の広帯域アナログ絶縁回路。 Wideband analog isolation circuit according to claim 1, which consists of 102, 103).
  5. 【請求項5】 前記入力信号用絶縁手段および前記高周波正弦波用絶縁手段が、それぞれ対向するアンテナ(1 Wherein said input signal insulation means and the high-frequency sine-wave insulating means, opposite each antenna (1
    21,124,122,125,126,123)で構成されている請求項1の広帯域アナログ絶縁回路。 Wideband analog isolation circuit according to claim 1, which consists of 21,124,122,125,126,123).
  6. 【請求項6】 前記入力信号用絶縁手段および前記高周波正弦波用絶縁手段が、それぞれ光ファイバ(156, Wherein said input signal insulation means and the high-frequency sine-wave insulating means, each optical fiber (156,
    157,159)を挿んで対向して送光し受光する光ファイバによる送受光手段(131,136,156,1 157, 159) the Nde interpolation opposed to sending and beam transmitting and receiving means by the light receiving optical fiber (131,136,156,1
    46,141,132,137,157,147,14 46,141,132,137,157,147,14
    2,134,139,159,149,144)で構成されている請求項1の広帯域アナログ絶縁回路。 Wideband analog isolation circuit according to claim 1, which consists of 2,134,139,159,149,144).
  7. 【請求項7】 前記入力信号用絶縁手段および前記高周波正弦波用絶縁手段が、それぞれ空間を挿んで対向して送光し受光する空間による送受光手段(131,13 Wherein said input signal isolation means and the high-frequency sine-wave insulating means, respectively Nde interpolation spatial opposed to sending and beam transmitting and receiving means according to the space for receiving (131,13
    6,146,141,132,137,147,14 6,146,141,132,137,147,14
    2,134,139,149,144)で構成されている請求項1の広帯域アナログ絶縁回路。 Wideband analog isolation circuit according to claim 1, which consists of 2,134,139,149,144).
  8. 【請求項8】 フローティング側のアナログ入力信号とフローティング側の高周波正弦波信号を掛け算して、フローティング側の第1の掛け算の結果を得るためのフローティング側の第1の掛け算手段(20)と、 フローティング側とノンフローティング側とを絶縁しつつ、前記フローティング側の第1の掛け算の結果をノンフローティング側の第1の入力信号とするための第1の入力信号用絶縁手段(11,101,102,121, 8. multiplying a high frequency sine-wave signal of the analog input signal and the floating side of the floating side, and the floating side of the first multiplying means for obtaining a result of the first multiplication of the floating side (20), while insulating the floating side and non floating side, the floating side of the first multiplication result a non floating side of the first input signal to the first input signal insulation means for (11,101,102 , 121,
    122,124,125,131,136,156,1 122,124,125,131,136,156,1
    46,141,132,137,157,147,14 46,141,132,137,157,147,14
    2)と、 前記ノンフローティング側の第1の入力信号とノンフローティング側の高周波正弦波信号を掛け算して、ノンフローティング側の第1の掛け算の結果を得るためのノンフローティング側の第1の掛け算手段(60)と、 前記フローティング側のアナログ入力信号とフローティング側の高周波余弦波信号を掛け算して、フローティング側の第2の掛け算の結果を得るためのフローティング側の第2の掛け算手段(20B)と、 フローティング側とノンフローティング側とを絶縁しつつ、前記フローティング側の第2の掛け算の結果をノンフローティング側の第2の入力信号とするための第2の入力信号用絶縁手段(11B,101,102,12 And 2), by multiplying the high-frequency sine-wave signal of the first input signal and non floating side of the non-floating side, a first multiplication of non floating side to obtain the result of the first multiplication of non floating side means (60) and, by multiplying the high-frequency cosine wave signal of the analog input signal and the floating side of the floating side, the floating side of the second multiplying means for obtaining a result of the second multiplication floating side (20B) If, while insulating the floating side and non floating side, the floating side of the second multiplication result non floating side of the second input signal to the second input signal insulation means for (11B, 101 , 102,12
    1,122,124,125,131,136,15 1,122,124,125,131,136,15
    6,146,141,132,137,157,14 6,146,141,132,137,157,14
    7,142)と、 前記ノンフローティング側の第2の入力信号とノンフローティング側の高周波余弦波信号を掛け算して、ノンフローティング側の第2の掛け算の結果を得るためのノンフローティング側の第2の掛け算手段(60B)と、 高周波正弦波信号を発振するための発振手段(18) And 7,142), said non-floating side second input signal and by multiplying the high-frequency cosine wave signal of the non-floating side of the second non-floating side to obtain the result of the second multiplication non floating side multiplication means (60B) and, oscillating means for oscillating a high-frequency sine-wave signal (18)
    と、 前記発振手段(18)からの高周波正弦波信号を前記フローティング側の高周波正弦波信号と前記ノンフローティング側の高周波正弦波信号および前記フローティング側の高周波余弦波信号と前記ノンフローティング側の高周波余弦波信号として得るべく、フローティング側をノンフローティング側に対して絶縁するための高周波正弦波用絶縁手段(12,25,65,103,126,1 When high-frequency cosine of said oscillating means (18) the floating side of the high-frequency sine-wave signal to the high-frequency sine-wave signals from said non-floating side of the high-frequency sine-wave signal and the high-frequency cosine wave signal of the floating side to the non-floating side to obtain as a wave signal, high-frequency sine-wave insulating means for insulating the floating side of the non-floating side (12,25,65,103,126,1
    23,134,139,159,149,144)とを含む広帯域アナログ絶縁回路。 23,134,139,159,149,144) wideband analog isolation circuit including.
  9. 【請求項9】 前記フローティング側の第1および第2 9. The first of the floating side, and the second
    の掛け算手段(20,20B)および前記ノンフローティング側の第1および第2の掛け算手段(60,60 Multiplying means (20 and 20B) and said non-floating side of the first and second multiplying means (60, 60
    B)が、ギルバート型の掛け算回路で構成されている請求項8の広帯域アナログ絶縁回路。 B) is a broadband analog isolation circuit according to claim 8 that consists of multiplying circuit Gilbert type.
  10. 【請求項10】 前記第1および第2の入力信号用絶縁手段および前記高周波正弦波用絶縁手段が、それぞれ絶縁トランス(11,11B,12)で構成されている請求項8の広帯域アナログ絶縁回路。 Wherein said first and second input signals insulating means and the high-frequency sine-wave insulating means, each isolation transformer (11, 11b, 12) wideband analog isolation circuit according to claim 8 which is composed of .
  11. 【請求項11】 前記第1および第2の入力信号用絶縁手段および前記高周波正弦波用絶縁手段が、それぞれコンデンサ(101,102,103)で構成されている請求項8の広帯域アナログ絶縁回路。 Wherein said first and second input signals insulating means and the high-frequency sine-wave insulating means, wideband analog isolation circuit according to claim 8 which is a capacitor (101, 102, 103), respectively.
  12. 【請求項12】 前記第1および第2の入力信号用絶縁手段および前記高周波正弦波用絶縁手段が、それぞれ対向するアンテナ(121,124,122,125,1 Wherein said first and second input signals insulating means and the high-frequency sine-wave insulating means, opposite each antenna (121,124,122,125,1
    26,123)で構成されている請求項8の広帯域アナログ絶縁回路。 Wideband analog isolation circuit according to claim 8 that consists of 26,123).
  13. 【請求項13】 前記第1および第2の入力信号用絶縁手段および前記高周波正弦波用絶縁手段が、それぞれ光ファイバ(156,157,159)を挿んで対向して送光し受光する光ファイバによる送受光手段(131, Wherein said first and second input signals insulating means and the high-frequency sine-wave insulating means, each optical fiber (156,157,159) opposite Nde interpolation sending and receiving optical fibers beam transmitting and receiving means (131 by,
    136,156,146,141,132,137,1 136,156,146,141,132,137,1
    57,147,142,134,139,159,14 57,147,142,134,139,159,14
    9,144)で構成されている請求項8の広帯域アナログ絶縁回路。 Wideband analog isolation circuit according to claim 8 which is composed of 9,144).
  14. 【請求項14】 前記第1および第2の入力信号用絶縁手段および前記高周波正弦波用絶縁手段が、それぞれ空間を挿んで対抗して送光し受光する空間による送受光手段(131,136,146,141,132,13 14. The method of claim 13, wherein the first and second input signals insulating means and the high-frequency sine-wave insulating means, respectively against Nde interpolation spatial sending and beam transmitting and receiving means according to the space for receiving (131 and 136, 146,141,132,13
    7,147,142,134,139,149,14 7,147,142,134,139,149,14
    4)で構成されている請求項8の広帯域アナログ絶縁回路。 Wideband analog isolation circuit according to claim 8 which is composed of 4).
JP24768797A 1997-08-28 1997-08-28 Broad-band analog insulation circuit Pending JPH1172515A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24768797A JPH1172515A (en) 1997-08-28 1997-08-28 Broad-band analog insulation circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24768797A JPH1172515A (en) 1997-08-28 1997-08-28 Broad-band analog insulation circuit
US09/090,235 US5966297A (en) 1997-08-28 1998-06-04 Large bandwidth analog isolation circuit

Publications (1)

Publication Number Publication Date
JPH1172515A true JPH1172515A (en) 1999-03-16

Family

ID=17167157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24768797A Pending JPH1172515A (en) 1997-08-28 1997-08-28 Broad-band analog insulation circuit

Country Status (2)

Country Link
US (1) US5966297A (en)
JP (1) JPH1172515A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008064519A (en) * 2006-09-06 2008-03-21 Hitachi Vehicle Energy Ltd Total battery voltage detector
JP2016040864A (en) * 2014-08-12 2016-03-24 横河電機株式会社 Signal transmitter

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110531B2 (en) * 2000-02-17 2006-09-19 Analog Devices, Inc. Isolation system with analog communication across an isolation barrier
US6989859B2 (en) * 2000-12-22 2006-01-24 Eastman Kodak Company Camera having user interface ambient sensor viewer adaptation compensation and method
US7015955B2 (en) * 2000-12-22 2006-03-21 Eastman Kodak Company Camera having verification display with viewer adaptation compensation for reference illuminants and method
US7301568B2 (en) * 2002-08-07 2007-11-27 Smith Craig M Cameras, other imaging devices, and methods having non-uniform image remapping using a small data-set of distortion vectors
ITTO20030578A1 (en) * 2003-07-25 2005-01-26 St Microelectronics Srl push-pull converter, in particular for
US6927616B2 (en) * 2003-10-31 2005-08-09 International Business Machines Corporation Integrated circuit and method for interfacing two voltage domains using a transformer
US7839011B2 (en) * 2007-02-09 2010-11-23 Siemens Medical Solutions Usa, Inc. Method and apparatus for signal transmission with isolation in medical devices
US20080224631A1 (en) * 2007-03-12 2008-09-18 Melanson John L Color variations in a dimmable lighting device with stable color temperature light sources
US7852017B1 (en) 2007-03-12 2010-12-14 Cirrus Logic, Inc. Ballast for light emitting diode light sources
US8076920B1 (en) 2007-03-12 2011-12-13 Cirrus Logic, Inc. Switching power converter and control system
US8018171B1 (en) 2007-03-12 2011-09-13 Cirrus Logic, Inc. Multi-function duty cycle modifier
US7667408B2 (en) * 2007-03-12 2010-02-23 Cirrus Logic, Inc. Lighting system with lighting dimmer output mapping
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
JP4985024B2 (en) * 2007-03-28 2012-07-25 富士ゼロックス株式会社 Powder conveying rotary member and the toner cartridge
US7554473B2 (en) * 2007-05-02 2009-06-30 Cirrus Logic, Inc. Control system using a nonlinear delta-sigma modulator with nonlinear process modeling
US8102127B2 (en) 2007-06-24 2012-01-24 Cirrus Logic, Inc. Hybrid gas discharge lamp-LED lighting system
US7804697B2 (en) 2007-12-11 2010-09-28 Cirrus Logic, Inc. History-independent noise-immune modulated transformer-coupled gate control signaling method and apparatus
US7656687B2 (en) * 2007-12-11 2010-02-02 Cirrus Logic, Inc. Modulated transformer-coupled gate control signaling method and apparatus
US8022683B2 (en) * 2008-01-30 2011-09-20 Cirrus Logic, Inc. Powering a power supply integrated circuit with sense current
US8222872B1 (en) 2008-09-30 2012-07-17 Cirrus Logic, Inc. Switching power converter with selectable mode auxiliary power supply
US7755525B2 (en) * 2008-01-30 2010-07-13 Cirrus Logic, Inc. Delta sigma modulator with unavailable output values
US8576589B2 (en) * 2008-01-30 2013-11-05 Cirrus Logic, Inc. Switch state controller with a sense current generated operating voltage
US8008898B2 (en) 2008-01-30 2011-08-30 Cirrus Logic, Inc. Switching regulator with boosted auxiliary winding supply
US7759881B1 (en) 2008-03-31 2010-07-20 Cirrus Logic, Inc. LED lighting system with a multiple mode current control dimming strategy
US8008902B2 (en) 2008-06-25 2011-08-30 Cirrus Logic, Inc. Hysteretic buck converter having dynamic thresholds
US8344707B2 (en) * 2008-07-25 2013-01-01 Cirrus Logic, Inc. Current sensing in a switching power converter
US8014176B2 (en) 2008-07-25 2011-09-06 Cirrus Logic, Inc. Resonant switching power converter with burst mode transition shaping
US8212491B2 (en) * 2008-07-25 2012-07-03 Cirrus Logic, Inc. Switching power converter control with triac-based leading edge dimmer compatibility
US8487546B2 (en) 2008-08-29 2013-07-16 Cirrus Logic, Inc. LED lighting system with accurate current control
US8179110B2 (en) * 2008-09-30 2012-05-15 Cirrus Logic Inc. Adjustable constant current source with continuous conduction mode (“CCM”) and discontinuous conduction mode (“DCM”) operation
US8288954B2 (en) 2008-12-07 2012-10-16 Cirrus Logic, Inc. Primary-side based control of secondary-side current for a transformer
US8362707B2 (en) 2008-12-12 2013-01-29 Cirrus Logic, Inc. Light emitting diode based lighting system with time division ambient light feedback response
US8299722B2 (en) * 2008-12-12 2012-10-30 Cirrus Logic, Inc. Time division light output sensing and brightness adjustment for different spectra of light emitting diodes
US7994863B2 (en) * 2008-12-31 2011-08-09 Cirrus Logic, Inc. Electronic system having common mode voltage range enhancement
US8482223B2 (en) * 2009-04-30 2013-07-09 Cirrus Logic, Inc. Calibration of lamps
US8963535B1 (en) 2009-06-30 2015-02-24 Cirrus Logic, Inc. Switch controlled current sensing using a hall effect sensor
US8198874B2 (en) 2009-06-30 2012-06-12 Cirrus Logic, Inc. Switching power converter with current sensing transformer auxiliary power supply
US8248145B2 (en) * 2009-06-30 2012-08-21 Cirrus Logic, Inc. Cascode configured switching using at least one low breakdown voltage internal, integrated circuit switch to control at least one high breakdown voltage external switch
US8212493B2 (en) 2009-06-30 2012-07-03 Cirrus Logic, Inc. Low energy transfer mode for auxiliary power supply operation in a cascaded switching power converter
US9155174B2 (en) * 2009-09-30 2015-10-06 Cirrus Logic, Inc. Phase control dimming compatible lighting systems
US8654483B2 (en) 2009-11-09 2014-02-18 Cirrus Logic, Inc. Power system having voltage-based monitoring for over current protection
US8750002B2 (en) * 2012-06-06 2014-06-10 Power Integrations, Inc. Power limiting by modulating clock
US10051701B2 (en) 2014-07-16 2018-08-14 Philips Lighting Holding B.V. Systems and methods for maintaining dimmer behavior in a low-power lamp assembly

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050028A (en) * 1976-12-10 1977-09-20 Vosteen Robert E High voltage amplifier
US4439821A (en) * 1982-01-29 1984-03-27 Varo, Inc. DC to DC switching regulator with temperature compensated isolated feedback circuitry
US4945464A (en) * 1987-06-15 1990-07-31 Varian Associates, Inc. High voltage DC power supply
US4937468A (en) * 1989-01-09 1990-06-26 Sundstrand Corporation Isolation circuit for pulse waveforms
JPH07245955A (en) * 1994-03-02 1995-09-19 Yutaka Denki Seisakusho:Kk Regulated power supply with improved power factor and uninterruptible power supply

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008064519A (en) * 2006-09-06 2008-03-21 Hitachi Vehicle Energy Ltd Total battery voltage detector
JP4566964B2 (en) * 2006-09-06 2010-10-20 日立ビークルエナジー株式会社 The total battery voltage detection device
JP2016040864A (en) * 2014-08-12 2016-03-24 横河電機株式会社 Signal transmitter

Also Published As

Publication number Publication date
US5966297A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
US6879817B1 (en) DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
KR100243489B1 (en) Frequency converter and radio receiver using it
US4949048A (en) Pulse width modulation amplifier circuit
US6963734B2 (en) Differential frequency down-conversion using techniques of universal frequency translation technology
US5839062A (en) Mixing, modulation and demodulation via electromechanical resonators
EP0609435B1 (en) Apparatus for compensating of phase rotation in a final amplifier stage
KR0178685B1 (en) Frequency converter capable of reducing noise components in local oscillation signals
US7522900B2 (en) DC offset correction for use in a radio architecture
US5039891A (en) Planar broadband FET balun
JP3973725B2 (en) Receiving machine
JP3110430B2 (en) Drain bias de transformer resistance equipment
EP0131337A1 (en) Double-balanced mixer circuit
CN100472941C (en) Quadrature modulator and calibration method
US6538498B2 (en) Gm-C tuning circuit with filter configuration
US6911829B2 (en) Inductive signature measurement circuit
RU2189116C2 (en) Digital calibration of transceiver
Walls et al. Extending the range and accuracy of phase noise measurements
US4246497A (en) Phase measuring circuit
US4855691A (en) Amplitude stabilizer for use in microwave discriminator
CA1064114A (en) Frequency converter
US5903187A (en) Monolithically integrable frequency demodulator device
JP2003204224A (en) Mixer circuit, receiving circuit and frequency comparing circuit
Dyson The measurement of phase at UHF and microwave frequencies
EP1432140A2 (en) Transceiver capable of causing series resonance with parasitic capacitance
Tangsrirat et al. Single-resistance-controlled quadrature oscillator using current differencing buffered amplifiers