JPH1172515A - Broad-band analog insulation circuit - Google Patents

Broad-band analog insulation circuit

Info

Publication number
JPH1172515A
JPH1172515A JP9247687A JP24768797A JPH1172515A JP H1172515 A JPH1172515 A JP H1172515A JP 9247687 A JP9247687 A JP 9247687A JP 24768797 A JP24768797 A JP 24768797A JP H1172515 A JPH1172515 A JP H1172515A
Authority
JP
Japan
Prior art keywords
floating
sine wave
multiplication
input signal
frequency sine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9247687A
Other languages
Japanese (ja)
Inventor
Atsushi Minegishi
篤 峯岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwatsu Electric Co Ltd
Original Assignee
Iwatsu Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwatsu Electric Co Ltd filed Critical Iwatsu Electric Co Ltd
Priority to JP9247687A priority Critical patent/JPH1172515A/en
Priority to US09/090,235 priority patent/US5966297A/en
Publication of JPH1172515A publication Critical patent/JPH1172515A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1433Balanced arrangements with transistors using bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001Circuit elements of demodulators
    • H03D2200/0023Balun circuits

Abstract

PROBLEM TO BE SOLVED: To obtain a floated broad-band signal on the non-floating side. SOLUTION: Multiplication circuits 20 and 60 are arranged both on the left floating side and on the right non-floating side of insulation transformers 11 and 12 and a high frequency sinusoidal signal is supplied from an oscillator 18. The multiplication 20 performs a multiplication between an input signal applied to input terminals 1a and 1b and a high frequency sinusoidal signal 18 applied to terminals 3a and 3b. The results are multiplied by the high frequency sinusoidal signal 18 at the multiplication circuit 60 to obtain an input signal restored to output terminals 2a and 2b through low pass filters 67 and 68. Light or a radio wave can be used in place of the insulation transformers 11 and 12. Two sets of circuits as illustrated are used and the phase difference of the high frequency sinusoidal signal 18 between the two systems is set to 90 deg. to add outputs of the two multiplication circuits 60. This can eliminate low pass filters 67 and 68.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、広帯域のアナログ
絶縁回路に関する。具体的にはいずれの点もグラウンド
電位でない2点間の電位差を測定するフローティング測
定の際に、接地された電圧測定器と測定対象を絶縁する
ための、直流から数百メガヘルツ(MHz)に及ぶ広帯
域のアナログ信号を絶縁する改良された絶縁回路を提供
するものである。
The present invention relates to a wideband analog isolation circuit. Specifically, in the case of a floating measurement for measuring a potential difference between two points where neither point is the ground potential, a range from DC to several hundred megahertz (MHz) is used to insulate a grounded voltmeter from a measuring object. It is an object of the present invention to provide an improved isolation circuit for isolating a wideband analog signal.

【0002】[0002]

【従来の技術】いずれも接地されていない2点間の電位
差を測定するフローティング測定は、モータ、電源等の
分野ではしばしば必要になる。しかし、このフローティ
ング被測定点は、しばしば高電位にあり、安全かつ正確
に、フローティング被測定物の2点間の電位差を測定す
るのは容易ではない。特に同相の大きい電圧振幅の上に
微少な差動信号が重畳している場合や、被測定信号が高
周波の場合には正確な測定が困難であった。
2. Description of the Related Art Floating measurement for measuring a potential difference between two points which are not grounded is often required in the fields of motors, power supplies and the like. However, the floating measurement point is often at a high potential, and it is not easy to measure the potential difference between two points of the floating measurement object safely and accurately. In particular, when a minute differential signal is superimposed on a large voltage amplitude having the same phase, or when the signal to be measured has a high frequency, accurate measurement has been difficult.

【0003】このような問題はオシロスコープでの測定
の際に度々生ずるが、従来はオシロスコープを接地せず
に、いわゆるフローティング状態にして測定していた。
しかし、オシロスコープを接地しない場合には次のよう
な問題が生じる。
[0003] Such a problem often occurs at the time of measurement with an oscilloscope, but conventionally, the oscilloscope is measured in a so-called floating state without grounding.
However, when the oscilloscope is not grounded, the following problem occurs.

【0004】第1の問題点は、測定器の外側金属部分が
被測定物と同電位になって感電のおそれがある。
[0004] The first problem is that there is a possibility that the outer metal part of the measuring instrument will have the same potential as the object to be measured, resulting in electric shock.

【0005】第2の問題点はオシロスコープの対地容量
によって被測定信号波形にリンキングが生じたり、プロ
ーブで被測定点に触れた瞬間に、直流および(あるい
は)高周波的にフローティングされた被測定点が対地容
量を通って瞬間的に接地される結果、フローティング側
にある被測定回路を破損するおそれがある。
A second problem is that the measured signal waveform is linked due to the ground capacitance of the oscilloscope, or at the moment when the measured point is touched by the probe, the measured point which is floating in a direct current and / or high frequency is changed. As a result of being momentarily grounded through the ground capacitance, the circuit under test on the floating side may be damaged.

【0006】このような不都合を防ぐためにはオシロス
コープを接地して使用し、アナログ絶縁回路によりフロ
ーティング側の被測定点とオシロスコープを電気的に絶
縁する必要がある。従来のアナログ絶縁回路は、アナロ
グ信号を方形波クロックと掛け算して変調し、再び方形
波クロックと掛け算して復調する同期検波回路が一般的
であった。
In order to prevent such inconvenience, it is necessary to use an oscilloscope grounded, and to electrically insulate the oscilloscope from the measurement point on the floating side with an analog insulation circuit. Conventional analog insulation circuits generally use a synchronous detection circuit that multiplies an analog signal by a square wave clock, modulates the signal, multiplies the signal again by the square wave clock, and demodulates the signal.

【0007】図13および図14は、この種の従来のア
ナログ絶縁回路とその各部の波形の例を示したものであ
る。図13の入力端子1に印加された図14(a)の入
力電圧は入力バッファ201を介して変調器202に入
力される。発振器18Bの出力を得る端子19からの
(b)の方形波クロックは、絶縁トランス12を通って
変調器202の変調クロックとなる。変調器202は
(a)の入力信号と(b)の変調クロックを掛け算して
出力する。
FIGS. 13 and 14 show an example of a conventional analog insulation circuit of this kind and waveforms of respective parts thereof. The input voltage of FIG. 14A applied to the input terminal 1 of FIG. 13 is input to the modulator 202 via the input buffer 201. The square wave clock of (b) from the terminal 19 that obtains the output of the oscillator 18B passes through the insulating transformer 12 and becomes the modulation clock of the modulator 202. The modulator 202 multiplies the input signal of (a) by the modulation clock of (b) and outputs the result.

【0008】(c)に示した変調器202の出力は絶縁
トランス11を通って復調器203に入力される。発振
器18Bから出力される方形波クロックは復調器203
の復調クロックとなる。復調器203は、(c)に示し
た変調器202の出力と(b)に示した復調クロックを
掛け算して出力する。
[0008] The output of the modulator 202 shown in (c) is input to the demodulator 203 through the insulating transformer 11. The square wave clock output from the oscillator 18B is supplied to the demodulator 203
Becomes the demodulation clock. The demodulator 203 multiplies the output of the modulator 202 shown in (c) by the demodulated clock shown in (b) and outputs the result.

【0009】(d)に示した復調器203の出力は、
(b)の方形波クロックの周波数成分のスパイク状のノ
イズ成分を含むので、ローパス・フィルタ204に入力
される。ローパス・フィルタ204の出力は、出力バッ
ファ205を通って(e)の出力信号を出力端子2に得
る。フローティングされた変調側と多くの場合は大地に
接地されたノンフローティングの復調側は、絶縁トラン
ス11と12により絶縁されるのでアナログ信号の絶縁
が可能になる。なお、図13においてフローティング側
とノンフローティング側の2種類のGND(接地)記号
を用いているのは、それぞれのGNDは絶縁されている
ことを意味する。
The output of the demodulator 203 shown in FIG.
Since it includes a spike-like noise component of the frequency component of the square-wave clock of (b), it is input to the low-pass filter 204. The output of the low-pass filter 204 passes through the output buffer 205 to obtain the output signal of (e) at the output terminal 2. The floating modulation side and the non-floating demodulation side, which is often grounded to the ground, are insulated by the isolation transformers 11 and 12, so that analog signals can be isolated. Note that the use of two types of GND (ground) symbols on the floating side and the non-floating side in FIG. 13 means that each GND is insulated.

【0010】上述のような方形波クロックを用いた同期
検波によるアナログ絶縁回路では、変調および復調の際
の方形波クロックとの掛け算を行っているため、変調ク
ロックおよび復調クロックはサグやオーバーシュートが
ない方形波でなければならない。
In the analog isolation circuit based on synchronous detection using the square wave clock as described above, since the multiplication with the square wave clock at the time of modulation and demodulation is performed, the modulation clock and the demodulation clock have sag and overshoot. Must not be a square wave.

【0011】そのため、発振器18Bの発生する方形波
クロックにサグやオーバーシュートが含まれないことは
もちろん、絶縁トランス12によって方形波特性が劣化
しないことが要求される。この種の発振器18Bや絶縁
トランス12は、たかだか数百kHzでしか動作しない
ので、扱えるアナログ信号帯域幅は、方形波クロックの
繰り返し周波数よりも十分に低い100kHz程度にな
ってしまい、高速の波形を測定することは不可能であっ
た。
Therefore, it is required that the square wave clock generated by the oscillator 18B does not include sag and overshoot, and that the square wave characteristic is not deteriorated by the insulating transformer 12. Since this type of oscillator 18B and insulating transformer 12 operate only at a few hundred kHz at most, the analog signal bandwidth that can be handled is about 100 kHz, which is sufficiently lower than the repetition frequency of the square wave clock, and a high-speed waveform is generated. It was impossible to measure.

【0012】その他のアナログ絶縁回路としては、フォ
ト・カプラを用いたものがある。しかし、フォト・カプ
ラも精度良くアナログ信号を絶縁できる帯域はせいぜい
1MHzであり、高速な波形の観測には不十分である。
フォト・カプラと絶縁トランスを用いた広帯域のアナロ
グ絶縁回路は、次の文献に提案されている。
As another analog isolation circuit, there is one using a photocoupler. However, the band in which the analog signal can be accurately isolated by the photocoupler is at most 1 MHz, which is insufficient for high-speed waveform observation.
A broadband analog isolation circuit using a photocoupler and an isolation transformer has been proposed in the following document.

【0013】文献1. US Patent 5,517,15
4 “SPLITPATH LINEAR ISOLATIONCIRCUIT APPARATUS
AND METHOD"
Reference 1. US Patent 5,517,15
4 “SPLITPATH LINEAR ISOLATIONCIRCUIT APPARATUS
AND METHOD "

【0014】文献1で開示している技術は、DC〜10
0kHz程度の低域をフォト・カプラで絶縁し、100
kHz〜100MHz程度の高域を絶縁トランスで絶縁
して全体の周波数特性が平坦になるようクロス・オーバ
させることでDC〜100MHz程度までのアナログ信
号を絶縁するものである。
The technique disclosed in Document 1 is DC-10
Insulate the low band of about 0kHz with a photo coupler,
A high frequency band of about kHz to 100 MHz is insulated by an insulating transformer and crossover is performed so that the entire frequency characteristic becomes flat, thereby isolating analog signals of DC to about 100 MHz.

【0015】[0015]

【発明が解決しようとする課題】従来の同期検波やフォ
ト・カプラによるアナログ絶縁回路では、周波数帯域幅
が100kHzから1MHz程度までしか得られないの
で、より高速の信号の観測には対応できないという課題
があった。
The conventional analog isolation circuit using synchronous detection or a photocoupler can only provide a frequency bandwidth of about 100 kHz to about 1 MHz, and therefore cannot cope with higher-speed signal observation. was there.

【0016】文献1に開示されたアナログ絶縁回路にお
いても、なお次のような問題がある。
The analog isolation circuit disclosed in Document 1 still has the following problem.

【0017】第1の課題は、フォト・カプラの帯域がせ
いぜい1MHzなので、クロス・オーバ周波数は、たか
だか100kHz程度までしか上げられず、絶縁トラン
スの低域遮断周波数を高くすることができない。したが
って、絶縁トランスが小型にならない上に、低域まで使
える絶縁トランスは大型になるために一般に高周波特性
が良くないという問題がある。そのため、さらに周波数
帯域幅を広げるのが困難である。
The first problem is that since the bandwidth of the photocoupler is at most 1 MHz, the crossover frequency can be increased to only about 100 kHz at most, and the low cutoff frequency of the insulating transformer cannot be increased. Therefore, there is a problem that the insulating transformer is not downsized, and the insulating transformer that can be used up to low frequencies becomes large, so that generally the high frequency characteristics are not good. Therefore, it is difficult to further increase the frequency bandwidth.

【0018】第2の課題は、低域と高域を別々に絶縁し
てクロス・オーバしているので、クロス・オーバ歪みが
発生することと、低域と高域の利得の精確な調整が必要
なことである。
The second problem is that low-frequency and high-frequency bands are separately insulated and cross-over, so that cross-over distortion occurs and accurate adjustment of low-frequency and high-frequency gains is required. It is necessary.

【0019】本発明はこのような未解決の課題を鑑みて
なされたものであり、広帯域化の障害になっている低域
遮断周波数の低い絶縁トランスを用いずに、直流から高
周波までは、波形歪みなく絶縁可能な広帯域のアナログ
絶縁回路を提供するものである。
The present invention has been made in view of such an unsolved problem, and does not use an insulating transformer having a low cut-off frequency, which is an obstacle to widening the band, and uses a waveform from DC to high frequency. An object of the present invention is to provide a wideband analog isolation circuit capable of isolation without distortion.

【0020】[0020]

【課題を解決するための手段】フローティング側のアナ
ログ入力信号とフローティング側の高周波正弦波信号を
掛け算するフローティング側の掛け算回路と、フローテ
ィング側の掛け算回路の出力信号とノンフローティング
側の高周波正弦波信号を掛け算するノンフローティング
側の掛け算回路と、この掛け算回路の出力から高周波成
分を取り除いてアナログ入力信号を復元するためのロー
パス・フィルタと、フローティング側とノンフローティ
ング側とを絶縁しつつ、フローティング側の掛け算回路
の出力をノンフローティング側の掛け算回路の入力とす
る掛け算信号用の絶縁手段と、高周波正弦波信号を発振
する発振器と、この発振器の出力である高周波正弦波信
号をフローティング側およびノンフローティング側の高
周波正弦波信号としてフローティング側をノンフローテ
ィング側に対して絶縁しつつ、フローティング側および
ノンフローティング側の掛け算回路に印加するための高
周波正弦波用絶縁手段とを設けた。
A floating-side multiplication circuit for multiplying a floating-side analog input signal and a floating-side high-frequency sine-wave signal, an output signal of the floating-side multiplication circuit and a non-floating-side high-frequency sine-wave signal , A low-pass filter for removing the high-frequency component from the output of the multiplier and restoring the analog input signal, and isolating the floating side from the non-floating side, A multiplying circuit having the output of the multiplying circuit as an input to the non-floating side multiplying circuit; an insulating means for a multiplying signal; an oscillator for oscillating a high-frequency sine-wave signal; High frequency sine wave signal and Floating side while insulating against non floating side, provided with high-frequency sine-wave insulating means for applying to the multiplying circuit of the floating-side and non-floating side Te.

【0021】この構成によって、従来の同期検波型アナ
ログ絶縁回路が方形波で平衡変調および復調を行ってい
たのに対し、本発明のアナログ絶縁回路は高周波正弦波
信号でフローティング側およびノンフローティング側で
掛け算を行うことにより、直流から百メガヘルツ(MH
z)以上の高周波までアナログ信号を伝送しつつ、フロ
ーティング側をノンフローティング側に対して、絶縁す
ることができる。また、絶縁手段は高周波の信号のみを
通せばよいので波形歪みを生じることがない。さらに、
絶縁トランスは高周波信号を伝送するので大きなコア材
を使用する必要がなく、小型に構成することができる。
With this configuration, the conventional synchronous detection type analog isolation circuit performs balanced modulation and demodulation with a square wave, whereas the analog isolation circuit of the present invention uses a high frequency sine wave signal on the floating side and the non-floating side. By performing multiplication, DC to 100 MHz (MH)
z) It is possible to insulate the floating side from the non-floating side while transmitting the analog signal up to the higher frequency. Also, since the insulating means only needs to pass a high-frequency signal, waveform distortion does not occur. further,
Since the insulating transformer transmits a high-frequency signal, there is no need to use a large core material, and the insulating transformer can be made compact.

【0022】[0022]

【発明の実施の形態】図1には本発明の実施の形態が示
されている。図13と同一の構成要素には同一の符号を
付している。また、2種類のGND記号および電源記号
が用いられているのは、図13の場合と同じく、フロー
ティング側とノンフローティング側とが絶縁されること
を意味している。
FIG. 1 shows an embodiment of the present invention. The same components as those in FIG. 13 are denoted by the same reference numerals. The use of two types of GND symbols and power supply symbols means that the floating side and the non-floating side are insulated, as in the case of FIG.

【0023】図1において、フローティング側の差動の
入力端子1a、1bはそれぞれ掛け算回路20の差動入
力に接続されている。掛け算回路20の端子3a,3b
には中点をフローティング側の電圧VB1にバイアスされ
た不平衡入力を平衡出力に変換する変換トランス16の
2次巻線の差動出力が接続され、その1次巻線側から供
給される高周波正弦波が印加されている。この高周波正
弦波は、ノンフローティング側にある発振器18により
発振したもので、絶縁トランス12を介して供給され
る。
In FIG. 1, the differential input terminals 1a and 1b on the floating side are connected to differential inputs of a multiplying circuit 20, respectively. Terminals 3a and 3b of multiplication circuit 20
Is connected to the differential output of the secondary winding of the conversion transformer 16 for converting an unbalanced input biased to the floating-side voltage V B1 to a balanced output at the middle point, and supplied from the primary winding side. A high frequency sine wave is applied. This high-frequency sine wave is oscillated by the oscillator 18 on the non-floating side, and is supplied via the insulating transformer 12.

【0024】端子1a,1bに印加されたアナログ信号
と、端子3a,3bに印加された高周波正弦波信号と
は、掛け算回路20において掛け算され、その掛け算の
結果が端子4a,4bに得られる。この掛け算の結果
は、フローティング側の電源VCCとGND間のトランジ
スタ21,22と定電流源23,24により構成された
2つのエミッタホロワを介してフローティング側とノン
フローティング側とを絶縁する絶縁トランス11の1次
側に印加されている。
The analog signal applied to the terminals 1a and 1b and the high-frequency sine wave signal applied to the terminals 3a and 3b are multiplied in a multiplying circuit 20, and the result of the multiplication is obtained at the terminals 4a and 4b. The result of this multiplication is an insulating transformer 11 that insulates the floating side from the non-floating side via two emitter followers constituted by transistors 21 and 22 and constant current sources 23 and 24 between the floating side power supply V CC and GND. Is applied to the primary side.

【0025】ノンフローティング側の掛け算回路60は
フローティング側の掛け算回路20と同じ構成であり、
その入力端子6a,6bには、ノンフローティング側の
電圧VB2に中点をバイアスされた絶縁トランス11の2
次巻線が接続され、フローティング側で得た掛け算の結
果が印加されている。
The multiplication circuit 60 on the non-floating side has the same configuration as the multiplication circuit 20 on the floating side.
The input terminals 6a and 6b are connected to two terminals of the isolation transformer 11 whose middle point is biased to the non-floating side voltage VB2.
The next winding is connected and the result of the multiplication obtained on the floating side is applied.

【0026】掛け算回路60の端子8a,8bには、中
点をノンフローティング側の電圧VB3にバイアスされた
不平衡出力に変換する変換トランス17の2次巻線の差
動出力が接続され、その1次巻線側から供給される高周
波正弦波が、発振器18の出力を得る端子19から印加
されている。
The terminals 8a and 8b of the multiplying circuit 60 are connected to the differential output of the secondary winding of the conversion transformer 17 for converting the middle point to an unbalanced output biased to the non-floating side voltage V B3 . A high-frequency sine wave supplied from the primary winding side is applied from a terminal 19 for obtaining an output of the oscillator 18.

【0027】端子6a,6bに印加されたフローティン
グ側の掛け算の結果と、端子8a,8bに印加された高
周波正弦波信号とは、掛け算回路60において掛け算さ
れ、その掛け算の結果が端子9a,9bに得られる。こ
の掛け算の結果は、ノンフローティング側の電源VCC
GND間のトランジスタ61,62と定電流源63,6
4により構成された2つのエミッタホロワを介してロー
パス・フィルタ(LPF)67,68により高周波成分
が除去されて、出力端子2a,2bに入力端子1a,1
bに印加された入力信号を再現する。
The result of the multiplication on the floating side applied to the terminals 6a and 6b and the high-frequency sine wave signal applied to the terminals 8a and 8b are multiplied in a multiplication circuit 60, and the result of the multiplication is obtained at the terminals 9a and 9b. Is obtained. The result of this multiplication is obtained by the transistors 61 and 62 and the constant current sources 63 and 6 between the non-floating side power supply V CC and GND.
The high-frequency components are removed by low-pass filters (LPFs) 67 and 68 through two emitter followers constituted by 4 and input terminals 1a and 1 are connected to output terminals 2a and 2b.
b reproduces the input signal applied to b.

【0028】図2には図1の回路の各部の波形を示して
いる。同図(a)は差動の入力端子1a,1bの間の差
動入力電圧波形、同図(b)は発振器18の出力波形で
あり、発振器18の出力の端子19の高周波正弦波信号
は絶縁トランス12を通って平衡・不平衡の変換トラン
ス16に入力される。平衡・不平衡の変換トランス16
は端子3a,3bにそれぞれ極性の反転した高周波正弦
波信号を供給する。掛け算回路20は差動入力信号と高
周波正弦波信号の掛け算結果を(c)のように端子4
a,4bの間に出力し、その出力は高周波正弦波信号で
平衡変調された波形となる。出力信号はトランジスタ2
1,22と定電流源23,24からなるエミッタ・フォ
ロワを通って絶縁トランス11の1次側巻線側に入力さ
れる。
FIG. 2 shows waveforms at various points in the circuit of FIG. 2A shows the differential input voltage waveform between the differential input terminals 1a and 1b, and FIG. 2B shows the output waveform of the oscillator 18, and the high-frequency sine wave signal at the output terminal 19 of the oscillator 18 is The signal is input to the balanced / unbalanced conversion transformer 16 through the insulating transformer 12. Balance / unbalance conversion transformer 16
Supplies a high frequency sine wave signal with inverted polarity to the terminals 3a and 3b, respectively. The multiplication circuit 20 calculates the multiplication result of the differential input signal and the high frequency sine wave signal as shown in FIG.
a and 4b, and the output has a waveform that is balanced-modulated with a high-frequency sine wave signal. Output signal is transistor 2
It is input to the primary winding side of the insulating transformer 11 through an emitter follower composed of the constant current sources 23 and 24 and the constant current sources 23 and 24.

【0029】端子1aと1bとの間に印加される差動の
入力信号をEA 、端子19の高周波正弦波信号をEB
端子4aと4bとの間のフローティング側の掛け算の結
果をEC とすると次の関係がある。
The differential input signal applied between terminals 1a and 1b is E A , the high-frequency sine wave signal at terminal 19 is E B ,
Assuming that the result of the multiplication on the floating side between the terminals 4a and 4b is E C , the following relationship exists.

【0030】 EA =f(t) (1) EB =sin(ωt) (2) EC =EA ×EB =f(t)sin(ωt) (3)[0030] E A = f (t) ( 1) E B = sin (ωt) (2) E C = E A × E B = f (t) sin (ωt) (3)

【0031】絶縁トランス11の2次側巻線に得られる
式(3)の信号EC が端子6a,6bを介して掛け算回
路60に入力される。一方、発振器18の出力する式
(2)の高周波正弦波信号は平衡・不平衡の変換トラン
ス17に入力され、変換トランス17は端子8aと8b
を介してそれぞれ極性の反転した高周波正弦波信号を掛
け算回路60に供給する。掛け算回路60も、掛け算回
路20と同様に端子6aと6b間の差動電圧と端子8a
と8bの間の高周波正弦波信号の掛け算結果を端子9a
と9bの間に出力する(図2(d))。
The signal E C of the resulting expression in the secondary winding of the isolation transformer 11 (3) of the terminal 6a, are input to the multiplier circuit 60 through 6b. On the other hand, the high-frequency sine wave signal of the formula (2) output from the oscillator 18 is input to the balanced / unbalanced conversion transformer 17, and the conversion transformer 17 is connected to the terminals 8a and 8b.
And supplies the high-frequency sine wave signal of which the polarity is inverted to the multiplication circuit 60 via the. Similarly to the multiplication circuit 20, the multiplication circuit 60 also outputs the differential voltage between the terminals 6a and 6b and the terminal 8a
The result of multiplication of the high frequency sine wave signal between
2 and 9b (FIG. 2 (d)).

【0032】端子9aと9bの間に得られる掛け算回路
60の出力信号ED =EC ×EB は次のように表され
る。 ED =f(t)sin2(ωt)=(1/2)f(t)(1−cos(2ωt)) (4)
The output signal E D = E C × E B of the multiplication circuit 60 obtained between the terminals 9a and 9b is expressed as follows. E D = f (t) sin 2 (ωt) = (1/2) f (t) (1−cos (2ωt)) (4)

【0033】入力信号f(t) の周波数成分が高周波正弦
波信号 sin(ωt)の周波数より低い場合には、ローパ
ス・フィルタ67,68の遮断周波数を2ωtより低く
設定することにより、式(4)の cos(2ωt)の項は
0となるため(1/2)f(t)の項のみが残り、これが出力
端子2aと2bの間に得られて、入力信号が再現される
(図2(e))。入力端子1a,1bと出力端子2a,
2bの間は絶縁トランス11で完全に絶縁されているに
もかかわらず、直流から高周波まで広帯域なアナログ信
号絶縁が可能となる。
When the frequency component of the input signal f (t) is lower than the frequency of the high-frequency sine wave signal sin (ωt), the cut-off frequency of the low-pass filters 67 and 68 is set lower than 2ωt. ) Is 0, and only the term of (1/2) f (t) remains. This is obtained between the output terminals 2a and 2b, and the input signal is reproduced (FIG. 2). (E)). The input terminals 1a, 1b and the output terminals 2a,
Although 2b is completely insulated by the insulating transformer 11, analog signal isolation in a wide band from DC to high frequency is possible.

【0034】図3は図1の構成要素である発振器18の
具体例を示す回路構成図である。電圧制御発振器94の
出力はプリスケーラ95に入力され、プリスケーラ95
で位相差検出器91が動作可能な周波数まで分周する。
分周された信号と、基準発振器90の信号は位相差検出
器91で位相比較され、チャージ・ポンプ92に位相差
に応じてアナログ信号を出力する。チャージ・ポンプ9
2の出力信号はループ・フィルタ93を通って、電圧制
御発振器94の周波数制御端子に入力される。
FIG. 3 is a circuit diagram showing a specific example of the oscillator 18 which is a component of FIG. The output of the voltage controlled oscillator 94 is input to a prescaler 95, and the prescaler 95
Divides the frequency to a frequency at which the phase difference detector 91 can operate.
The phase of the divided signal and the signal of the reference oscillator 90 are compared by a phase difference detector 91, and an analog signal is output to a charge pump 92 in accordance with the phase difference. Charge pump 9
The output signal of No. 2 passes through the loop filter 93 and is input to the frequency control terminal of the voltage controlled oscillator 94.

【0035】このループはフェーズ・ロックト・ループ
(PLL回路)と呼ばれ、電圧制御発振器94の周波数
は基準発振器90の周波数精度にロックされる。電圧制
御発振器94の出力はバッファ96でバッファされ、必
要に応じてフィルタ97で不要な周波数成分をカットし
て、端子19に出力される。このようなPLL回路は最
近の技術では、端子19における周波数が1GHz〜2
GHz程度まで容易に実現することができる。また、A
Dコンバータを搭載したデジタル・ストレージ・オシロ
スコープの場合のように、サンプリング・クロックとし
て高速の発振器を持っている場合は、これを利用しても
良い。
This loop is called a phase locked loop (PLL circuit), and the frequency of the voltage controlled oscillator 94 is locked to the frequency accuracy of the reference oscillator 90. The output of the voltage controlled oscillator 94 is buffered by a buffer 96, and an unnecessary frequency component is cut by a filter 97 as necessary, and output to a terminal 19. In such a PLL circuit, the frequency at the terminal 19 is 1 GHz to 2 GHz according to the recent technology.
It can be easily realized up to about GHz. Also, A
When a high-speed oscillator is used as a sampling clock, as in the case of a digital storage oscilloscope equipped with a D converter, this may be used.

【0036】図1の発振器18が1GHz程度の正弦波
を出力する発振器の場合には、平衡・不平衡用の変換ト
ランス16,17あるいは絶縁トランス11,12は小
型に構成できる。たとえば平衡・不平衡用の変換トラン
ス16,17は、無線用途の高周波バランが利用可能で
あるが、面実装部品で非常に小型なものが市販されてい
る。絶縁トランス11,12の場合は、絶縁耐圧を確保
するために1次側巻線と2次側巻線の間には一定の間隙
が必要になるが、小型のトロイダル・コアにワイヤを巻
き付けて容易に構成することができる。
When the oscillator 18 of FIG. 1 outputs a sine wave of about 1 GHz, the conversion transformers 16 and 17 for balance and unbalance or the insulation transformers 11 and 12 can be made compact. For example, the conversion transformers 16 and 17 for balance / unbalance can use high-frequency baluns for wireless use, but very small surface mount components are commercially available. In the case of the insulating transformers 11 and 12, a certain gap is required between the primary winding and the secondary winding in order to secure the dielectric strength, but a wire is wound around a small toroidal core. It can be easily configured.

【0037】図4には図1のフローティング側の掛け算
回路20の具体的な回路例が示されている。これはギル
バート型掛け算回路として知られており、容易にIC化
することができる。
FIG. 4 shows a specific circuit example of the multiplication circuit 20 on the floating side in FIG. This is known as a Gilbert type multiplication circuit, and can be easily integrated into an IC.

【0038】図4において差動の入力端子1a,1bは
それぞれ差動電流増幅段のトランジスタ31,32のベ
ースに接続されており、トランジスタ31,32のエミ
ッタの間には負帰還作用をなす抵抗41,42が接続さ
れている。抵抗41,42の中点には、フローティング
側の負電源VEEに接続された定電流源が接続されてい
る。
In FIG. 4, the differential input terminals 1a and 1b are respectively connected to the bases of transistors 31 and 32 of the differential current amplifying stage, and a negative feedback resistor is provided between the emitters of the transistors 31 and 32. 41 and 42 are connected. The midpoint of the resistors 41 and 42, constant current source connected to the negative power supply V EE floating side is connected.

【0039】この定電流源はトランジスタ37,38と
抵抗45,46,47で構成されている。抵抗45,4
6,47はカレント・ミラーの電流値を決めている。ト
ランジスタ37,38はカレント・ミラーを構成してい
る。カスコード接続されたトランジスタ33,34,3
5,36は特性が揃っていることが要求されるので、ギ
ルバート型の掛け算回路20はモノリシックICで実現
するのが望ましい。
This constant current source is composed of transistors 37, 38 and resistors 45, 46, 47. Resistance 45, 4
6, 47 determine the current value of the current mirror. The transistors 37 and 38 form a current mirror. Cascode-connected transistors 33, 34, 3
Since the elements 5 and 36 are required to have the same characteristics, it is desirable that the Gilbert type multiplication circuit 20 be realized by a monolithic IC.

【0040】トランジスタ31のコレクタにはトランジ
スタ33,35のエミッタがカスコード接続されてい
て、トランジスタ32のコレクタにはトランジスタ3
4,36のエミッタがカスコード接続されている。トラ
ンジスタ33,35のベースはそれぞれトランジスタ3
4,36のベースに接続されている。
The emitter of the transistors 33 and 35 is cascode-connected to the collector of the transistor 31, and the transistor 3 is connected to the collector of the transistor 32.
4,36 emitters are cascode-connected. The bases of the transistors 33 and 35 are each a transistor 3
It is connected to 4,36 bases.

【0041】トランジスタ33,34のコレクタはそれ
ぞれトランジスタ36,35のコレクタに接続され、ト
ランジスタ34,35のコレクタには負荷用の抵抗43
が接続され、トランジスタ33,36のコレクタには負
荷用の抵抗44が接続され、負荷用の抵抗43,44の
中点はフローティング側の正電源VCCに接続されてい
る。トランジスタ31〜38はフローティング側のギル
バート型の掛け算回路20を構成している。ギルバート
型の掛け算回路20は端子1a,1b間の信号電圧と端
子3a,3b間の高周波正弦波電圧の掛け算の結果
(積)を出力する。
The collectors of the transistors 33 and 34 are connected to the collectors of the transistors 36 and 35, respectively.
Is connected to the collectors of the transistors 33 and 36. A load resistor 44 is connected to the collectors of the transistors 33 and 36. The middle point of the load resistors 43 and 44 is connected to the floating-side positive power supply V CC . The transistors 31 to 38 constitute a Gilbert type multiplication circuit 20 on the floating side. The Gilbert-type multiplication circuit 20 outputs the result (product) of multiplication of the signal voltage between the terminals 1a and 1b and the high-frequency sine wave voltage between the terminals 3a and 3b.

【0042】トランジスタ34,35のコレクタおよび
トランジスタ33,36のコレクタはそれぞれ端子4
a,4bを介してトランジスタ21,22のベースに接
続されている(図1)。トランジスタ21,22のコレ
クタはそれぞれフローティング側の正電源VCCに接続さ
れ、トランジスタ21,22のエミッタは、それぞれ定
電流源23,24に接続されエミッタ・フォロワを構成
している。トランジスタ21,22のエミッタはさらに
絶縁トランス11の1次側巻線に接続される。
The collectors of the transistors 34 and 35 and the collectors of the transistors 33 and 36 are connected to terminal 4 respectively.
a, 4b are connected to the bases of the transistors 21, 22 (FIG. 1). The collectors of the transistors 21 and 22 are respectively connected to the floating-side positive power supply V CC, and the emitters of the transistors 21 and 22 are connected to the constant current sources 23 and 24, respectively, to form emitter followers. The emitters of the transistors 21 and 22 are further connected to the primary winding of the insulating transformer 11.

【0043】図5には図1のノンフローティング側の掛
け算回路60の具体的な回路例が示されている。これは
図4と同じ構成でギルバート型掛け算回路として知られ
ており、容易にIC化することができる。
FIG. 5 shows a specific circuit example of the multiplying circuit 60 on the non-floating side in FIG. This is known as a Gilbert type multiplication circuit with the same configuration as in FIG. 4 and can be easily integrated into an IC.

【0044】図5において差動の入力端子6a,6bは
それぞれ差動電流増幅段のトランジスタ71,72のベ
ースに接続されており、トランジスタ71,72のエミ
ッタの間には負帰還作用をなす抵抗81,82が接続さ
れている。抵抗81,82の中点には、フローティング
側の負電源VEEに接続された定電流源が接続されてい
る。
In FIG. 5, the differential input terminals 6a and 6b are respectively connected to the bases of transistors 71 and 72 of the differential current amplifying stage, and a negative feedback resistor is provided between the emitters of the transistors 71 and 72. 81 and 82 are connected. The midpoint of the resistors 81 and 82, constant current source connected to the negative power supply V EE floating side is connected.

【0045】この定電流源はトランジスタ77,78と
抵抗85,86,87で構成されている。抵抗85,8
6,87はカレント・ミラーの電流値を決めている。ト
ランジスタ77,78はカレント・ミラーを構成してい
る。カスコード接続されたトランジスタ73,74,7
5,76は特性が揃っていることが要求されるので、ギ
ルバート型の掛け算回路60はモノリシックICで実現
するのが望ましく、IC化した掛け算回路20と同じも
のを使用することができる。
This constant current source is composed of transistors 77 and 78 and resistors 85, 86 and 87. Resistance 85, 8
6, 87 determine the current value of the current mirror. The transistors 77 and 78 form a current mirror. Cascode-connected transistors 73, 74, 7
Since the elements 5 and 76 are required to have the same characteristics, it is desirable that the Gilbert type multiplication circuit 60 be realized by a monolithic IC, and the same multiplication circuit 20 as an IC can be used.

【0046】トランジスタ71のコレクタにはトランジ
スタ73,75のエミッタがカスコード接続されてい
て、トランジスタ72のコレクタにはトランジスタ7
4,76のエミッタがカスコード接続されている。トラ
ンジスタ73,75のベースはそれぞれトランジスタ7
4,76のベースに接続されている。
The emitter of transistors 73 and 75 is cascode-connected to the collector of transistor 71, and the collector of transistor 72 is connected to the collector of transistor 72.
4,76 emitters are cascode-connected. The bases of the transistors 73 and 75 are respectively the transistor 7
It is connected to 4,76 bases.

【0047】トランジスタ73,74のコレクタはそれ
ぞれトランジスタ76,75のコレクタに接続され、ト
ランジスタ74,75のコレクタには負荷用の抵抗83
が接続され、トランジスタ73,76のコレクタには負
荷用の抵抗84が接続され、負荷用の抵抗83,84の
中点はフローティング側の正電源VCCに接続されてい
る。トランジスタ71〜78はフローティング側のギル
バート型の掛け算回路60を構成している。ギルバート
型の掛け算回路60は端子6a,6b間の信号電圧と端
子8a,8b間の高周波正弦波電圧の掛け算の結果
(積)を出力する。
The collectors of the transistors 73 and 74 are connected to the collectors of the transistors 76 and 75, respectively.
The collectors of the transistors 73 and 76 are connected to a load resistor 84, and the middle point between the load resistors 83 and 84 is connected to the floating-side positive power supply V CC . The transistors 71 to 78 constitute a Gilbert-type multiplication circuit 60 on the floating side. The Gilbert-type multiplication circuit 60 outputs the result (product) of multiplication of the signal voltage between the terminals 6a and 6b and the high-frequency sine wave voltage between the terminals 8a and 8b.

【0048】トランジスタ74,75のコレクタおよび
トランジスタ73,76のコレクタはそれぞれ端子9
a,9bを介してトランジスタ61,62のベースに接
続されている(図1)。トランジスタ61,62のコレ
クタはそれぞれフローティング側の正電源VCCに接続さ
れ、トランジスタ61,62のエミッタは、それぞれ定
電流源63,64に接続されエミッタ・フォロワを構成
している。トランジスタ61,62のエミッタはそれぞ
れローパス・フィルタ67,68を介して出力端子2
a,2bに接続されている。
The collectors of transistors 74 and 75 and the collectors of transistors 73 and 76 are connected to terminal 9 respectively.
a, 9b are connected to the bases of the transistors 61, 62 (FIG. 1). The collectors of the transistors 61 and 62 are connected to the floating-side positive power supply V CC, and the emitters of the transistors 61 and 62 are connected to constant current sources 63 and 64, respectively, to form emitter followers. The emitters of transistors 61 and 62 are connected to output terminal 2 via low-pass filters 67 and 68, respectively.
a, 2b.

【0049】図6は図1における入力信号がステップ波
形、発振器18の周波数1GHz、ローパス・フィルタ
(LPF)67,68のカットオフ周波数100MHz
の場合のシミュレーションの一例である。時間軸には5
ns間隔の目盛が付されている。
FIG. 6 shows that the input signal in FIG. 1 is a step waveform, the frequency of the oscillator 18 is 1 GHz, and the cutoff frequency of the low-pass filters (LPF) 67 and 68 is 100 MHz.
It is an example of the simulation in the case of. 5 on the time axis
A scale of ns interval is provided.

【0050】(a)は図1の入力端子1a,1b間の差
動入力波形、(b)は図1の掛け算回路20の出力を得
る端子4a,4bの間の波形、(c)は掛け算回路60
の出力を得る端子9a,9bの間の波形、(d)は出力
端子2a,2b間の差動出力波形である。図6からわか
るように、フローティング側(図1の絶縁トランス11
および12の左側)をノンフローティング側(図1の絶
縁トランス11および12の右側)から絶縁しつつ、直
流から高周波まで歪みなくアナログ信号を得ることがで
きることがわかる。
(A) is a differential input waveform between the input terminals 1a and 1b of FIG. 1, (b) is a waveform between the terminals 4a and 4b for obtaining the output of the multiplication circuit 20 of FIG. 1, and (c) is a multiplication. Circuit 60
(D) shows a differential output waveform between the output terminals 2a and 2b. As can be seen from FIG. 6, the floating side (the insulating transformer 11 of FIG. 1)
It can be seen that an analog signal can be obtained from DC to high frequency without distortion while insulating the non-floating side (the left side of FIGS. 1 and 12) from the non-floating side (the right side of the insulating transformers 11 and 12 in FIG. 1).

【0051】[0051]

【実施例1】図7には、本発明の実施例1の回路図が示
されている。図7において図1と同一の構成要素には同
一の符号を付してある。図7の構成では図1の構成に同
じの第1の系のほかに、掛け算回路20Bおよび掛け算
回路60Bを含む第2の系が付加されている。
Embodiment 1 FIG. 7 shows a circuit diagram of Embodiment 1 of the present invention. 7, the same components as those in FIG. 1 are denoted by the same reference numerals. In the configuration of FIG. 7, a second system including a multiplication circuit 20B and a multiplication circuit 60B is added to the configuration of FIG. 1 in addition to the first system.

【0052】掛け算回路20Bは掛け算回路20に同じ
であり、図4に示したものである。ただし、図4(また
は図1)の端子3a,3bを3c,3dに、端子4a,
4bを4c,4dに置き代える。掛け算回路60Bは掛
け算回路60に同じであり、図5に示したものである。
ただし、図5(または図1)の端子6a,6bを6c,
6dに、端子9a,9bを9c,9dに置き代える。発
振器18の出力する高周波正弦波信号は、移相器65で
位相を90度シフトされてから平衡・不平衡用の変換ト
ランス17Bを介して高周波余弦波信号として掛け算回
路60Bに入力される。また、発振器18の出力する高
周波正弦波信号は絶縁トランス12を通って後、移相器
25で位相を90度シフトされてから平衡・不平衡用の
変換トランス16Bを介して高周波余弦波信号として掛
け算回路20Bに入力される。
The multiplication circuit 20B is the same as the multiplication circuit 20 and is shown in FIG. However, the terminals 3a and 3b in FIG. 4 (or FIG. 1) are replaced with 3c and 3d, and the terminals 4a and
4b is replaced with 4c and 4d. The multiplication circuit 60B is the same as the multiplication circuit 60 and is shown in FIG.
However, the terminals 6a and 6b in FIG. 5 (or FIG.
6d, the terminals 9a, 9b are replaced with 9c, 9d. The high-frequency sine wave signal output from the oscillator 18 is phase-shifted by 90 degrees by the phase shifter 65, and then input to the multiplication circuit 60B as a high-frequency cosine wave signal via a balance / unbalance conversion transformer 17B. The high-frequency sine wave signal output from the oscillator 18 passes through the insulating transformer 12, is shifted in phase by 90 degrees by the phase shifter 25, and is converted as a high-frequency cosine wave signal through the balance / unbalance conversion transformer 16B. The signal is input to the multiplication circuit 20B.

【0053】掛け算回路20Bの入力は入力端子1a,
1bに接続され、掛け算回路20Bは差動入力信号と、
高周波正弦波信号を90度位相シフトして得られた高周
波余弦波信号との掛け算の結果すなわち積を出力する。
掛け算回路20Bの出力信号は、端子4cに接続された
トランジスタ21B,定電流源23Bからなるエミッタ
・フォロワと、端子4dに接続されたトランジスタ22
B,定電流源24Bからなるエミッタ・フォロワを通
り、絶縁トランス11Bを介して掛け算回路60Bに入
力される。掛け算回路60Bは掛け算回路20Bの出力
信号と、高周波正弦波信号を90度位相シフトして得ら
れた高周波余弦波信号との掛け算の結果、すなわち積を
端子9c,9dに出力する。
The inputs of the multiplying circuit 20B are input terminals 1a,
1b, the multiplying circuit 20B has a differential input signal,
The result of multiplication with the high frequency cosine wave signal obtained by shifting the high frequency sine wave signal by 90 degrees, that is, the product is output.
The output signal of the multiplying circuit 20B includes an emitter follower including a transistor 21B and a constant current source 23B connected to a terminal 4c, and a transistor 22 connected to a terminal 4d.
B, passes through the emitter follower composed of the constant current source 24B, and is input to the multiplication circuit 60B via the insulating transformer 11B. The multiplying circuit 60B multiplies the output signal of the multiplying circuit 20B by the high-frequency cosine wave signal obtained by shifting the high-frequency sine wave signal by 90 degrees, that is, outputs the product to the terminals 9c and 9d.

【0054】第2の系の出力を得る端子9c,9dを第
1の系の出力を得る端子9a,9bに接続することによ
って、掛け算回路60と掛け算回路60Bの出力信号は
加算される。加算された出力信号は、トランジスタ61
と定電流源63およびトランジスタ62と定電流源64
からなる2つのエミッタ・フォロワを経て、出力端子2
a,2bに出力される。
By connecting the terminals 9c and 9d for obtaining the output of the second system to the terminals 9a and 9b for obtaining the output of the first system, the output signals of the multiplication circuits 60 and 60B are added. The added output signal is output from the transistor 61
And constant current source 63 and transistor 62 and constant current source 64
Through two emitter followers consisting of
a and 2b.

【0055】図8は、図7の回路の各部波形を図6と同
じ条件、すなわち、発振器18の周波数を1GHzとし
てシミュレーションにより求めた波形図である。時間軸
には5ns間隔の目盛が付されている。電圧軸は任意目
盛である。
FIG. 8 is a waveform diagram obtained by performing simulations on the waveforms of the respective parts of the circuit of FIG. 7 under the same conditions as in FIG. 6, that is, with the frequency of the oscillator 18 being 1 GHz. The time axis is marked at intervals of 5 ns. The voltage axis is an arbitrary scale.

【0056】(a)は端子1a,1bの間の差動入力波
形、(b)は掛け算回路20の出力を得る端子4a,4
bの間の電圧波形、(c)は掛け算回路20Bの出力を
得る端子4c,4dの間の電圧波形、(d)は掛け算回
路60の出力を得る端子9a,9bの間の電圧波形(た
だし、第2の系の掛け算回路60Bの出力を零とした場
合の第1の系の掛け算回路60の単独の出力波形)、
(e)は掛け算回路60Bの出力を得る端子9c,9d
の間の電圧波形(ただし、第1の系の掛け算回路60の
出力を零とした場合の第2の系の掛け算回路60Bの単
独の出力波形)、(f)は(d)および(e)の波形を
加算して得られる出力端子2a,2bの差動出力波形で
ある。
(A) is a differential input waveform between the terminals 1a and 1b, and (b) is the terminals 4a and 4 for obtaining the output of the multiplication circuit 20.
b, the voltage waveform between the terminals 4c and 4d for obtaining the output of the multiplying circuit 20B, and the voltage waveform between the terminals 9a and 9b for obtaining the output of the multiplying circuit 60. A single output waveform of the first multiplication circuit 60 when the output of the second multiplication circuit 60B is set to zero),
(E) Terminals 9c and 9d for obtaining the output of the multiplication circuit 60B
(However, a single output waveform of the second system multiplication circuit 60B when the output of the first system multiplication circuit 60 is set to zero), (f) is (d) and (e) Are the differential output waveforms of the output terminals 2a and 2b obtained by adding the above waveforms.

【0057】(a)から(f)の波形の電圧(Ea から
f )は数式を用いて以下のように表現される。 Ea =f(t) (5) Eb =Ea × sin(ωt)=f(t) sin(ωt) (6) Ec =Ea × cos(ωt)=f(t) cos(ωt) (7) Ed =Eb × sin(ωt)=f(t) sin2(ωt) (8) Ee =Ec × cos(ωt)=f(t) cos2(ωt) (9) Ef =f(t)×(sin2(ωt)+cos2(ωt))=f(t) (10)
[0057] Voltage waveform from (a) (f) (E a from E f) is expressed as follows using equations. E a = f (t) ( 5) E b = E a × sin (ωt) = f (t) sin (ωt) (6) E c = E a × cos (ωt) = f (t) cos (ωt (7) E d = E b × sin (ωt) = f (t) sin 2 (ωt) (8) E e = E c × cos (ωt) = f (t) cos 2 (ωt) (9) E f = f (t) × (sin 2 (ωt) + cos 2 (ωt)) = f (t) (10)

【0058】式(10)は式(5)の入力波形を再現す
るものであり、高周波成分を含んではいないから、ロー
パス・フィルタ67,68は不要である。実際の回路で
は有限な周波数帯域幅と回路の非線形性によって、
(f)の波形には若干の雑音成分が含まれるが、雑音成
分が問題になる場合には図1の場合と同様にローパス・
フィルタ67,68を追加すれば、雑音成分を除去して
希望する信号成分f(t)のみを取り出すことができる。
この場合、図1で用いたローパス・フィルタ67,68
に比較して信号成分f(t)に影響の少ない遮断特性の緩
やかなローパス・フィルタを用いることができる。
Equation (10) reproduces the input waveform of equation (5) and does not include high-frequency components, so that low-pass filters 67 and 68 are unnecessary. In a real circuit, due to the finite frequency bandwidth and the nonlinearity of the circuit,
The waveform (f) contains a slight noise component, but when the noise component is a problem, the low-pass noise
By adding the filters 67 and 68, it is possible to remove the noise component and extract only the desired signal component f (t).
In this case, the low-pass filters 67 and 68 used in FIG.
, A low-pass filter having a gentler cutoff characteristic having less influence on the signal component f (t) can be used.

【0059】[0059]

【実施例2】図9には本発明の実施例2の要部の回路図
が示されている。図1に対応するものについては同じ記
号を付してあるので、図1と異なる点について説明す
る。図9においては掛け算回路20と掛け算回路60は
コンデンサ101,102で接続されている。また、発
振器18と平衡・不平衡用の変換トランス16の間はコ
ンデンサ103で接続されている。さらに、コンデンサ
101,102,103の容量は、発振器18の周波数
の信号は減衰せずに通過する範囲でできるだけ小さく設
定する。この場合は、コンデンサ101,102,10
3の低減遮断周波数以下の信号に対して絶縁が行われる
のは明らかであろう。また、この回路は図7に示した実
施例1にも適用が可能であることも明らかであろう。
Second Embodiment FIG. 9 is a circuit diagram of a main part of a second embodiment of the present invention. Components corresponding to those in FIG. 1 are denoted by the same reference numerals, and therefore, differences from FIG. 1 will be described. In FIG. 9, the multiplication circuit 20 and the multiplication circuit 60 are connected by capacitors 101 and 102. The capacitor 103 is connected between the oscillator 18 and the conversion transformer 16 for balance / unbalance. Further, the capacitances of the capacitors 101, 102, and 103 are set as small as possible within a range where the signal of the frequency of the oscillator 18 passes without being attenuated. In this case, the capacitors 101, 102, 10
It will be apparent that isolation is provided for signals below the reduced cutoff frequency of 3. It is also clear that this circuit can be applied to the first embodiment shown in FIG.

【0060】[0060]

【実施例3】図10には本発明の実施例3の要部の回路
図が示されている。図1に対応するものについては同じ
記号を付してあるので、図1と異なる点について説明す
る。図10においては掛け算回路20と掛け算回路60
はアンテナ121,124と122,125の2組のペ
アで接続されている。また、発振器18と平衡・不平衡
用の変換トランス16の間はアンテナ126,123の
ペアで接続されている。このように構成すれば絶縁距離
を大きく取れるため絶縁耐圧が向上することは明らかあ
ろう。また、この回路は図7に示した実施例1にも適用
が可能であることも明らかであろう。
Third Embodiment FIG. 10 is a circuit diagram showing a main part of a third embodiment of the present invention. Components corresponding to those in FIG. 1 are denoted by the same reference numerals, and therefore, differences from FIG. 1 will be described. In FIG. 10, the multiplication circuit 20 and the multiplication circuit 60
Are connected by two pairs of antennas 121 and 124 and 122 and 125. The oscillator 18 and the conversion transformer 16 for balance / unbalance are connected by a pair of antennas 126 and 123. It will be apparent that such a configuration increases the insulation distance, thereby improving the dielectric strength. It is also clear that this circuit can be applied to the first embodiment shown in FIG.

【0061】[0061]

【実施例4】図11には本発明の実施例4の要部の回路
図が示されている。図1に対応するものについては同じ
記号を付してあるので、図1と異なる点について説明す
る。図11においては掛け算回路20の出力は、エミッ
タ・フォロワをなすトランジスタ21,22を介して送
光駆動器131,132に送られ、発光素子136,1
37から光信号となって、光ファイバ156,157に
より、それぞれ受光素子146,147に送られる。受
光素子146,147で受けた信号は受光増幅器14
1,142で増幅されて、掛け算回路60の端子6a,
6bに印加される。
Fourth Embodiment FIG. 11 is a circuit diagram showing a main part of a fourth embodiment of the present invention. Components corresponding to those in FIG. 1 are denoted by the same reference numerals, and therefore, differences from FIG. 1 will be described. In FIG. 11, the output of the multiplying circuit 20 is sent to light transmitting drivers 131 and 132 via transistors 21 and 22 forming emitter followers, and the light emitting elements 136 and 1 are output.
From 37, the light signal is sent to the light receiving elements 146 and 147 by the optical fibers 156 and 157, respectively. The signals received by the light receiving elements 146 and 147 are received by the light receiving amplifier 14.
1, 142, and amplified at the terminals 6a,
6b.

【0062】一方、発振器18の出力である高周波正弦
波信号は送光駆動器134に印加され、発光素子139
から光信号となって光ファイバ159により受光素子1
49に送られる。受光素子149で受けた信号は受光増
幅器144で増幅されて、平衡・不平衡用の変換トラン
ス16に印加される。
On the other hand, the high-frequency sine wave signal output from the oscillator 18 is applied to the light transmission driver 134 and the light emitting element 139
From the light receiving element 1 through the optical fiber 159
It is sent to 49. The signal received by the light receiving element 149 is amplified by the light receiving amplifier 144 and applied to the balance / unbalance conversion transformer 16.

【0063】[0063]

【実施例5】図12には本発明の実施例5の要部の回路
図が示されている。図1に対応するものについては同じ
記号を付してあるので、図1と異なる点について説明す
る。図12においては掛け算回路20の出力は、エミッ
タ・フォロワをなすトランジスタ21,22を介して送
光駆動器131,132に送られ、発光素子136,1
37から光信号となって、空間伝送により、それぞれ受
光素子146,147に送られる。受光素子146,1
47で受けた信号は受光増幅器141,142で増幅さ
れて、掛け算回路60の端子6a,6bに印加される。
Fifth Embodiment FIG. 12 is a circuit diagram of a main part of a fifth embodiment of the present invention. Components corresponding to those in FIG. 1 are denoted by the same reference numerals, and therefore, differences from FIG. 1 will be described. In FIG. 12, the output of the multiplying circuit 20 is sent to light transmitting drivers 131 and 132 via transistors 21 and 22 forming emitter followers, and the light emitting elements 136 and 1 are output.
From 37, optical signals are sent to the light receiving elements 146 and 147 by spatial transmission, respectively. Light receiving element 146,1
The signal received at 47 is amplified by the light receiving amplifiers 141 and 142 and applied to the terminals 6a and 6b of the multiplication circuit 60.

【0064】一方、発振器18の出力である高周波正弦
波信号は送光駆動器134に印加され、発光素子139
から光信号となって空間伝送により受光素子149に送
られる。受光素子149で受けた信号は受光増幅器14
4で増幅されて、平衡・不平衡用の変換トランス16に
印加される。
On the other hand, the high frequency sine wave signal output from the oscillator 18 is applied to the light transmission driver 134 and
, And sent to the light receiving element 149 by spatial transmission. The signal received by the light receiving element 149 is
4 and is applied to a balance / unbalance conversion transformer 16.

【0065】[0065]

【発明の効果】以上、述べたように本発明によるなら
ば、モノリシックIC化に適したギルバート型の掛け算
回路を基本とした簡単な回路構成によって、フローティ
ング側の直流から百メガヘルツ(MHz)以上の広帯域
にわたるアナログ信号の復元を行うことが可能となっ
た。また、本発明の回路は小型化、広帯域化の障害にな
っていた低周波用の大きなコアを使わずに小型のトラン
スで構成できるので、小型化・広帯域化に適するという
利点を有する。また、低域と高域を別々の素子で絶縁
し、それぞれの周波数特性をクロスオーバさせる従来の
方式(文献1)で問題になる、クロスオーバ歪みの発生
がない利点を有する。さらに、たとえば1GHz〜2G
Hzの無線周波数で変調を行えば、アンテナ間隔での絶
縁が行え、また光信号を用いることによっても広帯域で
非常に高耐圧のアナログ信号絶縁が実現できる。したが
って本発明の効果は極めて大きい。
As described above, according to the present invention, a simple circuit configuration based on a Gilbert-type multiplication circuit suitable for making a monolithic IC can be used to convert a floating side direct current to 100 megahertz (MHz) or more. It has become possible to restore analog signals over a wide band. Further, the circuit of the present invention can be constituted by a small transformer without using a large core for low frequency, which has been an obstacle to miniaturization and broadening of the band, and thus has an advantage that it is suitable for miniaturization and broadening of the band. In addition, there is an advantage that there is no occurrence of crossover distortion, which is a problem in the conventional method (Reference 1) in which the low frequency region and the high frequency region are insulated by separate elements and the respective frequency characteristics are crossed over. Further, for example, 1 GHz to 2 G
If modulation is performed at a radio frequency of Hz, insulation at antenna intervals can be achieved, and analog signal insulation with a very high withstand voltage over a wide band can be realized by using an optical signal. Therefore, the effect of the present invention is extremely large.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】図1の原理を示すための各部の波形を示す波形
図である。
FIG. 2 is a waveform chart showing waveforms of respective parts for illustrating the principle of FIG. 1;

【図3】図1の構成要素の1つである発振器の回路構成
図である。
FIG. 3 is a circuit configuration diagram of an oscillator that is one of the components of FIG.

【図4】図1の構成要素の1つであるフローティング側
の掛け算回路をギルバート型掛け算回路で実施した場合
の回路図である。
FIG. 4 is a circuit diagram in a case where a multiplication circuit on the floating side, which is one of the components in FIG. 1, is implemented by a Gilbert type multiplication circuit.

【図5】図1の構成要素の1つであるノンフローティン
グ側の掛け算回路をギルバート型掛け算回路で実施した
場合の回路図である。
FIG. 5 is a circuit diagram in the case where a non-floating side multiplication circuit, which is one of the components in FIG. 1, is implemented by a Gilbert type multiplication circuit.

【図6】図1のステップ入力に対する各部の波形をシミ
ュレーションにより求めた波形図である。
FIG. 6 is a waveform chart obtained by simulating the waveform of each unit with respect to the step input of FIG. 1;

【図7】本発明の実施例1を示す回路図である。FIG. 7 is a circuit diagram showing Embodiment 1 of the present invention.

【図8】図7のステップ入力に対する各部の波形をシミ
ュレーションにより求めた波形図である。
FIG. 8 is a waveform chart in which waveforms of respective parts with respect to the step input of FIG. 7 are obtained by simulation.

【図9】本発明の実施例2の要部を示す回路図である。FIG. 9 is a circuit diagram showing a main part of a second embodiment of the present invention.

【図10】本発明の実施例3の要部を示す回路図であ
る。
FIG. 10 is a circuit diagram showing a main part of a third embodiment of the present invention.

【図11】本発明の実施例4の要部を示す回路図であ
る。
FIG. 11 is a circuit diagram showing a main part of a fourth embodiment of the present invention.

【図12】本発明の実施例5の要部を示す回路図であ
る。
FIG. 12 is a circuit diagram showing a main part of a fifth embodiment of the present invention.

【図13】従来例を示す回路図である。FIG. 13 is a circuit diagram showing a conventional example.

【図14】図13の各部の波形を示す波形図である。FIG. 14 is a waveform chart showing waveforms at various parts in FIG.

【符号の説明】[Explanation of symbols]

1,1a,1b 入力端子 2,2a,2b 出力端子 3a〜d,4a〜d,6a〜d,8a〜d,9a〜d
端子 11,12 絶縁トランス 18,18B 発振器 16,17 変換トランス 19 端子 20 掛け算回路 21,22 トランジスタ 23,24 定電流源 25 移相器 31〜38 トランジスタ 41〜47 抵抗 60 掛け算回路 61,62 トランジスタ 63,64 定電流源 65 移相器 67,68 ローパス・フィルタ(LPF) 71〜78 トランジスタ 81〜87 抵抗 90 基準発振器 91 位相差検出器 92 チャージ・ポンプ 93 ループ・フィルタ 94 電圧制御発振器 95 プリスケーラ 96 バッファ 97 フィルタ 101〜103 コンデンサ 111,112 抵抗 121〜126 アンテナ 131,132,134 送光駆動器 136,137,139 発光素子 141,142,144 受光増幅器 146,147,149 受光素子 156,157,159 光ファイバ 201 入力バッファ 202 変調器 203 復調器 204 ローパス・フィルタ 205 出力バッファ
1, 1a, 1b input terminal 2, 2a, 2b output terminal 3a-d, 4a-d, 6a-d, 8a-d, 9a-d
Terminals 11, 12 Insulation transformer 18, 18B Oscillator 16, 17 Conversion transformer 19 Terminal 20, Multiplication circuit 21, 22 Transistor 23, 24 Constant current source 25 Phase shifter 31-38 Transistor 41-47 Resistance 60 Multiplication circuit 61, 62 Transistor 63 , 64 constant current source 65 phase shifter 67, 68 low pass filter (LPF) 71-78 transistor 81-87 resistor 90 reference oscillator 91 phase difference detector 92 charge pump 93 loop filter 94 voltage controlled oscillator 95 prescaler 96 buffer 97 Filter 101-103 Capacitor 111,112 Resistance 121-126 Antenna 131,132,134 Light transmission driver 136,137,139 Light emitting element 141,142,144 Light receiving amplifier 146,147,149 Light receiving Element 156, 157, 159 Optical fiber 201 Input buffer 202 Modulator 203 Demodulator 204 Low-pass filter 205 Output buffer

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 フローティング側のアナログ入力信号と
フローティング側の高周波正弦波信号を掛け算して、フ
ローティング側の掛け算の結果を得るためのフローティ
ング側の掛け算手段(20)と、 フローティング側とノンフローティング側とを絶縁しつ
つ、前記フローティング側の掛け算の結果をノンフロー
ティング側の入力信号とするための入力信号用絶縁手段
(11,101,102,121,122,124,1
25,131,136,156,146,141,13
2,137,157,147,142)と、 前記ノンフローティング側の入力信号とノンフローティ
ング側の高周波正弦波信号を掛け算して、ノンフローテ
ィング側の掛け算の結果を得るためのノンフローティン
グ側の掛け算手段(60)と、 前記ノンフローティング側の掛け算結果から高周波成分
を除去して前記フローティング側のアナログ入力信号を
復元するためのローパス・フィルタ(67,68)と、 高周波正弦波信号を発振するための発振手段(18)
と、 前記発振手段(18)からの高周波正弦波信号を前記フ
ローティング側の高周波正弦波信号および前記ノンフロ
ーティング側の高周波正弦波信号として得るべく、フロ
ーティング側をノンフローティング側に対して絶縁する
ための高周波正弦波用絶縁手段(12,103,12
6,123,134,139,159,149,14
4)とを含む広帯域アナログ絶縁回路。
A floating-side multiplying means for multiplying a floating-side analog input signal by a floating-side high-frequency sine wave signal to obtain a floating-side multiplication result; Signal isolation means (11, 101, 102, 121, 122, 124, 1) for isolating the result of the multiplication on the floating side as an input signal on the non-floating side while insulating them from each other.
25, 131, 136, 156, 146, 141, 13
2, 137, 157, 147, 142) multiplying the non-floating side input signal by the non-floating side high-frequency sine wave signal to obtain a non-floating side multiplication result. (60); a low-pass filter (67, 68) for removing a high-frequency component from the multiplication result on the non-floating side to restore the analog input signal on the floating side; and for oscillating a high-frequency sine wave signal. Oscillation means (18)
And for insulating the floating side from the non-floating side so as to obtain the high-frequency sine wave signal from the oscillating means (18) as the floating-side high-frequency sine wave signal and the non-floating-side high-frequency sine wave signal. High frequency sine wave insulating means (12, 103, 12
6,123,134,139,159,149,14
4) A wideband analog isolation circuit including:
【請求項2】 前記フローティング側の掛け算手段(2
0)および前記ノンフローティング側の掛け算手段(6
0)が、ギルバート型の掛け算回路で構成されている請
求項1の広帯域アナログ絶縁回路。
2. The multiplication means (2) on the floating side.
0) and the multiplication means (6
2. The wideband analog isolation circuit according to claim 1, wherein 0) comprises a Gilbert type multiplication circuit.
【請求項3】 前記入力信号用絶縁手段および前記高周
波正弦波用絶縁手段が、それぞれ絶縁トランス(11,
12)で構成されている請求項1の広帯域アナログ絶縁
回路。
3. The input signal insulating means and the high frequency sine wave insulating means are respectively provided with insulating transformers (11,
2. The broadband analog isolation circuit according to claim 1, wherein the circuit is configured as in (12).
【請求項4】 前記入力信号用絶縁手段および前記高周
波正弦波用絶縁手段が、それぞれコンデンサ(101,
102,103)で構成されている請求項1の広帯域ア
ナログ絶縁回路。
4. The input signal insulating means and the high frequency sine wave insulating means are respectively provided with capacitors (101,
2. The broadband analog isolation circuit according to claim 1, wherein said analog isolation circuit comprises:
【請求項5】 前記入力信号用絶縁手段および前記高周
波正弦波用絶縁手段が、それぞれ対向するアンテナ(1
21,124,122,125,126,123)で構
成されている請求項1の広帯域アナログ絶縁回路。
5. The antenna (1) wherein said input signal insulating means and said high frequency sine wave insulating means are opposed to each other.
21. The wide-band analog isolation circuit according to claim 1, wherein the analog isolation circuit is composed of: 21, 124, 122, 125, 126, 123).
【請求項6】 前記入力信号用絶縁手段および前記高周
波正弦波用絶縁手段が、それぞれ光ファイバ(156,
157,159)を挿んで対向して送光し受光する光フ
ァイバによる送受光手段(131,136,156,1
46,141,132,137,157,147,14
2,134,139,159,149,144)で構成
されている請求項1の広帯域アナログ絶縁回路。
6. The input signal insulating means and the high-frequency sine wave insulating means each include an optical fiber (156,
157, 159) by inserting and receiving optical fibers (131, 136, 156, 1) using optical fibers for transmitting and receiving light oppositely.
46, 141, 132, 137, 157, 147, 14
2. The wide-band analog isolation circuit according to claim 1, wherein the analog isolation circuit comprises: 2,134,139,159,149,144).
【請求項7】 前記入力信号用絶縁手段および前記高周
波正弦波用絶縁手段が、それぞれ空間を挿んで対向して
送光し受光する空間による送受光手段(131,13
6,146,141,132,137,147,14
2,134,139,149,144)で構成されてい
る請求項1の広帯域アナログ絶縁回路。
7. The light transmitting and receiving means (131, 13), wherein the input signal insulating means and the high-frequency sine wave insulating means are opposed to each other by inserting spaces to transmit and receive light.
6,146,141,132,137,147,14
2. The wideband analog isolation circuit according to claim 1, wherein said circuit is comprised of: 2,134,139,149,144).
【請求項8】 フローティング側のアナログ入力信号と
フローティング側の高周波正弦波信号を掛け算して、フ
ローティング側の第1の掛け算の結果を得るためのフロ
ーティング側の第1の掛け算手段(20)と、 フローティング側とノンフローティング側とを絶縁しつ
つ、前記フローティング側の第1の掛け算の結果をノン
フローティング側の第1の入力信号とするための第1の
入力信号用絶縁手段(11,101,102,121,
122,124,125,131,136,156,1
46,141,132,137,157,147,14
2)と、 前記ノンフローティング側の第1の入力信号とノンフロ
ーティング側の高周波正弦波信号を掛け算して、ノンフ
ローティング側の第1の掛け算の結果を得るためのノン
フローティング側の第1の掛け算手段(60)と、 前記フローティング側のアナログ入力信号とフローティ
ング側の高周波余弦波信号を掛け算して、フローティン
グ側の第2の掛け算の結果を得るためのフローティング
側の第2の掛け算手段(20B)と、 フローティング側とノンフローティング側とを絶縁しつ
つ、前記フローティング側の第2の掛け算の結果をノン
フローティング側の第2の入力信号とするための第2の
入力信号用絶縁手段(11B,101,102,12
1,122,124,125,131,136,15
6,146,141,132,137,157,14
7,142)と、 前記ノンフローティング側の第2の入力信号とノンフロ
ーティング側の高周波余弦波信号を掛け算して、ノンフ
ローティング側の第2の掛け算の結果を得るためのノン
フローティング側の第2の掛け算手段(60B)と、 高周波正弦波信号を発振するための発振手段(18)
と、 前記発振手段(18)からの高周波正弦波信号を前記フ
ローティング側の高周波正弦波信号と前記ノンフローテ
ィング側の高周波正弦波信号および前記フローティング
側の高周波余弦波信号と前記ノンフローティング側の高
周波余弦波信号として得るべく、フローティング側をノ
ンフローティング側に対して絶縁するための高周波正弦
波用絶縁手段(12,25,65,103,126,1
23,134,139,159,149,144)とを
含む広帯域アナログ絶縁回路。
8. A floating-side first multiplying means (20) for multiplying a floating-side analog input signal and a floating-side high-frequency sine wave signal to obtain a result of the floating-side first multiplication; First input signal insulation means (11, 101, 102) for insulating the floating side and the non-floating side and using the result of the first multiplication on the floating side as a first input signal on the non-floating side; , 121,
122, 124, 125, 131, 136, 156, 1
46, 141, 132, 137, 157, 147, 14
2) multiplying the non-floating side first input signal and the non-floating side high-frequency sine wave signal to obtain a non-floating side first multiplication result. A floating-side second multiplying means for multiplying the floating-side analog input signal by the floating-side high-frequency cosine wave signal to obtain a floating-side second multiplication result; A second input signal insulating means (11B, 101B) for insulating the floating side and the non-floating side and using the result of the second multiplication on the floating side as a second input signal on the non-floating side. , 102,12
1,122,124,125,131,136,15
6,146,141,132,137,157,14
7, 142), and multiplying the non-floating-side second input signal by the non-floating-side high-frequency cosine wave signal to obtain a non-floating-side second multiplication result. Multiplication means (60B), and oscillation means (18) for oscillating a high-frequency sine wave signal
The high-frequency sine wave signal from the oscillating means (18) is converted to the floating-side high-frequency sine wave signal, the non-floating-side high-frequency sine-wave signal, the floating-side high-frequency cosine wave signal, and the non-floating-side high-frequency cosine. High frequency sine wave insulating means (12, 25, 65, 103, 126, 1) for insulating the floating side from the non-floating side to obtain a wave signal.
23, 134, 139, 159, 149, 144).
【請求項9】 前記フローティング側の第1および第2
の掛け算手段(20,20B)および前記ノンフローテ
ィング側の第1および第2の掛け算手段(60,60
B)が、ギルバート型の掛け算回路で構成されている請
求項8の広帯域アナログ絶縁回路。
9. The first and second floating-side circuits
Multiplication means (20, 20B) and the first and second multiplication means (60, 60B) on the non-floating side.
9. The wideband analog isolation circuit of claim 8, wherein B) comprises a Gilbert-type multiplication circuit.
【請求項10】 前記第1および第2の入力信号用絶縁
手段および前記高周波正弦波用絶縁手段が、それぞれ絶
縁トランス(11,11B,12)で構成されている請
求項8の広帯域アナログ絶縁回路。
10. The wideband analog insulation circuit according to claim 8, wherein said first and second input signal insulation means and said high-frequency sine wave insulation means are respectively constituted by insulation transformers (11, 11B, 12). .
【請求項11】 前記第1および第2の入力信号用絶縁
手段および前記高周波正弦波用絶縁手段が、それぞれコ
ンデンサ(101,102,103)で構成されている
請求項8の広帯域アナログ絶縁回路。
11. The wideband analog insulation circuit according to claim 8, wherein said first and second input signal insulation means and said high frequency sine wave insulation means are each constituted by a capacitor (101, 102, 103).
【請求項12】 前記第1および第2の入力信号用絶縁
手段および前記高周波正弦波用絶縁手段が、それぞれ対
向するアンテナ(121,124,122,125,1
26,123)で構成されている請求項8の広帯域アナ
ログ絶縁回路。
12. The antenna according to claim 1, wherein said first and second input signal insulation means and said high-frequency sine wave insulation means are opposed to each other by antennas (121, 124, 122, 125, 1).
26. The broadband analog isolation circuit according to claim 8, wherein said circuit is comprised of:
【請求項13】 前記第1および第2の入力信号用絶縁
手段および前記高周波正弦波用絶縁手段が、それぞれ光
ファイバ(156,157,159)を挿んで対向して
送光し受光する光ファイバによる送受光手段(131,
136,156,146,141,132,137,1
57,147,142,134,139,159,14
9,144)で構成されている請求項8の広帯域アナロ
グ絶縁回路。
13. An optical fiber for transmitting and receiving light, wherein said first and second input signal insulating means and said high frequency sine wave insulating means face each other by inserting optical fibers (156, 157, 159). Light transmitting and receiving means (131,
136, 156, 146, 141, 132, 137, 1
57, 147, 142, 134, 139, 159, 14
9. The wideband analog isolation circuit according to claim 8, wherein said circuit is comprised of:
【請求項14】 前記第1および第2の入力信号用絶縁
手段および前記高周波正弦波用絶縁手段が、それぞれ空
間を挿んで対抗して送光し受光する空間による送受光手
段(131,136,146,141,132,13
7,147,142,134,139,149,14
4)で構成されている請求項8の広帯域アナログ絶縁回
路。
14. The first and second input signal insulating means and the high-frequency sine wave insulating means respectively include a light transmitting and receiving means (131, 136) formed by a space for transmitting and receiving light by opposing a space. 146,141,132,13
7,147,142,134,139,149,14
9. The wideband analog isolation circuit according to claim 8, wherein said circuit is configured as in 4).
JP9247687A 1997-08-28 1997-08-28 Broad-band analog insulation circuit Pending JPH1172515A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9247687A JPH1172515A (en) 1997-08-28 1997-08-28 Broad-band analog insulation circuit
US09/090,235 US5966297A (en) 1997-08-28 1998-06-04 Large bandwidth analog isolation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9247687A JPH1172515A (en) 1997-08-28 1997-08-28 Broad-band analog insulation circuit

Publications (1)

Publication Number Publication Date
JPH1172515A true JPH1172515A (en) 1999-03-16

Family

ID=17167157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9247687A Pending JPH1172515A (en) 1997-08-28 1997-08-28 Broad-band analog insulation circuit

Country Status (2)

Country Link
US (1) US5966297A (en)
JP (1) JPH1172515A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008064519A (en) * 2006-09-06 2008-03-21 Hitachi Vehicle Energy Ltd Total battery voltage detector
JP2016040864A (en) * 2014-08-12 2016-03-24 横河電機株式会社 Signal transmitter
JP2019039904A (en) * 2017-06-23 2019-03-14 テクトロニクス・インコーポレイテッドTektronix,Inc. Isolation device and method

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001237048A1 (en) * 2000-02-17 2001-08-27 Analog Devices, Inc. Isolation system with analog communication across an isolation barrier
US6989859B2 (en) * 2000-12-22 2006-01-24 Eastman Kodak Company Camera having user interface ambient sensor viewer adaptation compensation and method
US7015955B2 (en) * 2000-12-22 2006-03-21 Eastman Kodak Company Camera having verification display with viewer adaptation compensation for reference illuminants and method
US7301568B2 (en) * 2002-08-07 2007-11-27 Smith Craig M Cameras, other imaging devices, and methods having non-uniform image remapping using a small data-set of distortion vectors
ITTO20030578A1 (en) * 2003-07-25 2005-01-26 St Microelectronics Srl PUSH-PULL CONVERTER, IN PARTICULAR FOR
US6927616B2 (en) * 2003-10-31 2005-08-09 International Business Machines Corporation Integrated circuit and method for interfacing two voltage domains using a transformer
US7839011B2 (en) * 2007-02-09 2010-11-23 Siemens Medical Solutions Usa, Inc. Method and apparatus for signal transmission with isolation in medical devices
US20080224631A1 (en) * 2007-03-12 2008-09-18 Melanson John L Color variations in a dimmable lighting device with stable color temperature light sources
US7667408B2 (en) * 2007-03-12 2010-02-23 Cirrus Logic, Inc. Lighting system with lighting dimmer output mapping
US8018171B1 (en) 2007-03-12 2011-09-13 Cirrus Logic, Inc. Multi-function duty cycle modifier
US7804256B2 (en) * 2007-03-12 2010-09-28 Cirrus Logic, Inc. Power control system for current regulated light sources
US8076920B1 (en) 2007-03-12 2011-12-13 Cirrus Logic, Inc. Switching power converter and control system
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
JP4985024B2 (en) * 2007-03-28 2012-07-25 富士ゼロックス株式会社 Rotating body for powder conveyance and toner cartridge
US7554473B2 (en) 2007-05-02 2009-06-30 Cirrus Logic, Inc. Control system using a nonlinear delta-sigma modulator with nonlinear process modeling
US8102127B2 (en) 2007-06-24 2012-01-24 Cirrus Logic, Inc. Hybrid gas discharge lamp-LED lighting system
US7656687B2 (en) * 2007-12-11 2010-02-02 Cirrus Logic, Inc. Modulated transformer-coupled gate control signaling method and apparatus
US7804697B2 (en) 2007-12-11 2010-09-28 Cirrus Logic, Inc. History-independent noise-immune modulated transformer-coupled gate control signaling method and apparatus
US8576589B2 (en) * 2008-01-30 2013-11-05 Cirrus Logic, Inc. Switch state controller with a sense current generated operating voltage
US7755525B2 (en) * 2008-01-30 2010-07-13 Cirrus Logic, Inc. Delta sigma modulator with unavailable output values
US8022683B2 (en) * 2008-01-30 2011-09-20 Cirrus Logic, Inc. Powering a power supply integrated circuit with sense current
US8008898B2 (en) 2008-01-30 2011-08-30 Cirrus Logic, Inc. Switching regulator with boosted auxiliary winding supply
US7759881B1 (en) 2008-03-31 2010-07-20 Cirrus Logic, Inc. LED lighting system with a multiple mode current control dimming strategy
US8008902B2 (en) 2008-06-25 2011-08-30 Cirrus Logic, Inc. Hysteretic buck converter having dynamic thresholds
US8212491B2 (en) * 2008-07-25 2012-07-03 Cirrus Logic, Inc. Switching power converter control with triac-based leading edge dimmer compatibility
US8279628B2 (en) 2008-07-25 2012-10-02 Cirrus Logic, Inc. Audible noise suppression in a resonant switching power converter
US8344707B2 (en) * 2008-07-25 2013-01-01 Cirrus Logic, Inc. Current sensing in a switching power converter
US8487546B2 (en) 2008-08-29 2013-07-16 Cirrus Logic, Inc. LED lighting system with accurate current control
US8222872B1 (en) 2008-09-30 2012-07-17 Cirrus Logic, Inc. Switching power converter with selectable mode auxiliary power supply
US8179110B2 (en) * 2008-09-30 2012-05-15 Cirrus Logic Inc. Adjustable constant current source with continuous conduction mode (“CCM”) and discontinuous conduction mode (“DCM”) operation
US8288954B2 (en) 2008-12-07 2012-10-16 Cirrus Logic, Inc. Primary-side based control of secondary-side current for a transformer
US8362707B2 (en) 2008-12-12 2013-01-29 Cirrus Logic, Inc. Light emitting diode based lighting system with time division ambient light feedback response
US8299722B2 (en) * 2008-12-12 2012-10-30 Cirrus Logic, Inc. Time division light output sensing and brightness adjustment for different spectra of light emitting diodes
US7994863B2 (en) * 2008-12-31 2011-08-09 Cirrus Logic, Inc. Electronic system having common mode voltage range enhancement
US8482223B2 (en) * 2009-04-30 2013-07-09 Cirrus Logic, Inc. Calibration of lamps
US8212493B2 (en) 2009-06-30 2012-07-03 Cirrus Logic, Inc. Low energy transfer mode for auxiliary power supply operation in a cascaded switching power converter
US8248145B2 (en) * 2009-06-30 2012-08-21 Cirrus Logic, Inc. Cascode configured switching using at least one low breakdown voltage internal, integrated circuit switch to control at least one high breakdown voltage external switch
US8198874B2 (en) 2009-06-30 2012-06-12 Cirrus Logic, Inc. Switching power converter with current sensing transformer auxiliary power supply
US8963535B1 (en) 2009-06-30 2015-02-24 Cirrus Logic, Inc. Switch controlled current sensing using a hall effect sensor
US9155174B2 (en) * 2009-09-30 2015-10-06 Cirrus Logic, Inc. Phase control dimming compatible lighting systems
US8654483B2 (en) 2009-11-09 2014-02-18 Cirrus Logic, Inc. Power system having voltage-based monitoring for over current protection
US8750002B2 (en) * 2012-06-06 2014-06-10 Power Integrations, Inc. Power limiting by modulating clock
US10051701B2 (en) 2014-07-16 2018-08-14 Philips Lighting Holding B.V. Systems and methods for maintaining dimmer behavior in a low-power lamp assembly

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050028A (en) * 1976-12-10 1977-09-20 Vosteen Robert E High voltage amplifier
US4439821A (en) * 1982-01-29 1984-03-27 Varo, Inc. DC to DC switching regulator with temperature compensated isolated feedback circuitry
US4945464A (en) * 1987-06-15 1990-07-31 Varian Associates, Inc. High voltage DC power supply
US4937468A (en) * 1989-01-09 1990-06-26 Sundstrand Corporation Isolation circuit for pulse waveforms
JPH07245955A (en) * 1994-03-02 1995-09-19 Yutaka Denki Seisakusho:Kk Regulated power supply with improved power factor and uninterruptible power supply

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008064519A (en) * 2006-09-06 2008-03-21 Hitachi Vehicle Energy Ltd Total battery voltage detector
JP4566964B2 (en) * 2006-09-06 2010-10-20 日立ビークルエナジー株式会社 Total battery voltage detector
JP2016040864A (en) * 2014-08-12 2016-03-24 横河電機株式会社 Signal transmitter
JP2019039904A (en) * 2017-06-23 2019-03-14 テクトロニクス・インコーポレイテッドTektronix,Inc. Isolation device and method

Also Published As

Publication number Publication date
US5966297A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
JPH1172515A (en) Broad-band analog insulation circuit
Hagen Radio-frequency electronics: circuits and applications
EP1432140B1 (en) Transceiver capable of causing series resonance with parasitic capacitance
US3944937A (en) Broad-band signal transmitting device using transformer
Carr RF components and circuits
JPS6126729B2 (en)
JPS6113644B2 (en)
US10715096B1 (en) Capacitance-to-voltage interface circuit
JPH0865248A (en) Adaptive equalizer for analogue optical signal transmission
JP3264071B2 (en) Apparatus and method for detecting noise-resistant capacitively coupled coordinates
JP4389344B2 (en) Analog isolation circuit
US6738433B1 (en) Quadricorrelator for a demodulator for frequency-modulated signals
US5523693A (en) Balanced signal source
CA1295681C (en) Apparatus for measuring capacitance of a low value three-terminal capacitor with a resonance technique
JP2500943B2 (en) Current detector
JPS637709B2 (en)
JP4623008B2 (en) FM detector circuit
US3628134A (en) Frequency modulation alignment system
JP2003315395A (en) Vector network analyzer and phase measuring method
JP2754636B2 (en) FM demodulator
US5459417A (en) Apparatus for detecting DC content of an AC waveform
JP3190429B2 (en) Balanced voltage measuring device and balanced voltage measuring method
SU1322176A1 (en) Device for measuring harmonic factor of amplitude-modulated signal envelope
JPH07283692A (en) Electronic tuning circuit of am receiver
JPH0448019Y2 (en)