JPH1172515A - 広帯域アナログ絶縁回路 - Google Patents

広帯域アナログ絶縁回路

Info

Publication number
JPH1172515A
JPH1172515A JP9247687A JP24768797A JPH1172515A JP H1172515 A JPH1172515 A JP H1172515A JP 9247687 A JP9247687 A JP 9247687A JP 24768797 A JP24768797 A JP 24768797A JP H1172515 A JPH1172515 A JP H1172515A
Authority
JP
Japan
Prior art keywords
floating
sine wave
multiplication
input signal
frequency sine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9247687A
Other languages
English (en)
Inventor
Atsushi Minegishi
篤 峯岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwatsu Electric Co Ltd
Original Assignee
Iwatsu Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwatsu Electric Co Ltd filed Critical Iwatsu Electric Co Ltd
Priority to JP9247687A priority Critical patent/JPH1172515A/ja
Priority to US09/090,235 priority patent/US5966297A/en
Publication of JPH1172515A publication Critical patent/JPH1172515A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0023—Balun circuits

Abstract

(57)【要約】 【課題】 フローティングされた広帯域の信号を、ノン
フローティング側において得ること。 【解決手段】 絶縁トランス１１，１２の左側のフロー
ティング側と右側のノンフローティング側の双方に掛け
算回路２０，６０を設け、高周波正弦波信号を発振器１
８から供給する。掛け算回路２０では、入力端子１ａ，
１ｂに印加された入力信号と端子３ａ，３ｂに印加され
た高周波正弦波信号１８の掛け算をする。その結果は、
掛け算回路６０において高周波正弦波信号１８と掛け算
され、ローパス・フィルタ６７，６８を介して出力端子
２ａ，２ｂに復元された入力信号を得る。絶縁トランス
１１，１２に代えて光や電波を用いることもできる。図
１の回路を２系統用い、２つの系統の間の高周波正弦波
信号１８の位相差を９０度にして２系統の掛け算回路６
０の出力を加算すると、ローパス・フィルタ６７，６８
は不要となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、広帯域のアナログ
絶縁回路に関する。具体的にはいずれの点もグラウンド
電位でない２点間の電位差を測定するフローティング測
定の際に、接地された電圧測定器と測定対象を絶縁する
ための、直流から数百メガヘルツ（ＭＨｚ）に及ぶ広帯
域のアナログ信号を絶縁する改良された絶縁回路を提供
するものである。
【０００２】
【従来の技術】いずれも接地されていない２点間の電位
差を測定するフローティング測定は、モータ、電源等の
分野ではしばしば必要になる。しかし、このフローティ
ング被測定点は、しばしば高電位にあり、安全かつ正確
に、フローティング被測定物の２点間の電位差を測定す
るのは容易ではない。特に同相の大きい電圧振幅の上に
微少な差動信号が重畳している場合や、被測定信号が高
周波の場合には正確な測定が困難であった。
【０００３】このような問題はオシロスコープでの測定
の際に度々生ずるが、従来はオシロスコープを接地せず
に、いわゆるフローティング状態にして測定していた。
しかし、オシロスコープを接地しない場合には次のよう
な問題が生じる。
【０００４】第１の問題点は、測定器の外側金属部分が
被測定物と同電位になって感電のおそれがある。
【０００５】第２の問題点はオシロスコープの対地容量
によって被測定信号波形にリンキングが生じたり、プロ
ーブで被測定点に触れた瞬間に、直流および（あるい
は）高周波的にフローティングされた被測定点が対地容
量を通って瞬間的に接地される結果、フローティング側
にある被測定回路を破損するおそれがある。
【０００６】このような不都合を防ぐためにはオシロス
コープを接地して使用し、アナログ絶縁回路によりフロ
ーティング側の被測定点とオシロスコープを電気的に絶
縁する必要がある。従来のアナログ絶縁回路は、アナロ
グ信号を方形波クロックと掛け算して変調し、再び方形
波クロックと掛け算して復調する同期検波回路が一般的
であった。
【０００７】図１３および図１４は、この種の従来のア
ナログ絶縁回路とその各部の波形の例を示したものであ
る。図１３の入力端子１に印加された図１４（ａ）の入
力電圧は入力バッファ２０１を介して変調器２０２に入
力される。発振器１８Ｂの出力を得る端子１９からの
（ｂ）の方形波クロックは、絶縁トランス１２を通って
変調器２０２の変調クロックとなる。変調器２０２は
（ａ）の入力信号と（ｂ）の変調クロックを掛け算して
出力する。
【０００８】（ｃ）に示した変調器２０２の出力は絶縁
トランス１１を通って復調器２０３に入力される。発振
器１８Ｂから出力される方形波クロックは復調器２０３
の復調クロックとなる。復調器２０３は、（ｃ）に示し
た変調器２０２の出力と（ｂ）に示した復調クロックを
掛け算して出力する。
【０００９】（ｄ）に示した復調器２０３の出力は、
（ｂ）の方形波クロックの周波数成分のスパイク状のノ
イズ成分を含むので、ローパス・フィルタ２０４に入力
される。ローパス・フィルタ２０４の出力は、出力バッ
ファ２０５を通って（ｅ）の出力信号を出力端子２に得
る。フローティングされた変調側と多くの場合は大地に
接地されたノンフローティングの復調側は、絶縁トラン
ス１１と１２により絶縁されるのでアナログ信号の絶縁
が可能になる。なお、図１３においてフローティング側
とノンフローティング側の２種類のＧＮＤ（接地）記号
を用いているのは、それぞれのＧＮＤは絶縁されている
ことを意味する。
【００１０】上述のような方形波クロックを用いた同期
検波によるアナログ絶縁回路では、変調および復調の際
の方形波クロックとの掛け算を行っているため、変調ク
ロックおよび復調クロックはサグやオーバーシュートが
ない方形波でなければならない。
【００１１】そのため、発振器１８Ｂの発生する方形波
クロックにサグやオーバーシュートが含まれないことは
もちろん、絶縁トランス１２によって方形波特性が劣化
しないことが要求される。この種の発振器１８Ｂや絶縁
トランス１２は、たかだか数百ｋＨｚでしか動作しない
ので、扱えるアナログ信号帯域幅は、方形波クロックの
繰り返し周波数よりも十分に低い１００ｋＨｚ程度にな
ってしまい、高速の波形を測定することは不可能であっ
た。
【００１２】その他のアナログ絶縁回路としては、フォ
ト・カプラを用いたものがある。しかし、フォト・カプ
ラも精度良くアナログ信号を絶縁できる帯域はせいぜい
１ＭＨｚであり、高速な波形の観測には不十分である。
フォト・カプラと絶縁トランスを用いた広帯域のアナロ
グ絶縁回路は、次の文献に提案されている。
【００１３】文献１． ＵＳ Patent ５，５１７，１５
４ “SPLITPATH LINEAR ISOLATIONCIRCUIT APPARATUS
AND METHOD"
【００１４】文献１で開示している技術は、ＤＣ〜１０
０ｋＨｚ程度の低域をフォト・カプラで絶縁し、１００
ｋＨｚ〜１００ＭＨｚ程度の高域を絶縁トランスで絶縁
して全体の周波数特性が平坦になるようクロス・オーバ
させることでＤＣ〜１００ＭＨｚ程度までのアナログ信
号を絶縁するものである。
【００１５】
【発明が解決しようとする課題】従来の同期検波やフォ
ト・カプラによるアナログ絶縁回路では、周波数帯域幅
が１００ｋＨｚから１ＭＨｚ程度までしか得られないの
で、より高速の信号の観測には対応できないという課題
があった。
【００１６】文献１に開示されたアナログ絶縁回路にお
いても、なお次のような問題がある。
【００１７】第１の課題は、フォト・カプラの帯域がせ
いぜい１ＭＨｚなので、クロス・オーバ周波数は、たか
だか１００ｋＨｚ程度までしか上げられず、絶縁トラン
スの低域遮断周波数を高くすることができない。したが
って、絶縁トランスが小型にならない上に、低域まで使
える絶縁トランスは大型になるために一般に高周波特性
が良くないという問題がある。そのため、さらに周波数
帯域幅を広げるのが困難である。
【００１８】第２の課題は、低域と高域を別々に絶縁し
てクロス・オーバしているので、クロス・オーバ歪みが
発生することと、低域と高域の利得の精確な調整が必要
なことである。
【００１９】本発明はこのような未解決の課題を鑑みて
なされたものであり、広帯域化の障害になっている低域
遮断周波数の低い絶縁トランスを用いずに、直流から高
周波までは、波形歪みなく絶縁可能な広帯域のアナログ
絶縁回路を提供するものである。
【００２０】
【課題を解決するための手段】フローティング側のアナ
ログ入力信号とフローティング側の高周波正弦波信号を
掛け算するフローティング側の掛け算回路と、フローテ
ィング側の掛け算回路の出力信号とノンフローティング
側の高周波正弦波信号を掛け算するノンフローティング
側の掛け算回路と、この掛け算回路の出力から高周波成
分を取り除いてアナログ入力信号を復元するためのロー
パス・フィルタと、フローティング側とノンフローティ
ング側とを絶縁しつつ、フローティング側の掛け算回路
の出力をノンフローティング側の掛け算回路の入力とす
る掛け算信号用の絶縁手段と、高周波正弦波信号を発振
する発振器と、この発振器の出力である高周波正弦波信
号をフローティング側およびノンフローティング側の高
周波正弦波信号としてフローティング側をノンフローテ
ィング側に対して絶縁しつつ、フローティング側および
ノンフローティング側の掛け算回路に印加するための高
周波正弦波用絶縁手段とを設けた。
【００２１】この構成によって、従来の同期検波型アナ
ログ絶縁回路が方形波で平衡変調および復調を行ってい
たのに対し、本発明のアナログ絶縁回路は高周波正弦波
信号でフローティング側およびノンフローティング側で
掛け算を行うことにより、直流から百メガヘルツ（ＭＨ
ｚ）以上の高周波までアナログ信号を伝送しつつ、フロ
ーティング側をノンフローティング側に対して、絶縁す
ることができる。また、絶縁手段は高周波の信号のみを
通せばよいので波形歪みを生じることがない。さらに、
絶縁トランスは高周波信号を伝送するので大きなコア材
を使用する必要がなく、小型に構成することができる。
【００２２】
【発明の実施の形態】図１には本発明の実施の形態が示
されている。図１３と同一の構成要素には同一の符号を
付している。また、２種類のＧＮＤ記号および電源記号
が用いられているのは、図１３の場合と同じく、フロー
ティング側とノンフローティング側とが絶縁されること
を意味している。
【００２３】図１において、フローティング側の差動の
入力端子１ａ、１ｂはそれぞれ掛け算回路２０の差動入
力に接続されている。掛け算回路２０の端子３ａ，３ｂ
には中点をフローティング側の電圧ＶB1にバイアスされ
た不平衡入力を平衡出力に変換する変換トランス１６の
２次巻線の差動出力が接続され、その１次巻線側から供
給される高周波正弦波が印加されている。この高周波正
弦波は、ノンフローティング側にある発振器１８により
発振したもので、絶縁トランス１２を介して供給され
る。
【００２４】端子１ａ，１ｂに印加されたアナログ信号
と、端子３ａ，３ｂに印加された高周波正弦波信号と
は、掛け算回路２０において掛け算され、その掛け算の
結果が端子４ａ，４ｂに得られる。この掛け算の結果
は、フローティング側の電源ＶCCとＧＮＤ間のトランジ
スタ２１，２２と定電流源２３，２４により構成された
２つのエミッタホロワを介してフローティング側とノン
フローティング側とを絶縁する絶縁トランス１１の１次
側に印加されている。
【００２５】ノンフローティング側の掛け算回路６０は
フローティング側の掛け算回路２０と同じ構成であり、
その入力端子６ａ，６ｂには、ノンフローティング側の
電圧ＶB2に中点をバイアスされた絶縁トランス１１の２
次巻線が接続され、フローティング側で得た掛け算の結
果が印加されている。
【００２６】掛け算回路６０の端子８ａ，８ｂには、中
点をノンフローティング側の電圧ＶB3にバイアスされた
不平衡出力に変換する変換トランス１７の２次巻線の差
動出力が接続され、その１次巻線側から供給される高周
波正弦波が、発振器１８の出力を得る端子１９から印加
されている。
【００２７】端子６ａ，６ｂに印加されたフローティン
グ側の掛け算の結果と、端子８ａ，８ｂに印加された高
周波正弦波信号とは、掛け算回路６０において掛け算さ
れ、その掛け算の結果が端子９ａ，９ｂに得られる。こ
の掛け算の結果は、ノンフローティング側の電源ＶCCと
ＧＮＤ間のトランジスタ６１，６２と定電流源６３，６
４により構成された２つのエミッタホロワを介してロー
パス・フィルタ（ＬＰＦ）６７，６８により高周波成分
が除去されて、出力端子２ａ，２ｂに入力端子１ａ，１
ｂに印加された入力信号を再現する。
【００２８】図２には図１の回路の各部の波形を示して
いる。同図（ａ）は差動の入力端子１ａ，１ｂの間の差
動入力電圧波形、同図（ｂ）は発振器１８の出力波形で
あり、発振器１８の出力の端子１９の高周波正弦波信号
は絶縁トランス１２を通って平衡・不平衡の変換トラン
ス１６に入力される。平衡・不平衡の変換トランス１６
は端子３ａ，３ｂにそれぞれ極性の反転した高周波正弦
波信号を供給する。掛け算回路２０は差動入力信号と高
周波正弦波信号の掛け算結果を（ｃ）のように端子４
ａ，４ｂの間に出力し、その出力は高周波正弦波信号で
平衡変調された波形となる。出力信号はトランジスタ２
１，２２と定電流源２３，２４からなるエミッタ・フォ
ロワを通って絶縁トランス１１の１次側巻線側に入力さ
れる。
【００２９】端子１ａと１ｂとの間に印加される差動の
入力信号をＥA 、端子１９の高周波正弦波信号をＥB 、
端子４ａと４ｂとの間のフローティング側の掛け算の結
果をＥC とすると次の関係がある。
【００３０】 ＥA ＝ｆ(t) （１） ＥB ＝sin（ωｔ） （２） ＥC ＝ＥA ×ＥB ＝ｆ(t)sin（ωｔ） （３）
【００３１】絶縁トランス１１の２次側巻線に得られる
式（３）の信号ＥC が端子６ａ，６ｂを介して掛け算回
路６０に入力される。一方、発振器１８の出力する式
（２）の高周波正弦波信号は平衡・不平衡の変換トラン
ス１７に入力され、変換トランス１７は端子８ａと８ｂ
を介してそれぞれ極性の反転した高周波正弦波信号を掛
け算回路６０に供給する。掛け算回路６０も、掛け算回
路２０と同様に端子６ａと６ｂ間の差動電圧と端子８ａ
と８ｂの間の高周波正弦波信号の掛け算結果を端子９ａ
と９ｂの間に出力する（図２（ｄ））。
【００３２】端子９ａと９ｂの間に得られる掛け算回路
６０の出力信号ＥD ＝ＥC ×ＥB は次のように表され
る。 ＥD ＝ｆ(t)sin2（ωｔ）＝(1/2)ｆ(t)（１−cos（２ωｔ）） （４）
【００３３】入力信号ｆ(t) の周波数成分が高周波正弦
波信号 sin（ωｔ）の周波数より低い場合には、ローパ
ス・フィルタ６７，６８の遮断周波数を２ωｔより低く
設定することにより、式（４）の cos（２ωｔ）の項は
０となるため（1/2）ｆ(t)の項のみが残り、これが出力
端子２ａと２ｂの間に得られて、入力信号が再現される
（図２（ｅ））。入力端子１ａ，１ｂと出力端子２ａ，
２ｂの間は絶縁トランス１１で完全に絶縁されているに
もかかわらず、直流から高周波まで広帯域なアナログ信
号絶縁が可能となる。
【００３４】図３は図１の構成要素である発振器１８の
具体例を示す回路構成図である。電圧制御発振器９４の
出力はプリスケーラ９５に入力され、プリスケーラ９５
で位相差検出器９１が動作可能な周波数まで分周する。
分周された信号と、基準発振器９０の信号は位相差検出
器９１で位相比較され、チャージ・ポンプ９２に位相差
に応じてアナログ信号を出力する。チャージ・ポンプ９
２の出力信号はループ・フィルタ９３を通って、電圧制
御発振器９４の周波数制御端子に入力される。
【００３５】このループはフェーズ・ロックト・ループ
（ＰＬＬ回路）と呼ばれ、電圧制御発振器９４の周波数
は基準発振器９０の周波数精度にロックされる。電圧制
御発振器９４の出力はバッファ９６でバッファされ、必
要に応じてフィルタ９７で不要な周波数成分をカットし
て、端子１９に出力される。このようなＰＬＬ回路は最
近の技術では、端子１９における周波数が１ＧＨｚ〜２
ＧＨｚ程度まで容易に実現することができる。また、Ａ
Ｄコンバータを搭載したデジタル・ストレージ・オシロ
スコープの場合のように、サンプリング・クロックとし
て高速の発振器を持っている場合は、これを利用しても
良い。
【００３６】図１の発振器１８が１ＧＨｚ程度の正弦波
を出力する発振器の場合には、平衡・不平衡用の変換ト
ランス１６，１７あるいは絶縁トランス１１，１２は小
型に構成できる。たとえば平衡・不平衡用の変換トラン
ス１６，１７は、無線用途の高周波バランが利用可能で
あるが、面実装部品で非常に小型なものが市販されてい
る。絶縁トランス１１，１２の場合は、絶縁耐圧を確保
するために１次側巻線と２次側巻線の間には一定の間隙
が必要になるが、小型のトロイダル・コアにワイヤを巻
き付けて容易に構成することができる。
【００３７】図４には図１のフローティング側の掛け算
回路２０の具体的な回路例が示されている。これはギル
バート型掛け算回路として知られており、容易にＩＣ化
することができる。
【００３８】図４において差動の入力端子１ａ，１ｂは
それぞれ差動電流増幅段のトランジスタ３１，３２のベ
ースに接続されており、トランジスタ３１，３２のエミ
ッタの間には負帰還作用をなす抵抗４１，４２が接続さ
れている。抵抗４１，４２の中点には、フローティング
側の負電源ＶEEに接続された定電流源が接続されてい
る。
【００３９】この定電流源はトランジスタ３７，３８と
抵抗４５，４６，４７で構成されている。抵抗４５，４
６，４７はカレント・ミラーの電流値を決めている。ト
ランジスタ３７，３８はカレント・ミラーを構成してい
る。カスコード接続されたトランジスタ３３，３４，３
５，３６は特性が揃っていることが要求されるので、ギ
ルバート型の掛け算回路２０はモノリシックＩＣで実現
するのが望ましい。
【００４０】トランジスタ３１のコレクタにはトランジ
スタ３３，３５のエミッタがカスコード接続されてい
て、トランジスタ３２のコレクタにはトランジスタ３
４，３６のエミッタがカスコード接続されている。トラ
ンジスタ３３，３５のベースはそれぞれトランジスタ３
４，３６のベースに接続されている。
【００４１】トランジスタ３３，３４のコレクタはそれ
ぞれトランジスタ３６，３５のコレクタに接続され、ト
ランジスタ３４，３５のコレクタには負荷用の抵抗４３
が接続され、トランジスタ３３，３６のコレクタには負
荷用の抵抗４４が接続され、負荷用の抵抗４３，４４の
中点はフローティング側の正電源ＶCCに接続されてい
る。トランジスタ３１〜３８はフローティング側のギル
バート型の掛け算回路２０を構成している。ギルバート
型の掛け算回路２０は端子１ａ，１ｂ間の信号電圧と端
子３ａ，３ｂ間の高周波正弦波電圧の掛け算の結果
（積）を出力する。
【００４２】トランジスタ３４，３５のコレクタおよび
トランジスタ３３，３６のコレクタはそれぞれ端子４
ａ，４ｂを介してトランジスタ２１，２２のベースに接
続されている（図１）。トランジスタ２１，２２のコレ
クタはそれぞれフローティング側の正電源ＶCCに接続さ
れ、トランジスタ２１，２２のエミッタは、それぞれ定
電流源２３，２４に接続されエミッタ・フォロワを構成
している。トランジスタ２１，２２のエミッタはさらに
絶縁トランス１１の１次側巻線に接続される。
【００４３】図５には図１のノンフローティング側の掛
け算回路６０の具体的な回路例が示されている。これは
図４と同じ構成でギルバート型掛け算回路として知られ
ており、容易にＩＣ化することができる。
【００４４】図５において差動の入力端子６ａ，６ｂは
それぞれ差動電流増幅段のトランジスタ７１，７２のベ
ースに接続されており、トランジスタ７１，７２のエミ
ッタの間には負帰還作用をなす抵抗８１，８２が接続さ
れている。抵抗８１，８２の中点には、フローティング
側の負電源ＶEEに接続された定電流源が接続されてい
る。
【００４５】この定電流源はトランジスタ７７，７８と
抵抗８５，８６，８７で構成されている。抵抗８５，８
６，８７はカレント・ミラーの電流値を決めている。ト
ランジスタ７７，７８はカレント・ミラーを構成してい
る。カスコード接続されたトランジスタ７３，７４，７
５，７６は特性が揃っていることが要求されるので、ギ
ルバート型の掛け算回路６０はモノリシックＩＣで実現
するのが望ましく、ＩＣ化した掛け算回路２０と同じも
のを使用することができる。
【００４６】トランジスタ７１のコレクタにはトランジ
スタ７３，７５のエミッタがカスコード接続されてい
て、トランジスタ７２のコレクタにはトランジスタ７
４，７６のエミッタがカスコード接続されている。トラ
ンジスタ７３，７５のベースはそれぞれトランジスタ７
４，７６のベースに接続されている。
【００４７】トランジスタ７３，７４のコレクタはそれ
ぞれトランジスタ７６，７５のコレクタに接続され、ト
ランジスタ７４，７５のコレクタには負荷用の抵抗８３
が接続され、トランジスタ７３，７６のコレクタには負
荷用の抵抗８４が接続され、負荷用の抵抗８３，８４の
中点はフローティング側の正電源ＶCCに接続されてい
る。トランジスタ７１〜７８はフローティング側のギル
バート型の掛け算回路６０を構成している。ギルバート
型の掛け算回路６０は端子６ａ，６ｂ間の信号電圧と端
子８ａ，８ｂ間の高周波正弦波電圧の掛け算の結果
（積）を出力する。
【００４８】トランジスタ７４，７５のコレクタおよび
トランジスタ７３，７６のコレクタはそれぞれ端子９
ａ，９ｂを介してトランジスタ６１，６２のベースに接
続されている（図１）。トランジスタ６１，６２のコレ
クタはそれぞれフローティング側の正電源ＶCCに接続さ
れ、トランジスタ６１，６２のエミッタは、それぞれ定
電流源６３，６４に接続されエミッタ・フォロワを構成
している。トランジスタ６１，６２のエミッタはそれぞ
れローパス・フィルタ６７，６８を介して出力端子２
ａ，２ｂに接続されている。
【００４９】図６は図１における入力信号がステップ波
形、発振器１８の周波数１ＧＨｚ、ローパス・フィルタ
（ＬＰＦ）６７，６８のカットオフ周波数１００ＭＨｚ
の場合のシミュレーションの一例である。時間軸には５
ｎｓ間隔の目盛が付されている。
【００５０】（ａ）は図１の入力端子１ａ，１ｂ間の差
動入力波形、（ｂ）は図１の掛け算回路２０の出力を得
る端子４ａ，４ｂの間の波形、（ｃ）は掛け算回路６０
の出力を得る端子９ａ，９ｂの間の波形、（ｄ）は出力
端子２ａ，２ｂ間の差動出力波形である。図６からわか
るように、フローティング側（図１の絶縁トランス１１
および１２の左側）をノンフローティング側（図１の絶
縁トランス１１および１２の右側）から絶縁しつつ、直
流から高周波まで歪みなくアナログ信号を得ることがで
きることがわかる。
【００５１】
【実施例１】図７には、本発明の実施例１の回路図が示
されている。図７において図１と同一の構成要素には同
一の符号を付してある。図７の構成では図１の構成に同
じの第１の系のほかに、掛け算回路２０Ｂおよび掛け算
回路６０Ｂを含む第２の系が付加されている。
【００５２】掛け算回路２０Ｂは掛け算回路２０に同じ
であり、図４に示したものである。ただし、図４（また
は図１）の端子３ａ，３ｂを３ｃ，３ｄに、端子４ａ，
４ｂを４ｃ，４ｄに置き代える。掛け算回路６０Ｂは掛
け算回路６０に同じであり、図５に示したものである。
ただし、図５（または図１）の端子６ａ，６ｂを６ｃ，
６ｄに、端子９ａ，９ｂを９ｃ，９ｄに置き代える。発
振器１８の出力する高周波正弦波信号は、移相器６５で
位相を９０度シフトされてから平衡・不平衡用の変換ト
ランス１７Ｂを介して高周波余弦波信号として掛け算回
路６０Ｂに入力される。また、発振器１８の出力する高
周波正弦波信号は絶縁トランス１２を通って後、移相器
２５で位相を９０度シフトされてから平衡・不平衡用の
変換トランス１６Ｂを介して高周波余弦波信号として掛
け算回路２０Ｂに入力される。
【００５３】掛け算回路２０Ｂの入力は入力端子１ａ，
１ｂに接続され、掛け算回路２０Ｂは差動入力信号と、
高周波正弦波信号を９０度位相シフトして得られた高周
波余弦波信号との掛け算の結果すなわち積を出力する。
掛け算回路２０Ｂの出力信号は、端子４ｃに接続された
トランジスタ２１Ｂ，定電流源２３Ｂからなるエミッタ
・フォロワと、端子４ｄに接続されたトランジスタ２２
Ｂ，定電流源２４Ｂからなるエミッタ・フォロワを通
り、絶縁トランス１１Ｂを介して掛け算回路６０Ｂに入
力される。掛け算回路６０Ｂは掛け算回路２０Ｂの出力
信号と、高周波正弦波信号を９０度位相シフトして得ら
れた高周波余弦波信号との掛け算の結果、すなわち積を
端子９ｃ，９ｄに出力する。
【００５４】第２の系の出力を得る端子９ｃ，９ｄを第
１の系の出力を得る端子９ａ，９ｂに接続することによ
って、掛け算回路６０と掛け算回路６０Ｂの出力信号は
加算される。加算された出力信号は、トランジスタ６１
と定電流源６３およびトランジスタ６２と定電流源６４
からなる２つのエミッタ・フォロワを経て、出力端子２
ａ，２ｂに出力される。
【００５５】図８は、図７の回路の各部波形を図６と同
じ条件、すなわち、発振器１８の周波数を１ＧＨｚとし
てシミュレーションにより求めた波形図である。時間軸
には５ｎｓ間隔の目盛が付されている。電圧軸は任意目
盛である。
【００５６】（ａ）は端子１ａ，１ｂの間の差動入力波
形、（ｂ）は掛け算回路２０の出力を得る端子４ａ，４
ｂの間の電圧波形、（ｃ）は掛け算回路２０Ｂの出力を
得る端子４ｃ，４ｄの間の電圧波形、（ｄ）は掛け算回
路６０の出力を得る端子９ａ，９ｂの間の電圧波形（た
だし、第２の系の掛け算回路６０Ｂの出力を零とした場
合の第１の系の掛け算回路６０の単独の出力波形）、
（ｅ）は掛け算回路６０Ｂの出力を得る端子９ｃ，９ｄ
の間の電圧波形（ただし、第１の系の掛け算回路６０の
出力を零とした場合の第２の系の掛け算回路６０Ｂの単
独の出力波形）、（ｆ）は（ｄ）および（ｅ）の波形を
加算して得られる出力端子２ａ，２ｂの差動出力波形で
ある。
【００５７】（ａ）から（ｆ）の波形の電圧（Ｅa から
Ｅf ）は数式を用いて以下のように表現される。 Ｅa ＝ｆ(t) （５） Ｅb ＝Ｅa × sin（ωｔ）＝ｆ(t) sin（ωｔ） （６） Ｅc ＝Ｅa × cos（ωｔ）＝ｆ(t) cos（ωｔ） （７） Ｅd ＝Ｅb × sin（ωｔ）＝ｆ(t) sin2（ωｔ） （８） Ｅe ＝Ｅc × cos（ωｔ）＝ｆ(t) cos2（ωｔ） （９） Ｅf ＝ｆ(t)×（sin2（ωｔ）＋cos2（ωｔ））＝ｆ(t) （１０）
【００５８】式（１０）は式（５）の入力波形を再現す
るものであり、高周波成分を含んではいないから、ロー
パス・フィルタ６７，６８は不要である。実際の回路で
は有限な周波数帯域幅と回路の非線形性によって、
（ｆ）の波形には若干の雑音成分が含まれるが、雑音成
分が問題になる場合には図１の場合と同様にローパス・
フィルタ６７，６８を追加すれば、雑音成分を除去して
希望する信号成分ｆ(t)のみを取り出すことができる。
この場合、図１で用いたローパス・フィルタ６７，６８
に比較して信号成分ｆ(t)に影響の少ない遮断特性の緩
やかなローパス・フィルタを用いることができる。
【００５９】
【実施例２】図９には本発明の実施例２の要部の回路図
が示されている。図１に対応するものについては同じ記
号を付してあるので、図１と異なる点について説明す
る。図９においては掛け算回路２０と掛け算回路６０は
コンデンサ１０１，１０２で接続されている。また、発
振器１８と平衡・不平衡用の変換トランス１６の間はコ
ンデンサ１０３で接続されている。さらに、コンデンサ
１０１，１０２，１０３の容量は、発振器１８の周波数
の信号は減衰せずに通過する範囲でできるだけ小さく設
定する。この場合は、コンデンサ１０１，１０２，１０
３の低減遮断周波数以下の信号に対して絶縁が行われる
のは明らかであろう。また、この回路は図７に示した実
施例１にも適用が可能であることも明らかであろう。
【００６０】
【実施例３】図１０には本発明の実施例３の要部の回路
図が示されている。図１に対応するものについては同じ
記号を付してあるので、図１と異なる点について説明す
る。図１０においては掛け算回路２０と掛け算回路６０
はアンテナ１２１，１２４と１２２，１２５の２組のペ
アで接続されている。また、発振器１８と平衡・不平衡
用の変換トランス１６の間はアンテナ１２６，１２３の
ペアで接続されている。このように構成すれば絶縁距離
を大きく取れるため絶縁耐圧が向上することは明らかあ
ろう。また、この回路は図７に示した実施例１にも適用
が可能であることも明らかであろう。
【００６１】
【実施例４】図１１には本発明の実施例４の要部の回路
図が示されている。図１に対応するものについては同じ
記号を付してあるので、図１と異なる点について説明す
る。図１１においては掛け算回路２０の出力は、エミッ
タ・フォロワをなすトランジスタ２１，２２を介して送
光駆動器１３１，１３２に送られ、発光素子１３６，１
３７から光信号となって、光ファイバ１５６，１５７に
より、それぞれ受光素子１４６，１４７に送られる。受
光素子１４６，１４７で受けた信号は受光増幅器１４
１，１４２で増幅されて、掛け算回路６０の端子６ａ，
６ｂに印加される。
【００６２】一方、発振器１８の出力である高周波正弦
波信号は送光駆動器１３４に印加され、発光素子１３９
から光信号となって光ファイバ１５９により受光素子１
４９に送られる。受光素子１４９で受けた信号は受光増
幅器１４４で増幅されて、平衡・不平衡用の変換トラン
ス１６に印加される。
【００６３】
【実施例５】図１２には本発明の実施例５の要部の回路
図が示されている。図１に対応するものについては同じ
記号を付してあるので、図１と異なる点について説明す
る。図１２においては掛け算回路２０の出力は、エミッ
タ・フォロワをなすトランジスタ２１，２２を介して送
光駆動器１３１，１３２に送られ、発光素子１３６，１
３７から光信号となって、空間伝送により、それぞれ受
光素子１４６，１４７に送られる。受光素子１４６，１
４７で受けた信号は受光増幅器１４１，１４２で増幅さ
れて、掛け算回路６０の端子６ａ，６ｂに印加される。
【００６４】一方、発振器１８の出力である高周波正弦
波信号は送光駆動器１３４に印加され、発光素子１３９
から光信号となって空間伝送により受光素子１４９に送
られる。受光素子１４９で受けた信号は受光増幅器１４
４で増幅されて、平衡・不平衡用の変換トランス１６に
印加される。
【００６５】
【発明の効果】以上、述べたように本発明によるなら
ば、モノリシックＩＣ化に適したギルバート型の掛け算
回路を基本とした簡単な回路構成によって、フローティ
ング側の直流から百メガヘルツ（ＭＨｚ）以上の広帯域
にわたるアナログ信号の復元を行うことが可能となっ
た。また、本発明の回路は小型化、広帯域化の障害にな
っていた低周波用の大きなコアを使わずに小型のトラン
スで構成できるので、小型化・広帯域化に適するという
利点を有する。また、低域と高域を別々の素子で絶縁
し、それぞれの周波数特性をクロスオーバさせる従来の
方式（文献１）で問題になる、クロスオーバ歪みの発生
がない利点を有する。さらに、たとえば１ＧＨｚ〜２Ｇ
Ｈｚの無線周波数で変調を行えば、アンテナ間隔での絶
縁が行え、また光信号を用いることによっても広帯域で
非常に高耐圧のアナログ信号絶縁が実現できる。したが
って本発明の効果は極めて大きい。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す回路図である。
【図２】図１の原理を示すための各部の波形を示す波形
図である。
【図３】図１の構成要素の１つである発振器の回路構成
図である。
【図４】図１の構成要素の１つであるフローティング側
の掛け算回路をギルバート型掛け算回路で実施した場合
の回路図である。
【図５】図１の構成要素の１つであるノンフローティン
グ側の掛け算回路をギルバート型掛け算回路で実施した
場合の回路図である。
【図６】図１のステップ入力に対する各部の波形をシミ
ュレーションにより求めた波形図である。
【図７】本発明の実施例１を示す回路図である。
【図８】図７のステップ入力に対する各部の波形をシミ
ュレーションにより求めた波形図である。
【図９】本発明の実施例２の要部を示す回路図である。
【図１０】本発明の実施例３の要部を示す回路図であ
る。
【図１１】本発明の実施例４の要部を示す回路図であ
る。
【図１２】本発明の実施例５の要部を示す回路図であ
る。
【図１３】従来例を示す回路図である。
【図１４】図１３の各部の波形を示す波形図である。
【符号の説明】
１，１ａ，１ｂ 入力端子 ２，２ａ，２ｂ 出力端子 ３ａ〜ｄ，４ａ〜ｄ，６ａ〜ｄ，８ａ〜ｄ，９ａ〜ｄ
端子 １１，１２ 絶縁トランス １８，１８Ｂ 発振器 １６，１７ 変換トランス １９ 端子 ２０ 掛け算回路 ２１，２２ トランジスタ ２３，２４ 定電流源 ２５ 移相器 ３１〜３８ トランジスタ ４１〜４７ 抵抗 ６０ 掛け算回路 ６１，６２ トランジスタ ６３，６４ 定電流源 ６５ 移相器 ６７，６８ ローパス・フィルタ（ＬＰＦ） ７１〜７８ トランジスタ ８１〜８７ 抵抗 ９０ 基準発振器 ９１ 位相差検出器 ９２ チャージ・ポンプ ９３ ループ・フィルタ ９４ 電圧制御発振器 ９５ プリスケーラ ９６ バッファ ９７ フィルタ １０１〜１０３ コンデンサ １１１，１１２ 抵抗 １２１〜１２６ アンテナ １３１，１３２，１３４ 送光駆動器 １３６，１３７，１３９ 発光素子 １４１，１４２，１４４ 受光増幅器 １４６，１４７，１４９ 受光素子 １５６，１５７，１５９ 光ファイバ ２０１ 入力バッファ ２０２ 変調器 ２０３ 復調器 ２０４ ローパス・フィルタ ２０５ 出力バッファ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 フローティング側のアナログ入力信号と
    フローティング側の高周波正弦波信号を掛け算して、フ
    ローティング側の掛け算の結果を得るためのフローティ
    ング側の掛け算手段（２０）と、 フローティング側とノンフローティング側とを絶縁しつ
    つ、前記フローティング側の掛け算の結果をノンフロー
    ティング側の入力信号とするための入力信号用絶縁手段
    （１１，１０１，１０２，１２１，１２２，１２４，１
    ２５，１３１，１３６，１５６，１４６，１４１，１３
    ２，１３７，１５７，１４７，１４２）と、 前記ノンフローティング側の入力信号とノンフローティ
    ング側の高周波正弦波信号を掛け算して、ノンフローテ
    ィング側の掛け算の結果を得るためのノンフローティン
    グ側の掛け算手段（６０）と、 前記ノンフローティング側の掛け算結果から高周波成分
    を除去して前記フローティング側のアナログ入力信号を
    復元するためのローパス・フィルタ（６７，６８）と、 高周波正弦波信号を発振するための発振手段（１８）
    と、 前記発振手段（１８）からの高周波正弦波信号を前記フ
    ローティング側の高周波正弦波信号および前記ノンフロ
    ーティング側の高周波正弦波信号として得るべく、フロ
    ーティング側をノンフローティング側に対して絶縁する
    ための高周波正弦波用絶縁手段（１２，１０３，１２
    ６，１２３，１３４，１３９，１５９，１４９，１４
    ４）とを含む広帯域アナログ絶縁回路。
  2. 【請求項２】 前記フローティング側の掛け算手段（２
    ０）および前記ノンフローティング側の掛け算手段（６
    ０）が、ギルバート型の掛け算回路で構成されている請
    求項１の広帯域アナログ絶縁回路。
  3. 【請求項３】 前記入力信号用絶縁手段および前記高周
    波正弦波用絶縁手段が、それぞれ絶縁トランス（１１，
    １２）で構成されている請求項１の広帯域アナログ絶縁
    回路。
  4. 【請求項４】 前記入力信号用絶縁手段および前記高周
    波正弦波用絶縁手段が、それぞれコンデンサ（１０１，
    １０２，１０３）で構成されている請求項１の広帯域ア
    ナログ絶縁回路。
  5. 【請求項５】 前記入力信号用絶縁手段および前記高周
    波正弦波用絶縁手段が、それぞれ対向するアンテナ（１
    ２１，１２４，１２２，１２５，１２６，１２３）で構
    成されている請求項１の広帯域アナログ絶縁回路。
  6. 【請求項６】 前記入力信号用絶縁手段および前記高周
    波正弦波用絶縁手段が、それぞれ光ファイバ（１５６，
    １５７，１５９）を挿んで対向して送光し受光する光フ
    ァイバによる送受光手段（１３１，１３６，１５６，１
    ４６，１４１，１３２，１３７，１５７，１４７，１４
    ２，１３４，１３９，１５９，１４９，１４４）で構成
    されている請求項１の広帯域アナログ絶縁回路。
  7. 【請求項７】 前記入力信号用絶縁手段および前記高周
    波正弦波用絶縁手段が、それぞれ空間を挿んで対向して
    送光し受光する空間による送受光手段（１３１，１３
    ６，１４６，１４１，１３２，１３７，１４７，１４
    ２，１３４，１３９，１４９，１４４）で構成されてい
    る請求項１の広帯域アナログ絶縁回路。
  8. 【請求項８】 フローティング側のアナログ入力信号と
    フローティング側の高周波正弦波信号を掛け算して、フ
    ローティング側の第１の掛け算の結果を得るためのフロ
    ーティング側の第１の掛け算手段（２０）と、 フローティング側とノンフローティング側とを絶縁しつ
    つ、前記フローティング側の第１の掛け算の結果をノン
    フローティング側の第１の入力信号とするための第１の
    入力信号用絶縁手段（１１，１０１，１０２，１２１，
    １２２，１２４，１２５，１３１，１３６，１５６，１
    ４６，１４１，１３２，１３７，１５７，１４７，１４
    ２）と、 前記ノンフローティング側の第１の入力信号とノンフロ
    ーティング側の高周波正弦波信号を掛け算して、ノンフ
    ローティング側の第１の掛け算の結果を得るためのノン
    フローティング側の第１の掛け算手段（６０）と、 前記フローティング側のアナログ入力信号とフローティ
    ング側の高周波余弦波信号を掛け算して、フローティン
    グ側の第２の掛け算の結果を得るためのフローティング
    側の第２の掛け算手段（２０Ｂ）と、 フローティング側とノンフローティング側とを絶縁しつ
    つ、前記フローティング側の第２の掛け算の結果をノン
    フローティング側の第２の入力信号とするための第２の
    入力信号用絶縁手段（１１Ｂ，１０１，１０２，１２
    １，１２２，１２４，１２５，１３１，１３６，１５
    ６，１４６，１４１，１３２，１３７，１５７，１４
    ７，１４２）と、 前記ノンフローティング側の第２の入力信号とノンフロ
    ーティング側の高周波余弦波信号を掛け算して、ノンフ
    ローティング側の第２の掛け算の結果を得るためのノン
    フローティング側の第２の掛け算手段（６０Ｂ）と、 高周波正弦波信号を発振するための発振手段（１８）
    と、 前記発振手段（１８）からの高周波正弦波信号を前記フ
    ローティング側の高周波正弦波信号と前記ノンフローテ
    ィング側の高周波正弦波信号および前記フローティング
    側の高周波余弦波信号と前記ノンフローティング側の高
    周波余弦波信号として得るべく、フローティング側をノ
    ンフローティング側に対して絶縁するための高周波正弦
    波用絶縁手段（１２，２５，６５，１０３，１２６，１
    ２３，１３４，１３９，１５９，１４９，１４４）とを
    含む広帯域アナログ絶縁回路。
  9. 【請求項９】 前記フローティング側の第１および第２
    の掛け算手段（２０，２０Ｂ）および前記ノンフローテ
    ィング側の第１および第２の掛け算手段（６０，６０
    Ｂ）が、ギルバート型の掛け算回路で構成されている請
    求項８の広帯域アナログ絶縁回路。
  10. 【請求項１０】 前記第１および第２の入力信号用絶縁
    手段および前記高周波正弦波用絶縁手段が、それぞれ絶
    縁トランス（１１，１１Ｂ，１２）で構成されている請
    求項８の広帯域アナログ絶縁回路。
  11. 【請求項１１】 前記第１および第２の入力信号用絶縁
    手段および前記高周波正弦波用絶縁手段が、それぞれコ
    ンデンサ（１０１，１０２，１０３）で構成されている
    請求項８の広帯域アナログ絶縁回路。
  12. 【請求項１２】 前記第１および第２の入力信号用絶縁
    手段および前記高周波正弦波用絶縁手段が、それぞれ対
    向するアンテナ（１２１，１２４，１２２，１２５，１
    ２６，１２３）で構成されている請求項８の広帯域アナ
    ログ絶縁回路。
  13. 【請求項１３】 前記第１および第２の入力信号用絶縁
    手段および前記高周波正弦波用絶縁手段が、それぞれ光
    ファイバ（１５６，１５７，１５９）を挿んで対向して
    送光し受光する光ファイバによる送受光手段（１３１，
    １３６，１５６，１４６，１４１，１３２，１３７，１
    ５７，１４７，１４２，１３４，１３９，１５９，１４
    ９，１４４）で構成されている請求項８の広帯域アナロ
    グ絶縁回路。
  14. 【請求項１４】 前記第１および第２の入力信号用絶縁
    手段および前記高周波正弦波用絶縁手段が、それぞれ空
    間を挿んで対抗して送光し受光する空間による送受光手
    段（１３１，１３６，１４６，１４１，１３２，１３
    ７，１４７，１４２，１３４，１３９，１４９，１４
    ４）で構成されている請求項８の広帯域アナログ絶縁回
    路。
JP9247687A 1997-08-28 1997-08-28 広帯域アナログ絶縁回路 Pending JPH1172515A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9247687A JPH1172515A (ja) 1997-08-28 1997-08-28 広帯域アナログ絶縁回路
US09/090,235 US5966297A (en) 1997-08-28 1998-06-04 Large bandwidth analog isolation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9247687A JPH1172515A (ja) 1997-08-28 1997-08-28 広帯域アナログ絶縁回路

Publications (1)

Publication Number Publication Date
JPH1172515A true JPH1172515A (ja) 1999-03-16

Family

ID=17167157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9247687A Pending JPH1172515A (ja) 1997-08-28 1997-08-28 広帯域アナログ絶縁回路

Country Status (2)

Country Link
US (1) US5966297A (ja)
JP (1) JPH1172515A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008064519A (ja) * 2006-09-06 2008-03-21 Hitachi Vehicle Energy Ltd 総電池電圧検出装置
JP2016040864A (ja) * 2014-08-12 2016-03-24 横河電機株式会社 信号伝送装置
JP2019039904A (ja) * 2017-06-23 2019-03-14 テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． アイソレーション装置及び方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061863A1 (en) * 2000-02-17 2001-08-23 Analog Devices, Inc. Isolation system with analog communication across an isolation barrier
US7015955B2 (en) * 2000-12-22 2006-03-21 Eastman Kodak Company Camera having verification display with viewer adaptation compensation for reference illuminants and method
US6989859B2 (en) * 2000-12-22 2006-01-24 Eastman Kodak Company Camera having user interface ambient sensor viewer adaptation compensation and method
US7301568B2 (en) * 2002-08-07 2007-11-27 Smith Craig M Cameras, other imaging devices, and methods having non-uniform image remapping using a small data-set of distortion vectors
ITTO20030578A1 (it) * 2003-07-25 2005-01-26 St Microelectronics Srl Convertitore push-pull, in particolare per
US6927616B2 (en) * 2003-10-31 2005-08-09 International Business Machines Corporation Integrated circuit and method for interfacing two voltage domains using a transformer
US7839011B2 (en) * 2007-02-09 2010-11-23 Siemens Medical Solutions Usa, Inc. Method and apparatus for signal transmission with isolation in medical devices
US7852017B1 (en) 2007-03-12 2010-12-14 Cirrus Logic, Inc. Ballast for light emitting diode light sources
US7667408B2 (en) * 2007-03-12 2010-02-23 Cirrus Logic, Inc. Lighting system with lighting dimmer output mapping
US8018171B1 (en) 2007-03-12 2011-09-13 Cirrus Logic, Inc. Multi-function duty cycle modifier
US20080224631A1 (en) * 2007-03-12 2008-09-18 Melanson John L Color variations in a dimmable lighting device with stable color temperature light sources
US8076920B1 (en) 2007-03-12 2011-12-13 Cirrus Logic, Inc. Switching power converter and control system
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
JP4985024B2 (ja) * 2007-03-28 2012-07-25 富士ゼロックス株式会社 粉体搬送用回転体及びトナーカートリッジ
US7554473B2 (en) 2007-05-02 2009-06-30 Cirrus Logic, Inc. Control system using a nonlinear delta-sigma modulator with nonlinear process modeling
US8102127B2 (en) 2007-06-24 2012-01-24 Cirrus Logic, Inc. Hybrid gas discharge lamp-LED lighting system
US7804697B2 (en) 2007-12-11 2010-09-28 Cirrus Logic, Inc. History-independent noise-immune modulated transformer-coupled gate control signaling method and apparatus
US7656687B2 (en) * 2007-12-11 2010-02-02 Cirrus Logic, Inc. Modulated transformer-coupled gate control signaling method and apparatus
US8576589B2 (en) * 2008-01-30 2013-11-05 Cirrus Logic, Inc. Switch state controller with a sense current generated operating voltage
US7755525B2 (en) * 2008-01-30 2010-07-13 Cirrus Logic, Inc. Delta sigma modulator with unavailable output values
US8008898B2 (en) 2008-01-30 2011-08-30 Cirrus Logic, Inc. Switching regulator with boosted auxiliary winding supply
US8022683B2 (en) * 2008-01-30 2011-09-20 Cirrus Logic, Inc. Powering a power supply integrated circuit with sense current
US7759881B1 (en) 2008-03-31 2010-07-20 Cirrus Logic, Inc. LED lighting system with a multiple mode current control dimming strategy
US8008902B2 (en) 2008-06-25 2011-08-30 Cirrus Logic, Inc. Hysteretic buck converter having dynamic thresholds
US8344707B2 (en) * 2008-07-25 2013-01-01 Cirrus Logic, Inc. Current sensing in a switching power converter
US8212491B2 (en) * 2008-07-25 2012-07-03 Cirrus Logic, Inc. Switching power converter control with triac-based leading edge dimmer compatibility
US8279628B2 (en) 2008-07-25 2012-10-02 Cirrus Logic, Inc. Audible noise suppression in a resonant switching power converter
US8487546B2 (en) 2008-08-29 2013-07-16 Cirrus Logic, Inc. LED lighting system with accurate current control
US8179110B2 (en) * 2008-09-30 2012-05-15 Cirrus Logic Inc. Adjustable constant current source with continuous conduction mode (“CCM”) and discontinuous conduction mode (“DCM”) operation
US8222872B1 (en) 2008-09-30 2012-07-17 Cirrus Logic, Inc. Switching power converter with selectable mode auxiliary power supply
US8288954B2 (en) 2008-12-07 2012-10-16 Cirrus Logic, Inc. Primary-side based control of secondary-side current for a transformer
US8299722B2 (en) * 2008-12-12 2012-10-30 Cirrus Logic, Inc. Time division light output sensing and brightness adjustment for different spectra of light emitting diodes
US8362707B2 (en) 2008-12-12 2013-01-29 Cirrus Logic, Inc. Light emitting diode based lighting system with time division ambient light feedback response
US7994863B2 (en) * 2008-12-31 2011-08-09 Cirrus Logic, Inc. Electronic system having common mode voltage range enhancement
US8482223B2 (en) * 2009-04-30 2013-07-09 Cirrus Logic, Inc. Calibration of lamps
US8248145B2 (en) * 2009-06-30 2012-08-21 Cirrus Logic, Inc. Cascode configured switching using at least one low breakdown voltage internal, integrated circuit switch to control at least one high breakdown voltage external switch
US8963535B1 (en) 2009-06-30 2015-02-24 Cirrus Logic, Inc. Switch controlled current sensing using a hall effect sensor
US8212493B2 (en) 2009-06-30 2012-07-03 Cirrus Logic, Inc. Low energy transfer mode for auxiliary power supply operation in a cascaded switching power converter
US8198874B2 (en) 2009-06-30 2012-06-12 Cirrus Logic, Inc. Switching power converter with current sensing transformer auxiliary power supply
US9155174B2 (en) * 2009-09-30 2015-10-06 Cirrus Logic, Inc. Phase control dimming compatible lighting systems
US8654483B2 (en) 2009-11-09 2014-02-18 Cirrus Logic, Inc. Power system having voltage-based monitoring for over current protection
US8750002B2 (en) * 2012-06-06 2014-06-10 Power Integrations, Inc. Power limiting by modulating clock
US10051701B2 (en) 2014-07-16 2018-08-14 Philips Lighting Holding B.V. Systems and methods for maintaining dimmer behavior in a low-power lamp assembly

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050028A (en) * 1976-12-10 1977-09-20 Vosteen Robert E High voltage amplifier
US4439821A (en) * 1982-01-29 1984-03-27 Varo, Inc. DC to DC switching regulator with temperature compensated isolated feedback circuitry
US4945464A (en) * 1987-06-15 1990-07-31 Varian Associates, Inc. High voltage DC power supply
US4937468A (en) * 1989-01-09 1990-06-26 Sundstrand Corporation Isolation circuit for pulse waveforms
JPH07245955A (ja) * 1994-03-02 1995-09-19 Yutaka Denki Seisakusho:Kk 力率改善型安定化電源回路および無停電電源回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008064519A (ja) * 2006-09-06 2008-03-21 Hitachi Vehicle Energy Ltd 総電池電圧検出装置
JP4566964B2 (ja) * 2006-09-06 2010-10-20 日立ビークルエナジー株式会社 総電池電圧検出装置
JP2016040864A (ja) * 2014-08-12 2016-03-24 横河電機株式会社 信号伝送装置
JP2019039904A (ja) * 2017-06-23 2019-03-14 テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． アイソレーション装置及び方法

Also Published As

Publication number Publication date
US5966297A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
JPH1172515A (ja) 広帯域アナログ絶縁回路
Hagen Radio-frequency electronics: circuits and applications
EP1432140B1 (en) Transceiver capable of causing series resonance with parasitic capacitance
US3944937A (en) Broad-band signal transmitting device using transformer
JP2018504605A (ja) ロゴスキーコイルセンサ用電子積分器
JPS6126729B2 (ja)
US10715096B1 (en) Capacitance-to-voltage interface circuit
JPH0865248A (ja) アナログ光信号伝送用適応等化器
JP3264071B2 (ja) 耐ノイズ性容量結合座標検出装置及び方法
JP4389344B2 (ja) アナログ絶縁回路
US6738433B1 (en) Quadricorrelator for a demodulator for frequency-modulated signals
US5523693A (en) Balanced signal source
JP3023855B2 (ja) ヒステリシス特性の測定装置
CA1295681C (en) Apparatus for measuring capacitance of a low value three-terminal capacitor with a resonance technique
JP2500943B2 (ja) 電流検出装置
JPS637709B2 (ja)
JP4623008B2 (ja) Ｆｍ検波回路
US3628134A (en) Frequency modulation alignment system
JP2003315395A (ja) ベクトル・ネットワーク・アナライザおよびその位相測定方法
JP2754636B2 (ja) Ｆｍ復調器
CN109921821B (zh) 基于微波或射频无电源宽带载波对消信号检测方法
JPH07234102A (ja) 変位測定装置
US5459417A (en) Apparatus for detecting DC content of an AC waveform
SU1322176A1 (ru) Устройство дл измерени коэффициента гармоник огибающей амплитудно-модулированного сигнала
JPH07283692A (ja) Ａｍ受信機の電子同調回路