JP4386744B2

JP4386744B2 - 共振回路

Info

Publication number: JP4386744B2
Application number: JP2004004066A
Authority: JP
Inventors: 修齊藤; 博文今口; 健狩井
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2004-01-09
Filing date: 2004-01-09
Publication date: 2009-12-16
Anticipated expiration: 2024-01-09
Also published as: JP2005198457A

Description

本発明は、直流電源の両端を、ハイサイドスイッチとローサイドスイッチとの直列回路に接続し、ハイサイドスイッチとローサイドスイッチが交互にオン・オフする共振回路に関するものである。

共振回路について図１に示す。共振回路は、直流電源１の両端を、ハイサイドスイッチ２とローサイドスイッチ３との直列回路に接続し、これらスイッチ２，３のゲート端子に制御回路１０を接続してある。また、ローサイドスイッチ３に並列に、一次・二次間が絶縁されたトランス４の一次巻線５と共振コンデンサ７との直列回路を接続して、ハイサイドスイッチ２とローサイドスイッチ３が交互にオン・オフするように構成してある。共振コンデンサ７と直列に電流検出抵抗８を接続し、この電流検出抵抗８の一端に制御回路１０を接続してある。

従来例に係る制御回路１０を、図６に示してある。この制御回路１０は電流検出抵抗８で検出した共振回路を流れる電流が正の検出レベル以下になったか否かを検出する第一レベル検出回路と、負の検出レベル以上になったか否かを検出する第二レベル検出回路とを備えた位相制御回路１１と、制御用の三角波を発振する発振器１２と、この発振器１２より発振した三角波よりハイサイドスイッチ２及びローサイドスイッチ３のオン・オフをするための制御パルスを形成するパルス形成回路１３とを設けてある。位相制御回路１１を構成する第一及び第二レベル検出回路はそれぞれ比較器６１，６２、ＮＯＴ回路６３，６４、フリップフロップ回路６５，６６、ＡＮＤ回路６７，６８、ＯＲ回路６９、スイッチ７０を備えてある。

第一レベル検出回路を構成する比較器６１の検出端子に電流検出抵抗８を接続し、比較器６１の出力端子はフリップフロップ回路６５のセット端子に接続してある。また、ＮＯＴ回路６３の入力端子はパルス制御回路１３のハイサイド側の出力に接続し、このＮＯＴ回路６３の出力端子はフリップフロップ回路６５のリセット側に接続してある。ＡＮＤ回路６７の入力端子は一方で比較器６１の出力端子と接続し、他方でフリップフロップ回路６５の出力端子に接続してある。

一方、第二レベル検出回路を構成する比較器６２の検出端子に電流検出抵抗８を接続し、比較器６２の出力端子はフリップフロップ回路６６のセット端子に接続してある。また、ＮＯＴ回路６４の入力端子はパルス制御回路１３のローサイド側の出力に接続し、このＮＯＴ回路６４の出力端子はフリップフロップ回路６６のリセット側に接続してある。ＡＮＤ回路６８は一方で比較器６２の出力端子と接続し、他方でフリップフロップ回路６６の出力端子に接続してある。

２つのＡＮＤ回路６７，６８の出力端子はＯＲ回路６９のそれぞれの入力端子に接続してある。このＯＲ回路６９の出力端子はスイッチ７０の制御端子に接続し、発振器１２の発振のタイミングを制御するように構成してある（例えば、特許文献１参照。）。
特開平９−３０８２４３号公報

作用としては、図７のタイミングチャートに示すように、ハイサイドスイッチ２のゲート信号がオンの期間に、電流検出抵抗８を流れる電流が負の電流またはゼロ近くになったことを検出し、ハイサイドスイッチ２のゲートを反転させ、また、ローサイドスイッチ３のゲート信号がオンの期間に、電流検出抵抗８を流れる電流が正の電流またはゼロ近くになったことを検出して、ローサイドスイッチ３のゲートを反転させる。

共振回路は、トランスのインダクタンスとコンデンサのキャパシタンスで決まる共振周波数にできるだけ近いところで動作するのが理想的で、つまり、共振回路を流れる電流の検出レベルをできるだけ零に近づけるのが理想的である。ところが、従来の検出方法では、検出レベルを零に近づけると、ノイズによる誤動作が生じ、また制御回路の応答遅れによる共振はずれを回避できず、共振周波数に近い周波数で動作させることが困難でり、また、共振外れをするとハイサイドスイッチ及びローサイドスイッチはdi/dtモードなどの過大なストレスで破壊する場合があった。

di/dtモードとは、ハーフブリッジ構成の共振回路の時、片方のスイッチのボディーダイオードを電流が流れている期間に他方のスイッチがオンするモードをいう。この時、スイッチのボディーダイオードから急激に電流が引き抜かれることにより、このスイッチやダイオードに過大なストレスが加わり破壊することがある。

di/dtモードでの破壊を防ぐためにはスイッチの片側のボディーダイオードを電流が流れている最中に、他方のスイッチを導通させない(つまり、共振はずれしない)方法が必要である。

本発明は、上記問題に鑑みてなされたものであり、共振はずれが起こった場合に、電源の発振周波数を下げて、di/dtモードでの破壊を防ぐ新規の共振回路を提供する。

上記課題を解決するために、本発明共振回路は、直流電源の両端を、ＭＯＳＦＥＴで構成したハイサイドスイッチとローサイドスイッチとの直列回路に接続し、これらスイッチのゲート端子に制御回路を接続し、前記ローサイドスイッチに並列に、一次・二次間が絶縁されたトランスの一次巻線と共振コンデンサとの直列回路を接続して、前記ハイサイドスイッチとローサイドスイッチが交互にオン・オフする共振回路であって、前記スイッチを流れる電流がこれらスイッチのどちらか一方のボディーダイオードを流れている期間、この電流の流れている方のスイッチのオン状態を保持するように、前記制御回路から発信される信号の切り替えを禁止して、前記スイッチのゲート信号の反転を禁止し、前記スイッチを流れる電流がスイッチのボディーダイオードを流れ終わると前記制御回路から発信される信号を切り替えて、前記スイッチのゲート信号を反転させるように構成してある。

前記制御回路は、前記ハイサイドスイッチ及びローサイドスイッチのオン・オフをする制御パルスを形成するパルス形成手段と、電流検出手段で検出した前記共振回路を流れる電流が検出レベルより大きいか否かを検出し、前記スイッチを流れる電流がこれらスイッチのどちらか一方のボディーダイオードを流れている期間、この電流の流れている方のスイッチのオン状態を保持するように、前記パルス形成手段から発信される信号の切り替えを禁止し、前記スイッチを流れる電流がスイッチのボディーダイオードを流れ終わると前記パルス形成手段から発信される信号を切り替えて、前記スイッチのゲート信号を反転させる位相制御手段とを設けてある。

前記位相制御手段は、前記電流検出手段で検出した前記共振回路を流れる電流とゼロ以上の検出レベルとを比較し、前記検出電流が検出レベルを超えたか否かを検出する第一の比較器と、この第一の比較器の出力端子、及び前記パルス形成手段のハイサイドクロック信号を出力する端子にそれぞれの入力端子が接続する第一のＡＮＤ回路と、前記電流検出手段で検出した前記共振回路を流れる電流とゼロ以下の検出レベルとを比較し、前記検出電流が検出レベルを超えたか否かを検出する第二の比較器と、この第二の比較器の出力端子、及び前記パルス形成手段のローサイドクロック信号を出力する端子にそれぞれの入力端子が接続する第二のＡＮＤ回路とを備え、前記第一のＡＮＤ回路及び第二のＡＮＤ回路の出力端子をＯＲ回路のそれぞれの入力端子に接続し、このＯＲ回路の出力端子を前記パルス形成手段に接続してある。

前記位相制御手段は、前記電流検出手段で検出した前記共振回路を流れる電流と検出レベルとを比較し、前記検出電流が検出レベルを超えたか否かを検出する比較器と、この比較器の出力端子、及び前記パルス形成手段のハイサイドクロック信号を出力する端子にそれぞれの入力端子が接続する第一のＡＮＤ回路と、前記比較器から出力される信号を反転させるＮＯＴ回路と、このＮＯＴ回路の出力端子、及び前記パルス形成手段のローサイドクロック信号を出力する端子にそれぞれの入力端子が接続する第二のＡＮＤ回路とを備え、前記第一のＡＮＤ回路及び第二のＡＮＤ回路の出力端子をＯＲ回路のそれぞれの入力端子に接続し、このＯＲ回路の出力端子を前記パルス形成手段に接続してある。

本発明によれば、共振はずれをした場合であっても、スイッチのドレイン電流がスイッチのボディーダイオードを流れている間、スイッチのゲート信号の反転を禁止し、逆にスイッチのドレイン電流がスイッチのボディーダイオードを流れ終わると、スイッチのゲート信号を反転させるようにしたことで、ボディーダイオードを流れている最中に、他方のスイッチがオンすることがないので、スイッチのdi/dtによる破壊を防止することができる効果がある。

発明を実施するための最良の形態の回路図を図１に示す。図１図示の共振回路は、直流電源１の両端を、ハイサイドスイッチ２とローサイドスイッチ３との直列回路に接続し、これらスイッチ２，３のゲート端子に制御回路１０を接続してある。また、ローサイドスイッチ３に並列に、一次・二次間が絶縁されたトランス４の一次巻線５と共振コンデンサ７との直列回路を接続して、ハイサイドスイッチ２とローサイドスイッチ３が交互にオン・オフするように構成してある。共振コンデンサ７と直列に電流検出抵抗８を接続し、この電流検出抵抗８の一端に制御回路１０を接続してある。

本願発明は、ハイサイドスイッチ２又はローサイドスイッチ３を流れる電流がこれらスイッチ２，３のどちらか一方のボディーダイオードを流れている期間、この電流の流れている方のスイッチ２，３のオン状態を保持するように、制御回路１０から発信される信号の切り替えを禁止して、スイッチ２，３のゲート信号の反転を禁止し、スイッチ２，３を流れる電流がスイッチ２，３のボディーダイオードを流れ終わると制御回路１０から発信される信号を切り替えて、スイッチ２，３のゲート信号を反転させるように構成してあることを特徴とする。この特徴を再現すべく制御回路１０を以下のように構成する。

制御回路１０は、ハイサイドスイッチ２及びローサイドスイッチ３のオン・オフをする制御パルスを形成するパルス形成回路１３を設けてある。また、電流検出抵抗８で検出した共振回路を流れる電流と検出レベルとの大小関係を検出する位相制御回路１１を設けてある。

位相制御回路１１は、スイッチ２，３を流れる電流がこれらスイッチ２，３のどちらか一方のボディーダイオードを流れている期間、この電流の流れている方のスイッチ２，３のオン状態を保持するように、パルス形成回路１３から発信される信号の切り替えを禁止するように構成してある。また、スイッチ２，３を流れる電流がスイッチ２，３のボディーダイオードを流れ終わるとパルス形成回路１３から発信される信号を切り替えて、スイッチ２，３のゲート信号を反転させるように構成してある。

以上のように構成することにより、以下のような作用をする。先ず、ハイサイドスイッチ２がオンしている状態で、ハイサイドスイッチ２のボディーダイオードがオンする。この場合、ハイサイドスイッチ２のゲート信号を反転させて、ローサイドスイッチ３をオンさせると、ハイサイドスイッチ２のdi/dtによる破壊のおそれがある。本発明では、このような状態を位相制御回路１１が検出し、ハイサイドスイッチ２のオン状態を保持するように、パルス形成回路１３から発信される信号の切り替えを禁止する。これにより、ローサイドスイッチ３はオフの状態を保持し、ハイサイドスイッチ２のdi/dtによる破壊を防止することができる。

逆に、ハイサイドスイッチ２を流れる電流がハイサイドスイッチ２のボディーダイオードを流れ終わったことを位相制御回路１１が検出すると、直ちに、パルス形成手段から発信される信号が切り替わり、スイッチ２，３のゲート信号を反転させ、ハイサイドスイッチ２はオフし、ローサイドスイッチ３はオンする。

続いて、ローサイドスイッチ３がオンしている状態で、ローサイドスイッチ３のボディーダイオードがオンする。この場合、ローサイドスイッチ３のゲート信号を反転させて、ハイサイドスイッチ２をオンさせると、ローサイドスイッチ３のdi/dtによる破壊のおそれがある。本発明では、このような状態を位相制御回路１１が検出し、ローサイドスイッチ３のオン状態を保持するように、パルス形成手段から発信される信号の切り替えを禁止する。これにより、ハイサイドスイッチ２はオフの状態を保持し、ローサイドスイッチ３のdi/dtによる破壊を防止することができる。

逆に、ローサイドスイッチ３を流れる電流がローサイドスイッチ３のボディーダイオードを流れ終わったことを位相制御回路１１が検出すると、直ちに、パルス形成手段から発信される信号を切り替わり、スイッチ２，３のゲート信号を反転させ、ローサイドスイッチ３はオフし、ハイサイドスイッチ２はオンする。

以上より、共振はずれをした場合であっても、スイッチ２，３のドレイン電流がスイッチ２，３のボディーダイオードを流れ始めると、スイッチ２，３のゲート信号の反転を禁止し、逆にスイッチ２，３のドレイン電流がスイッチ２，３のボディーダイオードを流れ終わると、スイッチ２，３のゲート信号を反転させるようにしたことで、スイッチ２，３のボディーダイオードを流れている最中に、他方のスイッチ２，３がオンすることがないので、スイッチ２，３のdi/dtによる破壊を防止することができる。

図２に本発明共振回路に係る制御回路１０の第一実施例の回路図を示す。この制御回路１０は、位相制御回路１１と発振器１２とパルス形成回路１３とを備えてある。位相制御回路１１は第一レベル検出手段と第二レベル検出手段とを備えてある。第一レベル検出手段は、ハイサイドスイッチ２のオン期間を制御する手段である。また、第二レベル検出手段は、ローサイドスイッチ３のオン期間を制御する手段である。パルス形成回路１３は、発振器１２で発振する三角波からハイサイドスイッチ２及びローサイドスイッチ３のオン・オフをするための制御パルスを形成する回路である。

位相制御回路１１に係る第一レベル検出手段は、ハイサイドスイッチ２のオン期間を制御する手段である。この第一レベル検出手段は、比較器２１とＡＮＤ回路２４とを備えてある。比較器２１は、電流検出抵抗８で検出した電流と正の検出レベルとを比較し、検出電流が検出レベルより大きいか否かを検出し、検出電流が検出レベルより小さい場合にオンするものである。ＡＮＤ回路２４の入力端子は、パルス形成回路１３のハイサイド側の出力と比較器２１の出力端子に接続し、ハイサイド側のクロック信号と比較器２１の出力信号が共にオンした場合に出力する回路である。このＡＮＤ回路２４の出力端子をＯＲ回路２６の入力端子に接続してある。

位相制御回路１１に係る第二レベル検出手段は、ローサイドスイッチ３のオン期間を制御する手段である。この第二レベル検出手段は、比較器２２とＡＮＤ回路２５とを備えてある。比較器２２は、電流検出抵抗８で検出した電流と負の検出レベルとを比較し、検出電流が検出レベルより大きいか否かを検出し、検出電流が検出レベルより大きい場合にオンするものである。ＡＮＤ回路２５の入力端子は、パルス形成回路１３のローサイド側の出力と比較器２２の出力端子に接続し、ローサイド側のクロック信号と比較器２２の出力信号が共にオンした場合に出力する回路である。このＡＮＤ回路２５の出力端子をＯＲ回路２６の入力端子に接続してある。

ＯＲ回路２６の出力端子をパルス形成回路１３に接続し、このＯＲ回路２６に接続するＡＮＤ回路２４，２５のいずれかの出力信号がオンしている場合にパルス形成回路１３に信号を発信するようにしてある。

発振器１２はフォトトランジスタ３１を備え、フォトトランジスタ３１は直流電源端子とグランドとの間にトランジスタ３３とを介して接続してある。このトランジスタ３３とは別にトランジスタ３４を備えてあり、このトランジスタ３４のエミッタを電源端子に接続し、コレクタは三角波発生用のコンデンサ３５を介してグランドに接続してある。フォトトランジスタ３１と並列に抵抗３２を接続してある。

パルス形成回路１３は比較器４１と、ＯＲ回路４２と、フリップフロップ回路４４と、ＡＮＤ回路４５，４６と、ＮＯＴ回路４８と、スイッチ４９を備え、発振器１２に比較器４１の検出端子を接続してある。この比較器４１の検出端子にはスイッチ４３を接続してあり、このスイッチ４３は電位差が異なる基準電圧部Ｖ１，Ｖ２をそれぞれ接続してある。比較器４１の出力端子にはＯＲ回路４２の入力端子を接続してある。このＯＲ回路４２の他方の入力端子には、位相制御回路１１に設けたＯＲ回路２６の出力端子に接続してある。

ＯＲ回路４２の出力端子は、ＮＯＴ回路４８の入力端子、フロップフリップ回路４４のトリガ端子、及びスイッチ４３の制御端子に接続してある。また、ＮＯＴ回路４８の出力端子はスイッチ４９のベースに接続してある。このスイッチ４９のコレクタは電流源４０を介して比較器４１の基準端子に接続してある。また、ＯＲ回路４２の出力端子はＡＮＤ回路４５，４６の一方の入力端子に接続してある。第一のＡＮＤ回路４５の他方の端子にはフリップフロップ回路４４の出力端子を接続し、第二のＡＮＤ回路４６の他方の端子にはフリップフロップ回路４４の位相反転出力端子を接続してある。第一のＡＮＤ回路４５の出力端子にはレベルシフト回路９を介してハイサイドスイッチ２を接続し、第二のＡＮＤ回路４６の出力端子にはローサイドスイッチ３を接続してある。

以上のように構成してある共振回路は以下のように作用する。この共振回路のタイミングチャートを図３に示す。先ず、ハイサイドスイッチ２がオンし、電流検出抵抗８にＥ１以下の電流が流れると、比較器２１がオンし、この信号がＡＮＤ回路２４に送信され、ＡＮＤ回路２４がオンする。これにより、ハイサイドスイッチ２のボディーダイオードを流れている期間、クロック信号の切り替えを禁止して、スイッチ２，３のゲート信号の反転を禁止し、ハイサイドスイッチ２のオン状態を保持する。よって、ハイサイドスイッチ２のボディーダイオードを流れている最中に、ローサイドスイッチ３のスイッチがオンすることがないので、ハイサイドスイッチ２のdi/dtによる破壊を防止することができる。

一方、ローサイドスイッチ３がオンすると、電流検出抵抗８にはハイサイドスイッチ２がオンした場合と逆の電流が流れる。先ず、ローサイドスイッチ３がオンし、電流検出抵抗８にＥ２以上の電流が流れると、比較器２２がオンし、この信号がＡＮＤ回路２５に送信され、ＡＮＤ回路２５がオンする。これにより、ローサイドスイッチ３のボディーダイオードを流れている期間、クロック信号の切り替えを禁止して、スイッチ２，３のゲート信号の反転を禁止し、ローサイドスイッチ３のオン状態を保持する。よって、ローサイドスイッチ３のボディーダイオードを流れている最中に、ハイサイドスイッチ２のスイッチがオンすることがないので、ローサイドスイッチ３のdi/dtによる破壊を防止することができる。

なお、本実施例に示した制御回路１０は集積回路で一回路として組み込むことが可能である。

図４に本発明共振回路に係る制御回路１０の第二実施例の回路図を示す。この制御回路１０は、位相制御回路１１と発振器１２とパルス形成回路１３とを備えてある。先ず、この実施例では、位相制御回路１１の構成が前記実施例と異なり、２つの検出レベルを等しくし（例えば、検出レベルをゼロに設定し）、単純に比較器２１で共振回路を流れる電流の方向を検出する。ハイサイドスイッチ２がオンしている場合と、ローサイドスイッチ３がオンしている場合とでは、電流の方向が逆になるため、ＡＮＤ回路２４の入力には比較器２１の出力を直接に接続し、ＡＮＤ回路２５の入力にはＮＯＴ回路２３を介して比較器２１の出力を接続する。具体的構成については以下の通りである。

位相制御回路１１は、比較器２１とＮＯＴ回路２３とＡＮＤ回路２４，２５とを備えてある。比較器２１は、電流検出抵抗８で検出した電流はハイサイドスイッチ２のボディーダイオードに流れたものか否かと、またローサイドスイッチ３のボディーダイオードに流れたものか否かとを検出するものである。この比較器２１の出力端子はＡＮＤ回路２４の入力端子に接続してあり、ハイサイドスイッチ２のボディーダイオードに電流が流れると比較器２１から信号がＡＮＤ回路２４に発信する。このＡＮＤ回路２４の入力端子は、パルス形成回路１３のハイサイド側の出力端子に接続し、ハイサイド側のクロック信号と比較器２１の出力信号が共にオンした場合に、ＡＮＤ回路２４は出力する回路である。このＡＮＤ回路２４の出力端子をＯＲ回路２６の入力端子に接続してある。

比較器２１の出力端子はＮＯＴ回路２３に接続し、信号を反転させる。即ち、このＮＯＴ回路２３は、ローサイドスイッチ３のボディーダイオードに電流が流れると信号が発信する。このＮＯＴ回路２３の出力端子はＡＮＤ回路２５の入力端子に接続してある。このＡＮＤ回路２５の入力端子は、パルス形成回路１３のローサイド側の出力端子に接続し、ローサイド側のクロック信号とＮＯＴ回路２３からの出力信号が共にオンした場合に、ＡＮＤ回路２５は出力する回路である。このＡＮＤ回路２５の出力端子をＯＲ回路２６の入力端子に接続してある。

ＯＲ回路４２の出力端子は、ＮＯＴ回路４８の入力端子、フロップフリップ回路４４のトリガ端子、及びスイッチ４３の制御端子に接続してある。また、ＮＯＴ回路４８の出力端子はスイッチ４９のベースに接続してある。このスイッチ４９のコレクタは電流源４０を介して比較器４１の基準端子に接続してある。また、ＯＲ回路４２の出力端子はＡＮＤ回路４５，４６の一方の端子に接続してある。第一のＡＮＤ回路４５の他方の端子にはフリップフロップ回路４４の出力端子を接続し、第二のＡＮＤ回路４６の他方の端子にはフリップフロップ回路４４の位相反転出力端子を接続してある。第一のＡＮＤ回路４５の出力端子にはレベルシフト回路９を介してハイサイドスイッチ２を接続し、第二のＡＮＤ回路４６の出力端子にはローサイドスイッチ３を接続してある。

以上のように構成してある共振回路は以下のように作用する。この共振回路のタイミングチャートを図３に示す。先ず、ハイサイドスイッチ２がオンし、電流検出抵抗８にハイサイドスイッチ２のボディーダイオードに電流が流れると、この比較器２１の信号がＡＮＤ回路２４に送信され、ＡＮＤ回路２４がオンする。これにより、ハイサイドスイッチ２のボディーダイオードを流れている期間、クロック信号の切り替えを禁止して、スイッチ２，３のゲート信号の反転を禁止し、ハイサイドスイッチ２のオン状態を保持する。よって、ハイサイドスイッチ２のボディーダイオードを流れている最中に、ローサイドスイッチ３のスイッチがオンすることがないので、ハイサイドスイッチ２のdi/dtによる破壊を防止することができる。

一方、ローサイドスイッチ３がオンすると、電流検出抵抗８にはハイサイドスイッチ２がオンした場合と逆の電流が流れる。先ず、ローサイドスイッチ３がオンし、ローサイドスイッチ３のボディーダイオードに電流が流れると、比較器２２はオフし、ＮＯＴ回路２３がオンする。これによりＮＯＴ回路２３の信号がＡＮＤ回路２５に送信され、ＡＮＤ回路２５がオンする。これにより、ローサイドスイッチ３のボディーダイオードを流れている期間、クロック信号の切り替えを禁止して、スイッチ２，３のゲート信号の反転を禁止し、ローサイドスイッチ３のオン状態を保持する。よって、ローサイドスイッチ３のボディーダイオードを流れている最中に、ハイサイドスイッチ２のスイッチがオンすることがないので、ローサイドスイッチ３のdi/dtによる破壊を防止することができる。

本発明の共振回路は、共振はずれをした場合であっても、スイッチのドレイン電流がスイッチのボディーダイオードを流れ始めると、スイッチのゲート信号の反転を禁止し、逆にスイッチのドレイン電流がスイッチのボディーダイオードを流れ終わると、スイッチのゲート信号を反転させるようにしたことで、ボディーダイオードを流れている最中に、他方のスイッチがオンすることがないので、スイッチのdi/dtによる破壊を防止することができる。

本発明に係る共振回路の回路図である。本発明共振回路に係る第一実施例の要部を示した回路図である。図２図示実施例におけるタイミングチャートである。本発明共振回路に係る第一実施例の要部を示した回路図である。図４図示実施例におけるタイミングチャートである。本発明共振回路における従来例の要部を示した回路図である。図６図示従来例のタイミングチャートである。

符号の説明

１直流電源
２ハイサイドスイッチ
３ローサイドスイッチ
４トランス
５トランス４の一次巻線
６トランス４の二次巻線
７共振コンデンサ
８電流検出抵抗
９レベルシフト回路
１０制御回路
１１位相制御回路
１２発振器
１３パルス形成回路
２１，２２比較器
２３ＮＯＴ回路
２４，２５ＡＮＤ回路
２６ＯＲ回路
３１フォトトランジスタ
３２抵抗
３３，３４トランジスタ
３５三角波発生用コンデンサ
４０電流源
４１比較器
４２ＯＲ回路
４３スイッチ
４４フリップフロップ回路
４５，４６ＡＮＤ回路
４８ＮＯＴ回路
４９スイッチ
６１，６２比較器
６３，６４ＮＯＴ回路
６５，６６フリップフロップ回路
６７，６８ＡＮＤ回路
６９ＯＲ回路
７０スイッチ

Claims

直流電源の両端を、ＭＯＳＦＥＴで構成したハイサイドスイッチとローサイドスイッチとの直列回路に接続し、これらスイッチのゲート端子に制御回路を接続し、前記ローサイドスイッチに並列に、一次・二次間が絶縁されたトランスの一次巻線と共振コンデンサとの直列回路を接続して、前記ハイサイドスイッチとローサイドスイッチが交互にオン・オフする共振回路であって、前記スイッチを流れる電流がこれらスイッチのどちらか一方のボディーダイオードを流れている期間、この電流の流れている方のスイッチのオン状態を保持するように、前記制御回路から発信される信号の切り替えを禁止して、前記スイッチのゲート信号の反転を禁止し、共振はずれを検出した際に、前記スイッチを流れる電流がスイッチのボディーダイオードを流れ終わると前記制御回路から発信される信号を切り替えて、前記スイッチのゲート信号を反転させるように構成してあることを特徴とする共振回路。
前記制御回路は、前記ハイサイドスイッチ及びローサイドスイッチのオン・オフをする制御パルスを形成するパルス形成手段と、電流検出手段で検出した前記共振回路を流れる電流が検出レベルより大きいか否かを検出し、前記スイッチを流れる電流がこれらスイッチのどちらか一方のボディーダイオードを流れている期間、この電流の流れている方のスイッチのオン状態を保持するように、前記パルス形成手段から発信される信号の切り替えを禁止し、共振はずれを検出した際に、前記スイッチを流れる電流がスイッチのボディーダイオードを流れ終わると前記パルス形成手段から発信される信号を切り替えて、前記スイッチのゲート信号を反転させる位相制御手段とを設けてあることを特徴とする請求項１記載の共振回路。
前記位相制御手段は、前記電流検出手段で検出した前記共振回路を流れる電流とゼロ以上の検出レベルとを比較し、前記検出電流が検出レベルを超えたか否かを検出する第一の比較器と、この第一の比較器の出力端子、及び前記パルス形成手段のハイサイドクロック信号を出力する端子にそれぞれの入力端子が接続する第一のＡＮＤ回路と、前記電流検出手段で検出した前記共振回路を流れる電流とゼロ以下の検出レベルとを比較し、前記検出電流が検出レベルを超えたか否かを検出する第二の比較器と、この第二の比較器の出力端子、及び前記パルス形成手段のローサイドクロック信号を出力する端子にそれぞれの入力端子が接続する第二のＡＮＤ回路とを備え、前記第一のＡＮＤ回路及び第二のＡＮＤ回路の出力端子をＯＲ回路のそれぞれの入力端子に接続し、このＯＲ回路の出力端子を前記パルス形成手段に接続してあることを特徴とする請求項２記載の共振回路。
前記位相制御手段は、前記電流検出手段で検出した前記共振回路を流れる電流と検出レベルとを比較し、前記検出電流が検出レベルを超えたか否かを検出する比較器と、この比較器の出力端子、及び前記パルス形成手段のハイサイドクロック信号を出力する端子にそれぞれの入力端子が接続する第一のＡＮＤ回路と、前記比較器から出力される信号を反転させるＮＯＴ回路と、このＮＯＴ回路の出力端子、及び前記パルス形成手段のローサイドクロック信号を出力する端子にそれぞれの入力端子が接続する第二のＡＮＤ回路とを備え、前記第一のＡＮＤ回路及び第二のＡＮＤ回路の出力端子をＯＲ回路のそれぞれの入力端子に接続し、このＯＲ回路の出力端子を前記パルス形成手段に接続してあることを特徴とする請求項２記載の共振回路。