JP4384742B2 - Semiconductor wafer lapping apparatus and lapping method - Google Patents
Semiconductor wafer lapping apparatus and lapping method Download PDFInfo
- Publication number
- JP4384742B2 JP4384742B2 JP32583098A JP32583098A JP4384742B2 JP 4384742 B2 JP4384742 B2 JP 4384742B2 JP 32583098 A JP32583098 A JP 32583098A JP 32583098 A JP32583098 A JP 32583098A JP 4384742 B2 JP4384742 B2 JP 4384742B2
- Authority
- JP
- Japan
- Prior art keywords
- lapping
- semiconductor wafer
- carrier
- surface plate
- peripheral side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スライスされた半導体ウェーハの切断面を平坦化する半導体ウェーハのラッピング装置及びラッピング方法に関する。
【０００２】
【従来の技術】
インゴットからスライスされた半導体ウェーハは、面取りの後、ラッピングまたは平面研削によりその切断面が整えられる。前記ラッピングは、複数枚の半導体ウェーハを同時に平坦化するバッチ処理であるため効率がよい。ラッピング装置は、環状の上下定盤の中心部に設けられたサンギヤと、前記定盤の外周を取り囲むように設けられたインターナルギヤとの間に複数のキャリヤを配設したものである。キャリアに設けたウェーハ装填穴に半導体ウェーハを装填した上、一般的には互いに反対方向に回転する上定盤と下定盤との間に前記キャリアを挟み込み、サンギヤとインターナルギヤとの回転差によりキャリアを自転させると、上下定盤に対してキャリアが遊星運動をしながら半導体ウェーハをラッピングする。１個のキャリヤには、通常、６〜７個のウェーハ装填穴が設けられている。したがって、キャリヤの総数を５個とすれば、１回のラッピング加工で平坦化されるウェーハの枚数、すなわち１バッチの処理数は３０〜３５枚となる。
【０００３】
たとえば、直径８インチの半導体ウェーハをラッピング加工する場合、図１５に示すように各キャリア１０にそれぞれ６枚の半導体ウェーハ１１ａ〜１１ｆを装填する。この状態でサンギヤ２、インターナルギヤ３を駆動してラッピングを行うと、加工が終了してラッピング装置を停止した時点において、いずれかの半導体ウェーハ１１ａ〜１１ｆが局部的に定盤１のラップ面の外周部または内周部から外部へはみ出している（図１５においては１１ａ、１１ｂ、１１ｄ、１１ｅの４枚）。そして、ラッピング装置を停止した時に局部的なはみ出し部分がなかった他の半導体ウェーハ（図１５においては１１ｃ、１１ｆの２枚）と比較すると仕上げ面の形状が異なっている。この点の詳細については後述する。
【０００４】
上記ラッピング加工終了後の上定盤１ａ、下定盤１ｂのラップ面形状は、ラッピングした半導体ウェーハの形状むらが原因となって図１６に示すように凹凸の激しい断面となり、そのままラッピング加工を継続すると前記凹凸は更に悪化するため、ラッピングした半導体ウェーハの形状むらも一層大きくなる。半導体ウェーハのＴＴＶは、上下定盤１のラップ面形状によって左右されるので、従来から定盤の平坦度を所定の頻度で測定し、必要に応じて修正キャリアを使用して上下定盤の面修正が行われている。
【０００５】
また、ラッピング加工終了時に定盤の外周側で局部的にはみ出していた半導体ウェーハ１１ａ、１１ｂは、例えば図１７（ａ）に示すような断面形状となる。すなわち半導体ウェーハ１１ａの、定盤外周側からはみ出していた部分には定盤の周縁部の影響が残り、凹部１２と凸部１３とが形成されている。一方、ラッピング加工終了時に定盤の内周側で局部的にはみ出していた半導体ウェーハ１１ｄ、１１ｅは、例えば図１７（ｂ）に示すような断面形状となる。すなわち、半導体ウェーハ１１ａ、１１ｂと同様に半導体ウェーハ１１ｄの定盤内周側からはみ出していた部分に凹部１２と凸部１３とが形成されている。これに対し、ラッピング加工終了時に定盤から全くはみ出していなかった半導体ウェーハ１１ｃ、１１ｆは、図１７（ｃ）に示すように凹部１２や凸部１３の形成がなく、中心部がやや厚い断面形状になっている。
【０００６】
【発明が解決しようとする課題】
上記のように、上下定盤の平坦度測定や修正キャリアによる上下定盤の面修正を頻繁に行っていると、ラッピング作業の能率が低下するため、実施頻度を少なくせざるを得ない。しかしながら、その一方で半導体ウェーハのＴＴＶは徐々に悪化してしまうという問題点がある。また近年、半導体デバイス生産の効率化、歩留り向上等を目的としたシリコンウェーハの大径化が進み、これに伴ってラッピング装置も大型化し、バッチ処理での装填枚数が増えている。一方、半導体ウェーハの数が１バッチに満たない場合には、その端数に相当する数の半導体ウェーハをダミーとして装填してラッピングしなければならない。この結果、上記のようにバッチ処理での装填枚数が増えた分だけ端数も大きくなり、よってダミーウェーハ使用による損失が増加している。
以上のことから、上下定盤の平坦度測定及び面修正作業を行う必要がなく、しかもダミーウェーハの使用回数の減少が可能な半導体ウェーハのラッピング装置及びラッピング方法の開発が強く要望されている。
【０００７】
また、１キャリヤ当たりのウェーハ装填枚数が３枚あるいは６枚、７枚の場合は、キャリア停止時にいずれかの半導体ウェーハの一部分が定盤の外周側または内周側からはみ出し易い状態にあり、はみ出したままでラッピングを終了した半導体ウェーハはＴＴＶが大きく、好ましくない。これに対し、ウェーハ装填枚数が１枚、２枚または４枚の場合は、全ての半導体ウェーハが定盤からはみ出さない状態が必ず存在し、しかもはみ出さないようにすることが容易であり、この状態でラッピングを終了すれば半導体ウェーハはＴＴＶが大きくなることはなくなる。
【０００８】
本発明は、上記従来の問題点に着目してなされたもので、ラッピング装置の上下定盤を各部均一に磨耗させて平坦に維持し、しかも半導体ウェーハのラッピングによる平坦度を向上させるとともに、半導体ウェーハをキャリアに装填する際に発生する端数による損失を減らすことが可能な半導体ウェーハのラッピング装置及びラッピング方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明者等は、ウェーハ装填枚数が１枚、２枚または４枚の場合は、キャリアに装填されている半導体ウェーハの位置を検出し、ラッピング終了時に半導体ウェーハが所定位置にあるときラッピング装置を所定のタイミングで停止させるようにキャリアを位置制御するならば、全ての半導体ウェーハが定盤からはみ出さない位置でキャリアを停止させることが容易に可能となり、しかもこれによって上下定盤の平坦度及び半導体ウェーハの平坦度も維持できることを実験的に確認した。これに基づいて、以下、各発明について説明する。
【００１０】
上記目的を達成するため、請求項１に記載の発明は、キャリアのウェーハ装填穴に装填した半導体ウェーハをラップ面を対向させて互いに反対方向に回転する環状の上定盤と下定盤との間に挟み込み、上下定盤の内周側に設けたサンギヤと上下定盤の外周側に設けたインターナルギヤとの間にキャリアの外周部に設けたギヤを係合させ、サンギヤ及びインターナルギヤを回転駆動してキャリアを自転ならびに公転させることにより、半導体ウェーハの切断面を平坦化する半導体ウェーハのラッピング装置において、サンギヤ及びインターナルギヤをそれぞれ回転駆動するサンギヤモータ及びインターナルギヤモータと、入力されるそれぞれの回転速度指令に基づいてサンギヤモータ及びインターナルギヤモータの回転速度をそれぞれ制御するサンギヤモータドライバ及びインターナルギヤモータドライバと、サンギヤ及びインターナルギヤのそれぞれの回転角度を検出するサンギヤ角度センサ及びインターナルギヤ角度センサと、サンギヤ角度センサからのサンギヤ回転角度、及びインターナルギヤ角度センサからのインターナルギヤ回転角度、及びキャリアが所定の動作パターンに従って自転及び公転するように予めサンギヤ及びインターナルギヤのそれぞれの回転速度及び回転角度の目標値が記憶された駆動プログラムに基づいて、サンギヤ及びインターナルギヤの回転角度を制御して、ウェーハ装填穴に装填した半導体ウェーハが全て同時に又は交互に上下定盤のラップ面から局部的にはみ出す状態と、半導体ウェーハが全て上下定盤のラップ面からはみ出さない状態とをキャリアの自転によって切り換えるコントローラとを備えた構成としている。
【００１１】
上記構成によれば、サンギヤ及びインターナルギヤの回転角度及び回転速度は駆動プログラムに基づいてサーボ制御されるので、キャリアの自転ならびに公転は予め設定した動作パターンに従って行われる。このキャリアの自転によって、定盤と半導体ウェーハとの相対的摩擦方向が変化すると共に、キャリア内での半導体ウェーハの自転が促されて定盤と半導体ウェーハとの接触位置が変化するので、定盤の平坦度を維持でき、さらに半導体ウェーハを平坦にラッピングできる。また、キャリアに装填されている半導体ウェーハが定盤の外周側に位置しているか、内周側に位置しているか、または前記両者の中間位置にあるかといった位置の制御と確認とが正確に行われる。このため、キャリアの回転角度（位置）を予め設定された所定の動作パターンで制御して、定盤の平坦度を作り込む工程、半導体ウェーハの平坦度を作り込む工程、またラッピング終了時の仕上げ工程を正確に実施できる。したがって、定盤のラップ面から局部的なはみ出しのある状態でラッピングを終了した半導体ウェーハに従来発生していた凹部、凸部や、局部的なはみ出しのない状態でラッピングを終了した半導体ウェーハに従来発生していた厚さのばらつきといった問題も同時に解決され、定盤及び半導体ウェーハの平坦度を確実に高精度に維持できる。
【００１２】
請求項２に記載の発明は、請求項１記載の半導体ウェーハのラッピング装置において、ウェーハ装填穴に装填した半導体ウェーハが全て同時に又は交互に上下定盤のラップ面から局部的にはみ出す状態と、半導体ウェーハが全て上下定盤のラップ面からはみ出さない状態とをキャリアの自転によって切り換え可能とする位置にウェーハ装填穴を設けたキャリアを備えた構成としている。
【００１３】
上記構成によれば、ウェーハ装填穴を所定位置に設けたので、このウェーハ装填穴に半導体ウェーハを装填したキャリアが自転することにより半導体ウェーハが定盤から局部的にはみ出したり、あるいは全くはみ出さなくなったりする。このようなキャリアを使用することにより、定盤に対する半導体ウェーハの位置を自在に制御可能となるので、定盤のラップ面の平坦化と半導体ウェーハの平坦化の双方を達成できる。
【００１４】
請求項３に記載の発明は、請求項２記載の半導体ウェーハのラッピング装置において、キャリアに設けるウェーハ装填穴の数を１個〜４個のいずれかとすることを特徴としている。
【００１５】
キャリアごとのウェーハ装填穴の数が１個、２個または４個の場合は、キャリアに装填した全ての半導体ウェーハを同時に又は交互に定盤のラップ面の外周側及び内周側から局部的にはみ出させた状態でラッピングすることによって定盤のラップ面を平坦化した後、キャリアを自転させて全ての半導体ウェーハが定盤のラップ面からはみ出さない位置になった状態を維持しつつ均一にラッピングし、この全ての半導体ウェーハが定盤のラップ面からはみ出さない状態でラッピングを停止させることが可能である。また、ウェーハ装填穴の数が３個の場合は、ラッピングの最終工程において、少なくとも１枚の半導体ウェーハは定盤のラップ面からはみ出すのでその品質は低下するが、残りの２枚の半導体ウェーハは定盤のラップ面から全くはみ出さない状態にされるので、少なくとも２枚の半導体ウェーハについては所望の高平坦度が得られる。したがって、キャリアに設けるウェーハ装填穴の数を１個〜４個とすることにより、半導体ウェーハを高平坦度に仕上げることができ、またラッピング装置を大型化しなくても効率的なラッピング加工ができる。
また、１個のキャリアに６〜７枚ないしそれ以上の枚数の半導体ウェーハを装填する従来の大型のラッピング装置に比べて１バッチ当たりの装填枚数が減少するため、端数が小さくなり、ダミーウェーハ（端数の装填位置にラッピングのために一時的に装填される半導体ウェーハ）の消費量も減少し、よって無駄な損失が少なくできる。
【００１６】
次に、請求項４に記載の発明は、半導体ウェーハをラッピング装置のキャリアに装填し、キャリアを上下定盤のラップ面間に挟み込んでラッピングすることにより、半導体ウェーハの切断面を平坦化する半導体ウェーハのラッピング方法において、キャリア(4,6,8)に装填した１枚又は２枚又は４枚の半導体ウェーハ(5,7a,7b,9a,9b,9c,9d)のうちの少なくとも１枚が上下定盤(1)のラップ面の外周側及び内周側の少なくとも一側から局部的にはみ出した状態でのラッピングをそれぞれの半導体ウェーハ(5,7a,7b,9a,9b,9c,9d)が順次局部的にはみ出すようにして行うはみ出しラッピング工程と、このはみ出しラッピング工程の次に全ての半導体ウェーハ(5,7a,7b,9a,9b,9c,9d)が上下定盤(1)のラップ面からはみ出さない状態を維持しつつラッピングを行う非はみ出しラッピング工程と、のラッピングサイクルを所定回数繰り返し、最後の非はみ出しラッピング工程を行った後、全ての半導体ウェーハ(5,7a,7b,9a,9b,9c,9d)が上下定盤(1)のラップ面からはみ出さない状態のときにラッピングを終了する仕上げ工程を実施する方法としている。
【００１７】
１個のキャリアに設けたウェーハ装填穴が１個、２個又は４個の場合は、まず定盤のラップ面の外周側及び内周側の少なくとも一側から半導体ウェーハの全て又は一部が局部的にはみ出した状態でラッピングすることにより、定盤のラップ面の外周側及び内周側が凸状になるのを防止し、重点的に定盤のラップ面が平坦化されると共に、半導体ウェーハの切断面も平坦化される。その後、全ての半導体ウェーハが定盤の外周側及び内周側からはみ出していない状態でラッピングを行うので、定盤の外周端部及び内周端部による削り込みがなくなり、全ての半導体ウェーハの切断面は均一の条件で、つまり平坦なラップ面でラッピングされ、よって凹凸の小さい平坦面となる。そして、全ての半導体ウェーハが定盤の外周側及び内周側からはみ出さない状態のときにラッピングを停止し、半導体ウェーハをラッピング荷重から解放するので、半導体ウェーハのラッピング面に従来のような凹凸やきず等は発生せず、平坦度が向上する。
【００１８】
請求項５に記載の発明は、半導体ウェーハをラッピング装置のキャリアに装填し、キャリアを上下定盤のラップ面間に挟み込んでラッピングすることにより、半導体ウェーハの切断面を平坦化する半導体ウェーハのラッピング方法において、キャリアに装填した複数の半導体ウェーハの一部が上下定盤のラップ面の外周側及び内周側から局部的にはみ出した状態でのラッピングをそれぞれの半導体ウェーハが順次局部的にはみ出すようにして行うはみ出しラッピング工程と、このはみ出しラッピング工程の次に全ての半導体ウェーハの内特定の半導体ウェーハを除く残りの半導体ウェーハが上下定盤のラップ面からはみ出さない状態を維持しつつラッピングを行う非はみ出しラッピング工程と、のラッピングサイクルを所定回数繰り返し、最後の非はみ出しラッピング工程を行った後、前記特定の半導体ウェーハを除く残りの半導体ウェーハが上下定盤のラップ面からはみ出さない状態のときにラッピングを終了する仕上げ工程を実施する方法としている。
【００１９】
本発明は、特に、１個のキャリアに設けたウェーハ装填穴が３個の場合に有効なラッピング方法である。この場合は、全ての半導体ウェーハを定盤の外周側及び内周側からはみ出さない状態にすることが困難であり、少なくとも１枚の半導体ウェーハは外周側又は内周側からはみ出すため、１個のキャリアについて残りの（３枚装填の場合は、２枚の）半導体ウェーハを所定の平坦度に仕上げるものとする。各半導体ウェーハを交互に定盤のラップ面の外周側又は内周側から局部的に順次はみ出させてラッピングすることによって定盤を平坦化した後、複数枚中の所定枚（同、３枚中の２枚）の半導体ウェーハが上下定盤のラップ面からはみ出さない状態を維持しつつラッピングを行い、そのままの状態でラッピングを終了する。この結果、ラップ面からはみ出さない状態で最終のラッピングを終了した所定枚（同、２枚）の半導体ウェーハについては所定の平坦度が得られる。したがって、１個のキャリアに３枚の半導体ウェーハを装填した場合でも、定盤の平坦度を維持でき、また半導体ウェーハの平坦度を向上できる。
【００２０】
請求項６に記載の発明は、請求項４又は５記載の半導体ウェーハのラッピング方法において、キャリアの自転方向を切り換えて半導体ウェーハをウェーハ装填穴内で自転させながらラッピングする方法としている。
【００２１】
請求項６に記載の発明によると、キャリアの自転方向の変換によって半導体ウェーハの自転が促されるため、定盤と半導体ウェーハとの接触面が変化し、定盤のラップ面の凸凹の影響が半導体ウェーハに分散されてラッピングされる。したがって、半導体ウェーハのラッピングされた面の凸凹の度合は従来に比してより小さくなり、よって半導体ウェーハの平坦度を向上できる。また、これにより上下定盤の平坦度維持も可能となる。
【００２２】
【発明の実施の形態】
次に、本発明に係るラッピング装置及びラッピング方法の実施形態について、図面を参照して説明する。
ラッピング加工を行う場合、半導体ウェーハはキャリアに装填される。キャリア径はウェーハ径と装填可能枚数とによって決まるが、キャリア径とウェーハ径との比率を装填可能枚数別に見るとその最適値は表１のようになる。
【００２３】
【表１】
図１は、キャリア径／ウェーハ径の大小を比較する説明図、図２はラッピング加工後の定盤の径方向断面を示す模式図である。ラッピング装置は、互いに反対方向に回転する環状の上定盤（図示せず）及び下定盤（以下単に定盤という）１を有し、同軸上に設置されたサンギヤ２とインターナルギヤ３とを駆動することによって、サンギヤ２及びインターナルギヤ３と噛み合うキャリア４が自転ならびに公転する。キャリア４には、スライスされた半導体ウェーハを装填するウェーハ装填穴が設けられており、図１は各キャリア４にそれぞれ１枚の半導体ウェーハが装填されている場合を示す。キャリア４に小径の半導体ウェーハ５ａを装填した場合と、これよりも大径の半導体ウェーハ５ｂを装填した場合とを比べると、キャリア径／ウェーハ径の比率は前者の方が大きい。そして、定盤１の外周側から半導体ウェーハが局部的にはみ出した状態でラッピングを行ったとき、定盤１の外周部近傍における定盤と半導体ウェーハとの接触長さについて、定盤１の外周Ｃ0 とこれよりも内側寄りの円周Ｃ1 とで比較すると、半導体ウェーハの直径の大小にかかわらず定盤１の外周Ｃ0 上の接触長さより円周Ｃ1 上の接触長さの方が長い。したがって、定盤１は外周Ｃ0 よりもその内側のほうが磨耗量が大きくなる。定盤１の内周側についても外周側と同様であり、その結果図２に示すように、定盤１のラップ面は径方向の中程の磨耗が外側よりも激しく、内周部及び外周部の両端が高い状態で残る。したがって、定盤１の形状を平坦に保つには、定盤両端の高い部分を重点的に研磨することが重要であり、キャリア径／ウェーハ径の比率が１に近いほどその実現は困難となる。ただし、キャリア径／ウェーハ径の比率が大きくなり過ぎると、定盤の両端が過剰に研磨されるという問題が発生する。これらを総合すると、キャリア径／ウェーハ径の比率は表１に示した値が最適であることを本発明者らは確認している。
【００２５】
図３はラッピング中の半導体ウェーハの位置を制御する手段の１例を示すもので、サンギヤ、インターナルギヤを駆動するサーボモータの動作角度指令ならびに動作角度検出によって半導体ウェーハの位置を制御する場合のブロック図である。キャリアを自転あるいは公転させるサンギヤ及びインターナルギヤには、それぞれを回転駆動するサーボモータが個別に設けられており、シーケンサ又はマイクロコンピュータ等で構成されるコントローラ２０にはそれぞれのサーボモータの回転角度及び回転速度を所定の動作パターンに基づいて制御するプログラムが予め入力されている。同図において、コントローラ２０は上記プログラムに従って各モータ毎の動作角度指令及び動作速度指令をサンギヤモータドライバ及びインターナルギヤモータドライバ２６にそれぞれ出力し、サンギヤモータドライバ及びインターナルギヤモータドライバ２６はこの入力した動作角度指令及び動作速度指令に基づいてサンギヤモータ２２、インターナルギヤモータ２７を制御する。これらの各サーボモータにはそれぞれの回転角度を検出する（したがって、サンギヤ及びインターナルギヤを検出する）角度センサが装着されており、角度センサにより検出した回転角度はそれぞれサンギヤモータドライバ及びインターナルギヤモータドライバ２６を介してコントローラ２０にフィードバックされる。コントローラ２０は、プログラムに設定されている動作パターンの各モータ毎の回転角度目標値とフィードバックされた回転角度値との偏差が小さくなるように各モータ毎の動作指令値を演算し、出力している。
【００２６】
図４は、監視カメラによって半導体ウェーハの位置をモニタして制御する場合のブロック図である。この例の場合は、ラッピング加工の初期から中盤までは半導体ウェーハの位置制御を特に行わず、定盤の中程で加工する段階になったところで、例えば各キャリアの所定位置に設けた位置検出用の目印等をカメラ２９で検出し、検出した目印の位置情報データに基づいて演算した半導体ウェーハの位置データをコントローラ２０にフィードバックする。以後、コントローラ２０はこのフィードバックされた位置データに基づいて各モータの回転角度を制御し、半導体ウェーハの位置制御を行うようにしている。
なお、本発明に係わる各モータの位置検出手段は、上記のような各モータ毎に装着した角度センサ、又は監視カメラによる手段に限定されるものではなく、他の位置検出センサを用いることも可能である。
【００２７】
図５にラッピング装置の第１実施形態を示す。このラッピング装置は、サンギヤ２及びインターナルギヤ３の駆動手段にそれぞれサーボモータ（図示せず）を用い、あらかじめ設定してコントローラ２０に入力している回転角度及び回転速度に基づいて各サーボモータによりサンギヤ２とインターナルギヤ３とを駆動することによって、定盤１に設置されたキャリア４の自転及び公転のそれぞれの方向と回転速度と回転位置とを制御できるようになっている。なお、回転速度の一般的な設定値は、定盤１が約５０ｒｐｍ、キャリア（自転速度）が約５ｒｐｍである。
【００２８】
各キャリア４には、スライスされた半導体ウェーハ５を装填するウェーハ装填穴が１個ずつ、キャリア４の中心に対して変位した位置に設けられている。このラッピング装置を用いる場合のラッピング作業のシーケンスとしては、ウェーハ装填工程から始まって反時計回りに進み、半導体ウェーハ５の一部分が定盤１のラップ面の外周側から局部的にはみ出す位置でラッピングを行う外側工程と、半導体ウェーハ５の一部分が定盤１のラップ面の内周側から局部的にはみ出す位置でラッピングを行う内側工程と、半導体ウェーハ５のいかなる部分も定盤１のラップ面からはみ出さない仕上げ位置でラッピングを行う仕上げ工程とを経て、最後に平坦化した半導体ウェーハ５をキャリア４から取り出す工程がある。図１は前記工程順序を示したもので、各ウェーハがそれぞれ異なった位置に描かれているが、実際には従来のラッピング装置と同様に各ウェーハ装填穴は同一の位置（たとえば全てのウェーハ装填穴が定盤１の外周側位置）に揃うように配設するものとする。
【００２９】
このラッピング装置を用いて行う第１実施形態のラッピング作業の際に、図６に矢印で示すようにキャリア４の自転方向を急激に切り換え、キャリア４を小さい範囲で往復動させる。この往復動は、サンギヤ２及びインターナルギヤ３の回転速度を小刻みに変化させてキャリア４を正逆転させるもので、キャリア４の自転方向を急激に切り換えることにより半導体ウェーハ５にウェーハ装填穴内での自転を促す。そして、半導体ウェーハ５の自転により、定盤１のラップ面の外周側、内周側及び中程の各位置において半導体ウェーハ５が固定された状態でラッピングされることを防ぐことができる。特に、図６（ａ）に示す外側工程及び図６（ｂ）に示す内側工程で半導体ウェーハ５を自転させることにより、定盤１の周縁部が接触する位置を変えることができ、従来のラップドウェーハに発生していた凹部や凸部（図１７参照）を低減させる。なお、図６（ｃ）は定盤の中程でラッピングを行う仕上げ工程を示し、定盤１のラップ面の外周側、内周側からはみ出さない範囲内で正転、逆転を繰り返す。
【００３０】
キャリア４の回転を制御するためには、サンギヤ２及びインターナルギヤ３の回転速度を同期させてキャリア４の公転を制御し、サンギヤ２及びインターナルギヤ３のいずれか一方の回転速度を同期速度に対して増減することによりキャリア４の自転を制御する。したがって、予め決められた動作パターンに従ってサンギヤ２及びインターナルギヤ３の各サーボモータの回転速度及び回転角度を設定し、例えばインターナルギヤ３のサーボモータの回転速度を同期速度に対して増減することによりキャリア４を自転させる。このとき、各サーボモータの回転速度及び回転角度はフィードバック機能によってコントローラ２０が確認できるので、半導体ウェーハ５が図６（ａ）〜（ｃ）に示す所望の位置に移動しているか否かを確認することができる。
【００３１】
次に、上記ラッピング方法におけるキャリアの制御内容について説明する。
図７は、ラッピング方法の第１実施形態において、半導体ウェーハの定盤上での位置の経時変化をハッチングで示したものであり、図では横方向が時間経過を表す。第１工程（外側工程）では、各キャリアに装填した半導体ウェーハが定盤の外周側から局部的にはみ出す状態を維持しつつキャリアを公転ならびに自転させる。次に第２工程（内側工程）では、半導体ウェーハが定盤の内周側から局部的にはみ出した状態となるようにキャリアを自転させた後、この状態を維持しつつキャリアを公転ならびに自転させる。最後に第３工程（仕上げ工程）では、半導体ウェーハが定盤の外周側及び内周側のいずれからもはみ出さない中程の位置に来るようにキャリアを自転させた後、この中程の位置を維持しつつキャリアを公転ならびに自転させる。前記第１工程及び第２工程では定盤形状の造り込みに重点が置かれ、第３工程では第１及び第２工程で平坦化された定盤によるウェーハ形状の造り込みに重点が置かれている。なお、本実施形態では、各工程の所要時間比率は、第１及び第２工程がそれぞれ約４２％、第３工程が約１３％であるが、この比率に限定されるものではない。
【００３２】
図８にキャリアの回転方向制御プログラムの一例を示す。同図において、正転とは下定盤の回転方向に対向する方向であり、逆転とは前記正転と反対の方向である。図８の場合、キャリアは逆転の状態で加工を開始し、正転と逆転とを交互に繰り返す。そして、図７に示した第１工程から第２工程への切り換えの前後に逆転をやや長い時間行い、次いで再び正転と逆転とを交互に繰り返す。その後、図７に示した第２工程から第３工程への切り換え時に逆転をやや長い時間行い、更に正転と逆転とを行って逆転で加工を終了させる。この例では、半導体ウェーハが定盤の外周側及び内周側のいずれからもはみ出さない中程の位置にある第３工程で加工を終了させるので、終了時の回転方向は正転、逆転のいずれでもよい。
【００３３】
以上、第１実施形態のラッピング方法によると、定盤のラップ面全体を使用して、特に外側工程及び内側工程でのラッピング時間を定盤中程での仕上げ工程よりも長めにしてラッピングするため、従来に比して定盤の磨耗量はほぼ均一となり、よってラップ面は平坦に保たれる。この結果、平坦化されたラップ面でのラッピングにより、半導体ウェーハを厚さの変化を生じることなく平坦化することができる。さらに、定盤のラップ面の外周側や内周側から局部的にはみ出した状態でラッピングを終了した従来の半導体ウェーハに発生していた凹部や凸部の問題は、本実施形態における最終工程のラッピング、すなわち半導体ウェーハのいかなる部分も定盤からはみ出さない仕上げ位置でのラッピングを行うことにより解決される。
【００３４】
上記第１実施形態で述べたように、サーボモータを用いてコントローラにより半導体ウェーハの位置を制御しつつラッピングを行うと、次の利点がある。
（１）従来のように半導体ウェーハが定盤のラップ面から局部的にはみ出した状態でラッピングを終了すると、定盤周縁部での半導体ウェーハへの削り込みにより半導体ウェーハの平坦度が著しく悪化する。しかし、コントローラに予め入力したサンギヤ及びインターナルギヤの駆動プログラムによって、各サーボモータの回転角度、あるいは監視カメラによるキャリアの回転角度のフィードバック値に基づいて各サーボモータの回転角度を制御することにより、ラッピング終了時に半導体ウェーハが局部的なはみ出しの起こらない位置で停止するように制御することができる。したがって、従来技術による半導体ウェーハよりもＴＴＶを大幅に向上させることができる。
（２）キャリア急反転の効果：キャリヤに装填された半導体ウェーハの一部が定盤の外周側、内周側からはみ出している位置にあるとき、及び定盤から全くはみ出さない位置にあるとき、コントローラに入力したキャリア駆動プログラムに基づいてキャリアの自転方向を急激に切り換えて装填されている半導体ウェーハの自転を促すことにより、定盤と半導体ウェーハの接触面が変化する。これにより、定盤の凸凹面が均等に半導体ウェーハに接触し、半導体ウェーハの全面が均等にラッピングされる。この結果、従来の半導体ウェーハの仕上げ面に発生していた凹部、凸部（図１７（ａ）、（ｂ）参照）は複数箇所に分散して発生し、ＴＴＶは小さい値となる。
【００３５】
図９にラッピング装置及びラッピング方法の第２実施形態を示す。このラッピング装置で使用するキャリア６には、その回転中心を挟んで対向する位置に２個のウェーハ装填穴が設けられ、１個のキャリア６に２枚の半導体ウェーハ７ａ、７ｂを装填可能となっている。サンギヤ２及びインターナルギヤ３は、前実施形態と同様にいずれも図示しない各サーボモータによってそれぞれ駆動される。また、前実施形態と同様に、コントローラ（図示せず）は記憶している動作プログラムに基づいた各サーボモータの回転角度目標値とフィードバックされた回転角度値との偏差が小さくなるように速度指令値を演算し、この速度指令値をそれぞれのモータドライバに出力して各サーボモータを制御する。
【００３６】
第２実施形態のラッピング装置を使用する場合、図９（ａ）及び（ｂ）に示すようにラッピング中に定盤１のラップ面の外周側または内周側から半導体ウェーハ７ａ、７ｂがそれぞれ局部的にはみ出す位置と、図９（ｃ）に示すように半導体ウェーハ７ａ、７ｂが定盤１のラップ面から全くはみ出さない位置とでラッピングを行う。
【００３７】
上記第２実施形態におけるサンギヤ、インターナルギヤの駆動プログラムの一例を図１０に示す。同図において、ラッピング加工の第１工程では、加工開始時に定盤の外周側に配置された半導体ウェーハ７ａ、７ｂのいずれか一方（ここでは、半導体ウェーハ７ａとする）が定盤の外周側から局部的にはみ出した状態を維持すると共に、定盤の内周側に配置された他方の半導体ウェーハ（ここでは、半導体ウェーハ７ｂ）が定盤の内周側から局部的にはみ出した状態を維持しつつ（図９（ａ）に対応する。）、所定時間キャリアを公転ならびに自転させる。次に第２工程では、前記２枚の半導体ウェーハの位置が逆になるようにキャリアを自転させ、この状態（図９（ｂ）に対応する。）を維持しつつ、所定時間キャリアを公転ならびに自転させる。最後に第３工程では、前記２枚の半導体ウェーハ７ａ、７ｂが定盤１のラップ面から全くはみ出さない中程の位置に来るようにキャリアを自転させ、この状態（図９（ｃ）に対応する。）を維持しつつ所定時間キャリアを自転及び公転させた後、ラッピングを終了する。
【００３８】
前記第１工程及び第２工程では定盤形状の造り込みに重点が置かれ、第１工程及び第２工程の時間を第３工程より長めに設定している。これにより、定盤１の外周側と内周側のラップ面の摩耗量と中程のラップ面の摩耗量が略等しくなるので、定盤１のラップ面が平坦化される。また、第３工程では第１及び第２工程で平坦化された定盤によるウェーハ形状の造り込みに重点が置かれており、半導体ウェーハ７ａ、７ｂが定盤１のラップ面から全くはみ出さない中程の位置でラッピング終了する。
【００３９】
図１１にキャリアの回転方向制御プログラムの一例を示す。キャリアは逆転の状態で加工を開始し、正転と逆転とを交互に繰り返す。そして、図１０に示した第１工程から第２工程への切り換えの前後に、逆転をやや長い時間行い、次いで再び正転と逆転とを交互に繰り返す。その後、図１０に示した第２工程から第３工程への切り換え時に逆転をやや長い時間行い、更に正転と逆転とを行って逆転で加工を終了させる。第３工程では、半導体ウェーハが定盤の外周側及び内周側のいずれからもはみ出さない中程の位置にあるため、終了時の回転方向は正転、逆転のいずれでもよい。
このように、上記各工程においては各キャリア６を所定時間毎に急激に自転方向を反転させて、半導体ウェーハの自転を促すようにする。これにより、上記第１実施形態と同様に、定盤１のラップ面が平坦化されるとともに、キャリア６に装填された半導体ウェーハが定盤１の様々な箇所のラップ面により均等にラッピングされるので、半導体ウェーハのラッピング面が平坦化される。
【００４０】
つぎに、図１２にラッピング装置及びラッピング方法の第３実施形態を示す。同図に示すように、第３実施形態で使用するキャリア８は１個につき４枚の半導体ウェーハ９ａ〜９ｄを装填するもので、４個のウェーハ装填穴はキャリア８の回転中心から等距離の位置に、かつ回転中心に対して互いに９０度ずつ位相をずらして設けられている。
【００４１】
第３実施形態のラッピング方法においては、図１２に示すように、５個のキャリア８にそれぞれ４枚の半導体ウェーハ９ａ〜９ｄが装填され、１バッチで処理可能な枚数は２０枚である。例えば半導体ウェーハ９ａについて説明すると、ラッピング開始後、まず定盤１の外周側から局部的にはみ出した位置でキャリア８が正逆両方向に所定角度ずつ自転を繰り返しながら公転して所定時間ラッピングされ、次に半導体ウェーハ９ｃとともに定盤１の外周側、内周側のいずれからもはみ出さない位置に移動し、同じくキャリア８が正逆両方向に所定角度ずつ自転を繰り返しながら公転して所定時間ラッピングされる。この後、定盤１の内周側から局部的にはみ出した位置で同じく所定角度の正逆転を繰り返す自転と、公転とをして所定時間ラッピングされ、つぎに半導体ウェーハ９ｃとともに定盤１の外周側、内周側のいずれからもはみ出さない位置に移動して同じく自転及び公転をして所定時間ラッピングされる。以上のラッピングサイクルを所定回数繰り返した後、最後の工程で４枚の半導体ウェーハ９ａ〜９ｄがすべて定盤１からはみ出さない位置にキャリア８を移動させて所定時間ラッピングを行い、その位置においてラッピングを終了する。これにより上記各実施形態と同様に定盤１のラップ面が平坦化され、かつ、キャリア８に装填された全ての半導体ウェーハが均等の条件で平坦化される。
【００４２】
次に、第３実施形態におけるサンギヤ及びインターナルギヤの駆動プログラムについて、図１３を参照して説明する。キャリア当たりの半導体ウェーハ装填枚数が４枚の場合は、第１工程で半導体ウェーハ９ａが定盤の外周側、半導体９ｃが定盤の内周側にあってそれぞれ定盤から局部的にはみ出し、半導体ウェーハ９ｂ、９ｄは定盤の中程に位置する。つぎに第２工程で半導体ウェーハ９ｄが定盤の外周側、半導体９ｂが定盤の内周側に移動し、第３工程で半導体ウェーハ９ｃが定盤の外周側、半導体９ａが定盤の内周側に移動する。更に第４工程で半導体ウェーハ９ｂが定盤の外周側、半導体９ｄが定盤の内周側に移動することにより、４枚の半導体ウェーハは均一の条件でラッピングされる。そして、以上の第１工程から第４工程までのサイクル加工を所定回数繰り返した後、最終工程に移行し、全ての半導体ウェーハ９ａ〜９ｄは定盤からはみ出さない中程の位置でラッピングされる。
【００４３】
以上、本実施形態においても、各キャリアは装填されている半導体ウェーハがそれぞれ定盤の外周側又は内周側からはみ出した位置と、中程の位置とで均等にラッピングされるので、定盤のラップ面の平坦度が維持されると共に、半導体ウェーハが均一に平坦にラッピングされる。
【００４４】
図１４にラッピング装置の第４実施形態を示す。このラッピング装置で使用するキャリア８には３個のウェーハ装填穴が設けられ、キャリア８毎に３枚の半導体ウェーハ９ａ、９ｂ、９ｃを装填することが可能となっている。前述までの実施形態と同様に、サンギヤ２及びインターナルギヤ３はいずれもサーボモータ（図示せず）によって駆動され、コントローラ（図３及び図４参照）が所定の駆動プログラムに従って各サーボモータの回転角度及び回転速度をそれぞれに対応するモータドライバを介して制御する。
【００４５】
第４実施形態のラッピング装置を使用する場合、図１４（ａ）〜（ｃ）に示すようにラッピング中に半導体ウェーハ９ａ〜９ｃの内の２枚が交互に定盤１のラップ面の外周側及び内周側から局部的にはみ出した状態と、図１４（ｄ）に示すように半導体ウェーハ９ａ〜９ｃの内の１枚のみ（同図では、半導体ウェーハ９ｃ）が定盤１のラップ面の外周側及び内周側から局部的にはみ出し、かつ２枚（同図では、半導体ウェーハ９ａ、９ｂ）が定盤１のラップ面から全くはみ出さない状態とにおいてラッピングを行うようにする。半導体ウェーハ９ｃは、他の２枚の半導体ウェーハ９ａ、９ｂが仕上げ工程に入ったとき定盤１からはみ出してしまうため、平坦度が所望のレベルに到達せず、廃却することになる。また、本実施形態におけるキャリアの回転方向制御プログラムは、図１３に示した第３実施形態の駆動プログラムに準じたものとなるので、ここでの説明は省略する。
【００４６】
なお、上記の各実施形態では、作動状態の確認が正確で、容易なサーボモータを用いてキャリアの回転角度を制御しているが、本発明はこれに限定されるものではなく、サーボモータに代わる他の手段によってキャリアの回転を制御することも可能である。たとえば、前述のように（図４での説明参照）キャリアの所定位置に位置検知用の目印（例えば穴やマーク）を設け、この目印の位置を位置監視用のＣＣＤカメラ等で検知することによって半導体ウェーハの位置を特定し、この位置情報によりサンギヤとインターナルギヤの回転角度を制御するようにすれば、上記実施形態と同様の効果が得られる。あるいは、パルスモータを用いて、回転角度指令をパルス数として出力することにより、サンギヤとインターナルギヤの回転角度を演算により求めるようにしてもよい。
【００４７】
以上説明したように、本発明によれば、ラッピング装置のキャリアに装填した半導体ウェーハに対して、あらかじめ設定して入力したプログラムに基づいてキャリアを上下定盤の外周側、内周側及び中程の各位置に所定の工程順に制御してラッピング作業を行うこととし、特に、このラッピング作業の前半では上下定盤の平坦度維持、後半では半導体ウェーハの平坦度向上に重点を置いたラッピング方法を取り入れたので、スライスされた半導体ウェーハの全面にわたってラッピング後の平坦度を高くできる。同時に、キャリアを駆動プログラムに基づいて所定の工程順に所定時間ずつ公転及び自転をさせることにより、定盤の外周側及び内周側での実質的なラッピング時間と、中程の位置での実質的なラッピング時間とが略等しくなるようにしている。これにより、上下定盤のラップ面は均等に磨耗し、その形状が平坦に維持される。したがって、上下定盤の平坦度測定や修正キャリアを用いる修正ラッピング等の定盤の平坦度維持に要する作業の頻度を著しく低減させることができ、ラッピング装置の稼働率が向上し、ラッピング能率を向上できる。
【００４８】
さらに、本発明のラッピング方法を適用し、既設のラッピング装置を用いて１キャリア当たりの半導体ウェーハ装填枚数を１〜２枚とするならば、半導体ウェーハの大径化に対応したラッピング装置の大型化や枚葉式の平面研削盤の使用は必ずしも必要でなく、既設のラッピング装置の活用を図ることができるとともに、１バッチ当たりの半導体ウェーハ装填枚数の減少に伴って端数による損失が低減される。
【図面の簡単な説明】
【図１】定盤の周縁部及びその内側において、定盤と半導体ウェーハとの接触長さを比較する説明図である。
【図２】ラッピング加工後の定盤の径方向断面を示す模式図である。
【図３】ラッピング加工時の半導体ウェーハ位置制御ブロック図の一例である。
【図４】ラッピング加工時の半導体ウェーハ位置制御ブロック図の他例である。
【図５】本発明の第１実施形態で用いられるラッピング装置の平面模式図で、ウェーハ装填からラッピング完了後のウェーハ取り出しに至る各工程を時系列的に示す。
【図６】第１実施形態のラッピング方法を工程順に説明する部分平面図である。
【図７】第１実施形態のラッピング方法において、半導体ウェーハの定盤上での位置の経時変化を表す図である。
【図８】第１実施形態のラッピング方法におけるキャリアの回転方向制御内容の説明図である。
【図９】第２実施形態のラッピング方法を工程順に説明する部分平面図である。
【図１０】第２実施形態のラッピング方法において、半導体ウェーハの定盤上での位置の経時変化を示す図である。
【図１１】第２実施形態のラッピング方法におけるキャリアの回転方向制御内容の説明図である。
【図１２】第３実施形態で用いられるラッピング装置の平面図で、装填された各半導体ウェーハのラッピング工程を時系列的に示す。
【図１３】第３実施形態のラッピング方法において、半導体ウェーハの定盤上での位置の経時変化を示す図である。
【図１４】第４実施形態のラッピング方法を工程順に説明する部分平面図である。
【図１５】従来技術によるラッピング方法の一例を示す部分平面図である。
【図１６】従来技術によるラッピング後の上下定盤のラップ面形状を示す模式的断面図である。
【図１７】従来技術によるラッピング方法で得られた半導体ウェーハの形状を示す断面図で、（ａ）は定盤のラップ面の外周側から局部的にはみ出した状態でラッピングを終了した場合、（ｂ）は前記ラップ面の内周側から局部的にはみ出した状態でラッピングを終了した場合、（ｃ）は全くはみ出しのない状態でラッピングを終了した場合を示す。
【符号の説明】
１…定盤、２…サンギヤ、３…インターナルギヤ、４，６，８，１０…キャリア、５，５ａ，５ｂ，７ａ，７ｂ，９ａ，９ｂ，９ｃ，９ｄ，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ…半導体ウェーハ、２１…サンギヤモータドライバ、２２…サンギヤモータ、２３…サンギヤ角度センサ、２６…インターナルギヤモータドライバ２６、２７…インターナルギヤモータ、２８…インターナルギヤ角度センサ、２９…カメラ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor wafer lapping apparatus and a lapping method for flattening a cut surface of a sliced semiconductor wafer.
[0002]
[Prior art]
The semiconductor wafer sliced from the ingot is chamfered, and its cut surface is adjusted by lapping or surface grinding. The lapping is efficient because it is a batch process for simultaneously planarizing a plurality of semiconductor wafers. In the wrapping apparatus, a plurality of carriers are disposed between a sun gear provided at the center of an annular upper and lower surface plate and an internal gear provided so as to surround the outer periphery of the surface plate. A semiconductor wafer is loaded into a wafer loading hole provided in the carrier, and the carrier is generally sandwiched between an upper surface plate and a lower surface plate that rotate in opposite directions, and due to the rotational difference between the sun gear and the internal gear. When the carrier rotates, the carrier wraps the semiconductor wafer while making a planetary motion with respect to the upper and lower surface plates. One carrier is usually provided with 6 to 7 wafer loading holes. Therefore, if the total number of carriers is 5, the number of wafers to be flattened by one lapping process, that is, the number of treatments in one batch is 30 to 35.
[0003]
For example, when lapping a semiconductor wafer having a diameter of 8 inches, six semiconductor wafers 11a to 11f are loaded in each
[0004]
The lap surface shape of the
[0005]
Further, the semiconductor wafers 11a and 11b protruding locally on the outer peripheral side of the surface plate at the end of the lapping process have a cross-sectional shape as shown in FIG. 17A, for example. That is, the influence of the peripheral portion of the surface plate remains on the portion of the
[0006]
[Problems to be solved by the invention]
As described above, if the flatness measurement of the upper and lower surface plates and the surface correction of the upper and lower surface plates with the correction carrier are frequently performed, the efficiency of the lapping work is reduced, and therefore the implementation frequency must be reduced. However, on the other hand, there is a problem that the TTV of the semiconductor wafer gradually deteriorates. In recent years, the diameter of silicon wafers has been increased for the purpose of improving the efficiency of production of semiconductor devices and improving the yield. As a result, lapping apparatuses have become larger and the number of sheets loaded in batch processing has increased. On the other hand, when the number of semiconductor wafers is less than one batch, the number of semiconductor wafers corresponding to the fraction must be loaded as a dummy and wrapped. As a result, the fraction increases as the number of sheets loaded in batch processing increases as described above, and the loss due to the use of dummy wafers increases.
In view of the above, there is a strong demand for the development of a lapping apparatus and lapping method for a semiconductor wafer that does not require the flatness measurement and surface correction work of the upper and lower surface plates and that can reduce the number of times the dummy wafer is used.
[0007]
In addition, when the number of wafers loaded per carrier is 3, 6, or 7, one of the semiconductor wafers is easily protruded from the outer peripheral side or inner peripheral side of the surface plate when the carrier is stopped. A semiconductor wafer that has been lapped as it is is not preferable because of its large TTV. On the other hand, when the number of loaded wafers is 1, 2, or 4, there is always a state in which all semiconductor wafers do not protrude from the surface plate, and it is easy to prevent them from protruding. If lapping is completed in this state, the TTV of the semiconductor wafer will not increase.
[0008]
The present invention has been made by paying attention to the above-mentioned conventional problems. The upper and lower surface plates of the lapping apparatus are uniformly worn by each part to maintain flatness, and the semiconductor wafer lapping improves the flatness, and the semiconductor An object of the present invention is to provide a semiconductor wafer wrapping apparatus and a wrapping method capable of reducing loss due to fractions generated when a wafer is loaded on a carrier.
[0009]
[Means for Solving the Problems]
When the number of loaded wafers is 1, 2, or 4, the inventors detect the position of the semiconductor wafer loaded on the carrier, and when the semiconductor wafer is in a predetermined position at the end of lapping, If the position of the carrier is controlled so as to be stopped at a predetermined timing, it is possible to easily stop the carrier at a position where all the semiconductor wafers do not protrude from the surface plate, and the flatness of the upper and lower surface plates can thereby be reduced. It was experimentally confirmed that the flatness of the semiconductor wafer can be maintained. Based on this, each invention will be described below.
[0010]
In order to achieve the above-mentioned object, the invention according to
[0011]
According to the above configuration, the rotation angle and rotation speed of the sun gear and the internal gear are servo-controlled based on the drive program, so that carrier rotation and revolution are performed according to a preset operation pattern. The rotation of the carrier changes the relative friction direction between the surface plate and the semiconductor wafer, and the contact position between the surface plate and the semiconductor wafer changes as the rotation of the semiconductor wafer in the carrier is promoted. The flatness of the semiconductor wafer can be maintained, and the semiconductor wafer can be wrapped evenly. In addition, it is possible to accurately control and confirm whether the semiconductor wafer loaded in the carrier is located on the outer peripheral side of the surface plate, on the inner peripheral side, or in the intermediate position between the two. Done. For this reason, the rotation angle (position) of the carrier is controlled with a predetermined operation pattern to create the flatness of the surface plate, the flatness of the semiconductor wafer, and finishing at the end of lapping The process can be performed accurately. Therefore, conventional semiconductor wafers that have been lapped without any local protrusions, such as recesses and protrusions, which have been generated in semiconductor wafers that have been lapped with local protrusions from the lapping surface of the surface plate. The problem of thickness variation that has occurred is solved at the same time, and the flatness of the surface plate and the semiconductor wafer can be reliably maintained with high accuracy.
[0012]
According to a second aspect of the present invention, there is provided a semiconductor wafer wrapping apparatus according to the first aspect, wherein the semiconductor wafers loaded in the wafer loading holes are all simultaneously or alternately protruding locally from the lapping surface of the upper and lower surface plates, and the semiconductor The carrier is provided with a wafer loading hole at a position where the wafer can be switched from the state in which the wafer does not protrude from the lapping surface of the upper and lower surface plates by the rotation of the carrier.
[0013]
According to the above configuration, since the wafer loading hole is provided at a predetermined position, the carrier loaded with the semiconductor wafer in the wafer loading hole rotates, so that the semiconductor wafer does not protrude locally from the surface plate or does not protrude at all. Or By using such a carrier, the position of the semiconductor wafer relative to the surface plate can be freely controlled, so that both flattening of the lapping surface of the surface plate and flattening of the semiconductor wafer can be achieved.
[0014]
According to a third aspect of the present invention, in the semiconductor wafer lapping apparatus according to the second aspect, the number of wafer loading holes provided in the carrier is any one of 1 to 4.
[0015]
When the number of wafer loading holes per carrier is one, two or four, all the semiconductor wafers loaded in the carrier are locally or alternately from the outer peripheral side and inner peripheral side of the lap surface of the surface plate. After flattening the lapping surface of the surface plate by lapping in the protruding state, the carrier is rotated to maintain a state where all the semiconductor wafers are not protruded from the lapping surface of the surface plate. It is possible to stop the lapping in a state where all the semiconductor wafers are lapped and do not protrude from the lapping surface of the surface plate. In addition, when the number of the wafer loading holes is three, at least one semiconductor wafer protrudes from the lapping surface of the surface plate in the final lapping process, so its quality is deteriorated, but the remaining two semiconductor wafers are Since it does not protrude at all from the lapping surface of the surface plate, a desired high flatness can be obtained for at least two semiconductor wafers. Therefore, by setting the number of wafer loading holes provided in the carrier to 1 to 4, the semiconductor wafer can be finished with high flatness, and efficient lapping can be performed without increasing the size of the lapping apparatus.
In addition, since the number of loaded wafers per batch is reduced as compared with a conventional large wrapping apparatus in which 6 to 7 or more semiconductor wafers are loaded on one carrier, the fraction is reduced and a dummy wafer ( The consumption of a semiconductor wafer temporarily loaded for lapping at a fractional loading position is also reduced, and therefore wasteful loss can be reduced.
[0016]
Next, according to a fourth aspect of the present invention, there is provided a semiconductor for flattening a cut surface of a semiconductor wafer by loading the semiconductor wafer into a carrier of a lapping apparatus and sandwiching the carrier between lapping surfaces of upper and lower surface plates. In the wafer wrapping method, it was loaded into the carrier (4,6,8) 1 or 2 or 4 Of semiconductor wafers (5,7a, 7b, 9a, 9b, 9c, 9d) At least one of them Wrapping each semiconductor wafer (5, 7a, 7b, 9a, 9b, 9c, 9d) in a state of protruding locally from at least one of the outer peripheral side and inner peripheral side of the lap surface of the upper and lower surface plate (1) ) Is carried out so as to protrude locally, and all semiconductor wafers (5, 7a, 7b, 9a, 9b, 9c, 9d) are placed on the upper and lower surface plates (1) after this protruding lapping step. Non-overlapping lapping process that performs lapping while maintaining a state that does not protrude from the lapping surface, and a lapping cycle of a predetermined number of times, after the last non-overlapping lapping process, all semiconductor wafers (5, 7a, 7b, 9a, 9b, 9c, 9d) is a method for carrying out a finishing process for ending lapping when the upper surface plate (1) does not protrude from the lapping surface.
[0017]
When one, two, or four wafer loading holes are provided in one carrier, first, all or part of the semiconductor wafer is localized from at least one of the outer peripheral side and inner peripheral side of the lap surface of the surface plate. By lapping in a protruding state, the outer peripheral side and the inner peripheral side of the lap surface of the surface plate are prevented from becoming convex, and the lap surface of the surface plate is focused flattening and the semiconductor wafer The cut surface is also flattened. After that, lapping is performed in a state where all the semiconductor wafers do not protrude from the outer peripheral side and the inner peripheral side of the surface plate, so that the cutting by the outer peripheral end portion and the inner peripheral end portion of the surface plate is eliminated, and all the semiconductor wafers are cut. The surface is lapped under a uniform condition, that is, a flat lapping surface, and thus becomes a flat surface with small irregularities. Then, when all the semiconductor wafers are not protruding from the outer peripheral side and the inner peripheral side of the surface plate, the lapping is stopped and the semiconductor wafer is released from the lapping load. Scratches and the like do not occur and the flatness is improved.
[0018]
According to a fifth aspect of the present invention, a semiconductor wafer wrapping is made by flattening a cut surface of a semiconductor wafer by loading the semiconductor wafer into a carrier of a wrapping apparatus and sandwiching the carrier between lap surfaces of upper and lower surface plates. In the method, the wrapping in a state where a part of the plurality of semiconductor wafers loaded on the carrier locally protrudes from the outer peripheral side and the inner peripheral side of the lap surface of the upper and lower surface plates seems to sequentially protrude locally. Line Uhage wrapping process and , This overhanging wrapping process Next, lapping is performed while maintaining the state in which the remaining semiconductor wafers of all the semiconductor wafers excluding a specific semiconductor wafer do not protrude from the lapping surface of the upper and lower surface plates. A non-extrusion lapping process; Repeat the wrapping cycle , Perform the final non-extrusion lapping process After that, lapping is finished when the remaining semiconductor wafers other than the specific semiconductor wafer are not protruding from the lapping surface of the upper and lower surface plates. Perform the finishing process It is a way.
[0019]
The present invention is an effective lapping method particularly when there are three wafer loading holes provided in one carrier. In this case, it is difficult to keep all the semiconductor wafers from protruding from the outer peripheral side and inner peripheral side of the surface plate, and at least one semiconductor wafer protrudes from the outer peripheral side or inner peripheral side. The remaining semiconductor wafers (two in the case of loading three) are finished to a predetermined flatness. After flattening the surface plate by lapping each semiconductor wafer alternately from the outer peripheral side or the inner peripheral side of the lapping surface of the surface plate and then lapping, a predetermined number of the same number The two semiconductor wafers are lapped while maintaining a state where they do not protrude from the lapping surface of the upper and lower surface plates, and the lapping is finished in the state as it is. As a result, a predetermined flatness can be obtained for a predetermined number (two) of the semiconductor wafers that have finished the final lapping without protruding from the lapping surface. Therefore, even when three semiconductor wafers are loaded on one carrier, the flatness of the surface plate can be maintained and the flatness of the semiconductor wafer can be improved.
[0020]
According to a sixth aspect of the present invention, in the method for wrapping a semiconductor wafer according to the fourth or fifth aspect, the wrapping is performed while switching the rotation direction of the carrier and rotating the semiconductor wafer in the wafer loading hole.
[0021]
According to the invention described in
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of a lapping apparatus and a lapping method according to the present invention will be described with reference to the drawings.
When lapping is performed, the semiconductor wafer is loaded into a carrier. The carrier diameter is determined by the wafer diameter and the number of sheets that can be loaded. Table 1 shows the optimum values when the ratio of the carrier diameter and the wafer diameter is viewed by the number of sheets that can be loaded.
[0023]
[Table 1]
FIG. 1 is an explanatory diagram for comparing the size of the carrier diameter / wafer diameter, and FIG. 2 is a schematic diagram showing a radial section of the surface plate after lapping. The wrapping apparatus has an annular upper surface plate (not shown) and a lower surface plate (hereinafter simply referred to as a surface plate) 1 that rotate in opposite directions, and includes a
[0025]
FIG. 3 shows an example of means for controlling the position of the semiconductor wafer during lapping. In the case of controlling the position of the semiconductor wafer by operating angle command and operating angle detection of the servo motor that drives the sun gear and the internal gear. It is a block diagram. The sun gear and the internal gear for rotating or revolving the carrier are individually provided with servo motors for rotationally driving them, and the
[0026]
FIG. 4 is a block diagram when the position of the semiconductor wafer is monitored and controlled by the monitoring camera. In the case of this example, the position control of the semiconductor wafer is not particularly performed from the initial stage of the lapping process to the middle stage, and at the stage of machining in the middle of the surface plate, for example, for position detection provided at a predetermined position of each carrier The position of the semiconductor wafer calculated based on the position information data of the detected mark is fed back to the
In addition, the position detection means of each motor according to the present invention is not limited to the angle sensor mounted for each motor as described above, or a means using a surveillance camera, and other position detection sensors can also be used. It is.
[0027]
FIG. 5 shows a first embodiment of the wrapping apparatus. This wrapping device uses servo motors (not shown) as driving means for the
[0028]
Each
[0029]
In the lapping operation of the first embodiment performed using this wrapping device, the rotation direction of the
[0030]
In order to control the rotation of the
[0031]
Next, carrier control contents in the wrapping method will be described.
FIG. 7 shows the change with time of the position of the semiconductor wafer on the surface plate by hatching in the first embodiment of the lapping method. In the figure, the horizontal direction represents the time. In the first step (outer step), the carrier is revolved and rotated while maintaining the state in which the semiconductor wafer loaded in each carrier locally protrudes from the outer peripheral side of the surface plate. Next, in the second step (inner step), the carrier is rotated so that the semiconductor wafer protrudes locally from the inner peripheral side of the surface plate, and then the carrier is rotated and rotated while maintaining this state. . Finally, in the third step (finishing step), the carrier is rotated so that the semiconductor wafer comes to an intermediate position where it does not protrude from either the outer peripheral side or the inner peripheral side of the surface plate. Revolution and rotation of the career while maintaining. In the first step and the second step, emphasis is placed on the fabrication of the surface plate shape, and in the third step, emphasis is placed on the fabrication of the wafer shape by the surface plate flattened in the first and second steps. Yes. In the present embodiment, the required time ratio of each process is about 42% for the first and second processes and about 13% for the third process, but is not limited to this ratio.
[0032]
FIG. 8 shows an example of a carrier rotation direction control program. In the figure, normal rotation is a direction opposite to the rotation direction of the lower surface plate, and reverse rotation is a direction opposite to the normal rotation. In the case of FIG. 8, the carrier starts machining in a reverse state, and repeats forward rotation and reverse rotation alternately. Then, reverse rotation is performed for a slightly longer time before and after switching from the first step to the second step shown in FIG. 7, and then normal rotation and reverse rotation are repeated alternately. After that, when switching from the second step to the third step shown in FIG. 7, the reverse rotation is performed for a slightly longer time, and the forward rotation and the reverse rotation are further performed to complete the machining by the reverse rotation. In this example, since the processing is finished in the third step at a middle position where the semiconductor wafer does not protrude from either the outer peripheral side or the inner peripheral side of the surface plate, the rotation direction at the end is forward rotation or reverse rotation. Either is acceptable.
[0033]
As described above, according to the lapping method of the first embodiment, the entire lapping surface of the surface plate is used, and the lapping time in the outer process and the inner process is made longer than the finishing process in the middle of the surface plate. As compared with the conventional case, the wear amount of the surface plate becomes substantially uniform, so that the lap surface is kept flat. As a result, the semiconductor wafer can be flattened without causing a change in thickness by lapping on the flattened lapping surface. Furthermore, the problem of the concave portion and the convex portion that have occurred in the conventional semiconductor wafer that has been lapped in a state of locally protruding from the outer peripheral side or inner peripheral side of the lapping surface of the surface plate is the final process in this embodiment. It is solved by lapping, that is, lapping at a finishing position where any part of the semiconductor wafer does not protrude from the surface plate.
[0034]
As described in the first embodiment, when lapping is performed while controlling the position of the semiconductor wafer by a controller using a servo motor, there are the following advantages.
(1) When lapping is completed with the semiconductor wafer locally protruding from the lapping surface of the surface plate as in the prior art, the flatness of the semiconductor wafer is significantly deteriorated by cutting into the semiconductor wafer at the periphery of the surface plate. . However, by controlling the rotation angle of each servo motor based on the feedback value of the rotation angle of each servo motor or the rotation angle of the carrier by the surveillance camera, according to the sun gear and internal gear drive program inputted in advance to the controller, At the end of lapping, the semiconductor wafer can be controlled to stop at a position where local protrusion does not occur. Therefore, the TTV can be significantly improved over the semiconductor wafer according to the prior art.
(2) Effect of sudden carrier reversal: When a part of the semiconductor wafer loaded on the carrier is in a position protruding from the outer peripheral side and inner peripheral side of the surface plate, or in a position not protruding from the surface plate at all. The contact surface between the surface plate and the semiconductor wafer changes by promptly switching the carrier rotation direction based on the carrier drive program input to the controller to promote the rotation of the loaded semiconductor wafer. Thereby, the uneven surface of the surface plate uniformly contacts the semiconductor wafer, and the entire surface of the semiconductor wafer is evenly wrapped. As a result, the concave portions and the convex portions (see FIGS. 17A and 17B) generated on the finished surface of the conventional semiconductor wafer are dispersed and generated at a plurality of locations, and TTV has a small value.
[0035]
FIG. 9 shows a second embodiment of the wrapping apparatus and wrapping method. The
[0036]
When the lapping apparatus of the second embodiment is used, as shown in FIGS. 9A and 9B, the
[0037]
An example of the driving program for the sun gear and the internal gear in the second embodiment is shown in FIG. In the same figure, in the first step of the lapping process, one of the
[0038]
In the first process and the second process, emphasis is placed on building a platen shape, and the time of the first process and the second process is set longer than that of the third process. As a result, the wear amount of the outer peripheral side and inner peripheral side of the
[0039]
FIG. 11 shows an example of a carrier rotation direction control program. The carrier starts machining in a reverse state, and repeats forward rotation and reverse rotation alternately. Then, before and after switching from the first step to the second step shown in FIG. 10, reverse rotation is performed for a slightly longer time, and then normal rotation and reverse rotation are alternately repeated again. After that, when switching from the second step to the third step shown in FIG. 10, the reverse rotation is performed for a slightly longer time, and the forward rotation and the reverse rotation are further performed to complete the machining by the reverse rotation. In the third step, since the semiconductor wafer is in a middle position where it does not protrude from either the outer peripheral side or the inner peripheral side of the surface plate, the rotation direction at the end may be forward rotation or reverse rotation.
As described above, in each of the above steps, the rotation direction of each
[0040]
Next, FIG. 12 shows a wrapping apparatus and a wrapping method according to a third embodiment. As shown in the figure, the
[0041]
In the lapping method of the third embodiment, as shown in FIG. 12, four
[0042]
Next, a sun gear and internal gear drive program according to the third embodiment will be described with reference to FIG. When the number of semiconductor wafers loaded per carrier is four, in the first step, the
[0043]
As described above, also in this embodiment, each carrier is evenly wrapped at the position where the loaded semiconductor wafer protrudes from the outer peripheral side or inner peripheral side of the surface plate and the middle position. The flatness of the lapping surface is maintained and the semiconductor wafer is lapped uniformly.
[0044]
FIG. 14 shows a fourth embodiment of the wrapping apparatus. The
[0045]
When using the lapping apparatus of the fourth embodiment, as shown in FIGS. 14A to 14C, two of the
[0046]
In each of the above embodiments, the rotation state of the carrier is controlled using a servo motor that is accurate and easy to check the operating state, but the present invention is not limited to this, and the servo motor It is also possible to control the rotation of the carrier by other means. For example, as described above (see the description in FIG. 4), by providing a mark (for example, a hole or mark) for position detection at a predetermined position on the carrier, and detecting the position of the mark with a CCD camera or the like for position monitoring If the position of the semiconductor wafer is specified and the rotation angle of the sun gear and the internal gear is controlled by this position information, the same effect as in the above embodiment can be obtained. Or you may make it obtain | require the rotation angle of a sun gear and an internal gear by a calculation by outputting a rotation angle command as a pulse number using a pulse motor.
[0047]
As described above, according to the present invention, the carrier is placed on the outer peripheral side, the inner peripheral side, and the middle of the upper and lower surface plates on the basis of the program set in advance and input to the semiconductor wafer loaded in the carrier of the lapping apparatus. The lapping operation is controlled at each position in the order of the predetermined process, and in particular, the lapping method focuses on maintaining the flatness of the upper and lower surface plates in the first half of this lapping work and improving the flatness of the semiconductor wafer in the second half. Since it is incorporated, the flatness after lapping can be increased over the entire surface of the sliced semiconductor wafer. At the same time, by causing the carrier to revolve and rotate for a predetermined time in a predetermined process order based on the driving program, the substantial lapping time on the outer peripheral side and inner peripheral side of the surface plate and the substantial position at the middle position The wrapping time is approximately equal. Thereby, the lap surfaces of the upper and lower surface plates are evenly worn, and the shape thereof is maintained flat. Therefore, it is possible to remarkably reduce the frequency of work required to maintain the flatness of the surface plate, such as the measurement of flatness of the upper and lower surface plates and the correction lapping using a correction carrier, improving the operating rate of the lapping device and improving the lapping efficiency it can.
[0048]
Further, if the lapping method of the present invention is applied and the number of semiconductor wafers loaded per carrier is set to 1 or 2 using an existing lapping apparatus, the lapping apparatus can be increased in size corresponding to the increase in the diameter of the semiconductor wafer. In addition, it is not always necessary to use a single-wafer type surface grinder, and an existing lapping apparatus can be utilized, and loss due to fractions is reduced as the number of semiconductor wafers loaded per batch decreases.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram for comparing the contact length between a surface plate and a semiconductor wafer at a peripheral portion of the surface plate and inside thereof.
FIG. 2 is a schematic view showing a radial section of a surface plate after lapping.
FIG. 3 is an example of a block diagram of semiconductor wafer position control during lapping.
FIG. 4 is another example of a block diagram for controlling the position of a semiconductor wafer during lapping.
FIG. 5 is a schematic plan view of the lapping apparatus used in the first embodiment of the present invention, and shows each process from wafer loading to wafer removal after lapping is completed in time series.
FIG. 6 is a partial plan view for explaining the lapping method of the first embodiment in the order of steps.
FIG. 7 is a diagram illustrating a change with time of a position of a semiconductor wafer on a surface plate in the lapping method according to the first embodiment.
FIG. 8 is an explanatory diagram of carrier rotation direction control contents in the lapping method of the first embodiment.
FIG. 9 is a partial plan view illustrating a lapping method according to a second embodiment in the order of steps.
FIG. 10 is a diagram showing a change with time of a position of a semiconductor wafer on a surface plate in the lapping method of the second embodiment.
FIG. 11 is an explanatory diagram of the control content of the rotation direction of the carrier in the lapping method of the second embodiment.
FIG. 12 is a plan view of a lapping apparatus used in the third embodiment, and shows a lapping process of each loaded semiconductor wafer in time series.
FIG. 13 is a diagram showing a change with time of a position of a semiconductor wafer on a surface plate in the lapping method of the third embodiment.
FIG. 14 is a partial plan view for explaining the lapping method of the fourth embodiment in the order of steps.
FIG. 15 is a partial plan view showing an example of a lapping method according to the prior art.
FIG. 16 is a schematic cross-sectional view showing the lap surface shape of the upper and lower surface plates after lapping according to the prior art.
FIG. 17 is a cross-sectional view showing the shape of a semiconductor wafer obtained by a lapping method according to the prior art, and FIG. b) shows the case where wrapping is finished in a state where it protrudes locally from the inner peripheral side of the lap surface, and (c) shows the case where wrapping is finished in a state where there is no protrusion.
[Explanation of symbols]
DESCRIPTION OF
Claims (6)
サンギヤ(2)及びインターナルギヤ(3)をそれぞれ回転駆動するサンギヤモータ(22)及びインターナルギヤモータ(27)と、
入力されるそれぞれの回転速度指令に基づいてサンギヤモータ(22)及びインターナルギヤモータ(27)の回転速度をそれぞれ制御するサンギヤモータドライバ(21)及びインターナルギヤモータドライバ(26)と、
サンギヤ(2)及びインターナルギヤ(3)のそれぞれの回転角度を検出するサンギヤ角度センサ(23)及びインターナルギヤ角度センサ(28)と、
サンギヤ角度センサ(23)からのサンギヤ回転角度、及びインターナルギヤ角度センサ(28)からのインターナルギヤ回転角度、及びキャリア(4,6,8)が所定の動作パターンに従って自転及び公転するように予めサンギヤ(2)及びインターナルギヤ(3)のそれぞれの回転速度及び回転角度の目標値が記憶された駆動プログラムに基づいて、サンギヤ(2)及びインターナルギヤ(3)の回転角度を制御して、ウェーハ装填穴に装填した半導体ウェーハ(5,7a,7b,9a,9b,9c,9d)が全て同時に又は交互に上下定盤(1)のラップ面から局部的にはみ出す状態と、半導体ウェーハ(5,7a,7b,9a,9b,9c,9d)が全て上下定盤(1)のラップ面からはみ出さない状態とをキャリア(4,6,8)の自転によって切り換えるコントローラ(20)とを備えたことを特徴とする半導体ウェーハのラッピング装置。A semiconductor wafer loaded in the wafer loading hole of the carrier is sandwiched between an annular upper surface plate and a lower surface plate rotating in opposite directions with the lap surfaces facing each other, and the sun gear provided on the inner peripheral side of the upper and lower surface plates is By engaging the gear provided on the outer periphery of the carrier with the internal gear provided on the outer peripheral side of the surface plate, and rotating and revolving the carrier by rotationally driving the sun gear and the internal gear, the semiconductor wafer In a semiconductor wafer lapping device for flattening the cut surface,
A sun gear motor (22) and an internal gear motor (27) for rotationally driving the sun gear (2) and the internal gear (3), respectively;
A sun gear motor driver (21) and an internal gear motor driver (26) for controlling the rotational speeds of the sun gear motor (22) and the internal gear motor (27) based on the input rotational speed commands, respectively;
A sun gear angle sensor (23) and an internal gear angle sensor (28) for detecting respective rotation angles of the sun gear (2) and the internal gear (3);
The sun gear rotation angle from the sun gear angle sensor (23), the internal gear rotation angle from the internal gear angle sensor (28) , and the carrier (4, 6, 8) are rotated and revolved according to a predetermined operation pattern. pre sun gear (2) and the target values of the rotational speed and rotation angle of the internal gear (3) is based on the stored driving programs, controls the rotation angle of the sun gear (2) and the internal gear (3) The semiconductor wafers (5, 7a, 7b, 9a, 9b, 9c, 9d) loaded in the wafer loading holes all protrude from the lapping surface of the upper and lower surface plates (1) locally or alternately, and the semiconductor wafer (5,7a, 7b, 9a, 9b , 9c, 9d) is switched Ru controller by the rotation of the carrier (4, 6, 8) and a state not protruding from the wrap surfaces of all upper and lower surface plates (1) (20) And a semiconductor wafer wrapping apparatus.
キャリア(4,6,8)に装填した１枚又は２枚又は４枚の半導体ウェーハ(5,7a,7b,9a,9b,9c,9d)のうちの少なくとも１枚が上下定盤(1)のラップ面の外周側及び内周側の少なくとも一側から局部的にはみ出した状態でのラッピングをそれぞれの半導体ウェーハ(5,7a,7b,9a,9b,9c,9d)が順次局部的にはみ出すようにして行うはみ出しラッピング工程と、
このはみ出しラッピング工程の次に全ての半導体ウェーハ(5,7a,7b,9a,9b,9c,9d)が上下定盤(1)のラップ面からはみ出さない状態を維持しつつラッピングを行う非はみ出しラッピング工程と、のラッピングサイクルを所定回数繰り返し、
最後の非はみ出しラッピング工程を行った後、全ての半導体ウェーハ(5,7a,7b,9a,9b,9c,9d)が上下定盤(1)のラップ面からはみ出さない状態のときにラッピングを終了する仕上げ工程を実施することを特徴とする半導体ウェーハのラッピング方法。In a lapping method for a semiconductor wafer in which a semiconductor wafer is loaded into a carrier of a lapping apparatus, and the carrier is sandwiched between lapping surfaces of upper and lower surface plates to wrap the cut surface of the semiconductor wafer,
At least one of the one, two, or four semiconductor wafers (5, 7a, 7b, 9a, 9b, 9c, 9d) loaded in the carrier (4, 6, 8) is an upper and lower surface plate (1) Each of the semiconductor wafers (5, 7a, 7b, 9a, 9b, 9c, 9d) sequentially protrudes locally in a state where they are locally protruded from at least one of the outer peripheral side and the inner peripheral side of the wrap surface. And a protruding lapping process to be performed as described above,
Next to this protrusion lapping process, all semiconductor wafers (5, 7a, 7b, 9a, 9b, 9c, 9d) are lapped while maintaining a state where they do not protrude from the lapping surface of the upper and lower surface plates (1). The wrapping process and the wrapping cycle are repeated a predetermined number of times,
After the last non-extrusion lapping process, lapping is performed when all the semiconductor wafers (5, 7a, 7b, 9a, 9b, 9c, 9d) are not protruding from the lapping surface of the upper and lower surface plates (1). A lapping method for a semiconductor wafer, comprising performing a finishing process to be completed.
キャリア(8)に装填した複数の半導体ウェーハ(9a,9b,9c)の一部が上下定盤(1)のラップ面の外周側及び内周側から局部的にはみ出した状態でのラッピングをそれぞれの半導体ウェーハ(9a,9b,9c)が順次局部的にはみ出すようにして行うはみ出しラッピング工程と、
このはみ出しラッピング工程の次に全ての半導体ウェーハ(9a,9b,9c)の内特定の半導体ウェーハ(9c)を除く残りの半導体ウェーハ(9a,9b)が上下定盤(1)のラップ面からはみ出さない状態を維持しつつラッピングを行う非はみ出しラッピング工程と、のラッピングサイクルを所定回数繰り返し、
最後の非はみ出しラッピング工程を行った後、前記特定の半導体ウェーハ(9c)を除く残りの半導体ウェーハ(9a,9b)が上下定盤(1)のラップ面からはみ出さない状態のときにラッピングを終了する仕上げ工程を実施することを特徴とする半導体ウェーハのラッピング方法。In a lapping method for a semiconductor wafer in which a semiconductor wafer is loaded into a carrier of a lapping apparatus, and the carrier is sandwiched between lapping surfaces of upper and lower surface plates to wrap the cut surface of the semiconductor wafer,
Wrapping in a state where a part of the plurality of semiconductor wafers (9a, 9b, 9c) loaded on the carrier (8) protrudes locally from the outer peripheral side and inner peripheral side of the upper and lower surface plates (1). and line Uhamidashi lapping process of a semiconductor wafer (9a, 9b, 9c) is as protrude sequentially locally,
Following this protrusion lapping process, the remaining semiconductor wafers (9a, 9b) except for the specific semiconductor wafer (9c) of all the semiconductor wafers (9a, 9b, 9c) protrude from the lapping surface of the upper and lower surface plates (1). and line cormorant non protruding lapping lapping while maintaining the state Otherwise, the wrapping cycle is repeated a predetermined number of times,
After the last non-extrusion lapping process, lapping is performed when the remaining semiconductor wafers (9a, 9b) excluding the specific semiconductor wafer (9c) are not protruding from the lapping surface of the upper and lower surface plates (1). A lapping method for a semiconductor wafer, comprising performing a finishing process to be completed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32583098A JP4384742B2 (en) | 1998-11-02 | 1998-11-02 | Semiconductor wafer lapping apparatus and lapping method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32583098A JP4384742B2 (en) | 1998-11-02 | 1998-11-02 | Semiconductor wafer lapping apparatus and lapping method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000141213A JP2000141213A (en) | 2000-05-23 |
| JP4384742B2 true JP4384742B2 (en) | 2009-12-16 |
Family
ID=18181093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32583098A Expired - Lifetime JP4384742B2 (en) | 1998-11-02 | 1998-11-02 | Semiconductor wafer lapping apparatus and lapping method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4384742B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150026930A (en) * | 2013-08-30 | 2015-03-11 | 가부시키가이샤 사무코 | Apparatus and method for double-side polishing of work |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3791302B2 (en) * | 2000-05-31 | 2006-06-28 | 株式会社Ｓｕｍｃｏ | Semiconductor wafer polishing method using a double-side polishing apparatus |
| FR2869823B1 (en) * | 2004-05-07 | 2007-08-03 | Europ De Systemes Optiques Sa | METHOD AND SURFACE POLISHING ELEMENT |
| JP2009285768A (en) * | 2008-05-28 | 2009-12-10 | Sumco Corp | Method and device for grinding semiconductor wafer |
| DE102009038942B4 (en) | 2008-10-22 | 2022-06-23 | Peter Wolters Gmbh | Device for machining flat workpieces on both sides and method for machining a plurality of semiconductor wafers simultaneously by removing material from both sides |
| KR101209271B1 (en) * | 2009-08-21 | 2012-12-06 | 주식회사 엘지실트론 | Apparatus for double side polishing and Carrier for double side polishing apparatus |
| JP5663733B2 (en) * | 2010-02-22 | 2015-02-04 | 秋田県 | Flat double-sided finishing method and flat double-sided finishing apparatus |
-
1998
- 1998-11-02 JP JP32583098A patent/JP4384742B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150026930A (en) * | 2013-08-30 | 2015-03-11 | 가부시키가이샤 사무코 | Apparatus and method for double-side polishing of work |
| US9403257B2 (en) | 2013-08-30 | 2016-08-02 | Sumco Corporation | Apparatus and method for double-side polishing of work |
| KR101669491B1 (en) * | 2013-08-30 | 2016-10-26 | 가부시키가이샤 사무코 | Apparatus and method for double-side polishing of work |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000141213A (en) | 2000-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4343020B2 (en) | Double-side polishing method and apparatus | |
| US9962804B2 (en) | Polishing apparatus, method for controlling the same, and method for outputting a dressing condition | |
| US6220928B1 (en) | Surface grinding method and apparatus for thin plate work | |
| JP3672146B2 (en) | Wire saw and ingot cutting method | |
| JP4384742B2 (en) | Semiconductor wafer lapping apparatus and lapping method | |
| US11951589B2 (en) | Wafer edge asymmetry correction using groove in polishing pad | |
| JP2008141186A (en) | Polishing method and polishing device | |
| JP2921250B2 (en) | Mirror polishing method and apparatus for wafer chamfer | |
| JP2013128987A (en) | Double-side polishing device | |
| US7955982B2 (en) | Method for smoothing wafer surface and apparatus used therefor | |
| JP3962452B2 (en) | Semiconductor wafer lapping apparatus and lapping method using the same | |
| JP2003011058A (en) | Polishing device and polishing method and manufacturing method for optical part | |
| JPH03251363A (en) | Lapping work and double-face lapping machine | |
| JP4440621B2 (en) | Method and apparatus for polishing metal ring for endless belt of continuously variable transmission | |
| JP2006224240A (en) | Dressing method of honing stone and dressing device | |
| JP5450946B2 (en) | Semiconductor wafer double-side polishing method | |
| JPH05138529A (en) | Polishing device | |
| JP2613081B2 (en) | Mirror polishing method for wafer periphery | |
| JP2010042468A (en) | Polishing method | |
| JPS6158270B2 (en) | ||
| JP4475111B2 (en) | Manufacturing method of ring member | |
| JP2000263402A (en) | Polishing method and polishing device | |
| JP2010023167A (en) | Abrasive particle processing apparatus and abrasive particle processing method therewith | |
| JP2001030161A (en) | Carrier for polishing device | |
| JP4103641B2 (en) | Lapping device and lapping method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050928 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070920 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |