JP3962452B2 - Semiconductor wafer lapping apparatus and lapping method using the same - Google Patents

Semiconductor wafer lapping apparatus and lapping method using the same Download PDF

Info

Publication number
JP3962452B2
JP3962452B2 JP23021797A JP23021797A JP3962452B2 JP 3962452 B2 JP3962452 B2 JP 3962452B2 JP 23021797 A JP23021797 A JP 23021797A JP 23021797 A JP23021797 A JP 23021797A JP 3962452 B2 JP3962452 B2 JP 3962452B2
Authority
JP
Japan
Prior art keywords
wrapping
semiconductor wafer
rotation
carrier
surface plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23021797A
Other languages
Japanese (ja)
Other versions
JPH10113860A (en
Inventor
久三 斉藤
良明 大野
義一郎 岩切
広伸 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP23021797A priority Critical patent/JP3962452B2/en
Publication of JPH10113860A publication Critical patent/JPH10113860A/en
Application granted granted Critical
Publication of JP3962452B2 publication Critical patent/JP3962452B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

【0001】
【発明の属する分野】
本発明は、半導体ウェハのラッピング装置およびこれを用いたラッピング方法に係り、スライスドウェハをラッピングする半導体ウェハのラッピング方法に関するものである。
【0002】
【従来の技術】
切断された半導体ウェハは、面取りをした後に、ラッピングまたは平面研削によりその切断面を整えている。
この内、ラッピングは複数の半導体ウェハを処理するバッチ処理であり、その処理効率がもっとも良い。図4に示すように、このラッピングは一般的には互いに反対方向に回転する上定盤31(図示せず)と下定盤3との間に、その保持孔に複数の半導体ウェハ10を装填したラッピングキャリア4を配置して、このラッピングキャリア4をサンギア51とインターナルギア52の回転差により自転させて、上定盤31と下定盤3に対してラッピングキャリア4が遊星運動をしながら半導体ウェハ10をラッピングする。この際、半導体ウェハ10自身も自転することにより平坦な研磨がなされる。
【0003】
尚、ラッピングキャリア4の自転方向は、下定盤3の回転に対向する方向を正回転(矢印X)とし、その反対を逆回転(矢印Y)とする。
【0004】
また、上下各定盤の表面はラッピング装置に装着した時点において必ずしも平坦ではなく、またラッピングを繰り返すうちにその表面形状がさらに変化する。この形状には図5(a)に示すようなAソリと言われる凸状の下定盤3aと、図5(c)に示すようなBソリと言われる凹状の下定盤3aとの二通りがある。尚、上定盤については、その自重により下定盤の形状に倣うようにして回転することから、その形状は下定盤の形状に左右される。
【0005】
この定盤表面の反りを修正して図5(b)に示すような平坦にする方法としては、その形状を日に一回、又は週に一回といった頻度で測定し、ラッピングキャリアに替えて修正キャリア(図示せず)を配置してラッピング装置を回転させることにより、定盤を平坦に成形するものがある。
この方法においては、Aソリ(凸状)の場合は、図8(a)に示すように、修正キャリアを下定盤3に対して正転(矢印X)させる場合には下定盤の斜線部が研磨され易く、ソリが更に大きくなる。一方、図8(b)に示すように修正キャリアを下定盤3に対して逆転(矢印Y)させることにより、下定盤3の突出部に相当する部分が研磨され易くなり、下定盤3を平坦に近づけることが出来る。これに対し、Bソリ(凹状)の場合は、修正キャリアを下定盤3に対して正転(矢印X)させることにより、下定盤3を平坦に近づけることが出来る。
【0006】
【発明が解決しようとする課題】
しかしながら、上記した修正キャリアを使用した定盤の成形では、作業効率が悪いため、測定と成形の頻度を少なくせざるを得ず、その間においてラッピングされた半導体ウェハの平坦度は、繰り返すに従い徐々に損なわれていくという問題点があった。
そこで、従来ラッピングにおいて、ラッピングキャリアの自転方向を交互に反転させる方法が提案されている(特開平3−251363)。この方法ではラッピング工程の初期においては定盤の変形を防止することができる。
しかしながら、このようなバッチ式で研磨される複数の半導体ウェハは、それぞれ厚さが僅かに異なり、ラッピングキャリアの面から突出した領域で上下定盤に接触し、その摩擦によって自転するが、ラッピングが進み厚さが揃ってくると、上下定盤の挟持によりほとんどの半導体ウェハは自転しなくなる。そのため図4に示すように半導体ウェハ10の同じはみ出し部分10aが定盤3からはみ出しながらラッピングされる。これにより、図12に示すように上定盤31の周縁部と当接する部分だけが多くラッピングされ、はみ出し部分10aと上下定盤3、31の内周部に位置する内周部分10bはあまりラッピングされず外周部に凹み20aができ、図11に示すような形状となり、その全体厚さ変化量(Total Thickness Variation:TTV)TTVは大きな値となるという問題点があった。
本発明は、上記問題に鑑みてなされたもので、ラッピングをくりかえすことにより発生する定盤の変形を防止すると共に、半導体ウェハの自転停止によるTTVの悪化を改善することができる半導体ウェハのラッピング装置およびラッピング方法を提供することを目的とするものである。
【0007】
【課題を解決するための手段】
このため本発明の第1では、保持孔内に半導体ウェハを装填したラッピングキャリアを、互いに反対方向に回転する上定盤と下定盤との間に配置し、該ラッピングキャリアを自転させながら、前記半導体ウェハをラッピングする半導体ウェハのラッピング方法において、前記ラッピングキャリアの前記保持孔内における前記半導体ウェハの自転を誘起すべく、前記ラッピングキャリアの自転速度を、急激に変化させるようにしたことを特徴とする。
本発明の第2では、前記ラッピングキャリアの自転速度が、間欠的に(ディジタルに)変化するように構成されていることを特徴とする。
本発明の第3では、前記第1の発明においてラッピングキャリアの自転速度の変化レートが0.1rpm/秒以上であることを特徴とする。
本発明の第4では、前記第1の発明においてラッピングキャリアの自転速度の変化レートが1.0rpm/秒以上であることを特徴とする。
本発明の第5では、保持孔内に半導体ウェハを装填したラッピングキャリアを、互いに反対方向に回転する上定盤と下定盤との間に配置し、該ラッピングキャリアを自転させながら、前記半導体ウェハをラッピングする半導体ウェハのラッピング方法において、前記ラッピングキャリアは正逆交互に自転し、最終工程で正方向となるように制御したことを特徴とする。
本発明の第6では、前記第5の発明においてラッピングキャリアの自転速度が、間欠的に(ディジタルに)変化するように構成されていることを特徴とする。このとき反転後のラッピングキャリアの自転速度が略一定に保たれ、一方向の自転速度が少なくとも1秒間は維持されるようにするのが望ましい。
本発明の第7では、前記第6の発明において反転後のラッピングキャリアの自転速度が略一定に保たれ、一方向の自転が少なくとも5秒間は維持されるようにしたことを特徴とする。
本発明の第8では、保持孔内に半導体ウェハを装填したラッピングキャリアを、互いに反対方向に回転する上定盤と下定盤との間に配置し、該ラッピングキャリアを自転させながら、前記半導体ウェハをラッピングする半導体ウェハのラッピング方法において、ラッピング開始に先立ち、下定盤の形状を測定する測定工程と、前記測定結果から、前記下定盤の変形が自己補正されるように、前記ラッピングキャリアの自転方向および各自転方向の合計回転時間を算定する算定工程と、前記算定結果に基づいて、前記ラッピングキャリアが正方向への自転時間と逆方向への自転時間が算定された前記自転時間と略同じになるように設定し、前記下定盤の変形を自己補正しながらラッピングするラッピング工程とを含むことを特徴とする。
本発明の第9では、前記第8の発明においてラッピング工程は、前記ラッピングキャリアの自転方向が、最終工程で正方向となるように制御したことを特徴とする。
本発明の第10では、前記第8または第9の発明においてラッピングキャリアの自転速度が、間欠的に(ディジタルに)変化するように構成されていることを特徴とする。このとき反転後のラッピングキャリアの自転速度が略一定に保たれ、一方向の自転速度が少なくとも1秒間は維持されるようにするのが望ましい。
本発明の第11では、第10の発明において反転後のラッピングキャリアの自転速度が略一定に保たれ、一方向の自転が少なくとも5秒間は維持されるようにしたことを特徴とする。
本発明の第12では、互いに反対方向に回転する上定盤および下定盤と、前記上定盤と下定盤との間に、装着せしめられ、保持孔内に半導体ウェハを装填するように構成されたラッピングキャリアと、前記ラッピングキャリアの周縁に歯合するように装着され、前記ラッピングキャリアを回転駆動するように、互いに回転差を有しつつ、同軸的に回転するサンギアおよびインターナルギアと、前記サンギアおよびインターナルギアの回転を互いに独立して制御し、前記サンギアおよびインターナルギアの回転差を急激に変化させることにより、ウェハの自転を誘起するように前記ラッピングキャリアの回転を制御する制御手段とを具備したことを特徴とする。
本発明の第13では、第12の発明において下定盤表面の平坦度を検出する表面検出手段を具備し、前記制御手段は、ラッピングに先立ち、前記表面検出手段の出力に応じて前記ラッピングキャリアの自転速度を制御するように構成されていることを特徴とする。
【0008】
【発明の実施の形態】
本発明は、ラッピング装置の定盤、特に下定盤表面の凹凸形状を修正キャリアを使用することなく、ラッピングによって自己修正し、ラッピングが繰り返されるに従って増加していたTTVの劣化を防止するものである。
また、従来ラッピングにおいて、ラッピングキャリアの自転速度を急激に変化させると、衝撃により半導体ウェハのわれや欠けを生じ易いと考えられており、速度の変化は徐々に行うというのが通常の考え方であった。本発明者らは種々の実験結果から、ラッピングにおいてラッピングキャリアの自転速度に急激な変化を与えることにより、半導体ウェハが、効率よく自転することを、発見し、この点に着目してなされたものである。半導体ウェハを効率よく自転させることにより、上下各定盤との当接位置を移動させることができる。このように、本発明では、ラッピングキャリアの自転速度を急激に変化させることにより、半導体ウェハを自転させ、半導体ウェハと上下各定盤との当接位置を移動させることによりTTVの値を小さくしようとするものである。
更にまた、本発明者らは、種々の実験の結果、ラッピングキャリアの自転方向が正転の場合、半導体ウェハのへこみの量が少なくてすみ、TTVが少なく、きずも少なくてすむ一方、ラッピングキャリアの自転方向が逆転の場合、半導体ウェハのラッピング速度は高いが、表面のへこみの量が多く、きずが生じ易いということを発見し、この点に着目してなされたものである。すなわち、図8(a)及び(b)に説明図を示すように、これは、ラッピングキャリアの自転方向が正転の場合と、逆転方向の場合とで、摩擦を生じる部分が異なるためと考えられる。そこでこの点に着目し、正逆反転しながらラッピングを行うとともに、最後は正転で終わるように制御することにより、半導体ウェハ表面のへこみが少なく、キズの少ない半導体ウェハを得ることが可能となる。
【0009】
【実施例】
以下、本発明の実施例を図面に基づいて説明する。
図1は本発明の第1の実施例に係る研磨方法におけるラッピングキャリアの自転速度を示すグラフ、図2は本実施例の研磨方法によって得られる半導体ウェハの斜視図、図3は図2のC−C断面図、図4は本発明の実施例で用いられるラッピング装置を示す平面図、、図5は同ラッピング装置の説明図、図6は、同ラッピング装置の定盤及びインターナルギアおよびサンギアの回転数と時間との関係を示す図、図7は下定盤の形状の変化を示す側断面図、図8は正転の場合と逆転の場合との平坦度を示す説明図である。
【0010】
先ず、本発明の方法で用いられるラッピング装置について説明する。この装置は、所定の回転速度で一方向に回転駆動せしめられるセンタードラム30と、該センタードラム30に同期して回転せしめられ、互いに反対方向に回転する上定盤31および下定盤3と、該上定盤31と下定盤3との間に装着せしめられ、保持孔41内に半導体ウェハ10を装填するように構成されたラッピングキャリア4と、このラッピングキャリア4の周縁に歯合するように装着され、このラッピングキャリア4を回転駆動すべく互いに回転差を有しつつ、同軸的に回転するサンギア51およびインターナルギア52と、サンギア51およびインターナルギア52の回転を互いに独立して制御し、これらサンギアおよびインターナルギアの回転差を急激に変化させることにより、半導体ウェハ10の自転を誘起すべく、ラッピングキャリア4の回転を制御する制御手段60とを具備したものである。また、下定盤3の近傍に、下定盤表面の平坦度を検出する検出ゲージ20が配設されており、この検出結果に応じて、正逆の回転時間を制御するようにこの検出結果が制御手段60に入力せしめられ、サンギア51およびインターナルギア52の回転が制御されるように構成されている。これら上定盤及び下定盤はサーボモータによって駆動されるセンタードラムに連動して回転するようになっている。また、サンギア51およびインターナルギア52もまた、サーボモータによって駆動され、図6に示すように、その回転数が急激に変化するようになっている。下定盤3、サンギア51およびインターナルギア52の回転速度をそれぞれ曲線a,b,cで示す。そしてこのサンギア51およびインターナルギア52の回転速度の差によってラッピングキャリアの自転速度が決定せしめられる。
先ず、表面検出ゲージ20によって下定盤の形状を測定する。ここでは下定盤表面にゲージを載置し、すきまゲージを用いて各位置でのすきま間隔を測定する。そしてこの測定結果に基づき、制御手段60において以下のような演算を行う。例えばその結果が、図7(a)に示すようにAソリ(凸状)である場合、このソリの量から合計正回転時間T1と合計逆回転時間T2をそれぞれ算定する。
次に、図1に示すようにラッピング装置にラッピングキャリアの自転のシーケンスとしてラッピング時間t1〜t6を入力し、正逆それぞれの自転方向と自転速度を設定する。この際、合計正回転時間T1=t2+t4+t6、合計逆回転時間T2=t1+t3+t5となるように設定する。
【0011】
このラッピングにおける最初の回転方向は、下定盤がAソリ(凸)であることから逆回転の時間を長くするため、それぞれの半導体ウェハの厚さが概ね揃うまでのラッピング時間t1を逆回転として設定し、その後略同じラッピング時間t2〜t6を正逆交互になるように設定する。そして、しかもこの自転方向の変換は可能な限り急激なレートで切り替えるように設定する。尚、反転した後の自転速度は一定になるように設定する。
【0012】
本実施例においては、ラッピング時間t1を10分間とし、ラッピング時間t2〜t6をそれぞれ1分間とし、反転のレートを5rpm/秒としている。
【0013】
この急激なラッピングキャリアの反転によって、半導体ウェハを自転させて、上下定盤の周縁部が当接する位置を変化させることにより、この周縁部によりラッピングされる領域が増大する。これにより、例えば図2に示すような複数の凹み2a、2b、2cを有する半導体ウェハ1が得られ、図3に示すように従来技術のTTVに比して遙に低い値のTTV1を得ることができる。
【0014】
また、このラッピングにより、その後の工程であるエッチングや研磨において平坦度を得るための取代を少なくすることができ、これらの工程時間を短縮することが可能となる。尚、前記実施例では数回の反転により得られた半導体ウェハについて説明したが、反転の回数を増やし、凹みの数を増やすと共に、その深さを減ずることにより、さらにTTVおよびLTV(局所的厚さ変化)を向上できる。
【0015】
また、ラッピングを開始したときより、下定盤の形状は平坦になるため、ラッピングの回数を重ねても、定盤の形状による平坦度の劣化を防止できる。
さらに、修正キャリアによる平坦化を必要とせず作業効率がよく、またラッピング中にこの平坦化の修正がなされることから、修正キャリアによる定盤の磨耗がなくなり、定盤の耐用時間を向上できる。
【0016】
次に本発明の第2の実施例について説明する。
この方法は、ラッピングキャリアを正逆反転させながらラッピングを行い、最後を正転モードで終わるようにしたものである。
すなわち、図9にその正逆モードの切り替えと、得られる表面平坦度との関係を示すように、逆転から正転へと一回切り替えを行いラッピングを行った。このときラッピング後の半導体ウェハのTTVは図9(a)に示すように1.316ミクロンとなっている。ちなみに反転をおこなわず逆転モードのみで行った場合、図9(c)に示すように3.13ミクロンであった。
さらに、反転頻度と得られる平坦度との関係を測定するために、2回反転させた場合、図9(b)に示すように1.281ミクロンであった。図9(a)と図9(c)との比較から、1回反転させ正転モードで終了したとき、TTVは60%程度に向上していることがわかる。また図9(a)と図9(b)との比較から、図9(a)ではTTVは60%程度、図9(b)ではTTVは58%程度となっており、切り替え頻度を高めることによりわずかに平坦度は向上したが、大幅に向上するわけではないことがわかる。なおここで図9(a)乃至図9(c)は、すべて同じラッピング装置を用いてラッピングを行い、サンギアとインターナルギアの回転数のみを変化させたものとする。
このように、本発明の方法によれば、ラッピングキャリアを正逆反転させ、最後を正転で終わるようにラッピングを行うことにより、キズもなく平坦度の高い半導体ウェハを得ることが可能となる。
また前記実施例1では、パルス的すなわち極めて急峻にサンギアとインターナルギアの回転制御を行った例について説明したが、
本発明の第3の実施例として図10に示すように、回転制御を行うようにしてもよい。
なお、この時のラッピングキャリアの反転速度は、0.1rpm/秒以上とするのが望ましく、0.1rpm/秒に満たないと、ラッピングキャリアの保持孔内で半導体ウェハが自転するほどの衝撃力を生起し得ない。さらに望ましくは、反転速度を1rpm/秒とすることにより、極めて効率よく半導体ウェハの自転を生起させることが可能となる。
【0017】
【発明の効果】
本発明では以上のように構成しているため、ラッピング装置の定盤の形状を修正しながらラッピングし、ラッピングの繰り返しによる半導体ウェハの平坦度の劣化を防止できるという優れた効果がる。
また、ラッピング中においてラッピングキャリアの自転速度を急激に変化させることにより半導体ウェハに自転を強制的に与えて、半導体ウェハ全体を均一にラッピングし、TTVおよびLTVを向上させることができるという優れた効果がある。
更にまた、ラッピングキャリアの自転を正逆反転させながらラッピングを行うに際し、最後に正転で終わるようにしているため、平坦度が高くキズのない、研磨ウェハを得ることが可能となる。
【図面の簡単な説明】
【図1】本発明に係る研磨方法におけるラッピングキャリアの自転方向と自転速度を示すグラフである。
【図2】本実施例の研磨方法によって得られる半導体ウェハの斜視図である。
【図3】図2のC−C断面図である。
【図4】本発明の実施例で用いられるラッピング装置およびそのラッピングにおける回転方向を示す平面図である。
【図5】同ラッピング装置の説明図である。
【図6】本発明の第1の実施例におけるラッピング装置の定盤及びインターナルギアおよびサンギアの回転数と時間との関係を示す図である。
【図7】下定盤の形状の変化を示す側断面図である。
【図8】正転の場合と逆転の場合との平坦度を示す説明図である。
【図9】本発明の第2の実施例のラッピング方法を示すタイムチャートである。
【図10】本発明の第3の実施例のラッピング方法を示す定盤及びインターナルギアおよびサンギアの回転数と時間との関係を示す図である。
【図11】従来技術の研磨方法によって得られる半導体ウェハの斜視図である。
【図12】図11のD−D断面図である。
【符号の説明】
1‥‥‥半導体ウェハ
2a‥‥凹み
2b‥‥凹み
2c‥‥凹み
20……表面検出ゲージ
3‥‥‥下定盤
31‥‥上定盤
3a‥‥下定盤
3b‥‥下定盤
3c‥‥下定盤
4‥‥‥ラッピングキャリア
41…保持孔
51‥‥サンギア
52‥‥インターナルギア
10‥‥半導体ウェハ
10a‥はみ出し部分
10b‥内周部分
20a‥凹み
T1‥‥‥合計正回転時間
T2‥‥‥合計逆回転時間
t1〜t6‥‥‥ラッピング時間
60…制御手段
[0001]
[Field of the Invention]
The present invention relates to a semiconductor wafer lapping apparatus and a lapping method using the same, and more particularly to a semiconductor wafer lapping method for lapping a sliced wafer.
[0002]
[Prior art]
After the cut semiconductor wafer is chamfered, the cut surface is prepared by lapping or surface grinding.
Among these, lapping is batch processing for processing a plurality of semiconductor wafers, and the processing efficiency is the best. As shown in FIG. 4, this lapping is generally performed by loading a plurality of semiconductor wafers 10 into the holding holes between an upper surface plate 31 (not shown) and a lower surface plate 3 that rotate in opposite directions. The wrapping carrier 4 is disposed, and the wrapping carrier 4 is rotated by the rotational difference between the sun gear 51 and the internal gear 52, and the wrapping carrier 4 makes a planetary motion with respect to the upper surface plate 31 and the lower surface plate 3. Wrapping At this time, the semiconductor wafer 10 itself also rotates to achieve flat polishing.
[0003]
In addition, the rotation direction of the wrapping carrier 4 is a forward rotation (arrow X) in a direction opposite to the rotation of the lower surface plate 3, and a reverse rotation (arrow Y).
[0004]
Further, the surfaces of the upper and lower surface plates are not necessarily flat when they are mounted on the wrapping apparatus, and the surface shape further changes as wrapping is repeated. There are two types of this shape: a convex lower platen 3a called A-sledge as shown in FIG. 5 (a) and a concave lower platen 3a called B-sledge as shown in FIG. 5 (c). is there. Since the upper surface plate rotates by its own weight so as to follow the shape of the lower surface plate, the shape depends on the shape of the lower surface plate.
[0005]
As a method of correcting the warpage of the surface plate and making it flat as shown in FIG. 5B, the shape is measured once a day or once a week, and replaced with a wrapping carrier. There is one in which a surface plate is formed flat by arranging a correction carrier (not shown) and rotating a lapping device.
In this method, in the case of A warp (convex shape), as shown in FIG. 8A, when the correction carrier is rotated forward (arrow X) with respect to the lower surface plate 3, the hatched portion of the lower surface plate is It is easily polished and the warp becomes larger. On the other hand, as shown in FIG. 8B, by reversing the correction carrier with respect to the lower surface plate 3 (arrow Y), the portion corresponding to the protruding portion of the lower surface plate 3 is easily polished, and the lower surface plate 3 is flattened. Can be close to. On the other hand, in the case of the B warp (concave shape), the lower surface plate 3 can be made nearly flat by causing the correction carrier to rotate forward (arrow X) with respect to the lower surface plate 3.
[0006]
[Problems to be solved by the invention]
However, in the molding of the surface plate using the above-described correction carrier, the work efficiency is poor, and therefore the frequency of measurement and molding must be reduced, and the flatness of the semiconductor wafer lapped in the meantime is gradually increased as it is repeated. There was a problem of being damaged.
In view of this, a method for alternately reversing the rotation direction of the wrapping carrier in conventional wrapping has been proposed (Japanese Patent Laid-Open No. 3-251363). In this method, the deformation of the surface plate can be prevented at the initial stage of the lapping process.
However, the plurality of semiconductor wafers to be polished in such a batch type are slightly different in thickness and contact the upper and lower surface plates in a region protruding from the surface of the wrapping carrier, and rotate by the friction. When the advance thickness is equal, most of the semiconductor wafers will not rotate due to the clamping of the upper and lower surface plates. Therefore, as shown in FIG. 4, the same protruding portion 10 a of the semiconductor wafer 10 is wrapped while protruding from the surface plate 3. As a result, as shown in FIG. 12, only the portion of the upper surface plate 31 that comes into contact with the peripheral edge portion is wrapped, and the protruding portion 10a and the inner peripheral portion 10b located on the inner peripheral portion of the upper and lower surface plates 3, 31 are wrapped much. However, there is a problem in that a recess 20a is formed in the outer peripheral portion, and the shape as shown in FIG. 11 is obtained, and the total thickness variation (TTV) TTV 2 is a large value.
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and prevents a deformation of a surface plate caused by repeating lapping and can improve deterioration of TTV caused by stopping rotation of a semiconductor wafer. It is another object of the present invention to provide a wrapping method.
[0007]
[Means for Solving the Problems]
Therefore, in the first aspect of the present invention, the wrapping carrier loaded with the semiconductor wafer in the holding hole is disposed between the upper surface plate and the lower surface plate that rotate in opposite directions, and the wrapping carrier is rotated while rotating. In the method of lapping a semiconductor wafer for lapping a semiconductor wafer, the rotation speed of the lapping carrier is rapidly changed in order to induce rotation of the semiconductor wafer in the holding hole of the lapping carrier. To do.
According to a second aspect of the present invention, the rotation speed of the wrapping carrier is configured to change intermittently (digitally).
A third aspect of the present invention is characterized in that, in the first aspect, the rate of change of the rotation speed of the wrapping carrier is 0.1 rpm / second or more.
According to a fourth aspect of the present invention, in the first aspect, the rate of change of the rotation speed of the wrapping carrier is 1.0 rpm / second or more.
In a fifth aspect of the present invention, a wrapping carrier loaded with a semiconductor wafer in a holding hole is disposed between an upper surface plate and a lower surface plate that rotate in opposite directions, and the semiconductor wafer is rotated while the wrapping carrier rotates. In the lapping method of the semiconductor wafer for lapping, the lapping carrier is rotated so as to rotate alternately forward and reverse, and is controlled to be in the positive direction in the final step.
A sixth aspect of the present invention is characterized in that, in the fifth aspect, the rotation speed of the wrapping carrier is changed intermittently (digitally). At this time, it is desirable that the rotation speed of the wrapping carrier after inversion is kept substantially constant and the rotation speed in one direction is maintained for at least one second.
According to a seventh aspect of the present invention, in the sixth aspect of the present invention, the rotation speed of the wrapping carrier after inversion is kept substantially constant, and the rotation in one direction is maintained for at least 5 seconds.
In an eighth aspect of the present invention, a wrapping carrier loaded with a semiconductor wafer in a holding hole is disposed between an upper surface plate and a lower surface plate rotating in opposite directions, and the semiconductor wafer is rotated while the wrapping carrier rotates. In the method for wrapping a semiconductor wafer, the measuring step of measuring the shape of the lower surface plate prior to the start of lapping, and the rotation direction of the wrapping carrier so that the deformation of the lower surface plate is self-corrected from the measurement result And a calculation step for calculating the total rotation time in each rotation direction, and based on the calculation result, the rotation time of the wrapping carrier in the forward direction and the rotation time in the reverse direction are approximately the same as the rotation time calculated. And a lapping step for lapping while self-correcting the deformation of the lower surface plate.
According to a ninth aspect of the present invention, in the eighth aspect, the wrapping step is controlled such that the rotation direction of the wrapping carrier is a positive direction in the final step.
A tenth aspect of the present invention is characterized in that, in the eighth or ninth aspect, the rotational speed of the wrapping carrier is changed intermittently (digitally). At this time, it is desirable that the rotation speed of the wrapping carrier after inversion is kept substantially constant and the rotation speed in one direction is maintained for at least one second.
The eleventh aspect of the present invention is characterized in that, in the tenth aspect, the rotation speed of the wrapping carrier after inversion is kept substantially constant and the rotation in one direction is maintained for at least 5 seconds.
According to a twelfth aspect of the present invention, the upper surface plate and the lower surface plate rotating in opposite directions are mounted between the upper surface plate and the lower surface plate, and the semiconductor wafer is loaded into the holding hole. A wrapping carrier, a sun gear and an internal gear that are mounted so as to mesh with a peripheral edge of the wrapping carrier and have a rotational difference from each other so as to rotationally drive the wrapping carrier, and the sun gear. And control means for controlling the rotation of the wrapping carrier so as to induce the rotation of the wafer by controlling the rotation of the internal gear independently of each other and abruptly changing the rotation difference between the sun gear and the internal gear. It is characterized by that.
According to a thirteenth aspect of the present invention, in the twelfth aspect of the invention, there is provided surface detecting means for detecting the flatness of the surface of the lower surface plate, and the control means prior to wrapping, the wrapping carrier of the wrapping carrier according to the output of the surface detecting means. It is configured to control the rotation speed.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
The present invention is to self-correct the uneven shape of the surface of the lapping apparatus, particularly the surface of the lower surface plate, by using lapping without using a correction carrier, and to prevent deterioration of TTV that has increased as lapping is repeated. .
Also, in conventional lapping, it is considered that if the rotation speed of the wrapping carrier is changed suddenly, the semiconductor wafer is likely to be cracked or chipped by an impact, and the normal idea is to gradually change the speed. It was. The present inventors discovered from various experimental results that the semiconductor wafer was efficiently rotated by giving a sudden change in the rotation speed of the wrapping carrier during lapping, and this was made with a focus on this point. It is. By rotating the semiconductor wafer efficiently, the contact position with the upper and lower surface plates can be moved. As described above, in the present invention, the semiconductor wafer is rotated by rapidly changing the rotation speed of the wrapping carrier, and the TTV value is decreased by moving the contact position between the semiconductor wafer and the upper and lower surface plates. It is what.
Furthermore, as a result of various experiments, the present inventors have found that when the direction of rotation of the wrapping carrier is normal, the amount of dents in the semiconductor wafer can be reduced, the TTV can be reduced, and flaws can be reduced. In the case where the rotation direction is reverse, the lapping speed of the semiconductor wafer is high, but the amount of dents on the surface is large, and it is easy to generate flaws. That is, as illustrated in FIGS. 8A and 8B, this is considered to be due to the fact that the portion that generates friction differs between the case where the rotation direction of the wrapping carrier is normal and the case where it is reverse. It is done. Therefore, by paying attention to this point and performing lapping while reversing forward and reverse, and controlling so that it ends with forward rotation at the end, it becomes possible to obtain a semiconductor wafer with few dents and less scratches on the surface of the semiconductor wafer. .
[0009]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a graph showing the rotation speed of a lapping carrier in a polishing method according to a first embodiment of the present invention, FIG. 2 is a perspective view of a semiconductor wafer obtained by the polishing method of this embodiment, and FIG. -C sectional view, FIG. 4 is a plan view showing a wrapping apparatus used in an embodiment of the present invention, FIG. 5 is an explanatory view of the wrapping apparatus, and FIG. 6 is a table of the wrapping apparatus, an internal gear and a sun gear. FIG. 7 is a side sectional view showing a change in the shape of the lower surface plate, and FIG. 8 is an explanatory diagram showing the flatness in the case of normal rotation and in the case of reverse rotation.
[0010]
First, a wrapping apparatus used in the method of the present invention will be described. This apparatus includes a center drum 30 that is rotated in one direction at a predetermined rotational speed, an upper surface plate 31 and a lower surface plate 3 that are rotated in synchronization with the center drum 30 and rotate in opposite directions, and A wrapping carrier 4 mounted between the upper surface plate 31 and the lower surface plate 3 and configured to load the semiconductor wafer 10 in the holding hole 41, and mounted so as to mesh with the periphery of the wrapping carrier 4 The rotation of the sun gear 51 and the internal gear 52 and the rotation of the sun gear 51 and the internal gear 52 are controlled independently of each other while having a rotational difference to rotate the wrapping carrier 4. In order to induce the rotation of the semiconductor wafer 10 by abruptly changing the rotation difference of the internal gear and the internal gear, It is obtained and a control unit 60 for controlling the rotation of the carrier 4. Further, a detection gauge 20 for detecting the flatness of the lower surface plate surface is disposed in the vicinity of the lower surface plate 3, and the detection result is controlled so as to control the forward / reverse rotation time according to the detection result. The rotation is input to the means 60 and the rotation of the sun gear 51 and the internal gear 52 is controlled. These upper and lower surface plates rotate in conjunction with a center drum driven by a servo motor. Further, the sun gear 51 and the internal gear 52 are also driven by a servo motor so that the number of revolutions thereof changes abruptly as shown in FIG. The rotational speeds of the lower surface plate 3, the sun gear 51, and the internal gear 52 are indicated by curves a, b, and c, respectively. The rotational speed of the wrapping carrier is determined by the difference in rotational speed between the sun gear 51 and the internal gear 52.
First, the shape of the lower surface plate is measured by the surface detection gauge 20. Here, a gauge is placed on the surface of the lower surface plate, and the clearance interval at each position is measured using the clearance gauge. Based on the measurement result, the control means 60 performs the following calculation. For example, when the result is A warp (convex) as shown in FIG. 7A, the total forward rotation time T1 and the total reverse rotation time T2 are respectively calculated from the amount of the warp.
Next, as shown in FIG. 1, wrapping times t1 to t6 are input to the wrapping apparatus as a wrapping carrier rotation sequence, and forward and reverse rotation directions and rotation speeds are set. At this time, the total forward rotation time T1 = t2 + t4 + t6 and the total reverse rotation time T2 = t1 + t3 + t5 are set.
[0011]
The initial rotation direction in this wrapping is set as the reverse rotation of the wrapping time t1 until the thicknesses of the respective semiconductor wafers are almost equal in order to lengthen the reverse rotation time because the lower surface plate is A warp (convex). Thereafter, substantially the same wrapping times t2 to t6 are set so as to alternate between forward and reverse. In addition, the conversion in the rotation direction is set to be switched at a rate as rapid as possible. It should be noted that the rotation speed after inversion is set to be constant.
[0012]
In this embodiment, the wrapping time t1 is 10 minutes, the wrapping times t2 to t6 are each 1 minute, and the inversion rate is 5 rpm / second.
[0013]
By this reversal of the wrapping carrier, the semiconductor wafer is rotated to change the position where the peripheral portion of the upper and lower surface plates abuts, thereby increasing the region wrapped by the peripheral portion. As a result, for example, a semiconductor wafer 1 having a plurality of recesses 2a, 2b, and 2c as shown in FIG. 2 is obtained, and a TTV 1 that is much lower than the conventional TTV as shown in FIG. 3 is obtained. Can do.
[0014]
In addition, this lapping can reduce the machining allowance for obtaining flatness in the subsequent processes such as etching and polishing, and can shorten the process time. In the above embodiment, the semiconductor wafer obtained by several times of reversal has been described. However, by increasing the number of times of reversal, increasing the number of dents, and reducing the depth, TTV and LTV (local thickness) can be obtained. Change).
[0015]
In addition, since the shape of the lower surface plate becomes flatter than when lapping is started, deterioration of flatness due to the shape of the surface plate can be prevented even if the number of times of lapping is repeated.
Further, since the flattening by the correction carrier is not required and the work efficiency is high, and the flattening is corrected during lapping, the wear of the surface plate by the correction carrier is eliminated, and the service life of the surface plate can be improved.
[0016]
Next, a second embodiment of the present invention will be described.
In this method, wrapping is performed while reversing the wrapping carrier forward and backward, and the last is finished in the forward rotation mode.
That is, lapping was performed by switching from reverse rotation to normal rotation once, as shown in FIG. 9 showing the relationship between switching between the forward and reverse modes and the obtained surface flatness. At this time, the TTV of the semiconductor wafer after lapping is 1.316 microns as shown in FIG. Incidentally, when the reversal mode was performed only without performing the reversal, it was 3.13 microns as shown in FIG.
Further, in order to measure the relationship between the inversion frequency and the obtained flatness, when it was inverted twice, it was 1.281 microns as shown in FIG. From a comparison between FIG. 9 (a) and FIG. 9 (c), it can be seen that the TTV is improved to about 60% when it is reversed once and finished in the normal rotation mode. Further, comparing FIG. 9A and FIG. 9B, TTV is about 60% in FIG. 9A and TTV is about 58% in FIG. 9B, and switching frequency is increased. It can be seen that the flatness improved slightly, but not significantly. Here, in FIGS. 9A to 9C, it is assumed that lapping is performed using the same lapping device and only the rotation speeds of the sun gear and the internal gear are changed.
As described above, according to the method of the present invention, it is possible to obtain a semiconductor wafer having a high degree of flatness without any flaws by inverting the wrapping carrier in the forward and reverse directions and performing the wrapping so that the end ends in the forward rotation. .
In the first embodiment, an example in which the rotation control of the sun gear and the internal gear is performed in a pulse manner, that is, extremely steeply, has been described.
As a third embodiment of the present invention, rotation control may be performed as shown in FIG.
Note that the reversing speed of the wrapping carrier at this time is preferably 0.1 rpm / second or more, and if it is less than 0.1 rpm / second, an impact force sufficient to rotate the semiconductor wafer in the holding hole of the wrapping carrier. Cannot occur. More desirably, by setting the reversal speed to 1 rpm / second, the rotation of the semiconductor wafer can be caused extremely efficiently.
[0017]
【The invention's effect】
Since the present invention is configured as described above, there is an excellent effect that lapping is performed while correcting the shape of the surface plate of the lapping apparatus, and deterioration of the flatness of the semiconductor wafer due to repeated lapping can be prevented.
In addition, the rotation speed of the wrapping carrier is abruptly changed during wrapping to forcibly apply rotation to the semiconductor wafer, so that the entire semiconductor wafer can be uniformly wrapped and TTV and LTV can be improved. There is.
Furthermore, when lapping is performed while reversing the rotation of the wrapping carrier in the forward and reverse directions, the wafer is finally finished in the forward rotation, so that it is possible to obtain a polished wafer with high flatness and no scratches.
[Brief description of the drawings]
FIG. 1 is a graph showing the rotation direction and rotation speed of a lapping carrier in a polishing method according to the present invention.
FIG. 2 is a perspective view of a semiconductor wafer obtained by the polishing method of the present embodiment.
FIG. 3 is a cross-sectional view taken along the line CC of FIG.
FIG. 4 is a plan view showing a wrapping apparatus used in an embodiment of the present invention and a rotation direction in the wrapping.
FIG. 5 is an explanatory diagram of the wrapping apparatus.
FIG. 6 is a diagram showing the relationship between the rotation speed and time of the surface plate, the internal gear and the sun gear of the lapping apparatus in the first embodiment of the present invention.
FIG. 7 is a side sectional view showing a change in the shape of the lower surface plate.
FIG. 8 is an explanatory diagram showing flatness between forward rotation and reverse rotation.
FIG. 9 is a time chart showing a lapping method according to a second embodiment of the present invention.
FIG. 10 is a diagram showing the relationship between the rotation speed and time of a surface plate, an internal gear and a sun gear, illustrating a lapping method according to a third embodiment of the present invention.
FIG. 11 is a perspective view of a semiconductor wafer obtained by a conventional polishing method.
12 is a sectional view taken along the line DD of FIG.
[Explanation of symbols]
1 ... Semiconductor wafer 2a ... Recess 2b ... Recess 2c ... Recess 20 ... Surface detection gauge 3 ... Lower surface plate 31 ... Upper surface plate 3a ... Lower surface plate 3b ... Lower surface plate 3c ... Lower surface Panel 4 ... Lapping carrier 41 ... Holding hole 51 ... Sun gear 52 ... Internal gear 10 ... Semiconductor wafer 10a ... Protruding part 10b ... Inner peripheral part 20a ... Recess T1 ... Total forward rotation time T2 ... Total Reverse rotation time t1 to t6 ... Wrapping time 60 ... Control means

Claims (9)

保持孔内に半導体ウェハを装填したラッピングキャリアを、互いに反対方向に回転する上定盤と下定盤との間に配置し、該ラッピングキャリアを自転させながら、前記半導体ウェハをラッピングする半導体ウェハのラッピング方法において、
前記ラッピングキャリアは正逆交互に自転し、最終工程で正方向となるように制御し
前記ラッピングキャリアの反転時に、前記保持孔内における前記半導体ウェハの自転を誘起すべく、前記ラッピングキャリアの自転速度を、反転時に急激に変化させるようにしたことを特徴とする半導体ウェハのラッピング方法。
A wrapping carrier loaded with a semiconductor wafer in a holding hole is disposed between an upper surface plate and a lower surface plate rotating in opposite directions, and the semiconductor wafer is wrapped while the wrapping carrier rotates. In the method
The wrapping carrier rotates alternately forward and reverse, and is controlled to be in the positive direction in the final process ,
A method for wrapping a semiconductor wafer, wherein the rotation speed of the wrapping carrier is abruptly changed at the time of reversal so as to induce the rotation of the semiconductor wafer in the holding hole when the wrapping carrier is reversed .
前記ラッピングキャリアの反転時の自転速度の変化レートが0.1rpm/秒以上であることを特徴とする請求項1記載の半導体ウェハのラッピング方法。2. The method for wrapping a semiconductor wafer according to claim 1 , wherein the rate of change of the rotation speed when the wrapping carrier is reversed is 0.1 rpm / second or more. 前記ラッピングキャリアの反転時の自転速度の変化レートが1.0rpm/秒以上であることを特徴とする請求項1記載の半導体ウェハのラッピング方法。2. The method for wrapping a semiconductor wafer according to claim 1 , wherein the rate of change of the rotation speed when the wrapping carrier is reversed is 1.0 rpm / second or more. 前記ラッピングキャリアの自転速度が、間欠的に(ディジタルに)変化するように構成されていることを特徴とする請求項1記載の半導体ウェハのラッピング方法。2. The semiconductor wafer lapping method according to claim 1, wherein the rotation speed of the lapping carrier is changed intermittently (digitally). 反転後のラッピングキャリアの自転速度が略一定に保たれ、一方向の自転が少なくとも5秒間は維持されるようにしたことを特徴とする請求項1から4のいずれか記載の半導体ウェハのラッピング方法。5. A method for wrapping a semiconductor wafer according to claim 1 , wherein the rotation speed of the wrapping carrier after inversion is kept substantially constant and the rotation in one direction is maintained for at least 5 seconds. . 更に、ラッピング開始に先立ち、下定盤の形状を測定する測定工程と、
前記測定工程による測定結果から、前記下定盤の変形が自己補正されるように、前記ラッピングキャリアの自転方向および各自転方向の合計回転時間を算定する算定工程と、
を含むことを特徴とする請求項1から5のいずれか記載の半導体ウェハのラッピング方法。
Furthermore, prior to the start of lapping, a measurement process for measuring the shape of the lower surface plate,
From the measurement result of the measurement step, a calculation step of calculating the rotation direction of the wrapping carrier and the total rotation time of each rotation direction so that the deformation of the lower surface plate is self-corrected,
The method for wrapping a semiconductor wafer according to claim 1 , comprising:
前記算定工程による算定結果に基づいて、前記ラッピングキャリアが正逆交互に反転しながら自転すると共に、正方向への自転時間と逆方向への自転時間が算定された前記自転時間と略同じになるように設定し、前記下定盤の変形を自己補正しながらラッピングすることを特徴とする請求項6記載の半導体ウェハのラッピング方法。Based on the calculation result of the calculation step, the wrapping carrier rotates while being reversed alternately forward and reverse, and is substantially the same as the rotation time calculated in the forward direction and the reverse direction. 7. The method for wrapping a semiconductor wafer according to claim 6 , wherein the wrapping is performed while self-correcting the deformation of the lower surface plate. 互いに反対方向に回転する上定盤および下定盤と、前記上定盤と前記下定盤との間に、装着せしめられ、保持孔内に半導体ウェハを装填するように構成されたラッピングキャリアと、
前記ラッピングキャリアの周縁に歯合するように装着され、前記ラッピングキャリアを回転駆動するように、互いに回転差を有しつつ、同軸的に回転するサンギアおよびインターナルギアと、
前記サンギアおよび前記インターナルギアの回転を互いに独立して制御し、前記ラッピングキャリアを正逆交互に自転させ、前記サンギアおよび前記インターナルギアの回転差を急激に変化させることにより、反転時にウェハの自転を誘起するように前記ラッピングキャリアの回転を制御する制御手段と、を具備し、
前記制御手段は、ラッピングキャリアの正逆交互の自転の後の最終工程で正方向となるように制御することを特徴とする半導体ウェハのラッピング装置。
An upper surface plate and a lower surface plate rotating in opposite directions, and a wrapping carrier mounted between the upper surface plate and the lower surface plate and configured to load a semiconductor wafer in a holding hole;
A sun gear and an internal gear that are mounted so as to mesh with the periphery of the wrapping carrier, and rotate coaxially while having a rotational difference so as to rotationally drive the wrapping carrier;
The rotation of the sun gear and the internal gear are controlled independently of each other, the wrapping carrier is rotated alternately forward and reverse, and the rotation difference of the sun gear and the internal gear is changed abruptly, thereby rotating the wafer during reversal. Control means for controlling the rotation of the wrapping carrier to induce ,
The semiconductor wafer lapping apparatus according to claim 1, wherein the control means controls the wrapping carrier so as to be in a positive direction in a final process after forward and reverse rotation of the wrapping carrier .
前記下定盤の表面の平坦度を検出する表面検出手段を具備し、
前記制御手段は、ラッピングに先立ち、前記表面検出手段の出力に応じて前記ラッピングキャリアの自転速度を制御するように構成されていることを特徴とする請求項8記載の半導体ウェハのラッピング装置。
Comprising surface detection means for detecting the flatness of the surface of the lower surface plate,
9. The semiconductor wafer wrapping apparatus according to claim 8 , wherein the control means is configured to control a rotation speed of the wrapping carrier in accordance with an output of the surface detection means prior to lapping.
JP23021797A 1996-07-24 1997-07-23 Semiconductor wafer lapping apparatus and lapping method using the same Expired - Lifetime JP3962452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23021797A JP3962452B2 (en) 1996-07-24 1997-07-23 Semiconductor wafer lapping apparatus and lapping method using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-227328 1996-07-24
JP22732896 1996-07-24
JP23021797A JP3962452B2 (en) 1996-07-24 1997-07-23 Semiconductor wafer lapping apparatus and lapping method using the same

Publications (2)

Publication Number Publication Date
JPH10113860A JPH10113860A (en) 1998-05-06
JP3962452B2 true JP3962452B2 (en) 2007-08-22

Family

ID=26527612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23021797A Expired - Lifetime JP3962452B2 (en) 1996-07-24 1997-07-23 Semiconductor wafer lapping apparatus and lapping method using the same

Country Status (1)

Country Link
JP (1) JP3962452B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004148425A (en) * 2002-10-29 2004-05-27 Shin Nippon Koki Co Ltd Both-sided polishing device

Also Published As

Publication number Publication date
JPH10113860A (en) 1998-05-06

Similar Documents

Publication Publication Date Title
KR102119556B1 (en) Method of polishing both sides of semiconductor wafer
JP3271658B2 (en) Method for lapping or polishing semiconductor silicon single crystal wafer
US7588481B2 (en) Wafer polishing method and polished wafer
WO2006046403A1 (en) Production method of semiconductor wafer, and semiconductor wafer
KR20020001839A (en) Method and apparatus for polishing outer peripheral chamfered part of wafer
JP3828176B2 (en) Manufacturing method of semiconductor wafer
JP2005529501A (en) New design of finishing pads for multi-directional use
JP3962452B2 (en) Semiconductor wafer lapping apparatus and lapping method using the same
JP2002217149A (en) Wafer polishing apparatus and method
JP4384742B2 (en) Semiconductor wafer lapping apparatus and lapping method
CN109643650B (en) Polishing method for semiconductor wafer and semiconductor wafer
US6054388A (en) Apparatus for lapping semiconductor wafers and method of lapping thereof
JP2005205543A (en) Wafer grinding method and wafer
JP2008149386A (en) Method for polishing wafer
JP2000210863A (en) Carrier
JP5450946B2 (en) Semiconductor wafer double-side polishing method
JP3399179B2 (en) Wafer processing method
JP2001138221A (en) Carrier for wrapping of semiconductor wafer
JPH07201789A (en) Method for both sided lapping of compound semiconductor wafer
JP2002283201A (en) Manufacturing method of semiconductor wafer
JP4290295B2 (en) Double-side polishing template and double-side polishing method using the same
JP3689824B2 (en) Method for polishing plate-like member
JP2010023167A (en) Abrasive particle processing apparatus and abrasive particle processing method therewith
WO1999031723A1 (en) Method of improving the flatness of polished semiconductor wafers
JPH05123965A (en) Wafer polishing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term