JP4383753B2 - Nitride semiconductor device manufacturing method and nitride semiconductor device - Google Patents

Nitride semiconductor device manufacturing method and nitride semiconductor device Download PDF

Info

Publication number
JP4383753B2
JP4383753B2 JP2003041277A JP2003041277A JP4383753B2 JP 4383753 B2 JP4383753 B2 JP 4383753B2 JP 2003041277 A JP2003041277 A JP 2003041277A JP 2003041277 A JP2003041277 A JP 2003041277A JP 4383753 B2 JP4383753 B2 JP 4383753B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
reaction product
alloying
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003041277A
Other languages
Japanese (ja)
Other versions
JP2004253545A (en
Inventor
康宜 杉本
章法 米田
史朗 内田
昌夫 池田
元伸 竹谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Sony Corp
Original Assignee
Nichia Corp
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp, Sony Corp filed Critical Nichia Corp
Priority to JP2003041277A priority Critical patent/JP4383753B2/en
Publication of JP2004253545A publication Critical patent/JP2004253545A/en
Application granted granted Critical
Publication of JP4383753B2 publication Critical patent/JP4383753B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • ing And Chemical Polishing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、窒化物半導体を用いた半導体層に、微小面積(幅)の電極が設けられた半導体素子に関し、特に、大電流駆動素子(レーザダイオード、ハイパワーLED、FET等の電子素子、高周波素子)に関するものである。具体的な組成としては、GaN、AlN、若しくはInN、又はこれらの混晶であるAlGaN、InGaN、AlInGaNを含む窒化物半導体が挙げられる。
【0002】
【従来の技術】
窒化物半導体素子は、比較的短波長の紫外線領域から赤色を含む可視光領域までの広い波長領域の発光を有しており、半導体レーザ(LD)や発光ダイオード(LED)などを構成する材料として広く用いられている。近年は、長寿命、高信頼性、かつ高出力化が進み、主にパーソナルコンピュータ、DVDなどの電子機器、医療機器、加工機器や光ファイバ通信の光源などにも利用されている。
【0003】
窒化物半導体素子は、主としてサファイア基板上にバッファ層、n型コンタクト層、クラック防止層、n型クラッド層、n型光ガイド層、活性層、p型光ガイド層、p型電子閉じ込め層、p型クラッド層、p型コンタクト層などが順に積層された積層構造体からなっている。このような積層構造体に電極が設けられ、通電により活性層を発光させているものである。
【0004】
このような窒化物半導体素子に設けられる電極は、半導体層とオーミック接触するための電極(オーミック電極)が特に重要である。特に、p側電極の材料としては主として仕事関数の大きい金属が用いられており、それら金属の単層膜、多層膜、或いは合金が用いられている。また、レーザ素子の場合は、特に、オーミック電極の特性によって素子特性が左右されるため、電極材料だけでなく、その形状も重要である。更に、電流注入領域であるリッジの上に接するように電極を形成させることで効率よく電流を注入することができるので、その位置精度も重要である。幅の狭いリッジに位置精度よく電極を形成する方法としては、セルフアライメント方式が知られている。この方法は、半導体の平面上にストライプ上の電極材料を形成して、その電極をマスクとしてエッチングを行うという方法であり、リッジの幅と整合された電極を形成することができる。このようなセルフアライメント方式で形成される電極は、半導体層のエッチング時のマスクとなる材料を選択する必要があるため、白金族元素からなる電極材料が用いられる。
【0005】
【特許文献1】
特開2002−335048号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記の白金族元素からなる電極材料を用いた場合、半導体層の組成等によってはオーミック性は必ずしも優れたものではない。そのため、NiやAuなど、白金族元素以外の元素の層を半導体層と接する側に設ける層と、その上に白金族元素の層を積層させることもできる。しかし、このような白金族元素以外の金属材料を有する電極を用いてセルフアライメント方式で半導体層をエッチングすると、抵抗が高くなり易く、素子の寿命特性に問題がある。そこで、本発明は上記問題を鑑み、セルフアライメント方式でエッチングを行う窒化物半導体素子において、半導体層との接触抵抗が低く、また、駆動時においても劣化が少なく寿命特性に優れた窒化物半導体素子を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明に係る窒化物半導体素子の製造方法は、半導体層表面に、合金化可能な材料からなる第1層と、その上に接して白金族元素からなる第2層とを有する金属層を積層する工程を含む窒化物半導体素子の製造方法において、
記金属層を積層した後に合金化処理する合金化工程と、
前記金属層から露出された前記半導体層の一部を除去するエッチング工程と、を含み、
前記エッチング工程より後に、前記合金化工程及び/又は前記エッチング工程により第1層の端面に形成された反応生成物を除去する反応生成物除去工程を具備してなることを特徴とする。
【0008】
金属層の第1層は、成膜後に合金化処理を行うことでそれ自体が合金化されるもの、若しくは半導体層との間で合金化する材料であって、半導体層との密着性が向上するような材料からなる。特に、合金化可能な2種以上の元素からなる多層膜或いは混合膜、又は、1種であっても熱処理等によって半導体層と合金化される材料からなる。
【0009】
金属層の合金化処理は、主として熱処理により行われる。このとき、第1層の内部で合金化反応が行われるだけでなく、表面(半導体層との界面、第2層との界面)においても反応が進行する。
【0010】
半導体層との界面(下面)では、半導体層の構成元素と化合物を形成して合金化される。また、第2層との界面(上面)においても、白金族元素との合金化反応が起こる。ただし、第1層と第2層との合金化は、その界面でのみ行われる。これは、白金族元素が、他の元素と合金化されにくいためであり、そのために安定な界面を形成することができる。また、この第2層によって、第1層内に外気が過剰に混入されるのを防ぐことができる。そのため、第1層の合金化が安定に行うことができる。
【0011】
このように、第2層は、第1層の合金化処理(熱処理)時の保護層として機能するが、第1層の端面まで覆うことはできない。したがって、第1層の端面は外気に曝露されており、熱処理時の雰囲気によって酸化物或いは窒化物などの反応生成物が生成する。酸化物或いは窒化物は、主として絶縁物であり、端面保護膜等の保護膜として用られるものであるが、合金化時に副次的に生成されるような場合は、組成が一定ではなく、また、膜質等にも問題がある。そのため、その表面を覆うように金属膜或いは絶縁膜等が接して形成されると、密着性を阻害する等の問題が生じる。本発明では、これらを除去することで、機能膜の密着性の低下を抑制し、優れた寿命特性とすることができる。
【0012】
また、白金族元素からなる金属層の第2層は、上記のように第1層と外気とを遮断する層として機能することの他に、窒化物半導体層をエッチングする際のマスクとして機能する。したがって、エッチングガスと反応しにくく、安定な表面を維持する材料からなっている。これに対し、合金化材料からなる第1層は、エッチングガスに対して必ずしも安定ではない。特に、窒化物半導体層のエッチングガスとしては、Cl、SiCl等の塩素系のガスが用いられるため、第1層の端面の露出する金属元素と反応して塩化物等が生成し易い。更に、エッチングにより除去される窒化物半導体の組成物(Ga、N)等とも反応して、化合物を生成する。このように、エッチング工程で生成される反応生成物は、熱処理によって生成される反応生成物よりも組成が複雑で、生成領域(汚染領域)も格段に大きい。
【0013】
エッチングによる反応生成物のうち、特に塩素を含む反応生成物は、金属材料を腐食させるため問題である。塩素を含む反応生成物が形成されていると、金属層の第1層内部に反応が進行して反応生成物を増殖させ、金属層の導電性を悪化させる。特に、幅の小さい金属材料の場合は、素子作成時、素子動作後の経時変化によって、その層内のほとんどが反応生成物となって、導通が不可になる恐れがあり、高電流密度で駆動させるLDの場合には、導通不可とならないまでも、深刻な特性悪化につながる恐れもある。金属層を電極(オーミック電極)として用いている場合は、塩化物からなる反応生成物によって高抵抗化されて、動作電圧の上昇を招く。また、第1層の端面を覆うように別の金属層(第2の金属層)を形成する場合、この塩素を含む反応生成物から第2の金属層にも塩素が浸透して変質させる。本発明のように、エッチングによる反応生成物を除去することで、高抵抗化を防ぎ、優れた寿命特性とすることができる。
【0014】
本発明の請求項2に記載の窒化物半導体素子の製造方法は、前記合金化工程は、熱処理により合金化する工程であって、前記エッチング工程の前に含まれており、前記反応生成物除去工程において前記合金化工程及び前記エッチング工程により第1層の端面に形成された反応生成物を除去することを特徴とする。また、請求項3に記載の窒化物半導体素子の製造方法は、前記反応生成物除去工程の後に、前記第1の層を少なくとも覆う絶縁膜を覆う工程を有することを特徴とする。金属層の第1層は、1種、或いは2種以上の多層膜或いは混合膜からなる合金化材料からなっているので、成膜の条件によっては、空隙の多い膜質となっている。そのため、エッチング時の影響を受けやすい構造となっている場合がある。この第1 層をまず熱処理することで、第1層を高密度化して成膜時よりも安定な端面を形成することができるので、その後のエッチングガスとの反応を低減させたり、本願の除去工程で除去し易い反応生成物に制御したりすることができる

【0015】
本発明の請求項に記載の窒化物半導体素子の製造方法は、窒化物半導体層のエッチング工程の後に、反応生成物を除去工程を有し、その後に金属層の熱処理による合金化工程を有することを特徴とする。塩素系ガスを用いて窒化物半導体層のエッチングを行うため、金属層の第1層の端面には、塩化物からなる反応生成物や、除去された窒化物半導体の構成成分を含む複合生成物が生成される。これらを除去せずに熱処理を行うと、その複合生成物が固着してしまい、後工程で除去しにくくなる。そのため、エッチング工程の後は、熱処理を行う前に、反応生成物を除去しておくのが好ましい。除去後に熱処理を行うことで、再度酸化物等の反応生成物が形成される場合もあるが、これも除去するのが好ましい。ただし、塩化物等を含まないため、エッチング後の端面に膜厚の大きい絶縁膜を形成する場合等は、省略することもできる。
【0016】
本発明の請求項に記載の窒化物半導体素子の製造方法は、反応生成物を除去する工程に、不活性ガスプラズマを用いることを特徴とする。金属層の第1 層の端面に生成する酸化物、窒化物、或いは、塩化物等の反応生成物は、プラズマ照射により除去することができる。アルゴン(Ar)、酸素、窒素等を用いることができるが、特に、Arの不活性ガスのプラズマを用いることで、反応生成物を除去する際に、別の反応生成物が新たに生成するのを抑制することができる。また、白金族元素からなる第2層の表面等に残存するエッチングガス成分等も除去することで、前工程のエッチング(セルフアライメント)時のガス、特に塩素系ガスで損傷を受けたエッチング露出面近傍を、生成物除去工程にて除去できるなどにより、更に信頼性に優れた素子とすることができる。
【0017】
本発明の請求項に記載の窒化物半導体素子は、凸部を有する窒化物半導体素子の、該凸部上面に、該上面と外周が略一致する金属層を有し、
該金属層が、合金化された第1層と、その上に接して白金族元素からなり表面層となる第2層とを有すると共に、
前記第1層の端面が、前記第2層の端面より内側に後退しており、
その内側に後退した狭窄部を覆うように絶縁膜が形成されたことを特徴とする
【0018】
半導体層の表面には、金属層や、絶縁膜など、種々の機能膜が形成されている。本発明のように、白金族元素からなる第2層よりも、その下に形成される第1層の端面の方が、内側に後退していることで、半導体層端面から金属層端面にかけての端面が、単一平面ではなく、凹凸を有する面となる。すなわち、金属層の第2層と半導体層の端面は略同一面であって、その間に狭持される金属層の第1層は、それらよりも窪んだ形状となる。このような複合端面とすることで、その端面に形成される機能膜(絶縁膜や金属膜)を密着性よく形成させることができる。
【0019】
本発明の請求項に記載の窒化物半導体素子は、金属層がオーミック接触用電極であることを特徴とする。半導体層に設けられる凸部としては、メサ部や、メサ部に形成されるLDのリッジ等の素子駆動領域(機能領域)の他に、フェイスダウンで用いる時にかかる応力を緩和させるために、素子駆動領域とは別に設けられる場合等が挙げられる。そして、素子駆動領域以外の領域に形成される金属層は、電極ではなく、放熱性を確保するための放熱部であったり、或いは反射膜であったり、その機能は様々である。本発明では、このような金属層を2層構造として、第1層に狭窄部を設けることで、絶縁膜等を密着性よく形成することができるが、特に、オーミック接触用の電極として用いることで、絶縁膜等の剥がれを抑制して、信頼性に優れた素子とすることができる。
【0020】
本発明の請求項に記載の窒化物半導体素子は、金属層が凸部からなるリッジを備えたLD素子に形成されていることを特徴とするものである。図1 は、金属層は凸部(リッジ)の上面に金属層(電極)が形成された窒化物半導体レーザ素子の模式断面図あって、このリッジによって導波路領域が形成されてなる半導体レーザ素子(LD)を示す模式図である。このように、金属層をLDのリッジに設けられるp 側電極(オーミック電極)として用いられる場合、電流の注入経路を幅の狭いストライプ状に限定するために、リッジ両脇に絶縁膜を形成する。このとき、本発明のように、金属層(電極)の上層(第2層)よりも幅の狭い下層(第1層)とすることで、半導体層(リッジ)から金属層にかけての側面が凹凸形状になる。すなわち、金属層の第1 層を凹部(狭窄部)とし、半導体層と金属層の第2層とを凸部とする構造が形成される。この狭窄部は、狭窄部を含む側面に形成される絶縁膜や金属膜に対するアンカーとして機能するため、優れた密着性を実現することができる。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態に係る発光素子とその製造方法について説明するが、本発明は、以下に示す実施の形態に示される素子構造に限定されるものではない。
【0022】
本発明に係る製造方法を用いて発光素子を作製するにあたって、合金化(熱処理)工程やエッチング工程により主として金属層の第1層の端面に形成された反応生成物の除去は、その反応生成物が除去可能な方法であればよく、好ましくは、それによって更なる反応生成物を生成しない方法で行う。例えば、ウエットエッチングやドライエッチングなどを用いて化学的或いは物理的な方法によって除去することができ、反応生成物の組成等によって好ましいものを選択することができる。特に、アルゴン(Ar)等の不活性ガスによるプラズマ照射により除去するのが好ましい。
【0023】
反応生成物の除去工程は、反応生成物が生成された後、金属層の上面もしくは端面に新たな機能膜(絶縁膜や金属膜)が形成される前であれば、任意の工程で行うことができる。好ましくは、上記機能膜を形成する直前に行うのが好ましい。また、除去工程は複数の工程に分けて行ってもよい。その場合、除去手段(用いるガスの種類や、装置等)は、それぞれ異なる手段を用いてもよいし、同じ手段を用いてもよい。
【0024】
また、反応生成物除去時の温度は、窒化物半導体層が分解するなど、素子に悪影響を与える温度以下であればよい。また、その除去に要する時間が長くなると、他の部分にも悪影響を与えやすくなるので、反応生成物の組成を考慮して、手段を選択するのが好ましい。
【0025】
(狭窄部)
本製造方法では、主として金属層の第1層の端面に生成される反応生成物を除去することで、第1層の端面が窪み、狭窄部が形成される。反応生成物が、金属層が変質されたものであれば、それを除去することでその部分が窪んだ狭窄部とすることができる。この狭窄部は、第1層の端面に主として形成されるが、反応生成物の生成状態によって形状が異なる。また、除去手段によっても左右される。図1に示すような層の中央付近が最も窪んだ形状に限らず、微細な凹部が複数形成されるなど、種々の形状になる。また、その形成領域も、反応生成物が生成される領域に左右されるので、端面全面に均一又は不均一に形成される。
【0026】
狭窄部は、その形成後に別工程を行うことで、形状が変化する場合もある。例えば、エッチング工程後に反応生成物を除去して狭窄部を形成し、その後に熱処理を行うと、表面張力によって狭窄部となっている端面が、表面積を小さくする方向に変化する。すなわち、平坦な面になるよう変化する。このような場合でも、全く平坦になることは起こりにくいので、狭窄部は形成されたままである。
【0027】
以上のように、反応生成物を除去することで端面から内側に後退するような狭窄部が形成されるが、次のような場合にも、端面の表面積を大きくすることができるので絶縁膜等との密着性を向上させることができる。
【0028】
凸部の窒化物半導体の端面から金属層の端面の一部が、それ以外の端面よりも突出する突出部が形成されることで表面積が大きくなるような形態でもよい。例えば、熱処理やエッチング処理によって形成される反応生成物が系内に浮遊して、元とは別の位置に再付着する場合もある。特に、エッチング時には、窒化物半導体層が削られるため、系内に半導体構成成分が存在しており、比較的安定な反応生成物が形成されることもある。このように、熱処理やエッチング等のデバイス工程を経ることで、反応生成物が生成し、それらが付着したり、或いは除去したりすることで、半導体層の凸部とその上に形成される金属層の端面が、形成時の単一平面とは異なり、凹凸を有する複合端面となる。これにより、絶縁膜等との接合面積を大きくして密着性を向上させることができる。
【0029】
(金属層)
金属層の第1層は、合金化が可能な材料(合金化材料)からなっており、主として熱処理によって合金化される。金属層の第1層(合金化層)の好ましい材料としては、Ni、Co、Fe、Cu、Au、W、Mo、Ta、Ag、Al、Cr、Pt、Pd、Rh、Ir、Ru、Os、V、Cr、Ta及びこれらの酸化物、窒化物等があげられ、特に好ましくは、Ni、Co、Fe、Ti、Cu、Al、Auよりなる群から選択した少なくとも1種、又は2種以上の多層膜又は合金膜である。また、この金属層をp型窒化物半導体層とオーミック接触用の電極として用いる場合は、Ni、或いはNiとAuとを含む材料を用いるのが好ましい。また、金属層がn型窒化物半導体層とのオーミック接触用の電極の場合は、TiとAlとを含む材料を用いるのが好ましい。これらの電極材料は、熱処理を行うことで、合金化されると共に、半導体層と良好なオーミック接触を得ることができる。熱処理温度としては、350℃〜1200℃の範囲が好ましく、更に400℃〜700℃が好ましく、特に好ましくは450℃〜650℃の範囲である。
【0030】
合金化層である第1層の上に接して形成される金属層の第2層は、白金族元素(Pt、Pd、Ph、Ir、Ru、Os)の1種又は2種以上の合金からなるが、その中でも特にPtが好ましい。また、2種の白金族元素を用いても良い。白金族元素は、窒化物半導体層の一部をエッチングで除去する際のマスク材として適しており、所望のメサ部(リッジ)の形状となるよう形成することで、メサ部の形状に略一致する形状の金属層を形成することができる。
【0031】
金属層を電極とする場合、好ましい膜厚としては、第1層と第2層との総膜厚では300Å〜5000Åが好ましい。総膜厚を300Å〜5000Åとすることで、シート抵抗を低くすることができる。また、第2層の膜厚としては、100Å〜5000Åが好ましく、更に好ましくは500Å〜3000Åであり、特に好ましくは1000Å〜2500Åである。第2層の膜厚が100Åより薄いと、第1層の合金化処理時に、外気を遮断しにくくなり、密着性が劣化することがあるので好ましくない。又、第2層の膜厚が5000Åを超えると、オーミック特性が損なわれるので好ましくない。又、第1層の膜厚については、200Å〜4000Åが好ましく、更に好ましくは500Å〜3000Åであり、特に好ましくは1000Å〜2000Åの範囲である。第1層の膜厚が上記範囲内を外れると、オーミック特性が悪くなるので好ましくない。
【0032】
【実施例】
本発明において、窒化物半導体層を構成するp型窒化物半導体層、活性層、n型窒化物半導体層のデバイス構造としては特に限定されず、種々の層構造を用いることができる。デバイスの具体的な構造としては、例えば後述の実施例に記載されているデバイス構造が挙げられる。窒化物半導体の具体的な例としては、GaN、AlN、若しくはInNなどの窒化物半導体や、これらの混晶であるIII−V族窒化物半導体を用いることができる。更に、B、P等によって一部置換された窒化物半導体も用いることができる。窒化物半導体の成長は、MOVPE、MOCVD(有機金属化学気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。
【0033】
[実施例1]
基板としてC面を主面とするサファイア基板を用いる。その上にSiドープのAl0.02Ga0.98Nよりなるバッファ層を1μmの膜厚で成長させる。次いで、n型窒化物半導体層、活性層、p型窒化物半導体層の順に積層させる。n型窒化物半導体層は、Siドープのn−Al0.02Ga0.98Nよりなるn型コンタクト層(3.5μm)、Siドープのn−In0.05Ga0.95Nよりなるクラック防止層(0.15μm)、アンドープのAl0.05Ga0.095N層(50Å)と、SiドープのGaN層(50Å)を交互に積層して総膜厚1.1μmの多層膜(超格子構造)よりなるn型クラッド層、アンドープのGaNよりなるn型光ガイド層(0.15μm)を順に積層させる。
【0034】
活性層としては、SiドープのIn0.02Ga0.98Nよりなる障壁層(140Å)と、アンドープのIn0.1Ga0.9Nよりなる井戸層(70Å)を2回繰り返して積層し、最後にSiドープのIn0.02Ga0.98Nよりなる障壁層(140Å)を成長させ、総膜厚560Åの多重量子井戸構造(MQW)の活性層とする。
【0035】
活性層に次いで成長されるp型窒化物半導体層としては、MgドープのAl0.25Ga0.75Nよりなる第1のp型電子閉じ込め層(100Å)、アンドープのGaNよりなるp型光ガイド層(0.15μm)、アンドープのAl0.08Ga0.92N(80Å)とMgドープのGaN(80Å)を交互に積層させた総膜厚0.45μmの多層膜(超格子構造)よりなるp型クラッド層、MgドープのGaNよりなるp型コンタクト層(150Å)を順に積層させる。
【0036】
反応終了後、反応容器内において窒素雰囲気中でウエハを700℃で熱処理して、p型層を更に低抵抗化する。尚、p型コンタクト層の組成等によってp型化のための雰囲気や熱処理温度は最適なものを選択することができる。
【0037】
(金属層:p側オーミック電極)
p型コンタクト層上面に、幅1.6μmのストライプ状の開口部を有するレジストを形成し、ウエハ全面に金属層を形成させる。金属層はNi/Au(2000Å)からなる第1層と、その上にPt(1500Å)からなる第2層を形成させる。次いで、リフトオフすることで幅1.6μmのストライプ状の金属層が形成される。次いで、酸素と窒素の混合雰囲気中で、600℃で熱処理(合金化)することで、p側オーミック電極となる。
【0038】
(リッジ形成)
次いで、このp側オーミック電極をマスクとしてセルフアライメント方式によりエッチングを行い、図2(b)に示すようにリッジストライプを形成させる。エッチングガスとしてはClガスを用い、p型ガイド層が露出する深さまでエッチングする。エッチング後は、図2(c)に示すように、p側オーミック電極の端面に変質部(反応生成物)が形成されている。
【0039】
リッジは、その凸部の底面側の幅が広く上面に近づくに従ってストライプ幅が小さくなる順メサ形状に限らず、逆に凸部の平面に近づくにつれてストライプの幅が小さくなる逆メサ形状でもよく、また、積層面に垂直な側面を有するストライプであってもよく、これらが組み合わされた形状でもよい。また、ストライプ状の導波路は、その幅がほぼ同じである必要はない。
【0040】
(反応生成物除去)
次いで、不活性ガス(Ar)プラズマを照射することで、p側オーミック電極の第1層の側面の反応生成物を除去し、図2(d)に示すよう第1層の幅が第2層の幅よりも小さい断面形状を有するp側オーミック電極とする。
【0041】
(第1の絶縁膜)
次いで、ウエハ全面にSiOからなる第1の絶縁膜を、更にその上にSiからなる密着層を形成させる。このときの密着層の膜厚は、絶縁性を確保できる程度の厚さであればよく、また、リッジ上面よりも低く形成させるのが好ましい。リッジ上面よりも高く形成させる場合は、リッジ上部に開口部を形成するなどにより、導通経路を確保する。次いで、密着層上にレジストを全面に形成する。その後Oガスを用いてエッチングを行いリッジ上部のSiO又はSi層を露出させ、CF又はCHFガスを用いて露出するSiO又はSiを除去する。最後にリフトオフによりレジストを除去することで、図2(e)に示すような、リッジ側面からリッジ両脇のp型半導体層の上面にSiOからなる第1の絶縁膜とSiからなる密着層が形成される。電極は、第1層の端面のみが第1の絶縁膜で覆われてもよく、或いは、第2層と第1層の端面が第1の絶縁膜で覆われていてもよい。
【0042】
第1の絶縁膜の材料としては上記Siの他に、Ti、Al、V、Zr、Nb、Hf、Taよりなる群から選択された少なくとも一種の元素を含む酸化物、SiN、BN、SiC、AlN、AlGaNの内の少なくとも一種で形成することが望ましく、その中でもSi、Al、Zr、Hfの酸化物、BN、AlN、AlGaNを用いることが特に好ましい。また、第1の絶縁膜の膜厚としては、具体的には、100Å以上1μm以下の範囲、好ましくは500Å以上5000Å以下の範囲とすることである。なぜなら、100Å以下であると、電極の形成時に、十分な絶縁性を確保することが困難で、1μm以上であると、かえって保護膜の均一性が失われ、良好な絶縁膜とならないからである。また、前記好ましい範囲にあることで、リッジ側面において、リッジとの間に良好な屈折率差を有する均一な膜が形成される。
【0043】
(メサ部形成:n型層露出)
次いで、リッジ部を含むp型半導体層が露出するようレジストを形成し、Ti/Pt(2000Å)からなる第2の金属層を幅約160μmで形成し、リフトオフする。この金属層をマスクとして、CHFガスを用いてSiO及びSiをエッチングしてp型半導体層を露出し、続いてRIE(反応性イオンエッチング)を用いてClガスにより半導体層をエッチングしてn型コンタクト層を露出させる。n側オーミック電極はTi/Al(200Å/8000Å)からなり、リッジと平行で、かつ、同程度の長さのストライプ状に形成する。
【0044】
(p側パッド電極、n側パッド電極)
p側オーミック電極のリッジ部を含む領域が露出するようにレジストを形成し、Ti/Pt/Au(1000Å/1000Å/6000Å)からなる金属層を積層させる。その後、リフトオフによりp型パッド電極を形成する。このとき、n側オーミック電極の上にも開口部を有するレジストとすることで、p側パッド電極とn側パッド電極を同時に形成させる。
【0045】
(第2の絶縁膜)
次いで、リッジ上のp側オーミック電極と、n側オーミック電極の間に開口部を有するレジストを形成し、SiOからなる第2の絶縁膜をほぼ全面に形成し、リフトオフすることで、リッジ上部のp側オーミック電極とn側オーミック電極の間に保護膜が膜厚5000Åで形成される。この時、後の分割を考慮して、リッジに垂直な方向の分割位置を挟んで幅10μm程度のストライプ状の範囲には、第1及び第2の絶縁膜や電極を形成しないようにしておいてもよい。また、第2の絶縁膜の別の形成方法として、ほぼ全面にSiO等の第2の絶縁膜を形成し、p側及びn側のオーミック電極の上部を除いてレジストを形成し、エッチングによりオーミック電極上部の第2の保護膜を除去するという方法でも形成できる。
【0046】
第2の絶縁膜は、パッド電極形成前に形成させることもでき、また、p側電極とn側電極の間以外の側面に設けてもよい。第2の絶縁膜の好ましい材料としては、Si、Ti、Al、V、Zr、Nb、Hf、Taよりなる群から選択された少なくとも一種の元素を含む酸化物、SiN、BN、SiC、AlN、AlGaNの内の少なくとも一種で形成することが望ましく、その中でも特に好ましい材料として、SiO、Al、ZrO、TiOなどの単層膜または多層膜を挙げることができる。
【0047】
(劈開及び共振器面形成)
次いで、基板を研磨して約150μmの膜厚になるよう調整後、基板裏面にスクライブ溝を形成し、窒化物半導体層側からブレーキングして、劈開することでバー状のレーザとする。窒化物半導体層の劈開面は、窒化物半導体のM面(1−100面)となっており、この面を共振器面とする。尚、この共振器面は、窒化物半導体のA面でもよく、或いは、劈開ではなくエッチングによって形成してもよい。エッチングで形成する場合は、n型層を露出させる時に、同時に形成させることで工程を増やすことなく形成させることができる。
【0048】
(端面保護膜形成)
上記のように形成された共振器面に、端面保護膜もしくは反射膜としてSiOとZrOよりなる誘電体多層膜を形成させる。光反射側(モニター側)の共振器面には、スパッタ装置を用いてZrOからなる保護膜を形成し、次いでSiOとZrOとを交互に6ペア積層して高反射膜を形成する。ここで、保護膜と、高反射膜を構成するSiO膜とZrO膜の膜厚は、それぞれ活性層からの発光波長に応じて好ましい厚さに設定することができる。また、光出射側の共振器面には、何も設けなくてもよいし、スパッタ装置を用いてZrO、Nb、Al、ZrOよりなる第1の低反射膜とSiOよりなる第2の低反射膜とを形成させてもよい。
【0049】
端面保護膜の好ましい材料としては、Si、Mg、Al、Hf、Nb、Zr、Sc、Ta、Ga、Zn、Y、B、Ti、更にはこれらの酸化物、窒化物、フッ化物などの化合物から選ばれたいずれかから選ばれたものを用いることができる。これらは、単独で用いてもよいし、複数を組み合わせた化合物或いは多層膜として用いてもよい。また、AlN、AlGaN、BNなどの半導体も用いることができる。
【0050】
最後に、リッジストライプと略平行になるようにスクライブして溝部を形成してバーを切断して本発明の窒化物半導体素子を得る。上記のようにして得られる窒化物半導体素子は、動作電圧や動作電力が低く、室温において閾値電流密度2.9kA/cm、30mWの高出力において発振波長405nmの連続発振可能なものである。
【0051】
[実施例2]
実施例2では、実施例1のp側オーミック電極(金属層)形成後、これをマスクとして半導体層をエッチングしてリッジを形成し、Arプラズマを照射して反応生成物を除去した後に、熱処理(合金化)を行い、その後再度Arプラズマを照射して反応生成物を除去する以外は実施例1と同様に行い、本発明の窒化物半導体素子を得る。得られる窒化物半導体素子は、動作電圧や動作電力が低く、室温において閾値電流密度2.9kA/cm、30mWの高出力において発振波長405nmの連続発振可能なものである。
【0052】
【発明の効果】
本発明の窒化物半導体素子の製造方法によって、金属層をマスクとしてセルフアライメント方式で半導体層をエッチングする場合に、合金化(熱処理)やエッチング時に形成される反応生成物による素子特性の悪化を抑制することができる。また、反応生成物を除去することで特異な断面形状の金属層とすることができ、保護膜等の密着性を向上して、優れた信頼性を有する素子を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態を説明する模式断面図。
【図2】本発明の製造方法を説明する模式断面図。
【符号の説明】
101・・・基板、
102・・・n型窒化物半導体層、
103・・・p型窒化物半導体層、
104・・・活性層、
105a、205a・・・金属層(p側オーミック電極)の第1層、
105b、205b・・・金属層(p側オーミック電極)の第2層、
106・・・p側パッド電極、
107・・・第2の金属層、
108、208・・・第1の絶縁膜、
109・・・第2の絶縁膜、
110・・・n側オーミック電極、
111・・・n側パッド電極、
212・・・反応生成物。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element in which a semiconductor layer using a nitride semiconductor is provided with a small area (width) electrode, and in particular, a large current driving element (laser diode, high power LED, electronic device such as FET, high frequency Element). Specific examples of the composition include GaN, AlN, InN, or a nitride semiconductor containing AlGaN, InGaN, or AlInGaN which is a mixed crystal thereof.
[0002]
[Prior art]
Nitride semiconductor devices have light emission in a wide wavelength range from an ultraviolet region with a relatively short wavelength to a visible light region including red, and as a material constituting a semiconductor laser (LD), a light emitting diode (LED), and the like. Widely used. In recent years, long life, high reliability, and high output have progressed, and are mainly used for electronic devices such as personal computers and DVDs, medical devices, processing devices, and light sources for optical fiber communication.
[0003]
A nitride semiconductor device is mainly composed of a buffer layer, an n-type contact layer, a crack preventing layer, an n-type cladding layer, an n-type light guide layer, an active layer, a p-type light guide layer, a p-type electron confinement layer, p on a sapphire substrate. It consists of a laminated structure in which a mold cladding layer, a p-type contact layer, and the like are laminated in order. An electrode is provided in such a laminated structure, and the active layer emits light when energized.
[0004]
Of the electrodes provided in such a nitride semiconductor element, an electrode (ohmic electrode) for making ohmic contact with the semiconductor layer is particularly important. In particular, as a material for the p-side electrode, a metal having a large work function is mainly used, and a single layer film, a multilayer film, or an alloy of these metals is used. In the case of a laser element, the element characteristics depend on the characteristics of the ohmic electrode, so that not only the electrode material but also its shape is important. Furthermore, since the current can be efficiently injected by forming the electrode so as to be in contact with the ridge which is the current injection region, the positional accuracy is also important. As a method for forming electrodes on a narrow ridge with high positional accuracy, a self-alignment method is known. This method is a method in which an electrode material on a stripe is formed on a semiconductor plane and etching is performed using the electrode as a mask, and an electrode matched with the width of the ridge can be formed. An electrode material made of a platinum group element is used for the electrode formed by such a self-alignment method because it is necessary to select a material to be a mask for etching the semiconductor layer.
[0005]
[Patent Document 1]
JP 2002-335048 A
[0006]
[Problems to be solved by the invention]
However, when an electrode material made of the above platinum group element is used, ohmic properties are not always excellent depending on the composition of the semiconductor layer. Therefore, a layer of an element other than the platinum group element such as Ni or Au provided on the side in contact with the semiconductor layer, and a layer of the platinum group element can be stacked thereover. However, when the semiconductor layer is etched by the self-alignment method using an electrode having a metal material other than the platinum group element, the resistance is likely to increase, and there is a problem in the lifetime characteristics of the element. Accordingly, in view of the above problems, the present invention provides a nitride semiconductor device that performs etching by a self-alignment method, has a low contact resistance with a semiconductor layer, and has a low lifetime and excellent lifetime characteristics. The purpose is to provide.
[0007]
[Means for Solving the Problems]
  In the method for manufacturing a nitride semiconductor device according to the present invention,Made of alloyable materialA metal layer having a first layer and a second layer made of a platinum group element in contact with the first layer;Lamination processIn a method for manufacturing a nitride semiconductor device including:
  in frontAn alloying step of alloying after laminating the metal layer;
  An etching step of removing a part of the semiconductor layer exposed from the metal layer,
  After the etching step, the alloying step and / orA reaction product removing step of removing the reaction product formed on the end face of the first layer by the etching step is provided.
[0008]
The first metal layer is a material that is alloyed by performing an alloying treatment after film formation, or a material that forms an alloy with the semiconductor layer, and has improved adhesion to the semiconductor layer. Made of a material that In particular, it is made of a multilayer film or mixed film composed of two or more elements that can be alloyed, or a material that can be alloyed with a semiconductor layer by heat treatment or the like even if it is one kind.
[0009]
The alloying treatment of the metal layer is mainly performed by heat treatment. At this time, not only the alloying reaction is performed inside the first layer, but also the reaction proceeds on the surface (interface with the semiconductor layer, interface with the second layer).
[0010]
At the interface (lower surface) with the semiconductor layer, the constituent elements and compounds of the semiconductor layer are formed and alloyed. An alloying reaction with the platinum group element also occurs at the interface (upper surface) with the second layer. However, the alloying of the first layer and the second layer is performed only at the interface. This is because the platinum group element is difficult to be alloyed with other elements, and therefore, a stable interface can be formed. In addition, the second layer can prevent outside air from being excessively mixed into the first layer. Therefore, alloying of the first layer can be performed stably.
[0011]
Thus, the second layer functions as a protective layer during the alloying treatment (heat treatment) of the first layer, but cannot cover the end surface of the first layer. Therefore, the end surface of the first layer is exposed to the outside air, and a reaction product such as oxide or nitride is generated depending on the atmosphere during the heat treatment. Oxide or nitride is mainly an insulator and is used as a protective film such as an end face protective film. However, if it is generated as a secondary material during alloying, the composition is not constant, and There are also problems with film quality. Therefore, if a metal film, an insulating film, or the like is formed so as to cover the surface, problems such as hindering adhesion occur. In the present invention, by removing these, a decrease in adhesion of the functional film can be suppressed and excellent life characteristics can be obtained.
[0012]
In addition, the second layer of the metal layer made of a platinum group element functions as a mask when etching the nitride semiconductor layer in addition to functioning as a layer that blocks the first layer and the outside air as described above. . Therefore, it is made of a material that hardly reacts with the etching gas and maintains a stable surface. On the other hand, the first layer made of the alloying material is not necessarily stable against the etching gas. In particular, as an etching gas for the nitride semiconductor layer, Cl2, SiCl4Since a chlorine-based gas such as is used, it reacts with the metal element exposed on the end face of the first layer, so that chloride or the like is easily generated. Further, it reacts with the nitride semiconductor composition (Ga, N) or the like removed by etching to generate a compound. As described above, the reaction product generated in the etching process has a more complicated composition than the reaction product generated by the heat treatment, and the generation region (contamination region) is much larger.
[0013]
Among reaction products obtained by etching, reaction products containing chlorine in particular are problematic because they corrode metal materials. When the reaction product containing chlorine is formed, the reaction proceeds inside the first layer of the metal layer, the reaction product is propagated, and the conductivity of the metal layer is deteriorated. In particular, in the case of a metal material with a small width, there is a possibility that most of the layer will become a reaction product due to the change with time after device operation at the time of device creation, and conduction may be impossible, and it is driven at high current density. In the case of the LD to be used, there is a possibility that serious characteristic deterioration is caused even if conduction is not disabled. In the case where a metal layer is used as an electrode (ohmic electrode), the resistance is increased by a reaction product made of chloride, and the operating voltage is increased. Further, when another metal layer (second metal layer) is formed so as to cover the end face of the first layer, chlorine permeates the second metal layer from the reaction product containing chlorine and changes its quality. As in the present invention, by removing the reaction product due to etching, the resistance can be prevented from being increased and excellent life characteristics can be obtained.
[0014]
  A method for manufacturing a nitride semiconductor device according to claim 2 of the present invention is as follows.The alloying step is a step of alloying by heat treatment and is included before the etching step, and is formed on the end surface of the first layer by the alloying step and the etching step in the reaction product removing step. The reaction product formed is removed. According to a third aspect of the present invention, the nitride semiconductor device manufacturing method further includes a step of covering the insulating film covering at least the first layer after the reaction product removing step.Since the first layer of the metal layer is made of an alloying material composed of one kind, or two or more kinds of multilayer films or mixed films, the film quality has many voids depending on the conditions of film formation. Therefore, the structure may be easily affected by etching. By first heat-treating this first layer, the first layer can be densified to form a more stable end face than during film formation, so that the reaction with the subsequent etching gas can be reduced or the present application can be removed. It can be controlled to a reaction product that can be easily removed in the process.
.
[0015]
  Claims of the invention4The method for producing a nitride semiconductor device described in 1) has a reaction product removal step after the nitride semiconductor layer etching step and an alloying step by heat treatment of the metal layer. Since the nitride semiconductor layer is etched using a chlorine-based gas, the end surface of the first layer of the metal layer has a reaction product made of chloride and a composite product containing the removed components of the nitride semiconductor. Is generated. If heat treatment is carried out without removing these, the composite product will be fixed, making it difficult to remove in a later step. Therefore, after the etching step, it is preferable to remove the reaction product before performing the heat treatment. A reaction product such as an oxide may be formed again by performing a heat treatment after the removal, but it is also preferable to remove this. However, since it does not contain chloride or the like, it can be omitted when an insulating film having a large film thickness is formed on the end face after etching.
[0016]
  Claims of the invention5The method for manufacturing a nitride semiconductor device described in 1) uses an inert gas plasma in the step of removing the reaction product. Reaction products such as oxide, nitride, or chloride generated on the end face of the first layer of the metal layer can be removed by plasma irradiation. Argon (Ar), oxygen, nitrogen, or the like can be used. In particular, when a reaction product is removed by using an inert gas plasma of Ar, another reaction product is newly generated. Can be suppressed. Also, by removing the etching gas components remaining on the surface of the second layer made of platinum group elements, etc., the exposed etching surface damaged by the gas in the previous process (self-alignment), particularly chlorine-based gas. Since the vicinity can be removed by the product removal step, the device can be further improved in reliability.
[0017]
  Claims of the invention6The nitride semiconductor device described in (1) has a metal layer whose outer surface substantially coincides with the upper surface on the upper surface of the convex portion of the nitride semiconductor device having a convex portion,
The metal layer has an alloyed first layer and a second layer that is a surface layer made of a platinum group element in contact therewith,
  The end surface of the first layer recedes inward from the end surface of the second layer.And
An insulating film was formed so as to cover the narrowed part that retreated insideIt is characterized by
[0018]
Various functional films such as a metal layer and an insulating film are formed on the surface of the semiconductor layer. As in the present invention, the end face of the first layer formed below the second layer made of the platinum group element recedes inward so that the end face of the semiconductor layer extends from the end face of the metal layer to the end face of the metal layer. The end surface is not a single plane but a surface having irregularities. That is, the end surfaces of the second layer of the metal layer and the semiconductor layer are substantially the same surface, and the first layer of the metal layer sandwiched between them has a shape that is recessed more than them. By using such a composite end face, a functional film (insulating film or metal film) formed on the end face can be formed with good adhesion.
[0019]
  Claims of the invention7The nitride semiconductor device described in 1 is characterized in that the metal layer is an ohmic contact electrode. In addition to the element driving region (functional region) such as the mesa portion and the LD ridge formed in the mesa portion, the convex portion provided in the semiconductor layer includes an element in order to relieve stress applied when face-down is used. The case where it is provided separately from a drive area | region etc. is mentioned. The metal layer formed in a region other than the element driving region is not an electrode, but a heat radiating part for ensuring heat radiating properties or a reflective film, and has various functions. In the present invention, such a metal layer has a two-layer structure, and a narrowed portion is provided in the first layer, so that an insulating film or the like can be formed with good adhesion. In particular, it is used as an electrode for ohmic contact. Thus, peeling of the insulating film or the like can be suppressed, and an element with excellent reliability can be obtained.
[0020]
  Claims of the invention8The nitride semiconductor device described in (1) is characterized in that the metal layer is formed in an LD device having a ridge composed of convex portions. FIG. 1 is a schematic cross-sectional view of a nitride semiconductor laser device in which a metal layer is formed with a metal layer (electrode) on the upper surface of a convex portion (ridge), and a semiconductor laser device in which a waveguide region is formed by this ridge. It is a schematic diagram which shows (LD). In this way, when the metal layer is used as a p-side electrode (ohmic electrode) provided on the ridge of the LD, an insulating film is formed on both sides of the ridge in order to limit the current injection path to a narrow stripe shape. . At this time, the side surface from the semiconductor layer (ridge) to the metal layer is uneven by making the lower layer (first layer) narrower than the upper layer (second layer) of the metal layer (electrode) as in the present invention. Become a shape. That is, a structure is formed in which the first layer of the metal layer is a recess (constriction) and the semiconductor layer and the second layer of the metal layer are projections. Since the narrowed portion functions as an anchor for the insulating film or metal film formed on the side surface including the narrowed portion, excellent adhesion can be realized.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, although the light emitting element which concerns on embodiment of this invention, and its manufacturing method are demonstrated, this invention is not limited to the element structure shown by embodiment shown below.
[0022]
In producing a light emitting device using the manufacturing method according to the present invention, the reaction product formed mainly on the end face of the first layer of the metal layer by the alloying (heat treatment) process or the etching process is removed by the reaction product. Can be any process that can be removed, and is preferably carried out in such a way that it does not produce any further reaction products. For example, it can be removed by a chemical or physical method using wet etching or dry etching, and a preferable one can be selected depending on the composition of the reaction product. In particular, it is preferably removed by plasma irradiation with an inert gas such as argon (Ar).
[0023]
The reaction product removal step may be performed in any step after the reaction product is generated and before a new functional film (insulating film or metal film) is formed on the upper surface or end surface of the metal layer. Can do. Preferably, it is performed immediately before forming the functional film. Further, the removing step may be performed by dividing it into a plurality of steps. In that case, different means may be used as the removing means (type of gas used, apparatus, etc.), or the same means may be used.
[0024]
Moreover, the temperature at the time of reaction product removal should just be below the temperature which has a bad influence on an element, such as a nitride semiconductor layer decomposing | disassembling. Further, if the time required for the removal becomes longer, other parts are liable to be adversely affected. Therefore, it is preferable to select a means in consideration of the composition of the reaction product.
[0025]
(Stenosis)
In this manufacturing method, the end product of the first layer is depressed and a constriction is formed by removing the reaction product generated mainly on the end surface of the first layer of the metal layer. If the reaction product is a modified metal layer, it can be removed to form a narrowed portion. The constriction is mainly formed on the end face of the first layer, but the shape varies depending on the state of reaction product generation. It also depends on the removal means. The shape is not limited to the shape in which the vicinity of the center of the layer shown in FIG. 1 is most depressed, and various shapes such as a plurality of fine recesses are formed. Further, since the formation region depends on the region where the reaction product is generated, it is formed uniformly or non-uniformly on the entire end face.
[0026]
The shape of the narrowed portion may change by performing another process after the narrowed portion is formed. For example, if a reaction product is removed after the etching process to form a constricted portion, and then heat treatment is performed, the end surface that becomes the constricted portion is changed in a direction to reduce the surface area by surface tension. That is, it changes so that it may become a flat surface. Even in such a case, flattening is unlikely to occur at all, so that the constriction portion remains formed.
[0027]
As described above, by removing the reaction product, a narrowed portion is formed so as to recede inward from the end face. However, the surface area of the end face can be increased even in the following cases, so that an insulating film or the like can be formed. Adhesiveness can be improved.
[0028]
A form in which a part of the end surface of the metal layer protrudes from the end surface of the nitride semiconductor of the convex portion more than the other end surface may increase the surface area. For example, a reaction product formed by heat treatment or etching treatment may float in the system and reattach to a position different from the original. In particular, at the time of etching, since the nitride semiconductor layer is scraped, semiconductor constituents exist in the system, and a relatively stable reaction product may be formed. In this way, reaction products are generated through device processes such as heat treatment and etching, and are attached to or removed from the protrusions of the semiconductor layer and the metal formed thereon. Unlike the single plane at the time of formation, the end face of the layer becomes a composite end face having irregularities. Thereby, a bonding area with an insulating film etc. can be enlarged and adhesiveness can be improved.
[0029]
(Metal layer)
The first layer of the metal layer is made of an alloyable material (alloying material) and is alloyed mainly by heat treatment. Preferred materials for the first layer (alloying layer) of the metal layer include Ni, Co, Fe, Cu, Au, W, Mo, Ta, Ag, Al, Cr, Pt, Pd, Rh, Ir, Ru, Os. , V, Cr, Ta and oxides and nitrides thereof, and particularly preferably, at least one selected from the group consisting of Ni, Co, Fe, Ti, Cu, Al, and Au, or two or more A multilayer film or an alloy film. When this metal layer is used as an electrode for ohmic contact with the p-type nitride semiconductor layer, it is preferable to use Ni or a material containing Ni and Au. When the metal layer is an electrode for ohmic contact with the n-type nitride semiconductor layer, it is preferable to use a material containing Ti and Al. These electrode materials are alloyed by heat treatment, and good ohmic contact with the semiconductor layer can be obtained. The heat treatment temperature is preferably in the range of 350 ° C to 1200 ° C, more preferably 400 ° C to 700 ° C, and particularly preferably in the range of 450 ° C to 650 ° C.
[0030]
The second layer of the metal layer formed on the first layer which is an alloying layer is made of one or more alloys of platinum group elements (Pt, Pd, Ph, Ir, Ru, Os). Among them, Pt is particularly preferable among them. Two kinds of platinum group elements may be used. The platinum group element is suitable as a mask material when a part of the nitride semiconductor layer is removed by etching. By forming the platinum group element so as to have a desired mesa shape (ridge), it substantially matches the shape of the mesa portion. A metal layer having a shape to be formed can be formed.
[0031]
When a metal layer is used as an electrode, the preferable film thickness is preferably 300 to 5000 mm in terms of the total film thickness of the first layer and the second layer. By setting the total film thickness to 300 to 5000 mm, the sheet resistance can be lowered. The film thickness of the second layer is preferably 100 to 5000 mm, more preferably 500 to 3000 mm, and particularly preferably 1000 to 2500 mm. If the thickness of the second layer is less than 100 mm, it is difficult to block outside air during the alloying process of the first layer, and the adhesion may be deteriorated, which is not preferable. On the other hand, if the thickness of the second layer exceeds 5000 mm, the ohmic characteristics are impaired, which is not preferable. The film thickness of the first layer is preferably 200 to 4000 mm, more preferably 500 to 3000 mm, and particularly preferably 1000 to 2000 mm. If the thickness of the first layer is out of the above range, the ohmic characteristics are deteriorated, which is not preferable.
[0032]
【Example】
In the present invention, the device structure of the p-type nitride semiconductor layer, the active layer, and the n-type nitride semiconductor layer constituting the nitride semiconductor layer is not particularly limited, and various layer structures can be used. As a specific structure of the device, for example, a device structure described in Examples described later can be given. As a specific example of the nitride semiconductor, a nitride semiconductor such as GaN, AlN, or InN, or a III-V group nitride semiconductor that is a mixed crystal thereof can be used. Further, a nitride semiconductor partially substituted with B, P, or the like can be used. Nitride semiconductor growth is known to grow nitride semiconductors such as MOVPE, MOCVD (metal organic chemical vapor deposition), HVPE (halide vapor deposition), MBE (molecular beam vapor deposition). All methods are applicable.
[0033]
[Example 1]
A sapphire substrate having a C-plane as the main surface is used as the substrate. On top of that, Si-doped Al0.02Ga0.98A buffer layer made of N is grown to a thickness of 1 μm. Next, an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer are stacked in this order. The n-type nitride semiconductor layer is made of Si-doped n-Al.0.02Ga0.98N-type contact layer (3.5 μm) made of N, Si-doped n-In0.05Ga0.95Crack prevention layer made of N (0.15 μm), undoped Al0.05Ga0.095An n-type cladding layer composed of a multilayer film (superlattice structure) having a total film thickness of 1.1 μm and an n-type light composed of undoped GaN by alternately stacking N layers (50 Å) and Si-doped GaN layers (50 Å) A guide layer (0.15 μm) is sequentially laminated.
[0034]
As the active layer, Si-doped In0.02Ga0.98A barrier layer made of N (140 cm) and undoped In0.1Ga0.9A well layer (70 cm) made of N is repeatedly stacked twice, and finally Si-doped In0.02Ga0.98A barrier layer (140 Å) made of N is grown to form an active layer of a multiple quantum well structure (MQW) with a total film thickness of 560 Å.
[0035]
As a p-type nitride semiconductor layer grown next to the active layer, Mg-doped Al0.25Ga0.75First p-type electron confinement layer (100Å) made of N, p-type light guide layer (0.15 μm) made of undoped GaN, undoped Al0.08Ga0.92A p-type cladding layer made of a multilayer film (superlattice structure) having a total film thickness of 0.45 μm, in which N (80Å) and Mg-doped GaN (80Å) are alternately laminated, and a p-type contact layer made of Mg-doped GaN ( 150Å) are laminated in order.
[0036]
After completion of the reaction, the wafer is heat-treated at 700 ° C. in a nitrogen atmosphere in the reaction vessel to further reduce the resistance of the p-type layer. Note that the optimum atmosphere and heat treatment temperature for the p-type can be selected depending on the composition of the p-type contact layer and the like.
[0037]
(Metal layer: p-side ohmic electrode)
A resist having a stripe-shaped opening having a width of 1.6 μm is formed on the upper surface of the p-type contact layer, and a metal layer is formed on the entire surface of the wafer. As the metal layer, a first layer made of Ni / Au (2000 Å) and a second layer made of Pt (1500 Å) are formed thereon. Next, a stripe-shaped metal layer having a width of 1.6 μm is formed by lifting off. Next, a p-side ohmic electrode is obtained by heat treatment (alloying) at 600 ° C. in a mixed atmosphere of oxygen and nitrogen.
[0038]
(Ridge formation)
Next, etching is performed by a self-alignment method using the p-side ohmic electrode as a mask to form a ridge stripe as shown in FIG. Etching gas is Cl2Etching is performed using gas to a depth at which the p-type guide layer is exposed. After the etching, as shown in FIG. 2C, an altered portion (reaction product) is formed on the end face of the p-side ohmic electrode.
[0039]
The ridge is not limited to the forward mesa shape in which the width on the bottom side of the convex portion is wide and the stripe width decreases as it approaches the upper surface, but on the contrary, the reverse mesa shape in which the width of the stripe decreases as it approaches the plane of the convex portion may be used. Further, it may be a stripe having a side surface perpendicular to the laminated surface, or a shape in which these are combined. Also, the striped waveguides need not have the same width.
[0040]
(Reaction product removal)
Next, the reaction product on the side surface of the first layer of the p-side ohmic electrode is removed by irradiation with inert gas (Ar) plasma, and the width of the first layer is the second layer as shown in FIG. The p-side ohmic electrode has a cross-sectional shape smaller than the width of.
[0041]
(First insulating film)
Next, SiO on the entire wafer surface2An adhesion layer made of Si is further formed thereon. The thickness of the adhesion layer at this time may be a thickness that can ensure insulation, and is preferably formed lower than the upper surface of the ridge. When forming higher than the ridge upper surface, a conduction path is secured by forming an opening in the upper part of the ridge. Next, a resist is formed on the entire surface of the adhesion layer. Then O2Etching with gas and SiO on top of ridge2Alternatively, the Si layer is exposed and CF4Or CHF3SiO exposed using gas2Alternatively, Si is removed. Finally, the resist is removed by lift-off, so that SiO is formed on the p-type semiconductor layer on both sides of the ridge from the ridge side as shown in FIG.2A first insulating film made of Si and an adhesion layer made of Si are formed. Only the end surface of the first layer may be covered with the first insulating film, or the end surfaces of the second layer and the first layer may be covered with the first insulating film.
[0042]
As a material for the first insulating film, in addition to Si, an oxide containing at least one element selected from the group consisting of Ti, Al, V, Zr, Nb, Hf, and Ta, SiN, BN, SiC, It is desirable to use at least one of AlN and AlGaN, and among these, it is particularly preferable to use oxides of Si, Al, Zr, and Hf, BN, AlN, and AlGaN. The film thickness of the first insulating film is specifically in the range of 100 to 1 μm, preferably in the range of 500 to 5000 μm. The reason is that if the thickness is less than 100 mm, it is difficult to ensure sufficient insulation at the time of electrode formation, and if it is 1 μm or more, the uniformity of the protective film is lost, and a good insulating film is not obtained. . Moreover, by being in the preferred range, a uniform film having a good refractive index difference between the ridge and the ridge can be formed on the side surface of the ridge.
[0043]
(Mesa formation: n-type layer exposure)
Next, a resist is formed so that the p-type semiconductor layer including the ridge portion is exposed, and a second metal layer made of Ti / Pt (2000 mm) is formed with a width of about 160 μm and lifted off. Using this metal layer as a mask, CHF3SiO2 using gas2Etch and Si to expose the p-type semiconductor layer, followed by ClE using RIE (Reactive Ion Etching)2The semiconductor layer is etched with gas to expose the n-type contact layer. The n-side ohmic electrode is made of Ti / Al (200/8000) and is formed in stripes parallel to the ridge and having the same length.
[0044]
(P-side pad electrode, n-side pad electrode)
A resist is formed so that the region including the ridge portion of the p-side ohmic electrode is exposed, and a metal layer made of Ti / Pt / Au (1000 Å / 1000 Å / 6000 Å) is laminated. Thereafter, a p-type pad electrode is formed by lift-off. At this time, a p-side pad electrode and an n-side pad electrode are formed simultaneously by using a resist having an opening on the n-side ohmic electrode.
[0045]
(Second insulating film)
Next, a resist having an opening between the p-side ohmic electrode on the ridge and the n-side ohmic electrode is formed, and SiO 22A second insulating film made of is formed on almost the entire surface and lifted off, thereby forming a protective film with a thickness of 5000 mm between the p-side ohmic electrode and the n-side ohmic electrode above the ridge. At this time, in consideration of the subsequent division, the first and second insulating films and electrodes are not formed in the stripe-shaped range having a width of about 10 μm across the division position in the direction perpendicular to the ridge. May be. As another method of forming the second insulating film, almost the entire surface is made of SiO.2The second insulating film may be formed, a resist is formed except for the upper portions of the p-side and n-side ohmic electrodes, and the second protective film on the ohmic electrodes is removed by etching.
[0046]
The second insulating film can be formed before the pad electrode is formed, or may be provided on a side surface other than between the p-side electrode and the n-side electrode. Preferred materials for the second insulating film include oxides containing at least one element selected from the group consisting of Si, Ti, Al, V, Zr, Nb, Hf, and Ta, SiN, BN, SiC, AlN, It is desirable to form at least one of AlGaN, and among these, as a particularly preferable material, SiO2, Al2O3, ZrO2TiO2And a single layer film or a multilayer film.
[0047]
(Cleavage and resonator surface formation)
Next, the substrate is polished and adjusted to have a film thickness of about 150 μm, and then a scribe groove is formed on the back surface of the substrate, braked from the nitride semiconductor layer side, and cleaved to obtain a bar-shaped laser. The cleavage surface of the nitride semiconductor layer is the M-plane (1-100 plane) of the nitride semiconductor, and this plane is the resonator plane. The resonator surface may be the A surface of a nitride semiconductor, or may be formed by etching instead of cleaving. When formed by etching, the n-type layer can be formed without increasing the number of steps by forming it simultaneously.
[0048]
(End face protection film formation)
On the resonator surface formed as described above, the end face protective film or the reflective film is made of SiO.2And ZrO2A dielectric multilayer film is formed. On the resonator surface on the light reflection side (monitor side), ZrO is used by using a sputtering device.2A protective film consisting of2And ZrO2Are alternately stacked to form a highly reflective film. Here, the protective film and the SiO constituting the highly reflective film2Membrane and ZrO2The thickness of the film can be set to a preferable thickness according to the emission wavelength from the active layer. In addition, it is not necessary to provide anything on the resonator surface on the light emitting side, and ZrO may be used by using a sputtering apparatus.2, Nb2O5, Al2O3, ZrO2A first low reflection film comprising SiO2 and2A second low reflection film may be formed.
[0049]
Preferred materials for the end face protective film include Si, Mg, Al, Hf, Nb, Zr, Sc, Ta, Ga, Zn, Y, B, Ti, and compounds such as oxides, nitrides and fluorides. Those selected from any one selected from can be used. These may be used alone, or may be used as a compound or a multilayer film in which a plurality of them are combined. A semiconductor such as AlN, AlGaN, or BN can also be used.
[0050]
Finally, the groove is formed by scribing so as to be substantially parallel to the ridge stripe, and the bar is cut to obtain the nitride semiconductor device of the present invention. The nitride semiconductor device obtained as described above has a low operating voltage and operating power, and a threshold current density of 2.9 kA / cm at room temperature.2, Capable of continuous oscillation with an oscillation wavelength of 405 nm at a high output of 30 mW.
[0051]
[Example 2]
In Example 2, after the p-side ohmic electrode (metal layer) of Example 1 was formed, the semiconductor layer was etched using this as a mask to form a ridge, and Ar plasma was irradiated to remove reaction products, followed by heat treatment. A nitride semiconductor device of the present invention is obtained in the same manner as in Example 1 except that (alloying) is performed and then Ar plasma is irradiated again to remove the reaction product. The resulting nitride semiconductor device has a low operating voltage and operating power, and a threshold current density of 2.9 kA / cm at room temperature.2, Capable of continuous oscillation with an oscillation wavelength of 405 nm at a high output of 30 mW.
[0052]
【The invention's effect】
The nitride semiconductor device manufacturing method of the present invention suppresses deterioration of device characteristics due to alloying (heat treatment) and reaction products formed during etching when a semiconductor layer is etched by a self-alignment method using a metal layer as a mask. can do. Further, by removing the reaction product, a metal layer having a unique cross-sectional shape can be obtained, and the adhesion of a protective film and the like can be improved, and an element having excellent reliability can be realized.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view illustrating an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view illustrating the manufacturing method of the present invention.
[Explanation of symbols]
101... Substrate
102 ... n-type nitride semiconductor layer,
103 ... p-type nitride semiconductor layer,
104 ... active layer,
105a, 205a ... the first layer of the metal layer (p-side ohmic electrode),
105b, 205b ... the second layer of the metal layer (p-side ohmic electrode),
106... P-side pad electrode,
107 ... second metal layer,
108, 208 ... first insulating film,
109 ... second insulating film,
110 ... n-side ohmic electrode,
111... N-side pad electrode,
212 ... Reaction product.

Claims (8)

半導体層表面に、合金化可能な材料からなる第1層と、その上に接して白金族元素からなる第2層とを有する金属層を積層する工程を含む窒化物半導体素子の製造方法において、
記金属層を積層した後に合金化処理する合金化工程と、
前記金属層から露出された前記半導体層の一部を除去するエッチング工程と、を含み、
前記エッチング工程より後に、前記合金化工程及び/又は前記エッチング工程により第1層の端面に形成された反応生成物を除去する反応生成物除去工程を具備してなることを特徴とする窒化物半導体素子の製造方法。
In the method for manufacturing a nitride semiconductor device, the method includes a step of laminating a metal layer having a first layer made of an alloyable material and a second layer made of a platinum group element in contact with the first layer made of an alloyable material on the surface of the semiconductor layer.
And alloying step of alloying after laminating the pre Symbol metal layer,
An etching step of removing a part of the semiconductor layer exposed from the metal layer,
A nitride semiconductor comprising a reaction product removal step of removing a reaction product formed on an end surface of the first layer by the alloying step and / or the etching step after the etching step. Device manufacturing method.
前記合金化工程は、熱処理により合金化する工程であって、前記エッチング工程の前に含まれており、前記反応生成物除去工程において前記合金化工程及び前記エッチング工程により第1層の端面に形成された反応生成物を除去する請求項1記載の窒化物半導体素子の製造方法。The alloying step is a step of alloying by heat treatment and is included before the etching step, and is formed on the end surface of the first layer by the alloying step and the etching step in the reaction product removing step. The method for producing a nitride semiconductor device according to claim 1, wherein the reaction product is removed . 前記反応生成物除去工程の後に、前記第1の層を少なくとも覆う絶縁膜を形成する工程を有する請求項2に記載の窒化物半導体素子の製造方法。 The method for manufacturing a nitride semiconductor device according to claim 2, further comprising a step of forming an insulating film covering at least the first layer after the reaction product removing step. 前記合金化工程は、熱処理により合金化する工程であって、前記エッチング工程の後に含まれており、前記反応生成物除去工程は前記エッチング工程と前記合金化工程の間に含まれた請求項1記載の窒化物半導体素子の製造方法。  The alloying step is a step of alloying by heat treatment, and is included after the etching step, and the reaction product removing step is included between the etching step and the alloying step. The manufacturing method of the nitride semiconductor element of description. 前記反応生成物除去工程において、不活性ガスプラズマを用いた請求項1乃至請求項記載のうちのいずれか1つに記載の窒化物半導体素子の製造方法。In said reaction product removing step, the method of manufacturing the nitride semiconductor device according to any one of claims 1 to 4 wherein using an inert gas plasma. 凸部を有する窒化物半導体素子の、該凸部上面に、該上面と外周が略一致する金属層を有し、
該金属層が、合金化された第1層と、その上に接して白金族元素からなり表面層となる第2層とを有すると共に、
前記第1層の端面が、前記第2層の端面より内側に後退しており、
その内側に後退した狭窄部を覆うように絶縁膜が形成されたことを特徴とする窒化物半導体素子。
A nitride semiconductor element having a convex portion, the upper surface of the convex portion has a metal layer whose outer surface substantially coincides with the upper surface;
The metal layer has an alloyed first layer and a second layer that is a surface layer made of a platinum group element in contact therewith,
The end surface of the first layer is recessed inward from the end surface of the second layer ;
A nitride semiconductor device, characterized in that an insulating film is formed so as to cover a constricted portion receding inside .
前記金属層は、オーミック接触用電極である請求項記載の窒化物半導体素子。The nitride semiconductor device according to claim 6 , wherein the metal layer is an ohmic contact electrode. 前記窒化物半導体素子は、凸部からなるリッジを備えたレーザ素子である請求項記載の窒化物半導体素子。The nitride semiconductor device according to claim 6 , wherein the nitride semiconductor device is a laser device having a ridge formed of a convex portion.
JP2003041277A 2003-02-19 2003-02-19 Nitride semiconductor device manufacturing method and nitride semiconductor device Expired - Fee Related JP4383753B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003041277A JP4383753B2 (en) 2003-02-19 2003-02-19 Nitride semiconductor device manufacturing method and nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003041277A JP4383753B2 (en) 2003-02-19 2003-02-19 Nitride semiconductor device manufacturing method and nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2004253545A JP2004253545A (en) 2004-09-09
JP4383753B2 true JP4383753B2 (en) 2009-12-16

Family

ID=33024903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003041277A Expired - Fee Related JP4383753B2 (en) 2003-02-19 2003-02-19 Nitride semiconductor device manufacturing method and nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP4383753B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081197A (en) * 2005-09-15 2007-03-29 Sony Corp Semiconductor laser and its manufacturing method
JP4142084B2 (en) 2006-10-16 2008-08-27 三菱電機株式会社 Semiconductor optical device manufacturing method
JP4272239B2 (en) 2007-03-29 2009-06-03 三菱電機株式会社 Semiconductor optical device manufacturing method
JP5347236B2 (en) 2007-05-08 2013-11-20 三菱電機株式会社 Semiconductor optical device manufacturing method
JP2009212386A (en) 2008-03-05 2009-09-17 Mitsubishi Electric Corp Method of manufacturing semiconductor light element
JP5115425B2 (en) * 2008-09-24 2013-01-09 豊田合成株式会社 Group III nitride semiconductor light emitting device
EP2523008B1 (en) 2011-05-09 2015-07-22 Nxp B.V. Method of characterising an LED device
CN112993063B (en) * 2021-01-28 2022-08-19 湖北光安伦芯片有限公司 Method for manufacturing ohmic contact electrode of optical communication chip
WO2023162929A1 (en) * 2022-02-22 2023-08-31 ヌヴォトンテクノロジージャパン株式会社 Semiconductor laser element and method for producing semiconductor laser element

Also Published As

Publication number Publication date
JP2004253545A (en) 2004-09-09

Similar Documents

Publication Publication Date Title
JP4547933B2 (en) Nitride semiconductor device
KR100628423B1 (en) Nitride semiconductor device
US7986722B2 (en) Nitride semiconductor light emitting element
JP3031415B1 (en) Nitride semiconductor laser device
JP4940987B2 (en) Nitride semiconductor laser device and manufacturing method thereof
US20090086778A1 (en) Nitride based semiconductor laser device
WO2002103865A1 (en) Semiconductor laser device and its manufacturing method
KR20070015062A (en) Semiconductor laser device
JP2008124438A (en) Method of manufacturing semiconductor optical element
JP2002353563A (en) Semiconductor light-emitting element and manufacturing method therefor
JP2008300547A (en) Nitride semiconductor laser element and its manufacturing method
US7830940B2 (en) Nitride semiconductor laser element having nitride semiconductor substrate and nitride semiconductor layer laminated thereon with nitride semiconductor substrate and nitride semiconductor layer having recesses formed in high dislocation density region of nitride semiconductor substrate and nitride semiconductor layer having portions with different film thicknesses
JP4529372B2 (en) Semiconductor laser element
JP2009099959A (en) Nitride based semiconductor laser device
JP4383753B2 (en) Nitride semiconductor device manufacturing method and nitride semiconductor device
US20080029777A1 (en) Semiconductor optical device and manufacturing method therefor
JP2004281432A (en) Nitride semiconductor element and its manufacturing method
US7751456B2 (en) Method for manufacturing semiconductor optical device
JP4752867B2 (en) Semiconductor optical device manufacturing method
JPH09266352A (en) Semiconductor light emitting element
JP4457549B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP4457417B2 (en) Nitride semiconductor laser device
JP2006024703A (en) Nitride semiconductor laser device
JP4626143B2 (en) Semiconductor laser device manufacturing method and semiconductor laser device
JP3498577B2 (en) Nitride semiconductor laser device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4383753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees