JP4368277B2 - 受信装置 - Google Patents

受信装置 Download PDF

Info

Publication number
JP4368277B2
JP4368277B2 JP2004262032A JP2004262032A JP4368277B2 JP 4368277 B2 JP4368277 B2 JP 4368277B2 JP 2004262032 A JP2004262032 A JP 2004262032A JP 2004262032 A JP2004262032 A JP 2004262032A JP 4368277 B2 JP4368277 B2 JP 4368277B2
Authority
JP
Japan
Prior art keywords
power supply
bypass
voltage
receiver
lnb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004262032A
Other languages
English (en)
Other versions
JP2006080829A (ja
Inventor
正登 幸崎
二郎 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004262032A priority Critical patent/JP4368277B2/ja
Priority to CNB2005100923205A priority patent/CN100399709C/zh
Priority to US11/220,616 priority patent/US7499671B2/en
Publication of JP2006080829A publication Critical patent/JP2006080829A/ja
Application granted granted Critical
Publication of JP4368277B2 publication Critical patent/JP4368277B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H40/00Arrangements specially adapted for receiving broadcast information
    • H04H40/18Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/90Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for satellite broadcast receiving

Landscapes

  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

本発明は、複数のレシーバを接続できる受信装置に関するものであり、特に衛星放送受信システムを構成するLNB[Low Noise Block down converter]に関するものである。
図3は、LNBの一従来例を示すブロック図である。本図に示すLNB100は、図示しない反射器を介して受信される衛星信号から複数のチャンネル信号を抽出して低雑音増幅し、レシーバ200a、200bの要求するチャンネル信号を選択送出する受信回路101と、LNB100の電源電圧を生成する電源回路102と、レシーバ200a、200bが各々接続されるポート103a、103bと、を有して成る。また、電源回路102は、アノードがポート103a、103bに各々接続され、カソードが互いに接続されたダイオードDa、Dbと、入力端がダイオードDa、Dbの両カソードに接続されたレギュレータREG1、REG2と、を有して成る。
上記構成から成るLNB100において、電源回路102には、ポート103a、103bを介してレシーバ200a、200bからの直流電圧Va、Vbが与えられており、レギュレータREG1、REG2は、直流電圧Va、Vbから所定の直流電圧VA、VB(例えば、5[V]や6[V])を生成してLNB100各部に供給する。
なお、直流電圧Va、Vbは、レギュレータREG1、REG2の入力電圧として用いられる一方、受信回路101の出力選択信号としても用いられており、所望チャンネル信号の周波数帯域に応じて、各々複数の電圧レベル(例えば、13[V]と18[V]の2値)に変遷される。このとき、直流電圧Vaが直流電圧Vbより高ければ、ダイオードDaのみがオン状態となり、直流電圧VaがレギュレータREG1、REG2の入力電圧とされる。逆に、直流電圧Vbが直流電圧Vaより高い場合は、ダイオードDbのみがオン状態となり、直流電圧VbがレギュレータREG1,REG2の入力電圧とされる。
上記構成から成るLNB100であれば、受信チャンネルの切換えに際して、ポート103a、103bに各々与えられる直流電圧Va、Vbに差違が生じた場合であっても、ダイオードDa、Dbの整流作用によって、高電位ポートから低電位ポートへの逆流電流が防止されるので、該逆流電流によるレシーバ破壊を回避することができる。
しかしながら、上記構成から成るLNB100のように、複数接続されたレシーバ200a、200bから各々供給される電流Ia、Ibを単にダイオード合算して消費する構成では、直流電圧Va、Vbに差違が生じた場合、より高電圧を供給するレシーバのみからLNB100の全消費電流が引き込まれ、他方のレシーバからは一切電流が引き込まれないことになっていた。そのため、上記構成から成るLNB100では、受信チャンネルの切換えに際して直流電圧Va、Vbの大小関係が逆転される度に、電流Ia、Ibが大きく変動し、該電流変動に起因して生じるノイズによってLNB100の誤動作や受信映像の乱れが招かれるという課題があった。
そこで、上記課題を解決するために、従来より、レシーバが複数接続された場合には、各レシーバから与えられる直流電圧の大小に関係なく、所定ポートに接続されたレシーバから優先的に電流を引き込むようにした受信装置や、装置の全消費電流を各ポートに等分配することで、複数接続されたレシーバ各個から一定の電流を引き込むようにした受信装置が本願出願人によって開示・提案されている(特許文献1、2を参照)。
特開2002−218329号公報 特開2001−127661号公報
確かに、上記した特許文献1、2の受信装置であれば、受信チャンネルの切換えに際して、複数接続されたレシーバから各々与えられる直流電圧の大小関係に変動が生じた場合でも、各レシーバから引き込まれる電流には変動が生じないので、該電流変動に起因するノイズも発生せず、受信装置の誤動作や受信映像の乱れが招かれることもなくなる。
しかしながら、特許文献1の受信装置では、所定ポート以外に接続されたレシーバの電流供給能力を全く活用することができないため、所定ポートに電流供給能力の低いレシーバが接続された場合には、たとえ他ポートに電流供給能力の高いレシーバが接続されていたとしても、電流供給不足で正常に動作できなくなるおそれがあった。
また、特許文献2の受信装置(図4を参照)では、等分配回路DIVの部品ばらつきにより、装置の全消費電流を必ずしも各ポート103a、103bに等分配することができず、各レシーバ200a、200bから引き込む電流値に差違が生じる、という課題があった。また、等分配回路DIVの等分配性能は、上記した部品ばらつきのほか、その入力電圧ばらつきに応じて決定されるものであり、たとえ等分配回路DIVの前段に各ポート毎のレギュレータを設けた場合であっても、その僅かな出力電圧ばらつきにより、上記と同様、各レシーバ200a、200bから引き込む電流値に差違が生じる、という課題があった。さらに、等分配回路DIVを用いた受信装置では、その回路構成が複雑になり、装置のコストアップや回路の実装面積増大が招かれる、という課題もあった。
なお、複数接続されたレシーバの供給電圧が変動しても各々から引き込む電流に変動を生じさせない他の構成としては、トランジスタスイッチやマイコンを利用して詳細に消費電流制御を行う構成も考えられる。しかしながら、このような構成では、トランジスタスイッチのオン/オフ切換制御やマイコンの信号処理に少なからず時間を要するため、瞬時の電圧変動(例えばレシーバのオン/オフ)に追随できず、受信装置に不具合(瞬時の電圧低下など)を生じるおそれがあった。
本発明は、上記の問題点に鑑み、平易な回路構成でありながら、複数接続されたレシーバの供給電圧が瞬時的に変動しても各々から引き込む電流に変動を生じることがない受信装置を提供することを目的とする。
上記目的を達成するために、本発明に係る受信装置は、レシーバが各々着脱される複数の外部端子と、各々電源経路を異にする複数の内部回路と、前記レシーバから電力供給を受けて前記内部回路の駆動電圧を生成する電源回路と、を有して成る受信装置であって、前記電源回路は、前記外部端子からの電力供給経路毎に設けられた前段レギュレータと、各前段レギュレータの出力端相互間における電位差が所定の閾値よりも大きければその出力端相互間を短絡させるバイパス部と、前記バイパス部よりも後段側に設けられて前記前段レギュレータの出力電圧から前記内部回路の駆動電圧を生成する主レギュレータと、を有し、前記バイパス部は、各前段レギュレータの出力端相互間に亘って互いに逆向きに並列接続された一対のダイオード若しくはダイオード列から成る構成としている。このような構成とすることにより、平易な回路構成でありながら、複数接続されたレシーバの供給電圧が瞬時的に変動しても各々から引き込む電流に変動を生じることがないので、該電流変動に起因するノイズが発生することもなく、受信装置の誤動作や受信映像の乱れを回避することができる。
また、上記のバイパス部を極めて平易に実現することができる上、瞬時の電圧変動にも十分追随することが可能となる。また、バイパス部を逆並列接続された一対のダイオード列で構成すれば、単一のダイオードを一対とした場合に比べて、各前段レギュレータの出力端相互間を短絡させる閾値を高めることができるので、前段レギュレータの出力電圧が少々ばらついても、バイパス部の誤動作を回避することが可能となる。
上記したように、本発明に係る受信装置であれば、平易な回路構成でありながら、複数接続されたレシーバの供給電圧が瞬時的に変動しても各々から引き込む電流に変動を生じることがなくなるので、装置の誤動作や受信映像の乱れを防止することが可能となる。
図1は本発明に係るLNBの第1実施形態を示すブロック図である。本図に示す通り、本発明に係るLNB10は、図示しない反射器を介して受信される衛星信号から複数のチャンネル信号を抽出して低雑音増幅し、レシーバ20a、20bの要求するチャンネル信号を選択送出する受信回路11と、LNB10の電源電圧を生成する電源回路12と、レシーバ20a、20bが各々接続されるポート13a、13bと、を有して成る。
上記構成から成るLNB10において、電源回路12には、ポート13a、13bを介してレシーバ20a、20bからの直流電圧Va、Vbが与えられており、該電源回路12は、直流電圧Va、Vbから所定の直流電圧VA、VB(5[V]や6[V])を生成して各々電源経路を異にする内部回路A、Bに供給する。なお、内部回路A、Bは、LNB10の内部回路をその消費電力やレシーバとの相関関係に基づいて複数に切り分けたものであり、受信回路11を構成するLNA[Low Noise Amplifier]や局部発振器、ミキサ、セレクタなどを含むものである。
また、レシーバ20a、20bから与えられる直流電圧Va、Vbは、電源回路12の入力電圧として用いられる一方、受信回路11の出力選択信号としても用いられており、所望チャンネル信号の周波数帯域に応じて、各々複数の電圧レベル(例えば、13[V]と18[V]の2値)に変遷される。
ここで、本実施形態の電源回路12は、ポート13a、13bからの電力供給経路毎に設けられた前段レギュレータPRa、PRbと、各前段レギュレータPRa、PRbの出力端にアノードが接続された逆流防止ダイオードDa、Dbと、各逆流防止ダイオードDa、Dbのカソード相互間(すなわち、各前段レギュレータPRa、PRbの出力端相互間)における電位差が所定の閾値よりも大きければその出力端相互間を短絡させるバイパス部BPと、バイパス部BPよりも後段側に設けられて前段レギュレータPRa、PRbの出力電圧Va’、Vb’から内部回路A、Bの駆動電圧VA、VBを生成する主レギュレータREG1、REG2と、を有して成る。
なお、前段レギュレータPRa、PRbは、その出力電圧Va’、Vb’が互いに同一(例えば9[V])となるように設計されている。
また、バイパス部BPは、各逆流防止ダイオードDa、Dbのカソード相互間に亘って互いに逆向きに並列接続された一対のバイパスダイオード1、D2から成る構成とされている。より具体的に述べると、バイパスダイオードD1のアノード及びバイパスダイオードD2のカソードは、逆流防止ダイオードDaのカソードに接続されており、バイパスダイオードD1のカソード及びバイパスダイオードD2のアノードは、逆流防止ダイオードDbのカソードに接続されている。
上記構成から成るLNB10において、ポート13a、13b双方にレシーバ20a、20bが接続されている場合には、前段レギュレータPRa、PRbにおいて、互いに同一の出力電圧Va’、Vb’が生成されることになる。従って、出力電圧Va’、Vb’に過度のばらつきがない限り、バイパスダイオードD1、D2の両端間電圧は、その順方向降下電圧(シリコンダイオードでは約0.7[V])に満たない値となる。その結果、バイパス部BPは、非短絡状態(バイパスダイオードD1、D2に電流が流れない状態)となるので、ポート13aから主レギュレータREG1への電源経路、及び、ポート13bから主レギュレータREG2への電源経路が各々確立され、内部回路A、Bの消費電流IA、IBは、ポート13a、13bに接続されたレシーバ20a、20bからそれぞれ引き込まれることになる。
一方、ポート13aにのみレシーバ20aが接続されている場合には、前段レギュレータPRaでのみ出力電圧Va’が生成されることになり、バイパスダイオードD1の両端間電圧は、その順方向降下電圧よりも大きくなる。その結果、バイパス部BPは、短絡状態(バイパスダイオードD1に電流が流れる状態)となるので、ポート13aから主レギュレータREG1への電源経路と、同じくポート13aからバイパス部BPを介した主レギュレータREG2への電源経路が各々確立され、内部回路A、Bの消費電流IA、IBは、いずれもポート13aに接続されたレシーバ20aから引き込まれることになる。
同様に、ポート13bにのみレシーバ20bが接続されている場合には、前段レギュレータPRbでのみ出力電圧Vb’が生成されることになり、バイパスダイオードD2の両端間電圧は、その順方向降下電圧よりも大きくなる。その結果、バイパス部BPは、短絡状態(バイパスダイオードD2に電流が流れる状態)となるので、ポート13bから主レギュレータREG2への電源経路と、同じくポート13bからバイパス部BPを介した主レギュレータREG1への電源経路が各々確立され、内部回路A、Bの消費電流IA、IBは、いずれもポート13bに接続されたレシーバ20bから引き込まれることになる。
このように、ポート13a、13bからの電力供給経路毎に前段レギュレータPRa、PRbを設けるとともに、各前段レギュレータPRa、PRbの出力端相互間における電位差が所定の閾値(本実施形態では、バイパスダイオードD1、D2の順方向降下電圧)よりも大きければその出力端相互間を短絡させるバイパス部BPを設け、その後段側に設けられた主レギュレータREG1、REG2を用いて、前段レギュレータPRa、PRbの出力電圧Va’、Vb’から内部回路A、Bの駆動電圧VA、VBを生成する構成とすることにより、平易な回路構成でありながら、レシーバ20a、20bの供給電圧Va、Vbが瞬時的に変動した場合であっても、各々から引き込む消費電流Ia、Ibに変動を生じることがないので、該電流変動に起因するノイズが発生することもなく、LNB10の誤動作や受信映像の乱れを回避することが可能となる。
また、本実施形態のLNB10は、バイパス部BPの短絡/非短絡のみに応じて内部回路A、Bの消費電流Ia、Ibを分配する構成とされているため、ポート13a、13b双方にレシーバ20a、20bが接続されている状態では、前段レギュレータPRa、PRbの出力電圧Va’、Vb’が少々ばらついても、各レシーバ20a、20bから引き込まれる電流値に差違が生じることはなく、レシーバ20a、20bから常に一定の電流を消費し続けることが可能となる。すなわち、本実施形態のLNB10であれば、入力電圧ばらつきや部品ばらつきを考慮することなく、レシーバ20a、20bからの消費電流量を事前に算出しておくことも可能となる。
また、上記したように、本実施形態のバイパス部BPは、各前段レギュレータPR1、PR2の出力端相互間に亘って互いに逆向きに並列接続された一対のバイパスダイオードD1、D2から成る構成とされている。このような構成とすることにより、バイパス部BPを極めて平易に実現することができる上、レシーバ20a、20bのオン/オフや受信チャンネルの切換えによって生じる瞬時の電圧変動にも十分追随することが可能となる。
なお、上記の第1実施形態では、バイパス部BPの回路構成として、各バイパス経路毎にバイパスダイオードD1、D2を1つずつ有し、それらを互いに逆向きに並列接続して成る場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、単一のバイパスダイオードではなく、複数のバイパスダイオードを直列接続して成るダイオード列を一対用意し、それらを互いに並列接続した構成としても構わない。
具体的な構成例としては、図2の第2実施形態で示すように、バイパスダイオードD11、D12を直列接続して成る第1のダイオード列と、バイパスダイオードD21、22を直列接続して成る第2のダイオード列を用意し、各前段レギュレータPR1、PR2の出力端相互間に亘って、それらを互いに逆向きに並列接続して成る構成とすればよい。
このような構成とすることにより、先述の第1実施形態に比べて、各前段レギュレータPRa、PRbの出力端相互間を短絡させる閾値を高めることができるので、前段レギュレータPRa、PRbの出力電圧Va’、Vb’が少々ばらついても、バイパス部BPの誤動作を回避することが可能となる。
すなわち、各バイパス経路毎に1石のバイパスダイオードを設けた第1実施形態では、その両端間電圧がバイパスダイオード1石分の順方向降下電圧(約0.7[V])を超えた時点でバイパス経路が短絡状態となるが、各バイパス経路毎に2石ずつバイパスダイオードを設けた第2実施形態では、そのダイオード列の両端間電位がバイパスダイオード2石分の順方向降下電圧(約1.4[V])を超えない限り、バイパス経路が短絡状態となることはない。従って、例えば、前段レギュレータRPa、RPbの出力電圧Va’、Vb’に1[V]の差違が生じた場合、第1実施形態では、バイパス部BPが誤動作によって短絡状態となるが、第2実施形態であれば、そのような誤動作は生じず、より安定した電流制御を行うことが可能となる。
なお、上記の第2実施形態では、各バイパス経路毎に2石ずつバイパスダイオードを設けた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、前段レギュレータPRa、PRbの出力電圧Va’、Vb’からバイパス部BPでの電圧降下分を考慮してもなお、主レギュレータREG1、REG2において出力電圧VA、VBを生成可能な範囲内において、適宜バイパスダイオードを3石以上としても構わない。
また、上記の第1、第2実施形態では、説明を容易とするために、LNB10に接続されるレシーバ数を2台とし、LNB10の内部回路を2つに切り分けた場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、接続されるレシーバ数も内部回路の切り分け数も任意に設定することが可能である。
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
また、上記の実施形態では、衛星放送受信システムを構成するLNBに本発明を適用した場合を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、レシーバが複数接続される受信装置全般に広く適用することが可能である。
本発明は、衛星放送受信システムを構成するLNB等に好適であり、装置の誤動作や受信映像の乱れを防止する手段として非常に有用な技術である。
は、本発明に係るLNBの第1実施形態を示すブロック図である。 は、本発明に係るLNBの第2実施形態を示すブロック図である。 は、LNBの一従来例を示すブロック図である。 は、LNBの別の従来例を示すブロック図である。
符号の説明
10 LNB
11 受信回路
12 電源回路
PRa、PRb 前段レギュレータ
Da、Db 逆流防止ダイオード
BP バイパス部
D1、D2 バイパスダイオード
(D11、D12)、(D21、D22) バイパスダイオード列
REG1、REG2 主レギュレータ
A、B 内部回路
13a、13b ポート
20a、20b レシーバ

Claims (1)

  1. レシーバが各々着脱される複数の外部端子と、各々電源経路を異にする複数の内部回路と、前記レシーバから電力供給を受けて前記内部回路の駆動電圧を生成する電源回路と、を有して成る受信装置であって、
    前記電源回路は、前記外部端子からの電力供給経路毎に設けられた前段レギュレータと、各前段レギュレータの出力端相互間における電位差が所定の閾値よりも大きければその出力端相互間を短絡させるバイパス部と、前記バイパス部よりも後段側に設けられて前記前段レギュレータの出力電圧から前記内部回路の駆動電圧を生成する主レギュレータと、を有し、
    前記バイパス部は、各前段レギュレータの出力端相互間に亘って互いに逆向きに並列接続された一対のダイオード若しくはダイオード列から成る
    ことを特徴とする受信装置。
JP2004262032A 2004-09-09 2004-09-09 受信装置 Expired - Fee Related JP4368277B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004262032A JP4368277B2 (ja) 2004-09-09 2004-09-09 受信装置
CNB2005100923205A CN100399709C (zh) 2004-09-09 2005-08-26 接收设备和卫星广播接收系统
US11/220,616 US7499671B2 (en) 2004-09-09 2005-09-08 Receiver apparatus and satellite broadcast reception system therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004262032A JP4368277B2 (ja) 2004-09-09 2004-09-09 受信装置

Publications (2)

Publication Number Publication Date
JP2006080829A JP2006080829A (ja) 2006-03-23
JP4368277B2 true JP4368277B2 (ja) 2009-11-18

Family

ID=35996865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004262032A Expired - Fee Related JP4368277B2 (ja) 2004-09-09 2004-09-09 受信装置

Country Status (3)

Country Link
US (1) US7499671B2 (ja)
JP (1) JP4368277B2 (ja)
CN (1) CN100399709C (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8515342B2 (en) * 2005-10-12 2013-08-20 The Directv Group, Inc. Dynamic current sharing in KA/KU LNB design
TWM456046U (zh) * 2012-12-19 2013-06-21 Wistron Neweb Corp 電路板結構及低雜訊降頻器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2788560B2 (ja) * 1991-07-10 1998-08-20 富士通株式会社 受信衛星切換装置
US6031878A (en) * 1997-02-28 2000-02-29 Maxim Integrated Products, Inc. Direct-conversion tuner integrated circuit for direct broadcast satellite television
JP3600765B2 (ja) 1999-10-29 2004-12-15 シャープ株式会社 受信装置
US7207054B1 (en) * 1999-11-17 2007-04-17 Allegro Microsystems, Inc. Low noise block supply and control voltage regulator
GB0030965D0 (en) * 2000-12-19 2001-01-31 Nokia Oy Ab Improvements relating to satellite reception`
JP4100872B2 (ja) 2001-01-18 2008-06-11 シャープ株式会社 受信装置
JP4363938B2 (ja) 2003-09-26 2009-11-11 シャープ株式会社 受信装置

Also Published As

Publication number Publication date
US20060052053A1 (en) 2006-03-09
US7499671B2 (en) 2009-03-03
CN1747337A (zh) 2006-03-15
JP2006080829A (ja) 2006-03-23
CN100399709C (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
US7190299B2 (en) Current control method and application thereof
US8081777B2 (en) Volume-based adaptive biasing
US8378651B2 (en) LDO with distributed output device
TWI514749B (zh) 降頻器、降頻器ic、及降頻器之控制方法
JP2010016794A (ja) 電力増幅装置
US6873193B2 (en) Two-level supply voltage detection circuit
JP4368277B2 (ja) 受信装置
US7508236B2 (en) Line driver device
JP2006042136A (ja) 終端回路、半導体装置、及び電子機器
US20180074534A1 (en) Voltage dropping apparatus, voltage switching apparatus, and internal voltage supply apparatus using the same
US7352086B2 (en) Switching circuit, switching module and method of controlling the switching circuit
US10418848B2 (en) Redundancy power supply system and power-switching control thereof
US10454479B2 (en) Inverter with balanced voltages across internal transistors
US7352245B2 (en) Auto-range current mirror circuit
JP4549650B2 (ja) 小振幅差動インターフェース回路
US20070296274A1 (en) Power regulator
US8583950B2 (en) Power supply circuit for a CPU
JP5679261B2 (ja) 高周波切替回路
JP4363938B2 (ja) 受信装置
US6639533B2 (en) Digital to analog converter having low power consumption
JPH11298352A (ja) 受信回路
JP3986976B2 (ja) 衛星放送受信用ダウンコンバータ
JP2004080564A (ja) 増幅装置、無線機および信号増幅方法
US9882551B2 (en) Frequency multiplier
EP1530310A1 (en) Separation adjusting circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090825

R150 Certificate of patent or registration of utility model

Ref document number: 4368277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees