JP4367229B2 - Manufacturing method of multilayer ceramic electronic component - Google Patents
Manufacturing method of multilayer ceramic electronic component Download PDFInfo
- Publication number
- JP4367229B2 JP4367229B2 JP2004149049A JP2004149049A JP4367229B2 JP 4367229 B2 JP4367229 B2 JP 4367229B2 JP 2004149049 A JP2004149049 A JP 2004149049A JP 2004149049 A JP2004149049 A JP 2004149049A JP 4367229 B2 JP4367229 B2 JP 4367229B2
- Authority
- JP
- Japan
- Prior art keywords
- cut
- laminate
- laminated body
- temperature
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
この発明は、積層セラミック電子部品の製造方法に関し、特にたとえば、セラミックグリーンシートの積層体をカットして複数のチップを得る工程を含む積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic electronic component, and more particularly to a method for manufacturing a multilayer ceramic electronic component including a step of obtaining a plurality of chips by cutting a multilayer body of ceramic green sheets, for example.
積層セラミック電子部品を製造するには、まず、セラミック材料を用いてセラミックグリーンシートが形成される。このセラミックグリーンシート上に、導電ペーストを印刷することにより、積層セラミック電子部品の内部電極となる導体パターンが形成される。たとえば、積層セラミックコンデンサを製造する場合、セラミックグリーンシート上に複数の矩形の導体パターンが形成される。導体パターンが形成された複数のセラミックグリーンシートが積層され、図9に示すように、積層体1が形成される。積層体1内では、隣接するセラミックグリーンシートにおいて、導体パターン2が互い違いとなるように積層される。
To manufacture a multilayer ceramic electronic component, a ceramic green sheet is first formed using a ceramic material. By printing a conductive paste on the ceramic green sheet, a conductor pattern to be an internal electrode of the multilayer ceramic electronic component is formed. For example, when manufacturing a multilayer ceramic capacitor, a plurality of rectangular conductor patterns are formed on a ceramic green sheet. A plurality of ceramic green sheets on which a conductor pattern is formed are laminated, and a
得られた積層体1は、カットステージ3上に載置され、カット刃4でカットされることにより、対向する端面に隣接する導体パターン2が交互に露出したチップが形成される。このとき、カットステージ3内のヒータ5によって積層体1を加熱することにより、積層体1を軟化させ、積層体1をカットしやすくしている。得られたチップを焼成することにより、内部電極を有する基体が形成される。この基体の内部電極露出面に外部電極を形成することにより、積層セラミックコンデンサが形成される(例えば、特許文献1参照)。
The obtained laminated
しかしながら、たとえば図10に示すように、カットステージ3内においてヒータ5が円形に配置されている場合、ヒータ5の上部では積層体1が十分に加熱されるが、ヒータ5から離れた部分では、十分に加熱されない。そのため、図10に示すカット線において、積層体1のヒータ5に対応する部分のようにカットしやすい部分と、積層体1の角部や中央部のようにカットしにくい部分が生じる。また、カットステージ3は、図11に示すように、支持部3aで支持されているため、この支持部3aから熱が逃げることとなる。そのため、支持部3aに対応する部分では、加熱温度が低くなる傾向がある。
However, for example, as shown in FIG. 10, when the
このように、カットステージ3の全体をヒータ5で加熱する方式では、積層体1の温度分布を一定にすることが難しく、積層体1のカット不良を招く可能性がある。そこで、カット刃4を加熱して積層体1に押し当てることにより、積層体1のカット線に沿って均一な温度分布とし、正確に積層体1をカットする技術が開示されている(例えば、特許文献2参照)。
Thus, in the system in which the
しかしながら、カット刃を加熱して積層体をカットする方法では、積層体中のバインダ量が多く積層体が硬い場合、もしくはセラミックグリーンシートの積層数が多く、積層体の厚みが大きいような場合には、カット刃からの加熱だけでは、短時間で切断部を軟化させるまでの温度にすることは困難である。また、カット刃の温度を上げすぎると、積層体が局部的に高温になりすぎるため、積層体断面において可塑剤や水分のガス化による層剥がれなどの問題が発生するようになる。 However, in the method of cutting the laminate by heating the cutting blade, when the amount of binder in the laminate is large and the laminate is hard, or when the number of ceramic green sheets is large and the thickness of the laminate is large. However, it is difficult to achieve a temperature at which the cut portion is softened in a short time only by heating from the cutting blade. Further, if the temperature of the cutting blade is raised too much, the laminated body becomes locally too hot, and problems such as delamination due to gasification of the plasticizer and moisture occur in the cross section of the laminated body.
それゆえに、この発明の主たる目的は、短時間で正確に積層体のカットを行うことができ、かつ層剥がれなどの欠陥のない積層セラミック電子部品を得ることができる積層セラミック電子部品の製造方法を提供することである。 Therefore, a main object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component capable of accurately cutting a multilayer body in a short time and obtaining a multilayer ceramic electronic component free from defects such as layer peeling. Is to provide.
この発明は、複数のセラミックグリーンシートを積層した積層体を準備する工程と、積層体をカットするためのカットステージに前記積層体を載置する工程と、少なくとも積層体のカットを行う線に沿って温度分布がほぼ一定となるようにカットステージの複数の範囲の温度を調整する工程と、温度分布がほぼ一定となった線に沿って積層体をカットする工程とを含む、積層セラミック電子部品の製造方法である。
このような積層セラミック電子部品の製造方法において、積層体の全体の温度分布がほぼ一定となるように温度が調整されてもよい。
また、積層体のカットを行う線に沿って温度センサを当接し、温度センサによって検出される温度分布がほぼ一定となったときに積層体をカットすることができる。
The present invention includes a step of preparing a laminated body in which a plurality of ceramic green sheets are laminated, a step of placing the laminated body on a cut stage for cutting the laminated body, and at least a line for cutting the laminated body A multilayer ceramic electronic component including a step of adjusting temperatures in a plurality of ranges of the cut stage so that the temperature distribution is substantially constant, and a step of cutting the laminate along a line in which the temperature distribution is substantially constant It is a manufacturing method.
In such a method for manufacturing a multilayer ceramic electronic component, the temperature may be adjusted so that the temperature distribution of the entire multilayer body is substantially constant.
Moreover, a temperature sensor is contact | abutted along the line which cuts a laminated body, and a laminated body can be cut when the temperature distribution detected by a temperature sensor becomes substantially constant.
カットステージ全体を一括して加熱するのではなく、カットステージの複数の範囲の温度を調整することにより、それぞれの範囲における伝熱状態に対応して積層体を加熱することができる。それにより、積層体をカットする線上において、ほぼ一定の温度分布とすることができ、層剥がれなどを起こすことなく積層体をカットすることができる。しかも、カットステージから積層体の全面が加熱されるため、積層体の温度調整を短時間で行うことができる。
なお、少なくとも積層体をカットする線に沿って温度分布がほぼ一定となっていればよく、積層体全体の温度分布がほぼ一定となるようにカットテーブルの複数の範囲を温度制御してもよい。
また、積層体のカットを行う線に沿って温度センサを当接することにより、実際に温度分布を測定して積層体をカットすることができる。そのため、温度分布がほぼ一定になった時点で積層体をカットすることができ、無駄な加熱を防止することができる。
The laminated body can be heated corresponding to the heat transfer state in each range by adjusting the temperature in a plurality of ranges of the cut stage instead of heating the entire cut stage at once. Thereby, it can be set as a substantially constant temperature distribution on the line which cuts a laminated body, and a laminated body can be cut, without raise | generating peeling of a layer. And since the whole surface of a laminated body is heated from a cut stage, the temperature adjustment of a laminated body can be performed in a short time.
Note that it is sufficient that the temperature distribution is substantially constant along at least a line for cutting the laminate, and the temperature of the plurality of ranges of the cut table may be controlled so that the temperature distribution of the entire laminate is substantially constant. .
Further, by contacting the temperature sensor along a line for cutting the laminate, the temperature distribution can be actually measured to cut the laminate. Therefore, the laminated body can be cut when the temperature distribution becomes substantially constant, and useless heating can be prevented.
この発明によれば、短時間できれいに積層体をカットすることができるため、層剥がれなどの欠陥のない積層セラミック電子部品を効率よく製造することができる。 According to the present invention, since the laminate can be cut cleanly in a short time, a multilayer ceramic electronic component free from defects such as layer peeling can be efficiently produced.
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の発明を実施するための最良の形態の説明から一層明らかとなろう。 The above object, other objects, features, and advantages of the present invention will become more apparent from the following description of the best mode for carrying out the invention with reference to the drawings.
図1は、積層セラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。積層セラミックコンデンサ10は、基体12を含む。基体12は、図2に示すように、複数のセラミック層14と内部電極16とが交互に積層された構造を有する。このような基体12において、隣接する内部電極16は、交互に基体12の対向端面に引き出される。内部電極16が引き出された基体12の端面には、外部電極18が形成される。外部電極18は、たとえば内部電極16が露出した基体12の端面に導電ペーストを塗布し、焼付けることによって形成される。なお、必要に応じて、焼付け電極上にめっき処理を施して、半田喰われを防ぐためのNi電極層や、半田付け性を良好にするためのSn電極層などを形成してもよい。
FIG. 1 is a perspective view showing a multilayer ceramic capacitor as an example of a multilayer ceramic electronic component. The multilayer
このような積層セラミックコンデンサ10を作製するために、誘電体材料を用いてセラミックスラリーが形成される。このセラミックスラリーを用いて、図3に示すように、セラミックグリーンシート20が形成される。セラミックグリーンシート20の一方面上に、導電ペーストを印刷することにより、複数の矩形の導体パターン22が縦横に並んで形成される。
In order to produce such a multilayer
導体パターン22が形成された複数のセラミックグリーンシート20が積層され、さらにその上下に導体パターンが形成されていないセラミックグリーンシート20が積層されて、図4に示すように、積層体24が形成される。このとき、隣接するセラミックグリーンシート20に形成された導体パターン22は、その長手方向に互い違いとなるように配置される。
A plurality of ceramic
このようにして得られた積層体24は、カットステージ26上に載置される。カットステージ26内には、たとえば複数のヒータ28が形成され、複数の範囲で個別に温度調整ができるようになっている。カットステージ26上の積層体24は、ヒータ28によって加熱され、カットしやすいように軟化させられる。このとき、積層体24の全体がほぼ均一な温度分布となるように、それぞれのヒータ28が制御される。加熱されて軟化した積層体24は、カット刃30によって、導体パターン22の長手方向の中間部および隣接する導体パターン22の中間部でカットされる。さらに、積層体24は、導体パターン22の幅方向において、隣接する導体パターン22の中間部がカットされる。それにより、対向端面に隣接する導体パターン22が交互に露出したチップが形成される。
The
なお、積層体24を加熱する場合、たとえば図5に示すように、積層体24がゾーン1〜ゾーン9の9つの範囲に分割され、それぞれのゾーンに対応して、カットステージ26の温度が個別に調整される。たとえば、カットステージ26の下面に支持部がある場合、支持部から熱が逃げるため、積層体24の支持部に対応する部分には、他の部分に比べて熱が伝導されにくい。そのため、支持部に対応する部分において、他の部分よりヒータ28の加熱温度を上げることにより、積層体24に伝導する熱量が他の部分と同等になるように調整される。このように、ゾーン1〜ゾーン9において個別に温度調整を行うことにより、積層体24の全体がほぼ一定の温度分布となるように調整される。
In addition, when heating the laminated
積層体24の全体の温度分布がほぼ一定となるように調整することにより、積層体24を均一に軟化させることができ、所望の形状に積層体24をカットすることができる。また、積層体24が局部的に高温になることがないため、積層体24をカットしたときに、層剥がれなどの欠陥が発生することを防止することができる。
By adjusting the temperature distribution of the entire laminated
積層体24をカットして得られたチップを焼成することにより、セラミック層14および内部電極16が積層された基体12が形成される。この基体12の内部電極露出面に、外部電極用の導電ペーストが塗布され、これを焼付けることにより外部電極18が形成される。さらに、必要に応じて、外部電極18上にめっき処理を施すことにより、Ni電極層やSn電極層が形成され、積層セラミックコンデンサ10が形成される。
By firing the chip obtained by cutting the
このように、積層体24全体の温度分布がほぼ一定となるように加熱してカット刃30でカットすることにより、断面性状がきれいで層剥がれのないチップを得ることができる。そのため、最終的に得られる積層セラミックコンデンサ10は、欠陥のない設計通りの特性を有するものとすることができる。
Thus, by heating so that the temperature distribution of the entire laminated
なお、上述の例では、積層体24の全体の温度分布がほぼ一定となるように調整したが、積層体24をカットする際に、少なくともカット線に沿ってほぼ一定の温度分布となっていれば、きれいに積層体24をカットすることができる。したがって、積層体24の全体で多少の温度分布のばらつきがあっても、カット線に沿ってほぼ一定の温度分布となっていれば、積層体24をきれいにカットすることができる。
In the above example, the temperature distribution of the entire laminated
また、積層体24をカットステージ26上に載置してから、所望の温度範囲で安定するまでには、一定の時間が必要である。この安定化までの時間は、チップの設計(素子厚、積層数、外層厚、全体厚等)、積層体の比熱容量、積層体の保管状態(カット前の積層体温度)などにより変化する。そのため、温度安定化までの時間を積層体ごとに設定することは非常に困難であり、安定して積層体24をカットするためには、かなり余裕を見込んだ保持時間を設定しなければならず、加工時間が不必要に長くなるという問題がある。そこで、図6に示すように、積層体24をカットする際に、積層体24を押さえるための押さえ部32を用い、この押さえ部32の積層体24への接触部に温度センサ34を設けることができる。このような温度センサ34を積層体24の表面に当接することにより、積層体24の温度を常時モニターすることができ、カット開始の可否を判断することができる。したがって、積層体24をカットステージ26上に載置してから、カット開始までの保持時間を必要最小限にすることができ、加工効率の改善が可能となる。
In addition, a certain time is required from the time when the
なお、積層体24を複数のゾーンに分割して温度調整を行うときに、上述のように9つのゾーンに分割する必要はなく、分割するゾーンの数は任意に変更可能である。積層体24の分割ゾーンの数を多くし、これらのゾーンに対応する部分において、カットステージ26の温度調整を行うことにより、より細かい温度調整が可能となり、積層体24の温度分布を一定にする効果を高めることができる。また、この発明は、積層セラミックコンデンサの製造に限らず、全てのチップ型の積層セラミック電子部品の製造に適用することができる。
In addition, when the
導体パターンを印刷した厚み4.2μmのセラミックグリーンシートを準備し、導体パターンの積層数が240枚となるようにセラミックグリーンシートを積層して、積層体(縦×横×厚=200mm×200mm×1.83mm)を形成した。この積層体を加熱して軟化させ、カット刃押し切りにより、チップの切り出しを行った。ここで、セラミックグリーンシートに含まれる有機バインダの組成、添加量などから、積層体が軟化する温度および層剥がれなどが発生しない最適温度を95℃〜100℃と設定し、積層体全体を図5に示すように9つのゾーンに分割して、全ゾーンにおいて積層体温度が設定温度範囲内になるように加熱部を制御した。 A ceramic green sheet having a thickness of 4.2 μm printed with a conductor pattern was prepared, and the ceramic green sheets were laminated so that the number of laminated conductor patterns was 240, and a laminate (vertical × horizontal × thickness = 200 mm × 200 mm × 1.83 mm) was formed. This laminated body was heated and softened, and chips were cut out by pressing a cutting blade. Here, from the composition and addition amount of the organic binder contained in the ceramic green sheet, the temperature at which the laminate is softened and the optimum temperature at which no layer peeling occurs is set to 95 ° C. to 100 ° C., and the entire laminate is shown in FIG. As shown in FIG. 4, the heating section was controlled so that the temperature of the laminated body was within the set temperature range in all zones.
このように、積層体を9つのゾーンに分割して、それぞれのゾーンについて温度制御したときの各ゾーンの温度分布を測定し、その結果を図7に示した。図7からわかるように、積層体の全てのゾーンにおいて、ほぼ一定の温度分布を得ることができた。そして、カットステージ上に積層体を載置し、上述のような温度制御を行いながら積層体を2分間保持してカットしたところ、所望のチップ形状に正確に積層体をカットすることができた。さらに、断面の性状がきれいで、層剥がれなどの欠陥を発生させずに、積層体をカットすることができた。 In this way, the laminate was divided into nine zones, and the temperature distribution of each zone when the temperature was controlled for each zone was measured. The results are shown in FIG. As can be seen from FIG. 7, a substantially constant temperature distribution could be obtained in all zones of the laminate. Then, when the laminate was placed on the cut stage and cut while holding the laminate for 2 minutes while performing the temperature control as described above, the laminate could be accurately cut into a desired chip shape. . Furthermore, the properties of the cross section were clean, and the laminate could be cut without causing defects such as layer peeling.
比較例として、積層体を上下両面からヒートプレートで十分に加熱(100℃、3分)したのち、保温機能(100℃)を有するカットステージに搬送し、カット刃で押し切りを行った。この場合、積層体全体でカットは可能であったが、積層体端部から切り出したチップで切断面の不良(荒れ)が発生した。 As a comparative example, the laminate was sufficiently heated (100 ° C., 3 minutes) from both upper and lower surfaces with a heat plate, then transported to a cut stage having a heat retaining function (100 ° C.), and pressed with a cutting blade. In this case, the entire laminate could be cut, but a cut surface defect (roughness) occurred with the chips cut from the end of the laminate.
そこで、カットステージ上において、ゾーン5にヒータを配置して積層体全体を一括して加熱した場合について、カットステージ上の積層体を図5に示す9つのゾーンに分割して温度を測定し、その結果を図8に示した。図8からわかるように、積層体全体を一括して加熱した場合、積層体内において温度分布にばらつきがあり、断面不良の発生したゾーン1,7では、他のゾーンに比べて積層体温度が低くなっていた。
Therefore, on the cut stage, when the heater is arranged in the
また、別の比較例として、積層体を加熱せず、カット刃を加熱して積層体をカットした場合について調査した。そして、切断の可否と断面性状を観察し、その結果を表1に示した。 Moreover, as another comparative example, the case where the laminated body was cut by heating the cutting blade without heating the laminated body was investigated. And the possibility of cutting | disconnection and the cross-sectional property were observed, and the result was shown in Table 1.
表1からわかるように、カット刃温度が120℃未満では完全に積層体をカットすることができず、カット刃温度が110℃以上になると、切断面において層剥がれや荒れなどの不良が発生した。したがって、カット刃の加熱だけでは、積層体を正常にカットできないことが確認された。 As can be seen from Table 1, when the cutting blade temperature is less than 120 ° C., the laminate cannot be cut completely, and when the cutting blade temperature is 110 ° C. or more, defects such as layer peeling and roughening occur on the cut surface. . Therefore, it was confirmed that the laminate could not be cut normally only by heating the cutting blade.
このように、積層体を複数のゾーンに分割して、それぞれのゾーンにおいて個別に温度調整を行うことにより、積層体全体の温度分布をほぼ一定に保つことができ、カット断面に欠陥が発生しないようにして、積層体をきれいにカットすることができる。 In this way, by dividing the laminate into a plurality of zones and individually adjusting the temperature in each zone, the temperature distribution of the entire laminate can be kept almost constant, and no defects occur in the cut cross section. Thus, the laminate can be cut cleanly.
10 積層セラミックコンデンサ
12 基体
14 セラミック層
16 内部電極
18 外部電極
20 セラミックグリーンシート
22 導体パターン
24 積層体
26 カットステージ
28 ヒータ
30 カット刃
32 押さえ部
34 温度センサ
DESCRIPTION OF
Claims (3)
前記積層体をカットするためのカットステージに前記積層体を載置する工程、
少なくとも前記積層体のカットを行う線に沿って温度分布がほぼ一定となるように前記カットステージの複数の範囲の温度を調整する工程、および
温度分布がほぼ一定となった線に沿って前記積層体をカットする工程を含む、積層セラミック電子部品の製造方法。 Preparing a laminate in which a plurality of ceramic green sheets are laminated,
Placing the laminate on a cut stage for cutting the laminate,
Adjusting the temperature in a plurality of ranges of the cut stage so that the temperature distribution is substantially constant along at least a line for cutting the laminate, and the lamination along the line in which the temperature distribution is substantially constant A method for producing a multilayer ceramic electronic component, comprising a step of cutting a body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004149049A JP4367229B2 (en) | 2004-05-19 | 2004-05-19 | Manufacturing method of multilayer ceramic electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004149049A JP4367229B2 (en) | 2004-05-19 | 2004-05-19 | Manufacturing method of multilayer ceramic electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005332926A JP2005332926A (en) | 2005-12-02 |
JP4367229B2 true JP4367229B2 (en) | 2009-11-18 |
Family
ID=35487369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004149049A Active JP4367229B2 (en) | 2004-05-19 | 2004-05-19 | Manufacturing method of multilayer ceramic electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4367229B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230153458A (en) * | 2021-04-23 | 2023-11-06 | 교세라 가부시키가이샤 | Cutting method and manufacturing method of multilayer ceramic parts |
KR20230100882A (en) | 2021-12-29 | 2023-07-06 | 삼성전기주식회사 | Method for manufacturing ceramic electronic component |
CN116759236B (en) * | 2023-05-30 | 2024-04-02 | 潮州三环(集团)股份有限公司 | Preparation method and application of multilayer ceramic capacitor |
-
2004
- 2004-05-19 JP JP2004149049A patent/JP4367229B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2005332926A (en) | 2005-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5271377B2 (en) | Multilayer ceramic capacitor | |
CN107926122B (en) | Method for manufacturing multilayer ceramic substrate | |
JP5971447B2 (en) | Manufacturing method of ceramic substrate and module component | |
US4825539A (en) | Process for manufacturing a multilayer substrate | |
JP2021108386A (en) | Manufacturing method of multilayer ceramic electronic component | |
JP5168096B2 (en) | Method for manufacturing ceramic substrate and electronic component | |
JP4367229B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
KR102166588B1 (en) | Method for manufacturing multilayer ceramic electronic component | |
KR101070148B1 (en) | Setter for firing multi-layer ceramic substrate and manufacturing method of multi-layer ceramic substrate using the same | |
JP2002270459A (en) | Manufacturing method for laminated ceramic electronic component | |
JP5723662B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
JP2008186897A (en) | Method of manufacturing multilayer ceramic substrate | |
JP5536942B2 (en) | Manufacturing method of multilayer ceramic substrate | |
US20230114992A1 (en) | Method for compressing laminate and method for manufacturing ceramic electronic component including laminate | |
JP4450176B2 (en) | Dielectric paste for level difference elimination constituting laminated electronic parts and margins | |
WO2022224828A1 (en) | Cutting method and method for producing layered ceramic component | |
JP2007305886A (en) | Multipiece substrate | |
JPH11340082A (en) | Multilayer chip component and its manufacture | |
JP4400247B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2005039071A (en) | Method of manufacturing ceramic laminated device | |
JPH04278507A (en) | Electronic component and manufacture thereof | |
JPH06196353A (en) | Manufacture of layered ceramic capacitor | |
JP2014175634A (en) | Method for manufacturing laminate | |
JP2008198767A (en) | Method of manufacturing ceramic multilayer substrate, and ceramic multilayer substrate manufactured by the method | |
JP2006005189A (en) | Ceramic substrate and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4367229 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |