JP4366929B2 - 電源装置及びこれを用いた画像形成装置 - Google Patents
電源装置及びこれを用いた画像形成装置 Download PDFInfo
- Publication number
- JP4366929B2 JP4366929B2 JP2002367283A JP2002367283A JP4366929B2 JP 4366929 B2 JP4366929 B2 JP 4366929B2 JP 2002367283 A JP2002367283 A JP 2002367283A JP 2002367283 A JP2002367283 A JP 2002367283A JP 4366929 B2 JP4366929 B2 JP 4366929B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- power supply
- voltage
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Control Or Security For Electrophotography (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、容量性の負荷を駆動する電源装置に関し、特にトランスを使わずに高電圧を発生する交流電源装置に関する。この電源装置は、例えば、電子写真方式の画像形成装置において感光体上にトナー像を現像する現像器、感光体を帯電する帯電器、クリーナー等にバイアス電圧等の高電圧を供給する為の電源装置に用いる。
【０００２】
【従来の技術】
従来、この種の電源装置を適用した電子写真方式の画像形成装置として、次に示すようなものがある。画像形成装置では感光体ドラムの表面を1次帯電器によって所定の電圧に一様に帯電した後、この感光体ドラムの表面に画像を露光して画像に対応した静電潜像を形成する。そして、この感光体ドラム上に形成された静電潜像を、現像器によって現像し、トナー像を形成する。感光体ドラム上に形成されたトナー像は、転写帯電器の帯電によって転写用紙上に転写するとともに、これらのトナー像が転写された転写用紙を分離帯電器の帯電によって感光体ドラムから分離し、定着器によってトナー像を転写用紙上に定着して、画像の形成工程を終了する。
【０００３】
例えば、感光体ドラム上に４つの現像器を用いて４色のトナー像を、当該感光体ドラムが４回転する間に順次形成する方式のカラー画像形成装置では、感光体ドラム上に順次形成されたトナー像を乱すことなく、次の色のトナー像を現像する必要がある。そのため、上記カラー画像形成装置の各現像器には、現像中の１つの現像器に対しては、良好な現像を行うために必要なＡＣ電圧を重畳したＤＣ電圧からなる現像バイアス電圧を印加し、現像を行っていない他の３つの現像器に対しては、感光体ドラム上にトナーが付着するのを防止する所定のＤＣ電圧を印加する高圧電源装置が用いられる。
【０００４】
このような高圧電源装置としては、例えば、特許文献１に記載された技術が提案されている。図１３は、電子写真方式の画像形成装置における現像装置とその電源装置の従来例を示す図である。図１３に示すように、カラー画像形成装置は、感光体ドラム１００の表面を一次帯電器１０１によって所定の電圧に一様に帯電した後、この感光体ドラム１００の表面に第１色目の画像を露光して、第１色目の画像に対応した静電潜像を形成する。そして、この感光体ドラム１００上に形成された第１色目の静電潜像を、第１色目の現像器１０２によって現像し、第１色目のトナー像を形成する。次に、上記第１色目のトナー像が形成された感光体ドラム１００は、転写工程やクリーニング工程を経ることなく２回転目のサイクルに入り、当該感光体ドラム１００の表面を再度一次帯電器１０１によって一様に帯電した後、第２色目の画像露光、第２色目の現像器１０３による現像工程を行い、感光体ドラム１００の表面に第２色目のトナー像を形成する。さらに、上記と同様にして、感光体ドラム１００の３回転目及び４回転目のサイクルによって、感光体ドラム１００の表面に第３色目及び第４色目の画像露光及び、第３色目及び第４色目の現像器１０４、１０５による現像工程を行い、感光体ドラム１００の表面に４色のトナー像を重ね合わせたカラーのトナー像を形成する。そして、上記の如く感光体ドラム１００が４回転する間に当該感光体ドラム１００上に形成された４色のカラートナー像を、転写帯電器１０６の帯電によって転写用紙１０７上に転写するとともに、これらの４色のカラートナー像が転写された転写用紙１０７を分離帯電器１０８の帯電によって感光体ドラム１００から分離し、図示しない定着器によってカラートナー像を転写用紙１０７上に定着して、カラー画像の形成工程を終了する。このように、上記の如く構成されるカラー画像形成装置では、感光体ドラム１００上に４色のトナー像を、当該感光体ドラム１００が４回転する間に順次形成することにより、カラー画像の形成を行うものであるため、感光体ドラム１００上に順次形成されたトナー像を乱すことなく、次の色のトナー像を現像する必要がある。このため、高圧電源装置は、４つの各現像器１０２〜１０５に対応して設けられた４つの高圧電源部１１０〜１１３を備えている。各高圧電源部１１０〜１１３は、すべて同様に構成されている。上記高圧電源部１１０〜１１３は、ＡＣ電圧を発生するＡＣ電圧発生部１１４と、ＤＣ電圧を発生するＤＣ電圧発生部１１５とから構成されている。このＡＣ電圧発生部１１４は、昇圧トランスＴの一次側にＡＣスイッチング制御部１１６を設け、このＡＣスイッチング制御部１１６によって昇圧トランスＴの一次側に印加される電圧をオンオフすることにより、昇圧トランスＴの二次側にＡＣの高電圧を発生させる。
【０００５】
また、上記ＡＣ電圧発生部１１６においては、定電圧出力且つ過電流の制御を可能とするため、昇圧トランスＴの二次側に電圧モニター１１７及び過電流モニター１１８を備えており、これらの電圧モニター１１７及び過電流モニター１１８によって出力電圧及び出力電流を検出することにより、ＡＣスイッチング制御部１１６によって昇圧トランスＴの一次側に印加される電圧をオンオフ制御し、出力電圧を一定に保持し、且つ過電流制御を行うようになっている。一方、上記ＤＣ電圧発生部１１５は、昇圧トランスＴの一次側にＤＣスイッチング制御部１１９を設け、このＤＣスイッチング制御部１１９によって昇圧トランスＴの一次側に印加される電圧をオンオフすることにより、昇圧トランスＴの二次側に高電圧を発生させる。
【０００６】
そして、上記昇圧トランスＴの二次側に発生した高電圧を、ダイオード等からなる整流回路１２０によって整流した後、ＤＣ出力制御部１２１を介してＤＣの高電圧を出力する。上記高圧電源装置では、各高圧電源部１１０〜１１３のＡＣ電圧発生部１１４及びＤＣ電圧発生部１１５で発生されたＡＣ電圧とＤＣ電圧を重畳して対応する現像器１０２〜１０５に出力するようになっている。
【０００７】
しかし、上記従来の高圧電源装置では、各現像器１０２〜１０５に対応して４つの高圧電源部１１０〜１１３を備えており、各高圧電源部１１０〜１１３によって４つの現像器１０２〜１０５に所定のタイミングで、現像中の１つの現像器に対しては、ＡＣ電圧を重畳したＤＣ電圧からなる現像バイアス電圧を印加し、現像を行っていない他の３つの現像器に対しては、所定のＤＣ電圧のみを印加するように構成されている。そのため、上記従来の高圧電源装置では、各高圧電源部１１０〜１１３はＡＣ電圧用とＤＣ電圧用の二つのトランスを持つ必要があり、更には負荷としての現像器の数に対応した高圧電源部１１０〜１１３を別個に設ける必要があるため、電源装置の容積が大きくなると共にコスト高となるという問題点があった。
【０００８】
このような画像形成装置の小型化及び機能増加に伴う電源装置の小型化、低コスト化を実現する方法として、特許文献１、特許文献２、及び特許文献３に示されている。
【０００９】
特許文献１では、図１４に示すように、カラー画像形成装置は、感光体ドラム１の表面を一次帯電器２によって所定の電圧に一様に帯電した後、この感光体ドラム１の表面に第１色目の画像を露光して、第１色目の画像に対応した静電潜像を形成する。そして、この感光体ドラム１上に形成された第１色目の静電潜像を、第１色目の現像器４ａによって現像し、第１色目のトナー像を形成する。次に、上記第１色目のトナー像が形成された感光体ドラム１は、転写工程やクリーニング工程を経ることなく２回転目のサイクルに入り、当該感光体ドラム１の表面を再度一次帯電器２によって一様に帯電した後、第２色目の画像露光、第２色目の現像器４ｂによる現像工程を行い、感光体ドラム１の表面に第２色目のトナー像を形成する。さらに、上記と同様にして、感光体ドラム１の３回転目及び４回転目のサイクルによって、感光体ドラム１の表面に第３色目及び第４色目の画像露光及び、第３色目及び第４色目の現像器４ｃ、４ｄによる現像工程を行い、感光体ドラム１の表面に４色のトナー像を重ね合わせたカラーのトナー像を形成する。そして、上記の如く感光体ドラム１が４回転する間に当該感光体ドラム１上に形成された４色のカラートナー像を、転写帯電器５ａの帯電によって転写用紙１０上に転写するとともに、これらの４色のカラートナー像が転写された転写用紙１０を分離帯電器５ｂの帯電によって感光体ドラム１から分離し、図示しない定着器によってカラートナー像を転写用紙１０上に定着して、カラー画像の形成工程を終了する。このように、上記の如く構成されるカラー画像形成装置では、感光体ドラム１上に４色のトナー像を、当該感光体ドラム１が４回転する間に順次形成することにより、カラー画像の形成を行うものであるため、感光体ドラム１上に順次形成されたトナー像を乱すことなく、次の色のトナー像を現像する必要がある。複数の負荷すなわち現像器４ａ−４ｄに対応して複数の昇圧トランスＴ１〜Ｔ４と、その１次側の入力ラインを独立してON/OFFできる構成とすることにより、複数の負荷４ａ〜４ｄに対し、異なるタイミングで、交流電圧に直流電圧を重畳させた高電圧を供給することが出来るとともに、スイッチング手段ＳＷ１〜ＳＷ４が昇圧トランスの１次側に設けられているため、当該スイッチング手段を構成するスイッチング素子としては、低耐圧のものを使用することができるというものである。
【００１０】
特許文献２では、図１５に示すように、高圧直流電源８とグランド間に直列に接続した２個のスイッチング素子１、２の交互の駆動により、２個のスイッチング素子１、２の接続点から高圧矩形波交流電圧を発生させているというものである。さらに高圧直流電圧を重畳する事も可能である。
【００１１】
一方、特許文献３では、周囲温度に応じて最適な直流出力電圧が得られる電源装置を提案している。この方法ではトランスを用いずチャージポンプ回路や、コッククロフト・ウオルトン回路を用いて直流電圧を昇圧しているため、電源装置の小型化が可能である。
【００１２】
しかし、特許文献１では、使用するトランスの数が少なくなっているが、依然としてトランスを使用する以上、その電源装置のとしての小型化は充分ではない。また、特許文献２でも、スイッチングする元の高圧直流電源は依然として必要であるため、同様に充分な小型化が期待できない。また、高圧直流電源とグランド間を切り替えるスイッチング素子には高耐圧な素子が必要である。特許文献３では、トランスを使わない為、電源装置の小型化に有利であるが、直流電源を意図しており、交流電圧を重畳した出力の生成には適用できない。また、コッククロフト・ウオルトン回路の接続に関しては具体的な記載が無い。
【００１３】
コッククロフト・ウオルトン回路を用いた電源装置としては、例えば特許文献４に記載がある。同文献に記載の電源装置は、コッククロフト・ウオルトン回路に一般的なトランスを用いていない。これにより、電源装置の一層の小型化が可能になる。しかしながら、この電源装置は、接地電位に対し正側の直流電圧を生成することができるのみで、正側と負側の両極性の直流電圧を生成することができない。また、直流電源を意図しており、交流電圧を重畳した出力の生成には適用できない。
【００１４】
次に、本出願人により提案された技術について説明する（特願２００１−３８５２２４号）。図１６は、特願２００１−３８５２２４号に記載された電源回路の概略構成図である。図１６に示すように、電源回路３３０は、低電圧電源３３１、正側昇圧信号発生回路３３２Ａ、負側昇圧信号発生回路３３２Ｂ、正負切替回路３３３、正側昇圧回路３３４Ａ、負側昇圧回路３３４Ｂから構成される。
【００１５】
正側昇圧信号発生回路３３２Ａ、負側昇圧信号発生回路３３２Ｂには、現像器３７０に交流信号に直流バイアスを重畳した信号を供給するための昇圧制御信号が入力され、並列、直列の共振回路を利用し、大振幅の昇圧信号を発生する。正側昇圧回路３３４Ａ、負側昇圧回路３３４Ｂは、トランスを用いた一般的なコッククロフト・ウオルトン回路を改良したものであり、トランスを用いていない。この正側昇圧回路３３４Ａ、負側昇圧回路３３４Ｂで複数倍化された信号は、正負切替回路３３３を介して接続される容量性の負荷に積上げられて行く。
【００１６】
このとき正負切替回路３３３の中には、４つのリミッタ回路３３３１〜３３３ ４ が含まれており、正側と負側の出力電圧をいくつかのパターンで制限する。このときリミッタ回路３３３１〜３３３４の数は、制限したい正負の電圧値の数に依存して増減する。
【００１７】
なお、この電源回路３３０には、各種信号が入力される。このために、電源回路３３０は、コンピュータなどの装置から転送される画像データに基づいて、画像形成装置をコントロールするコントローラ３６０に接続されている。詳細には、コントローラ３６０は、昇圧制御信号生成部３６２を介して正側昇圧信号発生回路３３２Ａ、負側昇圧信号発生回路３３２Ｂに接続され、正負切替制御信号生成部３６４を介して正負切替回路３３３に接続されている。
【００１８】
【特許文献１】
特開平８-６５８９３号公報
【特許文献２】
特開平７-２８７６２０号公報
【特許文献３】
特開平８-１９４５１１号公報
【特許文献４】
特開平２-５５５７７号公報
【発明が解決しようとする課題】
しなしながら、図１６に示す従来の電源回路３３０では、波形の正側、負側への電荷の供給は、必要な時に随時、正負それぞれの昇圧信号発生回路３３２Ａ、３３２Ｂを外部コントローラ３６０により駆動して、正側又は負側の昇圧回路３３４Ａ、３３４Ｂで昇圧し、正負切替回路３３３によってリミッタ回路３３３１〜３３３４切替えて、電圧値の制限をするようにしていたが、負荷の容量が大きい場合に、負荷に対して十分な電荷を供給できず、負荷で発生させる電圧値を高くすることが困難で高電圧を供給できないという問題があった。
【００１９】
本発明は、上記従来技術の問題点に着目してなされたもので、負荷の容量が大きい場合でも、トランスを用いることなく、負荷で発生させる電圧値を高くできる電源装置及び画像形成装置を供給することを目的とする。
【００２０】
上記課題を解決するために、請求項１記載の電源装置は、容量性の負荷を駆動する電源装置において、電荷を蓄積するための電荷蓄積手段と、外部から供給された制御信号に基づいて、前記電荷蓄積手段と前記負荷との経路を接続している場合に、前記電荷蓄積手段に蓄積された電荷を負荷に供給し、前記電荷蓄積手段と前記負荷との経路を遮断している場合に、前記負荷に蓄積された電荷を放電する第１の回路部とを有し、前記第１の回路部は、前記電荷蓄積手段と、前記負荷との経路を接続する第１のスイッチング回路部を有し、前記第１のスイッチング回路部は、第１のトランジスタと、第２のトランジスタとを有し、前記第１のトランジスタの第１端子と前記電荷蓄積手段とを接続し、前記第１のトランジスタの第２端子と前記第２のトランジスタの第１端子とを接続し、前記第２のトランジスタの第２端子と前記負荷とを接続し、前記第１及び第２のトランジスタの各制御端子間を容量接続し、前記第２のトランジスタの制御端子と前記第２のトランジスタの前記第２端子との間を容量接続することを特徴とする。
【００２１】
請求項１記載の電源装置によれば、電源装置は、外部から供給された制御信号に基づいて、電荷蓄積手段と負荷との経路を接続している場合に、電荷蓄積手段に蓄積された電荷を負荷に供給し、電荷蓄積手段と負荷との経路を遮断している場合に、負荷に蓄積された電荷を放電するので、外部からの制御信号に応じて第１の回路部を動作させることにより、負荷に対して効率よく電荷を供給することができる。したがって、負荷の容量が大きい場合でも、トランスを用いることなく、負荷で発生させる電圧値を高くできる。
また、第１の回路部は、電荷蓄積手段と負荷との経路を接続・遮断する第１のスイッチング回路部を有するので、この第１のスイッチング回路部により、電荷蓄積手段と負荷との経路の接続・遮断を実現できる。
また、第１及び第２のトランジスタを、同時にオンオフさせることができる。これにより、第１及び第２のトランジスタがオンしているときの第１のスイッチング回路部の耐圧を上げることができる。
【００２２】
また、請求項２記載の発明は、請求項１記載の発明において、前記第１のスイッチング回路部は更に、前記第１のトランジスタの前記第１端子と前記第２端子との間を接続する第１の抵抗と、前記第２のトランジスタの前記第１端子と前記第２端子との間を接続する第２の抵抗とを有することを特徴とする。
従って、第１の抵抗と、第２の抵抗とを用いて分圧するようにしたため、第１及び第２のトランジスタのオフ時における第１端子・第２端子間にかかる電圧をほぼ２分することができる。これにより、部品耐圧以上の出力を制御することができる。
【００２３】
また、請求項３記載の発明は、請求項１又は２記載の発明において、前記第１のスイッチング回路部は、前記蓄積手段に蓄積される電荷が負電圧である場合に、前記第１のトランジスタと前記第２のトランジスタにｎチャネル電界効果トランジスタ又はｎｐｎトランジスタを用いることを特徴とする。
従って、回路規模を小さくすることができる。
【００２４】
また、請求項４記載の発明は、請求項１又は２記載の発明において、前記第１のスイッチング回路部は、前記蓄積手段により蓄積される電荷が正電圧である場合に、前記第１のトランジスタと前記第２のトランジスタにｐチャネル電界効果トランジスタ又はｐｎｐトランジスタを用いることを特徴とする。
【００２５】
また、請求項５記載の発明は、請求項１から４のいずれか一項記載の発明において、前記第１の回路部は更に、前記負荷と、前記負荷に蓄積された電荷を放電する電圧直流電源との経路を接続する第２のスイッチング回路部を有することを特徴とする。
従って、第２のスイッチング回路部を制御することにより、負荷に蓄積された電荷を放電できる。
【００２６】
また、請求項６記載の発明は、請求項５記載の発明において、前記第２のスイッチング回路部は、第３のトランジスタと、第４のトランジスタと、該第３のトランジスタのオン時間を遅延させる遅延手段とを有し、前記第３のトランジスタの第１端子と前記負荷とを接続し、前記第３のトランジスタの第２端子と前記第４のトランジスタの第１端子とを接続し、前記第４のトランジスタの第２の端子と前記直流電源とを接続し、前記第３のトランジスタの制御端子に前記遅延手段を接続することを特徴とする。
第３のトランジスタの制御端子に遅延手段を接続するようにしたので、第３のトランジスタのオン時間を調整することができるため、第３及び第４のトランジスタが耐圧を超えないようにできる。
【００２７】
また、請求項７記載の発明は、請求項６記載の発明において、前記第２のスイッチング回路部は更に、前記第３のトランジスタの前記第１端子と前記第２端子との間を接続する第３の抵抗と、前記第４のトランジスタの前記第１端子と前記第２端子との間を接続する第４の抵抗とを有することを特徴とする。
従って、第３及び第４のトランジスタのオフ時に、第１端子と第２端子と間にかかる電圧をほぼ２分することができる。これにより、部品耐圧以上の出力を制御することができる。
【００２８】
また、請求項８記載の発明は、請求項６又は７記載の発明において、前記遅延手段は、複数の整流素子をシリアルに接続したことを特徴とする。
従って、遅延手段は、複数の整流素子、例えばダイオードをシリアルに接続するようにして、ダイオード１つ当たりの遅延時間によって、所定の電圧差を設けることができる。これにより、第３及び第４のトランジスタの耐圧を任意に調整できる。
【００２９】
また、請求項９記載の発明は、請求項６から８のいずれか一項記載の発明において、前記第２のスイッチング回路部は、前記電荷蓄積手段に蓄積される電荷が負電圧である場合に、前記第３のトランジスタと前記第４のトランジスタとにｐチャネル電界効果トランジスタ又はｐｎｐトランジスタを用いることを特徴とする。
従って、回路規模を小さく構成できる。
【００３０】
また、請求項１０記載の発明は、請求項６から８のいずれか一項記載の発明において、前記第２のスイッチング回路部は、前記電荷蓄積手段に蓄積される電荷が正電圧である場合に、前記第３のトランジスタと前記第４のトランジスタとにｎチャネル電界効果トランジスタ又はｎｐｎトランジスタを用いることを特徴とする。
【００３１】
また、請求項１１記載の発明は、請求項１から１０のいずれか一項記載の発明において、前記第１の回路部は更に、負荷に発生する電圧を所定の電圧値に制御するリミッタ回路を有することを特徴とする。
従って、リミッタ回路により負荷に発生する電圧を所定の電圧に制御することができる。
【００３２】
また、請求項１２記載の発明は、請求項１１記載の発明において、前記リミッタ回路は、電荷蓄積手段に蓄積される電荷が正電圧である場合に、回路内に含まれるスイッチング素子に、ｎチャネル電界効果トランジスタ又はｎｐｎトランジスタを用いることを特徴とする。
従って、回路規模を小さくすることができる。
【００３３】
また、請求項１３記載の発明は、請求項１１記載の発明において、前記リミッタ回路は、前記電荷蓄積手段に蓄積される電荷が負電圧である場合に、回路に含まれるスイッチング素子に、ｐチャネル電界効果トランジスタ又はｐｎｐトランジスタを用いることを特徴とする。
【００３４】
また、請求項１４記載の発明は、請求項項１から１３のいずれか一項記載の発明において、前記電源装置は更に、交流入力信号に従って電荷を蓄積して昇圧電圧を出力する昇圧回路と、該昇圧回路に交流入力信号を供給する昇圧信号発生回路とを有することを特徴とする。
従って、昇圧回路は、昇圧信号発生回路で増幅された交流入力信号を昇圧するため、低電圧電源によって、高電圧は交流信号、直流信号又は直流を重畳した交流信号を生成できる。
【００３５】
また、請求項１５記載の発明は、請求項項１４記載の発明において、前記昇圧信号発生回路は、インダクタンス素子と容量性素子とを有する共振回路を有することを特徴とする。
【００３６】
また、請求項１６記載の発明は、請求項１４または１５記載の発明において、前記昇圧信号発生回路は、直列共振回路と並列共振回路との少なくとも１つを有することを特徴とする。
【００３７】
また、請求項１７記載の発明は、請求項１４または１５記載の発明において、前記昇圧信号発生回路は、並列共振回路と、前記並列共振回路ととも並列共振回路部を構成するスイッチング素子と、一端が前記並列共振回路部に接続され、第１のインダクタンス素子と第１の容量性素子とを含む直列共振回路部と、前記第１のインダクタンス素子と前記第１の容量性素子との接続部に容量性の負荷への出力を取り出す出力端と、を有することを特徴とする。
請求項１７記載の発明によれば、直列共振回路部にかかる電圧は、並列共振回路部で電源電圧の約２倍の電圧波形を得ることができるため、電源電圧の約２倍の電圧を直列共振回路にかけることができる。さらに、直列共振回路によって、出力端にはＱ倍の振幅を発生させることができる。これにより、大振幅の正弦波を出力することができる。
【００３８】
また、請求項１８記載の発明は、請求項１７記載の発明において、前記並列共振回路部は、第２のインダクタンス素子と第２の容量性素子とを含み、前記第２の容量性素子と前記第スイッチング素子の出力容量との合成容量と、前記第２のインダクタンス素子のインダクタンスにより形成されることを特徴とする。
従って、スイッチング素子からみた電源のインピーダンスを極大化することができる。これにより、スイッチングの効率を最大限にすることができる。
【００３９】
また、請求項１９記載の発明は、請求項１７記載の発明において、前記直列共振回路部は、前記第１の容量性素子と前記負荷の有する容量との合成容量と、前記第１のインダクタンス素子のインダクタンスにより形成されることを特徴とする。
従って、直列共振回路部は、第１の容量性素子と負荷の有する容量との合成容量と、第１のインダクタンス素子とから形成されるため、例えば、先鋭度Ｑを大きくするようにインダクタンスＬの値が大きくなるように、インダクタンスＬと静電容量Ｃの値を設定して、出力の増幅度を大きくすることにより、大振幅の正弦波を出力できる。
【００４０】
また、請求項２２記載の画像形成装置は、画像形成部と、これに電源を供給する電源装置とを有し、該電源装置は、請求項１から１９のいずれか一項に記載の電源装置であることを特徴とする。
【００４４】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明を適用した実施の形態について図面を参照しつつ説明する。図１は、第１の実施の形態に係る電源回路の概略構成図を説明するための図である。なお、本実施の形態に係る電源回路４１０は、例えば、電子写真方式の画像形成装置における現像装置とその電源装置に適用することができる。図１に示すように、電源回路４００は、昇圧信号発生回路４０１と、昇圧回路４０２と、電荷蓄積手段４０３と、波形制御回路４０４と、低電圧電流電源４０５とを有する。また、４０６はコントローラ、４０７は負荷、４０８はコンピュータを示している。
【００４５】
昇圧信号発生回路４０１は、昇圧回路４０２に交流入力信号を供給するためのものであって、低電圧直流電源４０５（２４V電源）から供給される電力を、コントローラ４０６が供給する２ＭＨｚのクロックと、クロックの有無による発生タイミングによって、クロックと同一周波数で、大振幅の正弦波を発生させる（約４００Ｖｐ−ｐ）。この昇圧信号発生回路４０１は、詳細は後述する並列および直列共振を用いたスイッチングによって実現している。
【００４６】
昇圧回路４０２は、昇圧信号発生回路４０１で増幅された交流入力信号を昇圧するためのものであって、整流素子と容量性素子を梯子状に接続した、所謂複数段の倍電圧回路を改良したものである。昇圧回路４０２は、昇圧信号発生回路４０１で発生する大振幅の正弦波を入力する事により、−１ｋＶの直流電圧を発生する。
【００４７】
電荷蓄積手段４０３は、容量性素子であり、例えばコンデンサを用いる。電荷蓄積手段４０３には、負荷４０７の容量よりも充分に大きな値（例えば、３．３μＦ）を用いる。なお、本実施の形態では、電荷蓄積手段４０３として、容量性素子を用いているが、これに限定されることなく、昇圧回路により昇圧した電圧を蓄積することができる手段であれば、これに限定されない。
【００４８】
次に、波形制御回路４０４について説明する。図２は、波形制御回路４０４を説明するための図である。図２は、図１に対応するものであり、同一箇所には同一符号を用いるものとし、その説明を省略する。図２に示すように、波形制御回路４０４は、電荷供給スイッチ回路４１１と、電荷放電回路４１２と、リミッタ回路４１３を有する。なお、図において、電荷供給スイッチ回路４１１と、電荷放電回路４１２は、図中ＲＳＴ（ＳＷ）、ＲＳＴ（０）とそれぞれ示し、リミッタ回路４１３は、ＬＭＴとそれぞれ示すことがある。なお、電荷供給スイッチ４１１が第１のスイッチング回路部に対応する。
【００４９】
電荷供給スイッチ回路４１１は、コントローラ４０６からの制御信号に基づき、負荷４０７への電荷の供給を目的として、負荷４０７と電荷蓄積手段４０３との間の接続・遮断をする。この電荷供給スイッチ回路４１１により電荷蓄積手段４０３に蓄積した電荷を負荷４０７に対して供給できる。なお、この電荷供給スイッチ回路４１１が第２のスイッチング回路部に対応する。
【００５０】
電荷放電回路４１２は、負荷４０７に蓄積した電荷の放電を目的として、負荷４０７と低電圧電源４０５の接続・遮断を行い、負荷４０７に蓄積した電荷を低電圧電源４０５の２４Ｖに対して放電・遮断をする。
【００５１】
リミッタ回路４１３は、負荷４０７に発生する電圧値の制御を目的として、負荷４０７に接続されたツェナーダイオードの低電圧電源４０５への接続・遮断を行い、後述するように負荷４０７に接続されたツェナーダイオードＤ２の片側を２４Ｖに対して、接続・遮断する。負荷４０７は、例えば現像器である。
【００５２】
なお、本実施の形態の電源回路４００には、コントローラ４０６から各種信号が入力される。このために、電源回路４００は、コンピュータ４０７から転送される画像データに基づいて、画像形成装置をコントロールするコントローラ４０６に接続されている。また、コントローラ４０６は、昇圧信号発生回路４０１に接続され、この昇圧信号発生回路４０１に昇圧制御信号を供給する。また、コントローラ４０６は、波形制御回路４０４に接続され、この波形制御回路４０４に各種制御信号を供給する。これら昇圧信号発生回路４０１及び波形制御回路４０４には、コントローラ４０６から出力された各々の制御信号を出力先の回路とマッチングさせるための増幅器などが含まれるが、コントローラ４０６から電源回路４００に直接接続する場合には不要である。
【００５３】
次に、昇圧信号発生回路４０１と、昇圧回路４０２について図３を用いて説明する。図３は、昇圧信号発生回路４０１Ａと昇圧回路４０２の回路図の一例である。なお、図３に示す昇圧信号発生回路４０１Ａと、昇圧回路４０２は、本出願人により先に提案された昇圧信号回路、昇圧回路と同様の構成である（特願２００１−３８５２２４号）。
【００５４】
昇圧信号発生回路４０１Ａは、ｎｐｎトランジスタＱ２１とｐｎｐトランジスタＱ２２と、トランジスタＱ２２のコレクタと低電圧電源４０５間に並列に挿入されたインダクタＬ２１とコンデンサＣ２１、トランジスタＱ２２のコレクタと昇圧回路４０２間に接続されるコンデンサＣ２２と、コンデンサＣ２２の昇圧回路側とグランド間に直列に接続されるインダクタＬ２２と抵抗Ｒ２２から構成されている。
【００５５】
本実施の形態のように、低電圧電源４０５に２４Ｖを用いた場合、トランジスタＱ２１に入力された５Ｖの昇圧制御信号は、およそ５〜２４Ｖの信号に反転増幅される。次にトランジスタＱ２２と、インダクタＬ２１、コンデンサＣ２１からなる並列共振回路によって、２４Ｖを中心とする０〜４８Ｖの信号に反転増幅される。更に、コンデンサＣ２２、インダクタＬ２２、抵抗Ｒ２２からなる直列共振回路によって、出力はＱ倍となり、およそ±２００Vの大振幅の信号となって昇圧回路４０２に入力される。昇圧回路４０２は、６倍の倍電圧回路を構成している。
【００５６】
通常、トランスの２次側電圧を倍電圧するものであるが、本回路では一つ目のダイオードＤ１１の後端とグランド間に挿入されるコンデンサＣ１６に蓄積される電荷を倍電圧する。各ダイオードの向きからもわかるように、入力は±２００Ｖであるが、正側の２００Ｖのみを利用する。最大６倍、１．２ｋＶの電圧を電荷蓄積手段４０３に供給することが出来る。
【００５７】
なお、トランジスタＱ２１は、ｎチャネル電界効果トランジスタ、トランジスタＱ２２はｐチャネル電界効果型トランジスタに置き換えてもよい。
この場合、ｎチャネル電界効果型トランジスタは、ソース・ドレイン間に寄生容量を持たないタイプのトランジスタであることが好ましい。
【００５８】
図４は、昇圧信号発生回路の他の回路例を示している。なお、図４は、スイッチング素子としてｎチャネル電界効果トランジスタを用いた場合の構成例を示している。図４に示すように、昇圧信号発生回路４０１Ｂは、ｎチャネル電界効果トランジスタＱ３１（スイッチング素子）と、ｎチャネル電界効果トランジスタＱ３１のドレインと低電圧電源４０５間に接続された抵抗Ｒ３１と、並列に挿入されたインダクタ（第２のインダクタンス素子）Ｌ３１とコンデンサ（第２の容量性素子）Ｃ３１と、ｎチャネル電界効果トランジスタＱ３１のドレインと昇圧回路４０２間に接続されるインダクタＬ３２（第１のインダクタンス素子）と、インダクタＬ３２の昇圧回路４０２側とグランド間に直列に接続されるコンデンサ（第１の容量性素子）Ｃ３２と、ノードＮ１とグランド間に直列に接続されるコンデンサＣ３３とから構成される。また、ｎチャネル電界効果トランジスタのゲートはコントローラ４０６に接続される。
【００５９】
コンデンサＣ３１とトランジスタＱ３１の出力容量との合成容量と、インダクタＬ３１によって形成される並列共振回路は、スイッチング素子からみた電源のインピーダンスを極大化し、スイッチングの効率を最大にする。コンデンサＣ３２と後段に接続される昇圧回路（負荷）４０２の容量成分との合成容量とインダクタＬ３２から形成される直列共振回路は、先鋭度Ｑを大きくするようにインダクタＬの値が大きくなるようにインダクタＬ３２、コンデンサＣ３２の値を設定して、出力の増幅率を大きくする。
【００６０】
本実施の形態にように、低電圧電源４０５に２４Ｖを用いた場合、トランジスタＱ３１に入力された５Ｖの昇圧制御信号は、トランジスタＱ３１と、インダクタＬ３１、コンデンサＣ３１からなる並列共振回路によって、２４Ｖを中心とする０〜４８Ｖの信号に反転増幅される。更に、コンデンサＣ３２、インダクタＬ３２からなる直列共振回路によって、出力はＱ倍となり、およそ±２００Vの大振幅の信号となって昇圧回路４０２に入力される。
【００６１】
この図４に示す昇圧信号発生回路４０１Ｂは、図３に示す昇圧信号発生回路４０２Ａとは、直列共振回路のインダクタＬとコンデンサＣの位置関係が異なる。すなわち、昇圧信号発生回路４０１Ｂでは、インダクタＬ３２とコンデンサＣ３２が図３に示す昇圧信号発生回路４０１ＡのインダクタＬ２２、コンデンサＣ２２とは逆の構成となっている。このように、この位置の接続することにより、昇圧回路４０２の容量成分との関係で期待する共振を得ることができる。
【００６２】
次に、昇圧信号発生回路４０１のさらに別の回路例について説明する。図５は、昇圧信号発生回路の更に他の回路例について示す図である。図５は、スイッチング素子としてｐチャネル電界効果トランジスタを用いた場合の構成例を示している。尚、この回路では、図４に示したｎチャネル電界効果トランジスタを用いた場合の構成例と同じ入力信号で動作するように、ｎチャンネル電界効果トランジスタＱ４１によるインバータを前段に備えているが、入力信号を変更する事により、トランジスタＱ４１を省略する事も可能である。
【００６３】
図５に示すように、昇圧信号発生回路４０１Ｃは、ｎチャネル電界効果トランジスタＱ４１と、ｐチャネル電界効果トランジスタＱ４２と、トランジスタＱ４２のソースと低電圧電源４０５間に直列に挿入された抵抗Ｒ４２と、トランジスタＱ４２のゲートと低電圧電源４０５間に直列に挿入された抵抗Ｒ４１と、トランジスタＱ４２のソースとグラント間に直列に挿入されたコンデンサＣ４３と、トランジスタＱ４２のドレインとグランド間に並列に挿入されたインダクタＬ４１とコンデンサＣ４１と、トランジスタＱ４２のドレインと昇圧回路４０２間に接続されるインダクタＬ４２と、インダクタＬ４２の昇圧回路４０２側とグランド間に直列に接続されるコンデンサＣ４２とから構成される。また、ｎチャネル電界効果トランジスタＱ４１のゲートは、コントローラ４０６に接続される。
【００６４】
コンデンサＣ４１とトランジスタＱ４２の出力容量との合成容量と、インダクタＬ４１によって形成される並列共振回路は、スイッチング素子からみた電源のインピーダンスを極大化し、スイッチングの効率を最大にする。コンデンサＣ４２と後段に接続される昇圧回路４０２の容量成分との合成容量とインダクタＬ４２から形成される直列共振回路は、先鋭度Ｑを大きくするようにインダクタＬの値が大きくなるようにインダクタＬ４２、コンデンサＣ４２の値を設定して、出力の増幅率を大きくする。
【００６５】
図５に示す昇圧信号発生回路４０１Ｃは、図３に示す昇圧信号発生回路４０２Ａとは、直列共振回路のインダクタＬとコンデンサＣの位置関係が異なる。すなわち、昇圧信号発生回路４０１Ｃでは、インダクタＬ４２とコンデンサＣ４２が図３に示す昇圧信号発生回路４０１ＡのインダクタＬ２２、コンデンサＣ２２とは逆の構成となっている。このように、この位置の接続することにより、昇圧回路４０２の容量成分との関係で期待する共振を得ることができる。
【００６６】
上記のように、図３〜図５に示した昇圧信号発生回路４０２は、インダクタＬとコンデンサＣとを有する共振回路を有し、昇圧信号発生回路４０２は、直列共振回路と並列共振回路との少なくとも１つを有する。
【００６７】
次に、波形制御回路４０４の回路例について説明する。図６は、波形制御回路４０４の一例を示す図である。図６は、電界効果トランジスタによって構成された波形制御回路を示している。図６に示すように、負側４０７に大電圧を昇圧する構成においては、正側低電圧直流電源（２４Ｖ）を用い、電荷供給スイッチ回路４１１には、ｎチャネル電界効果トランジスタ、電荷放電回路４１２と、リミッタ回路４１３には、ｐチャネル電界効果トランジスタを使うことが望ましく、これにより、回路規模を小さく構成できる。
【００６８】
４０４Ａは波形制御回路を示している。この波形制御回路４０４Ａは、電荷供給スイッチ回路４１１Ａと、電荷放電回路４１２Ａと、リミッタ回路４１３Ａとを備える。まず、電荷供給スイッチ回路４１１Ａについて説明する。電荷供給スイッチ回路４１１は、図１に示す電荷蓄積手段４０３であるコンデンサＣ２と負荷４０７の間に接続され、コンデンサＣ２に積まれた約−１ｋＶの電圧を（蓄積された電荷）を負荷４０７に対して供給・遮断をするためのものである。
【００６９】
図６に示すように、電荷供給スイッチ回路４１１Ａは、ｎチャネル電界効果トランジスタＱ５１を含んで構成され、電荷蓄積手段４０３とｎチャネル電界効果トランジスタＱ５１のソースを接続し、ｎチャネル電界効果トランジスタＱ５１のドレインと負荷４０７を接続し、入力信号は、ｎチャネル電界効果トランジスタＱ５１のゲートに入力される。また、入力信号はオープンコレクタインバータＵ１Ｃの出力を２４Ｖにプルアップしたものを、コンデンサＣ１を介して容量接続し、ツェナーダイオードＤ１によって、コンデンサＣ２の電圧マイナスＤ１の逆方向電圧分シフトした交流信号となっている。電荷供給スイッチ回路４１１Ａは、この構成により、負荷４０７に対し負の電圧を供給する。
【００７０】
次に、電荷放電回路４１２Ａについて説明する。電荷放電回路４１２は、負荷４０７と２４Ｖの低電圧電源４０５間に接続され、負荷４０７に蓄積した電荷を２４Ｖに対して放電、または遮断する。この電荷放電回路４１２Ａには、ｐチャネル電界効果トランジスタＱ５２を用い、ｐチャネル電界効果トランジスタＱ５２のソースを２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ｂの出力を２４Ｖにプルアップしたものである。また、ｐチャネル電界効果トランジスタＱ５２のドレインは、抵抗Ｒ１２を介して負荷４０７に接続される。電荷放電回路４１２Ａはこの構成により、負荷４０７は負の電荷を放出し、２４Ｖの電位を示す。
【００７１】
次に、リミッタ回路４１３Ａについて説明する。リミッタ回路４１３は、負荷４０７と２４Ｖの低電圧電源４０５間に接続され、負荷４０７に接続されたツェナーダイオードＤ２の片側を２４Ｖに対して、接続・遮断する。リミッタ回路４１３Ａは、負荷４０７に発生する電圧を所定の電圧値に制御する。このリミッタ回路４１３Ａには、ｐチャネル電界効果トランジスタＱ５３を用い、ｐチャネル電界効果トランジスタＱ５３のソースを２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ａの出力を２４Ｖにプルアップしたものである。また、ｐチャネル電界効果トランジスタＱ５３のドレインは、抵抗Ｒ１１を介してツェナーダイオードＤ２のカソードに接続する。このツェナーダイオードＤ２のアノードは負荷４０７に接続する。
【００７２】
リミッタ回路４１３Ａは、この構成により、負荷４０７はツェナーダイオードＤ２によって規定される負の電位を示す。この電位は交流信号の平均電圧となるように、あらかじめツェナーダイオードＤ２の値を選定することが好ましい。また、図６において、４０２は昇圧回路、４０１は昇圧信号発生回路、Ｄ６はツェナーダイオード、ＶＣＣは電源電圧、ＲＳＴは切替制御信号の入力端子、ＬＭＴはリミッタ回路制御信号入力端子、Ｒ１は低電圧電源４０５とコンデンサＣ１との間に挿入された抵抗、Ｒ２はＶＣＣとオープンコレクタインバータＵ１Ｂとの間に挿入された抵抗、Ｒ３はＶＣＣとオープンコレクタインバータＵ１Ａとの間に挿入された抵抗、Ｒ４は切替制御信号の入力端子ＲＳＴとグランドとの間に接続された抵抗、Ｒ５はリミッタ回路制御信号入力端子ＬＭＴとグランドとの間に接続された抵抗、Ｒ７はｐチャネル電界効果トランジスタＱ５２と低電圧電源４０５との間に接続された抵抗、Ｒ８はｐチャネル電界効果トランジスタＱ５３と低電圧電源４０５との間に挿入された抵抗を示している。
【００７３】
なお、正側に昇圧する構成では、低電圧電源４０５に負側の低電圧電源（−２４Ｖ）を用い、電荷供給スイッチ回路４１１には、ｐチャネル電界効果トランジスタを、電荷放電回路４１２と、リミッタ回路４１３にはｎチャネル電界効果トランジスタを使うことが望ましい。
【００７４】
次に、各制御信号と駆動波形の関係について図３、図６及び図７を用いて説明し、その後に動作について説明する。図７は、電源装置のタイミングチャートである。各制御信号は、図６に示すように、ＶＣＣにより、５Ｖで供給され、オープンコレクタインバータＵ１Ａ、Ｕ１Ｂ、Ｕ１Ｃによって、０〜２４Ｖのパルス信号として各部に供給される。
【００７５】
図７に示す昇圧制御信号ＣＬＫは、昇圧信号を発生させる為の制御されたクロックである。昇圧制御信号ＣＬＫは、コントローラ４０６から不図示のオープンコレクタインバータ（図２．４と同様）を介して図３に示す昇圧信号発生回路４０１Ａに、２４Ｖの信号として供給する。昇圧制御信号が約２ＭＨｚの周波数でオン／オフを繰り返す事により、昇圧信号発生回路４０１Ａは大振幅の信号を昇圧回路４０２に供給し、昇圧された負の電圧が電荷蓄積手段４０３であるコンデンサＣ２に蓄積される。図３において、昇圧制御信号ＣＬＫがハイ（Ｈｉｇｈ）の時、ｎチャネル電界効果トランジスタＱ２１はオフとなるので出力は停止する。
【００７６】
図７に示す切替制御信号ＲＳＴは、電荷供給スイッチ回路４１１と電荷放電回路４１２に共通の制御信号である。前述したように、それぞれｎ型とｐ型の電界効果トランジスタＱ５１、Ｑ５２によって構成されているので、切替制御信号ＲＳＴとして同じ信号を供給しても逆のスイッチング動作をする。
【００７７】
この切替制御信号ＲＳＴがロー（Ｌｏｗ）のとき、電荷供給スイッチ回路４１１はオン（ｏｎ）となり、コンデンサＣ２と負荷４０７を接続して負荷４０７に対して、負の電荷を供給する。このとき電荷放電回路４１２は、オフの状態であり、２４Ｖの低電圧電源４０５とは遮断されている。一方、切替制御信号ＲＳＴがハイ（Ｈｉｇｈ）の時、電荷放電回路４１２は、２４Ｖの低電圧電源４０５と接続状態であり、負荷４０７に蓄積された負の電荷は放電され、負荷４０７における電圧は２４Ｖである。このとき、電荷供給スイッチ回路４１１はオフであり、負荷４０７とコンデンサＣ２を遮断した状態である。このためコンデンサＣ２の電荷は逃げない。波形制御回路４０４は例えば１２ｋＨｚでオン／オフする。負荷４０７に発生する交流信号の元となる。
【００７８】
リミッタ回路制御信号ＬＭＴがハイ（Ｈｉｇｈ）の時にｐチャネル電界効果トランジスタＱ２は、オン（ｏｎ）となり、負荷４０７の電位をツェナーダイオードＤ２で規定される電位に制御する。一方、リミッタ回路制御信号ＬＭＴがロー（Ｌｏｗ）のときは、ｐチャネル電界効果トランジスタＱ２は、オフ（ｏｆｆ）なので、負荷４０７の電位に影響しない。
【００７９】
次に、図６及び図７を用いて、動作について説明する。負荷４０７に負電圧を発生させない時、昇圧制御信号ＣＬＫ、切替制御信号ＲＳＴ、リミッタ回路制御信号ＬＭＴが全てハイ（Ｈｉｇｈ）であり（図７に示す＊１、＊２、＊３）、電荷放電回路４１２がオン（ｏｎ）なので、負荷４０７の電位は低電圧電源に接続されるため、ＶＤＤ＝２４Ｖである（＊４）。昇圧制御信号ＣＬＫが２ＭＨｚのオン／オフとなり（＊５）、コンデンサＣ２に電荷が蓄積される。切替制御信号ＲＳＴは、ハイ（Ｈｉｇｈ）になるので（＊６）、負荷４０７の電位は変わらない。
【００８０】
切替制御信号ＲＳＴがロー（Ｌｏｗ）となると（＊７）、電荷供給スイッチ回路４１１がオン（ｏｎ）となり、負荷４０７とコンデンサＣ２が接続される。同時に電荷放電回路４１２は遮断される。このとき、リミッタ回路制御信号ＬＭＴは、ハイ（Ｈｉｇｈ）のままなっているので（＊８）、負荷４０７の電位は、ツェナーダイオードＤ２で規定される負の電圧を示す（＊９）。リミッタ制御信号ＬＭＴがロー（Ｌｏｗ）となり（＊１０）、切替制御信号ＲＳＴが１２ｋＨｚのオン／オフを始めると（＊１１）、ツェナーダイオードＤ２による電圧制限はなくなり、電荷供給スイッチ４１１、電荷放電回路４１２が交互にオン／オフすることによって、負荷４０７の電位はＶＤＤ＝２４ＶとＶＣＣ＝−１ＫＶ間を１２ｋＨｚで変動する（＊１２）。
【００８１】
リミッタ回路制御信号ＬＭＴがハイ（Ｈｉｇｈ）となり（＊１３）、切替制御信号ＲＳＴがロー（Ｌｏｗ）となると（＊１４）、負荷４０７の電位は、ツェナーダイオードＤ２で規定される負の電圧を示す（＊１５）。リミッタ回路制御信号ＲＳＴがハイ（Ｈｉｇｈ）となると（＊１６）、負荷４０７の電位は再び低電圧電源に接続されるため、ＶＤＤ＝２４Ｖとなる（*１７）。図６は、比較的出力電圧が低く、スイッチング素子の耐圧を超えない場合（現時点では５００Ｖ程度）、の波形制御回路の例である。
【００８２】
なお、本実施の形態では、電子写真方式の画像形成装置における現像器の例をもって説明しているが、帯電器や、圧電素子を駆動する駆動回路にも使用可能である。本実施の形態の特徴は、より高電圧出力の生成が容易な構成である。
【００８３】
（第２の実施の形態）
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態とは、図２に示す波形制御回路４０４のみ異なるため、図１及び図２を参照して説明する。なお、第１の実施の形態と同一の箇所には同一符号を付するものとし、その説明を省略する。本実施の形態では、部品耐圧を超えるのは、電界効果トランジスタがオフの時であるので、その時に、各電界効果トランジスタにかかる電圧をほぼ等分に分圧することを特徴としている。
【００８４】
次に、波形制御回路４０４Ｂについて説明する。図８は、波形制御回路４０４Ｂを説明するための図である。図８は、電界効果トランジスタによって構成された波形制御回路を示している。本実施の波形制御回路では、負側４０７に大電圧を昇圧する構成においては、正側２４Ｖの低電圧電源４０５を用い、電荷供給スイッチ回路４１１Ｂには、ｎチャネル電界効果トランジスタを、電荷放電回路４１２Ｂと、リミッタ回路４１３Ｂには、ｐチャネル電界効果トランジスタを使うことが望ましく、これにより、回路規模を小さく構成できる。
【００８５】
次に、電荷供給スイッチ回路４１１Ｂについて説明する。電荷供給スイッチ回路４１１Ｂは、電荷蓄積手段４０３であるコンデンサＣ２に積まれた約−１ｋＶの電圧を、負荷４０７に対して供給／遮断する事を目的とする。図８に示すように、電荷供給スイッチ回路４１１Ｂは、ｎチャネル電界効果トランジスタＱ６１、Ｑ６２を含んで構成され、電荷蓄積手段４０３とｎチャネル電界効果トランジスタＱ６１のソース（第１端子）を接続し、ｎチャネル電界効果トランジスタＱ６１のドレイン（第２端子）とｎチャネル電界効果トランジスタＱ６２のソース（第１端子）を接続し、ｎチャネル電界効果トランジスタＱ６２のドレイン（第２端子）と負荷４０７を接続し、ｎチャネル電界効果トランジスタＱ６１、Ｑ６２のソース（各第１端子）・ドレイン（各第２端子）間を抵抗Ｒ６９（第１の抵抗）、Ｒ６１０（第２の抵抗）で接続し、入力信号は、ｎチャネル電界効果トランジスタＱ６１、Ｑ６２のゲート（制御端子）間と、ｎチャネル電界効果トランジスタＱ６２のゲート（制御端子）・ドレイン（第２端子）間をコンデンサＣ６３、Ｃ６４により容量接続する。
【００８６】
電荷供給スイッチ回路４１１Ｂをこのような構成にすることにより、各電界効果トランジスタＱ６１、Ｑ６２がオフのとき、スイッチの入出力間（すなわち電界効果トランジスタのソース・ドレイン間）にかかる電圧を分圧することができる。これにより、部品耐圧以上の出力を制御することができる。
【００８７】
また、電荷供給スイッチ回路４１１Ｂへの入力信号は、オープンコレクタインバータＵ１Ｃの出力を２４Ｖにプルアップしたものを、コンデンサＣ１を介して容量接続し、ツェナーダイオードＤ１によって、コンデンサＣ２の電圧マイナスＤ１の逆方向電圧分シフトした交流信号となっている。
【００８８】
この交流信号をｎチャネル電界効果トランジスタＱ６１、Ｑ６２のゲートに供給するが、図８に示すように、コンデンサＣ６３、Ｃ６４を接続する。これにより、ｎチャネル電界効果トランジスタＱ６１、Ｑ６２が同時に、オン／オフ可能になるものの、両方の電界効果型トランジスタがオフ時には片方の電界効果トランジスタＱ６２のソース・ドレイン間に全ての電圧がかかってしまう現象が見られる。そこで、抵抗Ｒ６９、Ｒ６１０に４．７ＭΩ程度の大きな抵抗を用いて分圧すると、二つのｎチャネル電界効果トランジスタＱ６１、Ｑ６２は正常にオン／オフし、かつオフ時に各電界効果トランジスタＱ６１、Ｑ６２のソース・ドレイン間にかかる電圧をほぼ２分する事が出来る。なお、入力側のコンデンサＣ６３、Ｃ６４を接続しない場合には、コンデンサＣ６２側のｎチャネル電界効果トランジスタＱ６１のみが動作し、電界効果トランジスタの耐圧を越えてしまう。
【００８９】
図８に示す電荷供給スイッチ回路４１２Ｂでは、出力電圧がスイッチング素子の耐圧を超える場合であり、図中は各２個のスイッチング素子（ＦＥＴ）を使用して、約１ｋＶの耐圧を確保している。尚、同様の方法で、複数個を使うことによって、更に耐圧を上げる事が可能である。なお、図８では、ｎチャネル電界効果トランジスタを用いて例について説明したが、これに限定されることなく、ｐチャネル電界効果トランジスタ、バイポーラトランジスタを用いることもできる。
【００９０】
次に、電荷放電回路４１２Ｂについて説明する。電荷放電回路４１２Ｂは、負荷４０７に積まれた負の電荷を、＋２４Ｖの低電圧電源４０５ラインに放電する事を目的とする。この電荷放電回路４１２Ｂには、ｐチャネル電界効果トランジスタＱ６３、Ｑ６４を用いる。負荷４０７とｐチャネル電界効果トランジスタＱ６３のドレイン（第１端子）を接続し、ｐチャネル電界効果トランジスタＱ６３のソース（第２端子）とｐチャネル電界効果トランジスタＱ６４のドレイン（第１端子）を接続し、ｐチャネル電界効果トランジスタＱ６４のソース（第２端子）を２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ｂの出力を２４Ｖにプルアップしたものである。また、ｐチャネル電界効果トランジスタＱ６３のゲート（制御端子）には、ダイオードＤ６３、Ｄ６４、Ｄ６５を接続する。このように、ｐチャネル電界効果トランジスタＱ６３、Ｑ６４のゲート間にダイオードＤ６３、Ｄ６４、Ｄ６５を接続することによって、オフ動作に時間差を持たせることにより、ダイオードＤ６３、Ｄ６４、Ｄ６５を２４Ｖの低電源電圧４０５の接続側から順にオフにする事ができる。なお、ダイオードＤ６３、Ｄ６４、Ｄ６５は整流素子であって、遅延手段に対応する。
【００９１】
次に、リミッタ回路４１３Ｂについて説明する。リミッタ回路４１３Ｂは、負荷に発生する電圧を所定の電圧値に制御する。このリミッタ回路４１３ｂには、ｐチャネル電界効果トランジスタＱ６５を用い、ｐチャネル電界効果トランジスタＱ６５のソースを２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ａの出力を２４Ｖにプルアップしたものである。また、ｐチャネル電界効果トランジスタＱ６５のドレインを抵抗Ｒ１１を介してツェナーダイオードＤ２のカソードに接続する。このツェナーダイオードＤ１のアノードは負荷４０７に接続する。
【００９２】
また、図８において、４０２は昇圧回路、４０１は昇圧信号発生回路、Ｄ６はツェナーダイオード、ＶＣＣは電源電圧、ＲＳＴは切替制御信号の入力端子、ＬＭＴはリミッタ回路制御信号入力端子、Ｒ１は低電圧電源４０５とコンデンサＣ１との間に挿入された抵抗、Ｒ２はＶＣＣとオープンコレクタインバータＵ１Ｂとの間に挿入された抵抗、Ｒ３はＶＣＣとオープンコレクタインバータＵ１Ａとの間に挿入された抵抗、Ｒ４は切替制御信号の入力端子ＲＳＴとグランドとの間に接続された抵抗、Ｒ５はリミッタ回路制御信号入力端子ＬＭＴとグランドとの間に接続された抵抗、Ｒ７はｐチャネル電界効果トランジスタＱ６４と低電圧電源４０５との間に接続された抵抗、Ｒ８はｐチャネル電界効果トランジスタＱ６５と低電圧電源４０５との間に挿入された抵抗を示している。
【００９３】
次に、第２の実施の形態に係る電荷放電回路の動作について説明する。図９は、第２の実施の形態に係る電荷放電回路の動作を説明するための図である。図９（ａ）は、電荷放電回路４１２Ｂの構成を省略して示したものである。また、図９（ｂ）は（ａ）に示す２つの矢印の位置でのＧＮＤからの電位を示すものである。ここで、問題となるのは、ｐチャネル電界効果トランジスタＱ６３、Ｑ６４がオフの時に、ソース・ドレイン間に２４Ｖ−（−１ｋＶ）＝約１ｋＶの電圧差が生じる事である。
【００９４】
図９（ａ）示すｐチャネル電界効果トランジスタＱ６３、Ｑ６４がオンの時における矢印位置▲１▼▲２▼の電位は、図９（ｂ）に示す様に２４Ｖである（＊２１）。ｐチャネル電界効果トランジスタＱ６３、Ｑ６４への入力にローが入り、電圧がスレッショルドを超えると、ｐチャネル電界効果トランジスタＱ６４はオフし始め、−１ｋＶに向かって電位が下がり始める（＊２２）。ｐチャネル電界効果トランジスタＱ６３の入力にはダイオードＤ１を経由するので、ダイオードＤ１がオンする時間分、遅延した信号が入力される。
【００９５】
ｐチャネル電界効果トランジスタＱ６３がオフし始め、ある程度オフすると、ｐチャネル電界効果トランジスタＱ６４への経路が遮断されるので、ｐチャネル電界効果トランジスタＱ６４の矢印位置▲１▼の電位は、−１ｋＶに向かう途中の値で一定となり、それ以上の電圧はかからない（＊２３）。ｐチャネル電界効果トランジスタＱ６３が完全にオフになると、矢印位置▲２▼の電位は−１ｋＶとなる（＊２４）。各ｐチャネル電界効果トランジスタＱ６３、Ｑ６４のソース・ドレイン間の電圧は５００Ｖであり、耐圧を超えない。
【００９６】
本実施の形態で示すダイオードＤ６３、Ｄ６４、Ｄ６５では、1つあたりの遅延時間によって、約１７０Ｖの電圧差を設ける事が出来るので、ダイオード３個をシリアルに接続する事で約５００Ｖずつ電圧がかかるように調整する事ができる。なお、本実施の形態では、遅延時間を確保するために、３つのダイオードＤ６３、Ｄ６４、Ｄ６５を用いているが、このダイオードの個数には限定されない。
【００９７】
なお、本実施の形態に係る波形制御回路４０４Ｂでは、負側に昇圧する構成について説明しているが、波形制御回路を、正側に昇圧する構成にする場合には、低電圧電源４０５には、負側の低電圧電源（−２４Ｖ）を用い、電荷供給スイッチ回路４１１Ｂには、ｐチャネル電界効果トランジスタを、電荷放電回路４１２Ｂと、リミッタ回路４１３Ｂには、ｎチャネル電界効果トランジスタを使うことが望ましい。
【００９８】
（第３の実施の形態）
次に、第３の実施の形態に係る電源装置について説明する。第１及び第２の実施の形態では、負側に昇圧する構成について説明しているが、図２で示した波形制御回路を、正側に昇圧する構成にすることもでき、本実施の形態では、このように波形制御回路を正側に昇圧する構成を用いていることを特徴とする。
【００９９】
波形制御回路を負側に昇圧する構成と異なる点は、図２に示す出力波形制御回路４０４と、昇圧回路４０２のダイオードの向きと、低電圧電源４０５の極性である。すなわち、図２に示す出力波形制御回路４０４の電荷放電回路４１２とリミッタ回路４１３には、ｎチャネル電界効果トランジスタを用いる。電荷供給スイッチ回路４１１には、ｐチャネル電界効果トランジスタを用いる。もちろんnとpでは入力信号が異なるので、所望のタイミングでオン／オフするように信号の極性を変更する必要がある。
【０１００】
また、図２に示す低電圧電源４０５には−２４Ｖの低電圧電源を用い、これにより、約１ｋＶと−２４Ｖ間で電圧を変更する事が出来る。例えば、図８に対応する波形制御回路４０４の電荷供給スイッチ回路４１１を以下のように構成することともできる。電荷供給スイッチ回路４１１は、第１のｐチャネル電界効果トランジスタと、第２のｐチャネル電界効果トランジスタを含んで構成され、電荷蓄積手段４０３と第１のｐチャネル電界効果トランジスタのソースを接続し、第１のｐチャネル電界効果トランジスタのドレインと第２のｐチャネル電界効果トランジスタのソースを接続し、第２のｐチャネル電界効果トランジスタのドレインと４０７負荷を接続し、第１及び第２のｐチャネル電界効果トランジスタのソース・ドレイン間を抵抗で接続し、入力信号は、第１及び第２のｐチャネル電界効果トランジスタのゲート間と、第２のｐチャネル電界効果トランジスタのゲート・ドレイン間を容量接続する。
【０１０１】
電荷供給スイッチ回路４１１をこのような構成にすることにより、各電界効果トランジスタがオフのとき、スイッチの入出力間（すなわち電界効果トランジスタのソース・ドレイン間）にかかる電圧を分圧することができる。これにより、部品耐圧以上の出力を制御することができる。
【０１０２】
尚、低電圧電源は昇圧信号発生回路４０１でも使用しているので、別途電源を用意するようにしても良いし、昇圧信号発生回路４０１に使用する電界効果トランジスタのタイプを変更することにより、電源の極性が変わっても同じ出力を得る事は容易である。
【０１０３】
（第４の実施の形態）
次に、第４の実施の形態に係る電源装置について説明する。第１から第３の実施の形態に係る電源装置では、図２に示す波形制御回路に電界効果トランジスタを用いた実施の形態について説明したが、本実施の形態では、波形制御回路にバイポーラトランジスタを用いたものである。
【０１０４】
図１０は、バイポーラトランジスタによって構成された波形生成回路を示している。電荷供給スイッチ回路４１１Ｃ、電荷放電回路４１２Ｃ、リミッタ回路４１３Ｃは、いずれもバイポーラトランジスタを含んで構成されている。基本的な回路構成及び動作シーケンスは第１から第３の実施形態で説明した電界効果トランジスタの場合と同じであるが、バイポーラトランジスタは、コレクタ・エミッタ間に漏れ電流を持つため、電界効果トランジスタより性能が出難い。
【０１０５】
４０４Ｃは波形制御回路を示している。この波形制御回路４０４Ｃは、電荷供給スイッチ回路４１１Ｃと、電荷放電回路４１２Ｃと、リミッタ回路４１３Ｃとを備える。まず、電荷供給スイッチ回路４１１Ｃについて説明する。電荷供給スイッチ回路４１１は、電荷蓄積手段４０３であるコンデンサＣ２と負荷４０７の間に接続され、コンデンサＣ２に積まれた約−１ｋＶの電圧を負荷４０７に対して供給・遮断をするためのものである。
【０１０６】
図１０に示すように、電荷供給スイッチ回路４１１Ｃは、ｎｐｎトランジスタＱ７１を含んで構成され、電荷蓄積手段４０３とｎｐｎトランジスタＱ７１のコレクタを接続し、ｎｐｎトランジスタ７１のエミッタと負荷４０７を接続し、入力信号は、ｎｐｎトランジスタＱ７１のゲートに入力される。また、入力信号はオープンコレクタインバータＵ１Ｃの出力を２４Ｖにプルアップしたものを、コンデンサＣ１を介して容量接続し、ツェナーダイオードＤ１によって、コンデンサＣ２の電圧マイナスＤ１の逆方向電圧分シフトした交流信号となっている。電荷供給スイッチ回路４１１Ｃは、この構成により、負荷４０７は負の電圧を供給する。
【０１０７】
次に、電荷放電回路４１２Ｃについて説明する。電荷放電回路４１２Ｃは、負荷４０７と２４Ｖの低電圧電源４０５間に接続され、負荷４０７に蓄積した電荷を２４Ｖに対して放電、または遮断する。この電荷放電回路４１２Ｃには、ｐｎｐトランジスタＱ７２を用い、ｐｎｐトランジスタＱ７２のエミッタを２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ｂの出力を２４Ｖにプルアップしたものを用いている。また、ｐｎｐトランジスタＱ３２のコレクタは、抵抗Ｒ１２を介して負荷４０７に接続される。電荷放電回路４１２Ｃはこの構成により、負荷４０７は負の電荷を放出し、２４Ｖの電位を示す。
【０１０８】
次に、リミッタ回路４１３Ｃについて説明する。リミッタ回路４１３Ｃは、負荷４０７と２４Ｖの低電圧電源４０５間に接続され、負荷４０７に接続されたツェナーダイオードＤ２の片側を２４Ｖに対して、接続・遮断する。リミッタ回路４１３Ｃは、負荷４０７に発生する電圧を所定の電圧値に制御する。このリミッタ回路４１３Ｃには、ｐｎｐトランジスタＱ７３を用い、ｐｎｐトランジスタＱ７３エミッタを２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ａの出力を２４Ｖにプルアップしたものである。また、ｐｎｐトランジスタＱ７３のコレクタは、抵抗Ｒ１１を介してツェナーダイオードＤ２のカソードに接続する。このツェナーダイオードＤ２のアノードは負荷４０７に接続する。
【０１０９】
リミッタ回路４１３Ｃは、この構成により、負荷４０７はツェナーダイオードＤ２によって規定される負の電位を示す。この電位は交流信号の平均電圧となるように、あらかじめツェナーダイオードＤ２の値を選定することが好ましい。
【０１１０】
また、図１０において、４０２は昇圧回路、４０１は昇圧信号発生回路、Ｄ６はツェナーダイオード、ＶＣＣは電源電圧、ＲＳＴは切替制御信号の入力端子、ＬＭＴはリミッタ回路制御信号入力端子、Ｒ１は低電圧電源４０５とコンデンサＣ１との間に挿入された抵抗、Ｒ２はＶＣＣとオープンコレクタインバータＵ１Ｂとの間に挿入された抵抗、Ｒ３はＶＣＣとオープンコレクタインバータＵ１Ａとの間に挿入された抵抗、Ｒ４は切替制御信号の入力端子ＲＳＴとグランドとの間に接続された抵抗、Ｒ５はリミッタ回路制御信号入力端子ＬＭＴとグランドとの間に接続された抵抗、Ｒ７はｐｎｐトランジスタＱ７２と低電圧電源４０５との間に接続された抵抗、Ｒ８はｐｎｐトランジスタＱ７３と低電圧電源４０５との間に挿入された抵抗を示している。
【０１１１】
次に、図１０で示した電荷放電回路４１２Ｃの別の回路例について説明する。図１１は、図１０で示した電荷放電回路４１２Ｃの別の回路例を示しており、ｐｎｐ型のバイポーラトランジスタを複数個使いて耐圧向上させた例である。電荷放電回路４１２Ｄは、ｐｎｐトランジスタＱ８１と、ｐｎｐトランジスタＱ８２とを含んで構成され、負荷４０７とｐｎｐトランジスタＱ８１のコレクタを接続し、ｐｎｐトランジスタＱ８１のエミッタとｐｎｐトランジスタＱ８２のコレクタを接続し、ｐｎｐトランジスタＱ８１、Ｑ８２のコレクタ・エミッタ間を抵抗Ｒ８３、Ｒ８４で接続し、ダイオードＤ８１のアノードをｐｎｐトランジスタＱ８１のベースに接続し、ダイオードＤ１のカソードを抵抗Ｒ２を介してｐｎｐトランジスタＱ８２のベースに接続する。なお、ダイオードＤ８１は、整流素子であって、第２の遅延手段に対応する。上記構成により、ダイオードＤ８１のオン時間のディレイを利用してｐｎｐトランジスタＱ８１のオン時間を調整して、トランジスタＱ８１、Ｑ８２の耐圧を超えないようにすることができる。
【０１１２】
なお、図１１に示す電荷放電回路４１２Ｄにおいて、ｐｎｐトランジスタＱ８１、Ｑ８２の各コレクタ・エミッタ間に接続するコンデンサＣ８１、Ｃ８２は必ずしも必要ではない。
【０１１３】
次に、図１１で説明した電荷放電回路４１２Ｄとは別の電荷放電回路の例について、図１２を用いて説明する。図１１で説明した電荷放電回路４１２Ｄでは、ｐｎｐ型のパイポーラトランジスタＱ８１、Ｑ８２を用いた例について説明したが、図１２に示す電荷放電回路４１２Ｅでは、ｎｐｎ型のバイポーラトランジスタを複数個使いて耐圧向上させた例を示している。
【０１１４】
図１２に示すように、電荷放電回路４１２Ｅは、ｎｐｎトランジスタＱ９１と、ｎｐｎトランジスタＱ９２と、ダイオードＤ９１とを含んで構成され、負荷４０７とｎｐｎトランジスタＱ９１のコレクタを接続し、ｎｐｎトランジスタＱ９１のエミッタとｎｐｎトランジスタＱ９２のコレクタを接続し、ｎｐｎトランジスタＱ９１、Ｑ９２のコレクタ・エミッタ間を抵抗Ｒ９３、Ｒ９４で接続し、前記ダイオードＤ９１のカソードをｎｐｎトランジスタＱ９１のベースに接続し、ダイオードＤ９１のアノードを抵抗Ｒ９２を介してｎｐｎトランジスタＱ９２のベースに接続する。なお、ダイオードＤ９１は、整流素子であって、第２の遅延手段に対応する。この構成により、ダイオードＤ９１のオン時間のディレイを利用してｎｐｎトランジスタＱ９１のオン時間を調整して、トランジスタＱ９１、Ｑ９２の耐圧を超えないようにすることができる。
【０１１５】
なお、本実施の形態では、図１２に示すように、ｎｐｎトランジスタＱ９１、Ｑ９２の各コレクタ・エミッタ間にコンデンサＣ９２、Ｃ９３を接続して構成しているが、このコンデンサＣ９２、Ｃ９３は必ずしも必要ではない。
【０１１６】
上記各実施の形態で説明した電源装置は、例えば、電子写真方式の画像形成装置において感光体上にトナー像を現像する現像器、感光体を帯電する帯電器、クリーナー等にバイアス電圧等の高電圧を供給する為の電源装置に用いることができる。また、画像形成装置に用いる場合には、この画像形成装置は、画像形成部と、これに電源を供給する電源装置とを有し、該電源装置に上記各実施の形態で説明した電源装置を用いる。
【０１１７】
以上、本発明の一実施の形態を説明した。本発明は上記実施の形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。
【０１１８】
【発明の効果】
上記説明したように、本発明によれば、負荷の容量が大きい場合でも、トランスを用いることなく、負荷で発生させる電圧値を高くできる電源装置及び画像形成装置を得ることができる。
【図面の簡単な説明】
【図１】 第１の実施の形態に係る電源回路の概略構成図を説明するための図である。
【図２】 波形制御回路を説明するための図である。
【図３】 昇圧信号発生回路と昇圧回路の回路の一例を示す図である。
【図４】 スイッチング素子としてｎチャネル電界効果トランジスタを用いた場合の構成例を示す図である。
【図５】 スイッチング素子としてｐチャネル電界効果トランジスタを用いた場合の構成例を示す図である。
【図６】 電界効果トランジスタによって構成された波形制御回路を示す図である。
【図７】 電源装置のタイミングチャートを示す図である。
【図８】 波形制御回路４０４Ｂを説明するための図である。
【図９】 第２の実施の形態に係る電荷放電回路の動作を説明するための図である。
【図１０】 バイポーラトランジスタによって構成された波形生成回路を示す図である。
【図１１】 電荷放電回路の別の回路例を示す図である。
【図１２】 電荷放電回路の更に別の回路例を示す図である。
【図１３】 電子写真方式の画像形成装置における現像装置とその電源装置の従来例を示す図である。
【図１４】 電子写真方式の画像形成装置における現像装置とその電源装置の別の従来例を示す図である。
【図１５】 スイッチングによる高圧矩形は交流電圧発生回路の従来例を示す図である。
【図１６】 トランスレス電源回路の他の従来例を示す図である。
【符号の説明】
４００ 電源回路 ４０１ 昇圧信号発生回路
４０２ 昇圧回路 ４０３ 電荷蓄積回路
４０４ 波形制御回路 ４０５ 低電圧電源
４０６ コントローラ ４０７ コンピュータ
４１１ 電荷供給スイッチ ４１２ 電荷放電回路
４１３ リミッタ回路
【発明の属する技術分野】
本発明は、容量性の負荷を駆動する電源装置に関し、特にトランスを使わずに高電圧を発生する交流電源装置に関する。この電源装置は、例えば、電子写真方式の画像形成装置において感光体上にトナー像を現像する現像器、感光体を帯電する帯電器、クリーナー等にバイアス電圧等の高電圧を供給する為の電源装置に用いる。
【０００２】
【従来の技術】
従来、この種の電源装置を適用した電子写真方式の画像形成装置として、次に示すようなものがある。画像形成装置では感光体ドラムの表面を1次帯電器によって所定の電圧に一様に帯電した後、この感光体ドラムの表面に画像を露光して画像に対応した静電潜像を形成する。そして、この感光体ドラム上に形成された静電潜像を、現像器によって現像し、トナー像を形成する。感光体ドラム上に形成されたトナー像は、転写帯電器の帯電によって転写用紙上に転写するとともに、これらのトナー像が転写された転写用紙を分離帯電器の帯電によって感光体ドラムから分離し、定着器によってトナー像を転写用紙上に定着して、画像の形成工程を終了する。
【０００３】
例えば、感光体ドラム上に４つの現像器を用いて４色のトナー像を、当該感光体ドラムが４回転する間に順次形成する方式のカラー画像形成装置では、感光体ドラム上に順次形成されたトナー像を乱すことなく、次の色のトナー像を現像する必要がある。そのため、上記カラー画像形成装置の各現像器には、現像中の１つの現像器に対しては、良好な現像を行うために必要なＡＣ電圧を重畳したＤＣ電圧からなる現像バイアス電圧を印加し、現像を行っていない他の３つの現像器に対しては、感光体ドラム上にトナーが付着するのを防止する所定のＤＣ電圧を印加する高圧電源装置が用いられる。
【０００４】
このような高圧電源装置としては、例えば、特許文献１に記載された技術が提案されている。図１３は、電子写真方式の画像形成装置における現像装置とその電源装置の従来例を示す図である。図１３に示すように、カラー画像形成装置は、感光体ドラム１００の表面を一次帯電器１０１によって所定の電圧に一様に帯電した後、この感光体ドラム１００の表面に第１色目の画像を露光して、第１色目の画像に対応した静電潜像を形成する。そして、この感光体ドラム１００上に形成された第１色目の静電潜像を、第１色目の現像器１０２によって現像し、第１色目のトナー像を形成する。次に、上記第１色目のトナー像が形成された感光体ドラム１００は、転写工程やクリーニング工程を経ることなく２回転目のサイクルに入り、当該感光体ドラム１００の表面を再度一次帯電器１０１によって一様に帯電した後、第２色目の画像露光、第２色目の現像器１０３による現像工程を行い、感光体ドラム１００の表面に第２色目のトナー像を形成する。さらに、上記と同様にして、感光体ドラム１００の３回転目及び４回転目のサイクルによって、感光体ドラム１００の表面に第３色目及び第４色目の画像露光及び、第３色目及び第４色目の現像器１０４、１０５による現像工程を行い、感光体ドラム１００の表面に４色のトナー像を重ね合わせたカラーのトナー像を形成する。そして、上記の如く感光体ドラム１００が４回転する間に当該感光体ドラム１００上に形成された４色のカラートナー像を、転写帯電器１０６の帯電によって転写用紙１０７上に転写するとともに、これらの４色のカラートナー像が転写された転写用紙１０７を分離帯電器１０８の帯電によって感光体ドラム１００から分離し、図示しない定着器によってカラートナー像を転写用紙１０７上に定着して、カラー画像の形成工程を終了する。このように、上記の如く構成されるカラー画像形成装置では、感光体ドラム１００上に４色のトナー像を、当該感光体ドラム１００が４回転する間に順次形成することにより、カラー画像の形成を行うものであるため、感光体ドラム１００上に順次形成されたトナー像を乱すことなく、次の色のトナー像を現像する必要がある。このため、高圧電源装置は、４つの各現像器１０２〜１０５に対応して設けられた４つの高圧電源部１１０〜１１３を備えている。各高圧電源部１１０〜１１３は、すべて同様に構成されている。上記高圧電源部１１０〜１１３は、ＡＣ電圧を発生するＡＣ電圧発生部１１４と、ＤＣ電圧を発生するＤＣ電圧発生部１１５とから構成されている。このＡＣ電圧発生部１１４は、昇圧トランスＴの一次側にＡＣスイッチング制御部１１６を設け、このＡＣスイッチング制御部１１６によって昇圧トランスＴの一次側に印加される電圧をオンオフすることにより、昇圧トランスＴの二次側にＡＣの高電圧を発生させる。
【０００５】
また、上記ＡＣ電圧発生部１１６においては、定電圧出力且つ過電流の制御を可能とするため、昇圧トランスＴの二次側に電圧モニター１１７及び過電流モニター１１８を備えており、これらの電圧モニター１１７及び過電流モニター１１８によって出力電圧及び出力電流を検出することにより、ＡＣスイッチング制御部１１６によって昇圧トランスＴの一次側に印加される電圧をオンオフ制御し、出力電圧を一定に保持し、且つ過電流制御を行うようになっている。一方、上記ＤＣ電圧発生部１１５は、昇圧トランスＴの一次側にＤＣスイッチング制御部１１９を設け、このＤＣスイッチング制御部１１９によって昇圧トランスＴの一次側に印加される電圧をオンオフすることにより、昇圧トランスＴの二次側に高電圧を発生させる。
【０００６】
そして、上記昇圧トランスＴの二次側に発生した高電圧を、ダイオード等からなる整流回路１２０によって整流した後、ＤＣ出力制御部１２１を介してＤＣの高電圧を出力する。上記高圧電源装置では、各高圧電源部１１０〜１１３のＡＣ電圧発生部１１４及びＤＣ電圧発生部１１５で発生されたＡＣ電圧とＤＣ電圧を重畳して対応する現像器１０２〜１０５に出力するようになっている。
【０００７】
しかし、上記従来の高圧電源装置では、各現像器１０２〜１０５に対応して４つの高圧電源部１１０〜１１３を備えており、各高圧電源部１１０〜１１３によって４つの現像器１０２〜１０５に所定のタイミングで、現像中の１つの現像器に対しては、ＡＣ電圧を重畳したＤＣ電圧からなる現像バイアス電圧を印加し、現像を行っていない他の３つの現像器に対しては、所定のＤＣ電圧のみを印加するように構成されている。そのため、上記従来の高圧電源装置では、各高圧電源部１１０〜１１３はＡＣ電圧用とＤＣ電圧用の二つのトランスを持つ必要があり、更には負荷としての現像器の数に対応した高圧電源部１１０〜１１３を別個に設ける必要があるため、電源装置の容積が大きくなると共にコスト高となるという問題点があった。
【０００８】
このような画像形成装置の小型化及び機能増加に伴う電源装置の小型化、低コスト化を実現する方法として、特許文献１、特許文献２、及び特許文献３に示されている。
【０００９】
特許文献１では、図１４に示すように、カラー画像形成装置は、感光体ドラム１の表面を一次帯電器２によって所定の電圧に一様に帯電した後、この感光体ドラム１の表面に第１色目の画像を露光して、第１色目の画像に対応した静電潜像を形成する。そして、この感光体ドラム１上に形成された第１色目の静電潜像を、第１色目の現像器４ａによって現像し、第１色目のトナー像を形成する。次に、上記第１色目のトナー像が形成された感光体ドラム１は、転写工程やクリーニング工程を経ることなく２回転目のサイクルに入り、当該感光体ドラム１の表面を再度一次帯電器２によって一様に帯電した後、第２色目の画像露光、第２色目の現像器４ｂによる現像工程を行い、感光体ドラム１の表面に第２色目のトナー像を形成する。さらに、上記と同様にして、感光体ドラム１の３回転目及び４回転目のサイクルによって、感光体ドラム１の表面に第３色目及び第４色目の画像露光及び、第３色目及び第４色目の現像器４ｃ、４ｄによる現像工程を行い、感光体ドラム１の表面に４色のトナー像を重ね合わせたカラーのトナー像を形成する。そして、上記の如く感光体ドラム１が４回転する間に当該感光体ドラム１上に形成された４色のカラートナー像を、転写帯電器５ａの帯電によって転写用紙１０上に転写するとともに、これらの４色のカラートナー像が転写された転写用紙１０を分離帯電器５ｂの帯電によって感光体ドラム１から分離し、図示しない定着器によってカラートナー像を転写用紙１０上に定着して、カラー画像の形成工程を終了する。このように、上記の如く構成されるカラー画像形成装置では、感光体ドラム１上に４色のトナー像を、当該感光体ドラム１が４回転する間に順次形成することにより、カラー画像の形成を行うものであるため、感光体ドラム１上に順次形成されたトナー像を乱すことなく、次の色のトナー像を現像する必要がある。複数の負荷すなわち現像器４ａ−４ｄに対応して複数の昇圧トランスＴ１〜Ｔ４と、その１次側の入力ラインを独立してON/OFFできる構成とすることにより、複数の負荷４ａ〜４ｄに対し、異なるタイミングで、交流電圧に直流電圧を重畳させた高電圧を供給することが出来るとともに、スイッチング手段ＳＷ１〜ＳＷ４が昇圧トランスの１次側に設けられているため、当該スイッチング手段を構成するスイッチング素子としては、低耐圧のものを使用することができるというものである。
【００１０】
特許文献２では、図１５に示すように、高圧直流電源８とグランド間に直列に接続した２個のスイッチング素子１、２の交互の駆動により、２個のスイッチング素子１、２の接続点から高圧矩形波交流電圧を発生させているというものである。さらに高圧直流電圧を重畳する事も可能である。
【００１１】
一方、特許文献３では、周囲温度に応じて最適な直流出力電圧が得られる電源装置を提案している。この方法ではトランスを用いずチャージポンプ回路や、コッククロフト・ウオルトン回路を用いて直流電圧を昇圧しているため、電源装置の小型化が可能である。
【００１２】
しかし、特許文献１では、使用するトランスの数が少なくなっているが、依然としてトランスを使用する以上、その電源装置のとしての小型化は充分ではない。また、特許文献２でも、スイッチングする元の高圧直流電源は依然として必要であるため、同様に充分な小型化が期待できない。また、高圧直流電源とグランド間を切り替えるスイッチング素子には高耐圧な素子が必要である。特許文献３では、トランスを使わない為、電源装置の小型化に有利であるが、直流電源を意図しており、交流電圧を重畳した出力の生成には適用できない。また、コッククロフト・ウオルトン回路の接続に関しては具体的な記載が無い。
【００１３】
コッククロフト・ウオルトン回路を用いた電源装置としては、例えば特許文献４に記載がある。同文献に記載の電源装置は、コッククロフト・ウオルトン回路に一般的なトランスを用いていない。これにより、電源装置の一層の小型化が可能になる。しかしながら、この電源装置は、接地電位に対し正側の直流電圧を生成することができるのみで、正側と負側の両極性の直流電圧を生成することができない。また、直流電源を意図しており、交流電圧を重畳した出力の生成には適用できない。
【００１４】
次に、本出願人により提案された技術について説明する（特願２００１−３８５２２４号）。図１６は、特願２００１−３８５２２４号に記載された電源回路の概略構成図である。図１６に示すように、電源回路３３０は、低電圧電源３３１、正側昇圧信号発生回路３３２Ａ、負側昇圧信号発生回路３３２Ｂ、正負切替回路３３３、正側昇圧回路３３４Ａ、負側昇圧回路３３４Ｂから構成される。
【００１５】
正側昇圧信号発生回路３３２Ａ、負側昇圧信号発生回路３３２Ｂには、現像器３７０に交流信号に直流バイアスを重畳した信号を供給するための昇圧制御信号が入力され、並列、直列の共振回路を利用し、大振幅の昇圧信号を発生する。正側昇圧回路３３４Ａ、負側昇圧回路３３４Ｂは、トランスを用いた一般的なコッククロフト・ウオルトン回路を改良したものであり、トランスを用いていない。この正側昇圧回路３３４Ａ、負側昇圧回路３３４Ｂで複数倍化された信号は、正負切替回路３３３を介して接続される容量性の負荷に積上げられて行く。
【００１６】
このとき正負切替回路３３３の中には、４つのリミッタ回路３３３１〜３３３ ４ が含まれており、正側と負側の出力電圧をいくつかのパターンで制限する。このときリミッタ回路３３３１〜３３３４の数は、制限したい正負の電圧値の数に依存して増減する。
【００１７】
なお、この電源回路３３０には、各種信号が入力される。このために、電源回路３３０は、コンピュータなどの装置から転送される画像データに基づいて、画像形成装置をコントロールするコントローラ３６０に接続されている。詳細には、コントローラ３６０は、昇圧制御信号生成部３６２を介して正側昇圧信号発生回路３３２Ａ、負側昇圧信号発生回路３３２Ｂに接続され、正負切替制御信号生成部３６４を介して正負切替回路３３３に接続されている。
【００１８】
【特許文献１】
特開平８-６５８９３号公報
【特許文献２】
特開平７-２８７６２０号公報
【特許文献３】
特開平８-１９４５１１号公報
【特許文献４】
特開平２-５５５７７号公報
【発明が解決しようとする課題】
しなしながら、図１６に示す従来の電源回路３３０では、波形の正側、負側への電荷の供給は、必要な時に随時、正負それぞれの昇圧信号発生回路３３２Ａ、３３２Ｂを外部コントローラ３６０により駆動して、正側又は負側の昇圧回路３３４Ａ、３３４Ｂで昇圧し、正負切替回路３３３によってリミッタ回路３３３１〜３３３４切替えて、電圧値の制限をするようにしていたが、負荷の容量が大きい場合に、負荷に対して十分な電荷を供給できず、負荷で発生させる電圧値を高くすることが困難で高電圧を供給できないという問題があった。
【００１９】
本発明は、上記従来技術の問題点に着目してなされたもので、負荷の容量が大きい場合でも、トランスを用いることなく、負荷で発生させる電圧値を高くできる電源装置及び画像形成装置を供給することを目的とする。
【００２０】
上記課題を解決するために、請求項１記載の電源装置は、容量性の負荷を駆動する電源装置において、電荷を蓄積するための電荷蓄積手段と、外部から供給された制御信号に基づいて、前記電荷蓄積手段と前記負荷との経路を接続している場合に、前記電荷蓄積手段に蓄積された電荷を負荷に供給し、前記電荷蓄積手段と前記負荷との経路を遮断している場合に、前記負荷に蓄積された電荷を放電する第１の回路部とを有し、前記第１の回路部は、前記電荷蓄積手段と、前記負荷との経路を接続する第１のスイッチング回路部を有し、前記第１のスイッチング回路部は、第１のトランジスタと、第２のトランジスタとを有し、前記第１のトランジスタの第１端子と前記電荷蓄積手段とを接続し、前記第１のトランジスタの第２端子と前記第２のトランジスタの第１端子とを接続し、前記第２のトランジスタの第２端子と前記負荷とを接続し、前記第１及び第２のトランジスタの各制御端子間を容量接続し、前記第２のトランジスタの制御端子と前記第２のトランジスタの前記第２端子との間を容量接続することを特徴とする。
【００２１】
請求項１記載の電源装置によれば、電源装置は、外部から供給された制御信号に基づいて、電荷蓄積手段と負荷との経路を接続している場合に、電荷蓄積手段に蓄積された電荷を負荷に供給し、電荷蓄積手段と負荷との経路を遮断している場合に、負荷に蓄積された電荷を放電するので、外部からの制御信号に応じて第１の回路部を動作させることにより、負荷に対して効率よく電荷を供給することができる。したがって、負荷の容量が大きい場合でも、トランスを用いることなく、負荷で発生させる電圧値を高くできる。
また、第１の回路部は、電荷蓄積手段と負荷との経路を接続・遮断する第１のスイッチング回路部を有するので、この第１のスイッチング回路部により、電荷蓄積手段と負荷との経路の接続・遮断を実現できる。
また、第１及び第２のトランジスタを、同時にオンオフさせることができる。これにより、第１及び第２のトランジスタがオンしているときの第１のスイッチング回路部の耐圧を上げることができる。
【００２２】
また、請求項２記載の発明は、請求項１記載の発明において、前記第１のスイッチング回路部は更に、前記第１のトランジスタの前記第１端子と前記第２端子との間を接続する第１の抵抗と、前記第２のトランジスタの前記第１端子と前記第２端子との間を接続する第２の抵抗とを有することを特徴とする。
従って、第１の抵抗と、第２の抵抗とを用いて分圧するようにしたため、第１及び第２のトランジスタのオフ時における第１端子・第２端子間にかかる電圧をほぼ２分することができる。これにより、部品耐圧以上の出力を制御することができる。
【００２３】
また、請求項３記載の発明は、請求項１又は２記載の発明において、前記第１のスイッチング回路部は、前記蓄積手段に蓄積される電荷が負電圧である場合に、前記第１のトランジスタと前記第２のトランジスタにｎチャネル電界効果トランジスタ又はｎｐｎトランジスタを用いることを特徴とする。
従って、回路規模を小さくすることができる。
【００２４】
また、請求項４記載の発明は、請求項１又は２記載の発明において、前記第１のスイッチング回路部は、前記蓄積手段により蓄積される電荷が正電圧である場合に、前記第１のトランジスタと前記第２のトランジスタにｐチャネル電界効果トランジスタ又はｐｎｐトランジスタを用いることを特徴とする。
【００２５】
また、請求項５記載の発明は、請求項１から４のいずれか一項記載の発明において、前記第１の回路部は更に、前記負荷と、前記負荷に蓄積された電荷を放電する電圧直流電源との経路を接続する第２のスイッチング回路部を有することを特徴とする。
従って、第２のスイッチング回路部を制御することにより、負荷に蓄積された電荷を放電できる。
【００２６】
また、請求項６記載の発明は、請求項５記載の発明において、前記第２のスイッチング回路部は、第３のトランジスタと、第４のトランジスタと、該第３のトランジスタのオン時間を遅延させる遅延手段とを有し、前記第３のトランジスタの第１端子と前記負荷とを接続し、前記第３のトランジスタの第２端子と前記第４のトランジスタの第１端子とを接続し、前記第４のトランジスタの第２の端子と前記直流電源とを接続し、前記第３のトランジスタの制御端子に前記遅延手段を接続することを特徴とする。
第３のトランジスタの制御端子に遅延手段を接続するようにしたので、第３のトランジスタのオン時間を調整することができるため、第３及び第４のトランジスタが耐圧を超えないようにできる。
【００２７】
また、請求項７記載の発明は、請求項６記載の発明において、前記第２のスイッチング回路部は更に、前記第３のトランジスタの前記第１端子と前記第２端子との間を接続する第３の抵抗と、前記第４のトランジスタの前記第１端子と前記第２端子との間を接続する第４の抵抗とを有することを特徴とする。
従って、第３及び第４のトランジスタのオフ時に、第１端子と第２端子と間にかかる電圧をほぼ２分することができる。これにより、部品耐圧以上の出力を制御することができる。
【００２８】
また、請求項８記載の発明は、請求項６又は７記載の発明において、前記遅延手段は、複数の整流素子をシリアルに接続したことを特徴とする。
従って、遅延手段は、複数の整流素子、例えばダイオードをシリアルに接続するようにして、ダイオード１つ当たりの遅延時間によって、所定の電圧差を設けることができる。これにより、第３及び第４のトランジスタの耐圧を任意に調整できる。
【００２９】
また、請求項９記載の発明は、請求項６から８のいずれか一項記載の発明において、前記第２のスイッチング回路部は、前記電荷蓄積手段に蓄積される電荷が負電圧である場合に、前記第３のトランジスタと前記第４のトランジスタとにｐチャネル電界効果トランジスタ又はｐｎｐトランジスタを用いることを特徴とする。
従って、回路規模を小さく構成できる。
【００３０】
また、請求項１０記載の発明は、請求項６から８のいずれか一項記載の発明において、前記第２のスイッチング回路部は、前記電荷蓄積手段に蓄積される電荷が正電圧である場合に、前記第３のトランジスタと前記第４のトランジスタとにｎチャネル電界効果トランジスタ又はｎｐｎトランジスタを用いることを特徴とする。
【００３１】
また、請求項１１記載の発明は、請求項１から１０のいずれか一項記載の発明において、前記第１の回路部は更に、負荷に発生する電圧を所定の電圧値に制御するリミッタ回路を有することを特徴とする。
従って、リミッタ回路により負荷に発生する電圧を所定の電圧に制御することができる。
【００３２】
また、請求項１２記載の発明は、請求項１１記載の発明において、前記リミッタ回路は、電荷蓄積手段に蓄積される電荷が正電圧である場合に、回路内に含まれるスイッチング素子に、ｎチャネル電界効果トランジスタ又はｎｐｎトランジスタを用いることを特徴とする。
従って、回路規模を小さくすることができる。
【００３３】
また、請求項１３記載の発明は、請求項１１記載の発明において、前記リミッタ回路は、前記電荷蓄積手段に蓄積される電荷が負電圧である場合に、回路に含まれるスイッチング素子に、ｐチャネル電界効果トランジスタ又はｐｎｐトランジスタを用いることを特徴とする。
【００３４】
また、請求項１４記載の発明は、請求項項１から１３のいずれか一項記載の発明において、前記電源装置は更に、交流入力信号に従って電荷を蓄積して昇圧電圧を出力する昇圧回路と、該昇圧回路に交流入力信号を供給する昇圧信号発生回路とを有することを特徴とする。
従って、昇圧回路は、昇圧信号発生回路で増幅された交流入力信号を昇圧するため、低電圧電源によって、高電圧は交流信号、直流信号又は直流を重畳した交流信号を生成できる。
【００３５】
また、請求項１５記載の発明は、請求項項１４記載の発明において、前記昇圧信号発生回路は、インダクタンス素子と容量性素子とを有する共振回路を有することを特徴とする。
【００３６】
また、請求項１６記載の発明は、請求項１４または１５記載の発明において、前記昇圧信号発生回路は、直列共振回路と並列共振回路との少なくとも１つを有することを特徴とする。
【００３７】
また、請求項１７記載の発明は、請求項１４または１５記載の発明において、前記昇圧信号発生回路は、並列共振回路と、前記並列共振回路ととも並列共振回路部を構成するスイッチング素子と、一端が前記並列共振回路部に接続され、第１のインダクタンス素子と第１の容量性素子とを含む直列共振回路部と、前記第１のインダクタンス素子と前記第１の容量性素子との接続部に容量性の負荷への出力を取り出す出力端と、を有することを特徴とする。
請求項１７記載の発明によれば、直列共振回路部にかかる電圧は、並列共振回路部で電源電圧の約２倍の電圧波形を得ることができるため、電源電圧の約２倍の電圧を直列共振回路にかけることができる。さらに、直列共振回路によって、出力端にはＱ倍の振幅を発生させることができる。これにより、大振幅の正弦波を出力することができる。
【００３８】
また、請求項１８記載の発明は、請求項１７記載の発明において、前記並列共振回路部は、第２のインダクタンス素子と第２の容量性素子とを含み、前記第２の容量性素子と前記第スイッチング素子の出力容量との合成容量と、前記第２のインダクタンス素子のインダクタンスにより形成されることを特徴とする。
従って、スイッチング素子からみた電源のインピーダンスを極大化することができる。これにより、スイッチングの効率を最大限にすることができる。
【００３９】
また、請求項１９記載の発明は、請求項１７記載の発明において、前記直列共振回路部は、前記第１の容量性素子と前記負荷の有する容量との合成容量と、前記第１のインダクタンス素子のインダクタンスにより形成されることを特徴とする。
従って、直列共振回路部は、第１の容量性素子と負荷の有する容量との合成容量と、第１のインダクタンス素子とから形成されるため、例えば、先鋭度Ｑを大きくするようにインダクタンスＬの値が大きくなるように、インダクタンスＬと静電容量Ｃの値を設定して、出力の増幅度を大きくすることにより、大振幅の正弦波を出力できる。
【００４０】
また、請求項２２記載の画像形成装置は、画像形成部と、これに電源を供給する電源装置とを有し、該電源装置は、請求項１から１９のいずれか一項に記載の電源装置であることを特徴とする。
【００４４】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明を適用した実施の形態について図面を参照しつつ説明する。図１は、第１の実施の形態に係る電源回路の概略構成図を説明するための図である。なお、本実施の形態に係る電源回路４１０は、例えば、電子写真方式の画像形成装置における現像装置とその電源装置に適用することができる。図１に示すように、電源回路４００は、昇圧信号発生回路４０１と、昇圧回路４０２と、電荷蓄積手段４０３と、波形制御回路４０４と、低電圧電流電源４０５とを有する。また、４０６はコントローラ、４０７は負荷、４０８はコンピュータを示している。
【００４５】
昇圧信号発生回路４０１は、昇圧回路４０２に交流入力信号を供給するためのものであって、低電圧直流電源４０５（２４V電源）から供給される電力を、コントローラ４０６が供給する２ＭＨｚのクロックと、クロックの有無による発生タイミングによって、クロックと同一周波数で、大振幅の正弦波を発生させる（約４００Ｖｐ−ｐ）。この昇圧信号発生回路４０１は、詳細は後述する並列および直列共振を用いたスイッチングによって実現している。
【００４６】
昇圧回路４０２は、昇圧信号発生回路４０１で増幅された交流入力信号を昇圧するためのものであって、整流素子と容量性素子を梯子状に接続した、所謂複数段の倍電圧回路を改良したものである。昇圧回路４０２は、昇圧信号発生回路４０１で発生する大振幅の正弦波を入力する事により、−１ｋＶの直流電圧を発生する。
【００４７】
電荷蓄積手段４０３は、容量性素子であり、例えばコンデンサを用いる。電荷蓄積手段４０３には、負荷４０７の容量よりも充分に大きな値（例えば、３．３μＦ）を用いる。なお、本実施の形態では、電荷蓄積手段４０３として、容量性素子を用いているが、これに限定されることなく、昇圧回路により昇圧した電圧を蓄積することができる手段であれば、これに限定されない。
【００４８】
次に、波形制御回路４０４について説明する。図２は、波形制御回路４０４を説明するための図である。図２は、図１に対応するものであり、同一箇所には同一符号を用いるものとし、その説明を省略する。図２に示すように、波形制御回路４０４は、電荷供給スイッチ回路４１１と、電荷放電回路４１２と、リミッタ回路４１３を有する。なお、図において、電荷供給スイッチ回路４１１と、電荷放電回路４１２は、図中ＲＳＴ（ＳＷ）、ＲＳＴ（０）とそれぞれ示し、リミッタ回路４１３は、ＬＭＴとそれぞれ示すことがある。なお、電荷供給スイッチ４１１が第１のスイッチング回路部に対応する。
【００４９】
電荷供給スイッチ回路４１１は、コントローラ４０６からの制御信号に基づき、負荷４０７への電荷の供給を目的として、負荷４０７と電荷蓄積手段４０３との間の接続・遮断をする。この電荷供給スイッチ回路４１１により電荷蓄積手段４０３に蓄積した電荷を負荷４０７に対して供給できる。なお、この電荷供給スイッチ回路４１１が第２のスイッチング回路部に対応する。
【００５０】
電荷放電回路４１２は、負荷４０７に蓄積した電荷の放電を目的として、負荷４０７と低電圧電源４０５の接続・遮断を行い、負荷４０７に蓄積した電荷を低電圧電源４０５の２４Ｖに対して放電・遮断をする。
【００５１】
リミッタ回路４１３は、負荷４０７に発生する電圧値の制御を目的として、負荷４０７に接続されたツェナーダイオードの低電圧電源４０５への接続・遮断を行い、後述するように負荷４０７に接続されたツェナーダイオードＤ２の片側を２４Ｖに対して、接続・遮断する。負荷４０７は、例えば現像器である。
【００５２】
なお、本実施の形態の電源回路４００には、コントローラ４０６から各種信号が入力される。このために、電源回路４００は、コンピュータ４０７から転送される画像データに基づいて、画像形成装置をコントロールするコントローラ４０６に接続されている。また、コントローラ４０６は、昇圧信号発生回路４０１に接続され、この昇圧信号発生回路４０１に昇圧制御信号を供給する。また、コントローラ４０６は、波形制御回路４０４に接続され、この波形制御回路４０４に各種制御信号を供給する。これら昇圧信号発生回路４０１及び波形制御回路４０４には、コントローラ４０６から出力された各々の制御信号を出力先の回路とマッチングさせるための増幅器などが含まれるが、コントローラ４０６から電源回路４００に直接接続する場合には不要である。
【００５３】
次に、昇圧信号発生回路４０１と、昇圧回路４０２について図３を用いて説明する。図３は、昇圧信号発生回路４０１Ａと昇圧回路４０２の回路図の一例である。なお、図３に示す昇圧信号発生回路４０１Ａと、昇圧回路４０２は、本出願人により先に提案された昇圧信号回路、昇圧回路と同様の構成である（特願２００１−３８５２２４号）。
【００５４】
昇圧信号発生回路４０１Ａは、ｎｐｎトランジスタＱ２１とｐｎｐトランジスタＱ２２と、トランジスタＱ２２のコレクタと低電圧電源４０５間に並列に挿入されたインダクタＬ２１とコンデンサＣ２１、トランジスタＱ２２のコレクタと昇圧回路４０２間に接続されるコンデンサＣ２２と、コンデンサＣ２２の昇圧回路側とグランド間に直列に接続されるインダクタＬ２２と抵抗Ｒ２２から構成されている。
【００５５】
本実施の形態のように、低電圧電源４０５に２４Ｖを用いた場合、トランジスタＱ２１に入力された５Ｖの昇圧制御信号は、およそ５〜２４Ｖの信号に反転増幅される。次にトランジスタＱ２２と、インダクタＬ２１、コンデンサＣ２１からなる並列共振回路によって、２４Ｖを中心とする０〜４８Ｖの信号に反転増幅される。更に、コンデンサＣ２２、インダクタＬ２２、抵抗Ｒ２２からなる直列共振回路によって、出力はＱ倍となり、およそ±２００Vの大振幅の信号となって昇圧回路４０２に入力される。昇圧回路４０２は、６倍の倍電圧回路を構成している。
【００５６】
通常、トランスの２次側電圧を倍電圧するものであるが、本回路では一つ目のダイオードＤ１１の後端とグランド間に挿入されるコンデンサＣ１６に蓄積される電荷を倍電圧する。各ダイオードの向きからもわかるように、入力は±２００Ｖであるが、正側の２００Ｖのみを利用する。最大６倍、１．２ｋＶの電圧を電荷蓄積手段４０３に供給することが出来る。
【００５７】
なお、トランジスタＱ２１は、ｎチャネル電界効果トランジスタ、トランジスタＱ２２はｐチャネル電界効果型トランジスタに置き換えてもよい。
この場合、ｎチャネル電界効果型トランジスタは、ソース・ドレイン間に寄生容量を持たないタイプのトランジスタであることが好ましい。
【００５８】
図４は、昇圧信号発生回路の他の回路例を示している。なお、図４は、スイッチング素子としてｎチャネル電界効果トランジスタを用いた場合の構成例を示している。図４に示すように、昇圧信号発生回路４０１Ｂは、ｎチャネル電界効果トランジスタＱ３１（スイッチング素子）と、ｎチャネル電界効果トランジスタＱ３１のドレインと低電圧電源４０５間に接続された抵抗Ｒ３１と、並列に挿入されたインダクタ（第２のインダクタンス素子）Ｌ３１とコンデンサ（第２の容量性素子）Ｃ３１と、ｎチャネル電界効果トランジスタＱ３１のドレインと昇圧回路４０２間に接続されるインダクタＬ３２（第１のインダクタンス素子）と、インダクタＬ３２の昇圧回路４０２側とグランド間に直列に接続されるコンデンサ（第１の容量性素子）Ｃ３２と、ノードＮ１とグランド間に直列に接続されるコンデンサＣ３３とから構成される。また、ｎチャネル電界効果トランジスタのゲートはコントローラ４０６に接続される。
【００５９】
コンデンサＣ３１とトランジスタＱ３１の出力容量との合成容量と、インダクタＬ３１によって形成される並列共振回路は、スイッチング素子からみた電源のインピーダンスを極大化し、スイッチングの効率を最大にする。コンデンサＣ３２と後段に接続される昇圧回路（負荷）４０２の容量成分との合成容量とインダクタＬ３２から形成される直列共振回路は、先鋭度Ｑを大きくするようにインダクタＬの値が大きくなるようにインダクタＬ３２、コンデンサＣ３２の値を設定して、出力の増幅率を大きくする。
【００６０】
本実施の形態にように、低電圧電源４０５に２４Ｖを用いた場合、トランジスタＱ３１に入力された５Ｖの昇圧制御信号は、トランジスタＱ３１と、インダクタＬ３１、コンデンサＣ３１からなる並列共振回路によって、２４Ｖを中心とする０〜４８Ｖの信号に反転増幅される。更に、コンデンサＣ３２、インダクタＬ３２からなる直列共振回路によって、出力はＱ倍となり、およそ±２００Vの大振幅の信号となって昇圧回路４０２に入力される。
【００６１】
この図４に示す昇圧信号発生回路４０１Ｂは、図３に示す昇圧信号発生回路４０２Ａとは、直列共振回路のインダクタＬとコンデンサＣの位置関係が異なる。すなわち、昇圧信号発生回路４０１Ｂでは、インダクタＬ３２とコンデンサＣ３２が図３に示す昇圧信号発生回路４０１ＡのインダクタＬ２２、コンデンサＣ２２とは逆の構成となっている。このように、この位置の接続することにより、昇圧回路４０２の容量成分との関係で期待する共振を得ることができる。
【００６２】
次に、昇圧信号発生回路４０１のさらに別の回路例について説明する。図５は、昇圧信号発生回路の更に他の回路例について示す図である。図５は、スイッチング素子としてｐチャネル電界効果トランジスタを用いた場合の構成例を示している。尚、この回路では、図４に示したｎチャネル電界効果トランジスタを用いた場合の構成例と同じ入力信号で動作するように、ｎチャンネル電界効果トランジスタＱ４１によるインバータを前段に備えているが、入力信号を変更する事により、トランジスタＱ４１を省略する事も可能である。
【００６３】
図５に示すように、昇圧信号発生回路４０１Ｃは、ｎチャネル電界効果トランジスタＱ４１と、ｐチャネル電界効果トランジスタＱ４２と、トランジスタＱ４２のソースと低電圧電源４０５間に直列に挿入された抵抗Ｒ４２と、トランジスタＱ４２のゲートと低電圧電源４０５間に直列に挿入された抵抗Ｒ４１と、トランジスタＱ４２のソースとグラント間に直列に挿入されたコンデンサＣ４３と、トランジスタＱ４２のドレインとグランド間に並列に挿入されたインダクタＬ４１とコンデンサＣ４１と、トランジスタＱ４２のドレインと昇圧回路４０２間に接続されるインダクタＬ４２と、インダクタＬ４２の昇圧回路４０２側とグランド間に直列に接続されるコンデンサＣ４２とから構成される。また、ｎチャネル電界効果トランジスタＱ４１のゲートは、コントローラ４０６に接続される。
【００６４】
コンデンサＣ４１とトランジスタＱ４２の出力容量との合成容量と、インダクタＬ４１によって形成される並列共振回路は、スイッチング素子からみた電源のインピーダンスを極大化し、スイッチングの効率を最大にする。コンデンサＣ４２と後段に接続される昇圧回路４０２の容量成分との合成容量とインダクタＬ４２から形成される直列共振回路は、先鋭度Ｑを大きくするようにインダクタＬの値が大きくなるようにインダクタＬ４２、コンデンサＣ４２の値を設定して、出力の増幅率を大きくする。
【００６５】
図５に示す昇圧信号発生回路４０１Ｃは、図３に示す昇圧信号発生回路４０２Ａとは、直列共振回路のインダクタＬとコンデンサＣの位置関係が異なる。すなわち、昇圧信号発生回路４０１Ｃでは、インダクタＬ４２とコンデンサＣ４２が図３に示す昇圧信号発生回路４０１ＡのインダクタＬ２２、コンデンサＣ２２とは逆の構成となっている。このように、この位置の接続することにより、昇圧回路４０２の容量成分との関係で期待する共振を得ることができる。
【００６６】
上記のように、図３〜図５に示した昇圧信号発生回路４０２は、インダクタＬとコンデンサＣとを有する共振回路を有し、昇圧信号発生回路４０２は、直列共振回路と並列共振回路との少なくとも１つを有する。
【００６７】
次に、波形制御回路４０４の回路例について説明する。図６は、波形制御回路４０４の一例を示す図である。図６は、電界効果トランジスタによって構成された波形制御回路を示している。図６に示すように、負側４０７に大電圧を昇圧する構成においては、正側低電圧直流電源（２４Ｖ）を用い、電荷供給スイッチ回路４１１には、ｎチャネル電界効果トランジスタ、電荷放電回路４１２と、リミッタ回路４１３には、ｐチャネル電界効果トランジスタを使うことが望ましく、これにより、回路規模を小さく構成できる。
【００６８】
４０４Ａは波形制御回路を示している。この波形制御回路４０４Ａは、電荷供給スイッチ回路４１１Ａと、電荷放電回路４１２Ａと、リミッタ回路４１３Ａとを備える。まず、電荷供給スイッチ回路４１１Ａについて説明する。電荷供給スイッチ回路４１１は、図１に示す電荷蓄積手段４０３であるコンデンサＣ２と負荷４０７の間に接続され、コンデンサＣ２に積まれた約−１ｋＶの電圧を（蓄積された電荷）を負荷４０７に対して供給・遮断をするためのものである。
【００６９】
図６に示すように、電荷供給スイッチ回路４１１Ａは、ｎチャネル電界効果トランジスタＱ５１を含んで構成され、電荷蓄積手段４０３とｎチャネル電界効果トランジスタＱ５１のソースを接続し、ｎチャネル電界効果トランジスタＱ５１のドレインと負荷４０７を接続し、入力信号は、ｎチャネル電界効果トランジスタＱ５１のゲートに入力される。また、入力信号はオープンコレクタインバータＵ１Ｃの出力を２４Ｖにプルアップしたものを、コンデンサＣ１を介して容量接続し、ツェナーダイオードＤ１によって、コンデンサＣ２の電圧マイナスＤ１の逆方向電圧分シフトした交流信号となっている。電荷供給スイッチ回路４１１Ａは、この構成により、負荷４０７に対し負の電圧を供給する。
【００７０】
次に、電荷放電回路４１２Ａについて説明する。電荷放電回路４１２は、負荷４０７と２４Ｖの低電圧電源４０５間に接続され、負荷４０７に蓄積した電荷を２４Ｖに対して放電、または遮断する。この電荷放電回路４１２Ａには、ｐチャネル電界効果トランジスタＱ５２を用い、ｐチャネル電界効果トランジスタＱ５２のソースを２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ｂの出力を２４Ｖにプルアップしたものである。また、ｐチャネル電界効果トランジスタＱ５２のドレインは、抵抗Ｒ１２を介して負荷４０７に接続される。電荷放電回路４１２Ａはこの構成により、負荷４０７は負の電荷を放出し、２４Ｖの電位を示す。
【００７１】
次に、リミッタ回路４１３Ａについて説明する。リミッタ回路４１３は、負荷４０７と２４Ｖの低電圧電源４０５間に接続され、負荷４０７に接続されたツェナーダイオードＤ２の片側を２４Ｖに対して、接続・遮断する。リミッタ回路４１３Ａは、負荷４０７に発生する電圧を所定の電圧値に制御する。このリミッタ回路４１３Ａには、ｐチャネル電界効果トランジスタＱ５３を用い、ｐチャネル電界効果トランジスタＱ５３のソースを２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ａの出力を２４Ｖにプルアップしたものである。また、ｐチャネル電界効果トランジスタＱ５３のドレインは、抵抗Ｒ１１を介してツェナーダイオードＤ２のカソードに接続する。このツェナーダイオードＤ２のアノードは負荷４０７に接続する。
【００７２】
リミッタ回路４１３Ａは、この構成により、負荷４０７はツェナーダイオードＤ２によって規定される負の電位を示す。この電位は交流信号の平均電圧となるように、あらかじめツェナーダイオードＤ２の値を選定することが好ましい。また、図６において、４０２は昇圧回路、４０１は昇圧信号発生回路、Ｄ６はツェナーダイオード、ＶＣＣは電源電圧、ＲＳＴは切替制御信号の入力端子、ＬＭＴはリミッタ回路制御信号入力端子、Ｒ１は低電圧電源４０５とコンデンサＣ１との間に挿入された抵抗、Ｒ２はＶＣＣとオープンコレクタインバータＵ１Ｂとの間に挿入された抵抗、Ｒ３はＶＣＣとオープンコレクタインバータＵ１Ａとの間に挿入された抵抗、Ｒ４は切替制御信号の入力端子ＲＳＴとグランドとの間に接続された抵抗、Ｒ５はリミッタ回路制御信号入力端子ＬＭＴとグランドとの間に接続された抵抗、Ｒ７はｐチャネル電界効果トランジスタＱ５２と低電圧電源４０５との間に接続された抵抗、Ｒ８はｐチャネル電界効果トランジスタＱ５３と低電圧電源４０５との間に挿入された抵抗を示している。
【００７３】
なお、正側に昇圧する構成では、低電圧電源４０５に負側の低電圧電源（−２４Ｖ）を用い、電荷供給スイッチ回路４１１には、ｐチャネル電界効果トランジスタを、電荷放電回路４１２と、リミッタ回路４１３にはｎチャネル電界効果トランジスタを使うことが望ましい。
【００７４】
次に、各制御信号と駆動波形の関係について図３、図６及び図７を用いて説明し、その後に動作について説明する。図７は、電源装置のタイミングチャートである。各制御信号は、図６に示すように、ＶＣＣにより、５Ｖで供給され、オープンコレクタインバータＵ１Ａ、Ｕ１Ｂ、Ｕ１Ｃによって、０〜２４Ｖのパルス信号として各部に供給される。
【００７５】
図７に示す昇圧制御信号ＣＬＫは、昇圧信号を発生させる為の制御されたクロックである。昇圧制御信号ＣＬＫは、コントローラ４０６から不図示のオープンコレクタインバータ（図２．４と同様）を介して図３に示す昇圧信号発生回路４０１Ａに、２４Ｖの信号として供給する。昇圧制御信号が約２ＭＨｚの周波数でオン／オフを繰り返す事により、昇圧信号発生回路４０１Ａは大振幅の信号を昇圧回路４０２に供給し、昇圧された負の電圧が電荷蓄積手段４０３であるコンデンサＣ２に蓄積される。図３において、昇圧制御信号ＣＬＫがハイ（Ｈｉｇｈ）の時、ｎチャネル電界効果トランジスタＱ２１はオフとなるので出力は停止する。
【００７６】
図７に示す切替制御信号ＲＳＴは、電荷供給スイッチ回路４１１と電荷放電回路４１２に共通の制御信号である。前述したように、それぞれｎ型とｐ型の電界効果トランジスタＱ５１、Ｑ５２によって構成されているので、切替制御信号ＲＳＴとして同じ信号を供給しても逆のスイッチング動作をする。
【００７７】
この切替制御信号ＲＳＴがロー（Ｌｏｗ）のとき、電荷供給スイッチ回路４１１はオン（ｏｎ）となり、コンデンサＣ２と負荷４０７を接続して負荷４０７に対して、負の電荷を供給する。このとき電荷放電回路４１２は、オフの状態であり、２４Ｖの低電圧電源４０５とは遮断されている。一方、切替制御信号ＲＳＴがハイ（Ｈｉｇｈ）の時、電荷放電回路４１２は、２４Ｖの低電圧電源４０５と接続状態であり、負荷４０７に蓄積された負の電荷は放電され、負荷４０７における電圧は２４Ｖである。このとき、電荷供給スイッチ回路４１１はオフであり、負荷４０７とコンデンサＣ２を遮断した状態である。このためコンデンサＣ２の電荷は逃げない。波形制御回路４０４は例えば１２ｋＨｚでオン／オフする。負荷４０７に発生する交流信号の元となる。
【００７８】
リミッタ回路制御信号ＬＭＴがハイ（Ｈｉｇｈ）の時にｐチャネル電界効果トランジスタＱ２は、オン（ｏｎ）となり、負荷４０７の電位をツェナーダイオードＤ２で規定される電位に制御する。一方、リミッタ回路制御信号ＬＭＴがロー（Ｌｏｗ）のときは、ｐチャネル電界効果トランジスタＱ２は、オフ（ｏｆｆ）なので、負荷４０７の電位に影響しない。
【００７９】
次に、図６及び図７を用いて、動作について説明する。負荷４０７に負電圧を発生させない時、昇圧制御信号ＣＬＫ、切替制御信号ＲＳＴ、リミッタ回路制御信号ＬＭＴが全てハイ（Ｈｉｇｈ）であり（図７に示す＊１、＊２、＊３）、電荷放電回路４１２がオン（ｏｎ）なので、負荷４０７の電位は低電圧電源に接続されるため、ＶＤＤ＝２４Ｖである（＊４）。昇圧制御信号ＣＬＫが２ＭＨｚのオン／オフとなり（＊５）、コンデンサＣ２に電荷が蓄積される。切替制御信号ＲＳＴは、ハイ（Ｈｉｇｈ）になるので（＊６）、負荷４０７の電位は変わらない。
【００８０】
切替制御信号ＲＳＴがロー（Ｌｏｗ）となると（＊７）、電荷供給スイッチ回路４１１がオン（ｏｎ）となり、負荷４０７とコンデンサＣ２が接続される。同時に電荷放電回路４１２は遮断される。このとき、リミッタ回路制御信号ＬＭＴは、ハイ（Ｈｉｇｈ）のままなっているので（＊８）、負荷４０７の電位は、ツェナーダイオードＤ２で規定される負の電圧を示す（＊９）。リミッタ制御信号ＬＭＴがロー（Ｌｏｗ）となり（＊１０）、切替制御信号ＲＳＴが１２ｋＨｚのオン／オフを始めると（＊１１）、ツェナーダイオードＤ２による電圧制限はなくなり、電荷供給スイッチ４１１、電荷放電回路４１２が交互にオン／オフすることによって、負荷４０７の電位はＶＤＤ＝２４ＶとＶＣＣ＝−１ＫＶ間を１２ｋＨｚで変動する（＊１２）。
【００８１】
リミッタ回路制御信号ＬＭＴがハイ（Ｈｉｇｈ）となり（＊１３）、切替制御信号ＲＳＴがロー（Ｌｏｗ）となると（＊１４）、負荷４０７の電位は、ツェナーダイオードＤ２で規定される負の電圧を示す（＊１５）。リミッタ回路制御信号ＲＳＴがハイ（Ｈｉｇｈ）となると（＊１６）、負荷４０７の電位は再び低電圧電源に接続されるため、ＶＤＤ＝２４Ｖとなる（*１７）。図６は、比較的出力電圧が低く、スイッチング素子の耐圧を超えない場合（現時点では５００Ｖ程度）、の波形制御回路の例である。
【００８２】
なお、本実施の形態では、電子写真方式の画像形成装置における現像器の例をもって説明しているが、帯電器や、圧電素子を駆動する駆動回路にも使用可能である。本実施の形態の特徴は、より高電圧出力の生成が容易な構成である。
【００８３】
（第２の実施の形態）
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態とは、図２に示す波形制御回路４０４のみ異なるため、図１及び図２を参照して説明する。なお、第１の実施の形態と同一の箇所には同一符号を付するものとし、その説明を省略する。本実施の形態では、部品耐圧を超えるのは、電界効果トランジスタがオフの時であるので、その時に、各電界効果トランジスタにかかる電圧をほぼ等分に分圧することを特徴としている。
【００８４】
次に、波形制御回路４０４Ｂについて説明する。図８は、波形制御回路４０４Ｂを説明するための図である。図８は、電界効果トランジスタによって構成された波形制御回路を示している。本実施の波形制御回路では、負側４０７に大電圧を昇圧する構成においては、正側２４Ｖの低電圧電源４０５を用い、電荷供給スイッチ回路４１１Ｂには、ｎチャネル電界効果トランジスタを、電荷放電回路４１２Ｂと、リミッタ回路４１３Ｂには、ｐチャネル電界効果トランジスタを使うことが望ましく、これにより、回路規模を小さく構成できる。
【００８５】
次に、電荷供給スイッチ回路４１１Ｂについて説明する。電荷供給スイッチ回路４１１Ｂは、電荷蓄積手段４０３であるコンデンサＣ２に積まれた約−１ｋＶの電圧を、負荷４０７に対して供給／遮断する事を目的とする。図８に示すように、電荷供給スイッチ回路４１１Ｂは、ｎチャネル電界効果トランジスタＱ６１、Ｑ６２を含んで構成され、電荷蓄積手段４０３とｎチャネル電界効果トランジスタＱ６１のソース（第１端子）を接続し、ｎチャネル電界効果トランジスタＱ６１のドレイン（第２端子）とｎチャネル電界効果トランジスタＱ６２のソース（第１端子）を接続し、ｎチャネル電界効果トランジスタＱ６２のドレイン（第２端子）と負荷４０７を接続し、ｎチャネル電界効果トランジスタＱ６１、Ｑ６２のソース（各第１端子）・ドレイン（各第２端子）間を抵抗Ｒ６９（第１の抵抗）、Ｒ６１０（第２の抵抗）で接続し、入力信号は、ｎチャネル電界効果トランジスタＱ６１、Ｑ６２のゲート（制御端子）間と、ｎチャネル電界効果トランジスタＱ６２のゲート（制御端子）・ドレイン（第２端子）間をコンデンサＣ６３、Ｃ６４により容量接続する。
【００８６】
電荷供給スイッチ回路４１１Ｂをこのような構成にすることにより、各電界効果トランジスタＱ６１、Ｑ６２がオフのとき、スイッチの入出力間（すなわち電界効果トランジスタのソース・ドレイン間）にかかる電圧を分圧することができる。これにより、部品耐圧以上の出力を制御することができる。
【００８７】
また、電荷供給スイッチ回路４１１Ｂへの入力信号は、オープンコレクタインバータＵ１Ｃの出力を２４Ｖにプルアップしたものを、コンデンサＣ１を介して容量接続し、ツェナーダイオードＤ１によって、コンデンサＣ２の電圧マイナスＤ１の逆方向電圧分シフトした交流信号となっている。
【００８８】
この交流信号をｎチャネル電界効果トランジスタＱ６１、Ｑ６２のゲートに供給するが、図８に示すように、コンデンサＣ６３、Ｃ６４を接続する。これにより、ｎチャネル電界効果トランジスタＱ６１、Ｑ６２が同時に、オン／オフ可能になるものの、両方の電界効果型トランジスタがオフ時には片方の電界効果トランジスタＱ６２のソース・ドレイン間に全ての電圧がかかってしまう現象が見られる。そこで、抵抗Ｒ６９、Ｒ６１０に４．７ＭΩ程度の大きな抵抗を用いて分圧すると、二つのｎチャネル電界効果トランジスタＱ６１、Ｑ６２は正常にオン／オフし、かつオフ時に各電界効果トランジスタＱ６１、Ｑ６２のソース・ドレイン間にかかる電圧をほぼ２分する事が出来る。なお、入力側のコンデンサＣ６３、Ｃ６４を接続しない場合には、コンデンサＣ６２側のｎチャネル電界効果トランジスタＱ６１のみが動作し、電界効果トランジスタの耐圧を越えてしまう。
【００８９】
図８に示す電荷供給スイッチ回路４１２Ｂでは、出力電圧がスイッチング素子の耐圧を超える場合であり、図中は各２個のスイッチング素子（ＦＥＴ）を使用して、約１ｋＶの耐圧を確保している。尚、同様の方法で、複数個を使うことによって、更に耐圧を上げる事が可能である。なお、図８では、ｎチャネル電界効果トランジスタを用いて例について説明したが、これに限定されることなく、ｐチャネル電界効果トランジスタ、バイポーラトランジスタを用いることもできる。
【００９０】
次に、電荷放電回路４１２Ｂについて説明する。電荷放電回路４１２Ｂは、負荷４０７に積まれた負の電荷を、＋２４Ｖの低電圧電源４０５ラインに放電する事を目的とする。この電荷放電回路４１２Ｂには、ｐチャネル電界効果トランジスタＱ６３、Ｑ６４を用いる。負荷４０７とｐチャネル電界効果トランジスタＱ６３のドレイン（第１端子）を接続し、ｐチャネル電界効果トランジスタＱ６３のソース（第２端子）とｐチャネル電界効果トランジスタＱ６４のドレイン（第１端子）を接続し、ｐチャネル電界効果トランジスタＱ６４のソース（第２端子）を２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ｂの出力を２４Ｖにプルアップしたものである。また、ｐチャネル電界効果トランジスタＱ６３のゲート（制御端子）には、ダイオードＤ６３、Ｄ６４、Ｄ６５を接続する。このように、ｐチャネル電界効果トランジスタＱ６３、Ｑ６４のゲート間にダイオードＤ６３、Ｄ６４、Ｄ６５を接続することによって、オフ動作に時間差を持たせることにより、ダイオードＤ６３、Ｄ６４、Ｄ６５を２４Ｖの低電源電圧４０５の接続側から順にオフにする事ができる。なお、ダイオードＤ６３、Ｄ６４、Ｄ６５は整流素子であって、遅延手段に対応する。
【００９１】
次に、リミッタ回路４１３Ｂについて説明する。リミッタ回路４１３Ｂは、負荷に発生する電圧を所定の電圧値に制御する。このリミッタ回路４１３ｂには、ｐチャネル電界効果トランジスタＱ６５を用い、ｐチャネル電界効果トランジスタＱ６５のソースを２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ａの出力を２４Ｖにプルアップしたものである。また、ｐチャネル電界効果トランジスタＱ６５のドレインを抵抗Ｒ１１を介してツェナーダイオードＤ２のカソードに接続する。このツェナーダイオードＤ１のアノードは負荷４０７に接続する。
【００９２】
また、図８において、４０２は昇圧回路、４０１は昇圧信号発生回路、Ｄ６はツェナーダイオード、ＶＣＣは電源電圧、ＲＳＴは切替制御信号の入力端子、ＬＭＴはリミッタ回路制御信号入力端子、Ｒ１は低電圧電源４０５とコンデンサＣ１との間に挿入された抵抗、Ｒ２はＶＣＣとオープンコレクタインバータＵ１Ｂとの間に挿入された抵抗、Ｒ３はＶＣＣとオープンコレクタインバータＵ１Ａとの間に挿入された抵抗、Ｒ４は切替制御信号の入力端子ＲＳＴとグランドとの間に接続された抵抗、Ｒ５はリミッタ回路制御信号入力端子ＬＭＴとグランドとの間に接続された抵抗、Ｒ７はｐチャネル電界効果トランジスタＱ６４と低電圧電源４０５との間に接続された抵抗、Ｒ８はｐチャネル電界効果トランジスタＱ６５と低電圧電源４０５との間に挿入された抵抗を示している。
【００９３】
次に、第２の実施の形態に係る電荷放電回路の動作について説明する。図９は、第２の実施の形態に係る電荷放電回路の動作を説明するための図である。図９（ａ）は、電荷放電回路４１２Ｂの構成を省略して示したものである。また、図９（ｂ）は（ａ）に示す２つの矢印の位置でのＧＮＤからの電位を示すものである。ここで、問題となるのは、ｐチャネル電界効果トランジスタＱ６３、Ｑ６４がオフの時に、ソース・ドレイン間に２４Ｖ−（−１ｋＶ）＝約１ｋＶの電圧差が生じる事である。
【００９４】
図９（ａ）示すｐチャネル電界効果トランジスタＱ６３、Ｑ６４がオンの時における矢印位置▲１▼▲２▼の電位は、図９（ｂ）に示す様に２４Ｖである（＊２１）。ｐチャネル電界効果トランジスタＱ６３、Ｑ６４への入力にローが入り、電圧がスレッショルドを超えると、ｐチャネル電界効果トランジスタＱ６４はオフし始め、−１ｋＶに向かって電位が下がり始める（＊２２）。ｐチャネル電界効果トランジスタＱ６３の入力にはダイオードＤ１を経由するので、ダイオードＤ１がオンする時間分、遅延した信号が入力される。
【００９５】
ｐチャネル電界効果トランジスタＱ６３がオフし始め、ある程度オフすると、ｐチャネル電界効果トランジスタＱ６４への経路が遮断されるので、ｐチャネル電界効果トランジスタＱ６４の矢印位置▲１▼の電位は、−１ｋＶに向かう途中の値で一定となり、それ以上の電圧はかからない（＊２３）。ｐチャネル電界効果トランジスタＱ６３が完全にオフになると、矢印位置▲２▼の電位は−１ｋＶとなる（＊２４）。各ｐチャネル電界効果トランジスタＱ６３、Ｑ６４のソース・ドレイン間の電圧は５００Ｖであり、耐圧を超えない。
【００９６】
本実施の形態で示すダイオードＤ６３、Ｄ６４、Ｄ６５では、1つあたりの遅延時間によって、約１７０Ｖの電圧差を設ける事が出来るので、ダイオード３個をシリアルに接続する事で約５００Ｖずつ電圧がかかるように調整する事ができる。なお、本実施の形態では、遅延時間を確保するために、３つのダイオードＤ６３、Ｄ６４、Ｄ６５を用いているが、このダイオードの個数には限定されない。
【００９７】
なお、本実施の形態に係る波形制御回路４０４Ｂでは、負側に昇圧する構成について説明しているが、波形制御回路を、正側に昇圧する構成にする場合には、低電圧電源４０５には、負側の低電圧電源（−２４Ｖ）を用い、電荷供給スイッチ回路４１１Ｂには、ｐチャネル電界効果トランジスタを、電荷放電回路４１２Ｂと、リミッタ回路４１３Ｂには、ｎチャネル電界効果トランジスタを使うことが望ましい。
【００９８】
（第３の実施の形態）
次に、第３の実施の形態に係る電源装置について説明する。第１及び第２の実施の形態では、負側に昇圧する構成について説明しているが、図２で示した波形制御回路を、正側に昇圧する構成にすることもでき、本実施の形態では、このように波形制御回路を正側に昇圧する構成を用いていることを特徴とする。
【００９９】
波形制御回路を負側に昇圧する構成と異なる点は、図２に示す出力波形制御回路４０４と、昇圧回路４０２のダイオードの向きと、低電圧電源４０５の極性である。すなわち、図２に示す出力波形制御回路４０４の電荷放電回路４１２とリミッタ回路４１３には、ｎチャネル電界効果トランジスタを用いる。電荷供給スイッチ回路４１１には、ｐチャネル電界効果トランジスタを用いる。もちろんnとpでは入力信号が異なるので、所望のタイミングでオン／オフするように信号の極性を変更する必要がある。
【０１００】
また、図２に示す低電圧電源４０５には−２４Ｖの低電圧電源を用い、これにより、約１ｋＶと−２４Ｖ間で電圧を変更する事が出来る。例えば、図８に対応する波形制御回路４０４の電荷供給スイッチ回路４１１を以下のように構成することともできる。電荷供給スイッチ回路４１１は、第１のｐチャネル電界効果トランジスタと、第２のｐチャネル電界効果トランジスタを含んで構成され、電荷蓄積手段４０３と第１のｐチャネル電界効果トランジスタのソースを接続し、第１のｐチャネル電界効果トランジスタのドレインと第２のｐチャネル電界効果トランジスタのソースを接続し、第２のｐチャネル電界効果トランジスタのドレインと４０７負荷を接続し、第１及び第２のｐチャネル電界効果トランジスタのソース・ドレイン間を抵抗で接続し、入力信号は、第１及び第２のｐチャネル電界効果トランジスタのゲート間と、第２のｐチャネル電界効果トランジスタのゲート・ドレイン間を容量接続する。
【０１０１】
電荷供給スイッチ回路４１１をこのような構成にすることにより、各電界効果トランジスタがオフのとき、スイッチの入出力間（すなわち電界効果トランジスタのソース・ドレイン間）にかかる電圧を分圧することができる。これにより、部品耐圧以上の出力を制御することができる。
【０１０２】
尚、低電圧電源は昇圧信号発生回路４０１でも使用しているので、別途電源を用意するようにしても良いし、昇圧信号発生回路４０１に使用する電界効果トランジスタのタイプを変更することにより、電源の極性が変わっても同じ出力を得る事は容易である。
【０１０３】
（第４の実施の形態）
次に、第４の実施の形態に係る電源装置について説明する。第１から第３の実施の形態に係る電源装置では、図２に示す波形制御回路に電界効果トランジスタを用いた実施の形態について説明したが、本実施の形態では、波形制御回路にバイポーラトランジスタを用いたものである。
【０１０４】
図１０は、バイポーラトランジスタによって構成された波形生成回路を示している。電荷供給スイッチ回路４１１Ｃ、電荷放電回路４１２Ｃ、リミッタ回路４１３Ｃは、いずれもバイポーラトランジスタを含んで構成されている。基本的な回路構成及び動作シーケンスは第１から第３の実施形態で説明した電界効果トランジスタの場合と同じであるが、バイポーラトランジスタは、コレクタ・エミッタ間に漏れ電流を持つため、電界効果トランジスタより性能が出難い。
【０１０５】
４０４Ｃは波形制御回路を示している。この波形制御回路４０４Ｃは、電荷供給スイッチ回路４１１Ｃと、電荷放電回路４１２Ｃと、リミッタ回路４１３Ｃとを備える。まず、電荷供給スイッチ回路４１１Ｃについて説明する。電荷供給スイッチ回路４１１は、電荷蓄積手段４０３であるコンデンサＣ２と負荷４０７の間に接続され、コンデンサＣ２に積まれた約−１ｋＶの電圧を負荷４０７に対して供給・遮断をするためのものである。
【０１０６】
図１０に示すように、電荷供給スイッチ回路４１１Ｃは、ｎｐｎトランジスタＱ７１を含んで構成され、電荷蓄積手段４０３とｎｐｎトランジスタＱ７１のコレクタを接続し、ｎｐｎトランジスタ７１のエミッタと負荷４０７を接続し、入力信号は、ｎｐｎトランジスタＱ７１のゲートに入力される。また、入力信号はオープンコレクタインバータＵ１Ｃの出力を２４Ｖにプルアップしたものを、コンデンサＣ１を介して容量接続し、ツェナーダイオードＤ１によって、コンデンサＣ２の電圧マイナスＤ１の逆方向電圧分シフトした交流信号となっている。電荷供給スイッチ回路４１１Ｃは、この構成により、負荷４０７は負の電圧を供給する。
【０１０７】
次に、電荷放電回路４１２Ｃについて説明する。電荷放電回路４１２Ｃは、負荷４０７と２４Ｖの低電圧電源４０５間に接続され、負荷４０７に蓄積した電荷を２４Ｖに対して放電、または遮断する。この電荷放電回路４１２Ｃには、ｐｎｐトランジスタＱ７２を用い、ｐｎｐトランジスタＱ７２のエミッタを２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ｂの出力を２４Ｖにプルアップしたものを用いている。また、ｐｎｐトランジスタＱ３２のコレクタは、抵抗Ｒ１２を介して負荷４０７に接続される。電荷放電回路４１２Ｃはこの構成により、負荷４０７は負の電荷を放出し、２４Ｖの電位を示す。
【０１０８】
次に、リミッタ回路４１３Ｃについて説明する。リミッタ回路４１３Ｃは、負荷４０７と２４Ｖの低電圧電源４０５間に接続され、負荷４０７に接続されたツェナーダイオードＤ２の片側を２４Ｖに対して、接続・遮断する。リミッタ回路４１３Ｃは、負荷４０７に発生する電圧を所定の電圧値に制御する。このリミッタ回路４１３Ｃには、ｐｎｐトランジスタＱ７３を用い、ｐｎｐトランジスタＱ７３エミッタを２４Ｖの低電圧電源４０５に接続する。入力信号は、オープンコレクタインバータＵ１Ａの出力を２４Ｖにプルアップしたものである。また、ｐｎｐトランジスタＱ７３のコレクタは、抵抗Ｒ１１を介してツェナーダイオードＤ２のカソードに接続する。このツェナーダイオードＤ２のアノードは負荷４０７に接続する。
【０１０９】
リミッタ回路４１３Ｃは、この構成により、負荷４０７はツェナーダイオードＤ２によって規定される負の電位を示す。この電位は交流信号の平均電圧となるように、あらかじめツェナーダイオードＤ２の値を選定することが好ましい。
【０１１０】
また、図１０において、４０２は昇圧回路、４０１は昇圧信号発生回路、Ｄ６はツェナーダイオード、ＶＣＣは電源電圧、ＲＳＴは切替制御信号の入力端子、ＬＭＴはリミッタ回路制御信号入力端子、Ｒ１は低電圧電源４０５とコンデンサＣ１との間に挿入された抵抗、Ｒ２はＶＣＣとオープンコレクタインバータＵ１Ｂとの間に挿入された抵抗、Ｒ３はＶＣＣとオープンコレクタインバータＵ１Ａとの間に挿入された抵抗、Ｒ４は切替制御信号の入力端子ＲＳＴとグランドとの間に接続された抵抗、Ｒ５はリミッタ回路制御信号入力端子ＬＭＴとグランドとの間に接続された抵抗、Ｒ７はｐｎｐトランジスタＱ７２と低電圧電源４０５との間に接続された抵抗、Ｒ８はｐｎｐトランジスタＱ７３と低電圧電源４０５との間に挿入された抵抗を示している。
【０１１１】
次に、図１０で示した電荷放電回路４１２Ｃの別の回路例について説明する。図１１は、図１０で示した電荷放電回路４１２Ｃの別の回路例を示しており、ｐｎｐ型のバイポーラトランジスタを複数個使いて耐圧向上させた例である。電荷放電回路４１２Ｄは、ｐｎｐトランジスタＱ８１と、ｐｎｐトランジスタＱ８２とを含んで構成され、負荷４０７とｐｎｐトランジスタＱ８１のコレクタを接続し、ｐｎｐトランジスタＱ８１のエミッタとｐｎｐトランジスタＱ８２のコレクタを接続し、ｐｎｐトランジスタＱ８１、Ｑ８２のコレクタ・エミッタ間を抵抗Ｒ８３、Ｒ８４で接続し、ダイオードＤ８１のアノードをｐｎｐトランジスタＱ８１のベースに接続し、ダイオードＤ１のカソードを抵抗Ｒ２を介してｐｎｐトランジスタＱ８２のベースに接続する。なお、ダイオードＤ８１は、整流素子であって、第２の遅延手段に対応する。上記構成により、ダイオードＤ８１のオン時間のディレイを利用してｐｎｐトランジスタＱ８１のオン時間を調整して、トランジスタＱ８１、Ｑ８２の耐圧を超えないようにすることができる。
【０１１２】
なお、図１１に示す電荷放電回路４１２Ｄにおいて、ｐｎｐトランジスタＱ８１、Ｑ８２の各コレクタ・エミッタ間に接続するコンデンサＣ８１、Ｃ８２は必ずしも必要ではない。
【０１１３】
次に、図１１で説明した電荷放電回路４１２Ｄとは別の電荷放電回路の例について、図１２を用いて説明する。図１１で説明した電荷放電回路４１２Ｄでは、ｐｎｐ型のパイポーラトランジスタＱ８１、Ｑ８２を用いた例について説明したが、図１２に示す電荷放電回路４１２Ｅでは、ｎｐｎ型のバイポーラトランジスタを複数個使いて耐圧向上させた例を示している。
【０１１４】
図１２に示すように、電荷放電回路４１２Ｅは、ｎｐｎトランジスタＱ９１と、ｎｐｎトランジスタＱ９２と、ダイオードＤ９１とを含んで構成され、負荷４０７とｎｐｎトランジスタＱ９１のコレクタを接続し、ｎｐｎトランジスタＱ９１のエミッタとｎｐｎトランジスタＱ９２のコレクタを接続し、ｎｐｎトランジスタＱ９１、Ｑ９２のコレクタ・エミッタ間を抵抗Ｒ９３、Ｒ９４で接続し、前記ダイオードＤ９１のカソードをｎｐｎトランジスタＱ９１のベースに接続し、ダイオードＤ９１のアノードを抵抗Ｒ９２を介してｎｐｎトランジスタＱ９２のベースに接続する。なお、ダイオードＤ９１は、整流素子であって、第２の遅延手段に対応する。この構成により、ダイオードＤ９１のオン時間のディレイを利用してｎｐｎトランジスタＱ９１のオン時間を調整して、トランジスタＱ９１、Ｑ９２の耐圧を超えないようにすることができる。
【０１１５】
なお、本実施の形態では、図１２に示すように、ｎｐｎトランジスタＱ９１、Ｑ９２の各コレクタ・エミッタ間にコンデンサＣ９２、Ｃ９３を接続して構成しているが、このコンデンサＣ９２、Ｃ９３は必ずしも必要ではない。
【０１１６】
上記各実施の形態で説明した電源装置は、例えば、電子写真方式の画像形成装置において感光体上にトナー像を現像する現像器、感光体を帯電する帯電器、クリーナー等にバイアス電圧等の高電圧を供給する為の電源装置に用いることができる。また、画像形成装置に用いる場合には、この画像形成装置は、画像形成部と、これに電源を供給する電源装置とを有し、該電源装置に上記各実施の形態で説明した電源装置を用いる。
【０１１７】
以上、本発明の一実施の形態を説明した。本発明は上記実施の形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。
【０１１８】
【発明の効果】
上記説明したように、本発明によれば、負荷の容量が大きい場合でも、トランスを用いることなく、負荷で発生させる電圧値を高くできる電源装置及び画像形成装置を得ることができる。
【図面の簡単な説明】
【図１】 第１の実施の形態に係る電源回路の概略構成図を説明するための図である。
【図２】 波形制御回路を説明するための図である。
【図３】 昇圧信号発生回路と昇圧回路の回路の一例を示す図である。
【図４】 スイッチング素子としてｎチャネル電界効果トランジスタを用いた場合の構成例を示す図である。
【図５】 スイッチング素子としてｐチャネル電界効果トランジスタを用いた場合の構成例を示す図である。
【図６】 電界効果トランジスタによって構成された波形制御回路を示す図である。
【図７】 電源装置のタイミングチャートを示す図である。
【図８】 波形制御回路４０４Ｂを説明するための図である。
【図９】 第２の実施の形態に係る電荷放電回路の動作を説明するための図である。
【図１０】 バイポーラトランジスタによって構成された波形生成回路を示す図である。
【図１１】 電荷放電回路の別の回路例を示す図である。
【図１２】 電荷放電回路の更に別の回路例を示す図である。
【図１３】 電子写真方式の画像形成装置における現像装置とその電源装置の従来例を示す図である。
【図１４】 電子写真方式の画像形成装置における現像装置とその電源装置の別の従来例を示す図である。
【図１５】 スイッチングによる高圧矩形は交流電圧発生回路の従来例を示す図である。
【図１６】 トランスレス電源回路の他の従来例を示す図である。
【符号の説明】
４００ 電源回路 ４０１ 昇圧信号発生回路
４０２ 昇圧回路 ４０３ 電荷蓄積回路
４０４ 波形制御回路 ４０５ 低電圧電源
４０６ コントローラ ４０７ コンピュータ
４１１ 電荷供給スイッチ ４１２ 電荷放電回路
４１３ リミッタ回路
Claims (20)
- 容量性の負荷を駆動する電源装置において、
電荷を蓄積するための電荷蓄積手段と、
外部から供給された制御信号に基づいて、前記電荷蓄積手段と前記負荷との経路を接続している場合に、前記電荷蓄積手段に蓄積された電荷を負荷に供給し、前記電荷蓄積手段と前記負荷との経路を遮断している場合に、前記負荷に蓄積された電荷を放電する第１の回路部とを有し、
前記第１の回路部は、前記電荷蓄積手段と、前記負荷との経路を接続する第１のスイッチング回路部を有し、
前記第１のスイッチング回路部は、第１のトランジスタと、第２のトランジスタとを有し、
前記第１のトランジスタの第１端子と前記電荷蓄積手段とを接続し、前記第１のトランジスタの第２端子と前記第２のトランジスタの第１端子とを接続し、前記第２のトランジスタの第２端子と前記負荷とを接続し、前記第１及び第２のトランジスタの各制御端子間を容量接続し、前記第２のトランジスタの制御端子と前記第２のトランジスタの前記第２端子との間を容量接続することを特徴とする電源装置。 - 前記第１のスイッチング回路部は更に、前記第１のトランジスタの前記第１端子と前記第２端子との間を接続する第１の抵抗と、前記第２のトランジスタの前記第１端子と前記第２端子との間を接続する第２の抵抗とを有することを特徴とする請求項１記載の電源装置。
- 前記第１のスイッチング回路部は、前記蓄積手段に蓄積される電荷が負電圧である場合に、前記第１のトランジスタと前記第２のトランジスタにｎチャネル電界効果トランジスタ又はｎｐｎトランジスタを用いることを特徴とする請求項１又は２記載の電源装置。
- 前記第１のスイッチング回路部は、前記蓄積手段により蓄積される電荷が正電圧である場合に、前記第１のトランジスタと前記第２のトランジスタにｐチャネル電界効果トランジスタ又はｐｎｐトランジスタを用いることを特徴とする請求項１又は２記載の電源装置。
- 前記第１の回路部は更に、前記負荷と、前記負荷に蓄積された電荷を放電する電圧直流電源との経路を接続する第２のスイッチング回路部を有することを特徴とする請求項１から４のいずれか一項記載の電源装置。
- 前記第２のスイッチング回路部は、第３のトランジスタと、第４のトランジスタと、該第３のトランジスタのオン時間を遅延させる遅延手段とを有し、
前記第３のトランジスタの第１端子と前記負荷とを接続し、前記第３のトランジスタの第２端子と前記第４のトランジスタの第１端子とを接続し、前記第４のトランジスタの第２の端子と前記直流電源とを接続し、前記第３のトランジスタの制御端子に前記遅延手段を接続することを特徴とする請求項５記載の電源装置。 - 前記第２のスイッチング回路部は更に、前記第３のトランジスタの前記第１端子と前記第２端子との間を接続する第３の抵抗と、前記第４のトランジスタの前記第１端子と前記第２端子との間を接続する第４の抵抗とを有することを特徴とする請求項６記載の電源装置。
- 前記遅延手段は、複数の整流素子をシリアルに接続したことを特徴とする請求項６又は７記載の電源装置。
- 前記第２のスイッチング回路部は、前記電荷蓄積手段に蓄積される電荷が負電圧である場合に、前記第３のトランジスタと前記第４のトランジスタとにｐチャネル電界効果トランジスタ又はｐｎｐトランジスタを用いることを特徴とする請求項６から８のいずれか一項記載の電源装置。
- 前記第２のスイッチング回路部は、前記電荷蓄積手段に蓄積される電荷が正電圧である場合に、前記第３のトランジスタと前記第４のトランジスタとにｎチャネル電界効果トランジスタ又はｎｐｎトランジスタを用いることを特徴とする請求項６から８のいずれか一項記載の記載の電源装置。
- 前記第１の回路部は更に、負荷に発生する電圧を所定の電圧値に制御するリミッタ回路を有することを特徴とする請求項１から１０のいずれか一項記載の電源装置。
- 前記リミッタ回路は、電荷蓄積手段に蓄積される電荷が正電圧である場合に、回路内に含まれるスイッチング素子に、ｎチャネル電界効果トランジスタ又はｎｐｎトランジスタを用いることを特徴とする請求項１１記載の電源装置。
- 前記リミッタ回路は、前記電荷蓄積手段に蓄積される電荷が負電圧である場合に、回路に含まれるスイッチング素子に、ｐチャネル電界効果トランジスタ又はｐｎｐトランジスタを用いることを特徴とする請求項１１記載の電源装置。
- 前記電源装置は更に、交流入力信号に従って電荷を蓄積して昇圧電圧を出力する昇圧回路と、該昇圧回路に交流入力信号を供給する昇圧信号発生回路とを有することを特徴とする請求項１から１３のいずれか一項記載の電源装置。
- 前記昇圧信号発生回路は、インダクタンス素子と容量性素子とを有する共振回路を有することを特徴とする請求項１４記載の電源装置。
- 前記昇圧信号発生回路は、直列共振回路と並列共振回路との少なくとも１つを有することを特徴とする請求項１４または１５記載の電源装置。
- 前記昇圧信号発生回路は、並列共振回路と、
前記並列共振回路ととも並列共振回路部を構成するスイッチング素子と、
一端が前記並列共振回路部に接続され、第１のインダクタンス素子と第１の容量性素子とを含む直列共振回路部と、
前記第１のインダクタンス素子と前記第１の容量性素子との接続部に容量性の負荷への出力を取り出す出力端と、を有することを特徴とする請求項１４または１５記載の電源装置。 - 前記並列共振回路部は、第２のインダクタンス素子と第２の容量性素子とを含み、前記第２の容量性素子と前記第スイッチング素子の出力容量との合成容量と、前記第２のインダクタンス素子のインダクタンスにより形成されることを特徴とする請求項１７記載の電源装置。
- 前記直列共振回路部は、前記第１の容量性素子と前記負荷の有する容量との合成容量と、前記第１のインダクタンス素子のインダクタンスにより形成されることを特徴とする請求項１７記載の電源装置。
- 画像形成部と、これに電源を供給する電源装置とを有し、該電源装置は、請求項１から１９のいずれか一項に記載の電源装置であることを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367283A JP4366929B2 (ja) | 2002-12-18 | 2002-12-18 | 電源装置及びこれを用いた画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367283A JP4366929B2 (ja) | 2002-12-18 | 2002-12-18 | 電源装置及びこれを用いた画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004201416A JP2004201416A (ja) | 2004-07-15 |
| JP4366929B2 true JP4366929B2 (ja) | 2009-11-18 |
Family
ID=32764236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367283A Expired - Fee Related JP4366929B2 (ja) | 2002-12-18 | 2002-12-18 | 電源装置及びこれを用いた画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4366929B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5961944B2 (ja) * | 2011-08-18 | 2016-08-03 | サンケン電気株式会社 | ゲート駆動回路 |
-
2002
- 2002-12-18 JP JP2002367283A patent/JP4366929B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004201416A (ja) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3937831B2 (ja) | 電源装置及びこれを用いた画像形成装置 | |
| CN1527468B (zh) | 电源电路 | |
| US8994411B2 (en) | System and method for bootstrapping a switch driver | |
| US7813048B2 (en) | Inductorless electroactive lens driver and system | |
| US20120133397A1 (en) | System and Method for Driving a Switch | |
| US8310281B2 (en) | System and method for driving a cascode switch | |
| CN112865529A (zh) | 为供电系统中驱动电路提供供电电压的电路和方法 | |
| JP2018153016A (ja) | スイッチング電源及び画像形成装置 | |
| JP4366929B2 (ja) | 電源装置及びこれを用いた画像形成装置 | |
| JPH09191638A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2019193559A (ja) | 昇圧型ｌｅｄドライバ用の出力電圧範囲を倍化する負電荷ポンプ | |
| JP3579677B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP3100797B2 (ja) | 電源装置 | |
| JP4345294B2 (ja) | 電源装置及び画像形成装置 | |
| JP2007037377A (ja) | スイッチング電源のチャージポンプ回路 | |
| CN109757124A (zh) | 多电平谐振dc-dc转换器 | |
| US20220181976A1 (en) | Power supply apparatus and image forming apparatus | |
| JP6536588B2 (ja) | 送電装置及び電力伝送システム | |
| JP7353809B2 (ja) | 電源装置及び画像形成装置 | |
| KR100547106B1 (ko) | 고압전원장치 | |
| JP3602079B2 (ja) | スイッチング電源回路 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JP2004357495A (ja) | スイッチング電源回路及び該スイッチング電源回路に用いられる制御方法 | |
| JP2004222394A (ja) | 昇圧回路 | |
| JP3240970B2 (ja) | トランジスタ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |