JP4366892B2

JP4366892B2 - Manufacturing method of MIM capacitor

Info

Publication number: JP4366892B2
Application number: JP2001240867A
Authority: JP
Inventors: 顕徳濱田; 英文中田; 秀彦佐々木; 和広吉田; 浩史木下
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2001-08-08
Filing date: 2001-08-08
Publication date: 2009-11-18
Anticipated expiration: 2021-08-08
Also published as: JP2003060041A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成するＭＩＭキャパシタの製造方法に関するものである。
【０００２】
【従来の技術】
ＧａＡｓ基板などの半導体基板上に形成するＭＭＩＣ（Microwave Monolithic Integrated Circuit）などの高周波用半導体装置では、整合回路用やＤＣカット用のキャパシタ素子を多く使用している。これらのキャパシタ素子は、一般にＭＩＭキャパシタなどで形成している。
【０００３】
図３に、従来のＭＩＭキャパシタの断面図を示す。
【０００４】
図３において、ＭＩＭキャパシタ３０は、半導体基板１上に下部電極２を形成し、その上に誘電体膜３を形成し、さらに、その上に上部電極４を形成することで構成している。
【０００５】
ここで、ＭＭＩＣの小型化のためにＭＩＭキャパシタ３０を小型にすることが要望されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のＭＩＭキャパシタ３０では、誘電体膜３を薄くして単位面積あたりの容量を大きくすることでＭＩＭキャパシタ３０を小型化すると、逆にそのＭＩＭキャパシタ３０の耐圧が小さくなるという問題があった。
【０００７】
その原因としては、図３の断面図に示すように、ＭＩＭキャパシタ３０の誘電体膜３がその形成される工程に起因してピンホール５やフレークなどの微小なごみ６による欠陥部分を有し、この結果耐圧の低下およびばらつきが発生することがあげられる。このために、スクリーニング選別が不可欠であった。特に、誘電体膜３の厚みが１００μｍ以下になると市場から要求される耐圧に達しないＭＩＭキャパシタ３０が急増し、ＭＩＭキャパシタ３０の耐圧不良によるＭＭＩＣの不良率が急増する原因となっていた。
【０００８】
また、このときＭＭＩＣの全面にわたって誘電体膜３が薄くなるため、ＭＭＩＣ内のＭＩＭキャパシタ３０以外の素子部分が薄い誘電体膜３でしか保護されなくなり、ＭＭＩＣの耐湿性などの耐環境性能が落ちるという問題があった。
【０００９】
本発明のＭＩＭキャパシタの製造方法は、上述の問題を鑑みてなされたものであり、誘電体膜３の欠陥部分を除去または修復するとともに、ＭＭＩＣの耐環境性能を向上させることができるＭＩＭキャパシタの製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明のＭＩＭキャパシタの製造方法は、基板の上面の一部領域に下部電極を形成する工程と、前記下部電極が形成された前記基板上に誘電体膜を形成する工程と、ドライエッチングにより前記下部電極に対向する部分の前記誘電体膜を凹状となるように所定の厚さ除去する工程と、前記下部電極に対向するように前記誘電体膜の上に上部電極を形成する工程とを含むことを特徴とする。
【００１１】
また、本発明のＭＩＭキャパシタの製造方法は、前記誘電体膜を窒化シリコン、酸化シリコン、および酸化窒化シリコンの中から選択された材料で形成することを特徴とする。
【００１２】
このように本発明においては、誘電体膜の欠陥部分を除去または修復するとともに、ＭＭＩＣの耐環境性能を向上させることができるＭＩＭキャパシタの製造方法を提供する。
【００１３】
【発明の実施の形態】
図１（ａ）ないし（ｄ）に、本発明の実施例であるＭＩＭキャパシタの製造方法を説明する図を示す。図１（ａ）ないし（ｄ）において、図３と同一もしくは同等の部分には同じ記号を符す。
【００１４】
図１（ａ）に示すように、半導体基板１の上面の一部領域に、フォトリソグラフィーにより形成したレジストマスクによる金属蒸着とリフトオフを用いて、下部電極２を形成する。ここで、下部電極２の電極材料は、Ｔｉ、Ｗ、ＷＳｉ、ＷＳｉＮ、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｇｅなどの金属を用いる。なお、下部電極２は半導体基板１の上面全体に金属膜を形成し、フォトリソグラフィー、エッチングにより形成してもよい。また、下部電極２は積層で構成してもよい。
【００１５】
次に、図１（ｂ）に示すように、プラズマＣＶＤ装置を用いて、下部電極２が形成された基板１上に窒化シリコンからなる誘電体膜３を例えば２４０ｎｍの厚さに形成する。ここで、誘電体膜３の材料に酸化シリコンや酸化窒化シリコンを用いてもよい。
【００１６】
次に、誘電体膜３の上にフォトレジストを形成し、フォトリソグラフィーにより下部電極２に対向する誘電体膜３の部分だけを開口する。これをマスクとして、図１（ｃ）に示すように、誘電体膜３をドライエッチングすることにより誘電体膜３の厚さを例えば１５０ｎｍだけを除去し、誘電体膜３に凹部７を形成する。
【００１７】
このとき、ドライエッチングには、通常の平行平板型ＲＩＥ装置を用いるが、ナローギャップＲＩＥやプラズマソースにＥＣＲ，ＩＣＰなどの機構を有する装置を用いてもよい。エッチングガスとしては、一般的に誘電体膜のエッチングガスとして使用しているＣＦ_X（フルオロカーボン系ガス）や、ＣＨＦ₃、ＳＦ₆等とＨ₂またはＯ₂の混合ガスを使用する。このとき、不活性ガスのイオンが加速されて誘電体膜３に衝突することによってエッチングが行われる。
【００１８】
次に、図１（ｄ）に示すように、ドライエッチングされて形成された誘電体膜３の凹部７の部分に、フォトリソグラフィーにより形成したレジストマスクによる金属蒸着とリフトオフを用いて、上部電極４を形成し、ＭＩＭキャパシタ１０を形成する。上部電極４の電極材料は、下部電極２と同じようにＴｉ、Ｗ、ＷＳｉ、ＷＳｉＮ、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｇｅなどの金属を用いる。なお、上部電極４は誘電体膜３の上全体に金属膜を形成し、フォトリソグラフィー、エッチングにより形成してもよい。また、下部電極２は積層で構成してもよい。
【００１９】
図２（ａ）および（ｂ）に、誘電体膜３を窒化シリコンで形成したときの、本発明のＭＩＭキャパシタ１０の初期耐圧および従来のＭＩＭキャパシタ３０の初期耐圧を示した特性図を示す。
【００２０】
図２（ｂ）に示すように、従来のＭＩＭキャパシタ３０の初期耐圧において、任意にサンプリングされたｎ＝２８２個のサンプルの初期耐圧が、低い耐圧から高い耐圧まで分布している。ここで、初期耐圧が１１０Ｖ以上のものはＭＩＭキャパシタ３０の誘電体膜３にほとんど欠陥がないため経時的に耐圧が劣化することはない。しかし、初期耐圧が１１０Ｖ未満のものは誘電体膜３の中にピンホール５やフレークなどの微小なごみ６による欠陥部分があり、耐圧不良のＭＩＭキャパシタ３０や経時的に耐圧が劣化する恐れがあるＭＩＭキャパシタ３０である。
【００２１】
それに対して、図２（ａ）に示すように、本実施例のＭＩＭキャパシタ１０の初期耐圧において、任意にサンプリングされたｎ＝２８２個のサンプルの初期耐圧が、１１０Ｖ未満のものは一つも分布していない。これは、ＭＩＭキャパシタ１０の誘電体膜３をドライエッチングすることにより、欠陥部分のない誘電体膜３が形成されたことによることを示している。
【００２２】
このように、誘電体膜３の中にピンホール５やフレークなどの微小なごみ６による欠陥部分がある場合、誘電体膜３をドライエッチングすることによって、誘電体膜３とともに欠陥部分を除去することができる。さらに欠陥部分が残る場合に、ドライエッチングの再デポジション効果によって誘電体膜３の欠陥部分を修復、平坦化することができる。また、フレークなどの鋭利な部分を重点的にドライエッチングし、平坦化することができる。これにより、誘電体膜３の中に欠陥部分がなくなり、ＭＩＭキャパシタ１０の耐圧の向上と均一性が得られ、また、経時的にも耐圧が劣化することがないＭＩＭキャパシタ１０を作製することができる。
【００２３】
また、この実施例の方法によれば、ＭＩＭキャパシタ１０を形成しない部分の誘電体膜３を、ＭＩＭキャパシタ１０を形成する部分の誘電体膜３より厚く形成することになる。これにより、ＭＭＩＣ内の素子としてＭＩＭキャパシタ１０を形成する場合、ＭＭＩＣ内のＭＩＭキャパシタ１０以外の素子部分を十分厚い保護膜である誘電体膜３で保護することができる。このため、この方法でＭＩＭキャパシタ１０を形成する場合には、ＭＭＩＣの耐湿性などの耐環境性能を、図３の従来例の方法でＭＩＭキャパシタ３０を形成する場合よりも向上させることができる。
【００２４】
【発明の効果】
本発明によれば、誘電体膜の中に欠陥部分がある場合、誘電体膜をドライエッチングすることにより、誘電体膜の欠陥部分を除去または修復することができる。これにより、ＭＩＭキャパシタの耐圧の向上と均一性が得られ、また、経時的にも耐圧が劣化することがないＭＩＭキャパシタを作製することができる。このためＭＩＭキャパシタの誘電体膜の欠陥による不良率を低減することができる。
【００２５】
さらに、半導体装置内のＭＩＭキャパシタ以外の素子部分を十分厚い誘電体膜で保護することができるため、耐湿性などの耐環境性能が向上した半導体装置を作製することができる。
【図面の簡単な説明】
【図１】本発明の実施例であるＭＩＭキャパシタの製造方法を説明する図である。
【図２】本発明のＭＩＭキャパシタの初期耐圧および従来のＭＩＭキャパシタの初期耐圧を示す特性図である。
【図３】従来のＭＩＭキャパシタを示す断面図である。
【符号の説明】
１…基板
２…下部電極
３…誘電体膜
４…上部電極
５…ピンホール
６…フレークなどの微小なごみ
７…誘電体膜の凹部
１０、３０…ＭＩＭキャパシタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing an MIM capacitor formed on a semiconductor substrate.
[0002]
[Prior art]
A high frequency semiconductor device such as an MMIC (Microwave Monolithic Integrated Circuit) formed on a semiconductor substrate such as a GaAs substrate uses many capacitor elements for matching circuits and DC cuts. These capacitor elements are generally formed of MIM capacitors or the like.
[0003]
FIG. 3 shows a cross-sectional view of a conventional MIM capacitor.
[0004]
In FIG. 3, the MIM capacitor 30 is configured by forming a lower electrode 2 on a semiconductor substrate 1, forming a dielectric film 3 thereon, and further forming an upper electrode 4 thereon.
[0005]
Here, there is a demand for downsizing the MIM capacitor 30 in order to reduce the size of the MMIC.
[0006]
[Problems to be solved by the invention]
However, the conventional MIM capacitor 30 has a problem that if the MIM capacitor 30 is downsized by thinning the dielectric film 3 and increasing the capacitance per unit area, the withstand voltage of the MIM capacitor 30 is reduced. It was.
[0007]
As the cause, as shown in the cross-sectional view of FIG. 3, the dielectric film 3 of the MIM capacitor 30 has a defect portion due to minute dust 6 such as pinholes 5 and flakes due to the process of forming the dielectric film 3. As a result, a decrease in pressure resistance and variations occur. For this reason, screening screening was indispensable. In particular, when the thickness of the dielectric film 3 is 100 μm or less, the number of MIM capacitors 30 that do not reach the withstand voltage required by the market increases rapidly, which causes the MMIC failure rate to increase rapidly due to the breakdown voltage failure of the MIM capacitor 30.
[0008]
At this time, since the dielectric film 3 is thin over the entire surface of the MMIC, the element portions other than the MIM capacitor 30 in the MMIC can be protected only by the thin dielectric film 3, and the environmental resistance performance such as moisture resistance of the MMIC is lowered. There was a problem.
[0009]
The manufacturing method of the MIM capacitor of the present invention has been made in view of the above-mentioned problems, and it is possible to remove or repair a defective portion of the dielectric film 3 and improve the environmental resistance performance of the MMIC. The object is to provide a manufacturing method.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing an MIM capacitor according to the present invention includes a step of forming a lower electrode in a partial region of an upper surface of a substrate, and a dielectric film is formed on the substrate on which the lower electrode is formed. a step of, removing a predetermined thickness so that the dielectric layer parts component you face the lower electrode and the concave by dry etching on the dielectric layer to face the lower electrode And a step of forming an upper electrode.
[0011]
In the MIM capacitor manufacturing method of the present invention, the dielectric film is formed of a material selected from silicon nitride, silicon oxide, and silicon oxynitride.
[0012]
As described above, the present invention provides a method for manufacturing an MIM capacitor capable of removing or repairing a defective portion of a dielectric film and improving the environmental resistance performance of the MMIC.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
1A to 1D are views for explaining a method of manufacturing an MIM capacitor that is an embodiment of the present invention. 1 (a) to 1 (d), the same symbols are used for the same or equivalent parts as in FIG.
[0014]
As shown in FIG. 1A, the lower electrode 2 is formed in a partial region of the upper surface of the semiconductor substrate 1 by metal deposition and lift-off using a resist mask formed by photolithography. Here, metals such as Ti, W, WSi, WSiN, Pt, Au, Ni, Al, and Ge are used as the electrode material of the lower electrode 2. The lower electrode 2 may be formed by forming a metal film on the entire upper surface of the semiconductor substrate 1 and then performing photolithography or etching. Further, the lower electrode 2 may be formed of a laminate.
[0015]
Next, as shown in FIG. 1B, a dielectric film 3 made of silicon nitride is formed to a thickness of 240 nm, for example, on the substrate 1 on which the lower electrode 2 is formed, using a plasma CVD apparatus. Here, silicon oxide or silicon oxynitride may be used as the material of the dielectric film 3.
[0016]
Next, a photoresist is formed on the dielectric film 3, and only the portion of the dielectric film 3 facing the lower electrode 2 is opened by photolithography. Using this as a mask, as shown in FIG. 1C, the dielectric film 3 is dry-etched to remove only 150 nm of the thickness of the dielectric film 3, and a recess 7 is formed in the dielectric film 3. .
[0017]
At this time, a normal parallel plate RIE apparatus is used for dry etching, but an apparatus having a mechanism such as ECR or ICP in a narrow gap RIE or plasma source may be used. As the etching gas, CF _x (fluorocarbon-based gas), which is generally used as an etching gas for dielectric films, or a mixed gas of CHF ₃ , SF _6, etc. and H ₂ or O ₂ is used. At this time, the etching is performed by the ions of the inert gas being accelerated and colliding with the dielectric film 3.
[0018]
Next, as shown in FIG. 1D, the upper electrode 4 is formed by using metal evaporation and lift-off with a resist mask formed by photolithography on the concave portion 7 of the dielectric film 3 formed by dry etching. And the MIM capacitor 10 is formed. As with the lower electrode 2, the upper electrode 4 is made of a metal such as Ti, W, WSi, WSiN, Pt, Au, Ni, Al, and Ge. The upper electrode 4 may be formed by forming a metal film on the entire dielectric film 3 and then performing photolithography or etching. Further, the lower electrode 2 may be formed of a laminate.
[0019]
2A and 2B are characteristic diagrams showing the initial breakdown voltage of the MIM capacitor 10 of the present invention and the initial breakdown voltage of the conventional MIM capacitor 30 when the dielectric film 3 is formed of silicon nitride.
[0020]
As shown in FIG. 2B, in the initial withstand voltage of the conventional MIM capacitor 30, the initial withstand voltage of arbitrarily sampled n = 282 samples is distributed from a low withstand voltage to a high withstand voltage. Here, when the initial withstand voltage is 110 V or more, the dielectric film 3 of the MIM capacitor 30 has almost no defect, so that the withstand voltage does not deteriorate with time. However, when the initial withstand voltage is less than 110 V, there is a defect portion due to minute dust 6 such as pinholes 5 and flakes in the dielectric film 3, and there is a risk that the withstand voltage will deteriorate over time due to the MIM capacitor 30 with poor withstand voltage. This is the MIM capacitor 30.
[0021]
On the other hand, as shown in FIG. 2 (a), in the initial breakdown voltage of the MIM capacitor 10 of the present embodiment, n = 282 arbitrarily sampled samples whose initial breakdown voltages are less than 110V are distributed. Not done. This indicates that the dielectric film 3 having no defect portion is formed by dry etching the dielectric film 3 of the MIM capacitor 10.
[0022]
As described above, when there is a defective portion due to minute dust 6 such as pinholes 5 and flakes in the dielectric film 3, the defective portion is removed together with the dielectric film 3 by dry etching the dielectric film 3. Can do. Further, when a defective portion remains, the defective portion of the dielectric film 3 can be repaired and planarized by the redeposition effect of dry etching. In addition, sharp portions such as flakes can be dry-etched with a focus on flattening. As a result, there is no defect in the dielectric film 3, an improvement and uniformity of the withstand voltage of the MIM capacitor 10 can be obtained, and the MIM capacitor 10 in which the withstand voltage does not deteriorate over time can be manufactured. it can.
[0023]
Further, according to the method of this embodiment, the portion of the dielectric film 3 where the MIM capacitor 10 is not formed is formed thicker than the portion of the dielectric film 3 where the MIM capacitor 10 is formed. Thereby, when the MIM capacitor 10 is formed as an element in the MMIC, the element part other than the MIM capacitor 10 in the MMIC can be protected by the dielectric film 3 which is a sufficiently thick protective film. Therefore, when the MIM capacitor 10 is formed by this method, the environmental resistance performance such as the moisture resistance of the MMIC can be improved as compared with the case where the MIM capacitor 30 is formed by the conventional method of FIG.
[0024]
【The invention's effect】
According to the present invention, when there is a defective portion in the dielectric film, the defective portion of the dielectric film can be removed or repaired by dry etching the dielectric film. Thereby, the improvement and uniformity of the withstand voltage of the MIM capacitor can be obtained, and an MIM capacitor in which the withstand voltage does not deteriorate with time can be manufactured. For this reason, the defect rate due to the defect of the dielectric film of the MIM capacitor can be reduced.
[0025]
Furthermore, since element portions other than the MIM capacitor in the semiconductor device can be protected by a sufficiently thick dielectric film, a semiconductor device with improved environmental resistance such as moisture resistance can be manufactured.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a method for manufacturing an MIM capacitor that is an embodiment of the present invention.
FIG. 2 is a characteristic diagram showing an initial withstand voltage of the MIM capacitor of the present invention and an initial withstand voltage of a conventional MIM capacitor.
FIG. 3 is a cross-sectional view showing a conventional MIM capacitor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Board | substrate 2 ... Lower electrode 3 ... Dielectric film 4 ... Upper electrode 5 ... Pinhole 6 ... Minute dusts, such as flakes 7 ... Concave part 10, 30 of dielectric film ... MIM capacitor

Claims

Forming a lower electrode on a portion of the upper surface of the substrate, forming a dielectric film on the substrate on which the lower electrode is formed, the parts content you face the lower electrode by dry etching An MIM capacitor comprising: a step of removing a predetermined thickness so that the dielectric film becomes concave; and a step of forming an upper electrode on the dielectric film so as to face the lower electrode. Production method.

2. The method of manufacturing an MIM capacitor according to claim 1, wherein the dielectric film is formed of a material selected from silicon nitride, silicon oxide, and silicon oxynitride.