JP4365460B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP4365460B2 JP4365460B2 JP20024698A JP20024698A JP4365460B2 JP 4365460 B2 JP4365460 B2 JP 4365460B2 JP 20024698 A JP20024698 A JP 20024698A JP 20024698 A JP20024698 A JP 20024698A JP 4365460 B2 JP4365460 B2 JP 4365460B2
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- pixel signal
- sub
- image
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、例えば、電子スチールカメラやビデオカメラ等の画素信号を読み出し可能な撮像素子を有する撮像装置、より詳しくは露光時間を電気的に制御するいわゆる電子シャッタ機能を有する撮像装置に関するものである。
【0002】
【従来の技術】
このような撮像装置として、例えば、特開平64−46379号公報には、撮像素子への電荷の蓄積を終了させて、蓄積された信号電荷を読み出すための読み出しパルスを所定のタイミングで発生させ、この読み出しパルスに対して、撮像素子に蓄積された電荷を基板に掃き出して、露光すなわち電荷の蓄積を開始するための掃き出しパルスを、高速シャッタ領域では垂直ブランキング期間内の任意の時期に発生させるようにし、垂直ブランキング期間から外れる低速シャッタ領域では任意の水平ブランキング期間内で発生させるようにしたものが提案されている。
【0003】
【発明が解決しようとする課題】
上述した従来の撮像装置においては、高速シャッタ領域では、垂直ブランキング期間内で掃き出しパルスの発生タイミングを可変として、シャッタ速度を連続的に可変できるようにしているので、読み出しパルスの発生時点において信号電荷が適正蓄積レベルに達するように、その露光時間を正確に制御でき、したがって高い露出精度を確保することができる。
【0004】
しかしながら、掃き出しパルスの発生タイミングが垂直ブランキング期間から外れる低速シャッタ領域では、掃き出しパルスを任意の水平ブランキング期間内で固定的に発生させるようにしているため、シャッタ速度を一水平同期信号、すなわち1水平ライン(1H)の時間単位でしか可変できない。このため、実際の露光時間に、最大で1H分の誤差が生じることになり、露出精度が低下するという問題がある。なお、この露出時間の誤差に基づく適正蓄積レベルからの信号電荷の過不足を、後段の増幅器のゲインを調整して補正することも考えられるが、増幅器のゲイン調整は、一般にリニアリティが悪いため、正確に補正することができないと共に、S/Nがゲインによって変化してしまうという問題がある。また、垂直ブランキング期間以外にて掃き出し動作を行う場合は、画素信号の読み出しも並行して行なわれるため、掃き出しパルスのタイミングを決めるカウンタのカウントノイズや掃き出し動作による撮像素子の基板の電位変動によるノイズによって、画素信号が影響を受ける場合がある。
【0005】
この発明は、このような従来の問題点に着目してなされたもので、電子シャッタを高精度で制御でき、常に高い露出精度を確保できるとともに、電荷蓄積の開始に基づくノイズの影響を低減できるよう適切に構成した撮像装置を提供することを目的とするものである。
【0006】
【課題を解決するための手段】
上記目的を達成するため、請求項1に係る撮像装置の発明は、
電荷蓄積領域を有し、画素信号を読み出し可能な撮像素子と、
前記電荷蓄積領域に蓄積された信号電荷を、前記撮像素子の基板に掃き出すことにより、前記撮像素子の電荷蓄積を開始させるとともに、前記撮像素子の電荷蓄積の開始時刻を、垂直ブランキング期間以外で、かつ水平ブランキング期間以外の時刻に実行するように制御する蓄積制御手段と、
前記撮像素子より画素信号を読み出す読み出し手段と、
前記蓄積制御手段により前記撮像素子の電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出される画素信号に関して、前記撮像素子の画素領域内の位置情報を記憶する記憶手段と、
前記記憶手段に記憶された前記位置情報に基づいて、前記電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出された画素信号を補正する補正手段と、
前記蓄積制御手段により前記撮像素子の電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出された画素信号に関して、画像の画質への影響度を判定する判定手段と、
を具備し、
前記補正手段は、前記判定手段により影響度が高いと判定されると、当該画素信号の補正を実行することを特徴とするものである。
【0007】
請求項1に係る発明の好適一実施形態においては、前記補正手段は、前記記憶手段に記憶された前記位置情報に基づいて、補正すべき画素信号をその周辺に位置する画素信号に基づいて補正することを特徴とするものである。
【0012】
【発明の実施の形態】
以下、図面を参照して、この発明の実施形態について説明する。図1は、この発明に係る撮像装置の一実施形態の構成を示すブロック図である。この撮像装置は、基本的には静止画を撮像して記録することを主目的としたもので、レンズおよび絞り17を介して入射した被写体像を電気信号に変換するCCD1と、このCCD1の出力からリセット雑音等を除去するための相関二重サンプリング回路(CDS)2と、このCDS2の出力のゲインを調節するゲインコントロールアンプ(AMP)3と、このAMP3の出力信号をデジタル信号に変換するアナログデジタル変換器(A/D)4と、デジタル信号に変換された画像信号に各種の処理を施すプロセス処理回路5と、CCD1を駆動するための各種の駆動パルスを出力すると共に、CDS2でのサンプルホールド用のパルスを出力し、さらにA/D4でA/D変換を行うためのタイミングパルスを出力するタイミングジェネレータ(TG)6と、このTG6と後述するCPU8との同期をとるための信号を発生するシグナルジェネレータ(SG)7と、CCD1の読み出し制御手段を構成すると共に、撮像装置全体についてタイミング等を含む各種の制御を行う例えばマイクロコンピュータからなるCPU8と、プロセス処理回路5から出力されるCCD1の画素データや、後述する記録媒体16から圧縮伸長回路15を経て供給される画像データを蓄積するメモリを構成するDRAM9と、レンズおよび絞り17によるオートフォーカスを制御するためのオートフォーカス回路(AF)10と、CCD1に結像される被写体像の測光を行うための自動露出制御回路(AE)11と、ホワイトバランスを自動的に制御するためのオートホワイトバランス回路(AWB)12と、この撮像装置に内蔵されているモニタである液晶表示装置13と、外部のモニタ等の表示装置に画像信号等を出力するための外部表示用端子14と、DRAM9に蓄積された1フレーム分の画像データを後述する記録媒体16にデータ量を減らして記録するために圧縮し、また該記録媒体16から読み出した圧縮された画像データを伸長する圧縮伸長回路15と、静止画データを記録する記録媒体16とを有する。
【0013】
図2は、図1に示すCCD1の一例の構成を模式的に示すものである。このCCD1は、縦型オーバーフロードレイン構造をもつインターライン形のもので、水平方向および垂直方向に二次元的に配列され、光の入射により電荷の蓄積を行う電荷蓄積領域を構成するフォトダイオード21と、このフォトダイオード21に蓄積された電荷をトランスファーゲート22を介して受け取った後に、垂直方向に順次転送する垂直シフトレジスタ23と、この垂直シフトレジスタ23により転送される電荷を水平方向に順次転送する水平シフトレジスタ24と、この水平シフトレジスタ24の出力信号を増幅して出力する信号検出器25とを有している。
【0014】
図1に示す撮像装置は、全体的には、以下のように動作する。すなわち、記録媒体16に静止画を記録する際には、CCD1から、CDS2、AMP3、A/D4およびプロセス処理回路5を経て出力される画像データを、例えば液晶表示装置13に供給して表示する。これにより、撮影者は、液晶表示装置13を見ながら被写体の構図等を決定することができる。この状態で、レリーズボタン(図示せず)が押されると、プロセス処理回路5からの画像データをDRAM9を介して圧縮伸長回路15で圧縮して静止画として記録媒体16に記録する。
【0015】
また、記録媒体16に記録されている静止画像データを再生する際には、記録媒体16から読み出された圧縮された画像データを圧縮伸長回路15で伸長処理してDRAM9に書き込み、このDRAM9に書き込まれた画像データをプロセス処理回路5を介して液晶表示装置13や、外部表示用端子14を経て外部表示装置に供給して静止画として再生する。
【0016】
ここで、CCD1は、記録媒体16に静止画を記録する場合には、図3に示すように、最初の1ライン目から最終のLラインまで順次走査され、全画素に係る画像信号が読み出される。この読み出しモードは、いわゆるプログレッシブと呼ばれるもので、フル画面エリアについて順次走査を行い、全画素に係る情報を出力するので、静止画として高解像度の画像を得ることができる。
【0017】
また、他の読み出しモードとして、フレームレートを向上させるために、全画素ではなく、画面の中央部、例えば図3において、j+1ライン目からj+kラインまでの連続するkラインの有効エリアのみの蓄積電荷を読み出し、画面上下の1ライン目からjライン目まで、およびj+k+1ライン目から最終Lラインまでの掃き出しエリアの蓄積電荷は高速掃き出しする読み出しモードもある。この読み出しモードで得られる画像データは、AE,AF,AWB等の処理に用いられる。
【0018】
図4は、図1の部分詳細図で、SG7およびCPU8からTG6に供給する信号、およびTG6からCCD1に供給する信号を示している。CPU8は、通信ラインSSTRB,SDCLK,SDATA の三つの信号により、TG6と図5に示すデータ通信フォーマットでデータ通信を行って、TG6の各種の動作モード等を設定する。また、CPU8は、TG6にリセット信号RST およびスタンバイ信号STBYを供給して、TG6を初期化したり、非動作状態に制御する。
【0019】
SG7は、TG6に垂直同期信号VDおよび水平同期信号HDを供給する。また、TG6は、SG7からの垂直同期信号VD,水平同期信号HD、およびCPU8により設定された各種の動作モード等に基づいて、CCD1にサブパルスSUB、トランスファーゲートパルスTGP、垂直シフトレジスタ転送パルスVTを供給して、CCD1の電荷蓄積、電荷読み出し動作を制御する。
【0020】
ここで、サブパルスSUBは、図2に示すCCD1のフォトダイオード21に発生した電荷を基板縦方向に排出するためのパルスで、このサブパルスSUBが出力されている間は電荷の排出が行われるようになっている。また、トランスファーゲートパルスTGPは、フォトダイオード21に蓄積された電荷を垂直シフトレジスタ23に転送するためのタイミングを決めるパルスである。なお、このトランスファーゲートパルスTGPの発生タイミングは、実施形態では、例えば垂直ブランキング期間内の所定の水平ブランキング期間に固定している。また、垂直シフトレジスタ転送パルスVTは、垂直シフトレジスタ23を駆動して電荷を水平シフトレジスタ24側へ転送するためのパルスである。
【0021】
したがって、フォトダイオード21に電荷が蓄積されるのは、サブパルスSUBの発生後からトランスファーゲートパルスTGPの発生までの区間で、この電荷の蓄積時間を制御することで、実効的露光時間を制御するいわゆる電子(素子)シャッタを実現する。
【0022】
この電荷蓄積時間(露光時間)は、図6にフローチャートを示すように、CPU8において、AE回路11で被写体像を測光して得た測光データを読み込んで(ステップS1)、その測光データに基づいて適正露光時間を計算し(ステップS2)、その計算した適正露光時間に対応してTG6にデータを送信して各種の動作モードを設定することにより、トランスファーゲートパルスTGPの発生タイミングに対するサブパルスSUBの発生タイミングを制御する。
【0023】
図7は、この実施形態において、適正露光時間に応じて、CPU8から通信ラインSDATA を経てTG6に送信する送信データ、この実施形態では12ビット(SD11〜SD0 )と、それにより設定されるTG6の各種の動作モードとの関係を示すものである。
【0024】
図7において、シャッタSUB微調設定モードは、水平同期信号HDの立ち下がり時点から、サブパルスSUBの発生時点までの微小露光時間tSUBM(ただし、tSUBMは水平クロック数)を設定して、電荷蓄積の開始時刻を制御するものである。この実施形態では、送信データの下位3ビット(SD2 〜SD0 )に設定データの下位3ビット(D2〜D0)のデータDSUBMを割り当てて送信し、そのデータDSUBMを用いて、tSUBMを
tSUBM=268×DSUBM+α ・・・(1)
により設定する。なお、αは、水平ブランキング期間における水平クロック数よりも、若干多いクロック数で、ここでは、例えば130に設定する。
【0025】
これにより、図8および図9に示すように、水平同期信号HDの立ち下がりから、268水平クロック数を単位とする8通りの微小露光時間のなかから、DSUBMのデータ内容に応じた微小露光時間tSUBMを設定する。なお、図8は、DSUBMのデータ内容と、水平同期信号HDの立ち下がり時点からのサブパルスSUBの立ち下がりおよび立ち上がり時点の水平クロック数との関係を示し、図9は、その各サブパルスSUBと水平同期信号HDとのタイミングチャートを示している。また、ここでは、サブパルスSUBの低レベル区間のパルス幅を、40水平クロック数とし、1H内の水平クロック数は、2145クロック数とする。
【0026】
したがって、このシャッタSUB微調設定モードによって、サブパルスSUBを、水平ブランキング期間以外の時刻で、1Hよりも短い268水平クロック数の時間単位で発生させることができる。
【0027】
また、図6において、シャッタSUB設定モードは、サブパルスSUBの発生タイミングを1H単位で可変とするものである。この実施形態では、シャッタSUB設定データのうち、上位2ビット(D10,D9)のデータDSUBHと、下位9ビット(D8〜D0)のデータDSUBLとを別々の送信データとして送信する。すなわち、上位2ビット(D10,D9)のデータDSUBHは、一つの送信データの下位2ビット(SD1, SD0)に割り当てて送信し、下位9ビット(D8〜D0)のデータDSUBLは、他の送信データの下位7ビット(SD6 〜 SD0)に割り当てて送信する。このようにして、露光時間tSUB (ただし、tSUB は水平同期信号数)を、データDSUBHおよびDSUBLを用いて、
tSUB =DSUBH×29 +DSUBL ・・・(2)
により設定する。
【0028】
したがって、このシャッタSUB設定モードでは、露光時間tSUB を、0〜2047Hの範囲で1H単位で設定することができる。
【0029】
また、シャッタV設定モードは、1フレーム(V)単位で露光時間を制御するものである。この実施形態では、シャッタV設定データのうち、上位7ビット(D11 〜D5)のデータDVHと、下位5ビット(D4〜D0)のデータDVLとを別々の送信データとして送信する。すなわち、上位7ビット(D11 〜D5)のデータDVHは、一つの送信データの下位7ビット(SD6 〜 SD0)に割り当てて送信し、下位5ビット(D4〜D0)のデータDVLは、他の送信データの下位5ビット(SD4 〜 SD0)に割り当てて送信する。このようにして、露光時間tv(ただし、tvはフレーム数)を、データDVHおよびDVLを用いて、
tv=DVH×25 +DVL ・・・(3)
により設定する。
【0030】
したがって、このシャッタV設定モードでは、長時間露光用の露光時間を、0〜4095Vの範囲で1V単位で設定することができる。
【0031】
このようにして、CPU8により、適正露光時間に応じてTG6の各種の動作モードを設定すれば、サブパルスSUBの発生時点からトランスファーゲートパルスTGPの所定の発生時点までの露光時間tR (ただし、tR は水平クロック数)は、1H内の水平クロック数をnとすると、
tR =L・n・tv+n・tSUB −tSUBM ・・・(4)
で表される。したがって、シャッタ速度Tspは、1水平クロックの時間をm secとすると、
Tsp=1/(m・tR ) ・・・(5)
となる。
【0032】
なお、図7には、電子シャッタと協働して露光時間を制御するメカニカルシャッタを有する場合のメカシャッタ駆動時間設定モードと、そのモードを設定するための送信データをも示しているが、ここではその説明を省略する。
【0033】
図10は、この実施形態によるCCD1の動作を示すタイミングチャートで、垂直同期信号VD、水平同期信号HD、垂直シフトレジスタ転送パルスVT、サブパルスSUB、トランスファーゲートパルスTGP、およびCCD1からの読み出し信号であるCCD信号を示している。なお、露光時間tR は、上記(1)式のDSUBMを任意の値とし、(2)式ではDSUBH=0,DSUBL=11とし、(3)式ではDVH=0,DVL=0とした場合の時間としている。
【0034】
この実施形態では、トランスファーゲートパルスTGPの発生タイミングは、例えば垂直ブランキング期間の所定の水平ブランキング期間に同期させ、また、サブパルスSUBは、露光時間tR 以外においては、水平ブランキング期間に同期して発生させ、露光時間tR の開始においては、水平ブランキング期間を外れた1Hのなかで、水平同期信号HDの立ち下がりからの時間tSUBM(水平クロック数)を可変にして発生させるようにして、シャッタ速度を微調整できるようにしたので、露光時間tR (水平クロック数)を、電荷蓄積レベルが適正蓄積レベルとなる時間に正確に制御することができる。
【0035】
したがって、高速シャッタ領域のみならず、低速シャッタ領域においても、露出精度を大幅に向上することができる。
【0036】
ところで、図10に示す場合には、CCD信号のL−4ライン目の出力中にサブパルスSUBが発生するので、そのタイミングを決めるカウンタのカウントノイズやCCD1の基板の電位変動によるノイズによって、CCD信号が影響を受ける場合がある。ここで、ノイズの影響を受ける画素信号は、全画面Lライン中の一ライン(この場合、L−4ライン目)、例えば100万画素CCDにあっては1000ラインの中の一ライン、の中のサブパルスSUBの立ち下がりや立ち上がりに同期する画素を含む多くても数画素程度である。したがって、動画を撮像して液晶表示装置13等に表示する場合には、殆ど目立たず、視覚的には問題とはならないが、この発明の実施形態では、このようなノイズの影響を受けた画素信号をも補正するようにする。
【0037】
このため、この実施形態では、図11に示すフローチャートに従って画素信号の補正処理を行う。図11に示すフローチャートにおいて、AE回路11で被写体像を測光して得た測光データを読み込み(ステップS11)、その測光データに基づいて適正露光時間を計算し(ステップS12)、その計算した適正露光時間に対応してTG6にデータを送信する(ステップS13)までは、図6に示したフローチャートのステップS1〜S3と同じである。
【0038】
この実施形態では、ステップS13の処理後に、読み出すCCD信号に対してサブパルスSUBの影響があるか否かを判別する(ステップS14)。ここで、サブパルスSUBが水平ブランキング期間内に発生する場合、静止画を記録媒体16に記録するための本露光時の場合(この場合、蓄積動作中は、転送路の高速掃き出しを行い、CCD信号は読まない)、およびAE,AF,AWB等の処理を行う読み出しモードで、画面上下の掃き出しエリアの蓄積電荷の掃き出し動作中にサブパルスSUBが発生する場合には、影響なしと判断して、画素信号の補正処理は行わない。
【0039】
これに対し、上記の場合以外は、影響を受けると判別して、その影響を受けるラインを、例えばCPU8内のメモリに格納し(ステップS15)、そのライン情報をプロセス処理回路5、AF回路10,AE回路11,AWB回路12の各ブロックに送信する(ステップS16)。
【0040】
プロセス処理回路5では、CPU8からの影響を受けるライン情報に基づいて、当該ラインのCCD信号を読み取った後に、その画素信号を周辺の画素信号を用いて補正する。例えば、影響を受けるラインが、図12(a)に示すようにL−4ライン目で、CCD1が図12(b)に示すベイヤー配列の色フィルタを有する場合には、L−4ライン目のG0 の画素信号と、周辺のG1,G2,G3,G4 の画素信号の平均値とを比較し、その差が所定値以上で信頼性が低い場合には、その平均値をG0 の画素信号と置き換え、差が所定値未満で信頼性が高い場合にはそのままとする。同様に、R0 の画素信号と、周辺のR1,R2 の画素信号の平均値とを比較して信頼性を判定し、信頼性が低ければ平均値に置き換える。
【0041】
このようにして、静止画の撮影の際には、全画素のCCD信号のうち、ノイズの影響を受けるラインの画素信号は補正してDRAM9に書き込み、その後、圧縮伸長回路15で画像圧縮して記録媒体16に書き込む。
【0042】
また、AF回路10,AE回路11,AWB回路12では、CPU8からの影響を受けるライン情報に基づいて、選択的に上記と同様に画素信号の補正処理を行って、AE,AF,AWBの処理を行う。
【0043】
このように、サブパルスSUBのノイズの影響を受ける画素信号を補正することにより、静止画の撮影やAE,AF,AWBの処理におけるノイズの影響を低減することができる。
【0044】
なお、この発明は、上述した実施形態にのみ限定されるものではなく、幾多の変形または変更が可能である。例えば、上述した実施形態では、サブパルスSUBの設定最小分解能を268水平クロック数としたが、設定データビット数を増やして、さらに分解能を上げるようにしたり、アナログ的に連続可変とすることもできる。また、サブパルスSUBのノイズの影響を受ける画素信号の補正処理は、公知の欠陥画素補正方法により行うこともできる。
【0045】
【発明の効果】
この発明によれば、撮像素子の電荷蓄積の開始時刻を、水平ブランキング期間以外の時刻に制御するようにしたので、その開始時刻を、水平同期信号の間隔よりも短い時間単位で制御することにより、低速シャッタ領域においても、電子シャッタを高精度で制御することができ、常に高い露出精度を確保することができるとともに、電荷蓄積の開始に基づくノイズの影響を受ける画素信号を補正することにより、静止画の撮影やAE,AF,AWBの処理におけるノイズの影響を低減することができるという顕著な効果が得られる。
【図面の簡単な説明】
【図1】この発明に係る撮像装置の一実施形態の構成を示すブロック図である。
【図2】図1に示すCCDの一例の構成を模式的に示す図である。
【図3】静止画を記録する際の読み出しモードを説明するための図である。
【図4】図1の部分詳細図である。
【図5】図4に示すCPUとTGとの間のデータ通信のフォーマットの一例を示す図である。
【図6】図1に示す実施形態による露光時間設定動作を示すフローチャートである。
【図7】図4において、CPUからTGに送信する送信データと、それにより設定されるTGの各種の動作モードとの関係を示す図である。
【図8】図4において、CPUからTGに送信されるシャッタSUB微調設定モードの設定データ内容と、そのデータ内容に対応する水平同期信号の立ち下がり時点からのサブパルスの立ち下がりおよび立ち上がり時点の水平クロック数との関係を示す図である。
【図9】同じく、シャッタSUB微調設定モードで設定されるサブパルスと水平同期信号との関係を示すタイミングチャートである。
【図10】図1に示すCCDの動作を示すタイミングチャートである。
【図11】図1に示す実施形態による画素信号の補正処理を示すフローチャートである。
【図12】図1に示す実施形態による画素信号の補正処理を説明するための図である。
【符号の説明】
1 CCD
2 相関二重サンプリング回路(CDS)
3 ゲインコントロールアンプ(AMP)
4 アナログデジタル変換器(A/D)
5 プロセス処理回路
6 タイミングジェネレータ(TG)
7 シグナルジェネレータ(SG)
8 CPU
9 DRAM
10 オートフォーカス回路(AF)
11 自動露出制御回路(AE)
12 オートホワイトバランス回路(AWB)
13 液晶表示装置
14 外部表示用端子
15 圧縮伸長回路
16 記録媒体
17 レンズおよび絞り
21 フォトダイオード
22 トランスファーゲート
23 垂直シフトレジスタ
24 水平シフトレジスタ
25 信号検出器
Claims (2)
- 電荷蓄積領域を有し、画素信号を読み出し可能な撮像素子と、
前記電荷蓄積領域に蓄積された信号電荷を、前記撮像素子の基板に掃き出すことにより、前記撮像素子の電荷蓄積を開始させるとともに、前記撮像素子の電荷蓄積の開始時刻を、垂直ブランキング期間以外で、かつ水平ブランキング期間以外の時刻に実行するように制御する蓄積制御手段と、
前記撮像素子より画素信号を読み出す読み出し手段と、
前記蓄積制御手段により前記撮像素子の電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出される画素信号に関して、前記撮像素子の画素領域内の位置情報を記憶する記憶手段と、
前記記憶手段に記憶された前記位置情報に基づいて、前記電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出された画素信号を補正する補正手段と、
前記蓄積制御手段により前記撮像素子の電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出された画素信号に関して、画像の画質への影響度を判定する判定手段と、
を具備し、
前記補正手段は、前記判定手段により影響度が高いと判定されると、当該画素信号の補正を実行することを特徴とする撮像装置。 - 前記補正手段は、前記記憶手段に記憶された前記位置情報に基づいて、補正すべき画素信号をその周辺に位置する画素信号に基づいて補正することを特徴とする請求項1に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20024698A JP4365460B2 (ja) | 1998-07-15 | 1998-07-15 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20024698A JP4365460B2 (ja) | 1998-07-15 | 1998-07-15 | 撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000032353A JP2000032353A (ja) | 2000-01-28 |
JP4365460B2 true JP4365460B2 (ja) | 2009-11-18 |
Family
ID=16421221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20024698A Expired - Fee Related JP4365460B2 (ja) | 1998-07-15 | 1998-07-15 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4365460B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006174024A (ja) * | 2004-12-15 | 2006-06-29 | Canon Inc | 固体撮像素子の駆動方法およびそれを用いた固体撮像装置 |
JP5019508B2 (ja) * | 2006-09-12 | 2012-09-05 | 株式会社日立国際電気 | 撮像装置 |
JP5113460B2 (ja) * | 2007-09-06 | 2013-01-09 | キヤノン株式会社 | 撮像システム |
JP5258372B2 (ja) * | 2008-05-08 | 2013-08-07 | キヤノン株式会社 | 撮像装置及びその制御方法 |
-
1998
- 1998-07-15 JP JP20024698A patent/JP4365460B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000032353A (ja) | 2000-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100274413B1 (ko) | 비디오신호 처리장치 | |
JP4622790B2 (ja) | 撮像素子および撮像装置 | |
US6963368B1 (en) | Digital camera and image capturing control apparatus including a delay device | |
JP4616429B2 (ja) | 画像処理装置 | |
JP3893424B2 (ja) | 固体撮像装置および信号読出し方法 | |
US20010055064A1 (en) | Digital still camera | |
JP2001352491A (ja) | 撮像制御装置および撮像制御方法 | |
JP4317117B2 (ja) | 固体撮像装置および撮像方法 | |
JP2000152255A (ja) | 固体撮像装置および信号読出し方法 | |
JP4365460B2 (ja) | 撮像装置 | |
JP2000106678A (ja) | 撮像装置 | |
JP4464006B2 (ja) | 撮像装置および露光方法 | |
JP4094123B2 (ja) | 撮像装置 | |
JP4272095B2 (ja) | 撮像装置 | |
JP4243462B2 (ja) | 固体撮像装置および受光素子の感度対応出力調整方法 | |
JP2001057645A (ja) | 電子カメラ | |
JP4279562B2 (ja) | 固体撮像装置の制御方法 | |
JP3162206B2 (ja) | システムクロック可変形ディジタル電子スチルカメラ | |
JP2000078481A (ja) | 撮像装置 | |
JP4309618B2 (ja) | 固体撮像装置の駆動方法 | |
JP5127510B2 (ja) | 撮像装置、及び撮像装置の制御方法 | |
JP4146186B2 (ja) | 固体撮像装置およびその欠陥補正方法 | |
JP4163546B2 (ja) | ディジタルカメラおよび撮像制御方法 | |
JP3794672B2 (ja) | 固体撮像装置 | |
JP2000013686A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090526 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090526 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090821 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |