JP4355248B2 - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP4355248B2 JP4355248B2 JP2004103309A JP2004103309A JP4355248B2 JP 4355248 B2 JP4355248 B2 JP 4355248B2 JP 2004103309 A JP2004103309 A JP 2004103309A JP 2004103309 A JP2004103309 A JP 2004103309A JP 4355248 B2 JP4355248 B2 JP 4355248B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- cleaning
- conductor
- wiring board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board.
集積回路チップ搭載用のパッケージ基板として、オーガニック配線基板とセラミック配線基板の2種類がある。近年、オーガニック配線基板の分野においては、コア基板上に樹脂絶縁層と導体層とを、一層ずつ作りこんでいくビルドアップ法が主流になっている。ビルドアップ法は、配線のファインピッチ化に有利であるとともに、生産性に優れる。他方、セラミック配線基板にも、高周波特性に優れること、放熱性に優れることなど、オーガニック配線基板に比して優位な点が多くある。 There are two types of package substrates for mounting integrated circuit chips: organic wiring substrates and ceramic wiring substrates. In recent years, in the field of organic wiring substrates, a build-up method in which a resin insulating layer and a conductor layer are formed one by one on a core substrate has become mainstream. The build-up method is advantageous for finer wiring and has excellent productivity. On the other hand, ceramic wiring boards also have many advantages over organic wiring boards, such as excellent high-frequency characteristics and heat dissipation.
昨今は、両者の特徴を生かすことができる構造の配線基板、すなわち、セラミック製のコア基板上に、樹脂絶縁層および導体層をビルドアップ法によって形成した配線基板の開発が進められている(たとえば下記特許文献1)。 In recent years, development of a wiring board having a structure that can make use of the characteristics of both, that is, a wiring board in which a resin insulating layer and a conductor layer are formed on a ceramic core board by a build-up method has been promoted (for example, Patent Document 1) below.
ビルドアップ法では、ビアによって層間の電気接続がなされるのが一般的であり、この方法はセラミック製のコア基板を持つビルドアップ配線基板にも適用される。ビアの形成方法は、レーザ加工による方法が1つの主流である。レーザ加工によってビアを形成すると、ビア内に露出した導体上に樹脂残渣(スミア)が発生するので、アルカリ性過マンガン酸カリ溶液などの処理液や超音波洗浄によって除去することが行なわれる(たとえば下記非特許文献1)。この操作は、デスミア処理と呼ばれる。
ところで、セラミック製のコア基板が持つ表面導体は、AgやW等を含有する金属ペーストを焼成することによって形成される。焼成によって形成された導体は、しばしば微小なボイドを有する。こうしたボイドを有する表面導体をレーザ加工で露出させようとすると、樹脂がボイドに食い込むような形となって、通常のデスミア処理では除去しきれない場合がある。スミアが残ったままになると、ビアの電気接続性に悪影響を及ぼす。 By the way, the surface conductor of the ceramic core substrate is formed by firing a metal paste containing Ag, W, or the like. Conductors formed by firing often have minute voids. If an attempt is made to expose the surface conductor having such voids by laser processing, the resin may bite into the voids and may not be completely removed by normal desmear treatment. If smears remain, the via electrical connectivity will be adversely affected.
本発明の目的は、セラミック製のコア基板を用いたビルドアップ配線基板の製造方法において、コア基板の表面導体上に発生するスミアを、確実に除去することができる方法を提供することにある。 An object of the present invention is to provide a method for reliably removing smear generated on a surface conductor of a core substrate in a method for manufacturing a build-up wiring substrate using a ceramic core substrate.
上記課題を解決するために本発明は、焼成金属によって形成された表面導体を主表面上に有するコア基板上に、樹脂絶縁層と、該樹脂絶縁層に形成されたビアによって表面導体に導通する導体層とを設けた配線基板の製造方法において、表面導体および主表面を覆う形でコア基板上に樹脂絶縁層を形成する樹脂絶縁層形成工程と、表面導体が露出するように樹脂絶縁層にビアを形成するビア形成工程と、ビア内の樹脂残渣を除去するデスミア処理工程と、ビア内を洗浄する洗浄工程とをこの順番で行ない、洗浄工程では、フッ酸を含有する洗浄液でビア内を洗浄した後、さらに、水でビア内を洗浄することを主要な特徴とする。焼成金属は、Agを主体とするものを例示できる。コア基板としては、誘電体としてセラミックを用いたものを示せる。ビア形成工程には、レーザ光でビア穿孔するレーザビアプロセスが好適である。また、「主体とする」とは、質量%で最も多く含有することをいう。 In order to solve the above-described problems, the present invention is conducted on a core substrate having a surface conductor formed of a fired metal on the main surface, and is electrically connected to the surface conductor by a resin insulating layer and vias formed in the resin insulating layer. In a method of manufacturing a wiring board provided with a conductor layer, a resin insulation layer forming step of forming a resin insulation layer on the core substrate so as to cover the surface conductor and the main surface; and a resin insulation layer so that the surface conductor is exposed A via forming step for forming a via, a desmear treatment step for removing a resin residue in the via, and a cleaning step for cleaning the inside of the via are performed in this order. In the cleaning step, the inside of the via is washed with a cleaning solution containing hydrofluoric acid. After cleaning, the main feature is to further clean the inside of the via with water. Examples of the fired metal include those mainly composed of Ag. As the core substrate, one using ceramic as a dielectric can be shown. For the via formation step, a laser via process in which via drilling is performed with laser light is suitable. Further, “mainly” means containing the largest amount by mass%.
上記本発明では、ビア形成工程後のデスミア処理に加え、フッ酸を含む洗浄液でビア内を洗浄し、さらに水でビア内を洗浄する。この手順によれば、まずフッ酸を含む洗浄液を用いた洗浄で、樹脂残渣をいったん除去しやすい状態にしておいてから、そこへ、水を流すこととなる。つまり、単に水で洗浄する方法に比して、除去効率が極めて高い。樹脂残渣を確実に除去できるので、ビアの導通不良等の不具合の発生を防止できる。 In the present invention, in addition to the desmear process after the via formation step, the inside of the via is washed with a cleaning liquid containing hydrofluoric acid, and further, the inside of the via is washed with water. According to this procedure, first, a resin residue is easily removed by cleaning with a cleaning solution containing hydrofluoric acid, and then water is allowed to flow there. That is, the removal efficiency is extremely high as compared with a method of simply washing with water. Since the resin residue can be reliably removed, it is possible to prevent the occurrence of defects such as poor via conduction.
また、コア基板は内層導体とセラミック誘電体層とが積層された構造を有し、セラミック誘電体層がなす主表面上に表面導体が形成されてなり、セラミック誘電体層が低温焼成セラミックにて構成されたものが好適である。低温焼成セラミックによれば、AgやCu等といった良導性金属を用いた同時焼成工程により、コア基板を作製できるという利点がある。 Further, the core substrate has a structure in which an inner layer conductor and a ceramic dielectric layer are laminated, and a surface conductor is formed on a main surface formed by the ceramic dielectric layer, and the ceramic dielectric layer is made of a low-temperature fired ceramic. What was comprised is suitable. According to the low-temperature fired ceramic, there is an advantage that the core substrate can be produced by a simultaneous firing process using a highly conductive metal such as Ag or Cu.
また、水による洗浄は、ビアの底に向けて純水を噴射することにより行なうものとすることができる。純水を用いることにより不純物の付着を極力防止できる。また、ビアの底に向けて純水を噴射することで、樹脂残渣をより効率良く除去できるようになる。 The cleaning with water can be performed by spraying pure water toward the bottom of the via. By using pure water, the adhesion of impurities can be prevented as much as possible. Further, by spraying pure water toward the bottom of the via, the resin residue can be removed more efficiently.
また、上記した洗浄液はさらに硝酸を含むものであることが望ましい。硝フッ酸系の洗浄液を用いれば、ビア底に形成されたボイド等に樹脂残渣が強く食い込んでいるような場合でも、フッ酸がガラス成分を溶解する作用と、硝酸が金属(Ag、Cu)成分を溶解する作用とが相俟って、樹脂残渣を浮き上がらせる効果が高い。 Further, it is desirable that the above-described cleaning liquid further contains nitric acid. Using a nitric hydrofluoric acid-based cleaning solution, even if the resin residue is strongly biting into the void formed at the bottom of the via, hydrofluoric acid dissolves the glass component, and nitric acid is a metal (Ag, Cu) Combined with the action of dissolving the components, the effect of raising the resin residue is high.
また、デスミア処理工程は、樹脂絶縁層を構成する樹脂材料に対してエッチング能を有する非硝フッ酸系の処理液で、ビア内の樹脂残渣を除去する工程とすることができる。そして、洗浄工程では、硝酸とフッ酸の総量が質量換算で水よりも小さくなるように調整された洗浄液を用いるとともに、該洗浄液による洗浄時間が、デスミア処理工程における処理液による処理時間よりも短くなるようにすることが望ましい。ビア内の洗浄工程においては、樹脂残渣のみが除去できることが本来的には望ましい。したがって、硝フッ酸系の洗浄液を用いた洗浄工程は、表面導体のエッチングが緩やかに進行するような条件とするのがよく、そのためには上記のごとく、エッチング能が比較的小さい洗浄液を用いることが適切である。これに加え、デスミア処理工程での処理液を用いた処理時間よりも短くすれば、ビアの底に露出した表面導体が過剰にエッチングされることを防止できる。 Further, the desmear treatment process can be a process of removing the resin residue in the via with a non-nitric hydrofluoric acid treatment liquid having an etching ability with respect to the resin material constituting the resin insulating layer. In the cleaning process, the cleaning liquid adjusted so that the total amount of nitric acid and hydrofluoric acid is smaller than water in terms of mass is used, and the cleaning time with the cleaning liquid is shorter than the processing time with the processing liquid in the desmear processing process. It is desirable to be In the cleaning process in the via, it is inherently desirable that only the resin residue can be removed. Therefore, the cleaning process using a nitric hydrofluoric acid-based cleaning solution should be performed under the condition that the etching of the surface conductor proceeds slowly. For this purpose, as described above, a cleaning solution having a relatively low etching ability should be used. Is appropriate. In addition to this, it is possible to prevent the surface conductor exposed at the bottom of the via from being excessively etched by shortening the processing time using the processing liquid in the desmear processing step.
以下、添付の図面を参照しつつ本発明の実施形態について説明する。
図1は本発明の一実施形態に係る配線基板1の断面構造を模式的に示すものである。配線基板1は、セラミック誘電体層50,51,52と導体層60,61,62,63とが交互に積層された多層構造を有するコア基板2と、該コア基板2の第1主表面CP側において、該コア基板2の上に配置されたビルドアップ配線積層部3とを備えている。ビルドアップ配線積層部3は、ビルドアップ樹脂絶縁層7,9および導体層8,10を備える。
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 schematically shows a cross-sectional structure of a wiring board 1 according to an embodiment of the present invention. The wiring substrate 1 includes a
コア基板2には、導体層60〜63を相互に導通する複数のビア導体4が、セラミック誘電体層50〜52の各々を厚さ方向に貫く形で設けられている。これらビア導体4により、層間の電気的接続がなされている。導体層60〜63は、当該コア基板2の主表面CP,DPに設けられた表面導体63,60と、内層導体61,62とで構成される。コア基板2の第2主表面DP側の表面導体60は、実装用ピン14がロー材16(半田を含む)によりロー付けされ、他の実装基板等との電気的接続のための実装パッドとして利用されている。また、図示するように、コア基板2にはロー材20,20によりチップキャパシタ18等の受動素子が実装されていてもよい。本実施形態では、コア基板2の片面側にのみ樹脂絶縁層および導体層を積層した片面配線板を示すが、コア基板2の両面側に樹脂絶縁層および導体層を積層することも可能である。
The
第1ビルドアップ樹脂絶縁層7は、コア基板2の第1主表面CPを覆うように配置されており、セラミック誘電体層52に接する部分と、表面導体63に接する部分とを持つ。さらにその第1ビルドアップ樹脂絶縁層7の表面には、導体層8がCuメッキにより形成される。該導体層8と、コア基板2の表面導体63とは、ビア34により層間接続がなされている。図1のビア34は、孔内がCuメッキで充填されたフィルドビアを示している。ただし、孔の内壁にのみCuメッキを施したコンフォーマルビアも採用できる。
The first buildup
導体層8の上には、さらに第2ビルドアップ樹脂絶縁層9が設けられている。この第2ビルドアップ樹脂絶縁層9は、第1ビルドアップ樹脂絶縁層7と同じ組成の樹脂組成物で構成できる。第2ビルドアップ樹脂絶縁層9の表面には、さらにCuメッキによる導体層10が形成されている。この導体層10の一部または全部は、金属端子パッドとして利用されている。第2ビルドアップ樹脂絶縁層9の上下に配された導体層8と導体層10とは、第2ビルドアップ樹脂絶縁層9を上下に貫くフィルドビア34により層間接続がなされている。
A second buildup
また、第2ビルドアップ樹脂絶縁層9は、導体層10が露出するように開口が形成されたソルダーレジスト層SR1で被覆されている。ソルダーレジスト層SR1の開口から露出する導体層10には、Ni/Auメッキが施されるとともに、Sn−Pb共晶半田やSn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Sbなど実質的にPbを含有しない半田による半田バンプ11が設けられる。なお、同様のソルダーレジスト層SR2がコア基板2の第2主表面DP側に形成される。
The second buildup
ビルドアップ樹脂絶縁層7,9およびソルダーレジスト層SR1,SR2は、たとえば以下のようにして製造されたものである。すなわち、感光性樹脂組成物ワニスをフィルム化した感光性樹脂フィルムをラミネートし、ビア34に対応したパターンを有する透明マスク(たとえばガラスマスクである)を重ねて露光する。ビア34以外のフィルム部分は、この露光により硬化する一方、ビア34の部分は未硬化のまま残留するので、これを溶剤に溶かして除去すれば、所期のパターンにてビア34を簡単に形成することができる(いわゆるフォトビアプロセス)。また、フォトビアプロセスの代わりにレーザで穿孔するレーザビアプロセスを採用することもできる。
Build-up
ビルドアップ樹脂絶縁層7,9は、液晶ポリマー、ポリイミド系樹脂、エポキシ系樹脂およびフッ素系樹脂のグループから選択される1種の樹脂を主体とする樹脂組成物で構成される。こうした樹脂組成物は、基質となる樹脂に、必要に応じて硬化剤、安定剤などの添加剤、フィラーなどを配合したものである。フィラーには、シリカ粉末やガラス繊維等の無機フィラーを例示できる。フィラーの混入量に応じて、線膨張係数が変化する。ビルドアップ樹脂絶縁層7の線膨張係数がコア基板2に近い場合、該ビルドアップ樹脂絶縁層7は、優れた耐剥離性を備えることとなる。すなわち、半田バンプ11を介して実装される集積回路チップ等からの受熱と放熱とが繰り返されたときに、ビルドアップ樹脂絶縁層7とコア基板2との剥離が生じ難い。なお、上記した樹脂組成物は、感光性および熱硬化性のいずれも採用できる。また、予めフィルム化した樹脂組成物をコア基板2等にラミネートする手法と、液状の樹脂組成物をコア基板2等に塗布する手法との、いずれの手法も採用できる。
The build-up
コア基板2を構成するセラミック誘電体層50〜52としては、アルミナ質セラミック、ムライト質セラミック、窒化アルミニウムセラミック、窒化珪素セラミック、炭化珪素セラミック、ガラスセラミック、低温焼成セラミック等、高周波領域においても誘電損失が小さい材質が本発明に好適に使用される。特に、誘電体基板表面の焼き上げ時の表面平滑性に優れる点において、ガラスとガラス以外のセラミックフィラーとの複合材料(以下、これをガラスセラミックという)や高純度アルミナ質セラミックを使用することが望ましい。
The dielectric layers 50 to 52 constituting the
セラミック誘電体層50〜52は、−55℃以上125℃以下の温度範囲における線膨張係数が、たとえば3ppm/℃以上20ppm/℃以下となるように構成される。コア基板2の導体層60〜63は、セラミック誘電体層50〜52と同時焼成可能な金属で構成される。具体的には、高温での焼成が必要な場合には、W、Moなどの高融点金属が採用される。セラミック誘電体層50〜52が低温焼成セラミック(たとえば焼成温度が1000℃以下のもの)で構成される場合には、Ag、Ag合金(たとえばAg−Pt、Ag−Pd)、Au、Ni、CuおよびCu合金などの良導性金属を採用できる。本実施形態では、AgまたはAg合金を使用している。
Ceramic dielectric layers 50 to 52 are configured such that the linear expansion coefficient in the temperature range of −55 ° C. or more and 125 ° C. or less is, for example, 3 ppm / ° C. or more and 20 ppm / ° C. or less. The conductor layers 60 to 63 of the
以下、配線基板1の製造工程について説明する。
まず、コア基板2を作製する。コア基板2はセラミックグリーンシートを用いて製造される。該セラミックグリーンシートは、公知のドクターブレード法により製造することができる。まず、誘電体セラミックからなる原料セラミック粉末(たとえば、ガラスセラミック粉末の場合、ホウケイ酸ガラス粉末と、アルミナ、BaTiO3等のセラミックフィラー粉末との混合粉末:平均粒径は0.3μm以上1μm以下程度)に溶剤(アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンなど)、結合剤(アクリル系樹脂(たとえば、ポリアクリル酸エステル、ポリメチルメタクリレート)、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、ポリビニルブチラールなど)、可塑剤(ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸エステル、ポリエチレングリコール誘導体、トリクレゾールホスフェートなど)、解膠剤(脂肪酸(グリセリントリオレートなど)、界面活性剤(ベンゼンスルホン酸など)、湿潤剤(アルキルアリルポリエーテルアルコール、ポチエチレングリコールエチルエーテル、ニチルフェニルグリコール、ポリオキシエチレンエステルなど)などの添加剤を配合して混練し、スラリーを作る。このスラリーを、ドクターブレードを用いてPETなどのバックシート上に塗布し、適度に乾燥させることにより、セラミックグリーンシートを得る。
Hereinafter, the manufacturing process of the wiring board 1 will be described.
First, the
次に、ビア導体形成用の金属ペースト(以下、ビア導体用ペーストという)を調製する。使用する金属粉末は、前述した良導性金属とすることができ、平均粒径が2μm以上20μm以下の範囲で調整されたものが好適である。この金属粉末に、ブチルカルビトール等の有機溶剤を、適度な粘度が得られるように配合・調製することによりビア導体用ペーストが得られる。 Next, a metal paste for forming via conductors (hereinafter referred to as via conductor paste) is prepared. The metal powder to be used can be the above-described highly conductive metal, and those having an average particle diameter adjusted in the range of 2 μm to 20 μm are preferable. A via conductor paste can be obtained by blending and preparing an organic solvent such as butyl carbitol in the metal powder so as to obtain an appropriate viscosity.
次に、導体層60〜63の形成に使用する金属ペースト(以下、導体層用ペーストという)を調製する。使用する金属粉末は、ビア導体用ペーストで用いたものと同種類、かつ平均粒径が0.1μm以上3μm以下と小さく調整されたものが好適である。この金属粉末に、平均粒径500nm以下(望ましくは100nm以下、さらに望ましくは50nm以下)の無機化合物粉末を0.5質量%以上30質量%以下の範囲にて配合し、さらに、エチルセルロース等の有機バインダと、ブチルカルビトール等の有機溶剤を、適度な粘度が得られるように配合・調製することにより導体層形成用の金属ペーストが得られる。なお、上記の無機化合物粉末には、セラミックグリーンシートの原料セラミック粉末を使用してもよいし、酸化アルミニウム(Al2O3)、二酸化珪素(SiO2)および酸化チタン(TiO2)の少なくとも1種からなる無機化合物粉末(平均粒径100nm以下、望ましくは50nm以下)を配合して使用してもよい。 Next, a metal paste (hereinafter referred to as a conductor layer paste) used for forming the conductor layers 60 to 63 is prepared. The metal powder to be used is preferably the same type as that used in the via conductor paste and having an average particle size adjusted to be as small as 0.1 μm to 3 μm. To this metal powder, an inorganic compound powder having an average particle size of 500 nm or less (preferably 100 nm or less, more preferably 50 nm or less) is blended in the range of 0.5% by mass or more and 30% by mass or less. A metal paste for forming a conductor layer can be obtained by blending and preparing a binder and an organic solvent such as butyl carbitol so as to obtain an appropriate viscosity. The inorganic compound powder may be a ceramic green sheet raw material ceramic powder, or at least one of aluminum oxide (Al 2 O 3 ), silicon dioxide (SiO 2 ), and titanium oxide (TiO 2 ). You may mix | blend and use the inorganic compound powder (average particle diameter of 100 nm or less, desirably 50 nm or less) which consists of seeds.
上記のようにして作製したセラミックグリーンシートおよび金属ペーストを用い、次のようにしてコア基板2を作製する。図2に示すごとく、予め作製したセラミックグリーンシート25の所定位置にパンチング、レーザ等の手法により貫通孔を形成し、ビア導体用ペーストを充填することで未焼成のビア導体4を形成する。こののち、スクリーン印刷法等の方法により導体層用ペーストを該セラミックグリーンシート25の主表面上に印刷することにより、未焼成の導体層61を形成する。こうしてビア導体4および導体層61の形成が完成すれば、その上に別のセラミックグリーンシート25を重ね、さらにパターン印刷/セラミックグリーンシート積層の工程を繰り返すことにより、未焼成基板20が得られる。これを焼成すれば、コア基板2が得られる。
Using the ceramic green sheet and the metal paste produced as described above, the
上記のようにしてコア基板2を作製したのち、コア基板2の第1主表面CPにシランカップリング剤またはチタネート系カップリング剤を塗布し、樹脂フィルムとの密着性の向上を図る。カップリング剤は、スピンコータを用いてコア基板2の表面に薄く塗布したのち、乾燥させる。こうして表面処理を行なった後、公知のビルドアップ法により、コア基板2の第1主表面CP側に、ビルドアップ配線積層部3を形成する。
After producing the
具体的には、図3に示すごとく、表面導体63および第1主表面CPを覆う形でコア基板2上に、半硬化状態の樹脂フィルム7’をラミネートしたのち、100℃〜200℃の温度で加熱して硬化させる。これにより、ビルドアップ樹脂絶縁層7が形成される(樹脂絶縁層形成工程)。続いて、レーザ加工によりビルドアップ樹脂絶縁層7を掘削して、1層下の導体、すなわちコア基板2の表面導体63が露出するようにビア34を形成する(ビア形成工程)。レーザ加工は、CO2レーザ、エキシマレーザなどのガスレーザや、Nd:YAGレーザなどの固体レーザを使用することができる。ビア形成工程の終了後、ビア34の底部、すなわち表面導体63に付着した樹脂残渣(スミア)を除去するデスミア処理工程を行なう。
Specifically, as shown in FIG. 3, a
デスミア処理の方法は、大別して乾式と湿式に分けられる。乾式は、O2、CF4等のプラズマでスミアを除去する方式である。湿式は、クロム酸浴、濃硫酸浴、過マンガン酸塩浴に配線基板ワークWを浸漬する方式である。好適には、図4の上段に示すごとく、処理が穏やかで、設備費がかからず、対環境性もよいアルカリ性過マンガン酸カリ溶液40に配線基板ワークWを浸漬する方法が採用できる。配線基板ワークWを処理中のアルカリ性過マンガン酸カリ溶液40は、適度に攪拌するとよい。アルカリ性過マンガン酸カリ溶液40は、ビルドアップ樹脂絶縁層7を構成する樹脂材料、たとえばエポキシ樹脂に対してエッチング能を有するので、上記のデスミア処理と、樹脂表面に凹凸を形成する粗面化処理と兼用することができる。一連のデスミア処理工程は、ビルドアップ樹脂絶縁層7を有機溶媒を含む液で膨潤したのち、アルカリ性過マンガン酸カリ溶液40を用いた処理を行ない、アルカリの中和、水洗および乾燥の各操作を経て終了する。
The method of desmear treatment is roughly divided into a dry type and a wet type. The dry method is a method of removing smear with plasma of O 2 , CF 4 or the like. The wet method is a method in which the wiring board workpiece W is immersed in a chromic acid bath, a concentrated sulfuric acid bath, or a permanganate bath. Preferably, as shown in the upper part of FIG. 4, a method of dipping the wiring board workpiece W in an alkaline
さて、上記のごとくデスミア処理を十分行なった場合であっても、ビア34内に露出した表面導体63上の樹脂残渣を除去しきれていない場合がある。というのも、表面導体63は、金属ペーストの焼成によって得られるので、ボイドが発生しやすい。このようなボイドのあるところにレーザ光を照射すると、樹脂がボイドに食い込むような形となって、非常に除去しづらくなる。そこで、本発明においては、以下に説明する洗浄工程を、デスミア処理に続いて行なうことにより、樹脂残渣を確実に除去するようにしている。
Even when the desmear process is sufficiently performed as described above, the resin residue on the
まず、図4の中段に示すごとく、硝フッ酸系の洗浄液42を用いて、配線基板ワークWのビア34内(図3参照)を洗浄する。本実施形態では、洗浄液42に配線基板ワークWを浸漬し、洗浄液42を適度に攪拌することで、ビア34内を洗浄することとしているが、洗浄液42を配線基板ワークWに吹き付ける方法でもよい。硝フッ酸系の洗浄液42は、硝酸、フッ酸および水を含有するものであり、本実施形態では、実質的にそれらよりなるものを示す。
First, as shown in the middle part of FIG. 4, the inside of the via 34 of the wiring board workpiece W (see FIG. 3) is cleaned using a fluoric acid-based
硝フッ酸系の洗浄液42は、硝酸とフッ酸の総量が質量換算で水よりも小さくなるように、その組成を調整することが望ましい。通常、硝酸とフッ酸の混酸といえば強酸性であり、強いエッチング能を有する。ところが本発明では、緩やかなエッチング能を期待するので、水で大きく希釈したものを使用するとよい。たとえば、市販の硝酸(濃度約68%)と、市販のフッ酸(濃度約46〜50%)と、純水とを、1:1:10の割合で混合することにより、好適な洗浄液42を得ることができる。
The composition of the nitric hydrofluoric acid-based
さらに、そのように組成を調整した洗浄液42による洗浄時間が、デスミア処理工程におけるアルカリ性過マンガン酸カリ溶液40による処理時間よりも短くなるようにするとよい。そうすれば、表面導体63が過剰にエッチングされることを防止できる。また、洗浄工程は室温にて行なうこともできるし、室温から数十℃の範囲内で行なうようにしてもよい。
Furthermore, it is preferable that the cleaning time with the cleaning
次に、図4の下段に示すごとく、純水44を配線基板ワークWに向けて噴射する。これにより、デスミア処理工程で除去し切れなかった樹脂残渣が確実に除去される。樹脂残渣の除去容易性が向上する1つの理由は、洗浄液42がボイドに食い込んだ樹脂残渣の周りのガラス成分や金属成分を腐蝕することで、ボイドと樹脂残渣の間に空隙が生じることが挙げられる。つまり、樹脂残渣がやや浮き上がる形になったところへ、水を勢いよく吹き付けるので、効率良く樹脂残渣を除去できるといえる。
Next, as shown in the lower part of FIG. 4,
また、純水44を用いることで、ビア34内にコンタミ等が付着することを防止できるので、より優れたメッキ性を確保するうえで好ましい。純水44の吹き付けは、たとえば市販のウォータジェット装置(たとえばプランジャポンプで水を吐出するように装置したもの)を使用して行なうことができる。ウォータジェット装置による洗浄水の圧力は、本実施形態では50Kgf/cm2としたが、たとえば10Kgf/cm2以上100Kgf/cm2以下に調節することができる。
In addition, the use of
以上のようにして、洗浄工程を行なった後、シアン洗浄処理および乾燥処理を行なう。シアン洗浄処理を行なうことにより、Ag表面の粗面化を行なえば、Cu膜の密着性が向上する。次に、Cuスパッタによりビア34内およびビルドアップ樹脂絶縁層7の表面に薄いCu膜を形成する(Cu膜形成工程)。なお、Cuスパッタの代わりに無電解CuメッキによりCu膜を形成することもできる。その場合においても、ビア34内のスミアが確実に除去されているため、メッキ性は良好である。
After performing the cleaning process as described above, the cyan cleaning process and the drying process are performed. If the Ag surface is roughened by performing the cyan cleaning treatment, the adhesion of the Cu film is improved. Next, a thin Cu film is formed in the via 34 and on the surface of the buildup
Cu膜を形成した後、メッキレジストをパターニングして電解Cuメッキ工程行なったのち、不要部分の下地Cu膜をエッチングで除去し、ビルドアップ樹脂配線部3の導体層8を形成する。さらに、ビルドアップ樹脂絶縁層9および導体層10を設けることにより、ビルドアップ樹脂配線部3が形成される。この後、ソルダーレジスト層SR1,SR2および半田バンプ11の形成、実装用ピン14およびチップキャパシタ18の取り付けを行なうことにより、図1の配線基板1が得られる。
After the Cu film is formed, the plating resist is patterned and an electrolytic Cu plating process is performed. Then, an unnecessary portion of the underlying Cu film is removed by etching, and the
なお、上記の実施形態では、硝フッ酸系の洗浄液42を用いて洗浄工程を行なうようにしたが、該洗浄工程をフッ酸と純水とからなる洗浄液を用いて行なうことも可能である。この場合にも、ビア底に食い込んだ樹脂残渣を浮き上がらせる効果があるから、ウォータジェット洗浄と組み合わせて実施することにより、高い樹脂残渣除去効果を得ることが可能である。フッ酸と純水の混合割合は、たとえば1:5とすることができる。また、残りの工程については、既に説明した硝フッ酸系の洗浄液42の場合と同様とすることができる。
In the above-described embodiment, the cleaning process is performed using the nitric hydrofluoric acid-based
1 配線基板
2 コア基板
7,9 ビルドアップ樹脂絶縁層
8,10 導体層
34 ビア
40 アルカリ性過マンガン酸カリ溶液(処理液)
42 洗浄液
44 純水
50,51,52 セラミック誘電体層
61,62 内層導体
60,63 表面導体
CP 第1主表面
1
42
Claims (5)
前記表面導体および前記主表面を覆う形で前記コア基板上に前記樹脂絶縁層を形成する樹脂絶縁層形成工程と、前記表面導体が露出するように前記樹脂絶縁層に前記ビアを形成するビア形成工程と、前記ビア内の樹脂残渣を除去するデスミア処理工程と、前記ビア内を洗浄する洗浄工程とをこの順番で行ない、
前記洗浄工程では、フッ酸を含有する洗浄液で前記ビア内を洗浄した後、さらに、水で前記ビア内を洗浄することを特徴とする配線基板の製造方法。 Manufacture of a wiring board in which a resin insulating layer and a conductor layer electrically connected to the surface conductor by a via formed in the resin insulating layer are provided on a core substrate having a surface conductor formed of a fired metal on the main surface In the method
A resin insulation layer forming step for forming the resin insulation layer on the core substrate so as to cover the surface conductor and the main surface, and via formation for forming the via in the resin insulation layer so that the surface conductor is exposed Performing a process, a desmear treatment process for removing the resin residue in the via, and a cleaning process for cleaning the inside of the via in this order,
In the cleaning step, after the inside of the via is cleaned with a cleaning liquid containing hydrofluoric acid, the inside of the via is further cleaned with water.
前記洗浄工程では、硝酸とフッ酸の総量が質量換算で水よりも小さくなるように調整された前記洗浄液を用いるとともに、該洗浄液による洗浄時間が、前記デスミア処理工程における前記処理液による処理時間よりも短くなるようにした請求項4記載の配線基板の製造方法。
The desmear treatment step is a step of removing a resin residue in the via with a non-nitric hydrofluoric acid treatment liquid having an etching ability with respect to a resin material constituting the resin insulating layer,
In the cleaning step, the cleaning liquid adjusted so that the total amount of nitric acid and hydrofluoric acid is smaller than water in terms of mass is used, and the cleaning time by the cleaning liquid is longer than the processing time by the processing liquid in the desmear processing step. The method for manufacturing a wiring board according to claim 4, wherein the wiring board is also shortened.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103309A JP4355248B2 (en) | 2004-03-31 | 2004-03-31 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103309A JP4355248B2 (en) | 2004-03-31 | 2004-03-31 | Wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005294323A JP2005294323A (en) | 2005-10-20 |
JP4355248B2 true JP4355248B2 (en) | 2009-10-28 |
Family
ID=35326961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004103309A Expired - Fee Related JP4355248B2 (en) | 2004-03-31 | 2004-03-31 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4355248B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200294A (en) * | 2008-02-22 | 2009-09-03 | Koa Corp | Laminated substrate, and its manufacturing method |
FR2932899B1 (en) * | 2008-06-23 | 2010-07-30 | Commissariat Energie Atomique | METHOD FOR REMOVING THE ETCHING FAULT FROM A METAL LAYER DEPOSITED ON A FLEXIBLE SUPPORT |
CN104202910A (en) * | 2014-09-16 | 2014-12-10 | 四川海英电子科技有限公司 | Hole wall desmear process for fine-line multilayer circuit boards |
-
2004
- 2004-03-31 JP JP2004103309A patent/JP4355248B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005294323A (en) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6889433B1 (en) | Method of manufacturing printed-circuit board | |
TWI309849B (en) | ||
JP4840508B2 (en) | Manufacturing method of resin substrate and component built-in substrate, and resin substrate and component built-in substrate | |
JP6840935B2 (en) | Wiring circuit board manufacturing method | |
JP6672859B2 (en) | Method of manufacturing core substrate for printed circuit board, method of manufacturing printed circuit board, and method of manufacturing semiconductor device | |
JP7212700B2 (en) | CERAMIC-COPPER COMPOSITE, CERAMIC CIRCUIT BOARD, POWER MODULE, AND CERAMIC-COPPER COMPOSITE MANUFACTURING METHOD | |
WO2000035260A1 (en) | Method of manufacturing ceramic substrate | |
JP2010087266A (en) | Composite substrate, and method of manufacturing the same | |
JP3037662B2 (en) | Multilayer wiring board and method of manufacturing the same | |
JP4355248B2 (en) | Wiring board manufacturing method | |
JP2010171275A (en) | Multilayer ceramic board, electronic parts using the same, and manufacturing method of the same | |
JP4530605B2 (en) | Multi-layer wiring board with built-in capacitor element | |
JP2008034860A (en) | Manufacturing method of stacked ceramic electronic component | |
JP2010080866A (en) | Multilayer wiring board and method for manufacturing the same | |
JP4953626B2 (en) | Manufacturing method of ceramic electronic component | |
JP3886791B2 (en) | Manufacturing method of multilayer wiring board | |
JP3823457B2 (en) | Manufacturing method of ceramic wiring board | |
JP3111865B2 (en) | Manufacturing method of ceramic substrate | |
JP4887575B2 (en) | Manufacturing method of high-density multilayer build-up wiring board | |
JP2004055728A (en) | Stacked ceramic electronic component and its manufacturing method | |
JPH07122839A (en) | Manufacture of ceramic wiring board | |
JP3709453B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
JP3792457B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP4936756B2 (en) | Manufacturing method of ceramic capacitor element for built-in multilayer wiring board | |
JP2003017854A (en) | Multilayer interconnection board and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4355248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |