JP4353914B2 - ボンディングプロセスにおける電気性能テストを容易にする為のボンディング配列構造を用いたテスト方法 - Google Patents

ボンディングプロセスにおける電気性能テストを容易にする為のボンディング配列構造を用いたテスト方法 Download PDF

Info

Publication number
JP4353914B2
JP4353914B2 JP2005106521A JP2005106521A JP4353914B2 JP 4353914 B2 JP4353914 B2 JP 4353914B2 JP 2005106521 A JP2005106521 A JP 2005106521A JP 2005106521 A JP2005106521 A JP 2005106521A JP 4353914 B2 JP4353914 B2 JP 4353914B2
Authority
JP
Japan
Prior art keywords
pair
bonding
test
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005106521A
Other languages
English (en)
Other versions
JP2006041473A (ja
Inventor
チェン ウイ−チャン
リー チュン−ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2006041473A publication Critical patent/JP2006041473A/ja
Application granted granted Critical
Publication of JP4353914B2 publication Critical patent/JP4353914B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Liquid Crystal (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、ボンディング配列構造のテスト方法全般に関し、特に、ボンディングプロセスにおける電気性能テストを容易にする為のボンディング配列構造を用いたテスト方法に関する。
本出願は、2004年7月26日に提出された台湾特許出願書No.93122335号の利益を主張するものであり、その内容は、引用により本出願書に組み込まれるものとする。
液晶表示装置は、主にCRT表示装置よりもスペースをとらないという理由から、次第に全表示装置の主流となりつつある。しかしながら、液晶表示装置の製造プロセスは、CRT表示装置の製造プロセスよりも複雑である。この電気製品を製造する間、あらゆる製造工程において高度の技術と注意とを要するというのが、その理由である。ボンディングプロセスは、LCD製造プロセスの重要なプロセスであるとともに、チップオングラスや、フレキシブルプリント回路基板オングラスや、チップオンフレキシブルプリント回路基板や、フレキシブルプリント回路基板オンプリント回路基板等の製造プロセスに応用することができる。例えば、下記特許文献1に、製造プロセスの処理と構成とについての記載がある。従来、ボンディングプロセスのクォリティは、目視検査とボンド部のトレースを検査することとで判定されている。だが、定量分析抜きの、作業者による検査に頼る定性判定は、主観的なものである。通常、定量テストは、製造プロセスの後期の段階、プリント回路基板のボンディングプロセスの後に行われる。従って、電気製品の欠陥は、製造プロセスの後期の段階まで分からないことになる。その結果、プロセス全体が、単なる時間とコストとの浪費に終わることになる。その上、ボンディングプロセスを作業者が検査する為に、プロセスの自動化が果たせない。
米国特許6537854号明細書
以上のことから、本発明の目的は、ボンディングプロセスにおける電気性能テストを容易にする為のボンディング配列構造を用いたテスト方法を提供することにある。ボンディングプロセスの全ての工程において電気的クォリティを定量化することにより、ボンディングプロセスの自動テストが実現され、これによりテストの効率を向上すると共に製造コストを削減することができる。
本発明の1局面において、電気特性をテストする為のボンディング配列構造は、被ボンド要素と、ボンディング要素と、ボンド部と、リード要素とを含む。上記ボンディング要素は、上記被ボンド要素の上に配される。上記リード要素は、第1端部と第2端部とを有する。上記第1端部は、上記ボンド部に連結され、上記第2端部は、上記被ボンド要素の上に配されて第1テスト部を形成している。
本発明の1局面において、ボンディングプロセスにおけるボンディング配列方法が提供される。上記方法は、以下の工程を含む。先ず、被ボンド要素とボンディング要素とを設ける。次に、上記ボンディング要素の上にボンド部を形成する。上記ボンド部は、電気回路を有する。その後、上記ボンド部により、上記被ボンド要素と上記ボンディング要素とを接続する。次に、リード要素の第1端部を上記ボンド部に連結し、上記リード要素の第2端部を、上記被ボンド要素の上に配して第1テスト部を形成する。最後に、上記第1テスト部をテストして、上記ボンド部の抵抗値を決定する。
本発明の、その他の目的、特徴及び利点は、以下の好適且つ非制限的実施形態の詳細な説明から明らかとなろう。以下の説明は、添付図を参照して行う。
図1Aは、参考形態による、ボンディングプロセスにおけるボンディング配列構造を示す平面図である。このボンディング配列構造190は、被ボンド要素と、ボンディング要素と、ボンド部103と、リード要素104とを含む。更にボンディング配列構造190の電気特性をテストする為の電気特性テスト装置110が設けられている。参考形態において、被ボンド要素はガラス基板102であり、ボンディング要素は、駆動集積回路101である。リード要素104は、第1端部105と、第2端部106とを有する。第1端部105は、ボンド部103に接続され、第2端部はガラス基板102の上に配されて第1テスト部107を形成している。第1テスト部107は、リード線でもピンでもよい。ボンド部103は、リード要素104と駆動集積回路101とを接続している。
図1Bは、導線により導通された図1Aのボンド部の横断面図である。ボンド部103は、第1バンプ120と、第2バンプ121と、第1パッド130aと、第2パッド130bと、パッシベーション層131とを有する。第1パッド130aおよび第2パッド130bは、駆動集積回路101の上に設けられた2つのダミーパッドである。駆動集積回路101内に配された導線140により、第1バンプ120と第2バンプ121とは電気回路を形成する。図1Aに示すように、第1テスト部107の上に電気特性テスト装置110を置くと、駆動集積回路101とガラス基板102との間の抵抗値を間接的に定することができる。つまり、ボンド部103の抵抗値を定することができる。
図1Cは、パッドにより導通された図1Aにおけるボンド部の横断面図である。第1パッド130aおよび第2パッド130bはそれぞれ、第1バンプ120および第2バンプ121の下にあって、延長されて導通パッド130となっている。図1Aに示すように、ボンド部103の抵抗値を定する為に、第1プローブ110aと第2プローブ110bとが第1テスト部107の上に置かれる。
図2は、第1実施形態によるテスト方法に関するボンディングプロセスにおけるボンディング配列構造を示す平面図である。参考形態において説明したように、ガラス基板102の上に駆動集積回路101をボンディングして、ボンド部103とリード要素104とを介して第1テスト部107を形成することに加えて、第1実施形態に関するボンディングプロセスは、ガラス基板102にフレキシブルプリント回路基板201をボンディングすることを含む。フレキシブルプリント回路基板201は、第1テスト部107に接続された第2テスト部207を有する。第2テスト部207は、リード線でもピンでもよい。電気特性テスト装置110は、第1テスト部107と第2テスト部207とを介して間接的に、フレキシブルプリント回路基板201とガラス基板102との間の抵抗値を定するために用いられる。図2に示すように、第2テスト部207の上に置かれた電気特性テスト装置110は、駆動集積回路101とフレキシブルプリント回路基板201との間の第1抵抗値を測定する。第1抵抗値から駆動集積回路101とガラス基板102との間の抵抗値を差引いた値が、フレキシブルプリント回路基板201とガラス基板102との間の抵抗値となる。従って、電気特性テスト装置110を順次第1テスト部107と第2テスト部207の上に置くことにより、フレキシブルプリント回路基板201とガラス基板102との間の抵抗値が得られる。
図3は、第2実施形態によるテスト方法に関するボンディングプロセスにおけるボンディング配列構造を示す平面図である。参考形態および第1実施形態に関するボンディングプロセスに比べて、第2実施形態に関するボンディングプロセスの構造は更に、駆動集積回路101とフレキシブルプリント回路基板201とをガラス基板102にボンディングすることに加えて、プリント回路基板をフレキシブルプリント回路基板201にボンディングすることを含む。プリント回路基板301は、第2テスト部207に接続された第3テスト部307を有する。第3テスト部307は、リード線でもピンでもよい。電気特性テスト装置110は、第1テスト部107、第2テスト部207および第3テスト部307の抵抗を測定して、間接的にフレキシブルプリント回路基板201とプリント回路基板301との間の抵抗を定するために用いられる。電気特性テスト装置は、順次第1テスト部107、第2テスト部207、第3テスト部307の上に置かれ、間接的にフレキシブルプリント回路基板201とプリント回路基板301との間の抵抗を定する。第2テスト部207から測定される第1抵抗値は、駆動集積回路101とガラス基板102との間の抵抗値と、フレキシブルプリント回路基板201とガラス基板102との間の抵抗値との合計である。第3テスト部307から測定される第2抵抗値は、駆動集積回路101とガラス基板102との間の抵抗値と、フレキシブルプリント回路基板201とガラス基板102との間の抵抗値と、プリント回路基板301とフレキシブルプリント回路基板201との間の抵抗値の合計である。従って、第1抵抗値を第2抵抗値から差引くと、プリント回路基板301とフレキシブルプリント回路基板201との間の抵抗値が得られる。ガラス基板102とフレキシブルプリント回路基板201との間の抵抗値とフレキシブルプリント回路基板201とプリント回路基板301との間の抵抗値とを第2抵抗値から差引くと、ボンド部103の抵抗値が得られる。ボンド部103は、1対のボンド部103を含み、上記ボンド部103の抵抗値は、ガラス基板102にボンディングされた駆動集積回路101上の1対のボンド部103の一方と他方との間の抵抗値である。第2実施形態においては、ガラス基板102と駆動集積回路101との間の抵抗値と、フレキシブルプリント回路基板201とガラス基板102との間の抵抗値と、フレキシブルプリント回路基板201とプリント回路基板301との間の抵抗値との、3つの異なる抵抗値が得られる。
図4Aは、4点プローブを備えたボンディング配列構造を示す平面図である。4点プローブを備えたボンディング配列構造490は、ガラス基板102と、駆動集積回路101と、リード要素404と、フレキシブルプリント回路基板201と、プリント回路基板301と、4点プローブ410とを含む。ボンド部403は、図4Bに示すように、3つのダミーパッド430a、430b、430cを有する。これら3つのダミーパッドにより、リード要素404は駆動集積回路101に接続される。
図4Bは、導線により導通された図4Aのボンド部を示す横断面図である。ボンド部403は、第1バンプ420と、第2バンプ421と、第3バンプ422と、第1パッド430aと、第2パッド430bと、第3パッド430cと、パッシベーション層431とを有する。導線440を使って第1バンプ420と、第2バンプ421と、第3バンプ422とを導通させることにより、電気回路が形成されている。
図4Cは、導線により導通された図4Aのボンド部を示す横断面図である。第1パッド430aは、第1バンプ420の下側に配され、第2パッド430bは第2バンプ421の下側に配され、第3パッド430cは、第3バンプ422の下側に配されている。図4Aに示すように、第2実施形態で説明した通り、第1テスト部107、第2テスト部207、第3テスト部307の上に順次4点プローブ410を置くことにより、ボンディングプロセスの3つの異なる抵抗値、つまりガラス基板102と駆動集積回路101との間の抵抗値や、フレキシブルプリント回路基板201とプリント回路基板301との間の抵抗値等を測定又は決定することができる。第3実施形態においては、4点プローブ410を備えたボンディング配列構造490を使用する測定は、参考形態や第1実施形態や第2実施形態に関するボンディング配列構造を使用する測定よりも、精度が高い。
ンディングプロセスにおけるボンディング配列のテスト方法を説明する。先ず、被ボンド要素と、被ボンド要素に電気的に接続されたボンディング要素とを含むボンディング配列が用意される。電気回路の一部をなす1対のボンド部103がボディング要素の上に形成されている。1対のボンド部103を介して、被ボンド要素とボンディング要素とが電気的に接続されている。すなわち、1対のリード要素104の一方および他方の第1端部105が、1対のボンド部103の一方および他方それぞれ接続されており1対のリード要素の各第2端部106が、被ボンド要素の上に配されて、1対の第1テスト部107が形成されている。その後、1対の第1テスト部107をテストして、1対のボンド部103の抵抗値を測定する
その後、1対の第2テスト部を有するフレキシブルプリント回路基板を設ける。そして、フレキシブルプリント回路基板を被ボンド要素にボンディングして、1対の第2テスト部の一方および他方と第1テスト部の一方および他方とをそれぞれ接続する。その後、1対の第1テスト部と1対の第2テスト部とを介して間接的に、被ボンド要素とフレキシブルプリント回路基板との間の抵抗値を決定する。
上記の実施形態に開示されるボンディングプロセスにおけるボンディング配列構造及びその方法は、ボンディング要素が被ボンド要素にボンディングされる場所であるボンド部103の抵抗値を測定することにより、電気的クォリティをモニターすることができる。例えばリード間隔を狭くする等の変更が、製品設計に加えられても、このボンディング配列構成及びその方法は、妥当性検査の基準となりうる。時間とコストとを節約する為に、製造プロセスの早期段階に生じた欠陥製品を、異方導電フィルム等の材料のテストという関連製造プロセスに関する電気特性基準に再利用し、テスト用チップの開発コストを削減することができる。更に、本発明によるボンディング配列構造及びその方法は、定量的測定を可能とすることにより、時間の節約と、ボンディングプロセスの自動化と、測定効率の向上とをもたらす。
本発明を例を挙げて好適な実施形態について説明したが、本発明は、これに限定されない。むしろ、種々の変更及び、類似の構成や手順を含むものとし、従って、添付した特許請求項の範囲は、このような変更や類似の構成、手順を全て網羅すべく広義に解釈すべきである。
参考形態によるテスト方法に関するボンディングプロセスにおけるボンディング配列構造を示す平面図である。 導線により導通された図1Aにおけるボンド部の横断面図である。 パッドにより導通された図1Aにおけるボンド部の横断面図である。 1実施形態によるテスト方法に関するボンディングプロセスにおけるボンディング配列構造を示す平面図である。 2実施形態によるテスト方法に関するボンディングプロセスにおけるボンディング配列構造を示す平面図である。 4点プローブを備えたボンディング配列構造を示す平面図である。 導線により導通された図4Aのボンド部を示す横断面図である。 パッドにより導通された図4Aのボンド部を示す横断面図である

Claims (6)

  1. 被ボンド要素と、この被ボンド要素に電気的に接続されたボンディング要素とを含むボンディング配列のテスト方法であって、
    前記ボンディング要素の上に、電気回路の一部をなす1対のボンド部であって、互いに電気的に接続された第1バンプと第2バンプとを備えている1対のボンド部が形成されており、前記被ボンド要素と前記ボンディング要素とは、各々が第1端部および第2端部を有する1対のリード要素を介して接続されており、前記1対のリード要素の一方および他方の前記第1端部が、前記1対のボンド部の一方および他方にそれぞれ接続され、前記1対のリード要素の各第2端部が前記被ボンド要素の上に配されて、1対の第1テスト部が形成されており当該方法が、
    電気特性テスト装置を用いて前記1対の第1テスト部をテストし、前記1対のボンド部の間の抵抗値を決定する工程と、
    1対の第2テスト部を有するフレキシブルプリント回路基板を設ける工程と、
    前記フレキシブルプリント回路基板を前記被ボンド要素にボンディングして、前記1対の第2テスト部の一方および他方と前記第1テスト部の一方および他方とをそれぞれ接続する工程と、
    前記1対の第1テスト部と前記1対の第2テスト部とを介して間接的に、前記被ボンド要素と前記フレキシブルプリント回路基板との間の抵抗値を定する工程とを含むボンディング配列のテスト方法。
  2. 前記ボンディング要素の上に導線を形成する工程と、
    前記導線の上に、前記第1バンプおよび前記第2バンプを配して、前記電気回路を形成する工程とを更に含む請求項1に記載の方法。
  3. 前記ボンディング要素の上にパッドを形成する工程と、
    前記パッドの上に、前記第1バンプおよび前記第2バンプを配して、前記電気回路を形成する工程とを更に含む請求項1に記載の方法。
  4. 前記被ボンド要素がガラス基板である請求項1ないし3のいずれかに記載の方法。
  5. 前記ボンディング要素が駆動集積回路である請求項1ないし4のいずれかに記載の方法。
  6. 1対の第3テスト部を有するプリント回路基板を設ける工程と、
    前記プリント回路基板と前記フレキシブルプリント回路基板とをボンディングして、前記1対の第3テスト部の一方および他方と前記1対の第2テスト部の一方および他方とをそれぞれ接続する工程と、
    前記1対の第1テスト部と、前記1対の第2テスト部と、前記1対の第3テスト部とを介して間接的に、前記フレキシブルプリント回路基板と前記プリント回路基板との間の抵抗値を決定する工程とを更に含む請求項1ないし5のいずれかに記載の方法。
JP2005106521A 2004-07-26 2005-04-01 ボンディングプロセスにおける電気性能テストを容易にする為のボンディング配列構造を用いたテスト方法 Expired - Fee Related JP4353914B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093122335A TWI245125B (en) 2004-07-26 2004-07-26 An electrical measurement apparatus and method thereof in the bonding process

Publications (2)

Publication Number Publication Date
JP2006041473A JP2006041473A (ja) 2006-02-09
JP4353914B2 true JP4353914B2 (ja) 2009-10-28

Family

ID=35656453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005106521A Expired - Fee Related JP4353914B2 (ja) 2004-07-26 2005-04-01 ボンディングプロセスにおける電気性能テストを容易にする為のボンディング配列構造を用いたテスト方法

Country Status (3)

Country Link
US (1) US7030622B2 (ja)
JP (1) JP4353914B2 (ja)
TW (1) TWI245125B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235978B2 (en) * 2005-09-07 2007-06-26 Matsushita Electric Industrial Co., Ltd. Device for measuring impedance of electronic component
JP2008241917A (ja) * 2007-03-26 2008-10-09 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
TWI411841B (zh) * 2008-12-02 2013-10-11 Au Optronics Corp 液晶顯示模組及其中電路板間接觸阻抗之量測方法
TWI442360B (zh) 2010-10-28 2014-06-21 Au Optronics Corp 顯示器及其接合阻抗的檢測系統以及檢測方法
US8928339B2 (en) * 2010-10-29 2015-01-06 The Boeing Company Methods and systems for automated measurement of electrical bonds
CN102500945A (zh) * 2011-11-30 2012-06-20 中国航空工业集团公司第六三一研究所 一种液冷散热器焊接性能的检测方法
KR101934439B1 (ko) * 2012-12-27 2019-03-25 엘지디스플레이 주식회사 본딩 불량 검출이 가능한 디스플레이 장치
KR102073966B1 (ko) * 2013-12-11 2020-02-06 삼성디스플레이 주식회사 표시 패널 검사 시스템
CN104749478B (zh) * 2013-12-30 2018-06-22 昆山国显光电有限公司 压接测试电路和测试方法及其应用
CN206931070U (zh) * 2017-06-09 2018-01-26 合肥鑫晟光电科技有限公司 绑定区连接结构、触摸屏和显示装置
CN110505751B (zh) 2019-08-29 2021-04-13 武汉天马微电子有限公司 柔性电路板、显示面板、显示装置和测试方法
CN111524936A (zh) * 2020-04-16 2020-08-11 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
DE19750123C2 (de) * 1997-11-13 2000-09-07 Heraeus Electro Nite Int Verfahren zur Herstellung einer Sensoranordnung für die Temperaturmessung
IT1311277B1 (it) * 1999-12-23 2002-03-12 St Microelectronics Srl Dispositivo elettronico con collegamenti a doppio filo, metodo difabbricazione di tale dispositivo elettronico e metodo di verifica

Also Published As

Publication number Publication date
TW200604539A (en) 2006-02-01
TWI245125B (en) 2005-12-11
US7030622B2 (en) 2006-04-18
JP2006041473A (ja) 2006-02-09
US20060017448A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
JP4353914B2 (ja) ボンディングプロセスにおける電気性能テストを容易にする為のボンディング配列構造を用いたテスト方法
US20100301884A1 (en) Thin-film probe sheet and method of manufacturing the same, probe card, and semiconductor chip inspection apparatus
JP2009282285A (ja) 画像表示装置、およびその実装検査方法
US20120268147A1 (en) Structure for measuring bump resistance and package substrate comprising the same
JP4368704B2 (ja) 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体
WO2012025532A1 (en) Method for measuring adhesion energy and associated substrates
US7365551B2 (en) Excess overdrive detector for probe cards
US6433360B1 (en) Structure and method of testing failed or returned die to determine failure location and type
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
KR101416882B1 (ko) 프로브 검사장치의 프로브 핀 컨텍 체크 시스템
JP3828299B2 (ja) ウェーハテストシステムでのz軸の高さ設定装置及び方法
JPH0789126B2 (ja) 混成集積回路板の電気的特性検査を行う方法
US9257352B2 (en) Semiconductor test wafer and methods for use thereof
JP2003255023A (ja) プローブカード及びプローブカード試験方法
TWI411841B (zh) 液晶顯示模組及其中電路板間接觸阻抗之量測方法
KR100801899B1 (ko) 인쇄회로기판 검사방법
JPS6111465B2 (ja)
KR200446581Y1 (ko) 프로브 카드의 니들 삽입 장치
JP2006275527A (ja) 光学系一体型検査装置
KR100462378B1 (ko) 액정표시소자 및 그의 콘택저항 측정방법
KR20130016765A (ko) 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법
JP4264305B2 (ja) 基板検査装置及び基板検査方法
KR100888580B1 (ko) 자체 불량 검사 기능을 탑재한 능동 소자 내장형 인쇄 회로 기판
JPH04364485A (ja) 混成集積回路装置の検査方法
TWI604204B (zh) 用於電測探針頭的電測裝置及其電測方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080813

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090525

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090515

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090709

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090728

R150 Certificate of patent or registration of utility model

Ref document number: 4353914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees