JP4353057B2 - 縦型ホール素子およびその製造方法 - Google Patents

Description

この発明は、半導体基板内の磁気検出部となる所定領域を電気的に区画する分離壁を有し、基板表面（チップ面）に平行な磁界成分がその磁気検出部に印加されたとき、その磁界成分に応じたホール電圧を発生させる縦型ホール素子およびその製造方法に関する。

周知のように、ホール素子は、非接触での角度検出が可能であることから、いわゆるホールＩＣ等に搭載されて例えば磁気センサとして車載内燃機関のスロットル弁開度センサ等の角度検出センサに用いられる。現在、ホール素子として実用化されているものの多くは、基板表面（チップ面）に垂直な磁界成分を検出する横型ホール素子であるが、近年、これに加え、基板表面（チップ面）に水平な磁界成分を検出する縦型ホール素子も研究されている。縦型ホール素子は、異なる位相（角度）を検出する２つの素子を１チップに集積化できるという特長をもつため、２つの縦型ホール素子を「９０°」の角度をなすように配置することで、「０°〜３６０°」の角度範囲でリニアな出力（電圧信号）が得られる回転センサ等も実現可能になる。従来、こうした縦型ホール素子としては、例えば非特許文献１に記載されたものがある。以下、図１０を参照して、この縦型ホール素子の概要について説明する。なお、図１０（ａ）はこのホール素子の平面図、図１０（ｂ）は図１０（ａ）のＡ−Ａ’線に沿った断面図である。

同図１０（ａ）および（ｂ）に示されるように、このホール素子は、大きくは、例えばＰ型のシリコンからなる半導体層（Ｐ^-ｓｕｂ）２１と、この表面にＮ型の導電型不純物が導入されるかたちで形成された埋込層ＢＬと、さらにこの上に例えばエピタキシャル成長にて形成されたＮ型のシリコンからなる半導体領域２２とを有して構成されている。なお、上記埋込層ＢＬは、いわば下部電極として機能するものであり、その不純物濃度は上記半導体領域２２よりも高い濃度に設定される。

そしてこのホール素子において、上記半導体領域２２には、当該ホール素子を他の素子と素子分離すべく、半導体層２１に接続されるような例えばＰ型の拡散層（Ｐ型拡散分離壁）２４が形成されている。また、同半導体領域２２の表面には、同表面の不純物濃度（Ｎ型）が選択的に高められるかたちでコンタクト領域２３ａ〜２３ｅが形成され、これらコンタクト領域２３ａ〜２３ｅとそこに配設される電極（配線）との間に良好なオーミックコンタクトが形成されるようになっている。そして、そのオーミックコンタクトを形成した各電極（配線）を介して、コンタクト領域２３ａは電源Ｐに接続されて電源電位に、コンタクト領域２３ｂおよび２３ｃはグランド電位にそれぞれ固定され、またコンタクト領域２３ｄおよび２３ｅはそれぞれホール電圧検出用の端子Ｖ１およびＶ２と電気的に接続される。

また、図１０（ａ）に示されるように、上記拡散層２４に囲まれた領域（活性領域）においては、上記半導体領域２２が、各拡散層によるｐｎ接合分離を通じて、Ｐ型の拡散層（Ｐ型拡散分離壁）２４ａおよび２４ｂを互いに隔てた領域２２ａ〜２２ｃに分割されている。またここで、拡散層２４ａおよび２４ｂは、基板表面に垂直な方向へ延設されている。そして通常、これら拡散層２４ａおよび２４ｂの幅は、同拡散層の形成過程を通じて基板表面から内部へ向けて漸次狭くなる。また、上記領域２２ａ〜２２ｃは、図１０（ｂ）に示されるように、基板内部においてもこれら拡散層２４ａおよび２４ｂにより、電気的に区画された領域（空間）を形成している。また、これら領域のうちの、領域２２ａに上記コンタクト領域２３ｂが、領域２２ｂに上記コンタクト領域２３ｃが、領域（素子領域）２２ｃに上記コンタクト領域２３ａおよび２３ｄおよび２３ｅがそれぞれ形成されている。ここで、これらコンタクト領域２３ａ〜２３ｅは、コンタクト領域２３ｂおよび２３ｃとこれらに直交するコンタクト領域２３ｄおよび２３ｅとの双方にコンタクト領域２３ａが挟まれるかたちの配置をとる。すなわち、同コンタクト領域２３ａは、上記拡散層２４ａおよび２４ｂを隔ててコンタクト領域２３ｂおよび２３ｃにそれぞれ対向するかたちで配置されることになる。

そして、このホール素子においては、上記領域２２ｃの基板内部に電気的に区画される領域（空間）にあって上記コンタクト領域２３ｄおよび２３ｅにて挟まれる領域（空間）が、いわゆる磁気検出部（ホールプレート）ＨＰとなる。すなわち、このホール素子では、ここに印加される磁界に応じたホール電圧が発生することになる。

そして、このホール素子においては、図１０（ｂ）中に示す電源Ｐにより基板内の磁気検出部ＨＰに対し一定の駆動電流が供給される。このとき、その電流は、同図１０（ｂ）中に矢印で示されるように、基板表面に形成されたコンタクト領域２３ａから上記磁気検出部ＨＰを通じて、埋込層ＢＬ、そしてコンタクト領域２３ｂおよび２３ｃへとそれぞれ流れることとなる。すなわち、この駆動電流は、少なくとも磁気検出部ＨＰにおいては基板表面（チップ面）に垂直な成分を主に含む電流となる。そのため、この駆動電流を流した状態で、基板表面（チップ面）に平行な成分を含む磁界が磁気検出部ＨＰに印加されると、周知のホール効果によって上記端子Ｖ１と端子Ｖ２との間にその磁界に応じたホール電圧が発生することになる。したがって、それら端子Ｖ１およびＶ２を通じてその発生したホール電圧を検出することで、周知の関係式「Ｖ_H＝（Ｒ_HＩＢ／ｄ）ｃｏｓθ」に基づき検出対象とする磁界成分が、すなわち当該ホール素子に用いられる基板の表面（チップ面）に平行な磁界成分が求められることとなる。なお、上記関係式において、Ｖ_Hはホール電圧、Ｒ_Hはホール係数、Ｉは駆動電流、Ｂは磁束密度、ｄは磁気検出部（ホールプレート）の厚さ、θは当該ホール素子と磁界とのなす角度をそれぞれ示している。また、このホール素子においては、図１０（ａ）中に示す領域（素子領域）２２ｃの幅寸法ｄが磁気検出部（ホールプレート）の厚さ（上記関係式中の「ｄ」）に相当する。また、このホール素子において駆動電流を流す方向は任意であり、駆動電流の向きを反対にして磁界（磁気）の検出を行うこともできる。

また従来、この種の縦型ホール素子としては、他にも、例えば図１１に示されるように、上記拡散層（Ｐ型拡散分離壁）２４ａおよび２４ｂに代えて、分離壁としてトレンチＴ３４ａおよびＴ３４ｂに埋設された絶縁膜３４ａおよび３４ｂを用いるようにしたものなどが提案されている。なお、これら絶縁膜３４ａおよび３４ｂも、基板表面に垂直な方向へ延設されたものである。
前中一介、外３名，「縦型ホール素子の特性と高感度化」，電気学会論文誌 Ｅ，平成９年，第１１７巻，第７号，ｐ３６４−３７０

このように、上記図１０に例示した縦型ホール素子によれば、磁気検出部ＨＰに印加される磁界成分、より正確には基板表面（チップ面）に平行な磁界成分を検出することは確かに可能になる。しかし、この縦型ホール素子においても、磁界（磁気）を検出する際の感度についてはいまだ十分といえず改善の余地を残すものとなっている。

すなわち、基板表面に設けられたコンタクト領域２３ａから磁気検出部ＨＰに対し駆動電流が供給されると、磁気検出部ＨＰにおいてその電流は、基板内部に向かうにつれて横方向（基板表面に平行な方向）への拡散が大きくなり、それに伴って電流密度が低下する。そして、電流密度が低下することによって、上記磁気検出部ＨＰに印加される磁界（磁気）の強度に対し発生するホール電圧が小さくなり、ひいては磁気検出素子としての感度が低下することになる。また、上記「Ｖ_H＝（Ｒ_HＩＢ／ｄ）ｃｏｓθ」なる関係式からもわかるように、このホール素子の感度を高めるためには、磁気検出部（ホールプレート）ＨＰの厚さ、すなわち図１０（ａ）中に示す領域（素子領域）２２ｃの幅寸法ｄを小さく（狭く）すればよい。しかしながら、この領域２２ｃには、コンタクト領域２３ａを形成するスペースを確保する必要があるため、この幅寸法ｄを小さくすることにも限界がある。また、この幅寸法ｄを小さくすると、製造過程（リソグラフィ工程）においてマスク合わせ誤差等に起因するコンタクト領域２３ａの位置ずれ（アライメントずれ）が生じたときに、その位置ずれに伴う素子内部の電位分布の変動が大きくなり、素子内部の電位分布に大きなアンバランス（不平衡）が生じることになる。そしてこれにより、磁界が印加されていないにもかかわらず生じるホール電圧（出力電圧）、いわゆるオフセット電圧（不平衡電圧）が大きくなり、正確な磁界検出が妨げられるようになる。

なお、図１１に示した縦型ホール素子においても、こうした課題は同様に生じる。しかも、このホール素子においては、トレンチアイソレーションを採用しているため、例えば形成時のエッチング等により同トレンチの内壁部分に結晶欠陥が生じやすく、そこに駆動電流のキャリアがトラップ（捕獲）されて感度の低下を招くことも懸念されるようになる。そして、こうしたキャリアのトラップは上記幅寸法ｄが小さく（狭く）なるほど発生頻度が高くなるため、この幅寸法ｄを小さくしたときには、上述した感度を高める効果が低減されてしまうこととなる。ただし、このホール素子における分離壁（絶縁膜３４ａおよび３４ｂ）は、トレンチＴ３４ａおよびＴ３４ｂに埋設されるかたちで形成されており、基板表面から内部かけて一定の幅をもつ。そのため、駆動電流の横方向（基板表面に平行な方向）への拡散は、図１０に示した先の縦型ホール素子と比べると、幾らか抑制されることとなる。

なお、駆動電流の向きを反対にしてホール電圧の検出を行う場合も、上記実情は概ね共通したものとなっている。
この発明は、こうした実情に鑑みてなされたものであり、半導体基板内に電気的に区画された磁気検出部に印加される磁界（磁気）の強度に対し発生するホール電圧を増大させて、磁気検出素子としての感度を高めることのできる縦型ホール素子およびその製造方法を提供することを目的とする。

こうした目的を達成すべく、請求項１に記載の発明では、半導体基板内の特定領域を囲むことによって該領域を他の素子と素子分離する分離壁と、この素子分離用の分離壁によって囲まれた領域内であって且つ、磁気検出部となる所定領域を挟むかたちに形成されて該磁気検出部を電気的に区画する磁気検出部区画用の分離壁とを有し、前記半導体基板の表面に垂直な成分を含む電流が前記磁気検出部に供給された状態で、同基板の表面に平行な磁界成分が前記磁気検出部に印加されたとき、その磁界成分に応じたホール電圧を発生させるとともに、この発生したホール電圧が、前記磁気検出部となる前記半導体基板の表面に形成されたコンタクト領域に接続されたホール電圧検出用端子を通じて検出される縦型ホール素子として、前記磁気検出部区画用の分離壁を、前記半導体基板の表面から内部へ向けて前記磁気検出部となる所定領域を順次狭める態様で形成することとする。

前述したように、上記従来の縦型ホール素子において、駆動電流が磁気検出部を基板表面から内部へ向かって流れるとき、その電流は、基板内部に向かうにつれて横方向（基板表面に平行な方向）への拡散が大きくなる。そしてこれが、同電流の電流密度の低下、ひいては磁気検出素子としての感度の低下を招いていた。この点、上記構造によれば、上記磁気検出部区画用の分離壁により電気的に区画され、駆動電流の電流経路となる上記磁気検出部が基板表面から内部へ向けて順次狭められることになる。このため、この磁気検出部を駆動電流が基板表面から内部へ向かって流れる場合、基板内部へ進むしたがって大きくなる拡散量に対応して、その電流が基板内部へ進むほど大きく同電流の横方向への拡散が抑制されるようになる。そして、横方向への拡散がこのように抑制されることで、そこに流れる電流の電流密度も高められることとなり、その結果、磁気検出部に印加される磁界（磁気）の強度に対し発生するホール電圧が増大することとなる。すなわち、こうした縦型ホール素子によれば、磁気検出素子としての感度が高められ、高い感度をもって磁界の検出を行うことが可能になる。なお、電流の向きを反対にした場合も、すなわち駆動電流が磁気検出部を基板内部から表面へ向かって流れる場合も同様の効果が奏されることとなる。

また、前記磁気検出部区画用の分離壁としては、例えば請求項２に記載のように、
・台形状の断面をもつもの。
あるいは請求項３に記載のように、
・Ｖ字状に配設された平板状のもの。
等々の形状を有するものを採用して特に有効である。こうした形状を採用することで、基
板表面から内部へ向けて磁気検出部が順次狭められた上記構造も好適に実現されるようになる。なお、上記台形状の断面をもつ分離壁に関しては、少なくとも磁気検出部側の辺に傾斜のつけられた台形状とすることで足りる。

また、上記請求項１〜３のいずれか一項に記載の縦型ホール素子に関して、前記磁気検出部区画用の分離壁としては、例えば請求項４に記載のように、
・前記半導体基板に導電型不純物が添加されるかたちで形成された拡散層からなるもの。あるいは請求項５に記載のように、
・絶縁膜からなるもの。
等々の分離壁を採用することがより有効である。こうした分離壁を採用することで、ｐｎ接合（例えば拡散層の場合）等を通じてポテンシャル（電位）の障壁が好適に形成されるようになり、半導体基板内に前記磁気検出部がより確実に且つ好適に区画形成されることとなる。

また、こうした縦型ホール素子を製造する方法としては、例えば請求項６に記載の発明によるように、
・前記半導体基板内の磁気検出部となる所定領域をエッチング除去して、側壁に傾斜をもつ断面逆台形状のトレンチを形成し、そのトレンチの側壁に前記磁気検出部区画用の分離壁としての拡散層を形成した後、同トレンチに再び半導体膜を埋設することによって、前記半導体基板の表面から内部へ向けて前記磁気検出部となる所定領域を順次狭める態様で前記磁気検出部区画用の分離壁を形成する方法。
あるいは請求項７に記載の発明によるように、
・前記半導体基板内の磁気検出部となる所定領域をエッチング除去して、側壁に傾斜をもつ断面逆台形状のトレンチを形成し、そのトレンチの側壁に前記磁気検出部区画用の分離壁としての絶縁膜を成膜した後、同トレンチに再び半導体膜を埋設することによって、前記半導体基板の表面から内部へ向けて前記磁気検出部となる所定領域を順次狭める態様で前記磁気検出部区画用の分離壁を形成する方法。
あるいは請求項８に記載の発明によるように、
・前記半導体基板に対し斜め方向のイオン注入を行い、そこに前記磁気検出部区画用の分離壁としての拡散層を形成することによって、前記半導体基板の表面から内部へ向けて前記磁気検出部となる所定領域を順次狭める態様で前記磁気検出部区画用の分離壁を形成する方法。
あるいは請求項９に記載の発明によるように、
・前記半導体基板を斜め方向へエッチング除去してそこに前記磁気検出部区画用の分離壁としての絶縁膜を埋設することによって、前記半導体基板の表面から内部へ向けて前記磁気検出部となる所定領域を順次狭める態様で前記磁気検出部区画用の分離壁を形成する方法。
等々の方法を採用することが有効である。これら製造方法によれば、上記構造が好適に実現されるようになる。なお、これら請求項６〜９に記載の製造方法は上記請求項３に記載の構造を実現するために採用して特に有効である。

（第１の実施の形態）
以下、この発明に係る縦型ホール素子およびその製造方法についてその第１の実施の形態を示す。

まず、図１を参照して、この実施の形態に係る縦型ホール素子の概略構造およびその動作態様について説明する。なお、この図１において、図１（ａ）はこのホール素子の平面構造を模式的に示す平面図、図１（ｂ）は図１（ａ）のＢ−Ｂ’線に沿った断面図、図１（ｃ）は図１（ａ）のＡ−Ａ’線に沿った断面図である。

同図１（ａ）〜（ｃ）に示されるように、このホール素子も、大きくは、例えばＰ型のシリコンからなる半導体層（Ｐ^-ｓｕｂ）１１と、この表面にＮ型の導電型不純物が導入されるかたちで形成された埋込層ＢＬと、さらにこの上に例えばエピタキシャル成長にて形成されたＮ型のシリコンからなる半導体領域１２とを有して構成されている。なお、上記埋込層ＢＬは、いわば下部電極として機能するものであり、その不純物濃度は上記半導体領域１２よりも高い濃度に設定される。また通常、シリコン等の半導体材料は、Ｐ型からなる半導体よりもＮ型からなる半導体のほうが大きなキャリア移動度をもっているため、この半導体領域１２の材料としては、Ｎ型の半導体材料（例えばシリコン）を用いることが望ましい。しかし、製造工程や構造上の条件等に応じてＰ型の半導体材料（Ｐ^-層）を採用することもできる。また、この半導体領域１２の不純物濃度が小さく（薄く）なるほど、同領域におけるキャリア移動度は大きくなるため、ホール素子としての感度を上げる、すなわち出力電圧として大きな電圧を得るためには、同半導体領域１２の不純物濃度を小さく（薄く）することがより望ましい。

そして、この半導体領域１２には、当該ホール素子を他の素子と素子分離すべく、半導体層１１に接続されるような例えばＰ型の拡散層（Ｐ型拡散分離壁）１４が形成されている。また、同半導体領域１２の表面には、同表面の不純物濃度（Ｎ型）が選択的に高められるかたちでコンタクト領域１３ａ〜１３ｅが形成され、これらコンタクト領域１３ａ〜１３ｅとそこに配設される電極（配線）との間に良好なオーミックコンタクトが形成されるようになっている。そして、そのオーミックコンタクトを形成した各電極（配線）を介して、コンタクト領域１３ａは電源Ｐに接続されて電源（フォース）電位に、コンタクト領域１３ｂおよび１３ｃはグランド電位にそれぞれ固定され、またコンタクト領域１３ｄおよび１３ｅはそれぞれホール電圧検出（センス）用の端子Ｖ１およびＶ２と電気的に接続される。

また、図１（ａ）に示されるように、上記拡散層１４に囲まれた領域（活性領域）においては、上記半導体領域１２が、各拡散層によるｐｎ接合分離を通じて、Ｐ型の拡散層（Ｐ型拡散分離壁）１４ａおよび１４ｂを互いに隔てた領域１２ａ〜１２ｃに分割されている。また、上記領域１２ａ〜１２ｃは、図１（ｂ）および（ｃ）に示されるように、基板内部においてもこれら拡散層１４ａおよび１４ｂにより電気的に区画された領域（空間）を形成している。また、これら領域のうちの、領域１２ａに上記コンタクト領域１３ｂが、領域１２ｂに上記コンタクト領域１３ｃが、領域（素子領域）１２ｃに上記コンタクト領域１３ａおよび１３ｄおよび１３ｅがそれぞれ形成されている。ここで、これらコンタクト領域１３ａ〜１３ｅは、コンタクト領域１３ｂおよび１３ｃとこれらに直交するコンタクト領域１３ｄおよび１３ｅとの双方にコンタクト領域１３ａが挟まれるかたちの配置をとる。すなわち、同コンタクト領域１３ａは、上記拡散層１４ａおよび１４ｂを隔ててコンタクト領域１３ｂおよび１３ｃにそれぞれ対向するかたちで配置されることになる。

そして、このホール素子においては、上記領域１２ｃの基板内部に電気的に区画される領域（空間）にあって上記コンタクト領域１３ｄおよび１３ｅにて挟まれる領域（空間）が、いわゆる磁気検出部（ホールプレート）ＨＰとなる。すなわち、このホール素子では、ここに印加される磁界に応じたホール電圧が発生することになる。なおここでは、磁気検出部ＨＰに電流を流すためのコンタクト領域１３ａ〜１３ｃを、ホール電圧を出力する部分であるコンタクト領域１３ｄおよび１３ｅに対して対称に設けることとした。これにより、横方向電流（基板表面に平行に流れる電流成分）に対して生じるホール電圧が打ち消され、検出対象とする磁界成分（基板表面に平行な磁界成分）を精度良く検出することができるようになる。

また、図１（ｃ）に示されるように、この縦型ホール素子においては、上記拡散層１４ａおよび１４ｂが、台形状の断面をもって、基板表面から内部へ向けて上記磁気検出部ＨＰとなる領域（空間）を順次狭める態様で形成されている。

図２に、この縦型ホール素子の動作態様を示す。すなわち、このホール素子においては、図２（ａ）中に示す電源Ｐにより基板内の磁気検出部ＨＰに対し一定の駆動電流が供給される。このとき、その電流は、同図２（ａ）中に矢印で示されるように、基板表面に形成されたコンタクト領域１３ａから上記磁気検出部ＨＰを通じて、埋込層ＢＬ、そしてコンタクト領域１３ｂおよび１３ｃへとそれぞれ流れることとなる。すなわち、その駆動電流は、少なくとも磁気検出部ＨＰにおいては基板表面（チップ面）に垂直な成分を主に含む電流となる。そのため、この駆動電流を流した状態で、基板表面（チップ面）に平行な成分を含む磁界が磁気検出部ＨＰに印加されると、周知のホール効果によって上記端子Ｖ１と端子Ｖ２との間にその磁界に応じたホール電圧が発生することになる。したがって、それら端子Ｖ１およびＶ２を通じてその発生したホール電圧を検出することで、周知の関係式「Ｖ_H＝（Ｒ_HＩＢ／ｄ）ｃｏｓθ」に基づき検出対象とする磁界成分が、すなわち当該ホール素子に用いられる基板の表面（チップ面）に平行な磁界成分が求められることとなる。なお、上記関係式において、Ｖ_Hはホール電圧、Ｒ_Hはホール係数、Ｉは駆動電流、Ｂは磁束密度、ｄは磁気検出部（ホールプレート）の厚さ、θは当該ホール素子と磁界とのなす角度をそれぞれ示している。また、このホール素子においては、図１（ａ）中に示す領域（素子領域）１２ｃの幅寸法ｄが磁気検出部（ホールプレート）の厚さ（上記関係式中の「ｄ」）に相当する。

また、このホール素子において駆動電流を流す方向は任意であり、図２（ｂ）に示すように、コンタクト領域１３ａをグランド電位に、コンタクト領域１３ｂおよび１３ｃを電源電位にそれぞれ固定することにより、駆動電流の向きを反対にして磁界（磁気）の検出を行うこともできる。そしてこの場合は、磁気検出部ＨＰ周辺の電位が固定、安定化されるようになり、磁気検出精度のさらなる向上が図られるようになる。

ところで、前述したように、上記従来の縦型ホール素子（図１０および図１１参照）では、駆動電流が磁気検出部ＨＰを基板表面から内部へ向かって流れるとき、基板内部に向かうにつれてその電流の横方向（基板表面に平行な方向）への拡散が大きくなる。そしてこれが、同電流の電流密度の低下、ひいては磁気検出素子としての感度の低下を招いていた。この点、上記構造によれば、上記拡散層１４ａおよび１４ｂにより基板内部が電気的に区画され、駆動電流の電流経路となる磁気検出部ＨＰが基板表面から内部へ向けて順次狭められることになる。このため、この磁気検出部ＨＰを駆動電流が基板表面から内部へ向かって流れる場合、基板内部へ進むしたがって大きくなる拡散量に対応して、その電流が基板内部へ進むほど大きく同電流の横方向への拡散が抑制されるようになる。そして、横方向への拡散がこのように抑制されることで、そこに流れる電流の電流密度も高められることとなり、その結果、磁気検出部に印加される磁界（磁気）の強度に対し発生するホール電圧が増大することとなる。すなわち、こうした縦型ホール素子によれば、磁気検出素子としての感度が高められ、高い感度をもって磁界の検出を行うことが可能になる。なお、電流の向きを反対にした場合も、すなわち駆動電流が磁気検出部ＨＰを基板内部から表面へ向かって流れる場合も同様の効果が奏されることとなる。

次に、この実施の形態に係る縦型ホール素子の製造方法について説明する。なおここでは、半導体基板内に分離壁を、すなわち上記拡散層１４ａおよび１４ｂを形成する方法について主に説明する。

すなわち、この分離壁を形成するにあたっては、まず、例えばフォトリソグラフィによりパターニングされた適宜のマスクを用いて、例えばイオン注入や熱拡散により、半導体基板の所望の箇所に例えば硼素（ボロン）等からなるＰ型不純物を添加する。その後、これに適宜の熱処理を施して、その添加したＰ型不純物を所望のパターン（形状）に、すなわち図１（ｃ）に示されるような断面台形状に拡散させる。こうして、上記拡散層１４ａおよび１４ｂが、基板表面から内部へ向けて磁気検出部ＨＰを順次狭める態様で形成されることになる。

以上説明したように、この実施の形態に係る縦型ホール素子によれば、以下に記載するような優れた効果が得られるようになる。
（１）半導体基板内の磁気検出部ＨＰとなる所定領域を電気的に区画する分離壁（拡散層１４ａおよび１４ｂ）について、これを、基板表面から内部へ向けて上記磁気検出部ＨＰを順次狭める態様で形成するようにした。これにより、半導体基板内に電気的に区画された磁気検出部ＨＰに印加される磁界（磁気）の強度に対し発生するホール電圧を増大させて、磁気検出素子としての感度を高めることができるようになる。

（２）また、このように磁気検出素子としての感度が高められることは、ホール素子の歩留り向上、低コスト化にもつながり、ひいては省エネルギー化が図られるようにもなる。

（３）また前述したように、磁気検出素子としての感度を高めることは、領域（素子領域）１２ｃの幅寸法ｄ（図１（ａ））として十分な幅を確保する上でも有効である。そして、この幅寸法ｄとして十分な幅を確保することで、オフセット電圧（不平衡電圧）の低減が図られるようになることも前述したとおりである。すなわち、この実施の形態に係る縦型ホール素子は、オフセット電圧（不平衡電圧）を低減する上でも有効である。

（４）上記分離壁として、図１（ｃ）に示されるような台形状の断面を有するものを採用することとした。こうした形状とすることで、基板表面から内部へ向けて磁気検出部ＨＰが順次狭められた上記構造も好適に実現されるようになる。

（５）また、この分離壁を、半導体基板に導電型不純物が添加されるかたちで形成された拡散層からなるものとした。こうした分離壁を採用することで、基板内部に形成されるｐｎ接合を通じてそこにポテンシャル（電位）の障壁が好適に形成され、半導体基板内に上記磁気検出部ＨＰがより確実に且つ好適に区画形成されることとなる。

（第２の実施の形態）
図３および図４に、この発明に係る縦型ホール素子およびその製造方法の第２の実施の形態を示す。

以下、これら図３および図４を参照して、先の第１の実施の形態との相違点を中心に、この実施の形態に係る縦型ホール素子の概略構造およびその動作態様について説明する。なお、同図３および図４は先の図１および図２にそれぞれ対応するものであり、これら図１および図２に示した要素と同一の要素には各々同一の符号を付して示し、それら要素についての重複する説明は割愛する。

同図３に示されるように、この縦型ホール素子も、基本的には、図１に例示した先の第１の実施の形態の縦型ホール素子に準じた構造を有している。ただし、この縦型ホール素子においては、上記領域１２ｂ、並びにコンタクト領域１３ｃ（図１参照）等が割愛された構造となっている。このため、先の図１に示した縦型ホール素子と比較して約「１／３」の面積が縮小され、大幅な小型化が図られることになる。なおここでは、素子設計の都合上、上記台形状の断面をもつ拡散層（分離壁）１４ａおよび１４ｂについてはこれを、上記磁気検出部ＨＰ側のみに傾斜のつけられた台形状としている。

また、この縦型ホール素子の動作態様も、基本的に、図１に例示した先の縦型ホール素子と同様である。すなわち、例えば図４（ａ）に示すように、コンタクト領域１３ａを電源（フォース）電位に、コンタクト領域１３ｂをグランド電位にそれぞれ固定して、同図４（ａ）中に矢印で示されるように、磁気検出部ＨＰに対し駆動電流を基板表面から内部へ向けて流すことで、磁気検出部ＨＰに印加される磁界（磁気）を検出することが可能になる。また、図４（ｂ）に示すように、コンタクト領域１３ａをグランド電位に、コンタクト領域１３ｂを電源電位にそれぞれ固定することにより、駆動電流の向きを反対にして磁界（磁気）の検出を行うこともできる。そしてこの場合、磁気検出精度のさらなる向上が図られることは前述したとおりである。

以上説明したように、この実施の形態に係る縦型ホール素子によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様の効果もしくはそれに準じた効果に加え、さらに次のような効果が得られるようになる。

（６）上記領域１２ｂ、並びにコンタクト領域１３ｃ（図１参照）等が割愛された構造とした。これにより、先の図１に示した縦型ホール素子と比較して約「１／３」の面積が縮小されることになり、大幅な小型化が図られるようになる。

（第３の実施の形態）
図５および図６に、この発明に係る縦型ホール素子およびその製造方法の第３の実施の形態を示す。

はじめに、これら図５および図６を参照して、先の第１の実施の形態との相違点を中心に、この実施の形態に係る縦型ホール素子の概略構造およびその動作態様について説明する。なお、同図５および図６は先の図１および図２にそれぞれ対応するものであり、これら図１および図２に示した要素と同一の要素には各々同一の符号を付して示し、それら要素についての重複する説明は割愛する。

同図５に示されるように、この縦型ホール素子も、基本的には、図１に例示した先の第１の実施の形態の縦型ホール素子と略同様の構造を有している。ただし、この縦型ホール素子では、上記拡散層１４ａおよび１４ｂに代えて、例えば酸化シリコン等からなる絶縁膜１５ａおよび１５ｂを分離壁として用いるようにしている。そして、この分離壁は、Ｖ字状に配設された平板状に形成されることにより、基板内部に磁気検出部ＨＰを電気的に区画形成している。

また、この縦型ホール素子の動作態様も、基本的に、図１に例示した先の縦型ホール素子と同様である。すなわち、例えば図６（ａ）に示すように、コンタクト領域１３ａを電源（フォース）電位に、コンタクト領域１３ｂをグランド電位にそれぞれ固定して、同図６（ａ）中に矢印で示されるように、磁気検出部ＨＰに対し駆動電流を基板表面から内部へ向けて流すことで、磁気検出部ＨＰに印加される磁界（磁気）を検出することが可能になる。また、図６（ｂ）に示すように、コンタクト領域１３ａをグランド電位に、コンタクト領域１３ｂを電源電位にそれぞれ固定することにより、駆動電流の向きを反対にして磁界（磁気）の検出を行うこともできる。そしてこの場合、磁気検出精度のさらなる向上が図られることは前述したとおりである。

次に、この実施の形態に係る縦型ホール素子の製造方法について説明する。なおここでは、半導体基板内に分離壁を、すなわち上記絶縁膜１５ａおよび１５ｂを形成する方法について主に説明する。

すなわち、この分離壁を形成するにあたっては、まず、半導体基板内の磁気検出部ＨＰとなる所定領域をエッチング除去して、側壁に傾斜をもつ断面逆台形状のトレンチを形成する。そして、そのトレンチの側壁に例えば熱酸化やＣＶＤ（化学気相成長）等により上記絶縁膜１５ａおよび１５ｂを形成した後、同トレンチに再び例えばシリコンからなる半導体膜Ｅ１２を例えばエピタキシャル成長にて埋設する。こうして、上記絶縁膜１５ａおよび１５ｂが、基板表面から内部へ向けて磁気検出部ＨＰを順次狭める態様で形成されることになる。

以上説明したように、この実施の形態に係る縦型ホール素子およびその製造方法によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様の効果もしくはそれに準じた効果に加え、さらに次のような効果が得られるようになる。

（７）上記分離壁を形成するにあたって、半導体基板内の磁気検出部ＨＰとなる所定領域をエッチング除去して、側壁に傾斜をもつ断面逆台形状のトレンチを形成し、そのトレンチの側壁に絶縁膜１５ａおよび１５ｂを成膜した後、同トレンチに再び半導体膜Ｅ１２を埋設することとした。こうした製造方法を採用することで、基板表面から内部へ向けて磁気検出部ＨＰを順次狭めるような分離壁を好適に形成することができるようになる。

（第４の実施の形態）
図７に、この発明に係る縦型ホール素子およびその製造方法の第４の実施の形態を示す。

以下、この図７を参照して、先の第１の実施の形態との相違点を中心に、この実施の形態に係る縦型ホール素子の概略構造について説明する。なお、同図７（ａ）〜（ｃ）は先の図１（ａ）〜（ｃ）にそれぞれ対応するものであり、これら図１（ａ）〜（ｃ）に示した要素と同一の要素には各々同一の符号を付して示し、それら要素についての重複する説明は割愛する。

同図７に示されるように、この縦型ホール素子も、基本的には、図１に例示した先の第１の実施の形態の縦型ホール素子と略同様の構造を有しており、その動作態様も前述したとおりである。ただし、この縦型ホール素子では、適宜の支持基板Ｌ１の上に、埋込層ＢＬを有し、例えば酸化シリコン等からなる絶縁層Ｌ２と上記半導体領域１２とが順に形成されて構成されるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を、先の埋込層ＢＬを備えるエピタキシャル基板に代えてその母材（基板）として用いるようにしている。こうした構造によっても、前述した効果と同様の効果もしくはそれに準じた効果が奏されることとなる。

また、図８に示すように、第３の実施の形態の縦型ホール素子に対して上記ＳＯＩ基板を採用した場合も同様に、前述した効果と同様の効果もしくはそれに準じた効果が奏されることとなる。さらに図示は割愛しているが、第２の実施の形態の縦型ホール素子に対して上記ＳＯＩ基板を採用した場合も同様である。

以上説明したように、この実施の形態に係る縦型ホール素子によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様の効果もしくはそれに準じた効果が得られるようになる。

（他の実施の形態）
なお、上記各実施の形態は、以下の態様をもって実施することもできる。
・上記第３の実施の形態の縦型ホール素子において、上記絶縁膜１５ａおよび１５ｂに代えて、Ｐ型の拡散層を分離壁として採用することもできる。また、こうしたホール素子を製造する方法（より詳しくは分離壁を形成する方法）としても、次のような方法を採用することで、第３の実施の形態による上記（７）の効果に準じた効果を得ることはできる。すなわち、上記分離壁を形成するにあたって、半導体基板内の磁気検出部ＨＰとなる所定領域をエッチング除去して、側壁に傾斜をもつ断面逆台形状のトレンチを形成する。そして、そのトレンチの側壁に例えばイオン注入や熱拡散等により上記Ｐ型の拡散層を形成した後、同トレンチに再び例えばシリコンからなる半導体膜Ｅ１２を例えばエピタキシャル成長にて埋設する。こうして、上記分離壁（拡散層）が、基板表面から内部へ向けて磁気検出部ＨＰを順次狭める態様で形成されることになる。また、このほかにも、
（イ）半導体基板に対し斜め方向のイオン注入を行い、そこにＰ型の拡散層を形成することによって、基板表面から内部へ向けて磁気検出部ＨＰを順次狭める態様で上記分離壁（拡散層）を形成する方法。
（ロ）半導体基板を斜め方向へエッチング除去してそこに適宜の絶縁膜を埋設することによって、基板表面から内部へ向けて磁気検出部ＨＰとなる所定領域を順次狭める態様で上記分離壁（絶縁膜）を形成する方法。
等々の方法を採用することで、上記構造に準じた構造を好適に実現することができるようになる。

・上記第３の実施の形態の縦型ホール素子において形成したトレンチの内壁部分に拡散層を設けるようにした構造とすることもできる。こうした構造とすることで、例えば形成過程等においてそのトレンチ内壁部分に生じたダメージに起因するキャリアの再結合が好適に抑制され、ひいては磁気検出素子としての高感度化が図られるようになる。

・上記各実施の形態においては、当該ホール素子の素子分離に拡散層（Ｐ型拡散分離壁）１４を用いることとした。しかし、これに限られることなく、素子分離の方法は任意である。例えば、上記拡散層に代えて、トレンチアイソレーションを採用することもできる。その一例として図９に、第１の実施の形態の縦型ホール素子に対してトレンチアイソレーションを、すなわちトレンチＴ１６に埋設された絶縁膜１６を採用したホール素子を示す。なお、これら図９（ａ）〜（ｃ）は、先の図１（ａ）〜（ｃ）に対応するものである。

・上記各実施の形態においては、エピタキシャル基板もしくはＳＯＩ基板を採用することとした。しかし、これに限られることなく任意の基板を用いることができる。例えば、単一の導電型（例えばＰ型）からなる基板や、Ｐ型−Ｎ型−Ｐ型もしくはＮ型−Ｐ型−Ｎ型といった多重拡散層基板等も適宜採用することができる。また、上記埋込層ＢＬも必須の構成ではない。

・さらに、上記各実施の形態において、半導体基板を構成する各要素の導電型を入れ替えた構造、すなわちＰ型とＮ型とを入れ替えた構造のホール素子に対しても、この発明は同様に適用することができる。

・上記各実施の形態においては、基板の材料としてシリコンを用いるようにしたが、製造工程や構造上の条件等に応じてその他の材料を適宜採用するようにしてもよい。例えば、ＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ、ＳｉＣ等の化合物半導体材料やＧｅ（ゲルマニウム）等の他の半導体材料も用いることができる。特に、ＧａＡｓ、ＩｎＡｓは温度特性に優れた材料であり、当該ホール素子の高感度化を図る上で有効である。

・上記各実施の形態においては、半導体領域１２としてエピタキシャル膜を用いた構造を例示したが、これを拡散層として形成した構造とすることもできる。
・上記各実施の形態においては、配線（電極）とのオーミックコンタクトを実現すべくコンタクト領域１３ａ〜１３ｅを設けるようにした。しかし、これは必須の構成ではなく、例えばこうしたコンタクト領域を設けずに半導体領域１２の上に直に配線（電極）を設けるようにしてもよい。

・また、上記各実施の形態においては、縦型ホール素子の駆動方法の一例として定電流駆動について説明したが、この縦型ホール素子の駆動方法は任意であり、例えば定電圧駆動によって駆動することもできる。

・上記各実施の形態においては、半導体基板内の磁気検出部ＨＰとなる所定領域を電気的に区画する分離壁として、断面台形状もしくはＶ字状に配設された平板状の形状をもつ拡散層もしくは絶縁膜からなるものを採用することとした。しかし、上記分離壁はこれらに限られることなく、要は、半導体基板の表面から内部へ向けて磁気検出部となる所定領域を順次狭める態様で形成されたものであれば足りる。

この発明に係る縦型ホール素子およびその製造方法の第１の実施の形態について、（ａ）はそのホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＢ−Ｂ’線に沿った断面図、（ｃ）は（ａ）のＡ−Ａ’線に沿った断面図。 （ａ）および（ｂ）は、同第１の実施の形態に係る縦型ホール素子の動作態様を例示する断面図。 この発明に係る縦型ホール素子およびその製造方法の第２の実施の形態について、（ａ）はそのホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＢ−Ｂ’線に沿った断面図、（ｃ）は（ａ）のＡ−Ａ’線に沿った断面図。 （ａ）および（ｂ）は、同第２の実施の形態に係る縦型ホール素子の動作態様を例示する断面図。 この発明に係る縦型ホール素子およびその製造方法の第３の実施の形態について、（ａ）はそのホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＢ−Ｂ’線に沿った断面図、（ｃ）は（ａ）のＡ−Ａ’線に沿った断面図。 （ａ）および（ｂ）は、同第３の実施の形態に係る縦型ホール素子の動作態様を例示する断面図。 この発明に係る縦型ホール素子およびその製造方法の第４の実施の形態について、（ａ）はそのホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＢ−Ｂ’線に沿った断面図、（ｃ）は（ａ）のＡ−Ａ’線に沿った断面図。 （ａ）は同第４の実施の形態に係る縦型ホール素子の変形例を示す平面図、（ｂ）は（ａ）のＢ−Ｂ’線に沿った断面図、（ｃ）は（ａ）のＡ−Ａ’線に沿った断面図。 （ａ）は同第４の実施の形態に係る縦型ホール素子の別の変形例を示す平面図、（ｂ）は（ａ）のＢ−Ｂ’線に沿った断面図、（ｃ）は（ａ）のＡ−Ａ’線に沿った断面図。 従来の縦型ホール素子の一例について、（ａ）はそのホール素子の平面構造を模式的に示す平面図、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図。 従来の縦型ホール素子の別の例を示す断面図。

符号の説明

１１…半導体層、１２…半導体領域、１２ａ〜１２ｃ…領域、１３ａ〜１３ｅ…コンタクト領域、１４、１４ａ、１４ｂ…拡散層、１５ａ、１５ｂ、１６…絶縁膜、Ｅ１２…半導体膜、ＨＰ…磁気検出部。

Claims (9)

1. 半導体基板内の特定領域を囲むことによって該領域を他の素子と素子分離する分離壁と、この素子分離用の分離壁によって囲まれた領域内であって且つ、磁気検出部となる所定領域を挟むかたちに形成されて該磁気検出部を電気的に区画する磁気検出部区画用の分離壁とを有し、前記半導体基板の表面に垂直な成分を含む電流が前記磁気検出部に供給された状態で、同基板の表面に平行な磁界成分が前記磁気検出部に印加されたとき、その磁界成分に応じたホール電圧を発生させるとともに、この発生したホール電圧が、前記磁気検出部となる前記半導体基板の表面に形成されたコンタクト領域に接続されたホール電圧検出用端子を通じて検出される縦型ホール素子において、
   前記磁気検出部区画用の分離壁は、前記半導体基板の表面から内部へ向けて前記磁気検出部となる所定領域を順次狭める態様で形成されてなる
   ことを特徴とする縦型ホール素子。
2. 前記磁気検出部区画用の分離壁は、台形状の断面をもって形成されてなる
   請求項１に記載の縦型ホール素子。
3. 前記磁気検出部区画用の分離壁は、Ｖ字状に配設された平板状に形成されてなる
   請求項１に記載の縦型ホール素子。
4. 前記磁気検出部区画用の分離壁は、前記半導体基板に導電型不純物が添加されるかたちで形成された拡散層からなる
   請求項１〜３のいずれか一項に記載の縦型ホール素子。
5. 前記磁気検出部区画用の分離壁は、絶縁膜からなる
   請求項１〜３のいずれか一項に記載の縦型ホール素子。
6. 半導体基板内の特定領域を囲むことによって該領域を他の素子と素子分離する分離壁と、この素子分離用の分離壁によって囲まれた領域内であって且つ、磁気検出部となる所定領域を挟むかたちに形成されて該磁気検出部を電気的に区画する磁気検出部区画用の分離壁とを有し、前記半導体基板の表面に垂直な成分を含む電流が前記磁気検出部に供給された
   状態で、同基板の表面に平行な磁界成分が前記磁気検出部に印加されたとき、その磁界成分に応じたホール電圧を発生させるとともに、この発生したホール電圧が、前記磁気検出部となる前記半導体基板の表面に形成されたコンタクト領域に接続されたホール電圧検出用端子を通じて検出される縦型ホール素子を製造する方法であって、
   前記半導体基板内の磁気検出部となる所定領域をエッチング除去して側壁に傾斜をもつ断面逆台形状のトレンチを形成し、そのトレンチの側壁に前記磁気検出部区画用の分離壁としての拡散層を形成した後、同トレンチに再び半導体膜を埋設することによって、前記半導体基板の表面から内部へ向けて前記磁気検出部となる所定領域を順次狭める態様で前記磁気検出部区画用の分離壁を形成する
   ことを特徴とする縦型ホール素子の製造方法。
7. 半導体基板内の特定領域を囲むことによって該領域を他の素子と素子分離する分離壁と、この素子分離用の分離壁によって囲まれた領域内であって且つ、磁気検出部となる所定領域を挟むかたちに形成されて該磁気検出部を電気的に区画する磁気検出部区画用の分離壁とを有し、前記半導体基板の表面に垂直な成分を含む電流が前記磁気検出部に供給された状態で、同基板の表面に平行な磁界成分が前記磁気検出部に印加されたとき、その磁界成分に応じたホール電圧を発生させるとともに、この発生したホール電圧が、前記磁気検出部となる前記半導体基板の表面に形成されたコンタクト領域に接続されたホール電圧検出用端子を通じて検出される縦型ホール素子を製造する方法であって、
   前記半導体基板内の磁気検出部となる所定領域をエッチング除去して側壁に傾斜をもつ断面逆台形状のトレンチを形成し、そのトレンチの側壁に前記磁気検出部区画用の分離壁としての絶縁膜を成膜した後、同トレンチに再び半導体膜を埋設することによって、前記半導体基板の表面から内部へ向けて前記磁気検出部となる所定領域を順次狭める態様で前記磁気検出部区画用の分離壁を形成する
   ことを特徴とする縦型ホール素子の製造方法。
8. 半導体基板内の特定領域を囲むことによって該領域を他の素子と素子分離する分離壁と、この素子分離用の分離壁によって囲まれた領域内であって且つ、磁気検出部となる所定領域を挟むかたちに形成されて該磁気検出部を電気的に区画する磁気検出部区画用の分離壁とを有し、前記半導体基板の表面に垂直な成分を含む電流が前記磁気検出部に供給された状態で、同基板の表面に平行な磁界成分が前記磁気検出部に印加されたとき、その磁界成分に応じたホール電圧を発生させるとともに、この発生したホール電圧が、前記磁気検出部となる前記半導体基板の表面に形成されたコンタクト領域に接続されたホール電圧検出用端子を通じて検出される縦型ホール素子を製造する方法であって、
   前記半導体基板に対し斜め方向のイオン注入を行い、そこに前記磁気検出部区画用の分離壁としての拡散層を形成することによって、前記半導体基板の表面から内部へ向けて前記磁気検出部となる所定領域を順次狭める態様で前記磁気検出部区画用の分離壁を形成する
   ことを特徴とする縦型ホール素子の製造方法。
9. 半導体基板内の特定領域を囲むことによって該領域を他の素子と素子分離する分離壁と、この素子分離用の分離壁によって囲まれた領域内であって且つ、磁気検出部となる所定領域を挟むかたちに形成されて該磁気検出部を電気的に区画する磁気検出部区画用の分離壁とを有し、前記半導体基板の表面に垂直な成分を含む電流が前記磁気検出部に供給された状態で、同基板の表面に平行な磁界成分が前記磁気検出部に印加されたとき、その磁界成分に応じたホール電圧を発生させるとともに、この発生したホール電圧が、前記磁気検出部となる前記半導体基板の表面に形成されたコンタクト領域に接続されたホール電圧検出用端子を通じて検出される縦型ホール素子を製造する方法であって、
   前記半導体基板を斜め方向へエッチング除去してそこに前記磁気検出部区画用の分離壁としての絶縁膜を埋設することによって、前記半導体基板の表面から内部へ向けて前記磁
   気検出部となる所定領域を順次狭める態様で前記磁気検出部区画用の分離壁を形成する
   ことを特徴とする縦型ホール素子の製造方法。

Images