JP4349843B2

JP4349843B2 - Multilayer ceramic capacitor and manufacturing method thereof

Info

Publication number: JP4349843B2
Application number: JP2003151139A
Authority: JP
Inventors: 幸史郎杉本
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-05-28
Filing date: 2003-05-28
Publication date: 2009-10-21
Anticipated expiration: 2023-05-28
Also published as: JP2004356305A

Description

【０００１】
【発明の属する技術分野】
本発明は、積層セラミックコンデンサおよびその製法に関し、特に、薄層化した誘電体セラミック層と内部電極層とが交互に積層され構成された有効誘電体部と、その上下面に重畳され前記有効誘電体部を保護する外部カバー誘電体層とを具備する積層セラミックコンデンサおよびその製法に関する。
【０００２】
【従来技術】
近年、電子部品の小型化高機能化に伴い、積層セラミックコンデンサは小型高容量化が進められ、積層セラミックコンデンサの誘電体セラミック層の厚み（内部電極間距離）は１０μｍ以下と薄層化され、また誘電体セラミック層及び内部電極層の積層数は１００層以上と多積層化されて製造されるようになってきている。このような誘電体セラミック層の薄層化に伴い、誘電体セラミック層を構成する主結晶相の平均粒径も１μｍ程度となり、それに使用される誘電体粉末およびガラス粉末の微粒化が推し進められている。関連する特許文献を以下に示す。
【０００３】
【特許文献１】
特開平１０−２４１９８７号公報
【０００４】
【特許文献２】
特開平９−９７７３３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、このような微粒の誘電体粉末およびガラス粉末を用いて形成される積層セラミックコンデンサでは、図３に示すように、誘電体粉末の高い焼成収縮率のために、保護層である外部カバー誘電体層１０７が誘電体セラミック層１０１と内部電極層１０３を含む有効誘電体部１０５に比べて焼成収縮率が大きくなり、結果的に、外部カバー誘電体層１０７の寸法が小さくなる形状となっていた。そして、このような積層セラミックコンデンサでは焼成収縮差による歪みのために外部カバー誘電体層と有効誘電体部間や有効誘電体部間のクラックやデラミネーションが発生していた。
【０００６】
従って、本発明は、薄層、高積層化された積層セラミックコンデンサにおいて、用いる誘電体粉末を微粒化しても、焼成収縮差による外部カバー誘電体層と有効誘電体部間や有効誘電体部間のクラックやデラミネーションを抑制できる積層セラミックコンデンサおよびその製法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明者は、少なくともＢａＴｉＯ_３を主成分とする主結晶相と、粒界及び３重点粒界を形成するＳｉＯ_２を主成分とする２次相とを含む誘電体セラミック層と、内部電極層とが交互に積層され構成された有効誘電体部と、該有効誘電体部の積層方向の上下面に重畳され、前記誘電体セラミック層と少なくとも同成分の主結晶相および２次相とを含む外部カバー誘電体層と、該外部カバー誘電体層を含む前記有効誘電体部の両端面に導出した内部電極層と電気的に接続されてなる外部電極と、を具備してなる積層セラミックコンデンサにおいて、外部カバー誘電体層の主結晶の平均粒径を有効誘電体部の主結晶の平均粒径よりも大きくし、かつ２次相量についても外部カバー誘電体層側を有効誘電体部側よりも多くすることにより、外部カバー誘電体層と有効誘電体部の最終的な焼成収縮差を小さくすることができるとともに、用いる誘電体粉末の平均粒径を大きくしても収縮開始温度の高温側へのずれを小さくして外部カバー誘電体層と有効誘電体部間に発生する歪みを低減することができ、こうして薄層、高積層化した積層セラミックコンデンサに発生するクラックやデラミネーションを抑制できることを見出した。
【０００８】
即ち、本発明の積層セラミックコンデンサは、少なくともＢａＴｉＯ_３を主成分とする主結晶相ならびに粒界及び３重点粒界を形成するＳｉＯ_２を主成分とする２次相とを含む誘電体セラミック層と内部電極層とが交互に積層された有効誘電体部、該有効誘電体部の積層方向の上下面に重畳され、前記誘電体セラミック層と同成分の主結晶相および２次相とを含む外部カバー誘電体層、該外部カバー誘電体層を含む前記有効誘電体部の両端面に導出された内部電極層と電気的に接続されてなる外部電極を具備してなる積層セラミックコンデンサにおいて、前記外部カバー誘電体層中の前記主結晶相の平均粒径をＤ２、前記誘電体セラミック層中の前記主結晶相の平均粒径をＤ１としたときに、各前記主結晶相の平均粒径比Ｄ２／Ｄ１が１．１〜１．５であり、かつ前記外部カバー誘電体層中の前記２次相量をＭ２、前記誘電体セラミック層中の前記２次相量をＭ１としたときに、各前記２次相量比Ｍ２／Ｍ１が１．０１〜１．４５であることを特徴とする。
【００１１】
また、上記積層セラミックコンデンサでは、前記有効誘電体部の厚みをｔ１、前記外部カバー誘電体層の厚みをｔ２としたときに、ｔ２／ｔ１≧０．０５の関係を満足することが望ましい。
【００１３】
さらに、上記積層セラミックコンデンサでは、前記誘電体セラミック層及び前記外部カバー誘電体層を構成する前記主結晶相の平均粒径Ｄ１、Ｄ２が０．５μｍ以下であることが望ましい。
【００１４】
次に、本発明の積層セラミックコンデンサの製法は、誘電体粉末とガラス粉末とを含み積層された複数の第１誘電体グリーンシート間に内部電極パターンを介装してなる有効積層体と、該有効積層体の積層方向の上下面に重畳され、前記第１誘電体グリーンシートと同じ誘電体粉末およびガラス粉末を含む第２誘電体グリーンシートからなる外部カバー層により構成される積層体を形成する工程と、該積層体を切断後焼成する工程とを具備する積層セラミックコンデンサの製法において、前記第２誘電体グリーンシート中の前記誘電体粉末の平均粒径をＤＧ２、前記第１誘電体グリーンシート中の前記誘電体粉末の平均粒径をＤＧ１としたときに、各前記誘電体粉末の平均粒径比ＤＧ２／ＤＧ１を１．１〜１．５とし、かつ前記第２誘電体グリーンシート中の前記ガラス粉末量をＭＧ２、前記第１誘電体グリーンシート中の前記ガラス粉末量をＭＧ１としたときに、各前記ガラス粉末量比ＭＧ２／ＭＧ１を１．０１〜１．４５とすることを特徴とする。
【００１５】
このような製法によれば、外部カバー誘電体層の主結晶の平均粒径を有効誘電体部の主結晶の平均粒径よりも大きくでき、かつ２次相量についても外部カバー誘電体層側を有効誘電体部側よりも多くすることができ、こうして外部カバー誘電体層と有効誘電体部の最終的な焼成収縮差を小さくすることのできる積層セラミックコンデンサを容易に形成できる。即ち、用いる誘電体粉末の平均粒径を大きくしても収縮開始温度の高温側へのずれを小さくし、外部カバー誘電体層と有効誘電体部間に発生する歪みを低減することができ、薄層、高積層化してもクラックやデラミネーションの発生を抑制できる積層セラミックコンデンサを容易に作製できる。
【００１７】
また、上記積層セラミックコンデンサの製法では、前記第１誘電体グリーンシートおよび前記第２誘電体グリーンシートを構成する前記誘電体粉末として平均粒径ＤＧ１、ＤＧ２が０．５μｍ以下であるものを用いることが望ましい。
【００１８】
【発明の実施の形態】
以下、本発明の積層セラミックコンデンサおよびその製法について、実施の形態を示し、その特徴とするところを詳細に説明する。
【００１９】
図１は本発明の積層セラミックコンデンサを示す概略断面図である。
【００２０】
本発明の積層セラミックコンデンサは、容量発生に寄与する有効誘電体部１と、この有効誘電体部１の上下面側に配置され、容量発生に寄与しない外部カバー誘電体層３と、これら有効誘電体部１および外部カバー誘電体層３の端部に形成された外部電極５により構成されている。また、有効誘電体部１は誘電体セラミック層７と内部電極層９とが交互に積層され構成されている。
【００２１】
そして、有効誘電体部１の厚みをｔ１、外部カバー誘電体層３の厚みをｔ２としたときに、ｔ２／ｔ１≧０．０５の関係を満足することが望ましいが、特に、その比率が０．１以上であり、有効誘電体部１に対して外部カバー誘電体層３の影響が大きくなる場合に本発明を適用することが好ましい。
【００２２】
図２は、本発明の有効誘電部と外部カバー誘電体層間の拡大断面図である。即ち、誘電体セラミック層７は、セラミック粒子からなる主結晶相１１と、この主結晶相１１の界面に形成された粒界１３および３重点粒界１５とから構成されている。主結晶相１１は、少なくともＢａＴｉＯ_３を主成分とするものである。
【００２３】
一方、粒界１３および３重点粒界１５は、ＳｉＯ_２を主成分とする２次相１６からなる。外部カバー誘電体層３もまた、有効誘電体部１を構成する誘電体セラミック層７と同様の成分からなる主結晶相１１、粒界１３および３重点粒界１５からなる２次相１６により構成されている。
【００２４】
そして、本発明では、外部カバー誘電体層３中の主結晶相１１の平均粒径Ｄ２が、前記誘電体セラミック層７の主結晶相１１の平均粒径Ｄ１よりも大きいこと、および、前記外部カバー誘電体層３中の２次相量Ｍ２が、前記誘電体セラミック層７中の２次相量Ｍ１よりも多いことが重要である。
【００２５】
具体的には、外部カバー誘電体層３の主結晶相１１の平均粒径Ｄ２が誘電体セラミック層７の主結晶相１１の平均粒径Ｄ１の１．１〜１．５倍であることが重要であり、特に１．２〜１．４倍がより望ましい。
【００２６】
また、外部カバー誘電体層３中の２次相量Ｍ２が誘電体セラミック層７中の２次相量Ｍ１の１．０１〜１．４５倍であることが重要であり、特に、１．０５〜１．４倍がより望ましい。
【００２７】
つまり、本発明では、焼成前の誘電体粉末の平均粒径について、外部カバー誘電体層３側の平均粒径ＤＧ２を、誘電体セラミック層７側の平均粒径ＤＧ１よりも大きくすることで、焼成前の密度が大きくなり焼成収縮量が小さくなるとともに、外部カバー誘電体層３の焼結開始温度が高温側へシフトしてしまうが、外部カバー誘電体層３側の誘電体粉末の平均粒径ＤＧ２を大きくした分、酸化ケイ素を主成分とする２次相量Ｍ２となるガラス粉末量ＭＧ１を誘電体セラミック層７側の２次相量Ｍ１となるガラス粉末量ＭＧ１よりも多くすることにより、収縮開始温度を低温化でき、有効誘電体部１の焼成温度に対する収縮曲線に近づけることが可能になる。
【００２８】
従って、焼成収縮開始温度の違いによる有効誘電体部１と外部カバー誘電体層３間の界面に発生する歪みを抑制して、界面に発生する剥離、及び近傍に発生する内部電極層９と誘電体セラミック層７間にクラックやデラミネーションのない積層セラミックコンデンサを歩留まり良く製造することが可能となる。
【００２９】
なお、本発明において、主結晶相１１の平均粒径Ｄ１、Ｄ２は磁器断面を電子顕微鏡観察後インターセプト法により求めたものである。具体的には、写真内の３０μｍ角の領域の対角線方向の長さを、その線上に存在する粒子数で割ったものである。
【００３０】
また誘電体セラミック層７の厚みは７μｍ以下、特に、５μｍ以下、更には、３μｍ以下がより望ましく、積層数は１００層以上、特に、１５０層以上、更には２００層であることが望ましい。このように誘電体セラミック層７の厚みを薄層化しかつ積層数を高めることにより積層セラミックコンデンサの静電容量を高めることができる。
【００３１】
そして、誘電体セラミック層７及び外部カバー誘電体層３を構成する主結晶相１１の平均粒径Ｄ１、Ｄ２が０．５μｍ以下、特に、０．３μ以下であることがより望ましく、結果として、本発明は、このように誘電体セラミック層７や外部カバー誘電体層３を構成する主結晶相の平均粒径Ｄ１、Ｄ２が小さくなる積層セラミックコンデンサに好適となる。
【００３２】
一方、内部電極層９の厚みは、有効誘電体部１に対する内部電極層９の歪み応力の影響を低減するという理由から、５μｍ以下、特に、３μｍ以下、更には２μｍ以下がより望ましい。
【００３３】
内部電極層９は、小型高容量の積層セラミックコンデンサの低コスト化を図る上でＮｉ、Ｃｕ、Ａｇ、Ａｇ−Ｐｄなどの金属のうちいずれか１種もしくはこれらの合金であることが望ましく、特に、主成分であるＢａＴｉＯ_３との同時焼成を可能にできるという点でＮｉがより望ましい。
【００３４】
次に、本発明の積層セラミックコンデンサの製法について詳述する。
【００３５】
先ず、例えばＢａＴｉＯ_３系の誘電体粉末と、少なくともＳｉＯ_２を所定量含有するガラス粉末及び各種微量の添加剤を、バインダを含む分散媒に分散させてセラミックスラリを得る。次に、得られたスラリを公知のコーター、例えばドクターブレード等を用いてシート成形を行い、焼成後に誘電体セラミック層７となる第１誘電体グリーンシートを得る。
【００３６】
また、焼成前の前記積層体を構成する外部カバー層となる、つまり、焼成後に外部カバー誘電体層３となる第２誘電体グリーンシートもまた、上記第１誘電体グリーンシートと同様の手順で作製される。
【００３７】
そして、本発明では、第２誘電体グリーンシート中の誘電体粉末の平均粒径が、第１誘電体グリーンシート中の誘電体粉末よりも大きいこと、および、第２誘電体グリーンシート中のガラス粉末量ＭＧ２が、第１誘電体グリーンシート中のガラス粉末量ＭＧ１よりも多いことが重要である。
【００３８】
具体的には、第２誘電体グリーンシート中の誘電体粉末の平均粒径ＤＧ２が第１誘電体グリーンシート中の誘電体粉末の平均粒径ＤＧ１の平均粒径の１．１〜１．５倍であることが重要であり、特に、１．２〜１．４倍がより望ましい。
【００３９】
また、第２誘電体グリーンシート中のガラス粉末量ＭＧ２が第１誘電体グリーンシート中のガラス粉末量ＭＧ１の１．０１〜１．４５倍であることが重要であり、特に、１．０５〜１．４倍とすることがより望ましい。
【００４０】
このことにより平均粒径を大きな誘電体粉末を用いた第２誘電体グリーンシートの収縮開始温度の高温化をガラス粉末の増量により相殺し、有効誘電体部１となる第１誘電体グリーンシートの焼成温度に対する収縮曲線に近づけることが可能になる。
【００４１】
こうして焼成収縮開始温度の違いによる有効誘電体部１と外部カバー誘電体層３間の界面に発生する歪みを抑制して、界面の剥離及びその近傍に発生する内部電極層９と誘電体セラミック層７間のデラミネーションを防止できる。
【００４２】
また、本発明の製法では、前記第１誘電体グリーンシートおよび第２誘電体グリーンシートを構成する誘電体粉末の平均粒径ＤＧ１、ＤＧ２が０．５μｍ以下、特に、０．４μｍであることがより望ましい。
【００４３】
一方、ガラス粉末の平均粒径は０．３〜１．２μｍ、特に、０．４〜０．８μｍの範囲であることがより望ましい。尚、本発明での誘電体粉末の平均粒径はスラリ調整後の平均粒径をいう。また、本発明における誘電体粉末の平均粒径は粒度分析における５０％累積値（Ｄ５０）である。
【００４４】
また、本発明における前期第１誘電体グリーンシートの厚みは８μｍ以下、特に、６μｍ以下、さらには４μｍ以下であることがより望ましい。
【００４５】
さらに積層数は１００層以上、特に、１５０層以上、さらには２００層以上であることがより望ましい。
【００４６】
次に、前記第１誘電体グリーンシート上に、Ｎｉ、Ｃｕ、Ａｇ、Ａｇ−Ｐｄなどの群から選ばれる少なくとも１種の金属粉末を含有する導電ペーストを印刷し、乾燥することにより内部電極パターンが形成された第１誘電体グリーンシートを作製する。内部導体パターンの厚みは５μｍ以下、特に、３μｍ以下であることがより望ましい。そしてこのように内部導体パターンを薄層化するための金属粉末の平均粒径は０．２〜０．５μｍが好ましい。
【００４７】
また、近年の積層型電子部品の高積層化において、内部電極パターンの附設されていない部分は、内部電極パターンの厚みによる段差として積層型電子部品に多大な構造欠陥の影響を及ぼすことから、これを回避するために前記第1誘電体グリーンシートの内部電極パターンを除く部分に、この第１誘電体グリーンシートと同組成の誘電体セラミックペーストを印刷してセラミックパターンを形成することが好ましい。
【００４８】
次に、前記した内部電極パターンを附設した第１誘電体グリーンシートを複数枚積層して、焼成後に静電容量を発現する有効積層体を形成し、次に、この有効積層体の上下両面側に、外部カバー層となる第２誘電体グリーンシートを複数枚積層して熱圧着して積層体を形成する。次いで、この積層体を所望のサイズに切断した後、個々の未焼成であるコンデンサ本体成形体を得る。
【００４９】
この後、上記未焼成のコンデンサ本体成形体を、所定の条件下で焼成してコンデンサ本体を得る。
【００５０】
次に、図１に示すように、このコンデンサ本体の内部電極層９が導出された端面に外部電極ペーストを付着、焼付けし、外部電極の附設された積層セラミック電子部品を得る。
【００５１】
【実施例】
次に本発明における実施例を以下に示す。先ず、第１誘電体グリーンシート用のセラミックスラリに用いるセラミック粉末として、平均粒径が０．３μｍのＢａＴｉＯ_３粉体を用い、焼結助剤として平均粒径が０．６μｍのＳｉＯ_２を主成分とするガラス粉末を用いた。セラミックスラリの溶媒としてトルエンとエタノールを１：１の重量比で混合した混合溶媒に、ポリビニールブチラール、可塑剤を溶解させたバインダ溶液に、ＢａＴｉＯ_３粉末とガラス粉末を所定の混合比で調整し、ボールミルにより分散させてセラミックスラリを調製した。このセラミックスラリを用いて、ＰＥＴ等のキャリアフィルム上にドクターブレード法で、３μｍ、６μｍ、８μｍの厚みの第1誘電体グリーンシートを作製した。
【００５２】
一方、第２誘電体グリーンシート用のセラミックスラリとしては、表１に示すように、上記第１誘電体グリーンシート用のセラミックスラリ中の誘電体粉末よりも平均粒径が大きくかつガラス粉末量を多くして、他は上記作製方法にてセラミックスラリを作製した。作製したセラミックスラリを用いて、前記キャリアフィルム上にドクターブレード法で１０μｍの外部カバー層用第２誘電体グリーンシートを作製した。なお、粉砕混合するスラリの調整条件が両シートとも同じ条件とした。調製したスラリの構成内容を表１に示した。
【００５３】
次に、各厚みの第１誘電体グリーンシートにＮｉを含有する導体ペーストを塗布して内部電極パターンを形成し、内部導体パターンが形成された第１誘電体グリーンシートをキャリアフィルムから剥離し、これを３００層積層し、その上下に各ガラス含有量の外部カバーシートを上下面に各２０層積層して本発明の積層体を作製した。内部導体の厚みは各々グリーンシート厚みの０．５倍となる厚みに調整した。
【００５４】
次に、この積層体を切断し、コンデンサ本体成形体を作製し、脱脂処理後、還元雰囲気にて焼成を行いコンデンサ本体を得た。各第１誘電体グリーンシートおよび第２誘電体グリーンシートの組み合わせを表１に示した。
【００５５】
次に、このコンデンサ本体の両端面に外部電極ペーストを塗布し、焼き付けて外部電極を形成し、縦３．２ｍｍ×横２．５ｍｍサイズの積層セラミックコンデンサを作製した。
【００５６】
誘電体セラミック層および外部カバー誘電体層を構成する磁器組成の評価として磁器組織の電子顕微鏡の観察を行い、主結晶相であるＢａＴｉＯ_３を含む結晶相の平均粒径と２次相である粒界及び３重点粒界の体積比率の差を求めた。本発明においては、用いた第１および第２誘電体グリーンシートにそれぞれ用いた各誘電体粉末比とガラス量比が焼成後においても反映されていた。
【００５７】
また構造欠陥の評価として、積層セラミックコンデンサ１００個中に発生するデラミネーションの発生率を求めた。また積層セラミックコンデンサの信頼性の評価として、温度差２８０℃での半田耐熱衝撃試験を行い１００個中のクラック発生率を求めた。
【００５８】
一方、比較例として、第１誘電体グリーンシートおよび第２誘電体グリーンシート中に含まれるガラス成分含有量がそれぞれ等しい誘電体グリーンシートを用いて、同様の積層セラミックコンデンサを作製し、同様の評価を行った。以上の結果を表１に示した。
【００５９】
【表１】

【００６１】
表１の結果から明らかなように、外部カバー誘電体層の主結晶相の平均粒径が誘電体セラミック層の主結晶相の平均粒径の１．１〜１．５倍かつ２次相量を１．０１〜１．４５倍とした試料Ｎｏ．３〜１３では、焼成後のクラック、デラミネーションの発生が５％以下、半田耐熱衝撃試験後が０％であった。
【００６２】
一方、比較例として、外部カバー誘電体層および誘電体セラミック層の主結晶相の平均粒径比が１．０や１．０５であり、またガラス量比が１．０や１．５である試料Ｎｏ．１，２，１４および１５では、焼成後において積層セラミックコンデンサの外部カバー誘電体層と誘電体セラミック層との界面にデラミネーションが多数発生していた。
【００６３】
【発明の効果】
以上詳述したように、本発明の積層セラミックコンデンサおよびその製法によれば、外部カバー誘電体層の主結晶の平均粒径を有効誘電体部の主結晶の平均粒径よりも大きくしかつ２次相量についても外部カバー誘電体層側を有効誘電体部側よりも多くすることにより、外部カバー誘電体層と有効誘電体部の最終的な焼成収縮差を小さくすることができるとともに、用いる誘電体粉末の平均粒径を大きくしても収縮開始温度の高温側へのずれを小さくして外部カバー誘電体層と有効誘電体部間に発生する内部応力を低減することができ、こうして薄層、高積層化した積層セラミックコンデンサに発生するクラックやデラミネーションを抑制できる。
【図面の簡単な説明】
【図１】本発明の積層セラミックコンデンサを示す概略断面図である。
【図２】本発明の有効誘電部と外部カバー誘電体層間の拡大断面図である。
【図３】外部カバー誘電体層が有効誘電体部に比較して収縮した従来の積層セラミックコンデンサの概略断面図である。
【符号の説明】
１有効誘電体部
３外部カバー誘電体層
５外部電極
７誘電体セラミック層
９内部電極層
１１主結晶相
１３粒界
１６２次相
Ｄ１、Ｄ２、ＤＧ１、ＤＧ２平均粒径
Ｍ１、Ｍ２ガラス量
ＭＧ１、ＭＧ２ガラス粉末量[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer ceramic capacitor and a method of manufacturing the same, and more particularly, an effective dielectric portion in which thin dielectric ceramic layers and internal electrode layers are alternately stacked, and the effective dielectric layer superimposed on the upper and lower surfaces thereof. The present invention relates to a multilayer ceramic capacitor having an outer cover dielectric layer for protecting a body part and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, with the miniaturization and enhancement of functionality of electronic components, multilayer ceramic capacitors have been reduced in size and capacity, and the thickness (distance between internal electrodes) of the dielectric ceramic layer of the multilayer ceramic capacitor has been reduced to 10 μm or less. In addition, the number of laminated dielectric ceramic layers and internal electrode layers has been increased to 100 or more. Along with the thinning of the dielectric ceramic layer, the average grain size of the main crystal phase constituting the dielectric ceramic layer is also about 1 μm, and the dielectric powder and glass powder used therefor have been promoted to be atomized. Yes. Related patent documents are shown below.
[0003]
[Patent Document 1]
Japanese Patent Laid-Open No. 10-241987
[Patent Document 2]
Japanese Patent Laid-Open No. 9-97733
[Problems to be solved by the invention]
However, in the multilayer ceramic capacitor formed using such a fine dielectric powder and glass powder, as shown in FIG. 3, due to the high firing shrinkage of the dielectric powder, the outer cover dielectric which is a protective layer The body layer 107 has a firing shrinkage ratio larger than that of the effective dielectric portion 105 including the dielectric ceramic layer 101 and the internal electrode layer 103. As a result, the outer cover dielectric layer 107 has a smaller size. It was. In such a multilayer ceramic capacitor, cracks and delamination have occurred between the outer cover dielectric layer and the effective dielectric portion or between the effective dielectric portions due to distortion due to firing shrinkage difference.
[0006]
Therefore, according to the present invention, even if the dielectric powder to be used is thinned in a thin-layer, highly-laminated multilayer ceramic capacitor, between the outer cover dielectric layer and the effective dielectric portion or the effective dielectric portion due to the firing shrinkage difference. An object of the present invention is to provide a multilayer ceramic capacitor capable of suppressing cracks and delamination and a method for manufacturing the same.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the present inventor has developed a dielectric including at least a main crystal phase mainly composed of BaTiO ₃ and a secondary phase mainly composed of SiO ₂ forming grain boundaries and triple-point grain boundaries. An effective dielectric portion formed by alternately laminating body ceramic layers and internal electrode layers, and a main crystal of at least the same component as that of the dielectric ceramic layer superimposed on the upper and lower surfaces of the effective dielectric portion in the stacking direction. An external cover dielectric layer including a phase and a secondary phase, and an external electrode electrically connected to internal electrode layers led to both end faces of the effective dielectric portion including the external cover dielectric layer, In the multilayer ceramic capacitor provided, the outer cover dielectric layer has an average particle size of the main crystal of the outer cover dielectric layer larger than the average particle size of the main crystal of the effective dielectric portion and the secondary phase amount. Side than the effective dielectric part side As a result, the final firing shrinkage difference between the outer cover dielectric layer and the effective dielectric portion can be reduced, and even if the average particle size of the dielectric powder used is increased, the shrinkage starting temperature is increased. The distortion generated between the outer cover dielectric layer and the effective dielectric portion can be reduced by reducing the displacement of the outer cover, and thus the cracks and delamination generated in the thin ceramic multilayer capacitor can be suppressed. I found it.
[0008]
That is, a multilayer ceramic capacitor of the present invention includes a dielectric ceramic layer comprising a secondary phase of SiO ₂ as a main component for forming a main crystal phase and the grain boundary and triple point grain boundary composed mainly of at least BaTiO ₃ effective dielectric portion where the internal electrode layers are alternately stacked, is superimposed on the upper and lower surfaces of the stacking direction of the active dielectric portion, and a main crystalline phase and the secondary phase of the dielectric ceramic layers and the components outer cover dielectric layer containing, in the multilayer ceramic capacitor formed by including the effective dielectric portion across the internal electrode layers are led out to the surface and electrically connected to the external electrodes formed by the containing external cover dielectric layer When the average grain size of the main crystal phase in the outer cover dielectric layer is D2, and the average grain size of the main crystal phase in the dielectric ceramic layer is D1, the average grain size of each main crystal phase The diameter ratio D2 / D1 is 1. Is 1.5, the second phase of either One prior Kigaibu cover dielectric layer M2, when said second phase amount M1 of the dielectric ceramic layers, each of the secondary phase The quantity ratio M2 / M1 is 1.01-1.45 .
[0011]
Further, in the laminated ceramic capacitor, the thickness of the effective dielectric portion t1, the thickness of the outer cover dielectric layer is taken as t2, it is preferable to satisfy the relationship t2 / t1 ≧ 0.05.
[0013]
Furthermore, in the laminated ceramic capacitor, it is desirable the dielectric ceramic layers and said main average grain size of the crystal phase constituting the external cover dielectric layer D1, D2 is 0.5μm or less.
[0014]
Next, the manufacturing method of the multilayer ceramic capacitor of the present invention includes an effective multilayer body in which an internal electrode pattern is interposed between a plurality of first dielectric green sheets laminated including dielectric powder and glass powder, Forming a laminate composed of an outer cover layer made of a second dielectric green sheet containing the same dielectric powder and glass powder as the first dielectric green sheet, superimposed on the upper and lower surfaces of the effective laminate in the laminating direction. In the method of manufacturing a multilayer ceramic capacitor comprising the steps of: cutting and firing the multilayer body, the average particle size of the dielectric powder in the second dielectric green sheet is DG2, and the first dielectric green sheet the average particle size of the dielectric powder is taken as DG1, average particle size ratio of DG2 / DG1 and 1.1-1.5, or one prior Symbol second dielectric grayed of each said dielectric powder in The glass powder quantity MG2 in Nshito, when said glass powder content of MG1 in the first dielectric green sheets, that each said glass powder weight ratio MG2 / MG1 and from 1.01 to 1.45 It is characterized by.
[0015]
According to such a manufacturing method, the average grain size of the main crystal of the outer cover dielectric layer can be made larger than the average grain size of the main crystal of the effective dielectric part, and the secondary phase amount is also on the side of the outer cover dielectric layer. Thus, it is possible to easily form a multilayer ceramic capacitor capable of reducing the final firing shrinkage difference between the outer cover dielectric layer and the effective dielectric portion. That is, even if the average particle size of the dielectric powder used is increased, the deviation of the shrinkage start temperature to the high temperature side can be reduced, and the strain generated between the outer cover dielectric layer and the effective dielectric portion can be reduced, A multilayer ceramic capacitor that can suppress the generation of cracks and delamination even when it is thin and highly laminated can be easily produced.
[0017]
Further, in the production method of the multilayer ceramic capacitor, using the average particle diameter DG1, DG2 is 0.5μm or less as the dielectric powder constituting the first dielectric green sheet and the second dielectric green sheets arbitrariness is desired.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the multilayer ceramic capacitor and the manufacturing method thereof according to the present invention will be described and the features thereof will be described in detail.
[0019]
FIG. 1 is a schematic sectional view showing a multilayer ceramic capacitor of the present invention.
[0020]
The multilayer ceramic capacitor of the present invention includes an effective dielectric portion 1 that contributes to capacitance generation, an outer cover dielectric layer 3 that is disposed on the upper and lower surfaces of the effective dielectric portion 1 and does not contribute to capacitance generation, and these effective dielectrics. The outer electrode 5 is formed at the end of the body 1 and the outer cover dielectric layer 3. The effective dielectric portion 1 is configured by alternately laminating dielectric ceramic layers 7 and internal electrode layers 9.
[0021]
When the thickness of the effective dielectric portion 1 is t1 and the thickness of the outer cover dielectric layer 3 is t2, it is desirable to satisfy the relationship of t2 / t1 ≧ 0.05. In particular, the ratio is 0. It is preferable that the present invention is applied when the influence of the outer cover dielectric layer 3 on the effective dielectric portion 1 is large.
[0022]
FIG. 2 is an enlarged cross-sectional view of the effective dielectric portion and the outer cover dielectric layer of the present invention. That is, the dielectric ceramic layer 7 includes a main crystal phase 11 made of ceramic particles, and a grain boundary 13 and a triple point grain boundary 15 formed at the interface of the main crystal phase 11. The main crystal phase 11 is mainly composed of at least BaTiO ₃ .
[0023]
On the other hand, the grain boundary 13 and the triple point grain boundary 15 are composed of a secondary phase 16 mainly composed of SiO ₂ . The outer cover dielectric layer 3 is also constituted by a main crystal phase 11 composed of the same components as the dielectric ceramic layer 7 constituting the effective dielectric portion 1, a secondary phase 16 composed of a grain boundary 13 and a triple point grain boundary 15. Has been.
[0024]
In the present invention, the average particle diameter D2 of the main crystal phase 11 in the outer cover dielectric layer 3 is larger than the average particle diameter D1 of the main crystal phase 11 of the dielectric ceramic layer 7, and the external It is important that the secondary phase amount M2 in the cover dielectric layer 3 is larger than the secondary phase amount M1 in the dielectric ceramic layer 7.
[0025]
Specifically, the average grain diameter D2 of the main crystal phase 11 of the outer cover dielectric layer 3 is 1.1 to 1.5 times the average grain diameter D1 of the main crystal phase 11 of the dielectric ceramic layer 7. It is important, and 1.2 to 1.4 times is particularly desirable.
[0026]
Further, the secondary phase amount M2 in the outer cover dielectric layer 3 is 1.01 to 1.2 of the secondary phase amount M1 in the dielectric ceramic layer 7. 4 five times it is important, in particular, from 1.05 to 1.4 times is more preferable.
[0027]
That is, in the present invention, the average particle diameter DG2 on the outer cover dielectric layer 3 side is made larger than the average particle diameter DG1 on the dielectric ceramic layer 7 side with respect to the average particle diameter of the dielectric powder before firing. Although the density before firing increases and the amount of firing shrinkage decreases, the sintering start temperature of the outer cover dielectric layer 3 shifts to the high temperature side, but the average particle size of the dielectric powder on the outer cover dielectric layer 3 side By increasing the diameter DG2, the glass powder amount MG1 that becomes the secondary phase amount M2 mainly composed of silicon oxide is made larger than the glass powder amount MG1 that becomes the secondary phase amount M1 on the dielectric ceramic layer 7 side. The shrinkage start temperature can be lowered, and the shrinkage curve with respect to the firing temperature of the effective dielectric portion 1 can be approximated.
[0028]
Accordingly, the distortion generated at the interface between the effective dielectric portion 1 and the outer cover dielectric layer 3 due to the difference in firing shrinkage start temperature is suppressed, and the peeling that occurs at the interface and the internal electrode layer 9 and the dielectric that occur in the vicinity are suppressed. A multilayer ceramic capacitor free from cracks or delamination between the body ceramic layers 7 can be manufactured with a high yield.
[0029]
In the present invention, the average grain diameters D1 and D2 of the main crystal phase 11 are determined by the intercept method after observing the porcelain cross section with an electron microscope. Specifically, the length in the diagonal direction of the 30 μm square region in the photograph is divided by the number of particles present on the line.
[0030]
The thickness of the dielectric ceramic layer 7 is preferably 7 μm or less, particularly 5 μm or less, more preferably 3 μm or less, and the number of laminated layers is preferably 100 layers or more, particularly 150 layers or more, and more preferably 200 layers. Thus, by reducing the thickness of the dielectric ceramic layer 7 and increasing the number of layers, the capacitance of the multilayer ceramic capacitor can be increased.
[0031]
The average grain diameters D 1 and D 2 of the main crystal phase 11 constituting the dielectric ceramic layer 7 and the outer cover dielectric layer 3 are more preferably 0.5 μm or less, particularly 0.3 μm or less. As described above, the present invention is suitable for a multilayer ceramic capacitor in which the average grain diameters D 1 and D 2 of the main crystal phase constituting the dielectric ceramic layer 7 and the outer cover dielectric layer 3 are thus reduced.
[0032]
On the other hand, the thickness of the internal electrode layer 9 is more preferably 5 μm or less, particularly 3 μm or less, and more preferably 2 μm or less because the influence of the strain stress of the internal electrode layer 9 on the effective dielectric portion 1 is reduced.
[0033]
The internal electrode layer 9 is preferably any one of metals such as Ni, Cu, Ag, and Ag—Pd, or an alloy thereof, in order to reduce the cost of a small-sized and high-capacity multilayer ceramic capacitor. Ni is more desirable in that it enables simultaneous firing with the main component BaTiO ₃ .
[0034]
Next, the manufacturing method of the multilayer ceramic capacitor of the present invention will be described in detail.
[0035]
First, for example, a ceramic slurry is obtained by dispersing, for example, a BaTiO ₃ -based dielectric powder, a glass powder containing a predetermined amount of at least SiO ₂ and various trace amounts of additives in a dispersion medium containing a binder. Next, the obtained slurry is formed into a sheet using a known coater, such as a doctor blade, to obtain a first dielectric green sheet that becomes the dielectric ceramic layer 7 after firing.
[0036]
Further, the second dielectric green sheet that becomes the outer cover layer constituting the laminate before firing, that is, the outer cover dielectric layer 3 after firing, is also processed in the same procedure as the first dielectric green sheet. Produced.
[0037]
In the present invention, the average particle size of the dielectric powder in the second dielectric green sheet is larger than that of the dielectric powder in the first dielectric green sheet, and the glass in the second dielectric green sheet. It is important that the amount of powder MG2 is larger than the amount of glass powder MG1 in the first dielectric green sheet.
[0038]
Specifically, the average particle diameter DG2 of the dielectric powder in the second dielectric green sheet is 1.1 to 1.5 of the average particle diameter DG1 of the dielectric powder in the first dielectric green sheet. Double is important, and 1.2 to 1.4 times is particularly desirable.
[0039]
Further, the glass powder amount MG2 in the second dielectric green sheet is 1.01 to 1 of the glass powder amount MG1 in the first dielectric green sheet. 4 five times it is important, in particular, it is more desirable to 1.05 to 1.4 times.
[0040]
As a result, the increase in the shrinkage start temperature of the second dielectric green sheet using the dielectric powder having a large average particle size is offset by the increase of the glass powder, and the first dielectric green sheet serving as the effective dielectric portion 1 is offset. It becomes possible to approximate the shrinkage curve with respect to the firing temperature.
[0041]
In this way, distortion generated at the interface between the effective dielectric portion 1 and the outer cover dielectric layer 3 due to the difference in firing shrinkage start temperature is suppressed, and peeling of the interface and the internal electrode layer 9 and the dielectric ceramic layer generated in the vicinity thereof are suppressed. Delamination between 7 can be prevented.
[0042]
In the production method of the present invention, the average particle diameters DG1 and DG2 of the dielectric powder constituting the first dielectric green sheet and the second dielectric green sheet are 0.5 μm or less, particularly 0.4 μm. More desirable.
[0043]
On the other hand, the average particle size of the glass powder is more preferably in the range of 0.3 to 1.2 μm, particularly 0.4 to 0.8 μm. The average particle size of the dielectric powder in the present invention is the average particle size after slurry adjustment. The average particle size of the dielectric powder in the present invention is a 50% cumulative value (D50) in the particle size analysis.
[0044]
In addition, the thickness of the first dielectric green sheet in the present invention is 8 μm or less, particularly 6 μm or less, and more preferably 4 μm or less.
[0045]
Further, the number of stacked layers is preferably 100 layers or more, particularly 150 layers or more, and more preferably 200 layers or more.
[0046]
Next, a conductive paste containing at least one metal powder selected from the group of Ni, Cu, Ag, Ag—Pd, etc. is printed on the first dielectric green sheet, and dried to dry the internal electrode pattern. A first dielectric green sheet on which is formed is prepared. The thickness of the inner conductor pattern is more preferably 5 μm or less, and particularly preferably 3 μm or less. The average particle size of the metal powder for thinning the inner conductor pattern is preferably 0.2 to 0.5 μm.
[0047]
In addition, in recent high-layered multilayer electronic components, the portion where the internal electrode pattern is not provided is affected by a large amount of structural defects on the multilayer electronic component as a step due to the thickness of the internal electrode pattern. In order to avoid this, it is preferable to form a ceramic pattern by printing a dielectric ceramic paste having the same composition as that of the first dielectric green sheet on a portion of the first dielectric green sheet excluding the internal electrode pattern.
[0048]
Next, a plurality of first dielectric green sheets provided with the internal electrode pattern described above are laminated to form an effective laminate that exhibits a capacitance after firing, and then the upper and lower sides of the effective laminate Next, a plurality of second dielectric green sheets serving as the outer cover layer are laminated and thermocompression bonded to form a laminate. Subsequently, after cutting this laminated body into a desired size, individual unfired capacitor body molded bodies are obtained.
[0049]
Thereafter, the unfired capacitor body molded body is fired under predetermined conditions to obtain a capacitor body.
[0050]
Next, as shown in FIG. 1, an external electrode paste is attached and baked on the end surface of the capacitor body from which the internal electrode layer 9 is derived, and a multilayer ceramic electronic component having external electrodes attached thereto is obtained.
[0051]
【Example】
Next, examples of the present invention are shown below. First, as the ceramic powder used for the ceramic slurry for the first dielectric green sheet, BaTiO ₃ powder having an average particle diameter of 0.3 μm is used, and SiO ₂ having an average particle diameter of 0.6 μm is mainly used as a sintering aid. Glass powder as a component was used. BaTiO ₃ powder and glass powder are adjusted at a predetermined mixing ratio to a binder solution in which polyvinyl butyral and plasticizer are dissolved in a mixed solvent in which toluene and ethanol are mixed at a weight ratio of 1: 1 as a solvent for ceramic slurry. The ceramic slurry was prepared by dispersing with a ball mill. Using this ceramic slurry, first dielectric green sheets having thicknesses of 3 μm, 6 μm, and 8 μm were prepared on a carrier film such as PET by a doctor blade method.
[0052]
On the other hand, as shown in Table 1, the ceramic slurry for the second dielectric green sheet has an average particle size larger than that of the dielectric powder in the ceramic slurry for the first dielectric green sheet and the amount of glass powder. Many others made ceramic slurry by the above-mentioned production method. A second dielectric green sheet for an outer cover layer having a thickness of 10 μm was produced on the carrier film by a doctor blade method using the produced ceramic slurry. The conditions for adjusting the slurry to be pulverized and mixed were the same for both sheets. The composition of the prepared slurry is shown in Table 1.
[0053]
Next, a conductive paste containing Ni is applied to the first dielectric green sheet of each thickness to form an internal electrode pattern, and the first dielectric green sheet on which the internal conductor pattern is formed is peeled from the carrier film, 300 layers of this were laminated, and 20 layers of external cover sheets of each glass content were laminated on the upper and lower surfaces thereof to produce the laminate of the present invention. The thickness of the inner conductor was adjusted to 0.5 times the thickness of each green sheet.
[0054]
Next, this laminate was cut to produce a capacitor body molded body, and after degreasing, firing was performed in a reducing atmosphere to obtain a capacitor body. Table 1 shows combinations of the first dielectric green sheets and the second dielectric green sheets.
[0055]
Next, an external electrode paste was applied to both end faces of the capacitor body and baked to form external electrodes, thereby producing a multilayer ceramic capacitor having a size of 3.2 mm in length and 2.5 mm in width.
[0056]
As an evaluation of the porcelain composition constituting the dielectric ceramic layer and the outer cover dielectric layer, the porcelain structure was observed with an electron microscope, and the average grain size of the crystal phase containing BaTiO ₃ as the main crystal phase and the grains as the secondary phase The difference in volume ratio between the boundary and the triple point grain boundary was determined. In the present invention, each dielectric powder ratio and glass amount ratio used in the first and second dielectric green sheets used were reflected even after firing.
[0057]
Further, as an evaluation of the structural defect, an occurrence rate of delamination generated in 100 multilayer ceramic capacitors was obtained. As the evaluation of the reliability of the multilayer ceramic capacitor was determined incidence of cracks 100 in performs soldering heat shock test at 280 ° C. temperature differential.
[0058]
On the other hand, as a comparative example, a similar multilayer ceramic capacitor was produced using dielectric green sheets having the same glass component content contained in the first dielectric green sheet and the second dielectric green sheet, and the same evaluation was performed. Went. The above results are shown in Table 1.
[0059]
[Table 1]

[0061]
As is apparent from the results in Table 1, the average grain size of the main crystal phase of the outer cover dielectric layer is 1.1 to 1.5 times the average grain size of the main crystal phase of the dielectric ceramic layer, and the amount of secondary phase 1.01-1. 4 No. 4 sample No. In 3 to 13, the occurrence of cracks and delamination after firing was 5% or less, and 0% after the solder thermal shock test.
[0062]
On the other hand, as a comparative example, the average particle size ratio of the main crystal phase of the external cover dielectric layer and the dielectric ceramic layer is 1.0 or 1.05, and the glass content ratio is 1.0 or 1.5 Sample No. 1, the 2, 14 and 15, delamination has occurred a number at the interface between the outer cover dielectric layer and the dielectric ceramic layers of the product layer ceramic capacitor Te calcined smell.
[0063]
【The invention's effect】
As described above in detail, according to the multilayer ceramic capacitor and the method of manufacturing the same of the present invention, the average grain size of the main crystal of the outer cover dielectric layer is made larger than the average grain size of the main crystal of the effective dielectric part, and 2 Regarding the amount of the next phase, by making the outer cover dielectric layer side larger than the effective dielectric portion side, the final firing shrinkage difference between the outer cover dielectric layer and the effective dielectric portion can be reduced and used. Even if the average particle size of the dielectric powder is increased, the internal stress generated between the outer cover dielectric layer and the effective dielectric portion can be reduced by reducing the deviation of the shrinkage start temperature to the high temperature side, and thus reducing the thickness of the dielectric powder. It is possible to suppress cracks and delamination that occur in the multilayer ceramic capacitor having a higher layer.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a multilayer ceramic capacitor of the present invention.
FIG. 2 is an enlarged cross-sectional view between an effective dielectric portion and an outer cover dielectric layer of the present invention.
FIG. 3 is a schematic cross-sectional view of a conventional multilayer ceramic capacitor in which an outer cover dielectric layer is shrunk compared to an effective dielectric portion.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Effective dielectric part 3 External cover dielectric layer 5 External electrode 7 Dielectric ceramic layer 9 Internal electrode layer 11 Main crystal phase 13 Grain boundary 16 Secondary phase D1, D2, DG1, DG2 Average particle diameter M1, M2 Glass amount MG1 MG2 glass powder amount

Claims

Of alternately stacking dielectric ceramic layers and internal electrode layers containing at least a main crystalline phase to the BaTiO ₃ main component and the grain boundaries and triple point grain boundary secondary phase mainly composed of SiO ₂ to form a effective dielectric portion that, the active dielectric portion is superimposed on the upper and lower surfaces of the lamination direction, the outer cover dielectric layer, said outer cover including a main crystalline phase and the secondary phase of the dielectric ceramic layers and the components in the laminated ceramic capacitor formed by including the effective dielectric portion across the internal electrode layers are led out to the surface and electrically connected to the external electrodes formed by, including a dielectric layer, wherein said outer cover dielectric layer When the average grain size of the main crystal phase is D2 and the average grain size of the main crystal phase in the dielectric ceramic layer is D1, the average grain size ratio D2 / D1 of each main crystal phase is 1.1 to 1.1. 1.5, or one before Kigaibu cover dielectric The secondary phase content in M2, when said second phase amount M1 of the dielectric ceramic layers, it each said second order phase amount ratio M2 / M1 is 1.01 to 1.45 Multilayer ceramic capacitor characterized by

The thickness of the effective dielectric portion t1, the thickness of the outer cover dielectric layer is taken as t2, laminated ceramic according to claim 1, characterized by satisfying the relationship t2 / t1 ≧ 0.05 Capacitor.

The multilayer ceramic capacitor according to claim 1 or 2, wherein the average particle size of the main crystal phase constituting the dielectric ceramic layer and said outer cover dielectric layer D1, D2 is 0.5μm or less.

An effective laminate having an internal electrode pattern interposed between a plurality of first dielectric green sheets laminated including dielectric powder and glass powder, and superimposed on the upper and lower surfaces of the effective laminate in the stacking direction; Forming a laminate composed of an outer cover layer made of a second dielectric green sheet containing the same dielectric powder and glass powder as the first dielectric green sheet, and cutting and firing the laminate In the method for manufacturing a multilayer ceramic capacitor, the average particle size of the dielectric powder in the second dielectric green sheet is DG2, and the average particle size of the dielectric powder in the first dielectric green sheet is DG1. when each said dielectric average particle size ratio DG2 / DG1 of powder and 1.1-1.5, or one prior Symbol second dielectric the glass powder quantity MG2 in the green sheet, the first When the dielectric green sheets wherein the glass powder quantity MG1 in, preparation of a multilayer ceramic capacitor, characterized in that each said glass powder weight ratio MG2 / MG1 and from 1.01 to 1.45.

According to claim 4, characterized by using the average particle diameter DG1, DG2 is 0.5μm or less as the dielectric powder constituting the first dielectric green sheet and the second dielectric green sheets Manufacturing method for multilayer ceramic capacitors.