JP4349409B2 - Mounting method of semiconductor chip - Google Patents

Mounting method of semiconductor chip Download PDF

Info

Publication number
JP4349409B2
JP4349409B2 JP2006321368A JP2006321368A JP4349409B2 JP 4349409 B2 JP4349409 B2 JP 4349409B2 JP 2006321368 A JP2006321368 A JP 2006321368A JP 2006321368 A JP2006321368 A JP 2006321368A JP 4349409 B2 JP4349409 B2 JP 4349409B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
dicing tape
adhesive
semiconductor wafer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006321368A
Other languages
Japanese (ja)
Other versions
JP2008135612A (en
Inventor
健史 渡辺
岳史 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006321368A priority Critical patent/JP4349409B2/en
Publication of JP2008135612A publication Critical patent/JP2008135612A/en
Application granted granted Critical
Publication of JP4349409B2 publication Critical patent/JP4349409B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

<P>PROBLEM TO BE SOLVED: To permit packaging more excellent in solder wettability than conventional packaging, in the packaging method of a semiconductor chip wherein the semiconductor chip, cut by dicing, is separated from dicing tape and the surface of the semiconductor chip, to which the dicing tape has been adhered, is soldered to a substrate through soldering. <P>SOLUTION: In a process for separating the semiconductor chip 20 from the dicing tape 200, the semiconductor chip 20 is separated from the dicing tape 200 so that the adhesive 202 of the dicing tape 200 remains on not the whole but a part of a surface 21 in the semiconductor chip 20, where the dicing tape 200 has been adhered. <P>COPYRIGHT: (C)2008,JPO&amp;INPIT

Description

本発明は、ダイシングにより切断された半導体チップをダイシングテープから剥離し、半導体チップにおけるダイシングテープが貼り付いていた面を、はんだを介して基板にはんだ付けするようにした半導体チップの実装方法に関する。   The present invention relates to a semiconductor chip mounting method in which a semiconductor chip cut by dicing is peeled from a dicing tape, and the surface of the semiconductor chip to which the dicing tape is attached is soldered to a substrate via solder.

従来のこの種の一般的な実装方法は次の通りである。半導体ウェハの一面にダイシングテープを貼り付け、この半導体ウェハをダイシングテープとは反対側の面から切断することにより、半導体チップを形成する。   The conventional general implementation method of this kind is as follows. A dicing tape is attached to one surface of the semiconductor wafer, and this semiconductor wafer is cut from the surface opposite to the dicing tape, thereby forming a semiconductor chip.

その後、半導体チップをダイシングテープから剥離し、半導体チップにおけるダイシングテープが貼り付いていた面すなわちはんだ付け面を、はんだを介して基板に対向させ、この状態で半導体チップと基板とをはんだにより接続する。   Thereafter, the semiconductor chip is peeled off from the dicing tape, and the surface of the semiconductor chip on which the dicing tape is attached, that is, the soldering surface is opposed to the substrate through solder, and in this state, the semiconductor chip and the substrate are connected by solder. .

さらに、特許文献１では、上記した一般的な実装方法において、半導体チップのはんだ付け面に残渣として残る接着剤を除去する目的で、はんだダイボンダ装置上にクリ−ニング剤を含浸した含浸体を設置し、この含浸体にて半導体チップのはんだ付け面を洗浄した後、はんだ付けする方法が提案されている。
特開平７−２９７２１３号公報 Further, in Patent Document 1, an impregnated body impregnated with a cleaning agent is installed on a solder die bonder device for the purpose of removing the adhesive remaining as a residue on the soldering surface of the semiconductor chip in the general mounting method described above. A method of soldering after the soldered surface of the semiconductor chip is washed with this impregnated body has been proposed.
JP 7-297213 A

ところで、上記した一般的な実装方法では、半導体チップのはんだ付け面に接着剤の残渣が残り、半導体チップをはんだ付けする際にはんだ濡れの劣化という問題が発生していた。   By the way, in the general mounting method described above, a residue of the adhesive remains on the soldering surface of the semiconductor chip, which causes a problem of deterioration of solder wetting when the semiconductor chip is soldered.

特に、加熱した基板の導体上にフラックスの無いはんだを設置して溶融し、ダイシングテープ上からコレットで半導体チップを拾い上げ、はんだ上に半導体チップを載せて基板の導体と接合するという、はんだダイボンド装置を使用する方法の場合は、半導体チップのはんだ付け面の接着剤残渣を除去する工程が無いため、上記したはんだが濡れないという問題が顕著となる。   In particular, solder die bonding equipment that installs and melts solder without flux on the conductor of the heated substrate, picks up the semiconductor chip with a collet from the dicing tape, and places the semiconductor chip on the solder to join with the conductor of the substrate In the case of using the method, since there is no step of removing the adhesive residue on the soldering surface of the semiconductor chip, the problem that the solder does not get wet becomes significant.

この問題について、本発明者は、試作検討を行った。図１２は、本発明者が試作した実装方法を示す概略断面図である。基板１０としてはセラミック基板を用いた。この場合、セラミック基板１０上の導体１１は、ガラス中に銀や銅の酸化物などの金属酸化物を含む導体を塗布・焼成したものであり、セラミック基板１０における一般的な導体である。   With respect to this problem, the present inventor conducted a trial production. FIG. 12 is a schematic cross-sectional view showing a mounting method prototyped by the present inventors. A ceramic substrate was used as the substrate 10. In this case, the conductor 11 on the ceramic substrate 10 is obtained by applying and firing a conductor containing a metal oxide such as silver or copper oxide in glass, and is a general conductor in the ceramic substrate 10.

また、半導体チップ２０はシリコン半導体などよりなる一般的なＩＣチップなどであり、そのはんだ付け面２１は、はんだ３０の濡れ性を確保するためのＮｉや金などよりなる金属膜２２により構成されている。   The semiconductor chip 20 is a general IC chip made of a silicon semiconductor or the like, and the soldering surface 21 is constituted by a metal film 22 made of Ni, gold or the like for ensuring the wettability of the solder 30. Yes.

この半導体チップ２０のはんだ付け面２１は、ダイシングテープが貼り付けられていた面であり、ダイシングテープから半導体チップ２０を拾い上げた後では、図１２に示されるように、はんだ付け面２１に接着剤２０２が残っている。この接着剤２０２は顕微鏡観察により認識されるもので、本発明者によれば、接着剤２０２は、はんだ付け面２１の全面に残渣として残る。   The soldering surface 21 of the semiconductor chip 20 is the surface on which the dicing tape has been attached. After the semiconductor chip 20 is picked up from the dicing tape, the soldering surface 21 is bonded to the soldering surface 21 as shown in FIG. 202 remains. The adhesive 202 is recognized by microscopic observation. According to the present inventor, the adhesive 202 remains as a residue on the entire surface of the soldering surface 21.

ここで、金属基板上でのはんだ付けの場合、金属基板上ははんだ濡れ性が良いため、はんだは金属基板上を広がり、その上に半導体チップを載せれば、はんだ不濡れの問題は少ない。   Here, in the case of soldering on a metal substrate, since the solder wettability is good on the metal substrate, if the solder spreads on the metal substrate and a semiconductor chip is placed thereon, the problem of non-wetting of the solder is small.

しかし、本発明者の試作した実装方法のように、セラミック基板１０上へはんだ付けを行う場合には、セラミック基板１０上の導体１１がガラス質であるため、導体１１上でのはんだ３０の濡れが悪く、広がりにくい。また、半導体チップ２０のはんだ付け面２１についても、はんだ濡れ性を確保すべき金属膜２２の全面に接着剤２０２が残っているため、はんだ３０の濡れが悪い。   However, when soldering is performed on the ceramic substrate 10 as in the mounting method prototyped by the inventors, the conductor 11 on the ceramic substrate 10 is glassy, so that the solder 30 is wet on the conductor 11. Is bad and difficult to spread. Also, the solder 30 is poorly wetted on the soldering surface 21 of the semiconductor chip 20 because the adhesive 202 remains on the entire surface of the metal film 22 that should ensure solder wettability.

そのため、図１２（ａ）に示すような、はんだ３０の不濡れの状態から、コレットＫ１を降下させてスクラブを行うことで、図１２（ｂ）に示されるように、はんだ３０を介した接合を行うが、はんだ３０の不濡れにより、フィレットが形成されない「フィレットなし」の部分や、余分なはんだ３０がはみ出す「はんだはみ出し」の部分が発生する。   Therefore, as shown in FIG. 12B, the collet K1 is moved down from the non-wetting state of the solder 30 as shown in FIG. However, due to the non-wetting of the solder 30, a “no fillet” portion where no fillet is formed and a “solder protrusion” portion where excess solder 30 protrudes are generated.

ここで、接着剤の残渣によるはんだ不濡れの対策として、上記特許文献１では、半導体チップのはんだ付け面を含浸体で洗浄した後、はんだ付けを行っているものの、含浸体には、洗浄により除去された接着剤が含まれ、この接着剤が次に洗浄されるはんだ付け面に付着することがある。この場合、含浸体を交換すればよいが、その都度、頻繁にはんだダイボンドを止める必要があり、また、交換の手間もかかる。   Here, as a measure against solder non-wetting due to adhesive residue, in Patent Document 1 described above, the soldered surface of the semiconductor chip is washed with the impregnated body and then soldered. The removed adhesive may be included and adhere to the soldered surface to be cleaned next. In this case, it is only necessary to replace the impregnated body. However, it is necessary to frequently stop the solder die bond each time, and it also takes time to replace.

また、従来では、共晶はんだが多く使用されてきたが、近年では、Ｐｂフリーはんだの使用が義務づけられている。このＰｂフリーはんだは、共晶はんだに比べ、はんだ濡れ性に劣るため、特に、上記したようなはんだ不濡れが発生しやすい。   Conventionally, eutectic solder has been used a lot, but in recent years, the use of Pb-free solder has become mandatory. Since this Pb-free solder is inferior to the eutectic solder in terms of solder wettability, the solder non-wetting as described above is particularly likely to occur.

本発明は、上記したような問題に鑑みてなされたものであり、ダイシングにより切断された半導体チップをダイシングテープから剥離し、半導体チップにおけるダイシングテープが貼り付いていた面を、はんだを介して基板にはんだ付けするようにした半導体チップの実装方法において、従来よりもはんだ濡れ性に優れた実装を行えるようにすることを目的とする。   The present invention has been made in view of the above-described problems. A semiconductor chip cut by dicing is peeled off from a dicing tape, and a surface of the semiconductor chip to which the dicing tape is attached is attached to a substrate via solder. It is an object of the present invention to provide a method for mounting a semiconductor chip that is soldered to a solder that has better solder wettability than conventional methods.

上記目的を達成するため、請求項１に記載の発明は、ダイシングテープ（２００）として、半導体ウェハ（１００）の一面のうち半導体チップ（２０）の周辺部となる部位に対向する部位、および、半導体ウェハ（１００）の切断部としてのスクライブライン（ＤＬ）に対向する部位にのみ、当該ダイシングテープ（２００）の接着剤（２０２）が部分的に配置されたものを、半導体ウェハ（１００）の一面に貼り付け、半導体チップ（２０）をダイシングテープ（２００）から剥離する工程では、ダイシングテープ（２００）の接着剤（２０２）が、半導体チップ（２０）におけるダイシングテープ（２００）が貼り付いていた面（２１）の周辺部のみに残るように、半導体チップ（２０）をダイシングテープ（２００）から剥離することを特徴とする。 In order to achieve the above-mentioned object, the invention according to claim 1 is a dicing tape (200), a part facing one of the surfaces of the semiconductor wafer (100) facing the peripheral part of the semiconductor chip (20) , and A part of the semiconductor wafer (100) in which the adhesive (202) of the dicing tape (200) is partially disposed only at a portion facing the scribe line (DL) as a cutting portion of the semiconductor wafer (100). In the step of attaching to one surface and peeling the semiconductor chip (20) from the dicing tape (200), the adhesive (202) of the dicing tape (200) is attached to the dicing tape (200) of the semiconductor chip (20). The semiconductor chip (20) is peeled off from the dicing tape (200) so as to remain only in the periphery of the surface (21). And features.

それによれば、ダイシングテープ（２００）の接着剤（２０２）は、半導体チップ（２０）におけるダイシングテープ（２００）が貼り付いていた面（２１）、すなわち、半導体チップ（２０）のはんだ付け面（２１）の全体ではなく周辺部にしか残渣として残らないため、従来よりもはんだ濡れ性に優れた実装を行うことができる。 According to this, the adhesive (202) of the dicing tape (200) is applied to the surface (21) of the semiconductor chip (20) to which the dicing tape (200) is attached, that is, the soldering surface of the semiconductor chip (20) ( Since the residue remains only in the peripheral portion , not in the entirety of 21), mounting with better solder wettability than before can be performed.

また、請求項２に記載の発明のように、半導体ウェハ（１００）として、当該半導体ウェハ（１００）の一面のうち半導体チップ（２０）の周辺部となる部位に凸部（１０１）を形成し、半導体チップ（２０）の中央部側となる部位に凹部（１０２）を形成したものを用意し、この半導体ウェハ（１００）の一面にダイシングテープ（２００）を貼り付けることにより、ダイシングテープ（２００）の接着剤（２０２）が半導体ウェハ（１００）の一面のうち凸部（１０１）にのみ貼り付くようにし、ダイシングテープ（２００）の剥離工程では、接着剤（２０２）が、半導体チップ（２０）におけるダイシングテープ（２００）が貼り付いていた面（２１）のうち凸部（１０１）のみに残るように、剥離を行うようにしてもよい。 Further, as in the invention described in claim 2, as the semiconductor wafer (100), a convex portion (101) is formed on a portion of one surface of the semiconductor wafer (100) that is a peripheral portion of the semiconductor chip (20). by providing a one formed recess (102) at the site to be the center side of the semiconductor chip (20), paste the dicing tape (200) on one surface of the semiconductor wafer (100), the dicing tape (200 ) Adhesive (202) is attached only to the convex portion (101) of one surface of the semiconductor wafer (100), and in the step of removing the dicing tape (200), the adhesive (202) is applied to the semiconductor chip (20). ) In the surface (21) on which the dicing tape (200) is attached, so as to remain only on the convex portion (101).

それによれば、ダイシングテープ（２００）の接着剤（２０２）は、半導体ウェハ（１００）の一面のうち半導体チップ（２０）の周辺部となる凸部（１０１）にのみ貼り付き、凹部（１０２）には付かないため、ダイシングテープ（２００）の剥離工程にて、
接着剤（２０２）が、半導体チップ（２０）におけるダイシングテープ（２００）が貼り
付いていた面（２１）の周辺部に残るように、剥離を行うことができ、剥離工程後においては、半導体チップ（２０）のはんだ付け面（２１）における凹部（１０２）では、接着剤残渣が残らないため、従来よりもはんだ濡れ性に優れた実装を行うことができる。 According to this, the adhesive (202) of the dicing tape (200) sticks only to the convex portion (101) which is the peripheral portion of the semiconductor chip (20) on one surface of the semiconductor wafer (100), and the concave portion (102). Is not attached, so in the peeling process of dicing tape (200),
The adhesive (202) is applied to the dicing tape (200) on the semiconductor chip (20).
Peeling can be performed so as to remain in the peripheral portion of the attached surface (21). After the peeling step, the adhesive residue is left in the recess (102) on the soldering surface (21) of the semiconductor chip (20). Therefore, mounting with better solder wettability than before can be performed .

また、この場合、半導体ウェハ（１００）の一面が金属膜（２２）により構成されたものとすれば、凸部（１０１）では凹部（１０２）よりも金属膜（２２）の厚さを大きくすることにより、凸部（１０１）および凹部（１０２）を構成することができる。   In this case, if one surface of the semiconductor wafer (100) is formed of the metal film (22), the thickness of the metal film (22) is made larger in the convex portion (101) than in the concave portion (102). Thereby, a convex part (101) and a recessed part (102) can be comprised.

また、請求項４に記載の発明のように、ダイシングテープ（２００）として、当該ダイシングテープ（２００）の接着剤（２０２）が紫外線照射により接着性が低下するものを、半導体ウェハ（１００）の一面に貼り付け、ダイシングテープ（２００）の剥離工程では、半導体チップ（２０）におけるダイシングテープ（２００）が貼り付いている面（２１）の周辺部のみにて、ダイシングテープ（２００）の接着剤（２０２）に対して紫外線を照射した後、半導体チップ（２０）をダイシングテープ（２００）から剥離させるようにしてもよい。 Further, as in the invention described in claim 4, as the dicing tape (200), the adhesive (202) of the dicing tape (200) whose adhesiveness is lowered by ultraviolet irradiation is used for the semiconductor wafer (100). In the step of attaching to one surface and removing the dicing tape (200), the adhesive for the dicing tape (200) is provided only at the periphery of the surface (21) to which the dicing tape (200) is attached in the semiconductor chip (20). After irradiating ultraviolet rays to (202), the semiconductor chip (20) may be peeled off from the dicing tape (200).

それによれば、接着剤（２０２）のうち紫外線が照射されなかった部分が、半導体チップ（２０）におけるダイシングテープ（２００）が貼り付いていた面（２１）の周辺部のみに残るため、接着剤（２０２）を、半導体チップ（２０）のはんだ付け面（２１）の全体ではなく一部にしか残渣として残らないようにすることができるため、従来よりもはんだ濡れ性に優れた実装を行うことができる。 According to this, the portion of the adhesive (202) that has not been irradiated with ultraviolet light remains only in the peripheral portion of the surface (21) to which the dicing tape (200) has been attached in the semiconductor chip (20). Since (202) can be left as a residue on only a part of the soldering surface (21) of the semiconductor chip (20), mounting with better solder wettability than before is performed. Can do.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体チップ２０の実装構造を示す概略断面図である。この実装構造においては、基板１０の一面上に、半導体チップ２０が搭載され、はんだ３０を介して接合されてなる。 (First embodiment)
FIG. 1 is a schematic cross-sectional view showing a mounting structure of a semiconductor chip 20 according to the first embodiment of the present invention. In this mounting structure, the semiconductor chip 20 is mounted on one surface of the substrate 10 and joined via the solder 30.

基板１０は、アルミナなどよりなるセラミック基板であり、その一面上には、導体１１が設けられている。この導体１１は、セラミック基板における一般的な導体材料、すなわち、ガラス中に銀や銅の酸化物などの金属酸化物を含む導体を塗布・焼成することにより形成されたものである。   The substrate 10 is a ceramic substrate made of alumina or the like, and a conductor 11 is provided on one surface thereof. The conductor 11 is formed by applying and firing a general conductor material in a ceramic substrate, that is, a conductor containing a metal oxide such as silver or copper oxide in glass.

また、半導体チップ２０は、シリコン半導体などよりなる一般的なＩＣチップなどよりなる。そして、半導体チップ２０は、そのはんだ付け面２１を導体１１に対向させた状態でセラミック基板１０の一面上に搭載されており、半導体チップ２０のはんだ付け面２１と導体１１とが、はんだ３０を介して接続されている。   The semiconductor chip 20 is made of a general IC chip made of a silicon semiconductor or the like. The semiconductor chip 20 is mounted on one surface of the ceramic substrate 10 with the soldering surface 21 facing the conductor 11, and the soldering surface 21 of the semiconductor chip 20 and the conductor 11 attach the solder 30. Connected through.

半導体チップ２０のはんだ付け面２１は、はんだ３０の濡れ性を確保するための金属膜２２により構成されている。この金属膜２２は、蒸着やスパッタなどにより形成されたＮｉや金などよりなる膜であり、最表面は金であることが望ましい。たとえば、金属膜２２は、下地側からＴｉ、Ｎｉ、金が積層された膜として構成されている。   The soldering surface 21 of the semiconductor chip 20 is composed of a metal film 22 for ensuring the wettability of the solder 30. The metal film 22 is a film made of Ni, gold, or the like formed by vapor deposition or sputtering, and the outermost surface is preferably gold. For example, the metal film 22 is configured as a film in which Ti, Ni, and gold are stacked from the base side.

この半導体チップ２０のはんだ付け面２１は、後述するダイシングテープ（図２参照）が貼り付けられていた面であり、当該ダイシングテープから半導体チップ２０を拾い上げた後では、図１に示されるように、はんだ付け面２１にダイシングテープの接着剤２０２が残っている。   The soldering surface 21 of the semiconductor chip 20 is a surface on which a dicing tape (see FIG. 2), which will be described later, is pasted. After the semiconductor chip 20 is picked up from the dicing tape, as shown in FIG. The dicing tape adhesive 202 remains on the soldering surface 21.

この接着剤２０２は顕微鏡観察により認識されるもので、たとえばアクリル系樹脂などよりなる。本実施形態では、接着剤２０２は、はんだ付け面２１の全面ではなく一部に残渣として残っている。   The adhesive 202 is recognized by microscopic observation, and is made of, for example, an acrylic resin. In the present embodiment, the adhesive 202 remains as a residue on a part of the soldering surface 21 instead of the entire surface.

特に、本実施形態では、はんだ付け面２１の中央部側の部位には接着剤２０２は存在せず、周辺部に接着剤２０２が残っている。つまり、はんだ付け面２１の中央部側の部位では、清浄な金属膜２２によって良好な濡れ性を以て、はんだ３０が接合されており、接合強度が十分に確保された接合形態となっている。   In particular, in the present embodiment, the adhesive 202 does not exist in the central portion side portion of the soldering surface 21, and the adhesive 202 remains in the peripheral portion. In other words, the solder 30 is bonded with good wettability by the clean metal film 22 at the central portion side of the soldering surface 21, so that the bonding strength is sufficiently secured.

また、はんだ３０は、本実施形態では、半導体チップ２０のはんだ付け面２１の全体と基板１０の導体１１との間に介在し、半導体チップ２０とセラミック基板１０とを接合しているが、このはんだ３０としては、一般的なはんだ、特にＰｂフリーはんだを採用することができる。   Further, in this embodiment, the solder 30 is interposed between the entire soldering surface 21 of the semiconductor chip 20 and the conductor 11 of the substrate 10, and joins the semiconductor chip 20 and the ceramic substrate 10. As the solder 30, general solder, particularly Pb-free solder can be employed.

また、本実施形態では、半導体チップ２０のはんだ付け面と反対側の面には、図示しない電極が設けられており、この電極とセラミック基板１０のパッド１２とがボンディングワイヤ４０によって結線され、これら両者はワイヤ４０を介して、電気的に接続されている。   In the present embodiment, an electrode (not shown) is provided on the surface opposite to the soldering surface of the semiconductor chip 20, and this electrode and the pad 12 of the ceramic substrate 10 are connected by the bonding wire 40. Both are electrically connected via a wire 40.

次に、本実施形態における実装構造を形成するための実装方法について述べる。図２は、本実装方法を示す工程図である。図２において、（ａ）は半導体ウェハ１００の断面図、（ｂ）はダイシングテープ２００の貼り付け面側の平面図、（ｃ）は半導体ウェハ１００にダイシングテープ２００を貼り付けたワークを示す断面図、（ｄ）は（ｃ）に示されるワークをダイシングした後の状態を示す断面図、（ｅ）はダイシング後の半導体チップ２０をダイシングテープ２００から剥離した状態で示す断面図である。   Next, a mounting method for forming the mounting structure in the present embodiment will be described. FIG. 2 is a process diagram showing the present mounting method. 2A is a cross-sectional view of the semiconductor wafer 100, FIG. 2B is a plan view of the bonding surface side of the dicing tape 200, and FIG. 2C is a cross-section illustrating a work in which the dicing tape 200 is bonded to the semiconductor wafer 100. FIG. 4D is a cross-sectional view showing a state after the work shown in FIG. 2C is diced, and FIG. 4E is a cross-sectional view showing a state in which the diced semiconductor chip 20 is peeled from the dicing tape 200.

図２（ａ）に示されるように、半導体ウェハ１００は、複数個の半導体チップ２０がダイシングされる領域であるスクライブラインＤＬにて連結されたものである。   As shown in FIG. 2A, the semiconductor wafer 100 is connected by a scribe line DL which is a region where a plurality of semiconductor chips 20 are diced.

ここで、半導体ウェハ１００の下面は、各半導体チップ２０におけるはんだ付け面２１となる面であり、この面には上記金属膜２２が形成されている。そして、最終的には、スクライブラインＤＬにて、半導体ウェハ１００を切断することにより、個片化された半導体チップ２０ができあがる。   Here, the lower surface of the semiconductor wafer 100 is a surface to be a soldering surface 21 in each semiconductor chip 20, and the metal film 22 is formed on this surface. Finally, by cutting the semiconductor wafer 100 along the scribe line DL, the separated semiconductor chip 20 is completed.

また、図２に示されるように、ダイシングテープ２００は、一般的なこの種のものと同様に、塩化ビニルやポリオレフィンなどよりなるテープ基部２０１と、テープ基部２０１の貼り付け面側に設けられたアクリル系樹脂などよりなる上記接着剤２０２とを備えて構成されている。   As shown in FIG. 2, the dicing tape 200 is provided on the tape base 201 made of vinyl chloride, polyolefin, or the like, and on the attachment surface side of the tape base 201, as in this general type. The adhesive 202 is made of an acrylic resin or the like.

そして、半導体ウェハ１００の一面にダイシングテープ２００を貼り付けるのであるが（図２（ｃ）参照）、本実施形態では、図２（ｂ）、（ｃ）に示されるように、ダイシングテープ２００として、半導体ウェハ１００の一面のうち半導体チップ２０の周辺部となる部位に対向する部位、および、半導体ウェハの切断部としてのスクライブラインＤＬに対向する部位にのみ、接着剤２０２が部分的に配置されたものを用いている。   Then, the dicing tape 200 is attached to one surface of the semiconductor wafer 100 (see FIG. 2C). In this embodiment, as shown in FIGS. 2B and 2C, the dicing tape 200 is used. The adhesive 202 is partially disposed only on a part of the one surface of the semiconductor wafer 100 that opposes a part that is a peripheral part of the semiconductor chip 20 and a part that faces a scribe line DL as a cutting part of the semiconductor wafer. Is used.

このように、貼り付け面の全体ではなく一部に接着剤２０２が設けられたダイシングテープ２００は、テープ基部２０１に対して、マスクを用いて接着剤２０２を印刷することにより作成される。   As described above, the dicing tape 200 in which the adhesive 202 is provided on a part of the pasting surface rather than the whole is produced by printing the adhesive 202 on the tape base 201 using a mask.

ここで、半導体チップ２０の周辺部に位置する接着剤２０２は、その幅Ｌ１が狭い方が接着剤２０２の残りが少なくなることから、はんだ付け性の面ではいいが、狭すぎることにより、ダイシング工程において、半導体ウェハ１００がダイシングテープ２００から剥れやすくなる。そこで、半導体チップ２０の１辺の長さをＬ２とすると、接着剤２０の幅Ｌ１は、長さＬ２の１／５〜１／１０程度の大きさであることが望ましい。   Here, the adhesive 202 located in the peripheral part of the semiconductor chip 20 is good in terms of solderability because the remaining adhesive 202 is less when the width L1 is narrower. In the process, the semiconductor wafer 100 is easily peeled off from the dicing tape 200. Therefore, if the length of one side of the semiconductor chip 20 is L2, the width L1 of the adhesive 20 is desirably about 1/5 to 1/10 of the length L2.

そして、本実装方法では、このような半導体ウェハ１００とダイシングテープ２００とを用いて、図２（ｃ）に示されるように位置あわせして、半導体ウェハ１００の一面にダイシングテープ２００を貼り付ける（テープ貼り付け工程）。   In this mounting method, the semiconductor wafer 100 and the dicing tape 200 are used for alignment as shown in FIG. 2C, and the dicing tape 200 is attached to one surface of the semiconductor wafer 100 ( Tape application process).

次に、本実装方法では、図２（ｄ）に示されるように、半導体ウェハ１００をダイシングテープ２００とは反対側の面から切断することにより、個片化された半導体チップ２０を形成する（ダイシング工程）。   Next, in this mounting method, as shown in FIG. 2D, the semiconductor wafer 100 is cut from the surface opposite to the dicing tape 200 to form individual semiconductor chips 20 ( Dicing process).

ここでは、ダイシングテープ２００はハーフカットとしており、切断されてはいない。なお、図３は、このダイシング工程を示す模式的な俯瞰図である。ダイシングブレードＫによって、半導体ウェハ１００がスクライブラインＤＬに沿って切断される。   Here, the dicing tape 200 is half cut and is not cut. FIG. 3 is a schematic overhead view showing this dicing process. The semiconductor wafer 100 is cut along the scribe line DL by the dicing blade K.

その後、図２（ｅ）に示されるように、個々の半導体チップ２０をダイシングテープ２００から剥離して拾い上げる（ダイシングテープの剥離工程）。この剥離工程では、上記したダイシングテープ２００の接着剤２０２の配置構成によって、接着剤２０２が、半導体チップ２０におけるダイシングテープ２００が貼り付いていた面、すなわちはんだ付け面２１の周辺部に残るように、剥離が行われる。   Thereafter, as shown in FIG. 2E, the individual semiconductor chips 20 are peeled off from the dicing tape 200 and picked up (dicing tape peeling step). In this peeling process, the adhesive 202 remains on the surface of the semiconductor chip 20 on which the dicing tape 200 is attached, that is, on the periphery of the soldering surface 21 by the arrangement configuration of the adhesive 202 of the dicing tape 200 described above. , Peeling is performed.

次に、この拾い上げられた半導体チップ２０を、セラミック基板１０の一面上に搭載し、はんだ接合する。図４は、本実装方法における（ａ）チップ搭載工程、（ｂ）はんだ接合工程を示す工程図である。   Next, the picked-up semiconductor chip 20 is mounted on one surface of the ceramic substrate 10 and soldered. FIG. 4 is a process diagram showing (a) a chip mounting process and (b) a solder bonding process in this mounting method.

まず、図４（ａ）に示されるように、半導体チップ２０をコレットＫ１で吸着し、セラミック基板１０の一面上に持ってくる。このコレットＫ１は、一般的なはんだダイボンド装置のものと同様であり、半導体チップ２０を吸着し且つ昇降機能およびスクラブ機能を持つものである。   First, as shown in FIG. 4A, the semiconductor chip 20 is adsorbed by the collet K1 and brought on one surface of the ceramic substrate 10. This collet K1 is the same as that of a general solder die bonding apparatus, and adsorbs the semiconductor chip 20 and has an elevating function and a scrub function.

そして、半導体チップ２０におけるダイシングテープ２００が貼り付いていた面２１すなわちはんだ付け面２１を、導体１１に位置あわせし、はんだ３０を介してセラミック基板１０に対向させる。ここで、はんだ３０は、はんだワイヤを導体１１上に設置して溶融させたものである。   Then, the surface 21 of the semiconductor chip 20 on which the dicing tape 200 is attached, that is, the soldering surface 21 is aligned with the conductor 11 and opposed to the ceramic substrate 10 with the solder 30 interposed therebetween. Here, the solder 30 is a solder wire placed on the conductor 11 and melted.

ここまでがチップ搭載工程であり、図４（ａ）に示される状態となる。次に、図４（ｂ）に示されるように、コレットＫ１によって半導体チップ２０を下降させ、半導体チップ２０とセラミック基板１０の導体１１とをはんだ３０により接続する。これがはんだ接合工程である。   Up to here is the chip mounting process, and the state shown in FIG. Next, as shown in FIG. 4B, the semiconductor chip 20 is lowered by the collet K <b> 1, and the semiconductor chip 20 and the conductor 11 of the ceramic substrate 10 are connected by the solder 30. This is the solder joining process.

こうして半導体チップ２０とセラミック基板１０とがはんだ付けされた後、上記図１に示されるように、必要に応じて半導体チップ２０とセラミック基板１０との間でワイヤボンディングを行い、ワイヤ４０による接続を行う。こうして、本実施形態の実装構造ができあがる。   After the semiconductor chip 20 and the ceramic substrate 10 are soldered in this way, wire bonding is performed between the semiconductor chip 20 and the ceramic substrate 10 as necessary, as shown in FIG. Do. In this way, the mounting structure of this embodiment is completed.

ところで、本実施形態では、ダイシングテープ２００の剥離工程では、ダイシングテープ２００の接着剤２０２が、半導体チップ２０におけるダイシングテープ２００が貼り付いていたはんだ付け面２１の全体ではなく一部に残るように、半導体チップ２０をダイシングテープ２００から剥離している。   By the way, in this embodiment, in the peeling process of the dicing tape 200, the adhesive 202 of the dicing tape 200 remains on a part of the soldering surface 21 on the semiconductor chip 20 where the dicing tape 200 is attached, not on the whole. The semiconductor chip 20 is peeled from the dicing tape 200.

それによれば、ダイシングテープ２００の接着剤２０２は、半導体チップ２０のはんだ付け面２１の全体ではなく一部にしか残渣として残らないため、この残渣が残っていない部分にて、はんだ濡れ性を確保することができ、従来よりもはんだ濡れ性に優れた実装を行うことができる。   According to this, since the adhesive 202 of the dicing tape 200 remains as a residue on only a part of the soldering surface 21 of the semiconductor chip 20, solder wettability is ensured in a portion where the residue does not remain. Therefore, it is possible to perform mounting with better solder wettability than conventional ones.

特に、本実施形態では、セラミック基板１０上の導体１１がガラス質であるため、導体１１上では、はんだ３０の濡れが悪く、広がりにくい。しかし、本実施形態では、半導体チップ２０のはんだ付け面２１については、はんだ濡れ性を確保すべき金属膜２２の一部しか接着剤２０２が残っていないため、接着剤２０２が無い部分の清浄な金属膜２２にて、はんだ３０を濡れ広がらせることができる。   In particular, in this embodiment, since the conductor 11 on the ceramic substrate 10 is glassy, the solder 30 is poorly wet on the conductor 11 and is difficult to spread. However, in this embodiment, since only a part of the metal film 22 that should ensure solder wettability remains on the soldering surface 21 of the semiconductor chip 20, the portion without the adhesive 202 is clean. The solder 30 can be wetted and spread by the metal film 22.

また、本実施形態では、半導体チップ２０のはんだ付け面２１の中央部側の部位にて、はんだ３０が濡れて十分な接合が行われるため、はんだ接合強度を確保するうえで好ましく、接合信頼性の向上が図れる。   Further, in the present embodiment, the solder 30 is wet and sufficient bonding is performed at a portion on the central portion side of the soldering surface 21 of the semiconductor chip 20, which is preferable for ensuring solder bonding strength, and bonding reliability. Can be improved.

なお、本実施形態においては、ダイシングテープ２００の接着剤２０２は、半導体ウェハ１００の一面のうち半導体チップ２０の周辺部となる部位に対向する部位と、スクライブラインＤＬに対向する部位とに、部分的に配置されたが、スクライブラインＤＬに対向する部位には接着剤２０２が存在しないものであってもよい。   In the present embodiment, the adhesive 202 of the dicing tape 200 is partially applied to a portion of the one surface of the semiconductor wafer 100 that faces the portion that is the periphery of the semiconductor chip 20 and a portion that faces the scribe line DL. However, the adhesive 202 may not be present at a portion facing the scribe line DL.

（第２実施形態）
図５は、本発明の第２実施形態に係る半導体チップの実装方法の要部を示す工程図である。図５において、（ａ）は半導体ウェハ１００の断面図、（ｂ）はダイシングテープ２００の貼り付け面側の平面図である。 (Second Embodiment)
FIG. 5 is a process diagram showing the main part of the semiconductor chip mounting method according to the second embodiment of the present invention. 5A is a cross-sectional view of the semiconductor wafer 100, and FIG. 5B is a plan view of the bonding surface side of the dicing tape 200.

図５に示されるように、本実施形態では、ダイシングテープ２００として、半導体ウェハ２０の一面のうち半導体チップ２０となる部位に対向する部位に、接着剤２０２がメッシュ形状に配置されたものを用いる。   As shown in FIG. 5, in this embodiment, a dicing tape 200 in which an adhesive 202 is arranged in a mesh shape on a portion of one surface of the semiconductor wafer 20 that faces the portion to be the semiconductor chip 20 is used. .

ここで、スクライブラインＤＬに対向する部位では、一般的なものと同様に隙間無く接着剤２０２の配置がなされている。このようなメッシュ状の接着剤２０２の配置は、テープ基部２０１に対して、メッシュ状の開口部を有するマスクを用いて接着剤２０２を印刷することにより作成される。   Here, in the part facing the scribe line DL, the adhesive 202 is arranged without a gap as in a general case. Such an arrangement of the mesh adhesive 202 is created by printing the adhesive 202 on the tape base 201 using a mask having a mesh opening.

そして、本実施形態では、このような半導体ウェハ１００とダイシングテープ２００とを用いて、上記第１実施形態と同様に、テープ貼り付け工程、ダイシング工程、ダイシングテープの剥離工程、さらには、チップ搭載工程、はんだ接合工程を行う。それにより、上記第１実施形態と同様の実装構造ができあがる。   In the present embodiment, using such a semiconductor wafer 100 and the dicing tape 200, as in the first embodiment, a tape attaching process, a dicing process, a dicing tape peeling process, and chip mounting Process, solder joint process. Thereby, a mounting structure similar to that of the first embodiment is completed.

ただし、本実施形態では、半導体チップ２０のはんだ付け面２１に残る接着剤２０２が、図５（ｂ）に対応してメッシュ状に残った状態となる。つまり、本実施形態によれば、ダイシングテープの剥離工程では、半導体チップ２０におけるはんだ付け面２１のうち、メッシュ形状の接着剤２０２以外の部分では、実質的に接着剤２０２の残渣が存在しない状態が実現される。   However, in this embodiment, the adhesive 202 remaining on the soldering surface 21 of the semiconductor chip 20 remains in a mesh shape corresponding to FIG. In other words, according to the present embodiment, in the dicing tape peeling step, the adhesive 202 is substantially free of residues on the soldering surface 21 of the semiconductor chip 20 other than the mesh-shaped adhesive 202. Is realized.

このように、本実施形態によっても、半導体チップ２０のはんだ付け面２１の全体ではなく一部にしか、接着剤２０２が残渣として残らないため、従来よりもはんだ濡れ性に優れた実装を行うことができる。   As described above, according to the present embodiment, the adhesive 202 remains as a residue only on a part of the soldering surface 21 of the semiconductor chip 20, so that mounting with better solder wettability than before is performed. Can do.

また、図６は、本第２実施形態に係る半導体チップの実装方法のもう一つの例の要部を示す工程図である。図６において、（ａ）は半導体ウェハ１００の断面図、（ｂ）はダイシングテープ２００の貼り付け面側の平面図である。   FIG. 6 is a process diagram showing the main part of another example of the semiconductor chip mounting method according to the second embodiment. 6A is a cross-sectional view of the semiconductor wafer 100, and FIG. 6B is a plan view of the bonding surface side of the dicing tape 200.

本実施形態においては、この図６に示されるように、ダイシングテープ２００として、半導体ウェハ１００の一面のうち半導体チップ２０となる部位に対向する部位に、接着剤２０２が複数個の点形状に配置されたものを用いる。このような接着剤２０２の配置も、マスクを用いた印刷により形成できる。   In the present embodiment, as shown in FIG. 6, as the dicing tape 200, an adhesive 202 is arranged in a plurality of dot shapes on a portion of one surface of the semiconductor wafer 100 that faces the portion that becomes the semiconductor chip 20. Use what was done. Such an arrangement of the adhesive 202 can also be formed by printing using a mask.

この場合も、ダイシングテープの剥離工程では、半導体チップ２０におけるはんだ付け面２１のうち、実質的に接着剤２０２が配置されている部位以外は残渣が存在しない状態が実現されるため、上記図５の例と同様の作用効果が得られる。   Also in this case, the dicing tape peeling step realizes a state in which no residue exists except for a portion where the adhesive 202 is substantially disposed on the soldering surface 21 of the semiconductor chip 20. The same effect as in the example can be obtained.

なお、上記図５、図６に示される例では、半導体チップ２０のはんだ付け面２１と接着剤２０２との接触面積を、従来のような全面に接着剤２０２を配置した場合に比べて、１／２程度以下とすることが適当である。   In the example shown in FIGS. 5 and 6, the contact area between the soldering surface 21 of the semiconductor chip 20 and the adhesive 202 is 1 as compared with the conventional case where the adhesive 202 is disposed on the entire surface. It is appropriate to set it to about / 2.

（第３実施形態）
上記各実施形態では、ダイシングテープ２００側から接着剤残渣の対策を行ったが、本発明の第３実施形態は、半導体チップ２０側から対策を行うものである。 (Third embodiment)
In each of the above embodiments, measures against adhesive residue are taken from the dicing tape 200 side, but in the third embodiment of the present invention, measures are taken from the semiconductor chip 20 side.

図７は、本第３実施形態に係る半導体チップの実装方法に用いる半導体ウェハ１００およびダイシングテープ２００を示す図であり、（ａ）は半導体ウェハ１００の断面図、（ｂ）はダイシングテープ２００の貼り付け面側の平面図である。   7A and 7B are diagrams showing the semiconductor wafer 100 and the dicing tape 200 used in the semiconductor chip mounting method according to the third embodiment. FIG. 7A is a cross-sectional view of the semiconductor wafer 100, and FIG. It is a top view by the side of a sticking surface.

なお、図７（ｂ）では、半導体ウェハ１００にダイシングテープ２００を貼り付けたときの両者の接着領域の外形、すなわち半導体チウェハ１００の凸部１０１の外形を破線にて示してある。また、図８は、本実施形態に係る半導体チップの実装方法を示す工程図である。   In FIG. 7B, the outer shape of the adhesion region when the dicing tape 200 is attached to the semiconductor wafer 100, that is, the outer shape of the convex portion 101 of the semiconductor wafer 100 is indicated by a broken line. FIG. 8 is a process diagram showing a semiconductor chip mounting method according to this embodiment.

本実施形態では、図７に示されるように、ダイシングテープ２００は、従来のものと同様に、貼り付け面側の全体に接着剤２０２が設けられたものを用いる。一方、半導体ウェハ１００として、当該半導体ウェハ１００の一面のうち半導体チップ２０となる部位に凸部１０１と凹部１０２とを形成したものを用意する。   In the present embodiment, as shown in FIG. 7, a dicing tape 200 having an adhesive 202 provided on the entire attachment surface side is used as in the conventional case. On the other hand, a semiconductor wafer 100 is prepared in which convex portions 101 and concave portions 102 are formed on a portion of one surface of the semiconductor wafer 100 to be the semiconductor chip 20.

ここでは、用意される半導体ウェハ１００において、半導体ウェハ１００の一面のうち半導体チップ２０の周辺部となる部位を凸部１０１とし、半導体チップの中央部側となる部位を凹部１０２としている。   Here, in the prepared semiconductor wafer 100, a portion that is a peripheral portion of the semiconductor chip 20 on one surface of the semiconductor wafer 100 is a convex portion 101, and a portion that is the central portion side of the semiconductor chip is a concave portion 102.

より具体的に述べると、１つの半導体チップ２０をみたとき、図７（ｂ）に示されるように、凸部１０１の平面パターンは矩形枠状であり、この凸部１０１の内周部に、矩形状の平面パターンをなす凹部１０２が配置された形となっている。   More specifically, when one semiconductor chip 20 is viewed, as shown in FIG. 7B, the planar pattern of the convex portion 101 is a rectangular frame shape, and the inner peripheral portion of the convex portion 101 is A concave portion 102 having a rectangular planar pattern is arranged.

ここでは、半導体ウェハ１００における半導体の部分に凹凸を形成して、凸部１０１、凹部１０２を構成しており、これら凸部１０１および凹部１０２の表面は、上記各実施形態と同様に、金の膜を最表面とする金属膜２２により構成されている。つまり、本実施形態においても、半導体チップ２０のはんだ付け面２１は、その全体が金属膜２２により構成されている。   Here, irregularities are formed in the semiconductor portion of the semiconductor wafer 100 to form convex portions 101 and concave portions 102, and the surfaces of these convex portions 101 and concave portions 102 are made of gold as in the above embodiments. It is comprised by the metal film 22 which makes a film | membrane the outermost surface. That is, also in this embodiment, the entire soldering surface 21 of the semiconductor chip 20 is configured by the metal film 22.

このような半導体ウェハ１００は、図８（ａ）〜（ｃ）に示される工程にて作られる。まず、半導体ウェハ１００における一面のうち凸部１０１となる部位のみに、スパッタや蒸着などにより酸化膜１０３を付ける（図８（ａ）参照）。   Such a semiconductor wafer 100 is manufactured by the steps shown in FIGS. First, an oxide film 103 is attached to only a portion of the one surface of the semiconductor wafer 100 that becomes the convex portion 101 by sputtering or vapor deposition (see FIG. 8A).

次に、半導体ウェハ１００の一面をＫＯＨやＮａＯＨなどのエッチング液に浸して、凹部１０２を形成するとともに、フッ酸などのエッチングにより酸化膜１０３を除去する。これにより、図８（ｂ）に示されるように、半導体ウェハ１００に凸部１０１、凹部１０２が形成される。   Next, one surface of the semiconductor wafer 100 is immersed in an etchant such as KOH or NaOH to form the recess 102, and the oxide film 103 is removed by etching with hydrofluoric acid or the like. Thereby, as shown in FIG. 8B, the convex portion 101 and the concave portion 102 are formed in the semiconductor wafer 100.

その後、半導体ウェハ１００の凸部１０１および凹部１０２の表面に金属膜２２を形成する（図８（ｃ）参照）。これにより、図７に示されるような半導体ウェハ１００ができあがる。   Thereafter, the metal film 22 is formed on the surfaces of the convex portions 101 and the concave portions 102 of the semiconductor wafer 100 (see FIG. 8C). Thereby, a semiconductor wafer 100 as shown in FIG. 7 is completed.

そして、本実施形態の実装方法では、この半導体ウェハ１００の一面にダイシングテープ２００を貼り付ける。このとき、本実施形態では、上記図７（ｂ）に示されるように、接着剤２０２が半導体ウェハ１００の一面のうち凸部１０１にのみ貼り付き、凹部１０２には貼り付かない。   In the mounting method of this embodiment, the dicing tape 200 is attached to one surface of the semiconductor wafer 100. At this time, in this embodiment, as shown in FIG. 7B, the adhesive 202 sticks only to the convex portion 101 of one surface of the semiconductor wafer 100 and does not stick to the concave portion 102.

ここで、半導体チップ２０の厚さをＨ１とし、凹部１０２の深さをＨ２とすると、凹部１０２の深さＨ２が半導体チップ２０の厚さＨ１の１／１０以上であるならば、凹部１０２が接着剤２０２に接することはない。   Here, when the thickness of the semiconductor chip 20 is H1 and the depth of the recess 102 is H2, if the depth H2 of the recess 102 is 1/10 or more of the thickness H1 of the semiconductor chip 20, the recess 102 There is no contact with the adhesive 202.

なお、図７において、半導体チップ２０の周辺部に位置する凸部１０２の幅Ｌ３は、半導体チップ２０の１辺の長さＬ２の１／５〜１／１０程度の大きさであることが望ましい。その理由は、上記第１実施形態における寸法Ｌ１、Ｌ２の関係（上記図４参照）と同様である。   In FIG. 7, the width L <b> 3 of the convex portion 102 located in the peripheral portion of the semiconductor chip 20 is preferably about 1/5 to 1/10 of the length L <b> 2 of one side of the semiconductor chip 20. . The reason is the same as the relationship between the dimensions L1 and L2 in the first embodiment (see FIG. 4).

その後は、本実装方法においても、上記第１実施形態と同様に、ダイシング工程、ダイシングテープの剥離工程を行う。本実施形態では、ダイシングテープ２００の接着剤２０２は、半導体ウェハ１００の一面のうち凸部１０１にのみ貼り付いているため、ダイシングテープの剥離工程後においては、半導体チップ２０のはんだ付け面２１における凹部１０２では、接着剤２０２の残渣が残らない（図８（ｄ）参照）。   Thereafter, also in the present mounting method, a dicing step and a dicing tape peeling step are performed as in the first embodiment. In the present embodiment, since the adhesive 202 of the dicing tape 200 is attached only to the convex portion 101 of one surface of the semiconductor wafer 100, the soldering surface 21 of the semiconductor chip 20 is removed after the dicing tape peeling step. In the recess 102, no residue of the adhesive 202 remains (see FIG. 8D).

そして、さらに、図８（ｄ）、（ｅ）に示されるように、本実装方法においても、上記第１実施形態と同様の要領で、チップ搭載工程、はんだ接合工程を行う。それにより、図８（ｅ）に示されるような実装構造ができあがる。この実装構造においては、半導体チップ２０に凸部１０１および凹部１０２が形成されているが、接着剤２０２の残り方については、上記第１実施形態と同様である。   Further, as shown in FIGS. 8D and 8E, also in this mounting method, the chip mounting process and the solder bonding process are performed in the same manner as in the first embodiment. Thereby, a mounting structure as shown in FIG. 8E is completed. In this mounting structure, the convex portion 101 and the concave portion 102 are formed on the semiconductor chip 20, but the remaining part of the adhesive 202 is the same as in the first embodiment.

このように、本実施形態の実装方法によっても、半導体チップ２０のはんだ付け面２１の全体ではなく一部にしか、接着剤２０２が残渣として残らないため、従来よりもはんだ濡れ性に優れた実装を行うことができる。   As described above, even with the mounting method of the present embodiment, the adhesive 202 remains as a residue only on a part of the soldering surface 21 of the semiconductor chip 20, so that the mounting is superior in solder wettability than in the past. It can be performed.

また、本実施形態においても、上記第１実施形態と同様に、半導体チップ２０のはんだ付け面２１の中央部側の部位にて、はんだ３０が濡れて十分な接合が行われるため、はんだ接合強度を確保するうえで好ましい。   Also in the present embodiment, as in the first embodiment, since the solder 30 is wet and sufficient bonding is performed at the central portion of the soldering surface 21 of the semiconductor chip 20, solder bonding strength is achieved. It is preferable in securing the above.

（第４実施形態）
図９は、本発明の第４実施形態に係る半導体チップの実装方法に用いる半導体ウェハ１００を示す図であり、（ａ）は断面図、（ｂ）はダイシングテープ２００が貼り付けられる一面の平面図である。 (Fourth embodiment)
9A and 9B are views showing a semiconductor wafer 100 used in a semiconductor chip mounting method according to the fourth embodiment of the present invention, where FIG. 9A is a cross-sectional view, and FIG. 9B is a plane on one side to which a dicing tape 200 is attached. FIG.

本実施形態も上記第３実施形態と同様に、半導体ウェハ１００の一面のうち半導体チップ２０となる部位に凸部１０１と凹部１０２とを形成したものである。ここで、上記第３実施形態では、半導体ウェハ１００における半導体の部分に凹凸部１０１、１０２を形成したが、本実施形態では、金属膜２２の厚さを変えることにより、凸部１０１および凹部１０２を構成している。   In the present embodiment, similarly to the third embodiment, a convex portion 101 and a concave portion 102 are formed on a portion of one surface of the semiconductor wafer 100 to be the semiconductor chip 20. Here, in the third embodiment, the concave and convex portions 101 and 102 are formed in the semiconductor portion of the semiconductor wafer 100. However, in the present embodiment, the convex portion 101 and the concave portion 102 are changed by changing the thickness of the metal film 22. Is configured.

図９に示される例では、半導体ウェハ１００の一面は、Ｎｉ膜２２ａと金膜２２ｂとが積層された膜としての金属膜２２により構成されており、このうちのＮｉ膜２２ａの厚さを、凸部１０１では凹部１０２よりも大きくすることにより、凸部１０１および凹部１０２を構成している。   In the example shown in FIG. 9, one surface of the semiconductor wafer 100 is constituted by a metal film 22 as a film in which a Ni film 22a and a gold film 22b are laminated, and the thickness of the Ni film 22a is By making the convex portion 101 larger than the concave portion 102, the convex portion 101 and the concave portion 102 are configured.

そして、本実施形態によれば、このような半導体ウェハ１００を用いて上記第３実施形態と同様の実装工程を行うことにより、同様の作用効果が得られる。   And according to this embodiment, the same effect is obtained by performing the mounting process similar to the said 3rd Embodiment using such a semiconductor wafer 100. FIG.

なお、金属膜２２が単層の膜であっても、スパッタや蒸着などの成膜方法において部分的にマスクをするなどの方法により、膜厚を変えることは可能であるため、金属膜２２の厚さを変えて凸部１０１および凹部１０２を構成することは可能である。   Note that even if the metal film 22 is a single-layer film, the film thickness can be changed by a method such as partial masking in a film formation method such as sputtering or vapor deposition. It is possible to configure the convex portion 101 and the concave portion 102 by changing the thickness.

（第５実施形態）
図１０は、本発明の第５実施形態に係る半導体チップの実装方法に用いる半導体ウェハ１００を示す図であり、（ａ）は断面図、（ｂ）はダイシングテープ２００が貼り付けられる一面の平面図である。 (Fifth embodiment)
10A and 10B are views showing a semiconductor wafer 100 used in a semiconductor chip mounting method according to a fifth embodiment of the present invention, where FIG. 10A is a cross-sectional view, and FIG. 10B is a plane on one side to which a dicing tape 200 is attached. FIG.

本実施形態も上記第３実施形態と同様に、半導体ウェハ１００の一面のうち半導体チップ２０となる部位に凸部１０１と凹部１０２とを形成したものである。ここで、本実施形態では、半導体チップ２０の全体に点状に配置された凸部１０１を形成している。   In the present embodiment, similarly to the third embodiment, a convex portion 101 and a concave portion 102 are formed on a portion of one surface of the semiconductor wafer 100 to be the semiconductor chip 20. Here, in the present embodiment, the convex portions 101 arranged in a dot shape are formed on the entire semiconductor chip 20.

この場合、凸部１０１、凹部１０２の形成方法は、上記第３実施形態のように半導体に凹凸を形成するものでもよいし、金属膜２２の厚さを変えるものであってもよい。本実施形態では、半導体チップ２０の中心部および周辺部ともに、はんだ濡れが良くなることが期待される。   In this case, the method of forming the convex portions 101 and the concave portions 102 may be a method of forming irregularities in the semiconductor as in the third embodiment, or a method of changing the thickness of the metal film 22. In the present embodiment, it is expected that both the central portion and the peripheral portion of the semiconductor chip 20 are improved in solder wetting.

なお、上記の各実施形態では、半導体ウェハ１００の一面にダイシングテープ２００を貼り付ける工程において、ダイシングテープ２００における接着剤２０２の配置パターンを工夫したり、半導体ウェハ１００におけるダイシングテープ２００が貼り付けられる一面に凹凸部１０１、１０２を形成したりすることにより、半導体ウェハ１００の当該一面のうち半導体チップ２０となる部位の全体ではなく、一部のみに接着剤２０２が貼り付くようにしていた。そして、その結果として、剥離工程では、接着剤２０２が、半導体チップ２０のはんだ付け面２１の一部に残るように、剥離していた。   In each of the above embodiments, in the step of attaching the dicing tape 200 to one surface of the semiconductor wafer 100, the arrangement pattern of the adhesive 202 in the dicing tape 200 is devised, or the dicing tape 200 in the semiconductor wafer 100 is attached. By forming the concavo-convex portions 101 and 102 on one surface, the adhesive 202 is attached to only a part of the one surface of the semiconductor wafer 100 instead of the entire portion to be the semiconductor chip 20. As a result, in the peeling process, the adhesive 202 is peeled off so as to remain on a part of the soldering surface 21 of the semiconductor chip 20.

（第６実施形態）
図１１は、本発明の第６実施形態に係る半導体チップの実装方法の要部を示す概略断面図である。 (Sixth embodiment)
FIG. 11 is a schematic cross-sectional view showing the main part of the semiconductor chip mounting method according to the sixth embodiment of the present invention.

本実施形態では、ダイシングテープ２００として、接着剤２０２が紫外線照射により接着性が低下するものを用いる。このような接着剤２０２は、たとえば、紫外線硬化型のアクリル樹脂やエポキシ樹脂などの紫外線硬化性樹脂よりなるものである。   In the present embodiment, as the dicing tape 200, an adhesive 202 whose adhesiveness is lowered by ultraviolet irradiation is used. Such an adhesive 202 is made of, for example, an ultraviolet curable resin such as an ultraviolet curable acrylic resin or an epoxy resin.

そして、このダイシングテープ２００を半導体ウェハ１００の一面に貼り付け、ダイシング工程を行う。そして、図１１に示されるように、ダイシングテープ２００の剥離工程では、半導体チップ２０におけるダイシングテープ２００が貼り付いている面２１の一部の領域にて、接着剤２０２に対して紫外線ＵＶを照射する。   And this dicing tape 200 is affixed on one surface of the semiconductor wafer 100, and a dicing process is performed. Then, as shown in FIG. 11, in the peeling process of the dicing tape 200, the adhesive 202 is irradiated with ultraviolet UV in a partial region of the surface 21 of the semiconductor chip 20 to which the dicing tape 200 is attached. To do.

それにより、接着剤２０２のうち紫外線照射された部分が、硬化などにより接着性が低下した部分２０２ａとなる。その後、半導体チップ２０をダイシングテープ２００から剥離させることにより、接着剤２０２のうち紫外線が照射されなかった部分が、半導体チップ２０におけるはんだ付け面２１に残る。   As a result, the portion of the adhesive 202 that has been irradiated with ultraviolet rays becomes the portion 202a whose adhesiveness has decreased due to curing or the like. Thereafter, the semiconductor chip 20 is peeled from the dicing tape 200, so that a portion of the adhesive 202 that has not been irradiated with ultraviolet rays remains on the soldering surface 21 of the semiconductor chip 20.

その後は、上記第１実施形態と同様に、チップ搭載工程、はんだ接合工程を行うことにより、本実施形態においても、半導体チップ２０が基板にはんだ接合されてなる実装構造が完成する。   Thereafter, similarly to the first embodiment, by performing the chip mounting process and the solder bonding process, the mounting structure in which the semiconductor chip 20 is solder-bonded to the substrate is completed also in this embodiment.

このように、本実施形態によれば、接着剤２０２のうち紫外線が照射されなかった部分が、半導体チップ２０におけるダイシングテープ２００が貼り付いていた面に残るため、接着剤２０２を、半導体チップ２０のはんだ付け面２１の全体ではなく一部にしか残渣として残らないようにすることができ、従来よりもはんだ濡れ性に優れた実装を行うことができる。   As described above, according to the present embodiment, the portion of the adhesive 202 that has not been irradiated with ultraviolet rays remains on the surface of the semiconductor chip 20 where the dicing tape 200 is attached. Thus, it is possible to leave only a part of the soldering surface 21 as a residue, and mounting with better solder wettability than the conventional one can be performed.

（他の実施形態）
なお、上記第１実施形態などのように、ダイシングテープ２００側にて接着剤２０２を部分的に配置する形態と、上記第３実施形態などのように、半導体チップ２０側に凹凸部１０１、１０２を設ける形態とを、可能な範囲で組み合わせて行ってもよい。 (Other embodiments)
Note that the adhesive 202 is partially disposed on the dicing tape 200 side as in the first embodiment, and the uneven portions 101 and 102 on the semiconductor chip 20 side as in the third embodiment. May be combined with the form of providing as much as possible.

たとえば、上記図１０に示される凹凸部１０１、１０２を有する半導体ウェハ１００と、上記図５に示されるメッシュ状の接着剤２０２を有するダイシングテープ２００とを、組み合わせてもよい。   For example, the semiconductor wafer 100 having the uneven portions 101 and 102 shown in FIG. 10 and the dicing tape 200 having the mesh adhesive 202 shown in FIG. 5 may be combined.

また、基板１０としては、セラミック基板以外にも、プリント基板、金属基板など各種の配線基板を採用することができる。   In addition to the ceramic substrate, various wiring boards such as a printed board and a metal board can be adopted as the board 10.

本発明の第１実施形態に係る半導体チップの実装構造を示す概略断面図である。It is a schematic sectional drawing which shows the mounting structure of the semiconductor chip which concerns on 1st Embodiment of this invention. 第１実施形態に係る半導体チップの実装方法を示す工程図である。It is process drawing which shows the mounting method of the semiconductor chip concerning 1st Embodiment. ダイシング工程を示す模式的な俯瞰図である。It is a typical bird's-eye view which shows a dicing process. 第１実施形態に係る実装方法における（ａ）チップ搭載工程、（ｂ）はんだ接合工程を示す工程図である。It is process drawing which shows the (a) chip | tip mounting process in the mounting method which concerns on 1st Embodiment, and the (b) solder joining process. 本発明の第２実施形態に係る半導体チップの実装方法の要部を示す工程図である。It is process drawing which shows the principal part of the mounting method of the semiconductor chip which concerns on 2nd Embodiment of this invention. 第２実施形態に係る半導体チップの実装方法のもう一つの例の要部を示す工程図である。It is process drawing which shows the principal part of another example of the mounting method of the semiconductor chip which concerns on 2nd Embodiment. 本発明の第３実施形態に係る半導体チップの実装方法に用いる半導体ウェハおよびダイシングテープを示す図である。It is a figure which shows the semiconductor wafer and dicing tape which are used for the mounting method of the semiconductor chip concerning 3rd Embodiment of this invention. 第３実施形態に係る半導体チップの実装方法を示す工程図である。It is process drawing which shows the mounting method of the semiconductor chip which concerns on 3rd Embodiment. 本発明の第４実施形態に係る半導体チップの実装方法に用いる半導体ウェハを示す図である。It is a figure which shows the semiconductor wafer used for the mounting method of the semiconductor chip concerning 4th Embodiment of this invention. 本発明の第５実施形態に係る半導体チップの実装方法に用いる半導体ウェハを示す図である。It is a figure which shows the semiconductor wafer used for the mounting method of the semiconductor chip which concerns on 5th Embodiment of this invention. 本発明の第６実施形態に係る半導体チップの実装方法の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the mounting method of the semiconductor chip which concerns on 6th Embodiment of this invention. 本発明者が試作した実装方法を示す概略断面図である。It is a schematic sectional drawing which shows the mounting method which this inventor made as an experiment.

符号の説明Explanation of symbols

１０…基板としてのセラミック基板、２０…半導体チップ、
２１…半導体チップにおけるダイシングテープが貼り付いていた面としてのはんだ付け面、
２２…金属膜、３０…はんだ、１００…半導体ウェハ、
１０１…凸部、１０２…凹部、２００…ダイシングテープ、２０２…接着剤。 10 ... Ceramic substrate as substrate, 20 ... Semiconductor chip,
21 ... Soldering surface as the surface on which the dicing tape is adhered in the semiconductor chip,
22 ... Metal film, 30 ... Solder, 100 ... Semiconductor wafer,
101 ... convex part, 102 ... concave part, 200 ... dicing tape, 202 ... adhesive.

Claims (4)

半導体ウェハ（１００）の一面にダイシングテープ（２００）を貼り付け、この半導体ウェハ（１００）を前記ダイシングテープ（２００）とは反対側の面から切断することにより、半導体チップ（２０）を形成した後、
前記半導体チップ（２０）を前記ダイシングテープ（２００）から剥離し、
前記半導体チップ（２０）における前記ダイシングテープ（２００）が貼り付いていた面（２１）を、はんだ（３０）を介して基板（１０）に対向させ、前記半導体チップ（２０）と前記基板（１０）とを前記はんだ（３０）により接続する半導体チップの実装方法において、
前記ダイシングテープ（２００）として、前記半導体ウェハ（１００）の一面のうち前記半導体チップ（２０）の周辺部となる部位に対向する部位、および、前記半導体ウェハ（１００）の切断部としてのスクライブライン（ＤＬ）に対向する部位にのみ、当該ダイシングテープ（２００）の接着剤（２０２）が部分的に配置されたものを、前記半導体ウェハ（１００）の一面に貼り付け、
前記ダイシングテープ（２００）の剥離工程では、前記ダイシングテープ（２００）の接着剤（２０２）が、前記半導体チップ（２０）における前記ダイシングテープ（２００）が貼り付いていた面（２１）の周辺部のみに残るように、前記半導体チップ（２０）を前記ダイシングテープ（２００）から剥離することを特徴とする半導体チップの実装方法。 A dicing tape (200) was attached to one surface of the semiconductor wafer (100), and the semiconductor wafer (100) was cut from the surface opposite to the dicing tape (200) to form a semiconductor chip (20). rear,
Peeling the semiconductor chip (20) from the dicing tape (200);
The surface (21) to which the dicing tape (200) is attached in the semiconductor chip (20) is opposed to the substrate (10) through solder (30), and the semiconductor chip (20) and the substrate (10) are arranged. In the mounting method of the semiconductor chip, which is connected by the solder (30),
As the dicing tape (200), a part of one surface of the semiconductor wafer (100) facing a part to be a peripheral part of the semiconductor chip (20) , and a scribe line as a cutting part of the semiconductor wafer (100) (1) A part of the dicing tape (200) in which the adhesive (202) is partially disposed is attached to one surface of the semiconductor wafer (100) only at a portion facing the (DL) .
In the peeling process of the dicing tape (200), the adhesive (202) of the dicing tape (200) is a peripheral portion of the surface (21) of the semiconductor chip (20) where the dicing tape (200) is attached. The semiconductor chip mounting method, wherein the semiconductor chip (20) is peeled off from the dicing tape (200) so as to remain only on the substrate. 半導体ウェハ（１００）の一面にダイシングテープ（２００）を貼り付け、この半導体ウェハ（１００）を前記ダイシングテープ（２００）とは反対側の面から切断することにより、半導体チップ（２０）を形成した後、
前記半導体チップ（２０）を前記ダイシングテープ（２００）から剥離し、
前記半導体チップ（２０）における前記ダイシングテープ（２００）が貼り付いていた面（２１）を、はんだ（３０）を介して基板（１０）に対向させ、前記半導体チップ（２０）と前記基板（１０）とを前記はんだ（３０）により接続する半導体チップの実装方法において、
前記半導体ウェハ（１００）として、当該半導体ウェハ（１００）の一面のうち前記半導体チップ（２０）の周辺部となる部位に凸部（１０１）を形成し、前記半導体チップ（２０）の中央部側となる部位に凹部（１０２）を形成したものを用意し、
この半導体ウェハ（１００）の一面に前記ダイシングテープ（２００）を貼り付けることにより、前記ダイシングテープ（２００）の接着剤（２０２）が前記半導体ウェハ（１００）の一面のうち前記凸部（１０１）にのみ貼り付くようにし、
前記ダイシングテープ（２００）の剥離工程では、前記接着剤（２０２）が、前記半導体チップ（２０）における前記ダイシングテープ（２００）が貼り付いていた面（２１）のうち前記凸部（１０１）のみに残るように、前記半導体チップ（２０）を前記ダイシングテープ（２００）から剥離することを特徴とする半導体チップの実装方法。 A dicing tape (200) was attached to one surface of the semiconductor wafer (100), and the semiconductor wafer (100) was cut from the surface opposite to the dicing tape (200) to form a semiconductor chip (20). rear,
Peeling the semiconductor chip (20) from the dicing tape (200);
The surface (21) to which the dicing tape (200) is attached in the semiconductor chip (20) is opposed to the substrate (10) through solder (30), and the semiconductor chip (20) and the substrate (10) are arranged. In the mounting method of the semiconductor chip, which is connected by the solder (30),
As the semiconductor wafer (100), a convex portion (101) is formed on a portion of one surface of the semiconductor wafer (100) that is a peripheral portion of the semiconductor chip (20), and a central portion side of the semiconductor chip (20) Prepare a part with a recess (102) at the site
By adhering the dicing tape (200) to one surface of the semiconductor wafer (100), the adhesive (202) of the dicing tape (200) causes the convex portion (101) on one surface of the semiconductor wafer (100). Stick only to the
In the peeling step of the dicing tape (200), the adhesive (202) is used only for the convex portion (101) in the surface (21) of the semiconductor chip (20) to which the dicing tape (200) is attached. The semiconductor chip mounting method is characterized in that the semiconductor chip (20) is peeled off from the dicing tape (200) so as to remain. 前記半導体ウェハ（１００）の一面が金属膜（２２）により構成されており、前記凸部（１０１）では前記凹部（１０２）よりも前記金属膜（２２）の厚さを大きくすることにより、前記凸部（１０１）および前記凹部（１０２）が構成されていることを特徴とする請求項２に記載の半導体チップの実装方法。 One surface of the semiconductor wafer (100) is composed of a metal film (22), and the convex portion (101) is made thicker than the concave portion (102), thereby increasing the thickness of the metal film (22). The method for mounting a semiconductor chip according to claim 2, wherein a convex portion (101) and the concave portion (102) are formed. 半導体ウェハ（１００）の一面にダイシングテープ（２００）を貼り付け、この半導体ウェハ（１００）を前記ダイシングテープ（２００）とは反対側の面から切断することにより、半導体チップ（２０）を形成した後、
前記半導体チップ（２０）を前記ダイシングテープ（２００）から剥離し、
前記半導体チップ（２０）における前記ダイシングテープ（２００）が貼り付いていた面（２１）を、はんだ（３０）を介して基板（１０）に対向させ、前記半導体チップ（２０）と前記基板（１０）とを前記はんだ（３０）により接続する半導体チップの実装方法において、
前記ダイシングテープ（２００）として、当該ダイシングテープ（２００）の接着剤（２０２）が紫外線照射により接着性が低下するものを、前記半導体ウェハ（１００）の一面に貼り付け、
前記ダイシングテープ（２００）の剥離工程では、前記半導体チップ（２０）における前記ダイシングテープ（２００）が貼り付いている面（２１）の周辺部のみにて、前記ダイシングテープ（２００）の前記接着剤（２０２）に対して紫外線を照射した後、前記半導体チップ（２０）を前記ダイシングテープ（２００）から剥離させることにより、
前記ダイシングテープ（２００）の接着剤（２０２）のうち前記紫外線が照射されなかった部分が、前記半導体チップ（２０）における前記ダイシングテープ（２００）が貼り付いていた面（２１）に残るようにすることを特徴とする半導体チップの実装方法。 A dicing tape (200) was attached to one surface of the semiconductor wafer (100), and the semiconductor wafer (100) was cut from the surface opposite to the dicing tape (200) to form a semiconductor chip (20). rear,
Peeling the semiconductor chip (20) from the dicing tape (200);
The surface (21) to which the dicing tape (200) is attached in the semiconductor chip (20) is opposed to the substrate (10) through solder (30), and the semiconductor chip (20) and the substrate (10) are arranged. In the mounting method of the semiconductor chip, which is connected by the solder (30),
As the dicing tape (200), the adhesive (202) of the dicing tape (200) whose adhesiveness is lowered by ultraviolet irradiation is attached to one surface of the semiconductor wafer (100),
In the peeling step of the dicing tape (200), the adhesive of the dicing tape (200) is formed only at the periphery of the surface (21) to which the dicing tape (200) is attached in the semiconductor chip (20). After irradiating ultraviolet rays to (202), by peeling the semiconductor chip (20) from the dicing tape (200),
A portion of the adhesive (202) of the dicing tape (200) that has not been irradiated with the ultraviolet light remains on the surface (21) of the semiconductor chip (20) to which the dicing tape (200) has been attached. A method for mounting a semiconductor chip, comprising:
JP2006321368A 2006-11-29 2006-11-29 Mounting method of semiconductor chip Expired - Fee Related JP4349409B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006321368A JP4349409B2 (en) 2006-11-29 2006-11-29 Mounting method of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006321368A JP4349409B2 (en) 2006-11-29 2006-11-29 Mounting method of semiconductor chip

Publications (2)

Publication Number Publication Date
JP2008135612A JP2008135612A (en) 2008-06-12
JP4349409B2 true JP4349409B2 (en) 2009-10-21

Family

ID=39560248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006321368A Expired - Fee Related JP4349409B2 (en) 2006-11-29 2006-11-29 Mounting method of semiconductor chip

Country Status (1)

Country Link
JP (1) JP4349409B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065206A (en) * 2013-09-24 2015-04-09 日本電気株式会社 Module component and method of manufacturing module component
JP6593369B2 (en) 2017-02-21 2019-10-23 株式会社村田製作所 Module having semiconductor chip mounted thereon, and semiconductor chip mounting method
JP2024018220A (en) * 2022-07-29 2024-02-08 株式会社デンソー Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JP2008135612A (en) 2008-06-12

Similar Documents

Publication Publication Date Title
JP2009158593A (en) Bump structure and method of manufacturing the same
WO2007018237A1 (en) Semiconductor device and method for manufacturing same
JP2011181822A (en) Method of fabricating semiconductor device
KR20040055642A (en) Method of forming a penetration electrode and substrate having a penetration electrode
JP2011159701A (en) Semiconductor device and method for manufacturing the same
CN110473853A (en) A kind of encapsulating structure of DFN device, the packaging method without lead frame carrier and DFN device
JP4349409B2 (en) Mounting method of semiconductor chip
JP7047893B2 (en) High frequency module
JP2004311768A (en) Manufacturing method of substrate, substrate for semiconductor devices and semiconductor device
JP3867284B2 (en) Method of forming solder bump
JP4530230B2 (en) Wire bonding method and LED print head manufacturing method
JP2013171916A (en) Semiconductor device manufacturing method
JP4193712B2 (en) Method for manufacturing substrate having lands
JP2004039988A (en) Circuit board for element mounting and electronic device
JP7036784B2 (en) Board adapter manufacturing method and board adapter for connecting to electronic components
JP6313932B2 (en) Circuit board repair member, circuit board manufacturing method, and circuit board repair member manufacturing method
JP5238593B2 (en) Manufacturing method of semiconductor package
JP3994327B2 (en) Electronic component mounting method and anti-contamination chip used therefor
JP4549318B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5003304B2 (en) Wire bonding method
JP5077278B2 (en) Wire bonding method
JP2008103382A (en) Semiconductor device and manufacturing method thereof
JP5797612B2 (en) Wiring board
JP4320841B2 (en) Composite lead frame and semiconductor device using the same
JP2008210835A (en) Base material for mounting electronic component and its production process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees