JP4345545B2 - シミュレーション装置 - Google Patents
シミュレーション装置 Download PDFInfo
- Publication number
- JP4345545B2 JP4345545B2 JP2004103073A JP2004103073A JP4345545B2 JP 4345545 B2 JP4345545 B2 JP 4345545B2 JP 2004103073 A JP2004103073 A JP 2004103073A JP 2004103073 A JP2004103073 A JP 2004103073A JP 4345545 B2 JP4345545 B2 JP 4345545B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- module
- emulation
- cpu
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Programmable Controllers (AREA)
Description
ユーザがプログラミングツールで作成したラダープログラムをPC上で実行する。PC上のシミュレーション用ソフトウェアは、ラダー命令をインタプリタ方式で実行する。入力データはユーザがデータ作成又はオンデマンド方式で行う。
構成2;外部機器を使用する方式
ターゲットとなるプログラマブルコントローラとI/Oをエミュレートするための装置を実配線し、ユーザのラダープログラムをターゲット上で走らせながら、シミュレート装置でターゲット装置のI/Oをエミュレートしてデバッグを行う。
(1)シミュレーション装置は、外部バスに接続されている複数のCPUモジュールで構成されているプログラマブルコントローラであって、前記複数のCPUモジュールの内の1つのCPUモジュールをエミュレーションCPUモジュールとし、前記エミュレーションCPUモジュールは、シミュレーションするための他のCPUモジュールであるシーケンスCPUモジュールからのI/Oモジュールアクセスを自己のCPU内でのアクセスとして処理可能なエミュレーション用I/Oプロセッサと、I/Oメモリとを備え、前記I/Oメモリには、予め登録されたI/O情報をもとに前記複数のCPUモジュールの各々に備えてあるI/Oモジュールと同等なデータテーブルを有すると共に、I/Oモジュールの動作をエミュレートするためのプログラムを、前記エミュレーション用I/Oプロセッサと内部バスで接続されているシーケンスデバイス用メモリに蓄積することである。
(2)前記I/Oモジュールの動作をエミュレートするためのプログラムは、前記I/Oメモリの情報をもとに接続されるべき機器の動作をシミュレーションし、その結果を前記I/Oメモリに書き込む又は予め設定された時間に設定されたデータを前記I/Oメモリに書き込むことを特徴とする(1)に記載のシミュレーション装置。
(3)前記エミュレーション用I/Oプロセッサと前記I/Oメモリとは、内部バスで接続されていることを特徴とする(1)に記載のシミュレーション装置。
(4)前記I/Oメモリには、データを格納するデータ領域と、フラグ等を格納するレジスタ領域とを備えたことを特徴とする(1)、(2)又は(3)に記載のシミュレーション装置。
エミュレーションCPUモジュール13を構成するエミュレーション用I/Oプロセッサ15、汎用プロセッサ17、ROM18、RAM19、シーケンス処理用プロセッサ16、ROM20、ROM21、シーケンスデバイス用メモリ22、I/Oメモリ23のそれぞれは内部バスに接続され、それぞれデータ及び命令の指示等が内部バスを介して行う構成になっている。
12 シーケンスCPUモジュール
13 エミュレーションCPUモジュール
14 I/Oバス
15 エミュレーション用I/Oプロセッサ
16 シーケンス処理用プロセッサ
17 汎用プロセッサ
18 ROM
19 RAM
20 ROM
21 ROM
22 シーケンスデバイスメモリ
23 I/Oメモリ。
Claims (4)
- 外部バスに接続されている複数のCPUモジュールで構成されているプログラマブルコントローラであって、
前記複数のCPUモジュールの内の1つのCPUモジュールをエミュレーションCPUモジュールとし、
前記エミュレーションCPUモジュールは、シミュレーションするための他のCPUモジュールであるシーケンスCPUモジュールからのI/Oモジュールアクセスを自己のCPU内でのアクセスとして処理可能なエミュレーション用I/Oプロセッサと、I/Oメモリとを備え、
前記I/Oメモリには、予め登録されたI/O情報をもとに前記複数のCPUモジュールの各々に備えてあるI/Oモジュールと同等なデータテーブルを有すると共に、I/Oモジュールの動作をエミュレートするためのプログラムを、前記エミュレーション用I/Oプロセッサと内部バスで接続されているシーケンスデバイス用メモリに蓄積することを特徴とするシミュレーション装置。 - 前記I/Oモジュールの動作をエミュレートするためのプログラムは、前記I/Oメモリの情報をもとに接続されるべき機器の動作をシミュレーションし、その結果を前記I/Oメモリに書き込む又は予め設定された時間に設定されたデータを前記I/Oメモリに書き込むことを特徴とする請求項1に記載のシミュレーション装置。
- 前記エミュレーション用I/Oプロセッサと前記I/Oメモリとは、内部バスで接続されていることを特徴とする請求項1に記載のシミュレーション装置。
- 前記I/Oメモリには、データを格納するデータ領域と、フラグ等を格納するレジスタ領域とを備えたことを特徴とする請求項1、2又は3に記載のシミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103073A JP4345545B2 (ja) | 2004-03-31 | 2004-03-31 | シミュレーション装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103073A JP4345545B2 (ja) | 2004-03-31 | 2004-03-31 | シミュレーション装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005292912A JP2005292912A (ja) | 2005-10-20 |
JP4345545B2 true JP4345545B2 (ja) | 2009-10-14 |
Family
ID=35325815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004103073A Expired - Fee Related JP4345545B2 (ja) | 2004-03-31 | 2004-03-31 | シミュレーション装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4345545B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015176340A (ja) * | 2014-03-14 | 2015-10-05 | オムロン株式会社 | プログラマブルコントローラおよびプログラマブルコントローラによるデバイス制御方法 |
JP6822800B2 (ja) | 2016-08-19 | 2021-01-27 | 株式会社東芝 | 列車位置検出装置及び方法 |
WO2018074590A1 (ja) * | 2016-10-21 | 2018-04-26 | 株式会社東芝 | コントローラ |
-
2004
- 2004-03-31 JP JP2004103073A patent/JP4345545B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005292912A (ja) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9092570B2 (en) | Memory management for remote software debuggers and methods | |
US20150339214A1 (en) | Non-intrusive software verification | |
CN103092810A (zh) | 具有可编程虚拟端口的处理器 | |
US20100280817A1 (en) | Direct pointer access and xip redirector for emulation of memory-mapped devices | |
CN113868174B (zh) | 验证平台搭建方法、装置及存储介质 | |
JP4345545B2 (ja) | シミュレーション装置 | |
CN113032246A (zh) | Ssd固件运行方法、装置、可读存储介质及电子设备 | |
US20120089386A1 (en) | Simulation apparatus, computer-readable recording medium, and method | |
CN101441600B (zh) | 一种微处理器验证中快速换页的装置和方法 | |
JP2005353020A (ja) | コンピュータプログラムのシミュレーション方式 | |
JP2013020425A (ja) | オープンソースソフトウェアを利用したハードウェア・ソフトウェア協調検証方法 | |
JPS6349851A (ja) | シミユレ−シヨンシステム | |
CN204331709U (zh) | 兼备外置存储电路和内置存储电路的仿真装置 | |
JP3270729B2 (ja) | 拡張命令セット・シミュレータ | |
JP2009244952A (ja) | モーションコントローラ、シミュレーション方法及びシミュレーションプログラム | |
Heath et al. | Development of a test environment for pre-and post-synthesis verification of correct VHDL description of core processor systems | |
KR101412576B1 (ko) | 가상 보드 플랫폼, 시스템-온-칩 시뮬레이션 장치, 시스템-온-칩 시뮬레이션 방법 및 시스템-온-칩 검증 방법 | |
JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
JP2001209555A (ja) | 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体 | |
JP2012160071A (ja) | コンピュータシステム、試験装置、試験方法、及び試験プログラム | |
JP3674936B2 (ja) | データ処理方法および処理ユニット | |
JPH0883198A (ja) | プログラムシミュレーション装置 | |
JPS61239345A (ja) | I/oシミユレ−タ | |
JPH02171839A (ja) | 情報処理装置 | |
JPS63208146A (ja) | 入出力手順変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140724 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |