JP2005292912A - シミュレーション装置 - Google Patents
シミュレーション装置 Download PDFInfo
- Publication number
- JP2005292912A JP2005292912A JP2004103073A JP2004103073A JP2005292912A JP 2005292912 A JP2005292912 A JP 2005292912A JP 2004103073 A JP2004103073 A JP 2004103073A JP 2004103073 A JP2004103073 A JP 2004103073A JP 2005292912 A JP2005292912 A JP 2005292912A
- Authority
- JP
- Japan
- Prior art keywords
- module
- cpu
- memory
- emulation
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Programmable Controllers (AREA)
Abstract
【課題】 マルチＣＰＵ構成のプログラマブルコントローラにおいて、１つのＣＰＵモジュールでＩ／Ｏをエミュレートするようにして、Ｉ／Ｏモジュールや外部接続なしで、実際のラダープログラムを動作させながら実機に近いデバッグを行うことができるシミュレーション装置を提供する。
【解決手段】 エミュレーションＣＰＵモジュールは、シミュレーションするための他のＣＰＵモジュールであるシーケンスＣＰＵモジュールからのＩ／Ｏモジュールアクセスを自己のＣＰＵ内でのアクセスとして処理可能なエミュレーション用Ｉ／Ｏプロセッサと、Ｉ／Ｏメモリとを備え、前記Ｉ／Ｏメモリには、予め登録されたＩ／Ｏ情報をもとに前記複数のＣＰＵモジュールの各々に備えてあるＩ／Ｏモジュールと同等なデータテーブルを有すると共に、Ｉ／Ｏモジュールの動作をエミュレートするためのプログラムを動作させる仕組みを備えたことである。
【選択図】 図２
【解決手段】 エミュレーションＣＰＵモジュールは、シミュレーションするための他のＣＰＵモジュールであるシーケンスＣＰＵモジュールからのＩ／Ｏモジュールアクセスを自己のＣＰＵ内でのアクセスとして処理可能なエミュレーション用Ｉ／Ｏプロセッサと、Ｉ／Ｏメモリとを備え、前記Ｉ／Ｏメモリには、予め登録されたＩ／Ｏ情報をもとに前記複数のＣＰＵモジュールの各々に備えてあるＩ／Ｏモジュールと同等なデータテーブルを有すると共に、Ｉ／Ｏモジュールの動作をエミュレートするためのプログラムを動作させる仕組みを備えたことである。
【選択図】 図２
Description
本発明は、シミュレーション装置に関し、詳しくはマルチＣＰＵ構成機能を持つプログラマブルコントローラにおいて、ユーザプログラムのデバッグを効率化するシミュレーション装置に関する。
従来技術において、プログラマブルコントローラのユーザプログラムをデバッグするためのシミュレーション機能を備えた装置は、下記に示すものがある。
構成１；ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）上でラダー命令を実行する方式
ユーザがプログラミングツールで作成したラダープログラムをＰＣ上で実行する。ＰＣ上のシミュレーション用ソフトウェアは、ラダー命令をインタプリタ方式で実行する。入力データはユーザがデータ作成又はオンデマンド方式で行う。
構成２；外部機器を使用する方式
ターゲットとなるプログラマブルコントローラとＩ／Ｏをエミュレートするための装置を実配線し、ユーザのラダープログラムをターゲット上で走らせながら、シミュレート装置でターゲット装置のＩ／Ｏをエミュレートしてデバッグを行う。
ユーザがプログラミングツールで作成したラダープログラムをＰＣ上で実行する。ＰＣ上のシミュレーション用ソフトウェアは、ラダー命令をインタプリタ方式で実行する。入力データはユーザがデータ作成又はオンデマンド方式で行う。
構成２；外部機器を使用する方式
ターゲットとなるプログラマブルコントローラとＩ／Ｏをエミュレートするための装置を実配線し、ユーザのラダープログラムをターゲット上で走らせながら、シミュレート装置でターゲット装置のＩ／Ｏをエミュレートしてデバッグを行う。
しかし、従来技術で説明したシミュレーション機能を備えたシミュレーション装置において、構成１の場合は、実行スピードが実際と異なるため、ユーザプログラムのロジックのデバッグしかできず、タイミング等を含めたシステムとしてのテスト、デバッグができないという問題がある。
又、構成２の場合は、Ｉ／Ｏをエミュレートするための装置が必要となり、また、ターゲットのプログラマブルコントローラとＩ／Ｏエミュレート装置間が実配線をしなければならず、その配線に時間と手間がかかるという問題がある。
従って、Ｉ／Ｏのエミュレート装置を使用せず、且つ実行速度を保った状態でユーザプログラムのデバッグ、システムテストを行うことができるシミュレーション装置に解決しなければならない課題を有する。
上記課題を解決するために、本願発明のシミュレーション装置は、次に示す構成にしたことである。
（１）シミュレーション装置は、外部バスに接続されている複数のＣＰＵモジュールで構成されているプログラマブルコントローラであって、前記複数のＣＰＵモジュールの内の１つのＣＰＵモジュールをエミュレーションＣＰＵモジュールとし、前記エミュレーションＣＰＵモジュールは、シミュレーションするための他のＣＰＵモジュールであるシーケンスＣＰＵモジュールからのＩ／Ｏモジュールアクセスを自己のＣＰＵ内でのアクセスとして処理可能なエミュレーション用Ｉ／Ｏプロセッサと、Ｉ／Ｏメモリとを備え、前記Ｉ／Ｏメモリには、予め登録されたＩ／Ｏ情報をもとに前記複数のＣＰＵモジュールの各々に備えてあるＩ／Ｏモジュールと同等なデータテーブルを有すると共に、Ｉ／Ｏモジュールの動作をエミュレートするためのプログラムを動作させる仕組みを備えたことである。
（２）前記Ｉ／Ｏモジュールの動作をエミュレートするためのプログラムは、前記Ｉ／Ｏメモリの情報をもとに接続されるべき機器の動作をシミュレーションし、その結果を前記Ｉ／Ｏメモリに書き込む又は予め設定された時間に設定されたデータを前記Ｉ／Ｏメモリに書き込むことを特徴とする（１）に記載のシミュレーション装置。
（３）前記Ｉ／Ｏモジュールの動作をエミュレートするためのプログラムは、前記シミュレーション用Ｉ／Ｏプロセッサと内部バスで接続されているシーケンスデバイス用メモリに蓄積することを特徴とする（１）又は（２）に記載のシミュレーション装置。
（４）前記エミュレーション用Ｉ／Ｏプロセッサと前記Ｉ／Ｏメモリとは、内部バスで接続されていることを特徴とする（１）又は（３）に記載のシミュレーション装置。
（５）前記Ｉ／Ｏメモリには、データを格納するデータ領域と、フラグ等を格納するレジスタ領域とを備えたことを特徴とする（１）、（２）、（３）又は（４）に記載のシミュレーション装置。
（１）シミュレーション装置は、外部バスに接続されている複数のＣＰＵモジュールで構成されているプログラマブルコントローラであって、前記複数のＣＰＵモジュールの内の１つのＣＰＵモジュールをエミュレーションＣＰＵモジュールとし、前記エミュレーションＣＰＵモジュールは、シミュレーションするための他のＣＰＵモジュールであるシーケンスＣＰＵモジュールからのＩ／Ｏモジュールアクセスを自己のＣＰＵ内でのアクセスとして処理可能なエミュレーション用Ｉ／Ｏプロセッサと、Ｉ／Ｏメモリとを備え、前記Ｉ／Ｏメモリには、予め登録されたＩ／Ｏ情報をもとに前記複数のＣＰＵモジュールの各々に備えてあるＩ／Ｏモジュールと同等なデータテーブルを有すると共に、Ｉ／Ｏモジュールの動作をエミュレートするためのプログラムを動作させる仕組みを備えたことである。
（２）前記Ｉ／Ｏモジュールの動作をエミュレートするためのプログラムは、前記Ｉ／Ｏメモリの情報をもとに接続されるべき機器の動作をシミュレーションし、その結果を前記Ｉ／Ｏメモリに書き込む又は予め設定された時間に設定されたデータを前記Ｉ／Ｏメモリに書き込むことを特徴とする（１）に記載のシミュレーション装置。
（３）前記Ｉ／Ｏモジュールの動作をエミュレートするためのプログラムは、前記シミュレーション用Ｉ／Ｏプロセッサと内部バスで接続されているシーケンスデバイス用メモリに蓄積することを特徴とする（１）又は（２）に記載のシミュレーション装置。
（４）前記エミュレーション用Ｉ／Ｏプロセッサと前記Ｉ／Ｏメモリとは、内部バスで接続されていることを特徴とする（１）又は（３）に記載のシミュレーション装置。
（５）前記Ｉ／Ｏメモリには、データを格納するデータ領域と、フラグ等を格納するレジスタ領域とを備えたことを特徴とする（１）、（２）、（３）又は（４）に記載のシミュレーション装置。
本発明のシミュレーション装置は、Ｉ／Ｏをエミュレートするため、Ｉ／Ｏモジュールや外部接続なしで、実際のラダープログラムを動作させながら実機に近いデバッグを行うことができる。
又、タイミングがずれた場合の動作検証など、異常処理のデバッグが簡単にできるという効果がある。
以下、本発明のシミュレーション装置について、図面を用いて詳細に説明する。
本発明のシミュレーション装置は、図1及び図２に示すように、外部バスに接続されている複数のＣＰＵモジュールで構成されているプログラマブルコントローラであって、電源モジュール１１と、デバッグするターゲットプログラムが格納されているシーケンスＣＰＵモジュール１２と、エミュレーションを行うためのエミュレーションＣＰＵモジュール１３とから構成されている。各モジュール１１、１２、１３は外部バスであるＩ／Ｏバス１４で接続されている。
エミュレーションＣＰＵモジュール１３は、図２に示すように、シーケンスＣＰＵモジュール１２から送出されたＩ／Ｏアクセスデータに従って、Ｉ／Ｏメモリ２３のデータをアクセスすると共に、シーケンスＣＰＵモジュール１２にデータを返信するエミュレーション用Ｉ／Ｏプロセッサ１５と、プログラミングツールとのＲＳ２３２Ｃ仕様に基づく通信、Ｉ／Ｏメモリ２３とシーケンスデバイスメモリ２２とのデータ交換（内部レフレッシュ処理）などを行う汎用プロセッサ１７、システムプログラムを格納してあるＲＯＭ１８、ＲＡＭ１９と、Ｉ／Ｏエミュレーション用ラダープログラムを動作させるために使用するシーケンス処理用プロセッサ１６、マイクロプログラムを格納してあるＲＯＭ２０、シーケンスプログラムが格納されているＲＯＭ２１と、Ｉ／Ｏエミュレーション用ラダープログラムを動作させるために使用するシーケンスデバイス用メモリ２２と、Ｉ／Ｏ空間にマッピングされており、予め登録されたＩ／Ｏモジュール構成に基づき、エミュレートするＩ／Ｏモジュールと同じテーブルを構成するＩ／Ｏメモリ２３と、から大略構成されている。この中で、Ｉ／Ｏメモリ２３のＩ／Ｏ空間にはデータを格納するデータ領域とフラグ等を格納するレジスタ領域があり、本Ｉ／Ｏメモリ２３は両方の領域テーブルを持つ。
エミュレーションＣＰＵモジュール１３を構成するエミュレーション用Ｉ／Ｏプロセッサ１５、汎用プロセッサ１７、ＲＯＭ１８、ＲＡＭ１９、シーケンス処理用プロセッサ１６、ＲＯＭ２０、ＲＯＭ２１、シーケンスデバイス用メモリ２２、Ｉ／Ｏメモリ２３のそれぞれは内部バスに接続され、それぞれデータ及び命令の指示等が内部バスを介して行う構成になっている。
エミュレーションＣＰＵモジュール１３を構成するエミュレーション用Ｉ／Ｏプロセッサ１５、汎用プロセッサ１７、ＲＯＭ１８、ＲＡＭ１９、シーケンス処理用プロセッサ１６、ＲＯＭ２０、ＲＯＭ２１、シーケンスデバイス用メモリ２２、Ｉ／Ｏメモリ２３のそれぞれは内部バスに接続され、それぞれデータ及び命令の指示等が内部バスを介して行う構成になっている。
このような構成からなるシミュレーション装置において、先ず、シーケンスＣＰＵモジュール１２ではデバッグするターゲットプログラムが動作し、Ｉ／Ｏレフレッシュなど通常と同じ動作を行う。
エミュレーションＣＰＵモジュール１３では、シーケンスＣＰＵモジュール１２がＩ／Ｏバス１４上に送出したアドレスデータをエミュレート用Ｉ／Ｏプロセッサ１５が解釈し、Ｉ／Ｏメモリ２３上の該当するメモリ番地に対してシーケンスＣＰＵモジュール１２がアクセスしたアドレスのデータ書込み／読み出しを行う。
エミュレーションＣＰＵモジュール１３内のＲＯＭ２１に格納されているＩ／Ｏエミュレーション用シーケンスプログラムは、Ｉ／Ｏをエミュレーションするためのプログラムをユーザがラダーで作成する。例えば、接続されるべき機器であるスロット３の出力モジュールの接点１が出力されると、一定時間後にスロット３の入力モジュールの接点１が入力されるというようなＩ／Ｏ動作をラダーで作成し、エミュレーションＣＰＵモジュール１３内で動作させる。また、レジスタデータについては、例えば、アナログ入力値のデータを任意のタイミングで任意のデータに変更することができる。
エミュレーションＣＰＵモジュール１３内では、Ｉ／Ｏエミュレーション用プログラムのＩ／Ｏアクセスを内部のＩ／Ｏメモリ２３に対して行う。従って、通常のＩ／Ｏレフレッシュ、ＲＥＡＤ／ＷＲＩＴＥ命令動作なども、Ｉ／Ｏメモリ２３に対して行う。エミュレーション用シーケンスプログラムでは、全デバイスに対するアクセスが可能である。
シーケンスＣＰＵモジュール１２へのＩ／Ｏ割り込みは、汎用プロセッサ１７がエミュレーション用Ｉ／Ｏプロセッサ１５に対して割り込み要求を出すことで行う。尚、この際、Ｉ／Ｏメモリ２３のレジスタ領域に割り込みフラグをセットしておく。
マルチＣＰＵ構成のプログラマブルコントローラにおいて、１つのＣＰＵモジュールでＩ／Ｏをエミュレートするようにして、Ｉ／Ｏモジュールや外部接続なしで、実際のラダープログラムを動作させながら実機に近いデバッグを行うことができるシミュレーション装置を提供する。
１１ 電源モジュール
１２ シーケンスＣＰＵモジュール
１３ エミュレーションＣＰＵモジュール
１４ Ｉ／Ｏバス
１５ エミュレーション用Ｉ／Ｏプロセッサ
１６ シーケンス処理用プロセッサ
１７ 汎用プロセッサ
１８ ＲＯＭ
１９ ＲＡＭ
２０ ＲＯＭ
２１ ＲＯＭ
２２ シーケンスデバイスメモリ
２３ Ｉ／Ｏメモリ。
１２ シーケンスＣＰＵモジュール
１３ エミュレーションＣＰＵモジュール
１４ Ｉ／Ｏバス
１５ エミュレーション用Ｉ／Ｏプロセッサ
１６ シーケンス処理用プロセッサ
１７ 汎用プロセッサ
１８ ＲＯＭ
１９ ＲＡＭ
２０ ＲＯＭ
２１ ＲＯＭ
２２ シーケンスデバイスメモリ
２３ Ｉ／Ｏメモリ。
Claims (5)
- 外部バスに接続されている複数のＣＰＵモジュールで構成されているプログラマブルコントローラであって、
前記複数のＣＰＵモジュールの内の１つのＣＰＵモジュールをエミュレーションＣＰＵモジュールとし、
前記エミュレーションＣＰＵモジュールは、シミュレーションするための他のＣＰＵモジュールであるシーケンスＣＰＵモジュールからのＩ／Ｏモジュールアクセスを自己のＣＰＵ内でのアクセスとして処理可能なエミュレーション用Ｉ／Ｏプロセッサと、Ｉ／Ｏメモリとを備え、
前記Ｉ／Ｏメモリには、予め登録されたＩ／Ｏ情報をもとに前記複数のＣＰＵモジュールの各々に備えてあるＩ／Ｏモジュールと同等なデータテーブルを有すると共に、Ｉ／Ｏモジュールの動作をエミュレートするためのプログラムを動作させる仕組みを備えたことを特徴とするシミュレーション装置。 - 前記Ｉ／Ｏモジュールの動作をエミュレートするためのプログラムは、前記Ｉ／Ｏメモリの情報をもとに接続されるべき機器の動作をシミュレーションし、その結果を前記Ｉ／Ｏメモリに書き込む又は予め設定された時間に設定されたデータを前記Ｉ／Ｏメモリに書き込むことを特徴とする請求項１に記載のシミュレーション装置。
- 前記Ｉ／Ｏモジュールの動作をエミュレートするためのプログラムは、前記シミュレーション用Ｉ／Ｏプロセッサと内部バスで接続されているシーケンスデバイス用メモリに蓄積することを特徴とする請求項１又は２に記載のシミュレーション装置。
- 前記エミュレーション用Ｉ／Ｏプロセッサと前記Ｉ／Ｏメモリとは、内部バスで接続されていることを特徴とする請求項１又は３に記載のシミュレーション装置。
- 前記Ｉ／Ｏメモリには、データを格納するデータ領域と、フラグ等を格納するレジスタ領域とを備えたことを特徴とする請求項１、２、３又は４に記載のシミュレーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004103073A JP4345545B2 (ja) | 2004-03-31 | 2004-03-31 | シミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004103073A JP4345545B2 (ja) | 2004-03-31 | 2004-03-31 | シミュレーション装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005292912A true JP2005292912A (ja) | 2005-10-20 |
| JP4345545B2 JP4345545B2 (ja) | 2009-10-14 |
Family
ID=35325815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004103073A Expired - Fee Related JP4345545B2 (ja) | 2004-03-31 | 2004-03-31 | シミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4345545B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015137505A1 (ja) * | 2014-03-14 | 2015-09-17 | オムロン株式会社 | プログラマブルコントローラおよびプログラマブルコントローラによるデバイス制御方法 |
| WO2018074590A1 (ja) * | 2016-10-21 | 2018-04-26 | 株式会社東芝 | コントローラ |
| US11505223B2 (en) | 2016-08-19 | 2022-11-22 | Kabushiki Kaisha Toshiba | Train position detection apparatus and method |
-
2004
- 2004-03-31 JP JP2004103073A patent/JP4345545B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015137505A1 (ja) * | 2014-03-14 | 2015-09-17 | オムロン株式会社 | プログラマブルコントローラおよびプログラマブルコントローラによるデバイス制御方法 |
| JP2015176340A (ja) * | 2014-03-14 | 2015-10-05 | オムロン株式会社 | プログラマブルコントローラおよびプログラマブルコントローラによるデバイス制御方法 |
| CN106068480A (zh) * | 2014-03-14 | 2016-11-02 | 欧姆龙株式会社 | 可编程序逻辑控制器及基于可编程序逻辑控制器的设备控制方法 |
| US11505223B2 (en) | 2016-08-19 | 2022-11-22 | Kabushiki Kaisha Toshiba | Train position detection apparatus and method |
| WO2018074590A1 (ja) * | 2016-10-21 | 2018-04-26 | 株式会社東芝 | コントローラ |
| CN109313426A (zh) * | 2016-10-21 | 2019-02-05 | 株式会社东芝 | 控制器 |
| CN109313426B (zh) * | 2016-10-21 | 2021-10-08 | 株式会社东芝 | 控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4345545B2 (ja) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9921949B2 (en) | Software testing | |
| US9898388B2 (en) | Non-intrusive software verification | |
| US9092570B2 (en) | Memory management for remote software debuggers and methods | |
| JP6550269B2 (ja) | プログラム作成支援装置、制御方法およびプログラム | |
| US20100280817A1 (en) | Direct pointer access and xip redirector for emulation of memory-mapped devices | |
| CN103793263B (zh) | 一种基于PowerPC处理器的DMA事务级建模方法 | |
| CN113868174B (zh) | 验证平台搭建方法、装置及存储介质 | |
| JP4345545B2 (ja) | シミュレーション装置 | |
| CN115878266A (zh) | ARM Cortex-A7处理器仿真方法、系统、介质及设备 | |
| CN101441600A (zh) | 一种微处理器验证中快速换页的装置和方法 | |
| CN115185638A (zh) | 一种仿真运行应用程序时获取调用栈的方法及计算设备 | |
| JP2013020425A (ja) | オープンソースソフトウェアを利用したハードウェア・ソフトウェア協調検証方法 | |
| JP2005353020A (ja) | コンピュータプログラムのシミュレーション方式 | |
| JP2006146412A (ja) | マルチコアプロセッサ及びデバッグ方法 | |
| JPS6349851A (ja) | シミユレ−シヨンシステム | |
| KR101412576B1 (ko) | 가상 보드 플랫폼, 시스템-온-칩 시뮬레이션 장치, 시스템-온-칩 시뮬레이션 방법 및 시스템-온-칩 검증 방법 | |
| JP5469106B2 (ja) | コンピュータシステム、試験装置、試験方法、及び試験プログラム | |
| Ogawa et al. | Reconfigurable IBM PC compatible SoC for computer architecture education and research | |
| JP3270729B2 (ja) | 拡張命令セット・シミュレータ | |
| JP2009244952A (ja) | モーションコントローラ、シミュレーション方法及びシミュレーションプログラム | |
| JP5906800B2 (ja) | Ｌｓｉモデルの記述ファイル、シミュレーションシステム、デバッグ方法 | |
| Goldberg et al. | The PRIM System: An alternative architecture for emulator development and use | |
| JP2001209555A (ja) | 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体 | |
| Heath et al. | Development of a test environment for pre-and post-synthesis verification of correct VHDL description of core processor systems | |
| JP3674936B2 (ja) | データ処理方法および処理ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140724 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |