KR101412576B1

KR101412576B1 - 가상 보드 플랫폼, 시스템-온-칩 시뮬레이션 장치, 시스템-온-칩 시뮬레이션 방법 및 시스템-온-칩 검증 방법

Info

Publication number: KR101412576B1
Application number: KR1020120069118A
Authority: KR
Inventors: 박인철; 윤동준; 조지혁
Original assignee: 한국과학기술원
Priority date: 2012-06-27
Filing date: 2012-06-27
Publication date: 2014-06-27
Also published as: KR20140000993A

Abstract

본 발명의 일 실시예에 따른 호스트 머신 상에 구현되는 가상 머신에서 운용되는 가상 보드 플랫폼(virtual board platform)은 실제 시스템-온-칩(SOC)에서 사용되는 제1 명령어 세트를 디코딩하여 상기 호스트 머신 상에서 실행 가능한 제2 명령어 세트로 디코딩하는 가상 프로세서(virtual processor); 및 상기 제2 명령어 세트에 기초하여 상기 가상 프로세서가 제어하는 복수의 가상 디바이스들을 포함하고, 상기 복수의 가상 디바이스들 각각은 상기 실제 시스템-온-칩에 포함되는 복수의 물리적 디바이스들 각각과 매핑된다.

Description

가상 보드 플랫폼, 시스템-온-칩 시뮬레이션 장치, 시스템-온-칩 시뮬레이션 방법 및 시스템-온-칩 검증 방법{Virtual board platform, SOC simulating device, method of simulating SOC and method of verifying SOC}

본 발명은 검증 분야에 관한 것으로, 보다 상세하게는 가상 보드 플랫폼, 시스템-온-칩 시뮬레이션 장치, 시스템-온-칩 시뮬레이션 방법 및 시스템-온-칩 검증 방법에 관한 것이다.

일반적으로 프로세서 설계자들은 설계한 프로세서 명령어 세트(instruction set)와 반영한 architecture의 성능을 검증하기 위해 자체 개발한 시뮬레이터(simulator)를 이용해왔다. 자체적으로 시뮬레이터를 개발하는 일은 설계한 명령어 세트(instruction set)를 소프트웨어로 구현하는 일 뿐만 아니라 시뮬레이터가 잘 동작하게 하기위한 환경구성 및 구현한 시뮬레이터의 검증까지 생각해야 하므로 프로세서 설계만큼이나 시간을 써야하는 일이다. 예를 들어 일반적으로 많이 사용되는 embedded processor인 ARM의 시뮬레이터를 구현한다고 하면, 순수하게 ARM architecture의 구현에만 집중한다 하더라도 ARM의 37개 범용 레지스터들의 instruction 수행에 따른 data 변화 및 7개의 모드(usr, system, supervisor, ..) 전환에 의한 레지스터 뱅크의 switching, Memory Subsystem(MMU, Cache)과 Copressor의 동작 행동(operation behavior)을 전부 고려해야 한다.

따라서 검증에 소요되는 시간을 단축하고 검증 오류를 감소시킬 수 있는 방안의 필요성이 대두되었다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 검증에 소요되는 시간을 단축하고 검증 오류를 감소시킬 수 있는 가상 보드 플랫폼을 제공하는 것이다.

본 발명의 일 목적은 검증에 소요되는 시간을 단축하고 검증 오류를 감소시킬 수 있는 시스템-온-칩 시뮬레이션 장치를 제공하는 것이다.

본 발명의 일 목적은 검증에 소요되는 시간을 단축하고 검증 오류를 감소시킬 수 있는 시스템-온-칩 시뮬레이션 방법을 제공하는 것이다.

본 발명의 일 목적은 검증에 소요되는 시간을 단축하고 검증 오류를 감소시킬 수 있는 시스템-온-칩 검증 방법을 제공하는 것이다.

상기한 본 발명의 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 호스트 머신 상에 구현되는 가상 머신에서 운용되는 가상 보드 플랫폼(virtual board platform)은 실제 시스템-온-칩(SOC)에서 사용되는 제1 명령어 세트를 디코딩하여 상기 호스트 머신 상에서 실행 가능한 제2 명령어 세트로 디코딩하는 가상 프로세서(virtual processor); 및 상기 제2 명령어 세트에 기초하여 상기 가상 프로세서가 제어하는 복수의 가상 디바이스들을 포함하고, 상기 복수의 가상 디바이스들 각각은 상기 실제 시스템-온-칩에 포함되는 복수의 물리적 디바이스들 각각과 매핑된다.

실시예에 있어서, 상기 복수의 가상 디바이스들은 상가 가상 프로세서에 트리 구조로 연결될 수 있다.

실시예에 있어서, 상기 가상 프로세서를 통하여 상기 가상 디바이스들 중 적어도 하나에 액세스하는 경우, 상기 가상 디바이스에 포함되는 가상 디바이스 드라이버는 상응하는 물리 디바이스에 포함되는 물리 디바이스 드라이버를 래핑(wrapping)할 수 있다.

상기 래핑을 통하여 상기 가상 디바이스 드라이버는 상기 물리 디바이스 드라이버의 해당하는 함수를 호출할 수 있다.

상기한 본 발명의 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 시스템-온-칩 시뮬레이션 장치는 가상머신; 클라이언트의 명령에 따라 상기 가상머신을 생성하기 위한 가상머신 모니터; 및 상기 클라이언트로부터의 명령을 상기 가상머신 모니터로 전달하여 상기 가상 머신을 생성하도록 하는 호스트 머신을 포함한다. 상기 가상 머신은 상기 클라이언트로부터의 명령에 따라 상기 가상 머신 상에서 운용되는 가상 보드 플랫폼을 포함하고, 상기 가상 보드 플랫폼은 실제 시스템-온-칩(SOC)에서 사용되는 제1 명령어 세트를 디코딩하여 상기 호스트 머신 상에서 실행 가능한 제2 명령어 세트로 디코딩하는 가상 프로세서(virtual processor); 및 상기 제2 명령어 세트에 기초하여 상기 가상 프로세서가 제어하는 복수의 가상 디바이스들을 포함하고, 상기 복수의 가상 디바이스들 각각은 상기 실제 시스템-온-칩에 포함되는 복수의 물리적 디바이스들 각각과 매핑된다.

상기한 본 발명의 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 호스트 머신 상에 구현되는 가상 머신에서 운용되는 가상 보드 플랫폼(virtual board platform)을 이용한 시스템-온-칩 시뮬레이션 방법은 상기 가상 보드 플랫폼에 포함되는 가상 프로세서를 통하여 가상 디바이스에 액세스하는 단계; 상기 가상 디바이스의 가상 디바이스 드라이버가 상기 가상 디바이스에 해당하는 물리 디바이스의 물리 디바이스 드라이버를 래핑하는 단계; 상기 래핑을 통하여 상기 물리 디바이스에 데이터를 전달하는 단계; 및 상기 전달된 데이터에 기초하여 시스템-온-칩을 검증하는 단계를 포함한다.

실시예에 있어서, 상기 가상 프로세서는 실제 시스템-온-칩(SOC)에서 사용되는 제1 명령어 세트를 디코딩하여 상기 호스트 머신 상에서 실행 가능한 제2 명령어 세트로 디코딩할 수 있다.

실시예에 있어서, 상기 래핑을 통하여 상기 가상 디바이스 드라이버는 상기 물리 디바이스 드라이버의 해당하는 함수를 호출할 수 있다.

상기한 본 발명의 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 시스템-온-칩 검증 방법은 호스트 머신이 가상 머신 모니터를 통하여 가상 머신 내에서 가상 프로세서와 복수의 가상 디바이스들을 생성하는 단계; 상기 가상 디바이스들 각각의 내부에 가상 디바이스들 각각과 매핑되는, 호스트 머신에 실제적으로 연결될 물리 디바이스들 각각을 구동할 물리 디바이스 드라이버들과 대응되는 가상 디바이스 드라이버들을 생성하는 단계; 상기 호스트 머신으로부터의 요구에 응답하여 상기 가상 디바이스 드라이버들 중 적어도 하나가 상응하는 물리 디바이스 드라이버를 래핑(wrapping)하는 단계; 상기 래핑된 물리 디바이스 드라이버의 해당 함수를 호출하여 물리 디바이스 드라이버에 데이터를 전달하는 단계; 및 상기 전달된 데이터에 기초하여 시스템을 검증하는 단계를 포함한다.

따라서 본 발명의 실시예들에 따르면, 실제적으로 시스템-온-칩을 구성하지 않고도 호스트 머신에 연결될 물리 디바이스들을 가상 디바이스들로 모사하고 이를 가상 프로세서를 통하여 제어함으로써 시스템-온-칩의 검증에 소요되는 시간과 검증 오류를 감소시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 시스템-온-칩 시뮬레이션 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 가상머신에서 운용되는 가상 보드 플랫폼의 구성을 나타낸다.
도 3은 도 2의 서로 매핑되는 가상 디바이스와 물리 디바이스의 연결 관계를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 시스템-온-칩의 시뮬레이션 방법을 나타내는 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 시스템-온-칩의 검증 방법을 나타내는 흐름도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

가상화(virtualization)는 컴퓨터의 자원을 추상화해 실제 물리적인 자원과 분리시키는 기술이다. 종래에는 중앙처리장치나 메모리 같은 물리적인 컴퓨팅 자원은 운영체제(operating system: OS)와 연결되어 하나의 컴퓨팅 시스템을 구성하였다. 즉, 하나의 하드웨어 세트(set)에는 하나의 컴퓨팅 시스템만이 구성 가능하였다. 그러나 가상화는 이러한 종래의 개념을 깨고 하나의 물리적인 하드웨어 상에 다수의 운영체제 및 이에 기반한 컴퓨팅 시스템을 구축하는 것을 가능하게 한다.

가상 디바이스는 소프트웨어로 구현된 논리적 장치인데, 이는 소정 유형의 실제 또는 이상적인 물리적 디바이스에 대응한다. 일반적으로 가상 디바이스들을 모델링하기 위한 2가지 접근법, 즉 하드웨어를 직접 모델링하는 "하드웨어 가상 디바이스" 접근법 및 물리적 하드웨어의 단순한 투영이 아니라 가상머신 환경에 대해 최적화된 "이상적 가상 디바이스" 접근법이 있다.

하드웨어 가상 디바이스 접근법은 호환성과 관련하여 이점을 제공하는데, 가상 디바이스가 모든 면에서 실제 디바이스와 똑같이 동작하므로, 이 디바이스와 상호작용하도록 설계된 소프트웨어(예를 들어, 드라이버)는 수정 없이 하드웨어 가상 디바이스에서 실행된다. 그러나, 하드웨어 가상 디바이스는 성능 면에서는 불리한데, 이는 하드웨어 설계자들이 일반적으로 가상화 문제를 고려하지 않기 때문에 종종 물리적 하드웨어가 상당한 오버헤드 비용의 발생 없이는 가상 디바이스와 에뮬레이트하기 어렵고, 따라서 하드웨어 가상 디바이스들이 종종 그들의 실제 하드웨어 대응부(counterpart)보다 느리기 때문이다.

한편, 이상적 가상 디바이스들은 개발자들이 구현하기 쉽고 효율적으로 사용할 수 있는 가상 디바이스를 설계하는 데에 상당한 자유를 제공한다. 이상적 가상 디바이스의 설계는 물리적 하드웨어 설계에 의해 부과되는 제한을 따를 필요가 없으므로, 이상적가상 디바이스들은 VM 환경에서의 사용을 위해 최적화될 수 있다. 또한, 이상적 가상 디바이스의 개발자들은 기존 소프트웨어가 올바른 동작을 위해 의존할 수 있는 미묘한 부작용(예를 들어, 타이밍 및 상태 변경)에 관여할 필요가 없다. 더욱이, 개발자들은 실제로는 존재하지 않는 하드웨어와 유사한 이상적 가상 디바이스들, 예를 들어 게스트 시스템과 호스트 시스템 사이의 통신을 허용하는 가상 디바이스를 만들 수도 있다.

그러나, 이상적 가상 디바이스 접근법이 이용될 때에는 호환성 문제가 발생할 수 있는 위험이 있는데, 이는 가상 디바이스가 실제로는 모든 면에서 실제 디바이스와 똑같이 동작할 수 없고, 이 물리적 디바이스와 상호작용하도록 설계된 소프트웨어(예를 들어, 드라이버)가 수정 없이는 이상적 가상 디바이스에서 올바르게 또는 전혀 동작할 수 없기 때문이다. 현재, 가상 머신에서 이용할 수 있는 가상 디바이스들(이상적 또는 하드웨어)의 세트는 가상 머신 소프트웨어가 작성될 때 미리결정되며, 현재의 가상 머신 제품들은 새로운 가상 디바이스들을 추가하기 위한 수단을 갖고 있지 않다. 이것은 디바이스들의 수 및 다양성이 가상 머신 소프트웨어에 포함된 것들로 제한된다는 것을 의미한다. 기술이 발달하고, 디바이스들(물리 및 가상)의 수가 계속 증가함에 따라, 가상 머신 소프트웨어에 새로운 가상 디바이스들을 추가할 수 있는 능력은 더 중요해졌다. 필요에 따라 가상 머신 환경에 새로운 가상 디바이스들을 동적으로 추가할 수 있는 방법이 요망된다.

가상 머신 환경의 요구에 더하여, 하드웨어의 개발은 물론 이 하드웨어용의 소프트웨어 드라이버들의 개발을 지원하기 위해, 시스템에 새로운 가상 디바이스들을 추가할 수 있는 수단에 대한 일반적인 요구도 있다. 새로운 하드웨어와 관련하여, 새로운 하드웨어 디바이스에서 버그들 및 다른 예상치 못한 에러들을 발견하고 제거하기 위한 품질 테스트에 대한 요구가 존재한다. 일반적으로, 이러한 타입의 테스트에 대한 접근법은 하드웨어 디바이스들이 설계되고 프로토타입이 제조된 후까지 대기한다. 그러나, 이러한 설계-프로토타입-테스트 프로세스는, 테스트 중에 에러가 발견된 경우, 프로세스는 처음부터 다시 시작되어야 하고, 따라서 새로운 디바이스에 대한 개발 사이클이 길어진다는 점에서 비효율적이다. 따라서, 물리적 디바이스 제품들의 출하 시간을 감소시킬 수 있는 방법이 필요하다.

마찬가지로, 기존 및 새로운 물리적 하드웨어 디바이스들에 대한 새로운 디바이스 드라이버 소프트웨어의 완전한 테스트의 수행은 잘해 봐야 시간 소모적이며, 어떤 경우에는 완료하기 어렵거나 심지어는 불가능한데, 이는 물리적 하드웨어 디바이스가 적시에 의미 있는 방식으로 디바이스 드라이버에 의해 처리할 다양한 에러들을 생성하도록 유도하는 것이 어렵기 때문이다. 결과적으로, 소프트웨어 드라이버 내의 드라이버 코드의 경로들 중 많은 경로가 완전히 훈련될 수 없는데, 이는 테스트가 실행되는 물리적 하드웨어 디바이스들이 유한한 테스트 기간 동안 완전한 범위의 에러들을 나타내지 못하기 때문이다. 따라서, 디바이스 드라이버 소프트웨어 테스트에 필요한 시간을 줄이고, 그 품질을 향상시킬 수 있는 방법이 필요하다.

도 1은 본 발명의 일 실시예에 따른 시스템-온-칩 시뮬레이션 장치를 나타내는 블록도이다.

도 1을 참조하면, 시스템-온-칩 시뮬레이션 장치(100)는 클라이언트 프로그램(110), 호스트 머신(200), 가상 머신 모니터(210) 및 가상 머신(300)을 포함하여 구성될 수 있다.

가상 머신(300)은 하나의 PC 또는 서버에 다수의 가상 하드웨어를 구성하고 이를 운용하여 새로운 운영체제를 실행하는 기술이다.

이때 가상의 하드웨어가 생성되는 실제 PC 또는 서버를 호스트 머신(200)이라 하고, 그 안에서 가상의 하드웨어를 구성해주는 프로그램을 가상머신 모니터(210) 또는 하이퍼바이저라하며, 가상 머신 모니터(210)가 생성한 하드웨어와 그에 상응하는 운영체제를 가상 머신(300)이라 한다. 가상머신 모니터에서는 상용 제품으로 유명한 'Vmware'가 있고 오픈소스로 제작된 'QEMU' 또는 'Virtualbox'등이 있다.

클라이언트 프로그램(110)은 다수의 호스트 머신과 통신하여 가상머신의 생성을 지시하고 제어한다,

호스트머신(200)은 클라이언트(110)로부터 받은 명령을 가상 머신 모니터(210)로 전달하여 가상 머신 모니터(210)로 하여금 원하는 기능을 수행하는 가상머신(300)을 생성 및 제어하도록 한다. 가상 머신 모니터(210)는 호스트머신(200)으로부터 전달받은 명령에 따라 원하는 기능을 수행하는 가상 머신(300)을 생성한다. 가상 머신(300)은 가상 머신 모니터(210)에 의하여 생성되어 원하는 기능을 수행한다. 호스트 머신(200)에는 가상 머신(300)에서 생성되는 복수의 가상 디바이스들과 매핑되는 복수의 물리 디바이스들(121, 122, 12n)이 연결될 수 있다.

개념적으로, 컴퓨터 시스템은 일반적으로 기본적인 하드웨어 계층에서 실행되는 하나 이상의 소프트웨어 계층을 포함한다. 이러한 계층화는 추상화를 위해 행해진다. 주어진 소프트웨어 계층에 대한 인터페이스를 정의함으로써, 그 계층은 그

위의 다른 계층들에 의해 상이하게 구현될 수 있다. 잘 설계된 컴퓨터 시스템에서, 각 계층은 단지 그 바로 아래의 계층에 대해서만 안다. 이것은 계층 또는 "스택"(다수의 인접 계층들)이 그 위의 계층들에 부정적인 영향을 미치지 않고 대체되는 것을 허용한다. 예를 들어, 소프트웨어 애플리케이션(상위 계층)은 대개 소정 형태의 영구 저장 장치에 파일을 기입하기 위해 운영 체제(하위 계층)의 하위 레벨에 의존하며, 이러한 애플리케이션은 플로피 디스크, 하드 드라이브 또는 네트워크 폴

더에 데이터를 기입하는 것 사이의 차이를 이해할 필요가 없다. 이러한 하위 계층이 파일을 기입하기 위한 새로운 운영 체제 컴포넌트로 대체되는 경우, 상위 계층 소프트웨어 애플리케이션의 동작은 영향을 받지 않는다.

계층화된 소프트웨어의 유연성은 가상 머신(VM)가 실제로는 또 하나의 소프트웨어 계층인 가상 하드웨어 계층을 제공하는 것을 허용한다. 이러한 방식으로, VM은 그 위의 소프트웨어 계층들에 대해 상기 소프트웨어 계층들이 그들 자신의 개

인 컴퓨터 시스템 상에서 실행되고 있다는 환영(illusion)을 생성할 수 있으며, 따라서 VM은 다수의 게스트 시스템이 단일 호스트 시스템 상에서 동시에 실행되는 것을 허용할 수 있다.

도 2는 본 발명의 일 실시예에 따른 가상머신에서 운용되는 가상 보드 플랫폼의 구성을 나타낸다.

도 2를 참조하면, 가상 보드 플랫폼(305)은 가상 프로세서(310) 및 가상 프로세서와 트리 구조로 연결되는 복수의 가상 디바이스들(321, 322, 32n, n은 3이상의 자연수)을 포함할 수 있다. 가상 디바이스들(321, 322, 32n) 각각은 물리 디바이스들(121, 122, 12n) 각각과 매핑될 수 있다. 즉 가상 디바이스들(321, 322, 32n)은 호스트 머신(200)에 실제적으로 연결될 물리 디바이스들(121, 122, 12n) 각각을 모사할 수 있다. 또한 호스트 머신(200)에 실제적으로 연결될 물리 디바이스가 추가되는 경우에도 가상 머신 모니터(210)를 통하여 가상 머신(300) 내의 가상 보드 플랫폼(305)에서 가상 프로세서(310)에 연결되는 가상 디바이스를 추가로 생성하여 가상 프로세서(310)에 추가적으로 연결하기만 하면 되므로 시스템-온-칩을 실제로 개발하지 않고도 시스템-온-칩에 검증되는 소요시간과 검증 오류를 감소시킬 수 있다.

가상 프로세서(310)는 실제 시스템-온-칩(SOC)에서 사용되는 제1 명령어 세트를 디코딩하여 상기 호스트 머신(200) 상에서 실행 가능한 제2 명령어 세트로 디코딩한다. 가상 프로세서(310)는 또한 제2 명령어 세트에 기초하여 복수의 가상 디바이스들(321, 322, 32n)을 제어할 수 있다.

즉 본 발명의 실시예에 따른 가상 보드 플랫폼(305)에서는 호스트 머신(200)에 실제로 연결될 물리 디바이스들(121, 122, 12n)들과 매핑되는 가상 디바이스들(321, 322, 32n)을 모사하고, 이 가상 디바이스들(321, 322, 32n)을 가상 프로세서(310)를 통하여 제어하여 물리 디바이스들(121, 122, 12n)을 실제로 구성하지 않고도 물리 디바이스들(121, 122, 12n)이 실제로 연결된 환경에서처럼 시스템-온-칩의 성능을 검증할 수 있다.

도 3은 도 2의 서로 매핑되는 가상 디바이스와 물리 디바이스의 연결 관계를 나타내는 도면이다.

도 3을 참조하면, 가상 디바이스(321)는 가상 디바이스 드라이버(3211)를 포함하고, 물리 디바이스(121)는 물리 디바이스 드라이버(1211)를 포함한다. 클라이언트(110)가 가상 프로세서(310)를 통하여 가상 디바이스(321)에 액세스(REQ)하는 경우, 가상 디바이스 드라이버(3211)는 물리 디바이스 드라이버(1211)를 래핑하여 물리 디바이스 드라이버(1211)의 해당하는 함수를 호출하여 상기 액세스에 해당하는 데이터를 물리 디바이스(121)에 전달할 수 있다. 이 전달된 데이터를 통하여 실제 SOC 시스템이 복수의 물리 디바이스들(121, 122, 12n)을 실제로 포함하는 경우의 성능을 검증할 수 있다.

도 4는 본 발명의 일 실시예에 따른 시스템-온-칩의 시뮬레이션 방법을 나타내는 흐름도이다.

도 1 내지 도 4를 참조하면, 호스트 머신 상(200)에 구현되는 가상 머신(300)에서 운용되는 가상 보드 플랫폼(305)을 이용한 시스템-온-칩 시뮬레이션 방법에서는 가상 보드 플랫폼(305)에 포함되는 가상 프로세서(310)를 통하여 가상 디바이스(예를 들어 321)에 액세스한다(S410). 가상 디바이스(321)의 가상 디바이스 드라이버(321)가 상기 가상 디바이스(321)에 해당하는 물리 디바이스(121)의 물리 디바이스 드라이버(1211)를 래핑한다(S420). 상기 래핑을 통하여 상기 물리 디바이스(121)에 데이터를 전달한다(S430). 상기 전달된 데이터에 기초하여 시스템-온-칩을 검증한다(S440).

도 5는 본 발명의 일 실시예에 따른 시스템-온-칩의 검증 방법을 나타내는 흐름도이다.

도 1 내지 도 3 및 도 5를 참조하면, 시스템-온-칩의 검증 방법에서는 호스트 머신(200)이 가상 머신 모니터(310)를 통하여 가상 머신(300) 내에서 가상 프로세서(310)와 복수의 가상 디바이스들(321~32n)을 생성한다(S510). 상기 가상 디바이스들(321~32n) 각각의 내부에 가상 디바이스들(321~32n) 각각과 매핑되는, 호스트 머신(200)에 실제적으로 연결될 물리 디바이스들(121~12n) 각각을 구동할 물리 디바이스 드라이버들과 대응되는 가상 디바이스 드라이버들을 생성한다(S520). 호스트 머신(200)으로부터의 요구에 응답하여 가상 디바이스 드라이버가 물리 디바이스 드라이버를 래핑(wrapping)한다(S530). 상기 래핑된 물리 디바이스 드라이버의 해당 함수를 호출하여 물리 디바이스 드라이버에 데이터를 전달한다(S540). 상기 전달된 데이터에 기초하여 시스템을 검증한다(S550).

본 발명의 실시예들은 다양한 시스템-온-칩들의 검증 및 테스트에 적용될 수 있다.

상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims

호스트 머신 상에 구현되는 가상 머신에서 운용되는 가상 보드 플랫폼(virtual board platform)을 구현하는 컴퓨터 프로그램을 기록한 기록 매체로서,
실제 시스템-온-칩(SOC)에서 사용되는 제1 명령어 세트를 디코딩하여 상기 호스트 머신 상에서 실행 가능한 제2 명령어 세트로 디코딩하는 가상 프로세서(virtual processor); 및
상기 제2 명령어 세트에 기초하여 상기 가상 프로세서가 제어하는 복수의 가상 디바이스들을 포함하고, 상기 복수의 가상 디바이스들 각각은 상기 실제 시스템-온-칩에 포함되는 복수의 물리적 디바이스들 각각과 매핑되는 컴퓨터 프로그램을 기록한 기록 매체.
제1항에 있어서, 상기 복수의 가상 디바이스들은 상가 가상 프로세서에 트리 구조로 연결되는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 기록 매체.
제1항에 있어서, 상기 가상 프로세서를 통하여 상기 가상 디바이스들 중 적어도 하나에 액세스하는 경우, 상기 가상 디바이스에 포함되는 가상 디바이스 드라이버는 상응하는 물리 디바이스에 포함되는 물리 디바이스 드라이버를 래핑(wrapping)하는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 기록 매체.
제3항에 있어서, 상기 래핑을 통하여 상기 가상 디바이스 드라이버는 상기 물리 디바이스 드라이버의 해당하는 함수를 호출하는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 기록 매체.
가상머신;
클라이언트의 명령에 따라 상기 가상머신을 생성하기 위한 가상머신 모니터; 및
상기 클라이언트로부터의 명령을 상기 가상머신 모니터로 전달하여 상기 가상 머신을 생성하도록 하는 호스트 머신을 포함하고,
상기 가상 머신은 상기 클라이언트로부터의 명령에 따라 상기 가상 머신 상에서 운용되는 가상 보드 플랫폼을 포함하고, 상기 가상 보드 플랫폼은
실제 시스템-온-칩(SOC)에서 사용되는 제1 명령어 세트를 디코딩하여 상기 호스트 머신 상에서 실행 가능한 제2 명령어 세트로 디코딩하는 가상 프로세서(virtual processor); 및
상기 제2 명령어 세트에 기초하여 상기 가상 프로세서가 제어하는 복수의 가상 디바이스들을 포함하고, 상기 복수의 가상 디바이스들 각각은 상기 실제 시스템-온-칩에 포함되는 복수의 물리적 디바이스들 각각과 매핑되는 시스템-온-칩 시뮬레이션 장치.
제5항에 있어서, 상기 복수의 가상 디바이스들은 상가 가상 프로세서에 트리 구조로 연결되는 것을 특징으로 하는 시스템-온-칩 시뮬레이션 장치.
제5항에 있어서, 상기 가상 프로세서를 통하여 상기 가상 디바이스들 중 적어도 하나에 액세스하는 경우, 상기 가상 디바이스에 포함되는 가상 디바이스 드라이버는 상응하는 물리 디바이스에 포함되는 물리 디바이스 드라이버를 래핑(wrapping)하는 것을 특징으로 하는 시스템-온-칩 시뮬레이션 장치.
제7항에 있어서, 상기 래핑을 통하여 상기 가상 디바이스 드라이버는 상기 물리 디바이스 드라이버의 해당하는 함수를 호출하는 것을 특징으로 하는 시스템-온-칩 시뮬레이션 장치.
호스트 머신 상에 구현되는 가상 머신에서 운용되는 가상 보드 플랫폼(virtual board platform)을 이용한 시스템-온-칩 시뮬레이션 방법에 있어서,
상기 가상 보드 플랫폼에 포함되는 가상 프로세서를 통하여 가상 디바이스에 액세스하는 단계;
상기 가상 디바이스의 가상 디바이스 드라이버가 상기 가상 디바이스에 해당하는 물리 디바이스의 물리 디바이스 드라이버를 래핑하는 단계;
상기 래핑을 통하여 상기 물리 디바이스에 데이터를 전달하는 단계; 및
상기 전달된 데이터에 기초하여 시스템-온-칩을 검증하는 단계를 포함하는 시스템-온-칩 시뮬레이션 방법.
제9항에 있어서, 상기 가상 프로세서는 실제 시스템-온-칩(SOC)에서 사용되는 제1 명령어 세트를 디코딩하여 상기 호스트 머신 상에서 실행 가능한 제2 명령어 세트로 디코딩하는 것을 특징으로 하는 시스템-온-칩 시뮬레이션 방법.
제9항에 있어서, 상기 래핑을 통하여 상기 가상 디바이스 드라이버는 상기 물리 디바이스 드라이버의 해당하는 함수를 호출하는 것을 특징으로 하는 시스템-온-칩 시뮬레이션 방법.
호스트 머신이 가상 머신 모니터를 통하여 가상 머신 내에서 가상 프로세서와 복수의 가상 디바이스들을 생성하는 단계;
상기 가상 디바이스들 각각의 내부에 가상 디바이스들 각각과 매핑되는, 호스트 머신에 실제적으로 연결될 물리 디바이스들 각각을 구동할 물리 디바이스 드라이버들과 대응되는 가상 디바이스 드라이버들을 생성하는 단계;
상기 호스트 머신으로부터의 요구에 응답하여 상기 가상 디바이스 드라이버들 중 적어도 하나가 상응하는 물리 디바이스 드라이버를 래핑(wrapping)하는 단계;
상기 래핑된 물리 디바이스 드라이버의 해당 함수를 호출하여 물리 디바이스 드라이버에 데이터를 전달하는 단계; 및
상기 전달된 데이터에 기초하여 시스템을 검증하는 단계를 포함하는 시스템-온-칩의 검증 방법.
제12항에 있어서, 상기 가상 프로세서는 실제 시스템-온-칩(SOC)에서 사용되는 제1 명령어 세트를 디코딩하여 상기 호스트 머신 상에서 실행 가능한 제2 명령어 세트로 디코딩하는 것을 특징으로 하는 시스템-온-칩의 검증 방법.
제12항에 있어서, 상기 복수의 가상 디바이스들은 상가 가상 프로세서에 트리 구조로 연결되는 것을 특징으로 하는 시스템-온-칩의 검증 방법.