JP4338429B2 - ゼロクロス信号出力装置，画像形成装置 - Google Patents
ゼロクロス信号出力装置，画像形成装置 Download PDFInfo
- Publication number
- JP4338429B2 JP4338429B2 JP2003118687A JP2003118687A JP4338429B2 JP 4338429 B2 JP4338429 B2 JP 4338429B2 JP 2003118687 A JP2003118687 A JP 2003118687A JP 2003118687 A JP2003118687 A JP 2003118687A JP 4338429 B2 JP4338429 B2 JP 4338429B2
- Authority
- JP
- Japan
- Prior art keywords
- zero
- cross signal
- voltage dividing
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fixing For Electrophotography (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，交流電源から得た交流信号に基づいてゼロクロス信号を生成・出力するゼロクロス信号出力装置及びそれを具備する画像形成装置に関するものである。
【０００２】
【従来の技術】
画像形成装置では，交流電源から得た全波整流された交流信号に基づいてゼロクロス信号を生成し，このゼロクロス信号を用いて制御ＣＰＵに割り込みをかける（割り込み処理を実行する）ことにより，停電監視や定着装置の電力制御，電源周波数（５０Ｈｚ／６０Ｈｚ）の検出等が行われている。従って，このゼロクロス信号にノイズが生じると，不必要な割り込み処理が発生して装置が誤動作する。
従来，ゼロクロス信号に発生するノイズによる割り込み処理の誤動作を防止するため，特許文献１には，ゼロクロス信号により割り込みが発生した後，所定時間だけ割り込みを禁止することが示されている。これにより，前記交流信号におけるゼロクロスの検出電圧付近でノイズが発生することにより，ゼロクロス信号が連続してＯＮ／ＯＦＦして無用な割り込み処理が生じる誤動作を防止できる。
【０００３】
【特許文献１】
特開２００２−２７２０８９号広報
【０００４】
【発明が解決しようとする課題】
しかしながら，特許文献１に示されるように，割り込み禁止の時間帯を設けると，比較的短い時間幅であるゼロクロス信号のパルス幅（ＯＮからＯＦＦまでの時間）を検出できないという問題点があった。
交流電源の電圧変動によって前記交流信号の電圧が変動した場合，これがゼロクロスの検出タイミング（前記交流信号の電圧がゼロクロスの検出電圧となるタイミング）を変化させる結果，前記交流信号の位相は変化していないにも関わらずゼロクロス信号の位相が変化してしまう。これに対応するため，従来，ゼロクロス信号のパルス幅を検出し，例えばその中央点（１／２の点）を検出する等により電源電圧の影響を除去することが行われていたが，ゼロクロス信号のパルス幅を検出できないと，電源電圧変化によるゼロクロス信号の位相変化の影響を除去することができない。
一方，交流信号における誘導ノイズ電流による誤動作を防止するため，交流信号経路のインピーダンスを小さくすることが有効であることが知られているが，該インピーダンスを単に小さくすると，流れる電流が大きくなって消費電力が増大するので，現実には前記インピーダンスを小さくしてノイズ（誘導ノイズ）の影響を除去することが難しいという問題点もあった。
従って，本発明は上記事情に鑑みてなされたものであり，その目的とするところは，交流電源から得た交流信号に基づいてゼロクロス信号を生成・出力する際に，ノイズの影響を除去して精度の高いゼロクロス信号の生成・出力を可能とするゼロクロス信号出力装置及びそれを具備する画像形成装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために第１の発明は，交流電源から得た全波整流された交流信号に基づいて１次側ゼロクロス信号を生成するゼロクロス信号生成手段と，前記１次側ゼロクロス信号を入力しフォトカプラを介して２次側ゼロクロス信号を出力するゼロクロス信号出力手段と，を具備するゼロクロス信号出力装置において，前記ゼロクロス信号生成手段が，前記交流信号を分圧するために直列に設けられた複数の抵抗素子からなる分圧回路と，該分圧回路における分圧点の電源側に設けられた定電流素子とを具備してなることを特徴とするゼロクロス信号出力装置として構成されるものである。そして，前記定電流素子のピンチオフ電流は，前記分圧回路における分圧点の電圧が前記交流信号から前記１次側ゼロクロス信号を生成する際のしきい電圧となるときに前記定電流素子に流れる電流に対し余裕分を加えた電流である。
【０００６】
第１の発明により，前記定電流素子によって前記分圧回路を流れる電流が制限されるので消費電力の増大を抑え，かつ，ゼロクロス検出タイミング近傍にける前記分圧回路のインピーダンスを小さくして誘導ノイズ電流による誤動作を防止することができる。
【０００７】
また，第２の発明は，交流電源から得た全波整流された交流信号に基づいて１次側ゼロクロス信号を生成するゼロクロス信号生成手段と，前記１次側ゼロクロス信号を入力しフォトカプラを介して２次側ゼロクロス信号を出力するゼロクロス信号出力手段と，を具備するゼロクロス信号出力装置において，前記ゼロクロス信号生成手段が，前記交流信号を分圧するために直列に設けられた３つ以上の抵抗素子からなり，その３つ以上の抵抗素子のうちの２つ以上が分圧点よりも接地側に設けられた分圧回路を具備し，前記分圧回路の分圧点に接地側から接続された前記抵抗素子よりもさらに接地側に位置する前記抵抗素子のいずれかにおける電源側の接続点と前記１次側ゼロクロス信号のラインとが抵抗素子を介して接続されてなることを特徴とするゼロクロス信号出力装置として構成されるものである。
これにより，前記分圧点の電圧が所定の基準電圧より下がって前記１次側ゼロクロス信号がＯＮの状態では，接地側の分圧抵抗素子がダイオード或いは抵抗等を介してゼロクロス検出信号のＯＮ状態に引き込まれるので，分圧比（分圧点の電圧）は分圧抵抗によって定まる所定の値より小さく設定されることとなる。また，前記分圧点の電圧が所定の基準電圧より上がって前記１次側ゼロクロス信号がＯＦＦの状態では，ダイオードを用いた場合には該ダイオードによって接地側の分圧抵抗素子がゼロクロス検出信号とアイソレートされるので分圧比が分圧抵抗によって定まる所定の分圧比となり，また，抵抗素子を用いた場合にはゼロクロス信号のＯＦＦ状態にプルアップされるので分圧比が分圧抵抗によって定まる所定の分圧比より大きく設定されることなる。このようにゼロクロス信号の出力状態に応じて分圧比が切り替わることによりヒステリス特性が得られ，ノイズによる誤動作を防止することができる。
【０００８】
また，本発明は，前記第１の発明又は第２の発明に係るゼロクロス信号出力装置と，これにより出力された前記２次側ゼロクロス信号を用いて割り込み処理を行う制御手段と，を具備してなることを特徴とする画像形成装置として捉えたものであってもよい。
【０００９】
【発明の実施の形態】
以下添付図面を参照しながら，本発明の実施の形態及び実施例について説明し，本発明の理解に供する。尚，以下の実施の形態及び実施例は，本発明を具体化した一例であって，本発明の技術的範囲を限定する性格のものではない。
ここに，図１は本発明の実施の形態に係るゼロクロス信号出力装置Ｘを具備する画像形成装置の概略構成を表す断面図，図２は本発明の実施の形態に係るゼロクロス信号出力装置Ｘの構成を表す回路図，図３は本発明の実施の形態に係るゼロクロス信号出力装置Ｘにおける交流信号及びゼロクロス信号の電圧波形を表す図，図４は本発明の第１の実施例に係るゼロクロス信号出力装置Ｘ１の構成を表す回路図，図５は本発明の第１の実施例に係るゼロクロス信号出力装置Ｘ１における交流信号及びゼロクロス信号の電圧波形を表す図，図６は本発明の第２の実施例に係るゼロクロス信号出力装置Ｘ２の構成を表す回路図，図７は本発明の第３の実施例に係るゼロクロス信号出力装置Ｘ３の構成を表す回路図である。
【００１０】
まず，図１を用いて，本発明の実施の形態に係るゼロクロス信号出力装置Ｘを具備する画像形成装置の一例である複写機１の概略構成について説明する。
本複写機１の上部は，原稿読取部１１０となっている。これは，該原稿読取部１１０が備える自動原稿搬送装置１１２により，該自動原稿搬送装置１１２の上面の原稿セットトレイ上にセットされた複数枚の原稿を１枚ずつ自動的にガラス板で形成された原稿台１１１上へ給送する装置である。
前記原稿台１１１上に載置，或いは前記自動原稿搬送装置１１２により前記原稿台１１上に給送された原稿の画像を走査して読み取る前記原稿読取部１１０の読取光学系は，前記原稿台１１１の下部に配置され，第１の走査ユニット１１３，第２の走査ユニット１１４，原稿からの反射光をＣＣＤラインセンサ１１６上に結像させる光学レンズ１１５，光電変換素子であるＣＣＤラインセンサ１１６等から構成されている。また，前記第１の走査ユニット１１３は，原稿面上を露光する露光ランプユニット１１３ａと，原稿からの反射光像を所定の方向に反射させる第１ミラー１１３ｂ等から構成されている。さらに，前記第２の走査ユニット１１４は，前記第１ミラーから反射されてくる原稿からの反射光を，前記ＣＣＤラインセンサ１１６に導く第２及び第３ミラー１１４ａ，１１４ｂより構成されている。
そして，前記原稿読取部１１０によって読み取られた原稿画像は，画像データとして不図示の画像データ入力部へと送られ，その画像データに対して所定の画像処理が施された後に不図示の画像処理部のメモリに一旦記憶され，画像処理終了後或いは外部からの所定の出力指示に応じて前記メモリ内の画像データが読み出されて前記原稿読取部の下方に配置された画像形成部２１０を構成する書込みユニット２２７に転送される。
【００１１】
前記書込みユニット２２７は，前記画像処理部から或いは外部の装置から転送されてきた画像データの内容に応じてレーザ光を出射する半導体レーザ光源（不図示），そのレーザ光を等角速度偏向するポリゴンミラー（不図示），等角速度で偏向されたレーザ光が感光体ドラム２上において等速度で偏向されるように補正するｆ−θレンズ（不図示）等から構成されている。なお，本実施の形態では，前記書込みユニット２２７としてレーザ書込みユニットを用いているが，ＬＥＤやＥＬ等の発光素子アレイを用いた固体走査型の光書込みヘッドユニットを用いてもよい。感光体ドラム２としては，例えばアルミニウム等で製作された導電性基体（金属ドラム）の外周面に，アモルファスシリコン（ａ−Ｓｉ），セレン（Ｓｅ）や有機光半導体（ＯＰＣ）等の光導電層が薄膜状に形成されてなる構成が挙げられるが，特に限定されるものではない。
さらに，前記画像形成部２１０は，前記感光体ドラム２の周囲に，該感光体ドラム２を所定の電位に帯電させる帯電器２２３，前記感光体ドラム２上に形成された静電潜像にトナーを供給して顕像化する現像装置１００，前記感光体ドラム２表面に形成されたトナー像を記録シート（用紙，前記被転写材の一例）に転写するコロナ放電方式の転写装置２２５（前記転写手段の一例），前記感光体ドラム２を除電する除電器２２９，前記感光体ドラム上の余分なトナーを回収するクリーニング器２２６等も備えている。この画像形成部２１０により画像が転写された記録シートは，その後，定着ユニット２１７に送られ画像が記録シートに定着される。
また，前記画像形成部２１０の排出側には，前記定着ユニット２１７の他に，記録シートの裏面に再度画像を形成するために記録シートの方向（前後）を反転させるスイッチバック路２２１，画像が形成された記録シートに対してステープル処理等を行うとともに昇降トレイ２６１を有する後処理装置２６０を備えている。前記定着ユニット２１７によりトナー像が定着された記録シートは，必要に応じて前記スイッチバック路２２１を経て排紙ローラ２１９によって前記後処理装置２６０へと導かれ，ここで所定の後処理が施された後，前記昇降トレイ２６１上に排出される。
また，本複写機１は，前記画像形成部２１０に記録シートを供給するとして，前記画像形成部２１０の下方に備えられた用紙トレイ２５１，前記スイッチバック路２２１に通じており記録シートの両面に画像形成を行う際に記録シートを一時退避させる両面ユニット２５５，複数の給紙トレイ２５２，２５３を備える多段給紙部２７０に加え，本複写機１の側面側に突出して設けられ手差トレイ２５４を供える手差しシート給送装置２８０を具備している。さらに，前記各トレイ２５１，２５２，２５３，２５４にセットされた記録シートを前記画像形成部２１０の前記転写装置２２５による転写位置へと搬送する搬送手段２５０を具備している。なお，前記両面ユニット２５５は通常の用紙カセットと交換可能な構成となっており，前記両面ユニット２５５を通常の用紙カセットに置き換えた構成とすることも可能となっている。
【００１２】
次に，図２を用いて，前記複写機１が備えるゼロクロス信号出力装置Ｘの回路構成について説明する。
ゼロクロス信号出力装置Ｘは，交流電源３０１側の１次側回路部Ａと，該１次側回路部Ａとスイッチングレギュレータ３０４やフォトカプラＰＣ１，ＰＣ２，ＰＣ３を介して絶縁された２次側回路部Ｂとから構成されている。
交流電源３０１の出力は，１次側回路部Ａにおいて，メインスイッチ３０２（手動スイッチ）を経た後に全波整流回路３０３により全波整流され，該全波整流後の信号がスイッチングレギュレータ３０４に出力されるとともに，スイッチング用ＦＥＴ３０９及び平滑回路３１０により定電圧化されＤＣライン３１１へ出力される。
一方，スイッチングレギュレータ３０４に出力された信号を介した信号は，２次側回路部Ｂにおいて，平滑回路４０４，４０５により平滑化されて，駆動系定電圧電源出力ＶM，および回路系定電圧電源出力ＶCCが生成される。駆動系定電圧電源出力ＶMはドラムモータ等の駆動回路に供給されるものであり，同時に，分圧されて反転シャントレギュレータＳＲＧ１に入力される。このシャントレータＳＲＧ１は入力電圧と内部の基準電圧とを比較し，入力電圧が高い場合にはその出力はＯＮとなる。この出力がＯＮ状態ではフォトカプラＰＣ１を介して１次側に伝わり，スイッチング用ＦＥＴ３０９のゲートを強制的に接地し，スイッチング発振を停止させる。また入力電圧が低い場合にはシャントレレギュレータＳＲＧ１の出力はＯＦＦとなり，スイッチング用ＦＥＴ３０９のゲートの強制的な接地が解除され，１次側はスイッチング発振を行い，駆動系出力電圧ＶMは一定電圧となる。また，スイッチングレギュレータ３０４（トランス）の２次側コイル中間タップより得られた平滑電圧ＶLは，電圧降下型の定電圧電源素子ＶＲＧで安定化され，その出力が回路系定電圧電源出力Ｖccとして制御回路等に供給される。
また，交流電源３０１の出力は，１次側回路部Ａにおいて，他の全波整流回路３０７により全波整流され，該全波整流後の信号（以下，交流信号３１４という）は，電源側から接地側へ順に直列接続された第１の抵抗素子Ｒ１及び第２の抵抗素子Ｒ２（分圧回路）によって分圧される。その分圧点３０８は，ＤＣライン３１１に接続されたシャンド・レギュレータ（ＳＲＧ2）の入力端子に接続され，分圧点３０８の電圧（分圧電圧）が所定の基準電圧未満となるとＳＲＧ2の出力がＯＮ状態となり，ＤＣライン３１１から抵抗，フォトカプラＰＣ3を介して電流がＳＲＧ2へ流れるとともに，フォトカプラＰＣ3を構成するフォトダイオード３１２ａが発光し，同じくフォトカプラＰＣ3を構成し２次側回路部Ｂに接続されたフォトトランジスタ３１２ｂがＯＮ状態となる。
これに対し，前記交流信号３１４の前記分圧電圧が前記基準電圧以上となると，ＳＲＧ2の出力はＯＦＦ状態となり，フォトカプラＰＣ3を構成するフォトダイオード３１２ａの発光が停止（消灯）し，２次側回路部Ｂ側の前記フォトトランジスタ３１２ｂがＯＦＦ状態となる。
これにより，ＳＲＧ2を流れる信号は，前記交流信号３１４が所定電圧未満であるときにＬｏｗレベルとなるゼロクロス信号（１次側ゼロクロス信号３１５）となる。ここで，前記全波整流回路３０７，前記抵抗素子Ｒ１，Ｒ２及びＳＲＧ2等が前記ゼロクロス信号出力手段の一例を構成するものである。
【００１３】
一方，２次側回路部Ｂにおいては，定電圧電源出力ＶMが抵抗Ｒを介して前記フォトトランジスタ３１２ｂ（フォトカプラＰＣ3）のコレクタに供給されており，前記フォトトランジスタ３１２ｂ（フォトカプラＰＣ２）がＯＮ状態となる（即ち，前記交流信号３１４が分圧された前記分圧点３０８の電圧が基準電圧未満である）と２次側ゼロクロス信号ＦＷはＬｏｗレベルとなり，前記フォトトランジスタ３１２ｂがＯＦＦ状態となる（前記分圧点３０８の電圧が基準電圧以上である）と２次側ゼロクロス信号ＦＷはＨｉｇｈレベルとなる。
このような構成により，整流回路３０７で全波整流された前記交流信号３１４から前記１次側ゼロクロス信号３１５が生成され，これが前記フォトカプラＰＣ２を介することにより絶縁された前記２次側ゼロクロス信号ＦＷとして出力される。
図３（ａ）〜（ｄ）は，当該ゼロクロス信号出力装置Ｘにより得られる前記交流電源３０１の出力信号（ａ），前記交流信号３１４（ｂ），前記１次側ゼロクロス信号３１５（ｃ）及び前記２次側ゼロクロス信号ＦＷ（ｄ）の各電圧波形を表したものである。
【００１４】
また，２次側回路部Ｂには，パワーセーブ信号ＰＳの入力端子が設けられ，該パワーセーブ信号ＰＳがＯＮ（Ｈｉｇｈレベル）すると，フォトカプラＰＣ1がＯＮ状態となり，スイッチング用ＦＥＴ３０９のスイッチング発振は強制停止させられ，パワーセーブ状態となる。
さらに，２次側回路部Ｂには，パワーリレー信号ＰＲの入力端子が設けられ，該パワーリレー信号ＰＲがＯＮ（Ｈｉｇｈレベル）すると，リレーコイルＲＬが動作することによって１次側回路部Ａにおけるリレー接点３０５がＯＦＦとなり，前記交流信号３１４が停止状態（Ｌｏｗレベル）となる。
前記パワーセーブ信号ＰＳ及び前記パワーリレー信号ＰＲは，所定の制御回路５００により，当該複写機１が所定時間以上操作されず，外部装置からの印刷要求も受信されなかった場合に，ＯＮとなるように制御される。
また，２次側回路部Ｂには，ヒータランプ信号ＨＬの入力端子が設けられ，複写装置１の印刷動作時に，前記制御回路５００によって前記ヒータランプ信号ＨＬがＯＮ／ＯＦＦされ，これによってフォトカプラＰＣ2が動作／停止することで１次側回路部Ａに設けられた定着温度制御回路３０６において位相角によるハロゲンランプ等のヒータランプ３０６ａの定着温度制御が行われる。
また，前記制御回路５００はＣＰＵを備え，前記２次側ゼロクロス信号ＦＷを用いて前記ＣＰＵに割り込みをかける（割り込み処理を実行する）ことにより，停電監視や定着装置の電力制御，電源周波数（５０Ｈｚ／６０Ｈｚ）の検出等を行う。
また，プッシュスイッチ４０１はユーザーの操作によりコピー動作の要求がなされたことを制御回路５００が検知するためのものである。
以上に説明した構成は，一般的な画像形成装置に設けられる従来のゼロクロス信号出力回路と同様の構成である。
【００１５】
本発明に係るゼロクロス信号出力装置Ｘの特徴は，前記フォトカプラＰＣ3の２次側におけるコレクタ端子からエミッタ端子へ（前記フォトトランジスタ３１２ｂのコレクタ〜エミッタ）の経路と並列に接続されたコンデンサ４０６が設けられていることである。
これにより，図３（ｅ）に示すように，前記２次側ゼロクロス信号ＦＷがＯＮするときには，ＨｉｇｈレベルからＬｏｗレベルに瞬時に立ち下がり，同ＯＦＦするときには，前記コンデンサ４０６の作用によってＬｏｗレベルからＨｉｇｈレベルへの立ち上がりが一次遅れ状に鈍ることになる。従って，図３（ｆ）に破線で示すように，前記１次側ゼロクロス信号３１５において，ＯＦＦとＯＮとの間で切り替わる際にノイズによって瞬時的に連続したＯＦＦ／ＯＮの切り替わりが生じた場合，図３（ｆ）に実線で示すように，前記２次側ゼロクロス信号ＦＷにおけるノイズの影響も鈍って割込み検出のしきい電圧以下に抑制され，制御回路５００は誤動作することなく正常動作することになる。
ここで，前記２次側ゼロクロス信号ＦＷを入力として割り込み処理を行う制御回路５００における割り込み検出のしきい電圧をＶth，信号ＦＷのＯＦＦ時の電圧レベル（Ｈｉｇｈレベル）をＶCC（ＯＮ時は０（ゼロ）Ｖ），ノイズの時間幅をＴｎ，前記コンデンサ４０６の容量をＣ，前記フォトカプラＰＣ3のコレクタに接続される抵抗素子４０７の抵抗値をＲとすると，次の（１）式の関係が成立する範囲では，ノイズが前記制御回路５００によって検出されず，ノイズによる影響を除去して前記制御回路５００の誤動作を防止できる（Ｌｎは低ｅの自然対数を表す）。
Ｃ・Ｒ＞−Ｔｎ／Ｌｎ（１−Ｖth／ＶCC） …（１）
従って，例えば，前記しきい電圧Ｖth＝ＶCC／２である場合，次の（２）式が成立するような前記コンデンサ４０６及び前記抵抗素子４０７を選定すればノイズによる前記制御回路５００の誤動作を防止できる。
Ｃ・Ｒ＝Ｔｎ／０．６９３ …（２）
また，従来技術のように，割り込み禁止の時間帯を設ける必要がないので，前記制御回路５００によって前記２次側ゼロクロス信号ＦＷのパルス幅（ＯＮからＯＦＦまでの時間）を検出することが可能である。これにより，電源電圧変化の変化による前記２次側ゼロクロス信号ＦＷの位相変化の影響を除去することができ，精度の高いゼロクロス信号検出が可能となる。ここで，前記２次側ゼロクロス信号ＦＷの立ち上がり（ＯＮ→ＯＦＦ）の時間は，前記抵抗素子４０７の抵抗値及び前記コンデンサ４０６の容量により予め想定できるので，前記２次側ゼロクロス信号ＦＷのパルス幅検出時に，その立ち上がり時間分を考慮すればより精度高くパルス幅を求めることができる。
また，前記制御回路５００により，前記２次側ゼロクロス信号ＦＷがＯＮするタイミング（Ｈｉｇｈ→Ｌｏｗ）で割り込み処理を実行すれば，瞬時に立ち下がる信号により遅れのない正確なタイミングでの割り込み処理を実行することができる。
【００１６】
【実施例】
（第２の発明）
次に，図４を用いて，前記ゼロクロス信号出力装置Ｘに，さらにノイズ除去性能を高める構成を加えた第１の実施例（第２の発明の実施例）であるゼロクロス信号出力装置Ｘ１について説明する。
ゼロクロス信号出力装置Ｘ１は，前記ゼロクロス信号出力装置Ｘにおいて，前記交流信号３１４を分圧するために電源側から接地側への順に直列に設けられた前記第１の抵抗素子Ｒ１及び第２の抵抗素子Ｒ２の分圧点３０８と前記第１の抵抗素子Ｒ１との間に定電流ダイオード６０１（前記定電流素子の一例）を設けたものである。
図５は，本ゼロクロス信号出力装置Ｘ１における前記交流信号３１４（全波整流された信号），前記分圧点３０８における信号（分圧回路電流）及び前記２次側ゼロクロス信号ＦＷの各電流波形を表す。
図５に示すように，前記分圧点３０８における信号の電流波形は，前記定電流ダイオード６０１が設けられたことにより，該定電流ダイオード６０１のピンチオフ電流Ｉｐでリミットがかかる。このピンチオフ電流Ｉｐを，前記分圧点３０８の電圧がＳＲＧ2の基準電圧となるときに流れる電流Ｉrefに若干の余裕分を加えた電流とすれば，ＳＲＧ2を動作（ＯＮ／ＯＦＦ）させるのに必要十分なものとなる。
一般に，交流信号における誘導ノイズ電流による誤動作を防止するために，回路（信号経路）のインピーダンス（ここでは，前記抵抗素子Ｒ１，Ｒ２の抵抗値）を小さくすることが有効であることが知られている。しかし，回路のインピーダンスを小さくすると，流れる電流が大きくなるので消費電力が増大する。
例えば，図５において，ＳＲＧ2の前記基準電圧が２．５Ｖ，前記第１及び第２の抵抗素子Ｒ１，Ｒ２の抵抗値がそれぞれ４．７ＫΩ，４７ＫΩであり，位相各１１．２度のタイミングでゼロクロス検出を行う場合，位相各１１．２度のときに前記抵抗素子Ｒ１，Ｒ２（分圧回路）に流れる電流は０．５３Ａ，ピーク電流は２．７ｍＡ，消費電力は０．１９３Ｗとなる。
ここで，ゼロクロス検出の位相角を維持しつつ，ノイズ対策のために前記第１及び第２の抵抗素子Ｒ１，Ｒ２の抵抗値をそれぞれ４７０Ω，４．７ＫΩとして元の１／１０倍とすると，位相角１１．２度のときに流れる電流は５．３ｍＡ，ピーク電流は２７ｍＡ，消費電力は１．９３Ｗとなり元の１０倍となってしまう。しかし，この場合において，前記定電流ダイオード６０１として，ピンチオフ電流Ｉｐが５．３ｍＡであるものを用いると，前記抵抗素子Ｒ１，Ｒ２に流れるピーク電流は１／５倍となり，消費電力は０．４７５３Ｗと約１／４倍に抑えることができる。
このように，ゼロクロス検出タイミング近傍で定電流素子のピッチオフ電流以下にすることにより，前記分圧回路のインピーダンスを小さくして誘導ノイズ電流による誤動作を防止し，かつ，前記定電流素子によって前記分圧回路を流れる電流がピンチオフ電流に制限されるので消費電力も抑えることができる。
前記定電流素子としては，前記定電流ダイオード６０１の他，ドレインとゲートの間を短絡させた電界効果トランジスタ（ＦＥＴ）や，カレントミラー回路等を用いてもよい。
【００１７】
（第３の発明）
次に，図６を用いて，前記ゼロクロス信号出力装置Ｘに，さらにノイズ除去性能を高める構成を加えた第２の実施例（第３の発明の実施例）であるゼロクロス信号出力装置Ｘ２について説明する。
ゼロクロス信号出力装置Ｘ１は，前記ゼロクロス信号出力装置Ｘにおいて，前記交流信号３１４を分圧するために電源側から接地側への順に直列に設けられた前記第１及び第２の抵抗素子Ｒ１，Ｒ２よりもさらに接地側に直列に第３の抵抗素子Ｒ３を設けて３つの抵抗素子によって分圧回路を構成し，前記第２及び第３の抵抗素子Ｒ２，Ｒ３の間の接続点６０２（前記分圧点３０８に接地側から接続された前記抵抗素子Ｒ２よりもさらに接地側に位置する前記抵抗素子Ｒ３の電源側の接続点）と前記１次側ゼロクロス信号３１５のラインとが第４の抵抗素子Ｒ４を介して接続されたものである。
図６では，前記分圧点３０８と１次側接地（ＧＮＤ）との間にごく小容量のコンデンサＣ１を設けているが，これは特に本発明の構成をなすものではなく，特に設けなくてもよい。
このような構成により，前記分圧点３０８の電圧が所定の基準電圧より下がって前記１次側ゼロクロス信号がＯＮの状態では，接地側の分圧抵抗素子Ｒ３が抵抗素子Ｒ４を介してゼロクロス検出信号のＯＮ状態に引き込まれるので，分圧比は分圧抵抗によって定まる所定の値（（Ｒ２+Ｒ３）／（Ｒ１+Ｒ２+Ｒ３））より小さく設定されることとなる。また，前記分圧点３０８の電圧が所定の基準電圧より上がって前記１次側ゼロクロス信号がＯＦＦの状態では，接地側の分圧抵抗素子Ｒ３は前記１次側ゼロクロス信号のＯＦＦ状態にプルアップされるので，分圧比が前記所定の分圧比より大きく設定されることなる。このようにゼロクロス信号の出力状態に応じて分圧比が切り替わることによりヒステリス特性が得られ，ノイズによる誤動作を防止することができる。
この効果は，図７に示すように，前記第４の抵抗素子Ｒ４をダイオード６０３に置き換えた実施例であるゼロクロス信号出力装置Ｘ３も同様に奏する。
【００１８】
【発明の効果】
以上説明したように，第１の発明によれば，交流信号を分圧するために直列に設けられた抵抗素子の分圧点の電源側に定電流素子を設けることにより，抵抗素子のインピーダンスを下げても消費電流を抑えつつ交流信号における誘導ノイズ電流の影響を抑えることが可能となる。
また，第２の発明によれば，交流信号を分圧するために直列に設けられた３つ以上の抵抗素子のうち，分圧点よりも接地側の抵抗素子の接続点と１次側ゼロクロス信号のラインとを抵抗素子又はダイオードを介して接続することにより，ゼロクロス検出動作がヒステリシス特性を有することとなり，ノイズによる誤動作を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るゼロクロス信号出力装置Ｘを具備する画像形成装置の概略構成を表す断面図。
【図２】本発明の実施の形態に係るゼロクロス信号出力装置Ｘの構成を表す回路図。
【図３】本発明の実施の形態に係るゼロクロス信号出力装置Ｘにおける交流信号及びゼロクロス信号の電圧波形を表す図。
【図４】本発明の第１の実施例に係るゼロクロス信号出力装置Ｘ１の構成を表す回路図。
【図５】本発明の第１の実施例に係るゼロクロス信号出力装置Ｘ１における交流信号及びゼロクロス信号の電圧波形を表す図。
【図６】本発明の第２の実施例に係るゼロクロス信号出力装置Ｘ２の構成を表す回路図。
【図７】本発明の第３の実施例に係るゼロクロス信号出力装置Ｘ３の構成を表す回路図。
【符号の説明】
１…画像形成装置
２…感光体ドラム（像担持体）
１００…現像装置
１１０…画像読取部
２１０…画像形成部
２２５…転写装置
２５４…手差しトレイ
２８０…手差しシート給送装置
３０１…交流電源
３０２…メインスイッチ
３０３，３０５…全波整流回路
３０４…スイッチングレギュレータ
３０５…リレー接点
３０６…定着温度制御回路
３０６ａ…ヒータランプ
３０８…分圧点
３０９…スイッチング用ＦＥＴ
３１０，４０４，４０５…平滑回路
３１１…ＤＣライン
３１２ａ…フォトダイオード（フォトカプラ）
３１２ｂ…フォトトランジスタ（フォトカプラ）
３１４…交流信号（全波整流信号）
３１５…１次側ゼロクロス信号
４０６…コンデンサ
４０７…抵抗素子
５００…制御回路
６０１…定電流ダイオード（低電流素子）
６０３…ダイオード
【発明の属する技術分野】
本発明は，交流電源から得た交流信号に基づいてゼロクロス信号を生成・出力するゼロクロス信号出力装置及びそれを具備する画像形成装置に関するものである。
【０００２】
【従来の技術】
画像形成装置では，交流電源から得た全波整流された交流信号に基づいてゼロクロス信号を生成し，このゼロクロス信号を用いて制御ＣＰＵに割り込みをかける（割り込み処理を実行する）ことにより，停電監視や定着装置の電力制御，電源周波数（５０Ｈｚ／６０Ｈｚ）の検出等が行われている。従って，このゼロクロス信号にノイズが生じると，不必要な割り込み処理が発生して装置が誤動作する。
従来，ゼロクロス信号に発生するノイズによる割り込み処理の誤動作を防止するため，特許文献１には，ゼロクロス信号により割り込みが発生した後，所定時間だけ割り込みを禁止することが示されている。これにより，前記交流信号におけるゼロクロスの検出電圧付近でノイズが発生することにより，ゼロクロス信号が連続してＯＮ／ＯＦＦして無用な割り込み処理が生じる誤動作を防止できる。
【０００３】
【特許文献１】
特開２００２−２７２０８９号広報
【０００４】
【発明が解決しようとする課題】
しかしながら，特許文献１に示されるように，割り込み禁止の時間帯を設けると，比較的短い時間幅であるゼロクロス信号のパルス幅（ＯＮからＯＦＦまでの時間）を検出できないという問題点があった。
交流電源の電圧変動によって前記交流信号の電圧が変動した場合，これがゼロクロスの検出タイミング（前記交流信号の電圧がゼロクロスの検出電圧となるタイミング）を変化させる結果，前記交流信号の位相は変化していないにも関わらずゼロクロス信号の位相が変化してしまう。これに対応するため，従来，ゼロクロス信号のパルス幅を検出し，例えばその中央点（１／２の点）を検出する等により電源電圧の影響を除去することが行われていたが，ゼロクロス信号のパルス幅を検出できないと，電源電圧変化によるゼロクロス信号の位相変化の影響を除去することができない。
一方，交流信号における誘導ノイズ電流による誤動作を防止するため，交流信号経路のインピーダンスを小さくすることが有効であることが知られているが，該インピーダンスを単に小さくすると，流れる電流が大きくなって消費電力が増大するので，現実には前記インピーダンスを小さくしてノイズ（誘導ノイズ）の影響を除去することが難しいという問題点もあった。
従って，本発明は上記事情に鑑みてなされたものであり，その目的とするところは，交流電源から得た交流信号に基づいてゼロクロス信号を生成・出力する際に，ノイズの影響を除去して精度の高いゼロクロス信号の生成・出力を可能とするゼロクロス信号出力装置及びそれを具備する画像形成装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために第１の発明は，交流電源から得た全波整流された交流信号に基づいて１次側ゼロクロス信号を生成するゼロクロス信号生成手段と，前記１次側ゼロクロス信号を入力しフォトカプラを介して２次側ゼロクロス信号を出力するゼロクロス信号出力手段と，を具備するゼロクロス信号出力装置において，前記ゼロクロス信号生成手段が，前記交流信号を分圧するために直列に設けられた複数の抵抗素子からなる分圧回路と，該分圧回路における分圧点の電源側に設けられた定電流素子とを具備してなることを特徴とするゼロクロス信号出力装置として構成されるものである。そして，前記定電流素子のピンチオフ電流は，前記分圧回路における分圧点の電圧が前記交流信号から前記１次側ゼロクロス信号を生成する際のしきい電圧となるときに前記定電流素子に流れる電流に対し余裕分を加えた電流である。
【０００６】
第１の発明により，前記定電流素子によって前記分圧回路を流れる電流が制限されるので消費電力の増大を抑え，かつ，ゼロクロス検出タイミング近傍にける前記分圧回路のインピーダンスを小さくして誘導ノイズ電流による誤動作を防止することができる。
【０００７】
また，第２の発明は，交流電源から得た全波整流された交流信号に基づいて１次側ゼロクロス信号を生成するゼロクロス信号生成手段と，前記１次側ゼロクロス信号を入力しフォトカプラを介して２次側ゼロクロス信号を出力するゼロクロス信号出力手段と，を具備するゼロクロス信号出力装置において，前記ゼロクロス信号生成手段が，前記交流信号を分圧するために直列に設けられた３つ以上の抵抗素子からなり，その３つ以上の抵抗素子のうちの２つ以上が分圧点よりも接地側に設けられた分圧回路を具備し，前記分圧回路の分圧点に接地側から接続された前記抵抗素子よりもさらに接地側に位置する前記抵抗素子のいずれかにおける電源側の接続点と前記１次側ゼロクロス信号のラインとが抵抗素子を介して接続されてなることを特徴とするゼロクロス信号出力装置として構成されるものである。
これにより，前記分圧点の電圧が所定の基準電圧より下がって前記１次側ゼロクロス信号がＯＮの状態では，接地側の分圧抵抗素子がダイオード或いは抵抗等を介してゼロクロス検出信号のＯＮ状態に引き込まれるので，分圧比（分圧点の電圧）は分圧抵抗によって定まる所定の値より小さく設定されることとなる。また，前記分圧点の電圧が所定の基準電圧より上がって前記１次側ゼロクロス信号がＯＦＦの状態では，ダイオードを用いた場合には該ダイオードによって接地側の分圧抵抗素子がゼロクロス検出信号とアイソレートされるので分圧比が分圧抵抗によって定まる所定の分圧比となり，また，抵抗素子を用いた場合にはゼロクロス信号のＯＦＦ状態にプルアップされるので分圧比が分圧抵抗によって定まる所定の分圧比より大きく設定されることなる。このようにゼロクロス信号の出力状態に応じて分圧比が切り替わることによりヒステリス特性が得られ，ノイズによる誤動作を防止することができる。
【０００８】
また，本発明は，前記第１の発明又は第２の発明に係るゼロクロス信号出力装置と，これにより出力された前記２次側ゼロクロス信号を用いて割り込み処理を行う制御手段と，を具備してなることを特徴とする画像形成装置として捉えたものであってもよい。
【０００９】
【発明の実施の形態】
以下添付図面を参照しながら，本発明の実施の形態及び実施例について説明し，本発明の理解に供する。尚，以下の実施の形態及び実施例は，本発明を具体化した一例であって，本発明の技術的範囲を限定する性格のものではない。
ここに，図１は本発明の実施の形態に係るゼロクロス信号出力装置Ｘを具備する画像形成装置の概略構成を表す断面図，図２は本発明の実施の形態に係るゼロクロス信号出力装置Ｘの構成を表す回路図，図３は本発明の実施の形態に係るゼロクロス信号出力装置Ｘにおける交流信号及びゼロクロス信号の電圧波形を表す図，図４は本発明の第１の実施例に係るゼロクロス信号出力装置Ｘ１の構成を表す回路図，図５は本発明の第１の実施例に係るゼロクロス信号出力装置Ｘ１における交流信号及びゼロクロス信号の電圧波形を表す図，図６は本発明の第２の実施例に係るゼロクロス信号出力装置Ｘ２の構成を表す回路図，図７は本発明の第３の実施例に係るゼロクロス信号出力装置Ｘ３の構成を表す回路図である。
【００１０】
まず，図１を用いて，本発明の実施の形態に係るゼロクロス信号出力装置Ｘを具備する画像形成装置の一例である複写機１の概略構成について説明する。
本複写機１の上部は，原稿読取部１１０となっている。これは，該原稿読取部１１０が備える自動原稿搬送装置１１２により，該自動原稿搬送装置１１２の上面の原稿セットトレイ上にセットされた複数枚の原稿を１枚ずつ自動的にガラス板で形成された原稿台１１１上へ給送する装置である。
前記原稿台１１１上に載置，或いは前記自動原稿搬送装置１１２により前記原稿台１１上に給送された原稿の画像を走査して読み取る前記原稿読取部１１０の読取光学系は，前記原稿台１１１の下部に配置され，第１の走査ユニット１１３，第２の走査ユニット１１４，原稿からの反射光をＣＣＤラインセンサ１１６上に結像させる光学レンズ１１５，光電変換素子であるＣＣＤラインセンサ１１６等から構成されている。また，前記第１の走査ユニット１１３は，原稿面上を露光する露光ランプユニット１１３ａと，原稿からの反射光像を所定の方向に反射させる第１ミラー１１３ｂ等から構成されている。さらに，前記第２の走査ユニット１１４は，前記第１ミラーから反射されてくる原稿からの反射光を，前記ＣＣＤラインセンサ１１６に導く第２及び第３ミラー１１４ａ，１１４ｂより構成されている。
そして，前記原稿読取部１１０によって読み取られた原稿画像は，画像データとして不図示の画像データ入力部へと送られ，その画像データに対して所定の画像処理が施された後に不図示の画像処理部のメモリに一旦記憶され，画像処理終了後或いは外部からの所定の出力指示に応じて前記メモリ内の画像データが読み出されて前記原稿読取部の下方に配置された画像形成部２１０を構成する書込みユニット２２７に転送される。
【００１１】
前記書込みユニット２２７は，前記画像処理部から或いは外部の装置から転送されてきた画像データの内容に応じてレーザ光を出射する半導体レーザ光源（不図示），そのレーザ光を等角速度偏向するポリゴンミラー（不図示），等角速度で偏向されたレーザ光が感光体ドラム２上において等速度で偏向されるように補正するｆ−θレンズ（不図示）等から構成されている。なお，本実施の形態では，前記書込みユニット２２７としてレーザ書込みユニットを用いているが，ＬＥＤやＥＬ等の発光素子アレイを用いた固体走査型の光書込みヘッドユニットを用いてもよい。感光体ドラム２としては，例えばアルミニウム等で製作された導電性基体（金属ドラム）の外周面に，アモルファスシリコン（ａ−Ｓｉ），セレン（Ｓｅ）や有機光半導体（ＯＰＣ）等の光導電層が薄膜状に形成されてなる構成が挙げられるが，特に限定されるものではない。
さらに，前記画像形成部２１０は，前記感光体ドラム２の周囲に，該感光体ドラム２を所定の電位に帯電させる帯電器２２３，前記感光体ドラム２上に形成された静電潜像にトナーを供給して顕像化する現像装置１００，前記感光体ドラム２表面に形成されたトナー像を記録シート（用紙，前記被転写材の一例）に転写するコロナ放電方式の転写装置２２５（前記転写手段の一例），前記感光体ドラム２を除電する除電器２２９，前記感光体ドラム上の余分なトナーを回収するクリーニング器２２６等も備えている。この画像形成部２１０により画像が転写された記録シートは，その後，定着ユニット２１７に送られ画像が記録シートに定着される。
また，前記画像形成部２１０の排出側には，前記定着ユニット２１７の他に，記録シートの裏面に再度画像を形成するために記録シートの方向（前後）を反転させるスイッチバック路２２１，画像が形成された記録シートに対してステープル処理等を行うとともに昇降トレイ２６１を有する後処理装置２６０を備えている。前記定着ユニット２１７によりトナー像が定着された記録シートは，必要に応じて前記スイッチバック路２２１を経て排紙ローラ２１９によって前記後処理装置２６０へと導かれ，ここで所定の後処理が施された後，前記昇降トレイ２６１上に排出される。
また，本複写機１は，前記画像形成部２１０に記録シートを供給するとして，前記画像形成部２１０の下方に備えられた用紙トレイ２５１，前記スイッチバック路２２１に通じており記録シートの両面に画像形成を行う際に記録シートを一時退避させる両面ユニット２５５，複数の給紙トレイ２５２，２５３を備える多段給紙部２７０に加え，本複写機１の側面側に突出して設けられ手差トレイ２５４を供える手差しシート給送装置２８０を具備している。さらに，前記各トレイ２５１，２５２，２５３，２５４にセットされた記録シートを前記画像形成部２１０の前記転写装置２２５による転写位置へと搬送する搬送手段２５０を具備している。なお，前記両面ユニット２５５は通常の用紙カセットと交換可能な構成となっており，前記両面ユニット２５５を通常の用紙カセットに置き換えた構成とすることも可能となっている。
【００１２】
次に，図２を用いて，前記複写機１が備えるゼロクロス信号出力装置Ｘの回路構成について説明する。
ゼロクロス信号出力装置Ｘは，交流電源３０１側の１次側回路部Ａと，該１次側回路部Ａとスイッチングレギュレータ３０４やフォトカプラＰＣ１，ＰＣ２，ＰＣ３を介して絶縁された２次側回路部Ｂとから構成されている。
交流電源３０１の出力は，１次側回路部Ａにおいて，メインスイッチ３０２（手動スイッチ）を経た後に全波整流回路３０３により全波整流され，該全波整流後の信号がスイッチングレギュレータ３０４に出力されるとともに，スイッチング用ＦＥＴ３０９及び平滑回路３１０により定電圧化されＤＣライン３１１へ出力される。
一方，スイッチングレギュレータ３０４に出力された信号を介した信号は，２次側回路部Ｂにおいて，平滑回路４０４，４０５により平滑化されて，駆動系定電圧電源出力ＶM，および回路系定電圧電源出力ＶCCが生成される。駆動系定電圧電源出力ＶMはドラムモータ等の駆動回路に供給されるものであり，同時に，分圧されて反転シャントレギュレータＳＲＧ１に入力される。このシャントレータＳＲＧ１は入力電圧と内部の基準電圧とを比較し，入力電圧が高い場合にはその出力はＯＮとなる。この出力がＯＮ状態ではフォトカプラＰＣ１を介して１次側に伝わり，スイッチング用ＦＥＴ３０９のゲートを強制的に接地し，スイッチング発振を停止させる。また入力電圧が低い場合にはシャントレレギュレータＳＲＧ１の出力はＯＦＦとなり，スイッチング用ＦＥＴ３０９のゲートの強制的な接地が解除され，１次側はスイッチング発振を行い，駆動系出力電圧ＶMは一定電圧となる。また，スイッチングレギュレータ３０４（トランス）の２次側コイル中間タップより得られた平滑電圧ＶLは，電圧降下型の定電圧電源素子ＶＲＧで安定化され，その出力が回路系定電圧電源出力Ｖccとして制御回路等に供給される。
また，交流電源３０１の出力は，１次側回路部Ａにおいて，他の全波整流回路３０７により全波整流され，該全波整流後の信号（以下，交流信号３１４という）は，電源側から接地側へ順に直列接続された第１の抵抗素子Ｒ１及び第２の抵抗素子Ｒ２（分圧回路）によって分圧される。その分圧点３０８は，ＤＣライン３１１に接続されたシャンド・レギュレータ（ＳＲＧ2）の入力端子に接続され，分圧点３０８の電圧（分圧電圧）が所定の基準電圧未満となるとＳＲＧ2の出力がＯＮ状態となり，ＤＣライン３１１から抵抗，フォトカプラＰＣ3を介して電流がＳＲＧ2へ流れるとともに，フォトカプラＰＣ3を構成するフォトダイオード３１２ａが発光し，同じくフォトカプラＰＣ3を構成し２次側回路部Ｂに接続されたフォトトランジスタ３１２ｂがＯＮ状態となる。
これに対し，前記交流信号３１４の前記分圧電圧が前記基準電圧以上となると，ＳＲＧ2の出力はＯＦＦ状態となり，フォトカプラＰＣ3を構成するフォトダイオード３１２ａの発光が停止（消灯）し，２次側回路部Ｂ側の前記フォトトランジスタ３１２ｂがＯＦＦ状態となる。
これにより，ＳＲＧ2を流れる信号は，前記交流信号３１４が所定電圧未満であるときにＬｏｗレベルとなるゼロクロス信号（１次側ゼロクロス信号３１５）となる。ここで，前記全波整流回路３０７，前記抵抗素子Ｒ１，Ｒ２及びＳＲＧ2等が前記ゼロクロス信号出力手段の一例を構成するものである。
【００１３】
一方，２次側回路部Ｂにおいては，定電圧電源出力ＶMが抵抗Ｒを介して前記フォトトランジスタ３１２ｂ（フォトカプラＰＣ3）のコレクタに供給されており，前記フォトトランジスタ３１２ｂ（フォトカプラＰＣ２）がＯＮ状態となる（即ち，前記交流信号３１４が分圧された前記分圧点３０８の電圧が基準電圧未満である）と２次側ゼロクロス信号ＦＷはＬｏｗレベルとなり，前記フォトトランジスタ３１２ｂがＯＦＦ状態となる（前記分圧点３０８の電圧が基準電圧以上である）と２次側ゼロクロス信号ＦＷはＨｉｇｈレベルとなる。
このような構成により，整流回路３０７で全波整流された前記交流信号３１４から前記１次側ゼロクロス信号３１５が生成され，これが前記フォトカプラＰＣ２を介することにより絶縁された前記２次側ゼロクロス信号ＦＷとして出力される。
図３（ａ）〜（ｄ）は，当該ゼロクロス信号出力装置Ｘにより得られる前記交流電源３０１の出力信号（ａ），前記交流信号３１４（ｂ），前記１次側ゼロクロス信号３１５（ｃ）及び前記２次側ゼロクロス信号ＦＷ（ｄ）の各電圧波形を表したものである。
【００１４】
また，２次側回路部Ｂには，パワーセーブ信号ＰＳの入力端子が設けられ，該パワーセーブ信号ＰＳがＯＮ（Ｈｉｇｈレベル）すると，フォトカプラＰＣ1がＯＮ状態となり，スイッチング用ＦＥＴ３０９のスイッチング発振は強制停止させられ，パワーセーブ状態となる。
さらに，２次側回路部Ｂには，パワーリレー信号ＰＲの入力端子が設けられ，該パワーリレー信号ＰＲがＯＮ（Ｈｉｇｈレベル）すると，リレーコイルＲＬが動作することによって１次側回路部Ａにおけるリレー接点３０５がＯＦＦとなり，前記交流信号３１４が停止状態（Ｌｏｗレベル）となる。
前記パワーセーブ信号ＰＳ及び前記パワーリレー信号ＰＲは，所定の制御回路５００により，当該複写機１が所定時間以上操作されず，外部装置からの印刷要求も受信されなかった場合に，ＯＮとなるように制御される。
また，２次側回路部Ｂには，ヒータランプ信号ＨＬの入力端子が設けられ，複写装置１の印刷動作時に，前記制御回路５００によって前記ヒータランプ信号ＨＬがＯＮ／ＯＦＦされ，これによってフォトカプラＰＣ2が動作／停止することで１次側回路部Ａに設けられた定着温度制御回路３０６において位相角によるハロゲンランプ等のヒータランプ３０６ａの定着温度制御が行われる。
また，前記制御回路５００はＣＰＵを備え，前記２次側ゼロクロス信号ＦＷを用いて前記ＣＰＵに割り込みをかける（割り込み処理を実行する）ことにより，停電監視や定着装置の電力制御，電源周波数（５０Ｈｚ／６０Ｈｚ）の検出等を行う。
また，プッシュスイッチ４０１はユーザーの操作によりコピー動作の要求がなされたことを制御回路５００が検知するためのものである。
以上に説明した構成は，一般的な画像形成装置に設けられる従来のゼロクロス信号出力回路と同様の構成である。
【００１５】
本発明に係るゼロクロス信号出力装置Ｘの特徴は，前記フォトカプラＰＣ3の２次側におけるコレクタ端子からエミッタ端子へ（前記フォトトランジスタ３１２ｂのコレクタ〜エミッタ）の経路と並列に接続されたコンデンサ４０６が設けられていることである。
これにより，図３（ｅ）に示すように，前記２次側ゼロクロス信号ＦＷがＯＮするときには，ＨｉｇｈレベルからＬｏｗレベルに瞬時に立ち下がり，同ＯＦＦするときには，前記コンデンサ４０６の作用によってＬｏｗレベルからＨｉｇｈレベルへの立ち上がりが一次遅れ状に鈍ることになる。従って，図３（ｆ）に破線で示すように，前記１次側ゼロクロス信号３１５において，ＯＦＦとＯＮとの間で切り替わる際にノイズによって瞬時的に連続したＯＦＦ／ＯＮの切り替わりが生じた場合，図３（ｆ）に実線で示すように，前記２次側ゼロクロス信号ＦＷにおけるノイズの影響も鈍って割込み検出のしきい電圧以下に抑制され，制御回路５００は誤動作することなく正常動作することになる。
ここで，前記２次側ゼロクロス信号ＦＷを入力として割り込み処理を行う制御回路５００における割り込み検出のしきい電圧をＶth，信号ＦＷのＯＦＦ時の電圧レベル（Ｈｉｇｈレベル）をＶCC（ＯＮ時は０（ゼロ）Ｖ），ノイズの時間幅をＴｎ，前記コンデンサ４０６の容量をＣ，前記フォトカプラＰＣ3のコレクタに接続される抵抗素子４０７の抵抗値をＲとすると，次の（１）式の関係が成立する範囲では，ノイズが前記制御回路５００によって検出されず，ノイズによる影響を除去して前記制御回路５００の誤動作を防止できる（Ｌｎは低ｅの自然対数を表す）。
Ｃ・Ｒ＞−Ｔｎ／Ｌｎ（１−Ｖth／ＶCC） …（１）
従って，例えば，前記しきい電圧Ｖth＝ＶCC／２である場合，次の（２）式が成立するような前記コンデンサ４０６及び前記抵抗素子４０７を選定すればノイズによる前記制御回路５００の誤動作を防止できる。
Ｃ・Ｒ＝Ｔｎ／０．６９３ …（２）
また，従来技術のように，割り込み禁止の時間帯を設ける必要がないので，前記制御回路５００によって前記２次側ゼロクロス信号ＦＷのパルス幅（ＯＮからＯＦＦまでの時間）を検出することが可能である。これにより，電源電圧変化の変化による前記２次側ゼロクロス信号ＦＷの位相変化の影響を除去することができ，精度の高いゼロクロス信号検出が可能となる。ここで，前記２次側ゼロクロス信号ＦＷの立ち上がり（ＯＮ→ＯＦＦ）の時間は，前記抵抗素子４０７の抵抗値及び前記コンデンサ４０６の容量により予め想定できるので，前記２次側ゼロクロス信号ＦＷのパルス幅検出時に，その立ち上がり時間分を考慮すればより精度高くパルス幅を求めることができる。
また，前記制御回路５００により，前記２次側ゼロクロス信号ＦＷがＯＮするタイミング（Ｈｉｇｈ→Ｌｏｗ）で割り込み処理を実行すれば，瞬時に立ち下がる信号により遅れのない正確なタイミングでの割り込み処理を実行することができる。
【００１６】
【実施例】
（第２の発明）
次に，図４を用いて，前記ゼロクロス信号出力装置Ｘに，さらにノイズ除去性能を高める構成を加えた第１の実施例（第２の発明の実施例）であるゼロクロス信号出力装置Ｘ１について説明する。
ゼロクロス信号出力装置Ｘ１は，前記ゼロクロス信号出力装置Ｘにおいて，前記交流信号３１４を分圧するために電源側から接地側への順に直列に設けられた前記第１の抵抗素子Ｒ１及び第２の抵抗素子Ｒ２の分圧点３０８と前記第１の抵抗素子Ｒ１との間に定電流ダイオード６０１（前記定電流素子の一例）を設けたものである。
図５は，本ゼロクロス信号出力装置Ｘ１における前記交流信号３１４（全波整流された信号），前記分圧点３０８における信号（分圧回路電流）及び前記２次側ゼロクロス信号ＦＷの各電流波形を表す。
図５に示すように，前記分圧点３０８における信号の電流波形は，前記定電流ダイオード６０１が設けられたことにより，該定電流ダイオード６０１のピンチオフ電流Ｉｐでリミットがかかる。このピンチオフ電流Ｉｐを，前記分圧点３０８の電圧がＳＲＧ2の基準電圧となるときに流れる電流Ｉrefに若干の余裕分を加えた電流とすれば，ＳＲＧ2を動作（ＯＮ／ＯＦＦ）させるのに必要十分なものとなる。
一般に，交流信号における誘導ノイズ電流による誤動作を防止するために，回路（信号経路）のインピーダンス（ここでは，前記抵抗素子Ｒ１，Ｒ２の抵抗値）を小さくすることが有効であることが知られている。しかし，回路のインピーダンスを小さくすると，流れる電流が大きくなるので消費電力が増大する。
例えば，図５において，ＳＲＧ2の前記基準電圧が２．５Ｖ，前記第１及び第２の抵抗素子Ｒ１，Ｒ２の抵抗値がそれぞれ４．７ＫΩ，４７ＫΩであり，位相各１１．２度のタイミングでゼロクロス検出を行う場合，位相各１１．２度のときに前記抵抗素子Ｒ１，Ｒ２（分圧回路）に流れる電流は０．５３Ａ，ピーク電流は２．７ｍＡ，消費電力は０．１９３Ｗとなる。
ここで，ゼロクロス検出の位相角を維持しつつ，ノイズ対策のために前記第１及び第２の抵抗素子Ｒ１，Ｒ２の抵抗値をそれぞれ４７０Ω，４．７ＫΩとして元の１／１０倍とすると，位相角１１．２度のときに流れる電流は５．３ｍＡ，ピーク電流は２７ｍＡ，消費電力は１．９３Ｗとなり元の１０倍となってしまう。しかし，この場合において，前記定電流ダイオード６０１として，ピンチオフ電流Ｉｐが５．３ｍＡであるものを用いると，前記抵抗素子Ｒ１，Ｒ２に流れるピーク電流は１／５倍となり，消費電力は０．４７５３Ｗと約１／４倍に抑えることができる。
このように，ゼロクロス検出タイミング近傍で定電流素子のピッチオフ電流以下にすることにより，前記分圧回路のインピーダンスを小さくして誘導ノイズ電流による誤動作を防止し，かつ，前記定電流素子によって前記分圧回路を流れる電流がピンチオフ電流に制限されるので消費電力も抑えることができる。
前記定電流素子としては，前記定電流ダイオード６０１の他，ドレインとゲートの間を短絡させた電界効果トランジスタ（ＦＥＴ）や，カレントミラー回路等を用いてもよい。
【００１７】
（第３の発明）
次に，図６を用いて，前記ゼロクロス信号出力装置Ｘに，さらにノイズ除去性能を高める構成を加えた第２の実施例（第３の発明の実施例）であるゼロクロス信号出力装置Ｘ２について説明する。
ゼロクロス信号出力装置Ｘ１は，前記ゼロクロス信号出力装置Ｘにおいて，前記交流信号３１４を分圧するために電源側から接地側への順に直列に設けられた前記第１及び第２の抵抗素子Ｒ１，Ｒ２よりもさらに接地側に直列に第３の抵抗素子Ｒ３を設けて３つの抵抗素子によって分圧回路を構成し，前記第２及び第３の抵抗素子Ｒ２，Ｒ３の間の接続点６０２（前記分圧点３０８に接地側から接続された前記抵抗素子Ｒ２よりもさらに接地側に位置する前記抵抗素子Ｒ３の電源側の接続点）と前記１次側ゼロクロス信号３１５のラインとが第４の抵抗素子Ｒ４を介して接続されたものである。
図６では，前記分圧点３０８と１次側接地（ＧＮＤ）との間にごく小容量のコンデンサＣ１を設けているが，これは特に本発明の構成をなすものではなく，特に設けなくてもよい。
このような構成により，前記分圧点３０８の電圧が所定の基準電圧より下がって前記１次側ゼロクロス信号がＯＮの状態では，接地側の分圧抵抗素子Ｒ３が抵抗素子Ｒ４を介してゼロクロス検出信号のＯＮ状態に引き込まれるので，分圧比は分圧抵抗によって定まる所定の値（（Ｒ２+Ｒ３）／（Ｒ１+Ｒ２+Ｒ３））より小さく設定されることとなる。また，前記分圧点３０８の電圧が所定の基準電圧より上がって前記１次側ゼロクロス信号がＯＦＦの状態では，接地側の分圧抵抗素子Ｒ３は前記１次側ゼロクロス信号のＯＦＦ状態にプルアップされるので，分圧比が前記所定の分圧比より大きく設定されることなる。このようにゼロクロス信号の出力状態に応じて分圧比が切り替わることによりヒステリス特性が得られ，ノイズによる誤動作を防止することができる。
この効果は，図７に示すように，前記第４の抵抗素子Ｒ４をダイオード６０３に置き換えた実施例であるゼロクロス信号出力装置Ｘ３も同様に奏する。
【００１８】
【発明の効果】
以上説明したように，第１の発明によれば，交流信号を分圧するために直列に設けられた抵抗素子の分圧点の電源側に定電流素子を設けることにより，抵抗素子のインピーダンスを下げても消費電流を抑えつつ交流信号における誘導ノイズ電流の影響を抑えることが可能となる。
また，第２の発明によれば，交流信号を分圧するために直列に設けられた３つ以上の抵抗素子のうち，分圧点よりも接地側の抵抗素子の接続点と１次側ゼロクロス信号のラインとを抵抗素子又はダイオードを介して接続することにより，ゼロクロス検出動作がヒステリシス特性を有することとなり，ノイズによる誤動作を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るゼロクロス信号出力装置Ｘを具備する画像形成装置の概略構成を表す断面図。
【図２】本発明の実施の形態に係るゼロクロス信号出力装置Ｘの構成を表す回路図。
【図３】本発明の実施の形態に係るゼロクロス信号出力装置Ｘにおける交流信号及びゼロクロス信号の電圧波形を表す図。
【図４】本発明の第１の実施例に係るゼロクロス信号出力装置Ｘ１の構成を表す回路図。
【図５】本発明の第１の実施例に係るゼロクロス信号出力装置Ｘ１における交流信号及びゼロクロス信号の電圧波形を表す図。
【図６】本発明の第２の実施例に係るゼロクロス信号出力装置Ｘ２の構成を表す回路図。
【図７】本発明の第３の実施例に係るゼロクロス信号出力装置Ｘ３の構成を表す回路図。
【符号の説明】
１…画像形成装置
２…感光体ドラム（像担持体）
１００…現像装置
１１０…画像読取部
２１０…画像形成部
２２５…転写装置
２５４…手差しトレイ
２８０…手差しシート給送装置
３０１…交流電源
３０２…メインスイッチ
３０３，３０５…全波整流回路
３０４…スイッチングレギュレータ
３０５…リレー接点
３０６…定着温度制御回路
３０６ａ…ヒータランプ
３０８…分圧点
３０９…スイッチング用ＦＥＴ
３１０，４０４，４０５…平滑回路
３１１…ＤＣライン
３１２ａ…フォトダイオード（フォトカプラ）
３１２ｂ…フォトトランジスタ（フォトカプラ）
３１４…交流信号（全波整流信号）
３１５…１次側ゼロクロス信号
４０６…コンデンサ
４０７…抵抗素子
５００…制御回路
６０１…定電流ダイオード（低電流素子）
６０３…ダイオード
Claims (3)
- 交流電源から得た全波整流された交流信号に基づいて１次側ゼロクロス信号を生成するゼロクロス信号生成手段と，前記１次側ゼロクロス信号を入力しフォトカプラを介して２次側ゼロクロス信号を出力するゼロクロス信号出力手段と，を具備するゼロクロス信号出力装置において，
前記ゼロクロス信号生成手段が，前記交流信号を分圧するために直列に設けられた複数の抵抗素子からなる分圧回路と，該分圧回路における分圧点の電源側に設けられた定電流素子とを具備し，
前記定電流素子のピンチオフ電流が，前記分圧回路における分圧点の電圧が前記交流信号から前記１次側ゼロクロス信号を生成する際のしきい電圧となるときに前記定電流素子に流れる電流に対し余裕分を加えた電流であることを特徴とするゼロクロス信号出力装置。 - 交流電源から得た全波整流された交流信号に基づいて１次側ゼロクロス信号を生成するゼロクロス信号生成手段と，前記１次側ゼロクロス信号を入力しフォトカプラを介して２次側ゼロクロス信号を出力するゼロクロス信号出力手段と，を具備するゼロクロス信号出力装置において，
前記ゼロクロス信号生成手段が，前記交流信号を分圧するために直列に設けられた３つ以上の抵抗素子からなり，該３つ以上の抵抗素子のうちの２つ以上が分圧点よりも接地側に設けられた分圧回路を具備し，
前記分圧回路における前記抵抗素子のうちの２つ以上が分圧点よりも接地側に設けられ，前記分圧回路の分圧点に接地側から接続された前記抵抗素子よりもさらに接地側に位置する前記抵抗素子のいずれかにおける電源側の接続点と前記１次側ゼロクロス信号のラインとが抵抗素子を介して接続されてなることを特徴とするゼロクロス信号出力装置。 - 請求項１又は２のいずれかに記載のゼロクロス信号出力装置と，これにより出力された前記２次側ゼロクロス信号を用いて割り込み処理を行う制御手段と，を具備してなることを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118687A JP4338429B2 (ja) | 2003-04-23 | 2003-04-23 | ゼロクロス信号出力装置，画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118687A JP4338429B2 (ja) | 2003-04-23 | 2003-04-23 | ゼロクロス信号出力装置，画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004328869A JP2004328869A (ja) | 2004-11-18 |
| JP4338429B2 true JP4338429B2 (ja) | 2009-10-07 |
Family
ID=33498164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003118687A Expired - Fee Related JP4338429B2 (ja) | 2003-04-23 | 2003-04-23 | ゼロクロス信号出力装置，画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4338429B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010239774A (ja) * | 2009-03-31 | 2010-10-21 | Brother Ind Ltd | ゼロクロス検出装置 |
| KR20160024604A (ko) | 2014-08-26 | 2016-03-07 | 삼성전자주식회사 | 입력 전원의 위상을 감지하는 방법 및 장치 |
| CN105092948A (zh) * | 2015-08-25 | 2015-11-25 | 南京工程学院 | 高精度交流信号过零检测装置及方法 |
| CN111796140B (zh) * | 2020-06-30 | 2023-06-30 | 上海宏力达信息技术股份有限公司 | 一种同时检测过零点和停复电的检测电路 |
-
2003
- 2003-04-23 JP JP2003118687A patent/JP4338429B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004328869A (ja) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8761631B2 (en) | Power supply including zero-cross detection circuit, and image forming apparatus | |
| US20090003868A1 (en) | Image forming apparatus | |
| US8768187B2 (en) | Image forming apparatus and power supply device | |
| US8958712B2 (en) | Power control method, power control device, and image forming apparatus | |
| JP2019213409A (ja) | 電源装置及び画像形成装置 | |
| JP4568249B2 (ja) | 電源装置 | |
| JP4338429B2 (ja) | ゼロクロス信号出力装置，画像形成装置 | |
| JP4630576B2 (ja) | 電力制御装置 | |
| US20070013409A1 (en) | Digitally controlled high-voltage power supply and method therefor | |
| JP2017188978A (ja) | 電源装置及び画像形成装置 | |
| JP7318528B2 (ja) | 電源回路、及び電源回路を備えた電子機器 | |
| JP7458843B2 (ja) | 電力変換装置 | |
| JP2005257831A (ja) | 画像形成装置 | |
| US20200033763A1 (en) | Control device, image forming apparatus, and control method | |
| JP5347008B2 (ja) | 電子機器 | |
| JP5012846B2 (ja) | 画像形成装置および帯電器用電源 | |
| JP5381368B2 (ja) | 電源制御装置、画像形成装置、電源制御方法 | |
| JP7400636B2 (ja) | 電源装置及び画像形成装置 | |
| JP2013078187A (ja) | 電子機器 | |
| JP7073960B2 (ja) | ヒータ制御装置および画像形成装置 | |
| JP5530617B2 (ja) | 電源装置 | |
| JP5796304B2 (ja) | 電源装置及び画像形成装置 | |
| JP2019041511A (ja) | 電源装置、及び画像形成装置 | |
| JP2005181778A (ja) | 画像形成装置 | |
| JP4713236B2 (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090630 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4338429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |