JP4337456B2 - Capacitor built-in wiring circuit board and manufacturing method thereof - Google Patents
Capacitor built-in wiring circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4337456B2 JP4337456B2 JP2003281819A JP2003281819A JP4337456B2 JP 4337456 B2 JP4337456 B2 JP 4337456B2 JP 2003281819 A JP2003281819 A JP 2003281819A JP 2003281819 A JP2003281819 A JP 2003281819A JP 4337456 B2 JP4337456 B2 JP 4337456B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- wiring
- pattern
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、配線回路板内にキャパシタを組込んだキャパシタ内蔵型配線回路板及びそのキャパシタ内蔵型配線回路板の製造方法に関する。 The present invention relates to a capacitor built-in wiring circuit board in which a capacitor is incorporated in a wiring circuit board and a method of manufacturing the capacitor built-in wiring circuit board.
電子機器の小型化、高密度化、高性能化が進んでいる。そして、電子機器内に組込まれる配線回路板も小型化、高密度化、高速化の要求が高まっており、それらの要求を満たした配線回路板が求められている。 Electronic devices are becoming smaller, higher density, and higher performance. And the demand for miniaturization, high density, and high speed is increasing for the wiring circuit board incorporated in the electronic device, and a wiring circuit board that satisfies these requirements is demanded.
従来、配線回路板においては、半導体チップ、抵抗素子、キャパシタ、インダクタ等の部品が表面実装され、実装する部品を小型化することで配線回路板の小型化、高密度化の対応を図っている。 Conventionally, in a printed circuit board, components such as a semiconductor chip, a resistor element, a capacitor, and an inductor are surface-mounted, and the components to be mounted are reduced in size so as to cope with downsizing and higher density of the printed circuit board. .
しかしながら、表面実装だけでは限界があり、さらなる部品実装密度の向上が求められ、抵抗素子、キャパシタ、インダクタ等の部品を内蔵した部品内蔵の配線回路板の開発が進められている。 However, there is a limit to surface mounting alone, and further improvements in component mounting density are required, and development of wiring circuit boards with built-in components that incorporate components such as resistance elements, capacitors, and inductors is underway.
配線回路板の内部にキャパシタを形成する手法として、配線回路板内部に誘電体層を設け、その誘電体層の両面に電極を形成する手法が、特許文献1に報告されている。
As a technique for forming a capacitor inside a printed circuit board,
この手法と別の配線回路板の内部にキャパシタを形成する手法を説明する。図8(a)に示すように、絶縁基板1上に、他の配線パターン3と共に、第1電極2を形成し、図8、(b)に示すように、この第1電極2及び他の配線パターン3の上面に、誘電体層4をフィルムラミネートやスクリーン印刷により形成する。そして、誘電体層4上面における第1電極2の対向位置に第2電極5を形成する。したがって、第1電極2、誘電体層4の一部、及び第2電極5でキャパシタを構成する。
A method of forming a capacitor inside a printed circuit board different from this method will be described. As shown in FIG. 8A, the
しかしながら、この図8(a)、(b)に示すキャパシタを形成する手法においては、第1電極2の上面に誘電体層4をフィルムラミネートやスクリーン印刷により形成する過程において、第1電極2の周辺に位置する他の配線パターン3の存在により、誘電体層4を形成する樹脂の流れ方が不均一になり第1電極2上の誘電体層4の厚さに変動が生じる。特に、第1電極2の周縁部において厚さ変動が大きくなる。このように、電極間に存在する誘電体層4の厚さの変動によってキャパシタの容量が大きく変化し、設計通りのキャパシタ容量を得ることが難しい問題があった。
However, in the method of forming the capacitor shown in FIGS. 8A and 8B, in the process of forming the
この電極間に存在する誘電体層4の厚さ変動を抑制する手法が特許文献2に提唱されている。この手法においては、図9(a)に示すように、絶縁基板1上に第1電極2の層、誘電体層4、第2電極5の層を全て積層する。その後、図9(b)に示すように、第1電極2の層、誘電体層4、第2電極5の層における各キャパシタ6を構成する部分以外をエッチンッグにより除去している。このような手法を採用することにより、各キャパシタ6における誘電体層4の厚みを均一にできる。
しかしながら、図9(a)、(b)に示す製造方法においては、絶縁基板1上に第1電極2の層、誘電体層4、第2電極5の層を全て積層した後、不要部分をエッチンッグにより除去するので、製造工程が複雑化する問題が生じる。
However, in the manufacturing method shown in FIGS. 9A and 9B, after all the layers of the
また、図8(a)、(b)に示すように絶縁基板1上に第1電極2以外に他の一般の配線パターン3を形成して、配線回路板の集積度を向上させる場合においては、絶縁基板1上に第1電極2の層、誘電体層4、第2電極5の層を全て積層した後に、第1電極2の層における一般の配線パターン3を形成すべき領域をエッチンッグにより露出させる。そして、この露出した第1電極2の層に一般の配線パターン3を形成する必要がある。したがって、製造工程がさらに複雑化する問題が生じる。
8A and 8B, when a
本発明はこのような事情に鑑みてなされたものであり、製造工程を複雑化することなく、電極間に存在する絶縁体層の厚みを均一にでき、設計通りの容量を持つキャパシタを内蔵することができ、かつ含まれる配線の集積度を向上できるキャパシタ内蔵型配線回路板及びキャパシタ内蔵型配線回路板の製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and it is possible to make the thickness of the insulating layer between the electrodes uniform without complicating the manufacturing process, and to incorporate a capacitor having a designed capacity. Another object of the present invention is to provide a capacitor built-in wiring circuit board that can be integrated and that can improve the degree of integration of the contained wiring, and a method for manufacturing the capacitor built-in wiring circuit board.
上記課題を解消するために、本発明のキャパシタ内蔵型配線回路板においては、絶縁体と、この絶縁体の表面に設けられた第1電極と、絶縁体の表面における第1電極の周辺に設けられ、かつ第1電極と導通しない独立パターンと、第1電極及び独立パターンの絶縁体に対向しない面を共通に覆う誘電体層と、誘電体層の第1電極及び独立パターンに対向しない面に設けられ、第1電極と誘電体層の一部とでキャパシタを構成する第2電極とを備えている。 In order to solve the above problems, in the capacitor built-in wiring circuit board according to the present invention, the insulator, the first electrode provided on the surface of the insulator, and the periphery of the first electrode on the surface of the insulator are provided. And an independent pattern that is not electrically connected to the first electrode, a dielectric layer that commonly covers a surface of the dielectric layer that does not face the insulator of the first electrode and the independent pattern, and a surface that does not face the first electrode and the independent pattern of the dielectric layer. And a second electrode constituting a capacitor with the first electrode and a part of the dielectric layer.
このように構成されたキャパシタ内蔵型配線回路板においては、第1電極の周辺にこの第1電極と導通しない独立パターンを設け、この第1電極及び独立パターンの上面面を誘電体層で共通に覆うようにしている。したがって、第1電極とこの第1電極の周辺に配設された独立パターンとの位置関係は、この第1電極の近傍に形成される他の配線パターンの位置の如何に係わらず固定である。よって、誘電体層における第1電極と第2電極に挟まれた領域(部分)は、常に均一に形成される。その結果、第1電極と誘電体層の一部と第2電極とで構成されるキャパシタの容量を設計通り均一にかつ精度よく制御できる。 In the wiring circuit board with a built-in capacitor configured as described above, an independent pattern that does not conduct to the first electrode is provided around the first electrode, and the upper surface of the first electrode and the independent pattern is shared by the dielectric layer. I try to cover it. Therefore, the positional relationship between the first electrode and the independent pattern disposed around the first electrode is fixed regardless of the position of another wiring pattern formed in the vicinity of the first electrode. Therefore, a region (part) between the first electrode and the second electrode in the dielectric layer is always formed uniformly. As a result, the capacitance of the capacitor composed of the first electrode, part of the dielectric layer, and the second electrode can be controlled uniformly and accurately as designed.
また、別の発明のキャパシタ内蔵型配線回路板においては、絶縁体と、この絶縁体の表面に設けられた配線パターンと、絶縁体の表面に設けられた第1電極と、絶縁体の表面における第1電極の周辺に設けられ、かつ第1電極と導通しない独立パターンと、少なくとも第1電極及び独立パターンの絶縁体に対向しない面を共通に覆う誘電体層と、誘電体層の第1電極及び独立パターンに対向しない面に設けられ、第1電極と誘電体層の一部とでキャパシタを構成する第2電極とを備えている。 In another wiring circuit board with a built-in capacitor according to another invention, an insulator, a wiring pattern provided on the surface of the insulator, a first electrode provided on the surface of the insulator, and a surface of the insulator An independent pattern provided around the first electrode and not conducting to the first electrode; a dielectric layer covering at least a surface of the first electrode and the independent pattern not facing the insulator; and a first electrode of the dielectric layer And a second electrode which is provided on a surface which does not face the independent pattern and forms a capacitor with the first electrode and a part of the dielectric layer.
このように構成されたキャパシタ内蔵型配線回路板においては、絶縁体の表面に、キャパシタを構成する第1電極、独立パターンの他に、配線パターンが設けられている。したがって、キャパシタ内蔵型配線回路板の集積度を向上できる。 In the capacitor built-in wiring circuit board configured as described above, a wiring pattern is provided on the surface of the insulator, in addition to the first electrode and the independent pattern constituting the capacitor. Therefore, the degree of integration of the capacitor built-in wiring circuit board can be improved.
また、別の発明は、上記発明におけるキャパシタ内蔵型配線回路板において、配線パターン、第1電極及び各独立パターンは、同一材料で構成され、かつ同一厚みに形成されている。
このように、配線パターン、第1電極及び各独立パターンを、同一材料でかつ同一厚みに形成することによって、このキャパシタ内蔵型配線回路板の製造をより効率的に実施できる。
In another invention, in the capacitor built-in wiring circuit board according to the above invention, the wiring pattern, the first electrode, and each independent pattern are made of the same material and have the same thickness.
In this way, by forming the wiring pattern, the first electrode, and each independent pattern with the same material and the same thickness, it is possible to more efficiently implement the capacitor built-in type wiring circuit board.
また、別の発明に係わるキャパシタ内蔵型配線回路板の製造方法においては、絶縁体の表面に、第1電極と、この第1電極の周辺でかつ第1電極と導通しない独立パターンとを形成するステップと、第1電極及び独立パターンの絶縁体に対向しない面に、この面を共通に覆う誘電体層を形成するステップと、この誘電体層の第1電極及び独立パターンに対向しない面に、第1電極と誘電体層の一部とでキャパシタを構成する第2電極を形成するステップとを備えている。 In the method of manufacturing a capacitor-embedded wiring circuit board according to another invention, the first electrode and an independent pattern that is not connected to the first electrode and around the first electrode are formed on the surface of the insulator. A step of forming a dielectric layer covering the surface in common with the first electrode and a surface not facing the insulator of the independent pattern; and a surface of the dielectric layer not facing the first electrode and the independent pattern; Forming a second electrode constituting a capacitor with the first electrode and a part of the dielectric layer.
このように構成されたキャパシタ内蔵型配線回路板の製造方法においては、第1電極、第1電極の周辺にこの第1電極と導通しない独立パターンとを形成し、この第1電極及び独立パターンの上面面を共通に覆う誘電体層を形成している。したがって、先に説明した発明のキャパシタ内蔵型配線回路板とほぼ同じ作用効果を奏することが可能である。 In the method of manufacturing a capacitor built-in wiring circuit board configured as described above, the first electrode and an independent pattern that is not electrically connected to the first electrode are formed around the first electrode. A dielectric layer covering the upper surface in common is formed. Therefore, it is possible to achieve substantially the same operation and effect as the capacitor built-in wiring circuit board of the invention described above.
また、別の発明に係わるキャパシタ内蔵型配線回路板の製造方法においては、絶縁体の表面に、配線パターンと、第1電極と、この第1電極の周辺でかつ第1電極と導通しない独立パターンとを、同一材料でかつ同一厚みに形成するステップと、第1電極及び独立パターンの絶縁体に対向しない面に、この面を共通に覆う誘電体層を形成するステップと、誘電体層の第1電極及び独立パターンに対向しない面に、第1電極と誘電体層の一部とでキャパシタを構成する第2電極を形成するステップとを備えている。 In the method for manufacturing a capacitor-embedded wired circuit board according to another invention, a wiring pattern, a first electrode, and an independent pattern around the first electrode and not conducting to the first electrode are formed on the surface of the insulator. Are formed of the same material and with the same thickness, a step of forming a dielectric layer that covers the surface of the first electrode and the independent pattern on the surface that is not opposed to the insulator, and a first layer of the dielectric layer. Forming a second electrode constituting a capacitor with the first electrode and a part of the dielectric layer on a surface not facing the one electrode and the independent pattern.
このように構成されたキャパシタ内蔵型配線回路板の製造方法においては、絶縁体の表面に、キャパシタを構成する第1電極、独立パターン、配線パターンを同一材料でかつ同一厚みに形成している。したがって、キャパシタ内蔵型配線回路板の集積度を向上できるとともに、製造をより効率的に実施できる。 In the method of manufacturing a capacitor built-in wiring circuit board configured as described above, the first electrode, the independent pattern, and the wiring pattern that constitute the capacitor are formed on the surface of the insulator with the same material and with the same thickness. Therefore, the integration degree of the capacitor built-in type wiring circuit board can be improved and the manufacturing can be carried out more efficiently.
さらに、別の発明のキャパシタ内蔵型配線回路板の製造方法においては、絶縁体の表面に、第1電極と、この第1電極の周辺でかつ第1電極と導通しない独立パターンとを形成した第1の回路基板を製造するステップと、絶縁体の表面における、第1の回路基板の第1電極に対応する位置に第2電極を形成した第2の回路基板を製造するステップと、製造された第1の回路基板と第2の回路基板とを、第1電極と第2電極とが互いに対向するように、かつ両回路基板間に誘電体層を介して接合して、第1電極と誘電体層の一部と第2電極とでキャパシタを構成するステップとを備えている。 Furthermore, in another method of manufacturing a capacitor-embedded wired circuit board according to another invention, a first electrode and an independent pattern that is not connected to the first electrode and around the first electrode are formed on the surface of the insulator. Manufacturing a first circuit board, manufacturing a second circuit board having a second electrode formed at a position corresponding to the first electrode of the first circuit board on the surface of the insulator, and The first circuit board and the second circuit board are joined to each other so that the first electrode and the second electrode face each other and between the circuit boards via a dielectric layer. Forming a capacitor with a part of the body layer and the second electrode.
このように第1の回路基板と第2の回路基板とを接合して製造されたキャパシタ内蔵型配線回路板においても、第1電極の周辺にこの第1電極と導通しない独立パターンが存在する。したがって、先に説明したキャパシタ内蔵型配線回路板とほぼ同じ作用効果を奏することが可能である。 Even in the capacitor built-in wiring circuit board manufactured by bonding the first circuit board and the second circuit board in this way, an independent pattern that does not conduct to the first electrode exists around the first electrode. Accordingly, it is possible to achieve substantially the same operational effects as the capacitor built-in wiring circuit board described above.
このように、本発明のキャパシタ内蔵型配線回路板、及びキャパシタ内蔵型配線回路板の製造方法においては、第1電極の周辺にこの第1電極と導通しない独立パターンを設け、この第1電極及び独立パターンの上面面を誘電体層で共通に覆うようにしている。 Thus, in the capacitor built-in wiring circuit board and the method for manufacturing a capacitor built-in wiring circuit board according to the present invention, an independent pattern that does not conduct to the first electrode is provided around the first electrode. The upper surface of the independent pattern is commonly covered with a dielectric layer.
したがって、製造工程を複雑化することなく、電極間に存在する絶縁体層の厚みを均一にでき、設計通りの容量を持つキャパシタを内蔵することができ、かつ含まれる配線の集積度を向上できる。 Therefore, the thickness of the insulator layer existing between the electrodes can be made uniform without complicating the manufacturing process, the capacitor having the capacity as designed can be incorporated, and the integration degree of the included wiring can be improved. .
以下本発明の各実施形態を図面を用いて説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(第1実施形態)
図1は、本発明の第1実施形態に係わるキャパシタ内蔵型配線回路板の断面図である。絶縁基板10の上面及び下面に第1の配線パターン11a、11bが形成されている。この第1の配線パターン11a、11bの外側に、絶縁体としての絶縁層12a、12bが形成されている。下側の絶縁層12bの下面には複数の第2の配線パターン15bが形成されている。この第2の配線パターン15bと第1の配線パターン11bとの間には、両配線パターン15b、11b間を導通するビア16が形成されている。
(First embodiment)
FIG. 1 is a sectional view of a capacitor built-in wiring circuit board according to a first embodiment of the present invention.
上側の絶縁層12aの上面には複数の第2の配線パターン15a、第1電極13、及び独立パターン14が形成されている。この複数の第2の配線パターン15a、第1電極13、及び独立パターン14は、同一の導体材料で、かつ同一厚みに形成されている。この第2の配線パターン15aと第1の配線パターン11aとの間には、両配線パターン15a、11a間を導通するビア16が形成されている。
A plurality of
そして、複数の第2の配線パターン15a、第1電極13、及び独立パターン14の各上面には、これらを共通に覆う誘電体層17が形成されている。この誘電体層17の上面における第1電極13に対向する位置に第2電極18が形成されている。したがって、第1電極13、誘電体層17の一部及び第2電極18は、このキャパシタ内蔵型配線回路板に内蔵されたキャパシタを構成する。
A
図2(a)、(b)は、図1のキャパシタ内蔵型配線回路板を、第2の配線パターン15a、第1電極13、及び独立パターン14が形成された位置で水平に切断して示す斜視図である。この各斜視図に示すように、絶縁層12aの上面には、複数の第2の配線パターン15aと、ほぼ正方形形状を有した1個の第1電極13と、この第1電極13の周辺に配置された独立パターン14とが形成されている。この独立パターン14は、第1電極13及び第2の配線パターン15aに対して導通していない。
2 (a) and 2 (b) show the capacitor built-in wiring circuit board of FIG. 1 cut horizontally at the position where the
なお、図2(a)は第1電極13の周辺に複数の独立パターン14を配置した例を示し、図2(b)は第1電極13の周辺に1個の独立パターン14を配置した例を示す。誘電体材料の移動が容易になり、より厚みの均一な誘電体層17の形成ができるためには、図2(a)に示すように、第1電極13の周辺に複数の独立パターン14を配置し、独立パターン14相互間に隙間を設けることが望ましい。
2A shows an example in which a plurality of
このように構成された第1実施形態のキャパシタ内蔵型配線回路板においては、図2(a)、(b)に示すように、上方の絶縁層12aの上面に、複数の第2の配線パターン15a、1個の第1電極13、この第1電極13と導通しない独立パターン14を設け、第2の配線パターン15a、第1電極13及び独立パターン14の上面を誘電体層17で共通に覆うようにしている。
In the capacitor built-in wiring circuit board according to the first embodiment configured as described above, as shown in FIGS. 2A and 2B, a plurality of second wiring patterns are formed on the upper surface of the upper insulating layer 12a. 15 a, one
したがって、第1電極13とこの第1電極13の周辺に配設された独立パターン14との位置関係は、この第1電極13の近傍に形成される他の各第2の配線パターン15aの位置の如何に係わらず固定である。
Therefore, the positional relationship between the
よって、誘電体層17における第1電極13と第2電極18に挟まれた領域(部分)は、均一に形成される。さらに、独立パターン14は、第1電極13及び第2の配線パターン15aと導通していない。その結果、第1電極13と誘電体層17の一部と第2電極18とで構成されるキャパシタの容量を設計通り均一にかつ精度よく制御できる。
Therefore, a region (part) sandwiched between the
なお、図1に示す第1電極13の周辺に独立パターン14が形成され、かつ、第1電極13の周辺に種々の第2の配線パターン15aが形成された複数種類の第1実施形態のキャパシタ内蔵型配線回路板相互間におけるキャパシタ容量の変動(バラツキ)は、独立パターン14が全く形成されていないキャパシタ内蔵型配線回路板相互間におけるキャパシタ容量の変動(バラツキ)に比較して、約5%程度抑制できることが実験的に確認できた。
A plurality of types of capacitors according to the first embodiment in which the
さらに、複数の第2の配線パターン15a、第1電極13、及び独立パターン14は、同一の絶縁層12aの上面において、同一の導体材料で、かつ同一厚みに形成されている。したがって、キャパシタ内蔵型配線回路板の集積度を向上できる。さらに、このキャパシタ内蔵型配線回路板の製造をより効率的に実施できる。
Further, the plurality of
(第2実施形態)
図3は、本発明の第2実施形態に係わるキャパシタ内蔵型配線回路板の断面図である。図1に示す第1実施形態のキャパシタ内蔵型配線回路板と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
(Second Embodiment)
FIG. 3 is a cross-sectional view of a capacitor built-in wiring circuit board according to a second embodiment of the present invention. The same parts as those in the capacitor built-in wiring circuit board according to the first embodiment shown in FIG.
この第2実施形態のキャパシタ内蔵型配線回路板において、誘電体層17は、第2の配線パターン15aの上面には形成されていなくて、第1電極13、及び独立パターン14の上面にのみ形成さている。
In the capacitor built-in wiring circuit board according to the second embodiment, the
このように構成された第2実施形態のキャパシタ内蔵型配線回路板においても、第1電極13の周辺に独立パターン14が形成されているので、先に説明した第1実施形態のキャパシタ内蔵型配線回路板とほぼ同じ作用効果を奏することが可能である。
Also in the capacitor built-in wiring circuit board of the second embodiment configured as described above, the
(第3実施形態)
図4、図5は、本発明の第3実施形態に係わるキャパシタ内蔵型配線回路板の製造方法を示す製造工程図である。この第3実施形態においては、図1に示した第1実施形態のキャパシタ内蔵型配線回路板のビルドアップ工法による製造方法を説明する。
(Third embodiment)
4 and 5 are manufacturing process diagrams showing a method of manufacturing a capacitor built-in wiring circuit board according to the third embodiment of the present invention. In the third embodiment, a manufacturing method by the build-up method of the capacitor built-in wiring circuit board of the first embodiment shown in FIG. 1 will be described.
まず、絶縁基板10の両面に銅箔からなる導体層20a、20bを形成して、両面銅貼積層板を製造する(図4(a))。
First, conductor layers 20a and 20b made of copper foil are formed on both surfaces of the insulating
この両面銅貼積層板の導体層20a、20b上に、厚さ15μmのドライフィルムレジストを、ラミネータを用いて110℃、3kg/cmでラミネートコーティングを行う。次に、露光量55mJの条件で露光し、1%炭酸ナトリウム水溶液で現像を行うことでレジストパターン21a、21bを形成する(図4(b))。
On the conductor layers 20a and 20b of the double-sided copper-clad laminate, a dry film resist having a thickness of 15 μm is laminated and coated at 110 ° C. and 3 kg / cm using a laminator. Next, the resist
次に、このレジストパターン21a、21bをマスクにして塩化第二鉄液を用いてエッチング処理し、その後、このレジストパターン21a、21bを5%水酸化ナトリウム水溶液により除去することで、絶縁基板10の上下面に、それぞれ、第1の配線パターン11a、11bを形成する(図4(c))。
Next, the resist
なお、絶縁基板10の上下面に形成される第1の配線パターン11a、11bの層数は特に1層に限定されるものではなく、任意の層数に適用できる。
Note that the number of layers of the
次に、上下面に第1の配線パターン11a、11bが形成された基板を、120℃のオーブンで乾燥した後、基板の両面に対して熱硬化型の絶縁材料を真空ラミネータを用いて130℃、30秒、3kg/cm2の条件でラミネートし、160℃、1時間の加熱によって硬化させ、絶縁体としての絶縁層12a、12bを形成する。そして、各絶縁層12a、12bにおける第1の配線パターン11a、11bの導通路部分にレーザー加工を用いて80μmφのビア用孔22a、22bの加工を行う。なお、レーザー加工には、炭酸ガスレーザーやUV―YAGレーザー、エキシマレーザーを用いることができる(図4(d))。
Next, the substrate on which the
次に、絶縁層12a、12b上及びビア用孔22a、22b内を粗化処理、触媒核付与及び、活性化処理した後、無電解銅めっき等により絶縁層12a、12b上及びビア用孔22a、22b内にめっき下地層を形成し、めっき下地層をカソードにして電解銅めっきを行い、絶縁層12a、12b上に10μm程度の所定厚の導体層23a、23bを、ビア用孔22a、22b内を導体で充填したビア16を形成する(図4(e))。
Next, the insulating
次に、厚さ15μmのドライフィルムレジストを上側の導体層23a上にラミネータを用いてラミネートコーティングを行う。フォトリソグラフィ工程によって露光、現像を行うことで第2の配線パターン15a、第1電極13、及び独立パターン14に対応するレジストパターン24aを形成する。同様に、厚さ15μmのドライフィルムレジストを下側の導体層23bにラミネータを用いてラミネートコーティングを行う。フォトリソグラフィ工程によって露光、現像を行うことで第2の配線パターン15bに対応するレジストパターン24bを形成する(図4(f))。
Next, a dry film resist having a thickness of 15 μm is laminated on the
各レジストパターン24a、24bをマスクにして、導体層23a、23bを塩化第二鉄でエッチングし、その後、各レジストパターン24a、24bを5%水酸化ナトリウム水溶液で剥離除去を行い、第2の配線パターン15a、第1電極13、及び独立パターン14、第2の配線パターン15bを形成する(図5(g))。
Using the resist
なお、ここでは、配線パターンをサブトラクティブ法により形成した事例について説明したが、セミアディティブ法によっても配線パターンの形成は可能である。 Here, the case where the wiring pattern is formed by the subtractive method has been described, but the wiring pattern can also be formed by the semi-additive method.
次に、第2の配線パターン15a、第1電極13、及び独立パターン14、第2の配線パターン15bが形成された基板を純水で洗浄し、120℃のオーブンで乾燥した後、熱硬化型の誘電体材料を第2の配線パターン15a、第1電極13、及び独立パターン14の上面にフィルムラミネートやスクリーン印刷により形成し、190℃、1時間の加熱によって硬化させ、誘電体層17を形成する。続いて、この誘電体層17の上面における第1電極13の対向位置に、導電性ペーストをスクリーン印刷することにより第2電極18を形成する(図5(h))。
このようにして、図1に示したキャパシタ内蔵型配線回路板が製造される。
Next, the substrate on which the
In this way, the capacitor built-in wiring circuit board shown in FIG. 1 is manufactured.
このような構成の第3実施形態のキャパシタ内蔵型配線回路板の製造方法においては、絶縁層12a上に、複数の第2の配線パターン15a、第1電極13、この第1電極13の周辺にこの第1電極と導通しない独立パターン14を形成し、この第2の配線パターン15a、第1電極13、独立パターン14の上面面を共通に覆う誘電体17層を形成している。したがって、この製造方法で製造されたキャパシタ内蔵型配線回路板は、先に説明した図1に示す第1実施形態のキャパシタ内蔵型配線回路板とほぼ同じ作用効果を奏することが可能である。
In the method of manufacturing the wired circuit board with a built-in capacitor according to the third embodiment having such a configuration, a plurality of
さらに、この第3実施形態の製造方法においては、絶縁層12aの上面に、キャパシタを構成する第1電極13、独立パターン14、複数の第2の配線パターン15aを同一材料でかつ同一厚みに形成している。したがって、キャパシタ内蔵型配線回路板の集積度を向上できるとともに、製造工程数を減少でき、より効率的に製造を実施できる。
Furthermore, in the manufacturing method of the third embodiment, the
(第4実施形態)
図6、図7は、本発明の第4実施形態に係わるキャパシタ内蔵型配線回路板の製造方法を示す製造工程図である。
(Fourth embodiment)
6 and 7 are manufacturing process diagrams showing a method of manufacturing a capacitor built-in wiring circuit board according to the fourth embodiment of the present invention.
まず、絶縁基板10の両面に銅箔からなる導体層30a、30bを形成して両面銅貼積層板を製造する(図6(a))。
この両面銅貼積層板の導体層30a、30b上に、ドライフィルムを貼り合わせる等の方法でドライフィルムレジスト(感光層)を形成し、露光、現像等の一連のパターニング処理を行って、レジストパターン31a、31bを形成する(図6(b))。
First, conductor layers 30a and 30b made of copper foil are formed on both surfaces of the insulating
A dry film resist (photosensitive layer) is formed on the conductor layers 30a and 30b of the double-sided copper-clad laminate by a method such as bonding a dry film, and a series of patterning processes such as exposure and development are performed to form a resist pattern. 31a and 31b are formed (FIG. 6B).
次に、両側のレジストパターン31a、31bをマスクにして、各導体層30a、30bをエッチング処理し、エッチング処理後に、レジストパターン31a、31bを専用の剥離液で除去して、絶縁基板10の両面に複数の配線パターン32a、32bが形成された第2の回路基板33aを製造する。そして、この場合、この第2の回路基板33aの下側の配線パターン32bの一部にキャパシタの電極の一方を構成する第2電極18が同時に形成される(図6(c1))。
Next, using the resist
同様にして、絶縁基板10の上面に複数の配線パターン32a、1個の第1電極13、独立パターン14が形成され、絶縁基板10の下面に複数の配線パターン32bが形成された第1の回路基板33bを製造する。そして、この場合、この第1の回路基板33bの上側に形成された第1電極13が前述した第2電極18に対向し、キャパシタの他方の電極を構成する(図6(c2))。
Similarly, a first circuit in which a plurality of
同様にして、絶縁基板10の両面にそれぞれ複数の配線パターン32a、32bが形成された第3の回路基板33cを製造する(図6(c3))。
Similarly, a
次に、第2、第1、第3の各回路基板33a、33b、33cに対して、黒化処理等の前処理を施す。第2の回路基板33aと第1の回路基板33bとの間に誘電体層17を形成する誘電体材料を挟み、第1の回路基板33bと第3の回路基板33cとの間にプリプレグ(絶縁シート)34を挟み、さらに、第2の回路基板33aの上側にプリプレグ34を介して銅箔35aを重ね、さらに、第3の回路基板33cの下側にプリプレグ34を介して銅箔35bを重ねる。そして、これらを加圧して多層回路基板36を作成する。この結果、この多層回路基板36内において、第1電極13と第2電極18と誘電体層17の一部とでキャパシタを構成する。(図6(d))。
Next, pretreatment such as blackening treatment is performed on the second, first, and
次に、この多層回路基板36の所定の位置にスルーホール37を形成する。続いて、両側の銅箔35a、35bに対して、無電解銅めっき、レジストパターン形成、電解銅めっき、レジスト剥離、エッチング処理等、一連の工程を実行して、外層パターン38a、38bを形成する(図7(e))。
続いて、スルーホール37内に導体を充填してビア16を形成して、最終のキャパシタ内蔵型配線回路板を得る(図7(f))
このように第2の回路基板33aと第1の回路基板33bと第3の回路基板33cとを接合する第4実施形態のキャパシタ内蔵型配線回路板の製造方法においても、第1電極13の周辺にこの第1電極13と導通しない独立パターン14が存在する。そして、この第1電極13に対して誘電体層17を介して第2電極18が対向している。したがって、先に説明した第3実施形態のキャパシタ内蔵型配線回路板の製造方法とほぼ同じ作用効果を奏することが可能である。
Next, a through
Subsequently, the via 16 is formed by filling the through
As described above, also in the method of manufacturing the capacitor built-in wiring circuit board according to the fourth embodiment in which the
10…絶縁基板、11a、11b…第1の配線パターン、12a,12b…絶縁層、13…第1電極、14…独立パターン、15a,15b…第2の配線パターン、16…ビア、17…誘電体層、18…第2電極、20a,20b,23a,23b,30a,30b…導体層、21a,21b,24a,24b,31a,31b…レジストパターン、22a,22b…ビア用孔、32a,32b…配線パターン、33a…第2の回路基板、33a…第1の回路基板、33c…第3の回路基板、34…プリプレグ、35a,35b…銅箔、38a,38b…外層パターン、36…多層回路基板、37…スルーホール
DESCRIPTION OF
Claims (4)
この絶縁体の表面に設けられた配線パターンと、
前記絶縁体の表面に設けられた第1電極と、
前記絶縁体の表面における前記第1電極の周辺の固定された位置に設けられ、かつ前記第1電極と導通しない独立パターンと、
前記絶縁体の表面に設けられ、前記第1電極及び前記配線パターンと導通しない配線パターンと、
少なくとも前記第1電極及び前記独立パターンの前記絶縁体に対向しない面を共通に覆う誘電体層と、
この誘電体層の前記第1電極及び独立パターンに対向しない面に設けられ、前記第1電極と前記誘電体層の一部とでキャパシタを構成する第2電極と
を備えたことを特徴とするキャパシタ内蔵型配線回路板。 An insulator;
A wiring pattern provided on the surface of this insulator,
A first electrode provided on a surface of the insulator;
An independent pattern provided at a fixed position around the first electrode on the surface of the insulator and not conducting with the first electrode;
A wiring pattern that is provided on a surface of the insulator and is not electrically connected to the first electrode and the wiring pattern;
A dielectric layer covering at least the surface of the first electrode and the independent pattern that does not face the insulator;
The dielectric layer is provided on a surface not facing the first electrode and the independent pattern, and includes a second electrode constituting a capacitor with the first electrode and a part of the dielectric layer. Capacitor built-in wiring circuit board.
ことを特徴とする請求項1記載のキャパシタ内蔵型配線回路板。 The wiring pattern, the first electrode and each independently pattern is composed of the same material, and a capacitor-containing wiring circuit board according to claim 1, characterized in that it is formed in the same thickness.
前記第1電極及び前記独立パターンの前記絶縁体に対向しない面に、この面を共通に覆う誘電体層を形成するステップと、
この誘電体層の前記第1電極及び独立パターンに対向しない面に、前記第1電極と前記誘電体層の一部とでキャパシタを構成する第2電極を形成するステップと
を備えたことを特徴とするキャパシタ内蔵型配線回路板の製造方法。 On the surface of the insulator, a wiring pattern, a first electrode, an independent pattern that is not connected to the first electrode at a fixed position around the first electrode, and a wiring that does not connect to the first electrode and the independent pattern Forming a pattern with the same material and the same thickness;
Forming a dielectric layer covering the surface of the first electrode and the independent pattern that does not face the insulator in common;
Forming a second electrode constituting a capacitor with the first electrode and a part of the dielectric layer on a surface of the dielectric layer not facing the first electrode and the independent pattern. A method of manufacturing a capacitor built-in wiring circuit board.
絶縁体の表面における、前記第1の回路基板の第1電極に対応する位置に第2電極を形成した第2の回路基板を製造するステップと、
前記製造された第1の回路基板と第2の回路基板とを、前記第1電極と前記第2電極とが互いに対向するように、かつ両回路基板間に誘電体層を介して接合して、前記第1電極と誘電体層の一部と第2電極とでキャパシタを構成するステップと
を備えたことを特徴とするキャパシタ内蔵型配線回路板の製造方法。 A first circuit in which a first electrode, an independent pattern around the first electrode and not conducting with the first electrode, and a wiring pattern not conducting with the first electrode and the independent pattern are formed on the surface of the insulator. Manufacturing a substrate;
Producing a second circuit board having a second electrode formed at a position corresponding to the first electrode of the first circuit board on the surface of the insulator;
The manufactured first circuit board and second circuit board are joined together with a dielectric layer between the circuit boards so that the first electrode and the second electrode face each other. And a step of forming a capacitor with the first electrode, a part of the dielectric layer, and the second electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003281819A JP4337456B2 (en) | 2003-07-29 | 2003-07-29 | Capacitor built-in wiring circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003281819A JP4337456B2 (en) | 2003-07-29 | 2003-07-29 | Capacitor built-in wiring circuit board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005051063A JP2005051063A (en) | 2005-02-24 |
JP4337456B2 true JP4337456B2 (en) | 2009-09-30 |
Family
ID=34267214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003281819A Expired - Fee Related JP4337456B2 (en) | 2003-07-29 | 2003-07-29 | Capacitor built-in wiring circuit board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4337456B2 (en) |
-
2003
- 2003-07-29 JP JP2003281819A patent/JP4337456B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005051063A (en) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4288266B2 (en) | Manufacturing method of printed circuit board with built-in multilayer capacitor | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
WO2018110437A1 (en) | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate | |
JP2009260204A (en) | Printed circuit board and method of manufacturing the same | |
JP2004146836A (en) | Circuit substrate and method for manufacturing the same | |
US8377317B2 (en) | Method for manufacturing printed circuit board with thick traces | |
KR100832650B1 (en) | Multi layer printed circuit board and fabricating method of the same | |
JP2008270317A (en) | Underside-electrode solid electrolytic capacitor | |
JP2013106034A (en) | Manufacturing method of printed circuit board | |
JP4337456B2 (en) | Capacitor built-in wiring circuit board and manufacturing method thereof | |
KR101513404B1 (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
KR20110093407A (en) | Pcb within cavity and fabricaring method of the same | |
JP4385729B2 (en) | Capacitor element built-in multilayer circuit board and manufacturing method thereof | |
JP2009188154A (en) | Printed circuit board and its production process | |
JP4279089B2 (en) | Manufacturing method of component built-in wiring board, component built-in wiring board | |
JP2005109299A (en) | Multilayer wiring board and its manufacturing method | |
JP2012168342A (en) | Method for manufacturing wiring board | |
JP2004349526A (en) | Spiral capacitor, wiring circuit board incorporating the spiral capacitor, and manufacturing method thereof | |
KR100704917B1 (en) | Printed circuit board and the manufacturing method thereof | |
KR101480557B1 (en) | Printed circuit board and method for manufacturing the same | |
JP2005072229A (en) | Multilayer printed-wiring board incorporating capacitor element | |
JP2006049457A (en) | Wiring board with built-in parts and manufacturing method thereof | |
JP4529614B2 (en) | Method for manufacturing printed wiring board | |
JP4857547B2 (en) | Manufacturing method of multilayer wiring board with built-in components | |
JP5679911B2 (en) | Multilayer wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140710 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |