JP4323299B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4323299B2
JP4323299B2 JP2003404210A JP2003404210A JP4323299B2 JP 4323299 B2 JP4323299 B2 JP 4323299B2 JP 2003404210 A JP2003404210 A JP 2003404210A JP 2003404210 A JP2003404210 A JP 2003404210A JP 4323299 B2 JP4323299 B2 JP 4323299B2
Authority
JP
Japan
Prior art keywords
temperature detection
intermediate terminal
semiconductor
terminal plate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003404210A
Other languages
Japanese (ja)
Other versions
JP2005166987A (en
Inventor
是英 岡本
敬昭 白澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003404210A priority Critical patent/JP4323299B2/en
Publication of JP2005166987A publication Critical patent/JP2005166987A/en
Application granted granted Critical
Publication of JP4323299B2 publication Critical patent/JP4323299B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、半導体スイッチング素子を備える半導体装置に関する。   The present invention relates to a semiconductor device including a semiconductor switching element.

モータ制御に用いられるインバータ回路などでは、通常、ＩＧＢＴやパワーＭＯＳトランジスタなどの半導体スイッチング素子（以後、単に「スイッチング素子」と呼ぶ）が形成された半導体チップを複数備える半導体装置が使用される。このようなスイッチング素子を備える半導体装置は例えば特許文献１〜５に開示されている。   In an inverter circuit or the like used for motor control, a semiconductor device including a plurality of semiconductor chips formed with semiconductor switching elements (hereinafter simply referred to as “switching elements”) such as IGBTs and power MOS transistors is usually used. For example, Patent Documents 1 to 5 disclose semiconductor devices including such a switching element.

特開２０００−１６４８００号公報JP 2000-164800 A 特開２００２−４３５１２号公報JP 2002-43512 A 特開２００２−２０８６７３号公報JP 2002-208673 A 特開２００１−３４６３８４号公報JP 2001-346384 A 特開平４−２９３２６１号公報JP-A-4-293261

上述のようなスイッチング素子を備える半導体装置では、装置の小型化が要求されている。   In a semiconductor device including the switching element as described above, downsizing of the device is required.

そこで、本発明は上記点に鑑みて成されたものであり、スイッチング素子が形成された複数の半導体チップの占有面積を低減し、それによって半導体装置の小型化を図ることが可能な技術を提供することを目的とする。   Therefore, the present invention has been made in view of the above points, and provides a technique capable of reducing the area occupied by a plurality of semiconductor chips on which switching elements are formed, thereby reducing the size of the semiconductor device. The purpose is to do.

この発明の半導体装置は、第１の主面と、前記第１の主面とは反対側の第２の主面とを有する中間端子板と、前記中間端子板の前記第１の主面上に設けられた第１の半導体チップと、前記中間端子板の前記第２の主面上に設けられた第２の半導体チップとを備え、前記第１及び第２の半導体チップには、第１及び第２の半導体スイッチング素子がそれぞれ形成されており、前記第１及び第２の半導体スイッチング素子は前記中間端子板によって直列接続されており、前記第１及び第２の半導体チップの少なくとも一方には、チップ温度を検出する温度検出ダイオードが更に形成されている。   The semiconductor device according to the present invention includes an intermediate terminal plate having a first main surface and a second main surface opposite to the first main surface, on the first main surface of the intermediate terminal plate. A first semiconductor chip provided on the intermediate terminal plate and a second semiconductor chip provided on the second main surface of the intermediate terminal plate. The first and second semiconductor chips include: And second semiconductor switching elements are formed, respectively, and the first and second semiconductor switching elements are connected in series by the intermediate terminal plate, and at least one of the first and second semiconductor chips Further, a temperature detection diode for detecting the chip temperature is further formed.

この発明の半導体装置によれば、中間端子板を介して第１及び第２の半導体チップが積層されているため、第１及び第２の半導体チップを同一平面上に横に並べて配置する場合よりも、半導体装置における半導体チップの占有面積を低減することができる。更に、第１及び第２の半導体チップの少なくとも一方には、温度検出ダイオードが形成されているため、半導体スイッチング素子が形成された半導体チップのチップ温度を簡単に測定することができる。更に、第１及び第２の半導体スイッチング素子は中間端子板によって直列接続されているため、本半導体装置の耐圧を向上しつつ、ボンディングする際のスペースを確保する必要があるアルミワイヤによる直列接続を採用する場合よりも、本半導体装置を小型化することができる。   According to the semiconductor device of the present invention, since the first and second semiconductor chips are stacked via the intermediate terminal plate, the first and second semiconductor chips are arranged side by side on the same plane. In addition, the area occupied by the semiconductor chip in the semiconductor device can be reduced. Furthermore, since a temperature detection diode is formed on at least one of the first and second semiconductor chips, the chip temperature of the semiconductor chip on which the semiconductor switching element is formed can be easily measured. Further, since the first and second semiconductor switching elements are connected in series by the intermediate terminal plate, the series connection by the aluminum wire which needs to secure the space for bonding while improving the withstand voltage of the semiconductor device. This semiconductor device can be made smaller than when it is adopted.

実施の形態１．
図１は本発明の実施の形態１に係る半導体装置の構成を示す回路図である。また、図２は本実施の形態１に係る半導体装置の構造を示す平面図であって、図３は図２の矢視Ａ−Ａにおける断面図であって、図４は図３に示される構造の部分拡大図である。なお説明の便宜上、図２では図３中のケース蓋１１０の図示を省略しており、図３では図２中の外部導出端子Ｐ及び中間端子板ＭＴ１の図示を省略している。まず図１を参照して、本実施の形態１に係る半導体装置の回路構成について説明する。 Embodiment 1 FIG.
FIG. 1 is a circuit diagram showing a configuration of a semiconductor device according to Embodiment 1 of the present invention. 2 is a plan view showing the structure of the semiconductor device according to the first embodiment, FIG. 3 is a sectional view taken along the line AA in FIG. 2, and FIG. 4 is shown in FIG. It is the elements on larger scale of a structure. For convenience of explanation, FIG. 2 does not show the case lid 110 in FIG. 3, and FIG. 3 does not show the external lead-out terminal P and the intermediate terminal plate MT1 in FIG. First, the circuit configuration of the semiconductor device according to the first embodiment will be described with reference to FIG.

本実施の形態１に係る半導体装置は、交流モータの回転動作を制御する３相インバータ回路における１相分のインバータ回路である。図１に示されるように、本実施の形態１に係る半導体装置は、スイッチング素子２，２２，５２，７２と、フリーホイールダイオード１２，３２，６２，８２と、温度検出ダイオード３，２３，５３，７３とを備えている。スイッチング素子２，２２，５２，７２は例えばＩＧＢＴであって、フリーホイールダイオード１２，３２，６２，８２がそれぞれ逆並列接続されている。すなわち、各スイッチング素子のコレクタにはフリーホイールダイオードのカソードが接続され、各スイッチング素子のエミッタにはフリーホイールダイオードのアノードが接続されている。   The semiconductor device according to the first embodiment is an inverter circuit for one phase in a three-phase inverter circuit that controls the rotational operation of an AC motor. As shown in FIG. 1, the semiconductor device according to the first embodiment includes switching elements 2, 22, 52, 72, free wheel diodes 12, 32, 62, 82, and temperature detection diodes 3, 23, 53. , 73. The switching elements 2, 22, 52, 72 are, for example, IGBTs, and free wheel diodes 12, 32, 62, 82 are connected in antiparallel. That is, the cathode of the free wheel diode is connected to the collector of each switching element, and the anode of the free wheel diode is connected to the emitter of each switching element.

スイッチング素子２，２２は互いに直列接続されており、スイッチング素子２のコレクタは外部導出端子Ｐに、スイッチング素子２２のエミッタは外部導出端子Ｕにそれぞれ接続されている。また、スイッチング素子５２，７２は互いに直列接続されており、スイッチング素子５２のコレクタは外部導出端子Ｕに、スイッチング素子７２のエミッタは外部導出端子Ｎにそれぞれ接続されている。   The switching elements 2 and 22 are connected in series, the collector of the switching element 2 is connected to the external lead-out terminal P, and the emitter of the switching element 22 is connected to the external lead-out terminal U. The switching elements 52 and 72 are connected in series with each other. The collector of the switching element 52 is connected to the external lead-out terminal U, and the emitter of the switching element 72 is connected to the external lead-out terminal N.

スイッチング素子２と温度検出ダイオード３、スイッチング素子２２と温度検出ダイオード２３、スイッチング素子５２と温度検出ダイオード５３、及びスイッチング素子７２と温度検出ダイオード７３は、それぞれ半導体チップ１，２１，５１，７１に形成されている。そして、フリーホイールダイオード１２，３２，６２，８２は、それぞれ半導体チップ１１，３１，６１，８１に形成されている。   The switching element 2 and the temperature detection diode 3, the switching element 22 and the temperature detection diode 23, the switching element 52 and the temperature detection diode 53, and the switching element 72 and the temperature detection diode 73 are formed in the semiconductor chips 1, 21, 51 and 71, respectively. Has been. The free wheel diodes 12, 32, 62, and 82 are formed in the semiconductor chips 11, 31, 61, and 81, respectively.

各温度検出ダイオード３，２３，５３，７３は、それが形成されている半導体チップのチップ温度を検出する。例えば、温度検出ダイオード３は半導体チップ１のチップ温度を検出し、温度検出ダイオード２３は半導体チップ２１のチップ温度を検出する。   Each temperature detection diode 3, 23, 53, 73 detects the chip temperature of the semiconductor chip on which it is formed. For example, the temperature detection diode 3 detects the chip temperature of the semiconductor chip 1, and the temperature detection diode 23 detects the chip temperature of the semiconductor chip 21.

次に、本実施の形態１に係る半導体装置の構造について図２〜４を参照して説明する。図２〜４に示されるように、本実施の形態１に係る半導体装置は、例えば銅から成る放熱板１０１を備えており、放熱板１０１上には樹脂ケース１００が設けられている。樹脂ケース１００内には、上述の外部導出端子Ｎ，Ｐ，Ｕが設けられており、それらの端部は樹脂ケース１００の上面から突出している。なお外部導出端子Ｎ，Ｐ，Ｕは、金属板を折り曲げて形成されている。   Next, the structure of the semiconductor device according to the first embodiment will be described with reference to FIGS. As shown in FIGS. 2 to 4, the semiconductor device according to the first embodiment includes a heat sink 101 made of, for example, copper, and a resin case 100 is provided on the heat sink 101. In the resin case 100, the above-described external lead-out terminals N, P, U are provided, and their end portions protrude from the upper surface of the resin case 100. The external lead terminals N, P, U are formed by bending a metal plate.

放熱板１０１の端部には、本実施の形態１に係る半導体装置を基板等に取り付ける際に使用される取り付け穴１０１ａが設けられている。また放熱板１０１の上面には、接着樹脂等から成る接合材１０３で絶縁基板１０２が接合されており、絶縁基板１０２の上面には金属から成る配線層１０２ａ，１０２ｂが形成されている。   An attachment hole 101a that is used when attaching the semiconductor device according to the first embodiment to a substrate or the like is provided at the end of the heat sink 101. An insulating substrate 102 is bonded to the upper surface of the heat radiating plate 101 with a bonding material 103 made of an adhesive resin or the like, and wiring layers 102 a and 102 b made of metal are formed on the upper surface of the insulating substrate 102.

各半導体チップ１，２１，５１，７１の上面の端部には、そのチップが備えるスイッチング素子のゲート電極と、そのスイッチング素子のエミッタ電圧を検出するためのエミッタセンス電極とが設けられており、更にそのチップが備える温度検出ダイオードのアノード電極及びカソード電極が設けられている。言い換えれば、半導体チップ１，２１，５１，７１において、スイッチング素子のゲート電極及びエミッタセンス電極と、温度検出ダイオードのアノード電極及びカソード電極とが、同一方向の主面にそれぞれ設けられている。   At the end of the upper surface of each semiconductor chip 1, 21, 51, 71, a gate electrode of a switching element provided in the chip and an emitter sense electrode for detecting an emitter voltage of the switching element are provided. Furthermore, an anode electrode and a cathode electrode of a temperature detection diode provided in the chip are provided. In other words, in the semiconductor chips 1, 21, 51, 71, the gate electrode and the emitter sense electrode of the switching element and the anode electrode and the cathode electrode of the temperature detection diode are respectively provided on the main surface in the same direction.

また、各半導体チップ１，２１，５１，７１の下面には、その全体に渡ってそのチップが備えるスイッチング素子のコレクタ電極が設けられている。そして、各半導体チップ１１，３１，６１，８１の上面には、その全体に渡ってそのチップが備えるフリーホイールダイオードのアノード電極が形成されており、下面にはその全体に渡ってカソード電極が形成されている。   Further, the collector electrodes of the switching elements included in the chips are provided on the entire lower surfaces of the semiconductor chips 1, 21, 51, 71. The upper surface of each semiconductor chip 11, 31, 61, 81 is formed with the anode electrode of the free wheel diode provided in the chip over the entire surface, and the cathode electrode is formed over the entire surface on the lower surface. Has been.

本明細書では、スイッチング素子２，２２，５２，７２のゲート電極をそれぞれゲート電極２Ｇ，２２Ｇ，５２Ｇ，７２Ｇと呼び、エミッタセンス電極をそれぞれエミッタセンス電極２ＥＳ，２２ＥＳ，５２ＥＳ，７２ＥＳと呼び、エミッタ電極をそれぞれエミッタ電極２Ｅ，２２Ｅ，５２Ｅ，７２Ｅと呼び、コレクタ電極をそれぞれコレクタ電極２Ｃ，２２Ｃ，５２Ｃ，７２Ｃと呼ぶ。また、フリーホイールダイオード１２，３２，６２，８２のアノード電極をそれぞれアノード電極１２Ａ，３２Ａ，６２Ａ，８２Ａと呼び、カソード電極をそれぞれカソード電極１２Ｋ，３２Ｋ、６２Ｋ，８２Ｋと呼ぶ。   In this specification, the gate electrodes of the switching elements 2, 22, 52, and 72 are referred to as gate electrodes 2G, 22G, 52G, and 72G, respectively, and the emitter sense electrodes are referred to as emitter sense electrodes 2ES, 22ES, 52ES, and 72ES, respectively. The electrodes are called emitter electrodes 2E, 22E, 52E, and 72E, respectively, and the collector electrodes are called collector electrodes 2C, 22C, 52C, and 72C, respectively. In addition, the anode electrodes of the freewheel diodes 12, 32, 62, and 82 are referred to as anode electrodes 12A, 32A, 62A, and 82A, respectively, and the cathode electrodes are referred to as cathode electrodes 12K, 32K, 62K, and 82K, respectively.

なお図２〜４では、スイッチング素子２のエミッタ電極２Ｅと、スイッチング素子５２のエミッタ電極５２Ｅ及びコレクタ電極５２Ｃと、スイッチング素子７２のコレクタ電極７２Ｃと、フリーホイールダイオード８２のカソード電極８２Ｋとは図示されていない。また図２〜４には、フリーホイールダイオード６２が形成されている半導体チップ６１は図示されていない。   2-4, the emitter electrode 2E of the switching element 2, the emitter electrode 52E and the collector electrode 52C of the switching element 52, the collector electrode 72C of the switching element 72, and the cathode electrode 82K of the freewheel diode 82 are illustrated. Not. 2 to 4 do not show the semiconductor chip 61 on which the free wheel diode 62 is formed.

図３，４に示されるように、半導体チップ１，１１は、配線層１０２ａの上面に半田等の導電性接合材１０４で接合されており、これにより、スイッチング素子２のコレクタ電極２Ｅと、フリーホイールダイオード１２のカソード電極１２Ｋとが互いに電気的に接続されている。同様に、半導体チップ５１，６１は、配線層１０２ｂの上面に導電性接合材１０４で接合されており、これにより、スイッチング素子５２のコレクタ電極５２Ｅと、フリーホイールダイオード６２のカソード電極６２Ｋとが互いに電気的に接続されている。   As shown in FIGS. 3 and 4, the semiconductor chips 1 and 11 are bonded to the upper surface of the wiring layer 102a by a conductive bonding material 104 such as solder, and thereby the collector electrode 2E of the switching element 2 and the free electrode. The cathode electrode 12K of the wheel diode 12 is electrically connected to each other. Similarly, the semiconductor chips 51 and 61 are bonded to the upper surface of the wiring layer 102b by the conductive bonding material 104, whereby the collector electrode 52E of the switching element 52 and the cathode electrode 62K of the free wheel diode 62 are mutually connected. Electrically connected.

半導体チップ１，１１の上面には、スイッチング素子２のゲート電極２Ｇ及びエミッタセンス電極２ＥＳと、温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋとを避けて、導電性の中間端子板ＭＴ１が導電性接合材１０４で接合されている。これにより、スイッチング素子２のエミッタ電極２Ｅと、フリーホイールダイオード１２のアノード電極１２Ａとが互いに電気的に接続されるとともに、半導体チップ１において、中間端子板ＭＴ１が接合される面に設けられたゲート電極２Ｇ、エミッタセンス電極２ＥＳ、アノード電極３Ａ及びカソード電極３Ｋが平面視上で中間端子板ＭＴ１から露出する。   On the upper surface of the semiconductor chips 1, 11, a conductive intermediate terminal plate MT 1 is conductive to avoid the gate electrode 2 G and emitter sense electrode 2 ES of the switching element 2 and the anode electrode 3 A and cathode electrode 3 K of the temperature detection diode 3. Bonded with the adhesive bonding material 104. Thereby, the emitter electrode 2E of the switching element 2 and the anode electrode 12A of the free wheel diode 12 are electrically connected to each other, and the gate provided on the surface of the semiconductor chip 1 to which the intermediate terminal plate MT1 is joined. The electrode 2G, the emitter sense electrode 2ES, the anode electrode 3A, and the cathode electrode 3K are exposed from the intermediate terminal plate MT1 in plan view.

同様に、半導体チップ５１，６１の上面には、スイッチング素子５２のゲート電極５２Ｇ及びエミッタセンス電極５２ＥＳと、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋとを避けて、導電性の中間端子板ＭＴ２が導電性接合材１０４で接合されている。これにより、スイッチング素子５２のエミッタ電極５２Ｅと、フリーホイールダイオード６２のアノード電極６２Ａとが互いに電気的に接続されるとともに、半導体チップ５１において、中間端子板ＭＴ２が接合される面に設けられたゲート電極５２Ｇ、エミッタセンス電極５２ＥＳ、アノード電極５３Ａ及びカソード電極５３Ｋが平面視上で中間端子板ＭＴ２から露出する。なお中間端子板ＭＴ１，ＭＴ２は、例えば銅、アルミニウム、モリブデン等の熱伝導性が良好な金属材料で形成される。   Similarly, on the upper surfaces of the semiconductor chips 51 and 61, a conductive intermediate terminal plate is avoided by avoiding the gate electrode 52G and the emitter sense electrode 52ES of the switching element 52 and the anode electrode 53A and the cathode electrode 53K of the temperature detection diode 53. MT2 is bonded by the conductive bonding material 104. As a result, the emitter electrode 52E of the switching element 52 and the anode electrode 62A of the freewheel diode 62 are electrically connected to each other, and the gate provided on the surface of the semiconductor chip 51 to which the intermediate terminal plate MT2 is joined. The electrode 52G, the emitter sense electrode 52ES, the anode electrode 53A, and the cathode electrode 53K are exposed from the intermediate terminal plate MT2 in plan view. The intermediate terminal plates MT1 and MT2 are formed of a metal material having good thermal conductivity, such as copper, aluminum, or molybdenum.

中間端子板ＭＴ１の上面、つまり半導体チップ１，１１と接合されている主面とは反対側の主面には、図３，４に示されるように、半導体チップ２１，３１が導電性接合材１０４で接合されており、これにより、スイッチング素子２２のコレクタ電極２２Ｃと、フリーホイールダイオード３２のカソード電極３２Ｋとが互いに電気的に接続される。同様に、中間端子板ＭＴ２の上面、つまり半導体チップ５１，６１が接合されている主面とは反対側の主面には、半導体チップ７１，８１が導電性接合材１０４で接合されており、これにより、スイッチング素子７２のコレクタ電極７２Ｃと、フリーホイールダイオード８２のカソード電極８２Ｋとが互いに電気的に接続される。   On the upper surface of the intermediate terminal plate MT1, that is, the main surface opposite to the main surface bonded to the semiconductor chips 1 and 11, the semiconductor chips 21 and 31 are electrically conductive bonding materials as shown in FIGS. Thus, the collector electrode 22C of the switching element 22 and the cathode electrode 32K of the free wheel diode 32 are electrically connected to each other. Similarly, the semiconductor chips 71 and 81 are bonded to the upper surface of the intermediate terminal plate MT2, that is, the main surface opposite to the main surface to which the semiconductor chips 51 and 61 are bonded, by the conductive bonding material 104, As a result, the collector electrode 72C of the switching element 72 and the cathode electrode 82K of the free wheel diode 82 are electrically connected to each other.

図３，４に示されるように、半導体チップ１，２１は中間端子板ＭＴ１を介して互いに対向して配置されており、半導体チップ１１，３１は中間端子板ＭＴ１を介して互いに対向して配置されている。同様に、半導体チップ５１，７１は中間端子板ＭＴ２を介して互いに対向して配置されており、半導体チップ６１，８１は中間端子板ＭＴ２を介して互いに対向して配置されている。   As shown in FIGS. 3 and 4, the semiconductor chips 1 and 21 are arranged opposite to each other via the intermediate terminal plate MT1, and the semiconductor chips 11 and 31 are arranged opposite to each other via the intermediate terminal plate MT1. Has been. Similarly, the semiconductor chips 51 and 71 are disposed to face each other via the intermediate terminal plate MT2, and the semiconductor chips 61 and 81 are disposed to face each other via the intermediate terminal plate MT2.

図２に示されるように、各スイッチング素子２，２２，５２，７２のゲート電極及びエミッタセンス電極は、半導体チップにおいて互いに隣り合って配設されており、各温度検出ダイオード３，２３，５３，７３のカソード電極及びアノード電極も、半導体チップにいおいて互いに隣り合って配設されている。   As shown in FIG. 2, the gate electrode and the emitter sense electrode of each switching element 2, 22, 52, 72 are arranged adjacent to each other in the semiconductor chip, and each temperature detection diode 3, 23, 53, The cathode electrode 73 and the anode electrode 73 are also arranged adjacent to each other in the semiconductor chip.

また図２に示されるように、スイッチング素子２２のゲート電極２２Ｇ及びエミッタセンス電極２２ＥＳは、スイッチング素子２のゲート電極２Ｇ及びエミッタセンス電極２ＥＳと、平面視上で、中間端子板ＭＴ１の端面ＭＴ１ａを介してそれぞれ対向して配設されている。そして、温度検出ダイオード２３のアノード電極２３Ａ及びカソード電極２３Ｋは、温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋと、平面視上で、中間端子板ＭＴ１の端面ＭＴ１ａを介してそれぞれ対向して配設されている。   As shown in FIG. 2, the gate electrode 22G and the emitter sense electrode 22ES of the switching element 22 are different from the gate electrode 2G and the emitter sense electrode 2ES of the switching element 2 in plan view with the end face MT1a of the intermediate terminal plate MT1. Via each other. The anode electrode 23A and the cathode electrode 23K of the temperature detection diode 23 are arranged to face the anode electrode 3A and the cathode electrode 3K of the temperature detection diode 3 via the end face MT1a of the intermediate terminal plate MT1 in plan view. It is installed.

同様に、半導体チップ７１におけるスイッチング素子７２のゲート電極７２Ｇ及びエミッタセンス電極７２ＥＳは、半導体チップ５１におけるスイッチング素子５２のゲート電極５２Ｇ及びエミッタセンス電極５２ＥＳと、平面視上で、中間端子板ＭＴ２の端面ＭＴ２ａを介してそれぞれ対向して配置されている。また、温度検出ダイオード７３のアノード電極７３Ａ及びカソード電極７３Ｋは、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋと、平面視上で、中間端子板ＭＴ２の端面ＭＴ２ａを介してそれぞれ対向して配設されている。   Similarly, the gate electrode 72G and the emitter sense electrode 72ES of the switching element 72 in the semiconductor chip 71 are the end face of the intermediate terminal plate MT2 in plan view with the gate electrode 52G and the emitter sense electrode 52ES of the switching element 52 in the semiconductor chip 51. They are arranged to face each other via MT2a. Further, the anode electrode 73A and the cathode electrode 73K of the temperature detection diode 73 are arranged to face the anode electrode 53A and the cathode electrode 53K of the temperature detection diode 53 through the end face MT2a of the intermediate terminal plate MT2 in plan view. It is installed.

スイッチング素子２２のエミッタ電極２２Ｅと、フリーホイールダイオード３２のアノード電極３２Ａと、外部導出端子Ｕとは、互いにアルミワイヤＡＷで接続されている。また、スイッチング素子７２のエミッタ電極７２Ｅと、フリーホイールダイオード８２のアノード電極８２Ａと、外部導出端子Ｎとは、互いにアルミワイヤＡＷで接続されている。そして、絶縁基板１０２上の配線層１０２ａ，１０２ｂは、アルミワイヤＡＷでそれぞれ外部導出端子Ｐ，Ｕと接続されている。   The emitter electrode 22E of the switching element 22, the anode electrode 32A of the free wheel diode 32, and the external lead-out terminal U are mutually connected by an aluminum wire AW. The emitter electrode 72E of the switching element 72, the anode electrode 82A of the freewheel diode 82, and the external lead-out terminal N are connected to each other by an aluminum wire AW. The wiring layers 102a and 102b on the insulating substrate 102 are connected to the external lead-out terminals P and U by aluminum wires AW, respectively.

樹脂ケース１００内には制御基板１０５も設けられており、制御基板１０５の上面には複数の導電性電極パッド１０５ａが形成されている。複数の電極パッド１０５ａには、各スイッチング素子２，２２，５２，７２のゲート電極及びエミッタセンス電極と、各温度検出ダイオード３，２３，５３，７３のアノード電極及びカソード電極とがアルミワイヤＡＷで接続されている。そして、各電極パッド１０５ａには、図示しない外部導出端子ＥＴが接合されており、当該外部導出端子ＥＴの端部は樹脂ケース１００の上面から突出している。また、各中間端子板ＭＴ１，ＭＴ２の端部も、樹脂ケース１００の上面から突出しており、樹脂ケース１００にはケース蓋１１０が設けられている。なお図１の回路図中の白丸は、外部導出端子ＥＴ，Ｎ，Ｐ，Ｕのいずれかを示している。   A control substrate 105 is also provided in the resin case 100, and a plurality of conductive electrode pads 105 a are formed on the upper surface of the control substrate 105. In the plurality of electrode pads 105a, the gate electrode and the emitter sense electrode of each switching element 2, 22, 52, 72 and the anode electrode and the cathode electrode of each temperature detection diode 3, 23, 53, 73 are made of aluminum wire AW. It is connected. An external lead terminal ET (not shown) is joined to each electrode pad 105 a, and an end portion of the external lead terminal ET protrudes from the upper surface of the resin case 100. Further, end portions of the intermediate terminal plates MT1 and MT2 also protrude from the upper surface of the resin case 100, and the case lid 110 is provided on the resin case 100. The white circles in the circuit diagram of FIG. 1 indicate any of the external lead terminals ET, N, P, U.

このような本実施の形態１に係る半導体装置を３つ並列接続することによって、交流モータを制御することが可能な三相インバータ回路を構成することができる。具体的には、まず本実施の形態１に係る半導体装置を３つ用意して、それらの外部導出端子Ｐを互いに接続し、外部導出端子Ｎを互いに接続する。そして、それらの外部導出端子Ｕを交流モータに接続し、外部導出端子Ｐ，Ｎ間に所定電圧を印加した状態で、外部に設けられた駆動回路によって、外部導出端子ＥＴ及び電極パッド１０５ａを介して、各スイッチング素子２，２２，５２，７２のゲート電極に所定の電圧波形を印加する。これにより、スイッチング素子２，２２，５２，７２が適切なタイミングでスイッチング動作を行い、３相交流モータの回転動作を制御することができる。なお、スイッチング素子２，２２のゲート電極には同じ電圧波形が印加され、スイッチング素子５２，７２には同じ電圧波形が印加される。   A three-phase inverter circuit capable of controlling an AC motor can be configured by connecting three semiconductor devices according to the first embodiment in parallel. Specifically, first, three semiconductor devices according to the first embodiment are prepared, their external lead terminals P are connected to each other, and external lead terminals N are connected to each other. Then, these external lead terminals U are connected to an AC motor, and a predetermined voltage is applied between the external lead terminals P and N by an external drive circuit via the external lead terminals ET and the electrode pads 105a. Thus, a predetermined voltage waveform is applied to the gate electrodes of the respective switching elements 2, 22, 52, 72. Thereby, switching element 2,22,52,72 can perform switching operation at an appropriate timing, and can control rotation operation of a three-phase AC motor. The same voltage waveform is applied to the gate electrodes of the switching elements 2 and 22, and the same voltage waveform is applied to the switching elements 52 and 72.

また、本実施の形態１に係る半導体装置では、温度検出ダイオード３，２３，５３，７３を用いて、半導体チップ１，２１，５１，７１のチップ温度を求めることができる。例えば、本実施の形態１に係る半導体装置の外部から、外部導出端子ＥＴ及びそれに接続された電極パッド１０５ａを介して温度検出ダイオード３に定電流を流し、その状態で、温度検出ダイオード３での降下電圧、つまりアノード電極３Ａとカソード電極３Ｋとの間の電位差を測定することによって、温度検出ダイオード３での検出電圧を得る。そして、その検出電圧と、予め求めておいた温度検出ダイオード３の温度特性とを用いて、スイッチング素子２が設けられている半導体チップ１のチップ温度を求めることができる。   In the semiconductor device according to the first embodiment, the chip temperatures of the semiconductor chips 1, 21, 51, 71 can be obtained using the temperature detection diodes 3, 23, 53, 73. For example, a constant current is supplied from the outside of the semiconductor device according to the first embodiment to the temperature detection diode 3 via the external lead-out terminal ET and the electrode pad 105a connected thereto, and in this state, the temperature detection diode 3 By detecting the voltage drop, that is, the potential difference between the anode electrode 3A and the cathode electrode 3K, the detection voltage at the temperature detection diode 3 is obtained. And the chip temperature of the semiconductor chip 1 in which the switching element 2 is provided can be calculated | required using the detected voltage and the temperature characteristic of the temperature detection diode 3 calculated | required previously.

なお上記温度特性とは、温度検出ダイオードに定電流を流した場合のそこでの降下電圧、つまり検出電圧が、チップ温度によってどのように変化するかを示す特性である。また以後、本実施の形態１に係る半導体装置の外部に設けられた、各スイッチング素子２，２２，５２，７２のゲート電極に所定の電圧波形を印加する駆動回路や、温度検出ダイオード３，２３，５３，７３での降下電圧を測定して、半導体チップ１，２１，５１，７１のチップ温度を求める回路をあわせて「制御回路２００」と呼ぶ。   The temperature characteristic is a characteristic indicating how the voltage drop when a constant current is passed through the temperature detection diode, that is, how the detection voltage changes depending on the chip temperature. Thereafter, a drive circuit for applying a predetermined voltage waveform to the gate electrodes of the switching elements 2, 22, 52, 72 provided outside the semiconductor device according to the first embodiment, and the temperature detection diodes 3, 23. , 53 and 73, and a circuit for obtaining the chip temperatures of the semiconductor chips 1, 21, 51 and 71 is collectively referred to as a “control circuit 200”.

以上のように、本実施の形態１に係る半導体装置では、中間端子板ＭＴ１を介して半導体チップ１，２１が積層されているため、あるいは中間端子板ＭＴ２を介して半導体チップ５１，７１が積層されているため、半導体チップ１，２１あるいは半導体チップ５１，７１を同一平面上に横に並べて配置する場合よりも、半導体装置における半導体チップの占有面積を低減することができる。   As described above, in the semiconductor device according to the first embodiment, the semiconductor chips 1 and 21 are stacked through the intermediate terminal plate MT1, or the semiconductor chips 51 and 71 are stacked through the intermediate terminal plate MT2. Therefore, the area occupied by the semiconductor chip in the semiconductor device can be reduced as compared with the case where the semiconductor chips 1 and 21 or the semiconductor chips 51 and 71 are arranged side by side on the same plane.

更に、半導体チップ１，２１，５１，７１には、温度検出ダイオードが形成されているため、スイッチング素子が形成された半導体チップのチップ温度を簡単に測定することができる。   Furthermore, since temperature detection diodes are formed on the semiconductor chips 1, 21, 51, 71, the chip temperature of the semiconductor chip on which the switching elements are formed can be easily measured.

更に、スイッチング素子２，２２は中間端子板ＭＴ１によって、スイッチング素子５２，７２は中間端子板ＭＴ２によって直列接続されているため、ボンディングするためのスペースを確保する必要があるアルミワイヤＡＷによる直列接続を採用する場合よりも、半導体装置を小型化することができる。   Furthermore, since the switching elements 2 and 22 are connected in series by the intermediate terminal plate MT1, and the switching elements 52 and 72 are connected in series by the intermediate terminal plate MT2, series connection by the aluminum wire AW that needs to secure a space for bonding is required. The semiconductor device can be reduced in size compared to the case where it is adopted.

更に、スイッチング素子２，２２、及びスイッチング素子５２，７２はそれぞれ直列接続されているため、本半導体装置の耐圧を向上することができる。例えば、スイッチング素子２，２２，５２，７２に耐圧６００ＶのＩＧＢＴを使用すると、耐圧１２００Ｖの１相分のインバータ装置を実現できる。   Furthermore, since the switching elements 2 and 22 and the switching elements 52 and 72 are respectively connected in series, the breakdown voltage of the semiconductor device can be improved. For example, when an IGBT with a withstand voltage of 600 V is used for the switching elements 2, 22, 52 and 72, an inverter device for one phase with a withstand voltage of 1200 V can be realized.

なお本実施の形態１では、各半導体チップ１，２１，５１，７１に温度検出ダイオードを設けていたが、半導体チップ１，２１の間で、あるいは半導体チップ５１，７１の間で、それほどチップ温度にバラツキが無い場合には、半導体チップ１，２１のどちらか一方、あるいは半導体チップ５１，７１のどちらか一方に温度検出ダイオードを設けても良い。また、半導体チップ１，２１，５１，７１のすべての間で、それほどチップ温度にバラツキが無い場合には、それらの一つに温度検出ダイオードを設けるだけでも良い。   In the first embodiment, the temperature detection diode is provided in each of the semiconductor chips 1, 21, 51, 71. However, the chip temperature is not so high between the semiconductor chips 1, 21 or between the semiconductor chips 51, 71. If there is no variation, a temperature detection diode may be provided on either one of the semiconductor chips 1 and 21 or on one of the semiconductor chips 51 and 71. Further, when the chip temperature does not vary so much between all of the semiconductor chips 1, 21, 51, 71, it is only necessary to provide a temperature detection diode for one of them.

また本実施の形態１では、図３，４にも示されるように、スイッチング素子が形成されている半導体チップ１，２１は中間端子板ＭＴ１を介して互いに対向するように配置されているが、スイッチング素子２が形成されている半導体チップ１と、フリーホイールダイオード３２が形成されている半導体チップ３１とを、中間端子板ＭＴ１を介して互いに対向するように配置し、スイッチング素子２２が形成されている半導体チップ２１と、フリーホイールダイオード１２が形成されている半導体チップ１１とを中間端子板ＭＴ１を介して互いに対向するように配置しても良い。   In the first embodiment, as shown in FIGS. 3 and 4, the semiconductor chips 1 and 21 on which the switching elements are formed are arranged so as to face each other through the intermediate terminal plate MT1. The semiconductor chip 1 on which the switching element 2 is formed and the semiconductor chip 31 on which the free wheel diode 32 is formed are arranged so as to face each other via the intermediate terminal plate MT1, and the switching element 22 is formed. The semiconductor chip 21 and the semiconductor chip 11 on which the free wheel diode 12 is formed may be arranged so as to face each other via the intermediate terminal plate MT1.

図５，６は、この場合の本実施の形態１に係る半導体装置の構造を、中間端子板ＭＴ１付近を拡大して示す斜視図であって、図５，６では図面の煩雑さを避けるために、フリーホイールダイオード３２のアノード電極３２Ａと、スイッチング素子２２のエミッタ電極２２Ｅと、外部導出端子Ｕとを互いに接続するアルミワイヤＡＷの図示を省略している。また図５は、図２に示される場合と同様に、半導体チップ２１，３１の組みと、半導体チップ７１，８１の組みとを平面視上で２列に並べた場合の斜視図であって、図６は半導体チップ２１，３１，７１，８１を平面視上で一直線上に並べた場合の斜視図である。   FIGS. 5 and 6 are perspective views showing the structure of the semiconductor device according to the first embodiment in this case by enlarging the vicinity of the intermediate terminal plate MT1, and FIGS. In addition, the illustration of the aluminum wire AW that connects the anode electrode 32A of the free wheel diode 32, the emitter electrode 22E of the switching element 22 and the external lead-out terminal U to each other is omitted. 5 is a perspective view in the case where the set of semiconductor chips 21 and 31 and the set of semiconductor chips 71 and 81 are arranged in two rows in a plan view, similarly to the case shown in FIG. FIG. 6 is a perspective view of the semiconductor chips 21, 31, 71, 81 arranged in a straight line in plan view.

なお、半導体チップ５１，６１，７１，８１に関しても同様に、スイッチング素子５２が形成されている半導体チップ５１と、フリーホイールダイオード８２が形成されている半導体チップ８１とを中間端子板ＭＴ２を介して互いに対向するように配置し、スイッチング素子７２が形成されている半導体チップ７１と、フリーホイールダイオード６２が形成されている半導体チップ６１とを中間端子板ＭＴ２を介して互いに対向するように配置しても良い。   Similarly for the semiconductor chips 51, 61, 71, 81, the semiconductor chip 51 in which the switching element 52 is formed and the semiconductor chip 81 in which the free wheel diode 82 is formed are interposed via the intermediate terminal plate MT2. The semiconductor chip 71 on which the switching element 72 is formed and the semiconductor chip 61 on which the free wheel diode 62 is formed are arranged so as to oppose each other via the intermediate terminal plate MT2. Also good.

通常、半導体装置の動作中では、フリーホイールダイオードが形成された半導体チップよりも、スイッチング素子が形成された半導体チップの方が高いチップ温度になるため、図３，４に示されるように、スイッチング素子が形成された半導体チップ同士を中間端子板を介して対向させた場合には、スイッチング素子が形成された半導体チップのチップ温度と、フリーホイールダイオードが形成された半導体チップのチップ温度との間に大きな差を生じることがある。   Normally, during operation of a semiconductor device, a semiconductor chip having a switching element has a higher chip temperature than a semiconductor chip having a free wheel diode. Therefore, as shown in FIGS. When the semiconductor chips on which the elements are formed face each other through the intermediate terminal plate, the temperature between the chip temperature of the semiconductor chip on which the switching elements are formed and the chip temperature of the semiconductor chip on which the free wheel diode is formed Can make a big difference.

しかしながら、図５，６にも示されるように、スイッチング素子が形成された半導体チップと、フリーホイールダイオードが形成された半導体チップとを中間端子板を介して対向させることによって、各半導体チップでのチップ温度を均一することができ、温度上昇によるチップ不良を抑制することができる。   However, as shown in FIGS. 5 and 6, the semiconductor chip in which the switching element is formed and the semiconductor chip in which the free wheel diode is formed are opposed to each other through the intermediate terminal plate. The chip temperature can be made uniform, and chip defects due to temperature rise can be suppressed.

実施の形態２．
図７は本発明の実施の形態２に係る半導体装置の構成を示す回路図である。また、図８は本実施の形態２に係る半導体装置の構造を部分的に拡大して示す斜視図であって、中間端子板ＭＴ１付近を拡大して示している。なお図８では、図面の煩雑さを避けるために、フリーホイールダイオード３２のアノード電極３２Ａと、スイッチング素子２２のエミッタ電極２２Ｅと、外部導出端子Ｕとを互いに接続するアルミワイヤＡＷの図示を省略している。 Embodiment 2. FIG.
FIG. 7 is a circuit diagram showing a configuration of the semiconductor device according to the second embodiment of the present invention. FIG. 8 is a partially enlarged perspective view showing the structure of the semiconductor device according to the second embodiment, and shows the vicinity of the intermediate terminal board MT1. In FIG. 8, the aluminum wire AW that connects the anode electrode 32A of the free wheel diode 32, the emitter electrode 22E of the switching element 22, and the external lead-out terminal U to each other is omitted in order to avoid complication of the drawing. ing.

図８に示されるように、本実施の形態２に係る半導体装置では、半導体チップ１における温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋは、半導体チップ２１における温度検出ダイオード２３のアノード電極２３Ａ及びカソード電極２３Ｋと、それぞれアルミワイヤＡＷで接続されている。これにより、図７に示されるように、温度検出ダイオード３，２３は互いに並列接続されている。そして、温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋは、アルミワイヤＡＷによって、制御基板１０５上の電極パッド１０５ａに接続されている。   As shown in FIG. 8, in the semiconductor device according to the second embodiment, the anode electrode 3 </ b> A and the cathode electrode 3 </ b> K of the temperature detection diode 3 in the semiconductor chip 1 are the anode electrode 23 </ b> A of the temperature detection diode 23 in the semiconductor chip 21. Each is connected to the cathode electrode 23K by an aluminum wire AW. Thereby, as shown in FIG. 7, the temperature detection diodes 3 and 23 are connected in parallel to each other. The anode electrode 3A and the cathode electrode 3K of the temperature detection diode 3 are connected to the electrode pad 105a on the control substrate 105 by an aluminum wire AW.

また同様にして、半導体チップ５１における温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋは、半導体チップ７１における温度検出ダイオード７３のアノード電極７３Ａ及びカソード電極７３Ｋと、それぞれアルミワイヤＡＷで接続されている。これにより、図７に示されるように、温度検出ダイオード５３，７３は互いに並列接続されている。そして、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋは、アルミワイヤＡＷによって、制御基板１０５上の電極パッド１０５ａに接続されている。その他の構造については上述の実施の形態１に係る半導体装置と同じであるため、その説明は省略する。   Similarly, the anode electrode 53A and the cathode electrode 53K of the temperature detection diode 53 in the semiconductor chip 51 are connected to the anode electrode 73A and the cathode electrode 73K of the temperature detection diode 73 in the semiconductor chip 71 by aluminum wires AW, respectively. . Thereby, as shown in FIG. 7, the temperature detection diodes 53 and 73 are connected in parallel to each other. The anode electrode 53A and the cathode electrode 53K of the temperature detection diode 53 are connected to the electrode pad 105a on the control board 105 by an aluminum wire AW. Since other structures are the same as those of the semiconductor device according to the first embodiment, description thereof is omitted.

以上のように、本実施の形態２に係る半導体装置では、半導体チップ１における温度検出ダイオード３と、半導体チップ２１における温度検出ダイオード２３とが並列接続されている。そのため、温度検出ダイオード３，２３に定電流Ｉｄｐを流した場合の、温度検出ダイオード３，２３のアノード電極とカソード電極との間の電位差Ｖ１は、以下の式（１）で表される。   As described above, in the semiconductor device according to the second embodiment, the temperature detection diode 3 in the semiconductor chip 1 and the temperature detection diode 23 in the semiconductor chip 21 are connected in parallel. Therefore, the potential difference V1 between the anode electrode and the cathode electrode of the temperature detection diodes 3 and 23 when the constant current Idp is passed through the temperature detection diodes 3 and 23 is expressed by the following formula (1).

Figure 0004323299
Figure 0004323299

ただし、式（１）中の電圧Ｖ２，Ｖ３は、上述の実施の形態１のように仮に温度検出ダイオード３，２３を接続せずにそれぞれに上記定電流Ｉｄｐの半分を流した場合の、温度検出ダイオード３，２３での降下電圧をそれぞれ示している。   However, the voltages V2 and V3 in the formula (1) are the temperatures when half of the constant current Idp is supplied to each of them without connecting the temperature detection diodes 3 and 23 as in the first embodiment. The voltage drops at the detection diodes 3 and 23 are shown.

ここで、式（１）の右辺の電圧Ｖ２，Ｖ３は半導体チップ１，２１の温度をそれぞれ示しているため、左辺の電位差Ｖ１は半導体チップ１，２１のチップ温度の平均値を示していることになる。従って、温度検出ダイオード３のカソード電極３Ｋ及びアノード電極３Ａに電気的に接続された外部導出端子ＥＴの電圧を測定することによって電位差Ｖ１を測定し、その測定結果と、予め求めておいた、並列接続された温度検出ダイオード３，２３の温度特性とを用いて、半導体チップ１のチップ温度と半導体チップ２１のチップ温度との平均値を求めることができる。   Here, since the voltages V2 and V3 on the right side of the formula (1) indicate the temperatures of the semiconductor chips 1 and 21, respectively, the potential difference V1 on the left side indicates an average value of the chip temperatures of the semiconductor chips 1 and 21. become. Therefore, the potential difference V1 is measured by measuring the voltage of the external lead-out terminal ET electrically connected to the cathode electrode 3K and the anode electrode 3A of the temperature detection diode 3, and the measurement result and the parallel obtained in advance are measured. The average value of the chip temperature of the semiconductor chip 1 and the chip temperature of the semiconductor chip 21 can be obtained using the temperature characteristics of the connected temperature detection diodes 3 and 23.

例えば、半導体チップ１，２１のチップ温度がそれぞれ１００℃，９０℃のとき、電位差Ｖ１を測定することによって、それらの平均値である９５℃を本実施の形態２に係る半導体装置の外部で求めることができる。   For example, when the chip temperatures of the semiconductor chips 1 and 21 are 100 ° C. and 90 ° C., respectively, by measuring the potential difference V 1, an average value of 95 ° C. is obtained outside the semiconductor device according to the second embodiment. be able to.

同様に、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋに電気的に接続された外部導出端子ＥＴの電圧を測定することによって、温度検出ダイオード５３，７３のアノード電極とカソード電極との間の電位差を測定し、その測定結果と、予め求めておいた、並列接続された温度検出ダイオード５３，７３の温度特性とを用いて、半導体チップ５１のチップ温度と半導体チップ７１のチップ温度との平均値を求めることができる。なお、ここでの温度特性は、並列接続された２つの温度検出ダイオードに定電流を流した場合のそこでの降下電圧が、同じチップ温度に設定された、当該温度検出ダイオードを備える２つの半導体チップのチップ温度によってどのように変化するかを示す特性である。   Similarly, by measuring the voltage of the external lead terminal ET electrically connected to the anode electrode 53A and the cathode electrode 53K of the temperature detection diode 53, the voltage between the anode electrode and the cathode electrode of the temperature detection diodes 53 and 73 is measured. The potential difference is measured, and the average of the chip temperature of the semiconductor chip 51 and the chip temperature of the semiconductor chip 71 is obtained using the measurement result and the temperature characteristics of the temperature detection diodes 53 and 73 connected in parallel. The value can be determined. The temperature characteristics here are as follows: two semiconductor chips including the temperature detection diodes, in which the voltage drop when a constant current is passed through two temperature detection diodes connected in parallel is set to the same chip temperature This is a characteristic indicating how the temperature changes depending on the chip temperature.

上述の実施の形態１において、半導体チップ１，２１のチップ温度の平均値や、半導体チップ５１，７１のチップ温度の平均値を求める場合、外部導出端子ＥＴ及び電極パッド１０５ａを介して測定された、温度検出ダイオード３，２３での降下電圧や、温度検出ダイオード５３，７３での降下電圧を、半導体装置の外部に設けられた制御回路２００で平均化する必要があった。しかしながら、本実施の形態２では、温度検出ダイオード３，２３や温度検出ダイオード５３，７３が並列接続されているため、温度検出ダイオード３，２３あるいは温度検出ダイオード５３，７３のアノード電極とカソード電極との電位差を測定することによって、半導体チップ１，２１のチップ温度の平均値や半導体チップ５１，７１のチップ温度の平均値を簡単に求めることができる。そのため、半導体装置の外部に設けられる制御回路２００を簡素化できる。   In the first embodiment described above, when the average value of the chip temperatures of the semiconductor chips 1 and 21 and the average value of the chip temperatures of the semiconductor chips 51 and 71 are obtained, they are measured via the external lead-out terminal ET and the electrode pad 105a. The voltage drop at the temperature detection diodes 3 and 23 and the voltage drop at the temperature detection diodes 53 and 73 need to be averaged by the control circuit 200 provided outside the semiconductor device. However, in the second embodiment, since the temperature detection diodes 3 and 23 and the temperature detection diodes 53 and 73 are connected in parallel, the anode electrode and the cathode electrode of the temperature detection diodes 3 and 23 or the temperature detection diodes 53 and 73 By measuring this potential difference, the average value of the chip temperatures of the semiconductor chips 1 and 21 and the average value of the chip temperatures of the semiconductor chips 51 and 71 can be easily obtained. Therefore, the control circuit 200 provided outside the semiconductor device can be simplified.

また、本実施の形態２に係る半導体装置では、温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋは、温度検出ダイオード２３のアノード電極２３Ａ及びカソード電極２３Ｋと、平面視上で、中間端子板ＭＴ１の端面ＭＴ１ａを介してそれぞれ対向して配置されている。また、温度検出ダイオード７３のアノード電極７３Ａ及びカソード電極７３Ｋは、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋと、平面視上で、中間端子板ＭＴ２の端面ＭＴ２ａを介してそれぞれ対向して配置されている。そのため、温度検出ダイオード３，２３を並列接続する際、また温度検出ダイオード５３，７３を並列接続する際に、アルミワイヤＡＷの配線長を短くすることができ、２つの温度検出ダイオードを簡単に並列接続することができる。従って、本実施の形態２に係る半導体装置の組み立てが容易になる。   In the semiconductor device according to the second embodiment, the anode electrode 3A and the cathode electrode 3K of the temperature detection diode 3 are the same as the anode electrode 23A and the cathode electrode 23K of the temperature detection diode 23 in the plan view in the intermediate terminal plate MT1. Are arranged to face each other via the end face MT1a. Further, the anode electrode 73A and the cathode electrode 73K of the temperature detection diode 73 are arranged to face the anode electrode 53A and the cathode electrode 53K of the temperature detection diode 53 via the end face MT2a of the intermediate terminal plate MT2 in plan view. Has been. Therefore, when the temperature detection diodes 3 and 23 are connected in parallel, and when the temperature detection diodes 53 and 73 are connected in parallel, the wiring length of the aluminum wire AW can be shortened, and two temperature detection diodes can be easily connected in parallel. Can be connected. Therefore, the assembly of the semiconductor device according to the second embodiment is facilitated.

実施の形態３．
図９は本発明の実施の形態３に係る半導体装置の構成を示す回路図である。また、図１０は本実施の形態３に係る半導体装置の構造を部分的に拡大して示す斜視図であって、中間端子板ＭＴ１付近を拡大して示している。なお図１０では、図面の煩雑さを避けるために、フリーホイールダイオード３２のアノード電極３２Ａと、スイッチング素子２２のエミッタ電極２２Ｅと、外部導出端子Ｕとを互いに接続するアルミワイヤＡＷの図示を省略している。 Embodiment 3 FIG.
FIG. 9 is a circuit diagram showing a configuration of the semiconductor device according to the third embodiment of the present invention. FIG. 10 is a partially enlarged perspective view showing the structure of the semiconductor device according to the third embodiment, and shows the vicinity of the intermediate terminal board MT1. In FIG. 10, the aluminum wire AW that connects the anode electrode 32A of the free wheel diode 32, the emitter electrode 22E of the switching element 22, and the external lead-out terminal U to each other is omitted in order to avoid complication of the drawing. ing.

図１０に示されるように、本実施の形態３に係る半導体装置では、半導体チップ１における温度検出ダイオード３のカソード電極３Ｋは、半導体チップ２１における温度検出ダイオード２３のアノード電極２３ＡにアルミワイヤＡＷによって接続されている。これにより、図９に示されるように、温度検出ダイオード３，２３は互いに直列接続されている。そして、温度検出ダイオード３のアノード電極３Ａと温度検出ダイオード２３のカソード電極２３Ｋは、アルミワイヤＡＷによってそれぞれ個別に制御基板１０５の電極パッド１０５ａに接続されている。   As shown in FIG. 10, in the semiconductor device according to the third embodiment, the cathode electrode 3K of the temperature detection diode 3 in the semiconductor chip 1 is connected to the anode electrode 23A of the temperature detection diode 23 in the semiconductor chip 21 by the aluminum wire AW. It is connected. Thereby, as shown in FIG. 9, the temperature detection diodes 3 and 23 are connected in series with each other. The anode electrode 3A of the temperature detection diode 3 and the cathode electrode 23K of the temperature detection diode 23 are individually connected to the electrode pad 105a of the control board 105 by an aluminum wire AW.

また同様にして、半導体チップ５１における温度検出ダイオード５３のカソード電極５３Ｋは、半導体チップ７１における温度検出ダイオード７３のアノード電極７３ＡにアルミワイヤＡＷによって接続されている。これにより、温度検出ダイオード５３，７３は互いに直列接続されている。そして、温度検出ダイオード５３のアノード電極５３Ａと、温度検出ダイオード７３のカソード電極７３Ｋは、アルミワイヤＡＷによって、それぞれ個別に制御基板１０５の電極パッド１０５ａに接続されている。その他の構造については上述の実施の形態１に係る半導体装置と同じであるため、その説明は省略する。   Similarly, the cathode electrode 53K of the temperature detection diode 53 in the semiconductor chip 51 is connected to the anode electrode 73A of the temperature detection diode 73 in the semiconductor chip 71 by an aluminum wire AW. Thereby, the temperature detection diodes 53 and 73 are connected in series with each other. The anode electrode 53A of the temperature detection diode 53 and the cathode electrode 73K of the temperature detection diode 73 are individually connected to the electrode pad 105a of the control board 105 by an aluminum wire AW. Since other structures are the same as those of the semiconductor device according to the first embodiment, description thereof is omitted.

以上のように、本実施の形態３に係る半導体装置では、半導体チップ１における温度検出ダイオード３と、半導体チップ２１における温度検出ダイオード２３とが直列接続されている。そのため、動作中の半導体チップ１，２１のチップ温度にほとんど差が生じないような場合には、温度検出ダイオード３，２３に定電流Ｉｄｓを流した場合の、温度検出ダイオード３のカソード電極３Ｋと、温度検出ダイオード２３のアノード電極２３Ａとの間の電位差Ｖ１１は、以下の式（２）で表される。   As described above, in the semiconductor device according to the third embodiment, the temperature detection diode 3 in the semiconductor chip 1 and the temperature detection diode 23 in the semiconductor chip 21 are connected in series. Therefore, when there is almost no difference between the chip temperatures of the semiconductor chips 1 and 21 in operation, the cathode electrode 3K of the temperature detection diode 3 when the constant current Ids is passed through the temperature detection diodes 3 and 23. The potential difference V11 between the temperature detection diode 23 and the anode electrode 23A is expressed by the following equation (2).

Figure 0004323299
Figure 0004323299

ただし、式（２）中の電圧Ｖ１２，Ｖ１３は、上述の実施の形態１のように仮に温度検出ダイオード３，２３を接続せずにそれぞれに上記定電流Ｉｄｓを流した場合の、温度検出ダイオード３，２３での降下電圧をそれぞれ示している。   However, the voltages V12 and V13 in the equation (2) are the temperature detection diodes when the constant current Ids is allowed to flow without connecting the temperature detection diodes 3 and 23 as in the first embodiment. The voltage drop at 3 and 23 is shown.

例えば、半導体チップ１，２１のチップ温度がともに約５０℃である場合に、電圧Ｖ１２，Ｖ１３がともに約２．３５Ｖであるとすると電位差Ｖ１１は約４．７０Ｖとなる。   For example, if the chip temperatures of the semiconductor chips 1 and 21 are both about 50 ° C. and the voltages V12 and V13 are both about 2.35V, the potential difference V11 is about 4.70V.

同様に、動作中の半導体チップ５１，７１のチップ温度にほとんど差が生じないような場合には、直列接続された温度検出ダイオード５３，７３に定電流Ｉｄｓを流した場合の、温度検出ダイオード５３のカソード電極５３Ｋと、温度検出ダイオード７３のアノード電極７３Ａとの間の電位差Ｖ２１は、仮に温度検出ダイオード５３，７３を接続せずにそれぞれに定電流Ｉｄｓを流した場合の、温度検出ダイオード５３，７３での各降下電圧Ｖ２２，Ｖ２３の約２倍となる。   Similarly, when there is almost no difference between the chip temperatures of the semiconductor chips 51 and 71 in operation, the temperature detection diode 53 when the constant current Ids is passed through the temperature detection diodes 53 and 73 connected in series. The potential difference V21 between the cathode electrode 53K and the anode electrode 73A of the temperature detection diode 73 is the temperature detection diode 53, when the constant current Ids is supplied to each of them without connecting the temperature detection diodes 53, 73. This is approximately twice the drop voltage V22, V23 at 73.

このように、直列接続された２つの温度検出ダイオードから得られる検出電圧（電位差Ｖ１１，Ｖ２１）は、一つの温度検出ダイオードから得られる検出電圧（電圧Ｖ１２，Ｖ１３，Ｖ２２，Ｖ２３）よりも大きくなる。そのため、２つの半導体チップのチップ温度にほとんど差が生じないような場合には、直列接続された２つの温度検出ダイオードを用いて、当該半導体チップのチップ温度を検出する方が、一つの温度検出ダイオードを用いてそれが形成されている半導体チップのチップ温度を検出する場合よりも、チップ温度の変化に対する検出電圧の変化率が大きくなる。その結果、チップ温度の検出精度が向上する。   Thus, the detection voltage (potential difference V11, V21) obtained from two temperature detection diodes connected in series is larger than the detection voltage (voltage V12, V13, V22, V23) obtained from one temperature detection diode. . Therefore, when there is almost no difference between the chip temperatures of two semiconductor chips, it is better to detect the chip temperature of the semiconductor chip using two temperature detection diodes connected in series. The change rate of the detection voltage with respect to the change of the chip temperature is larger than the case where the chip temperature of the semiconductor chip on which the diode is formed is detected using the diode. As a result, chip temperature detection accuracy is improved.

なお本実施の形態３では、直列接続された２つの温度検出ダイオードの温度特性、つまり直列接続された２つの温度検出ダイオードに定電流を流した場合の各降下電圧の合計が、同じチップ温度に設定された、当該温度検出ダイオードを備える２つの半導体チップのチップ温度によってどのように変化するかを示す特性を予め求めておき、得られた検出電圧と当該温度特性とを用いて２つの半導体チップのチップ温度を同時に求めることができる。   In the third embodiment, the temperature characteristics of the two temperature detection diodes connected in series, that is, the sum of the respective drop voltages when a constant current is passed through the two temperature detection diodes connected in series is the same chip temperature. A characteristic indicating how the two semiconductor chips including the temperature detection diode are changed according to the set chip temperature is obtained in advance, and the two semiconductor chips are obtained using the obtained detection voltage and the temperature characteristic. Can be obtained simultaneously.

また、本実施の形態３に係る半導体装置では、各温度検出ダイオード３，２３のアノード電極及びカソード電極は互いに隣り合って配設されており、かつ温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋは、温度検出ダイオード２３のアノード電極２３Ａ及びカソード電極２３Ｋと、平面視上で、中間端子板ＭＴ１の端面ＭＴ１ａを介してそれぞれ対向して配置されている。また、各温度検出ダイオード５３，７３のアノード電極及びカソード電極は互いに隣り合って配設されており、かつ温度検出ダイオード７３のアノード電極７３Ａ及びカソード電極７３Ｋは、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋと、平面視上で、中間端子板ＭＴ２の端面ＭＴ２ａを介してそれぞれ対向して配置されている。そのため、温度検出ダイオード３，２３を直列接続する際、また温度検出ダイオード５３，７３を直列接続する際に、アルミワイヤＡＷの配線長を短くすることができ、２つの温度検出ダイオードを簡単に直列接続することができる。従って、本実施の形態３に係る半導体装置の組み立てが容易になる。   In the semiconductor device according to the third embodiment, the anode electrodes and the cathode electrodes of the temperature detection diodes 3 and 23 are disposed adjacent to each other, and the anode electrode 3A and the cathode electrode 3K of the temperature detection diode 3 are provided. Are arranged to face the anode electrode 23A and the cathode electrode 23K of the temperature detection diode 23 through the end face MT1a of the intermediate terminal plate MT1 in plan view. In addition, the anode electrode and the cathode electrode of each temperature detection diode 53, 73 are disposed adjacent to each other, and the anode electrode 73A and the cathode electrode 73K of the temperature detection diode 73 are the anode electrode 53A of the temperature detection diode 53 and The cathode electrode 53K is disposed so as to be opposed to each other through the end face MT2a of the intermediate terminal plate MT2 in plan view. Therefore, when the temperature detection diodes 3 and 23 are connected in series, and when the temperature detection diodes 53 and 73 are connected in series, the wiring length of the aluminum wire AW can be shortened, and two temperature detection diodes can be easily connected in series. Can be connected. Therefore, the assembly of the semiconductor device according to the third embodiment is facilitated.

なお、温度検出ダイオード３のアノード電極３Ａとカソード電極３Ｋとの位置を入れ替えて、あるいは温度検出ダイオード２３のアノード電極２３Ａとカソード電極２３Ｋとの位置を入れ替えて、互いに接続される温度検出ダイオード２３のアノード電極２３Ａと温度検出ダイオード３のカソード電極３Ｋとを、平面視上で、中間端子板ＭＴ１の端面ＭＴ１ａを介して互いに対向するように配設しても良い。   It should be noted that the positions of the anode electrode 3A and the cathode electrode 3K of the temperature detection diode 3 are interchanged, or the positions of the anode electrode 23A and the cathode electrode 23K of the temperature detection diode 23 are interchanged, and the temperature detection diode 23 connected to each other. The anode electrode 23A and the cathode electrode 3K of the temperature detection diode 3 may be disposed so as to face each other through the end face MT1a of the intermediate terminal plate MT1 in plan view.

また、温度検出ダイオード５３のアノード電極５３Ａとカソード電極５３Ｋとの位置を入れ替えて、あるいは温度検出ダイオード７３のアノード電極７３Ａとカソード電極７３Ｋとの位置を入れ替えて、互いに接続される温度検出ダイオード７３のアノード電極７３Ａと温度検出ダイオード５３のカソード電極５３Ｋとを、平面視上で、中間端子板ＭＴ２の端面ＭＴ２ａを介して互いに対向するように配設しても良い。   Further, the positions of the anode electrode 53A and the cathode electrode 53K of the temperature detection diode 53 are interchanged, or the positions of the anode electrode 73A and the cathode electrode 73K of the temperature detection diode 73 are interchanged, and the temperature detection diode 73 connected to each other is replaced. The anode electrode 73A and the cathode electrode 53K of the temperature detection diode 53 may be disposed so as to face each other via the end face MT2a of the intermediate terminal plate MT2 in plan view.

このような場合には、温度検出ダイオード３，２３を直列接続する際、また温度検出ダイオード５３，７３を直列接続する際の、アルミワイヤＡＷの配線長を更に短くすることができ、２つの温度検出ダイオードを更に簡単に直列接続することができる。従って、本実施の形態３に係る半導体装置の組み立てが更に容易になる。   In such a case, when the temperature detection diodes 3 and 23 are connected in series and when the temperature detection diodes 53 and 73 are connected in series, the wiring length of the aluminum wire AW can be further shortened. The detection diodes can be more easily connected in series. Therefore, the assembly of the semiconductor device according to the third embodiment is further facilitated.

実施の形態４．
図１１は本実施の形態４に係る半導体装置の構造を部分的に拡大して示す斜視図であって、中間端子板ＭＴ１，ＭＴ２付近を拡大して示している。なお図１１では、図面の煩雑さを避けるために全てのアルミワイヤＡＷの記載を省略している。 Embodiment 4 FIG.
FIG. 11 is a partially enlarged perspective view showing the structure of the semiconductor device according to the fourth embodiment, in which the vicinity of the intermediate terminal plates MT1, MT2 is shown enlarged. In FIG. 11, the description of all the aluminum wires AW is omitted in order to avoid the complexity of the drawing.

図１１に示されるように、本実施の形態４に係る半導体装置では、中間端子板ＭＴ１の端部ＥＰ１は、中間端子板ＭＴ１における半導体チップ２１，３１が搭載されている主面に対して垂直を成して折り曲げられている。同様に、中間端子板ＭＴ２の端部ＥＰ２は、中間端子板ＭＴ２における半導体チップ７１，８１が搭載されている主面に対して垂直を成して折り曲げられている。そして、中間端子板ＭＴ１の端部ＥＰ１と、中間端子板ＭＴ２の端部ＥＰ２とは互いに対面している。その他の構造については上述の実施の形態１に係る半導体装置と同じであるため、その説明は省略する。   As shown in FIG. 11, in the semiconductor device according to the fourth embodiment, the end portion EP1 of the intermediate terminal plate MT1 is perpendicular to the main surface on which the semiconductor chips 21 and 31 are mounted on the intermediate terminal plate MT1. Is folded. Similarly, the end portion EP2 of the intermediate terminal plate MT2 is bent perpendicularly to the main surface of the intermediate terminal plate MT2 on which the semiconductor chips 71 and 81 are mounted. The end portion EP1 of the intermediate terminal plate MT1 and the end portion EP2 of the intermediate terminal plate MT2 face each other. Since other structures are the same as those of the semiconductor device according to the first embodiment, description thereof is omitted.

このように、中間端子板ＭＴ１の端部ＥＰ１を折り曲げることによって、実施の形態１に係る半導体装置における中間端子板ＭＴ１の占有面積を変化させずに、中間端子板ＭＴ１の表面積を増大することができる。従って、中間端子板ＭＴ１での放熱特性が向上し、半導体チップ５１，６１，７１，８１で発生した熱を確実に放熱することができる。また、中間端子板ＭＴ２の端部ＥＰ２を折り曲げることによって、実施の形態１に係る半導体装置における中間端子板ＭＴ２の占有面積を変化させずに、中間端子板ＭＴ２の表面積を増大することができるため、中間端子板ＭＴ２での放熱特性が向上し、半導体チップ１，１１，２１，３１で発生した熱を確実に放熱することができる。   In this way, by bending the end portion EP1 of the intermediate terminal plate MT1, the surface area of the intermediate terminal plate MT1 can be increased without changing the occupied area of the intermediate terminal plate MT1 in the semiconductor device according to the first embodiment. it can. Therefore, the heat dissipation characteristics of the intermediate terminal board MT1 are improved, and the heat generated in the semiconductor chips 51, 61, 71, 81 can be reliably radiated. Further, since the end portion EP2 of the intermediate terminal plate MT2 is bent, the surface area of the intermediate terminal plate MT2 can be increased without changing the occupied area of the intermediate terminal plate MT2 in the semiconductor device according to the first embodiment. The heat dissipation characteristics of the intermediate terminal board MT2 are improved, and the heat generated in the semiconductor chips 1, 11, 21, 31 can be reliably radiated.

なお図１２に示されるように、中間端子板ＭＴ１の端部ＥＰ１と中間端子板ＭＴ２の端部ＥＰ２とをそれぞれ分割しても良い。この場合には、中間端子板ＭＴ１，ＭＴ２の表面積が更に増大し、放熱特性が更に向上する。   As shown in FIG. 12, the end portion EP1 of the intermediate terminal plate MT1 and the end portion EP2 of the intermediate terminal plate MT2 may be divided. In this case, the surface areas of the intermediate terminal plates MT1 and MT2 are further increased, and the heat dissipation characteristics are further improved.

実施の形態５．
図１３は本発明の実施の形態５に係る半導体装置の構成を示す回路図である。また、図１４は本実施の形態５に係る半導体装置の構造を部分的に拡大して示す斜視図であって、中間端子板ＭＴ１付近を拡大して示している。なお図１４では、図面の煩雑さを避けるために、フリーホイールダイオード３２のアノード電極３２Ａと、スイッチング素子２２のエミッタ電極２２Ｅと、外部導出端子Ｕとを互いに接続するアルミワイヤＡＷの図示を省略している。 Embodiment 5 FIG.
FIG. 13 is a circuit diagram showing a configuration of a semiconductor device according to Embodiment 5 of the present invention. FIG. 14 is a partially enlarged perspective view showing the structure of the semiconductor device according to the fifth embodiment, and shows the vicinity of the intermediate terminal board MT1. In FIG. 14, in order to avoid the complexity of the drawing, the illustration of the aluminum wire AW that connects the anode electrode 32A of the freewheel diode 32, the emitter electrode 22E of the switching element 22 and the external lead-out terminal U to each other is omitted. ing.

本実施の形態５に係る半導体装置では、中間端子板ＭＴ１は、互いに直列接続されたスイッチング素子２，２２の間に流れる電流を検出するためのシャント抵抗として用いられる。また、中間端子板ＭＴ２は、互いに直列接続されたスイッチング素子５２，７２の間に流れる電流を検出するためのシャント抵抗として用いられる。   In the semiconductor device according to the fifth embodiment, intermediate terminal plate MT1 is used as a shunt resistor for detecting a current flowing between switching elements 2 and 22 connected in series with each other. The intermediate terminal plate MT2 is used as a shunt resistor for detecting a current flowing between the switching elements 52 and 72 connected in series with each other.

図１４に示されるように、中間端子板ＭＴ１における半導体チップ２１，３１が搭載されている主面にはアルミワイヤＡＷの一端が接続されており、当該アルミワイヤＡＷの他端は制御基板１０５の電極パッド１０５ａに接続されている（図示せず）。同様に、中間端子板ＭＴ２における半導体チップ７１，８１が搭載されている主面にはアルミワイヤＡＷの一端が接続されており、当該アルミワイヤＡＷの他端は制御基板１０５の電極パッド１０５ａに接続されている。その他の構造については上述の実施の形態１に係る半導体装置と同じであるため、その説明は省略する。   As shown in FIG. 14, one end of an aluminum wire AW is connected to the main surface of the intermediate terminal board MT1 on which the semiconductor chips 21 and 31 are mounted, and the other end of the aluminum wire AW is connected to the control board 105. It is connected to the electrode pad 105a (not shown). Similarly, one end of an aluminum wire AW is connected to the main surface of the intermediate terminal plate MT2 on which the semiconductor chips 71 and 81 are mounted, and the other end of the aluminum wire AW is connected to the electrode pad 105a of the control board 105. Has been. Since other structures are the same as those of the semiconductor device according to the first embodiment, description thereof is omitted.

本実施の形態５に係る半導体装置では、外部導出端子Ｕにモータなどの負荷が接続され、かつ外部導出端子Ｐ，Ｎにそれぞれ正の電源電圧及び接地電圧が印加された状態で、スイッチング素子２，２２がともにＯＮ、スイッチング素子５２，７２がともにオフすると、スイッチング素子２，２２には電流Ｉ１が流れる。このとき、図１３に示されるように、スイッチング素子２に流れた電流Ｉ１は、中間端子板ＭＴ１を通ってスイッチング素子２２に流れる。そのため、中間端子板ＭＴ１が有する抵抗成分では、電流Ｉ１の大きさに比例した電圧降下が生じる。従って、この電圧降下を測定することによって電流Ｉ１を検出することができる。つまり、中間端子板ＭＴ１をシャント抵抗として用いることによって、スイッチング素子２，２２の間に流れる電流を検出することができる。   In the semiconductor device according to the fifth embodiment, the switching element 2 is connected in a state where a load such as a motor is connected to the external lead-out terminal U and a positive power supply voltage and a ground voltage are applied to the external lead-out terminals P and N, respectively. , 22 are both ON and switching elements 52, 72 are both OFF, current I1 flows through switching elements 2, 22. At this time, as shown in FIG. 13, the current I1 that has flowed through the switching element 2 flows to the switching element 22 through the intermediate terminal plate MT1. Therefore, a voltage drop proportional to the magnitude of the current I1 occurs in the resistance component of the intermediate terminal plate MT1. Therefore, the current I1 can be detected by measuring this voltage drop. In other words, the current flowing between the switching elements 2 and 22 can be detected by using the intermediate terminal plate MT1 as a shunt resistor.

また図１３に示されるように、スイッチング素子５２に流れた電流Ｉ２は、中間端子板ＭＴ２を通ってスイッチング素子７２に流れるため、中間端子板ＭＴ２が有する抵抗成分では、電流Ｉ２の大きさに比例した電圧降下が生じる。従って、この電圧降下を測定することによって電流Ｉ２を検出することができる。つまり、中間端子板ＭＴ２をシャント抵抗として用いることによって、スイッチング素子５２，７２の間に流れる電流を検出することができる。   As shown in FIG. 13, the current I2 flowing through the switching element 52 flows through the intermediate terminal plate MT2 to the switching element 72. Therefore, the resistance component of the intermediate terminal plate MT2 is proportional to the magnitude of the current I2. Voltage drop occurs. Therefore, the current I2 can be detected by measuring this voltage drop. That is, the current flowing between the switching elements 52 and 72 can be detected by using the intermediate terminal plate MT2 as a shunt resistor.

なお、中間端子板ＭＴ１が有する抵抗成分での電圧降下は、スイッチング素子２のエミッタセンス電極２ＥＳに電気的に接続された電極パッド１０５ａに接続された外部導出端子ＥＴと、中間端子板ＭＴ１における半導体チップ２１，３１が搭載された主面に電気的に接続された電極パッド１０５ａに接続された外部導出端子ＥＴとの間の電圧を、外部に設けた制御回路２００で測定することによって検出することができる。   The voltage drop due to the resistance component of the intermediate terminal plate MT1 is caused by the external lead-out terminal ET connected to the electrode pad 105a electrically connected to the emitter sense electrode 2ES of the switching element 2 and the semiconductor in the intermediate terminal plate MT1. Detecting a voltage between the lead-out terminal ET connected to the electrode pad 105a electrically connected to the main surface on which the chips 21 and 31 are mounted by measuring with a control circuit 200 provided outside. Can do.

同様にして、中間端子板ＭＴ２が有する抵抗成分での電圧降下は、スイッチング素子５２のエミッタセンス電極５２ＥＳに電気的に接続された電極パッド１０５ａに接続された外部導出端子ＥＴと、中間端子板ＭＴ２における半導体チップ５１，６１が搭載された主面に電気的に接続された電極パッド１０５ａに接続された外部導出端子ＥＴとの間の電圧を、外部に設けた制御回路２００で測定することによって検出することができる。   Similarly, the voltage drop due to the resistance component of the intermediate terminal plate MT2 is caused by the external lead-out terminal ET connected to the electrode pad 105a electrically connected to the emitter sense electrode 52ES of the switching element 52, and the intermediate terminal plate MT2 The voltage between the external lead terminal ET connected to the electrode pad 105a electrically connected to the main surface on which the semiconductor chips 51 and 61 are mounted is detected by measuring with a control circuit 200 provided outside. can do.

このように、スイッチング素子２，２２の間に流れる電流Ｉ１や、スイッチング素子５２，７２の間に流れる電流Ｉ２を検出するためのシャント抵抗が、中間端子板ＭＴ１，ＭＴ２から成るため、別途シャント抵抗を用意する必要が無い。そのため、半導体装置の小型化が可能となる。   As described above, the shunt resistor for detecting the current I1 flowing between the switching elements 2 and 22 and the current I2 flowing between the switching elements 52 and 72 is composed of the intermediate terminal plates MT1 and MT2. There is no need to prepare. Therefore, the semiconductor device can be downsized.

本発明の実施の形態１に係る半導体装置の構成を示す回路図である。1 is a circuit diagram showing a configuration of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態１に係る半導体装置の構造を示す平面図である。It is a top view which shows the structure of the semiconductor device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る半導体装置の構造を部分的に拡大して示す断面図である。1 is a cross-sectional view showing a partially enlarged structure of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態１に係る半導体装置の構造を部分的に拡大して示す斜視図である。1 is a partially enlarged perspective view showing a structure of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態１に係る半導体装置の構造を部分的に拡大して示す斜視図である。1 is a partially enlarged perspective view showing a structure of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態２に係る半導体装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the semiconductor device which concerns on Embodiment 2 of this invention. 本発明の実施の形態２に係る半導体装置の構造を部分的に拡大して示す斜視図である。It is a perspective view which expands partially and shows the structure of the semiconductor device which concerns on Embodiment 2 of this invention. 本発明の実施の形態３に係る半導体装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the semiconductor device which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係る半導体装置の構造を部分的に拡大して示す斜視図である。It is a perspective view which expands partially and shows the structure of the semiconductor device which concerns on Embodiment 3 of this invention. 本発明の実施の形態４に係る半導体装置の構造を部分的に拡大して示す斜視図である。It is a perspective view which expands partially and shows the structure of the semiconductor device which concerns on Embodiment 4 of this invention. 本発明の実施の形態４に係る半導体装置の構造を部分的に拡大して示す斜視図である。It is a perspective view which expands partially and shows the structure of the semiconductor device which concerns on Embodiment 4 of this invention. 本発明の実施の形態５に係る半導体装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the semiconductor device which concerns on Embodiment 5 of this invention. 本発明の実施の形態５に係る半導体装置の構造を部分的に拡大して示す斜視図である。It is a perspective view which expands partially and shows the structure of the semiconductor device which concerns on Embodiment 5 of this invention.

符号の説明Explanation of symbols

１，１１，２１，３１，４１，５１，６１，７１，８１ 半導体チップ、２，２２，５２，７２ 半導体スイッチング素子、３，２３，５３，７３ 温度検出ダイオード、３Ａ，２３Ａ，５３Ａ，７３Ａ アノード電極、３Ｋ，２３Ｋ，５３Ｋ，７３Ｋ カソード電極、１２，３２，６２，８２ フリーホイールダイオード、ＥＰ１，ＥＰ２ 端部、Ｉ１，Ｉ２ 電流、ＭＴ１，ＭＴ２ 中間端子板、ＭＴ１ａ，ＭＴ２ａ 端面。
1, 11, 21, 31, 41, 51, 61, 71, 81 Semiconductor chip, 2, 22, 52, 72 Semiconductor switching element, 3, 23, 53, 73 Temperature detection diode, 3A, 23A, 53A, 73A Anode Electrode, 3K, 23K, 53K, 73K Cathode electrode, 12, 32, 62, 82 Free wheel diode, EP1, EP2 end, I1, I2 current, MT1, MT2 intermediate terminal plate, MT1a, MT2a end face.

Claims (4)

第１の主面と、前記第１の主面とは反対側の第２の主面とを有する中間端子板と、
前記中間端子板の前記第１の主面上に設けられた第１の半導体チップと、
前記中間端子板の前記第２の主面上に設けられた第２の半導体チップと
を備え、
前記第１及び第２の半導体チップには、第１及び第２の半導体スイッチング素子がそれぞれ形成されており、
前記第１及び第２の半導体スイッチング素子は前記中間端子板によって直列接続されており、
前記第１及び第２の半導体チップのそれぞれには、チップ温度を検出する温度検出ダイオードが更に形成されており、
前記第１及び第２の半導体チップの前記温度検出ダイードは、互いに並列接続されており、
前記第１及び第２の半導体チップにおける前記温度検出ダイオードの電極は、平面視上で、前記中間端子板の端面を介して互いに対向して配設されている、半導体装置。 An intermediate terminal plate having a first main surface and a second main surface opposite to the first main surface;
A first semiconductor chip provided on the first main surface of the intermediate terminal plate;
A second semiconductor chip provided on the second main surface of the intermediate terminal plate,
First and second semiconductor switching elements are respectively formed on the first and second semiconductor chips,
The first and second semiconductor switching elements are connected in series by the intermediate terminal plate,
Each of the first and second semiconductor chips is further formed with a temperature detection diode for detecting the chip temperature,
The temperature detection diodes of the first and second semiconductor chips are connected in parallel to each other ;
The electrodes of the temperature detection diodes in the first and second semiconductor chips are arranged to face each other through an end surface of the intermediate terminal plate in plan view . 第１の主面と、前記第１の主面とは反対側の第２の主面とを有する中間端子板と、
前記中間端子板の前記第１の主面上に設けられた第１の半導体チップと、
前記中間端子板の前記第２の主面上に設けられた第２の半導体チップと
を備え、
前記第１及び第２の半導体チップには、第１及び第２の半導体スイッチング素子がそれぞれ形成されており、
前記第１及び第２の半導体スイッチング素子は前記中間端子板によって直列接続されており、
前記第１及び第２の半導体チップのそれぞれには、チップ温度を検出する温度検出ダイオードが更に形成されており、
前記第１及び第２の半導体チップの前記温度検出ダイードは、互いに直列接続されており、
前記第１及び第２の半導体チップにおける前記温度検出ダイオードの電極は、平面視上で、前記中間端子板の端面を介して互いに対向して配設されている、半導体装置。 An intermediate terminal plate having a first main surface and a second main surface opposite to the first main surface;
A first semiconductor chip provided on the first main surface of the intermediate terminal plate;
A second semiconductor chip provided on the second main surface of the intermediate terminal plate;
With
First and second semiconductor switching elements are respectively formed on the first and second semiconductor chips,
The first and second semiconductor switching elements are connected in series by the intermediate terminal plate,
Each of the first and second semiconductor chips is further formed with a temperature detection diode for detecting the chip temperature,
The temperature detection diodes of the first and second semiconductor chips are connected in series with each other;
The electrode of the temperature detecting diode in the first and second semiconductor chips, when viewed in plan, are arranged to face each other through the end surface of the intermediate terminal board, semiconductors devices. 第１の主面と、前記第１の主面とは反対側の第２の主面とを有する中間端子板と、
前記中間端子板の前記第１の主面上に設けられた第１の半導体チップと、
前記中間端子板の前記第２の主面上に設けられた第２の半導体チップと
を備え、
前記第１及び第２の半導体チップには、第１及び第２の半導体スイッチング素子がそれぞれ形成されており、
前記第１及び第２の半導体スイッチング素子は前記中間端子板によって直列接続されており、
前記第１及び第２の半導体チップの少なくとも一方には、チップ温度を検出する温度検出ダイオードが更に形成されており、
互いに直列接続された前記第１及び第２の半導体スイッチング素子の間に流れる電流を検出するためのシャント抵抗を備え、
前記シャント抵抗は前記中間端子板から成る、半導体装置。 An intermediate terminal plate having a first main surface and a second main surface opposite to the first main surface;
A first semiconductor chip provided on the first main surface of the intermediate terminal plate;
A second semiconductor chip provided on the second main surface of the intermediate terminal plate,
First and second semiconductor switching elements are respectively formed on the first and second semiconductor chips,
The first and second semiconductor switching elements are connected in series by the intermediate terminal plate,
At least one of the first and second semiconductor chips is further formed with a temperature detection diode for detecting the chip temperature,
A shunt resistor for detecting a current flowing between the first and second semiconductor switching elements connected in series with each other;
The shunt resistor Ru consists the intermediate terminal board, the semiconductor device. 前記中間端子板の端部は折り曲げられている、請求項１乃至請求項３のいずれか一つに記載の半導体装置。 The semiconductor device according to claim 1, wherein an end portion of the intermediate terminal plate is bent .
JP2003404210A 2003-12-03 2003-12-03 Semiconductor device Expired - Lifetime JP4323299B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003404210A JP4323299B2 (en) 2003-12-03 2003-12-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003404210A JP4323299B2 (en) 2003-12-03 2003-12-03 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2005166987A JP2005166987A (en) 2005-06-23
JP4323299B2 true JP4323299B2 (en) 2009-09-02

Family

ID=34727256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003404210A Expired - Lifetime JP4323299B2 (en) 2003-12-03 2003-12-03 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4323299B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5300784B2 (en) * 2010-05-21 2013-09-25 三菱電機株式会社 Semiconductor module and rotating electric machine equipped with semiconductor module
JP2010258485A (en) * 2010-08-24 2010-11-11 Renesas Electronics Corp Semiconductor device
KR101817156B1 (en) * 2010-12-28 2018-01-10 삼성전자 주식회사 Semiconductor device of stacked structure having through electrode, semiconductor memory device, semiconductor memory system and operating method thereof
JP5966921B2 (en) * 2012-12-28 2016-08-10 トヨタ自動車株式会社 Manufacturing method of semiconductor module
CN105474543A (en) 2013-08-23 2016-04-06 三菱电机株式会社 Semiconductor device
DE112017001729B4 (en) 2016-04-01 2022-11-03 Mitsubishi Electric Corporation semiconductor modules
JP7088048B2 (en) * 2019-01-30 2022-06-21 株式会社デンソー Semiconductor equipment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3194353B2 (en) * 1996-07-26 2001-07-30 トヨタ自動車株式会社 Semiconductor module temperature detector
JP2000164800A (en) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp Semiconductor module
JP4284790B2 (en) * 1999-11-01 2009-06-24 株式会社デンソー Semiconductor module temperature detection device
JP2002026251A (en) * 2000-07-11 2002-01-25 Toshiba Corp Semiconductor device
JP4089143B2 (en) * 2000-08-30 2008-05-28 三菱電機株式会社 Power semiconductor device
JP3701228B2 (en) * 2001-11-01 2005-09-28 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2005166987A (en) 2005-06-23

Similar Documents

Publication Publication Date Title
JP5001637B2 (en) Package for high power density devices
JP4988784B2 (en) Power semiconductor device
US9661752B2 (en) Circuit arrangement with shunt resistor
US20140131767A1 (en) Dual Compartment Semiconductor Package
US10727213B2 (en) Power semiconductor module and power semiconductor device
JP4830993B2 (en) Degradation detection method for semiconductor device
US9891247B2 (en) U-shaped vertical shunt resistor for Power Semiconductor module
WO2017169693A1 (en) Semiconductor module
JP6096614B2 (en) Power semiconductor module and power converter using the same
JP4805636B2 (en) Power semiconductor device and semiconductor power converter
JP2000353778A (en) Power semiconductor module
WO2020158057A1 (en) Power semiconductor module and power conversion device using said power semiconductor module
JP2002208673A (en) Semiconductor device and power module
JP7286582B2 (en) semiconductor equipment
JP4323299B2 (en) Semiconductor device
JP2020047656A (en) Semiconductor unit, semiconductor module and semiconductor device
JP2005129826A (en) Power semiconductor device
CN110176446B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP5909396B2 (en) Circuit equipment
US6740902B2 (en) Semiconductor package for series-connected diodes
US5115300A (en) High-power semiconductor device
JP6827595B1 (en) Semiconductor devices and power converters
CN112020202A (en) Device with a power electronic substrate and a contact element, power electronic unit and converter
WO2019146258A1 (en) Semiconductor device and power conversion device
JP3477002B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090604

R150 Certificate of patent or registration of utility model

Ref document number: 4323299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term