JP4322654B2 - コンバータ - Google Patents

Description

本発明は、コンバータに関する。

スイッチングコンバータは、トランスの一次巻線に印加される直流電力を周期的にスイッチングし、トランスの二次巻線に現れる交流電力を整流した後、平滑して出力する。交流電力を整流する回路には、一般的にダイオード整流素子が用いられる。

しかしながら、ダイオード整流素子の順方向電圧降下は比較的大きいので、特に出力電圧が低いスイッチングコンバータにおいてはダイオード整流素子における電力損失が無視できない。したがって、ダイオード整流素子として順方向の電圧降下が小さいショットキーバリアダイオード（ＳＢＤ）が用いられる場合が多い。

また、近年の高集積化技術により、オン抵抗が非常に小さい電界効果型トランジスタ（ＦＥＴ）が開発されている。そこで、オン抵抗の小さい電界効果型トランジスタを整流素子として用い、トランスの励磁タイミングに同期して電界効果型トランジスタをスイッチング制御することにより、低損失の整流機能を実現した同期整流回路が提案されている（特許文献１参照）。

図５は、同期整流回路を備えたフォワード型のスイッチングコンバータの構成例である。このスイッチングコンバータには、直流電源１０、電界効果型トランジスタ１１、トランス１２、電界効果型トランジスタ１３，１４、リアクトル１５、コンデンサ１６によって構成されている。

電界効果型トランジスタ１１は、外部から供給される信号によって周期的にオン、オフの状態を繰り返す。その結果、トランス１２の一次巻線Ｎｐには励磁電流が断続的に流れ、トランス１２の二次巻線Ｎｓに交流電力が現れる。

電界効果型トランジスタ１３，１４は整流素子として利用される。この例では、電界効果型トランジスタ１３，１４の制御にセルフドリブン方式を用いている。すなわち、トランス１２の二次巻線Ｎｓに現れる電圧を利用して電界効果型トランジスタ１３，１４のオン、オフの状態を制御する。トランス１２の二次巻線Ｎｓに現れた交流電力は、電界効果型トランジスタ１３，１４で構成される整流回路で整流された後、リアクトル１５およびコンデンサ１６によって構成される平滑回路で平滑され、直流電圧Ｖｏとして出力端子１７，１８から出力される。

つぎに、図５に示すスイッチングコンバータの動作について以下に説明する。トランス１２の一次巻線Ｎｐに接続された電界効果型トランジスタ１１がオンの状態になり、一次巻線Ｎｐに励磁電流が流れると、二次巻線Ｎｓに現れる正極性の電圧により電界効果型トランジスタ１３がオンの状態になるので、二次巻線Ｎｓに現れた電力が電界効果型トランジスタ１３を介して出力側に供給される。このとき、電界効果型トランジスタ１４はオフの状態になる。

一方、トランス１２の一次巻線Ｎｐに接続された電界効果型トランジスタ１１がオフの状態になると、一次巻線Ｎｐの励磁電流が遮断され、二次巻線Ｎｓに現れる電圧の極性が反転する。その結果、電界効果型トランジスタ１３がオンからオフの状態に切り替わり、電界効果型トランジスタ１４はオフからオンの状態に切り替わる。

このとき、リアクトル１５に流れている電流の保存により、転流電流が電界効果型トランジスタ１４を介して流れ、負荷に電力が供給される。このように、同期整流回路を構成する電界効果型トランジスタ１３，１４がオン、オフするタイミングは二次巻線Ｎｓに現れる電圧に依存する。
特開２００３−１１６２７３号公報（請求の範囲、要約書）

ところで、図５に示すようなコンバータの出力側に、可飽和リアクトル（マグアンプ）を接続し、この可飽和リアクトルのリセット電流を調整することでＰＷＭ（Pulse Width Modulation）制御を実現し、出力電圧を制御する方法が考えられる。しかし、可飽和リアクトルにリセット電流を流すタイミングは、図５に示す電界効果型トランジスタ１３がオフの状態になった場合（回路が開放状態になった場合）であるため、マグアンプと同期整流回路を単純に組み合わせた場合、そのような状態においてリセット電流を流すことが困難であるという問題点もある。

また、電子機器では、複数の異なる電圧が必要になる場合が多いが、図５に示すコンバータでは、１種類の電圧しか得られないという問題点もある。

本発明は、上記の事情に基づきなされたもので、その目的とするところは、マグアンプと同期整流回路を組み合わせ、出力電圧制御を行いつつ、効率がよく、複数の電圧を出力可能なコンバータを提供することにある。

上述の目的を達成するため、本発明は、トランスの第１から第Ｎ（Ｎ≧１）までの二次巻線に現れる交流電圧をそれぞれ整流して出力する第１から第Ｎまでの出力回路を有するコンバータにおいて、第１から第Ｎまでの各出力回路は、同期整流回路としての整流用スイッチング素子および転流用スイッチング素子と、マグアンプ用の可飽和リアクトルと、可飽和リアクトルに流れる電流を制御する電流制御回路と、をそれぞれ有し、トランスは、補助巻線を有し、第１から第Ｎまでの各出力回路の整流用スイッチング素子は、補助巻線に現れる交流電力を整流して得られた電圧によって駆動されている。

このため、マグアンプと同期整流回路を組み合わせた、出力電圧制御を行いつつ、効率がよく、複数の電圧を出力可能なスイッチングコンバータを提供することが可能になる。

また、他の発明は、上述の発明に加えて、整流用スイッチング素子と、転流用スイッチング素子とを有する第（Ｎ＋１）の出力回路と、トランスの一次巻線に接続された一次側スイッチング素子と、第（Ｎ＋１）の出力回路の出力電圧に応じて一次側スイッチング素子をスイッチング制御する制御回路をさらに有し、第（Ｎ＋１）の出力回路の転流用スイッチング素子への制御信号が、第１から第Ｎまでの出力回路の転流用スイッチング素子へも制御信号として供給されている。このため、第（Ｎ＋１）の出力回路の制御信号を第１から第Ｎまでの出力回路に利用するため、部品点数を減らして、製造コストを削減することができる。

また、他の発明は、上述の発明に加えて、第１から第（Ｎ＋１）までの複数の出力回路がそれぞれ有する転流用スイッチング素子の入力容量に蓄積された電荷を一括して放電するための放電回路をさらに有するようにしている。このため、転流用スイッチング素子の入力容量に蓄積された電荷によって回路の動作が遅延することを防止するとともに、放電回路を共用することにより部品点数を減らして、製造コストを削減することができる。

本発明によれば、マグアンプと同期整流回路を組み合わせることができ、効率よく、複数の電圧を出力することができる。

以下、本発明の一実施の形態について図に基づいて説明する。

図１は、本発明の第１の実施の形態の構成例を示す回路図である。この図に示すように、本発明の第１の実施の形態は、直流電源５０、電界効果型トランジスタ５１、トランス５２、ダイオード５３、抵抗５４〜５６、電界効果型トランジスタ５７，５８、ダイオード５９、リアクトル６０、コンデンサ６１、出力端子６２，６３、ダイオード６４、抵抗６５、可飽和リアクトル６６、電界効果型トランジスタ６７、制御回路６８、放電回路７０、電界効果型トランジスタ７１、ダイオード７２、リアクトル７３、電流制御回路７４、コンデンサ７５、および出力端子７６，７７によって構成されている。

なお、ダイオード５３、抵抗５４〜５６、電界効果型トランジスタ５７，５８、ダイオード５９、リアクトル６０、コンデンサ６１、出力端子６２，６３は、第（Ｎ＋１）の出力回路であるマスター回路１００を構成し、可飽和リアクトル６６、電界効果型トランジスタ６７，７１、ダイオード７２、リアクトル７３、電流制御回路７４、コンデンサ７５、および出力端子７６，７７は第１〜第Ｎの出力回路であるスレーブ回路１０１を構成している。

ここで、直流電源５０は、例えば、スイッチング電源またはバッテリであり商用電力を直流電力に変換して出力する。一次側スイッチング素子である電界効果型トランジスタ５１は、トランス５２の一次巻線Ｎｐに接続され、制御回路６８からの制御信号に応じて周期的にオンまたはオフの状態を繰り返し、トランス５２の一次巻線Ｎｐに対して励磁電流を流す。

トランス５２は、一次巻線Ｎｐおよびマスター用二次巻線Ｎｍ、第１の二次巻線Ｎ１、および補助巻線Ｎａを有し、電界効果型トランジスタ５１のオンまたはオフの状態変化によって一次巻線Ｎｐに印加される電圧を巻数比に応じた交流電圧に変換し、マスター用二次巻線Ｎｍ、第１の二次巻線Ｎ１、および補助巻線Ｎａからそれぞれ出力する。

制御回路６８は、電界効果型トランジスタ５１が周期的にオンまたはオフの状態になるように制御信号（パルス信号）を出力するとともに、電界効果型トランジスタ５１がオンになる直前に、放電回路７０を制御して、電界効果型トランジスタ５８，７１のゲートとドレイン間に存在する入力容量（浮遊容量）に蓄積されている電荷を放電させる。

ダイオード５３は、トランス５２のマスター用二次巻線Ｎｍに現れる交流電圧を整流する。この整流後の電圧により、電界効果型トランジスタ５８，７１が駆動される。

抵抗５４，５５は、分圧用の抵抗であり、電界効果型トランジスタ５１がオンの状態のとき、すなわち、マスター用二次巻線Ｎｍの出力電圧Ｖｍが正である場合（図１に示すマスター用二次巻線Ｎｍの上側の端子の電圧が下側の端子の電圧より高い場合）には、マスター用二次巻線Ｎｍの出力電圧Ｖｍを分圧して電界効果型トランジスタ５７を駆動する。

整流用スイッチング素子である電界効果型トランジスタ５７は、マスター用二次巻線Ｎｍの出力電圧Ｖｍが正である場合にオン状態となる。これにより、電界効果型トランジスタ５７が、オン状態のときには、マスター用二次巻線Ｎｍに現れる電圧が出力端子６２，６３に出力される。また、出力電圧Ｖｍが負である場合には電界効果型トランジスタ５７は、オフ状態となる。

転流用スイッチング素子である電界効果型トランジスタ５８は、マスター用二次巻線Ｎｍの出力電圧Ｖｍが負である場合（図１に示すマスター用二次巻線Ｎｍの上側の端子の電圧が下側の端子の電圧より低い場合）には、ダイオード５３を介して入力される電圧によってオン状態になる。これにより、電界効果型トランジスタ５８がオン状態のときには、リアクトル６０に流れている電流のエネルギーによって発生する転流電流が出力端子６２，６３を介して図示せぬ負荷に出力される。また、出力電圧Ｖｍが正である場合には、電界効果型トランジスタ５８は、オフ状態となる。

ダイオード５９は、アノードが電界効果型トランジスタ５８のソース端子に、カソードがドレイン端子に接続されており、出力電圧Ｖｏの直流平均電圧の低下を抑制するための環流ダイオード（フリーホイリングダイオード）である。

リアクトル６０は、コンデンサ６１とともに平滑回路を構成し、脈流を平滑化して出力するとともに、電界効果型トランジスタ５７がオフの状態になった場合には、転流電流を発生する。コンデンサ６１は、リアクトル６０とともに平滑回路を構成する。出力端子６２，６３は、直流電圧を取り出すための端子である。

補助巻線Ｎａは、電界効果型トランジスタ６７を制御するための制御信号を取り出すための巻線である。ダイオード６４は、補助巻線Ｎａに現れる交流電圧を整流する。整流後の電圧により、電界効果型トランジスタ６７が制御される。抵抗６５は、電界効果型トランジスタ６７に過電圧が印加されることを防止するために、電界効果型トランジスタ６４と電界効果型トランジスタ６７のゲートとの間に設けられる。

第１の二次巻線Ｎ１は、スレーブ回路１０１用の電力を得るための巻線である。可飽和リアクトル６６は、いわゆるマグアンプであり、電界効果型トランジスタ５１がオフの状態である場合に電流制御回路７４から流入する電流によってリセットされる（すなわち、一周期前の始期の状態に戻される）。このリセットによる磁束量に等しい磁束変化が発生するまでは、可飽和リアクトル６６は、ハイインピーダンス状態を保つので、電界効果型トランジスタ５１がオンしても出力側には電流が流れない。

整流用スイッチング素子である電界効果型トランジスタ６７は、電界効果型トランジスタ５１がオン状態になったとき、すなわち、第１の二次巻線の出力電圧Ｖ１が正である場合には、オン状態となって出力端子７６，７７に電圧を出力する。また、出力電圧Ｖ１が負である場合には電界効果型トランジスタ６７は、オフ状態となる。

放電回路７０は、電界効果型トランジスタ５１がオン状態になる直前において、電界効果型トランジスタ５８，７１のゲートに存在する入力容量に蓄積されている電荷を放電し、電界効果型トランジスタ５８，７１が適切なタイミングでオフの状態になるように制御する。なお、放電回路７０は、半導体スイッチによって構成されており、制御回路６８が電界効果型トランジスタ５１をオン状態にする直前にオンの状態となるように制御される。

転流用スイッチング素子である電界効果型トランジスタ７１は、第１の二次巻線Ｎ１の出力電圧Ｖ１が負である場合（すなわち、マスター用二次巻線Ｎｍの出力電圧Ｖｍが負である場合）には、ダイオード５３を介して入力される電圧によってオン状態になり、リアクトル７３に流れている電流のエネルギーによって発生する転流電流を出力端子７６，７７に出力する。また、出力電圧Ｖ１が正である場合（すなわち、マスター用二次巻線Ｎｍの出力電圧Ｖｍが正である場合）には、電界効果型トランジスタ７１は、オフ状態となる。

ダイオード７２は、アノードが電界効果型トランジスタ７１のソース端子に、カソードがドレイン端子に接続されており、出力電圧Ｖｏ１の直流平均電圧の低下を抑制するための環流ダイオードである。

リアクトル７３は、コンデンサ７５とともに平滑回路を構成し、脈流を平滑化して出力するとともに、電界効果型トランジスタ６７がオフ状態になった場合には、転流電流を発生する。コンデンサ７５は、リアクトル７３とともに平滑回路を構成する。出力端子７６，７７は、直流電圧を取り出すための端子である。

電流制御回路７４は、出力端子７６，７７に現れる出力電圧Ｖｏ１に応じて、可飽和リアクトル６６に対してリセット電流を流し、出力電圧Ｖｏ１が所望の値になるように制御する。

図２は、電流制御回路７４の詳細な構成例を示す図である。この図に示すように、電流制御回路７４は、ダイオード７４ａ、ＰＮＰ型トランジスタ７４ｂ、ＮＰＮ型トランジスタ７４ｃ、コンパレータ７４ｄ、基準電源７４ｅ、および抵抗７４ｆ，７４ｇによって構成されている。

ここで、ダイオード７４ａは、逆流防止用のダイオードであり、ＰＮＰ型トランジスタ７４ｂのコレクタ端子から流出する電流を可飽和リアクトル６６に流入させる。

ＰＮＰ型トランジスタ７４ｂは、そのベースに接続されているＮＰＮ型トランジスタ７４ｃがオンの状態になった場合には、オン状態になってダイオード７４ａを介して可飽和リアクトル６６に電流を流入させる。

ＮＰＮ型トランジスタ７４ｃは、コンパレータ７４ｄの出力が正である場合にはオンの状態となって、ＰＮＰ型トランジスタ７４ｂをオン状態に制御する。

コンパレータ７４ｄは、基準電源７４ｅと、抵抗７４ｇに印加されている電圧（出力電圧Ｖｏ１を抵抗７４ｆ，７４ｇで分圧した電圧）を比較し、抵抗７４ｇに印加されている電圧の方が高い場合には正の電圧を出力し、それ以外の場合には負の電圧を出力する。

基準電源７４ｅは、例えば、ツェナーダイオード等によって構成されている。抵抗７４ｆ，７４ｇは、分圧抵抗であり、出力電圧Ｖｏ１を分圧して出力する。なお、分圧抵抗７４ｆ，７４ｇのそれぞれの素子値は、出力電圧Ｖｏ１が所望の値である場合に、抵抗７４ｇに現れる電圧と、基準電源７４ｅの電圧とが等しくなるように設定されている。

つぎに、本発明の第１の実施の形態の動作について図３を参照しつつ説明する。

図３は、本発明の第１の実施の形態の動作を説明するためのタイミングチャートである。ここで、図３において、Ｖｍは、トランス５２のマスター用二次巻線Ｎｍの出力電圧を示し、第１の二次巻線Ｎ１の出力電圧Ｖ１は、このＶｍと同様の波形を有するが、巻線の巻き数に応じた振幅を有する。図３のＶｇ１は、電界効果型トランジスタ５７のゲートとソース間の電圧の時間的な変化を示す。図３のＶａは、補助巻線Ｎａの出力電圧の時間的変化を示す。図３のＶｇ３は、電界効果型トランジスタ６７のゲートとソース間の電圧の時間的な変化を示す。図３のＶｇ２は、電界効果型トランジスタ５８のゲートとソース間の電圧の時間的な変化を示す。電界効果型トランジスタ７１のゲートとソース間の電圧Ｖｇ４は、このＶｇ２と同様の波形を有するが、ＮｍとＮ１の巻数比に応じた振幅を有する。

時刻ｔ１において、制御回路６８の制御に応じて、電界効果型トランジスタ５１がオン状態になると、直流電源５０からトランス５２の一次巻線Ｎｐに電圧が印加され、マスター用二次巻線Ｎｍおよび第１の二次巻線Ｎ１には図３に示すような起電力（Ｖｍ，Ｖ１）が生じる。この結果、図３に示すように、電界効果型トランジスタ５７のゲートとソース間の電圧Ｖｇ１はハイの状態になるので、電界効果型トランジスタ５７はオン状態になる。

このとき、補助巻線Ｎａの出力電圧Ｖａは、図３に示すように正となるので、電界効果型トランジスタ６７のゲートとソース間の電圧Ｖｇ３はハイの状態になる。この結果、電界効果型トランジスタ６７はオン状態になる。

また、このとき、図３に示すように、電界効果型トランジスタ５８，７１のゲートとソース間の電圧Ｖｇ２，Ｖｇ４は、ともにローの状態になるので、電界効果型トランジスタ５８，７１はともにオフ状態になる。

この結果、時刻ｔ１において、マスター回路１００では、電界効果型トランジスタ５７がオン状態になり、電界効果型トランジスタ５８がオフ状態になるので、マスター用二次巻線Ｎｍの出力が、リアクトル６０を経由して出力端子６２，６３に出力される。一方、スレーブ回路１０１では、電界効果型トランジスタ６７がオン状態になり、電界効果型トランジスタ７１がオフ状態になるので、第１の二次巻線Ｎ１の出力が、可飽和リアクトル６６およびリアクトル７３を経由して出力端子７６，７７に出力される。

なお、可飽和リアクトル６６は、時刻ｔ１の直前において、電流制御回路７４から流入した電流によって生じた磁束量を相殺し、かつ、磁心が飽和する電流が流れるまではハイインピーダンスの状態を保つので実質的にはオフ状態となり、その後はオン状態になる。このため、スレーブ回路１０１では、時刻ｔ１の直前において可飽和リアクトル６６に流入した電流に応じた時間だけオフの状態が継続した後、第１の二次巻線Ｎ１の出力電圧Ｖ１が出力端子７６，７７に出力される。

つぎに、時刻ｔ２において、電界効果型トランジスタ５１がオフ状態になると、一次巻線Ｎｐの励磁電流が遮断され、図３に示すように、マスター用二次巻線Ｎｍに現れる出力電圧Ｖｍおよび第１の二次巻線Ｎ１に現れる出力電圧Ｖ１の極性が反転し、負となる。その結果、電界効果型トランジスタ５７のゲートとソース間の電圧Ｖｇ１は、図３に示すようにローの状態になるので、電界効果型トランジスタ５７はオフ状態になる。また、補助巻線Ｎａに現れる出力電圧Ｖａの極性も反転するため、ダイオード６４が逆バイアス状態となって、Ｖｇ３は、図３に示すようにローの状態になるので、電界効果型トランジスタ６７はオフ状態になる。

一方、マスター用二次巻線Ｎｍの出力電圧Ｖｍの極性が反転すると、ダイオード５３は順バイアスとなるので、電界効果型トランジスタ５８，７１のそれぞれのゲートとソース間の電圧Ｖｇ２，Ｖｇ４はともにハイの状態になるので、電界効果型トランジスタ５８，７１はともにオン状態になる。

電界効果型トランジスタ５７がオフの状態になるとリアクトル６０を流れる励磁電流が遮断されるため、リアクトル６０に転流電流が発生する。この転流電流は、オン状態となっている電界効果型トランジスタ５８、出力端子６２，６３および図示せぬ負荷に流れる。

また、電界効果型トランジスタ６７がオフ状態になるとリアクトル７３を流れる励磁電流が遮断されるため、リアクトル７３に転流電流が発生する。この転流電流は、オン状態となっている電界効果型トランジスタ７１、出力端子７６，７７および図示せぬ負荷に流れる。

つづいて、時刻ｔ３において、トランス５２のマスター用二次巻線Ｎｍおよび第１の二次巻線Ｎ１に現れる電圧が“０”になると、ダイオード５３のアノード端子の電圧も“０”となる。しかし、電界効果型トランジスタ５８，７１のゲートに存在する入力容量に蓄積されている電荷の影響によりダイオード５３が逆バイアス状態になるため、図３に実線で示すように、電界効果型トランジスタ５８，７１のゲートとソース間の電圧Ｖｇ２，Ｖｇ４はハイの状態を保持する。なお、図３に示す破線は、ダイオード５３を設けない場合におけるＶｇ２，Ｖｇ４の変化を示している。このようにダイオード５３を設けることにより、電界効果型トランジスタ５８，７１がオン状態になっている時間を長くすることができるので、後述するように、電力損失を抑えることができる。

すなわち、電界効果型トランジスタ５８，７１の内部には寄生ダイオード（ボディダイオード：図示せず）が存在するので、電界効果型トランジスタ５８，７１がオフになったときでも、これらの寄生ダイオードを通って転流電流が流れ続ける。転流電流が流れている間（一次巻線Ｎｐの励磁電流が遮断されている間）は電界効果型トランジスタ５８，７１がオン状態であるのが望ましい。しかし、前述のように転流電流が流れている間に電界効果型トランジスタ５８，７１がオフ状態に切り替わると、その後の転流電流は電界効果型トランジスタ５８，７１内部の寄生ダイオードを通って流れる。このため、寄生ダイオードにおける電圧降下の影響により電力損失が増大する。

しかし、本実施の形態の場合では、ダイオード５３の存在により、電界効果型トランジスタ５８，７１はオンの状態を保つので、寄生ダイオードによる電圧損失を防止できる。

つづいて、時刻ｔ４になると、制御回路６８の制御によって放電回路７０が動作し、電界効果型トランジスタ５８，７１のゲートに存在する入力容量に蓄積されている電荷が放電される。その結果、図３に示すように、電界効果型トランジスタ５８，７１のゲートとソース間の電圧が減少し、ローの状態になるため、電界効果型トランジスタ５８，７１はともにオフ状態になる。

ところで、時刻ｔ２〜ｔ４の期間においては、電流制御回路７４が、出力端子７６，７７に現れている出力電圧Ｖｏ１に応じて、可飽和リアクトル６６に対してリセット電流を流し、これをリセットする。

すなわち、電流制御回路７４を構成するコンパレータ７４ｄは、抵抗７４ｇの端子電圧が、基準電源７４ｅの電圧よりも高い場合（出力電圧Ｖｏ１が所望の電圧よりも高い場合）には、その出力をハイの状態にする。その結果、ＮＰＮ型トランジスタ７４ｃがオン状態になるので、ＰＮＰ型トランジスタ７４ｂもオン状態になり、ダイオード７４ａを介してリセット電流が可飽和リアクトル６６に対して流入する。

その結果、可飽和リアクトル６６の磁気コアは、電界効果型トランジスタ６７がオンの状態である場合とは逆方向に磁化され、また、それにより減少した残留磁束量は、出力電圧Ｖｏ１が所望の電圧より高い分に応じて大きくなる。

つぎに、時刻ｔ５になると、制御回路６８の制御に応じて、電界効果型トランジスタ５１がオンの状態になるので、マスター用二次巻線Ｎｍの出力電圧Ｖｍは、正となる。その結果、図３に示すように、電界効果型トランジスタ５７のゲートとソース間の電圧Ｖｇ１がハイの状態になるので、電界効果型トランジスタ５７がオン状態になり、リアクトル６０を介して出力端子６２，６３に電圧が出力される。

ところで、出力端子６２，６３に出力される出力電圧Ｖｏの値は、制御回路６８により検出されており、制御回路６８は、出力電圧Ｖｏに応じて、電界効果型トランジスタ５１のオンとオフの時間比であるディーティー比を変更する。これにより、出力電圧Ｖｏは、常に一定になるように制御される。

一方、スレーブ回路１０１では、時刻ｔ５において、電界効果型トランジスタ５１がオン状態になると、補助巻線Ｎａの出力電圧Ｖａは正となる。その結果、図３に示すように、電界効果型トランジスタ６７のゲートとソース間の電圧Ｖｇ３がハイの状態になるので、電界効果型トランジスタ６７がオン状態になる。

電界効果型トランジスタ６７がオン状態になると、可飽和リアクトル６６、リアクトル７３、および図示せぬ負荷を含む閉回路が形成される。しかし、前述のように、可飽和リアクトル６６は、前回の出力電圧Ｖｏ１の値に応じて逆方向に磁化されているので、この磁束量を相殺するとともに、正方向に磁芯が飽和する電流が流れるまではハイインピーダンス状態を保持する。このため、電界効果型トランジスタ６７がオン状態となった後の一定時間、電界効果型トランジスタ６６は、オフ状態となる。そして、一定時間が経過すると電界効果型トランジスタ６６は、オン状態になって、出力端子７６，７７に出力電圧Ｖｏ１が出力される。

したがって、電流制御回路７４と可飽和リアクトル６６は、出力電圧Ｖｏ１に応じて、出力されるパルスの幅を制御することにより、出力電圧Ｖｏ１が所望の値になるようにＰＷＭ制御を行う。その結果、出力電圧Ｖｏ１は負荷の変動に拘わらず、常に一定の値を保持することになる。

以上に説明したように、本発明の第１の実施の形態によれば、マスター回路１００については制御回路６８によって、出力電圧Ｖｏに応じて電界効果型トランジスタ５１のスイッチングのデューティー比を変更し、また、スレーブ回路１０１については、電流制御回路７４によって可飽和リアクトル６６のリセット電流を出力電圧Ｖｏ１に応じて変更するようにしたので、出力電圧Ｖｏ，Ｖｏ１を負荷の変動等に拘わらず一定に保つことができる。

また、放電回路７０については、マスター回路１００とスレーブ回路１０１とで共用することができるので、部品点数を削減し、製造コストを削減することが可能になる。

なお、以上に説明した第１の実施の形態では、電界効果型トランジスタ５８，７１にのみ放電回路７０を設けるようにしたが、電界効果型トランジスタ５７，６７のゲートとソース間に放電回路をそれぞれ設けるようにしてもよい。そのような構成によれば、電界効果型トランジスタ５７，６７がオフになるタイミングが適切になるように制御することが可能になる。

つぎに、本発明の第２の実施の形態について説明する。

本発明の第１の実施の形態では、スレーブ回路１０１が１つだけの場合について説明したが、スレーブ回路を複数設けることも可能である。図４は、スレーブ回路を複数設けた場合における実施の形態を示す図である。この図の例では、マスター回路１００と、ｎ個のスレーブ回路１０１−１〜１０１−ｎを有する。なお、この図では、図を簡略化するために、各回路はブロック化して記載している。

図４の例では、トランス５２Ａは、一次巻線Ｎｐ、マスター用二次巻線Ｎｍ、補助巻線Ｎａ、第１〜第ｎの二次巻線Ｎ１〜Ｎｎを有している。マスター回路１００は、図１に示すものと同様の構成となっている。スレーブ回路１０１−１〜１０１−ｎも図１に示すスレーブ回路１０１と同様の構成となっている。駆動回路８０は、スレーブ回路１０１−１〜１０１−ｎのそれぞれが有する整流用の電界効果型トランジスタを駆動する。放電回路７０は、スレーブ回路１０１−１〜１０１−ｎのそれぞれが有する転流用の電界効果型トランジスタの入力容量に蓄積された電荷を放電する。制御回路６８は、マスター回路１００の出力電圧Ｖｏに応じて、電界効果型トランジスタ５１のスイッチングのデューティー比を調整し、出力電圧Ｖｏが一定になるように制御する。

この駆動回路８０は、図１におけるダイオード６４および抵抗６５による駆動回路と同様とされる。ただし、この場合には、複数のスレーブ回路１０１−１〜１０１−ｎを分離するためにダイオード２０１−１〜２０１−ｎが設けられる。なお、ダイオード２０１−１〜２０１−ｎの代わりに、回路を分離するためのフォトカプラ等を使用するようにしてもよい。

このような第２の実施の形態では、マスター回路１００およびスレーブ回路１０１−１〜１０１−ｎのそれぞれから異なる電圧の出力を得ることが可能になるので、複数の電圧が必要な電子機器に使用することが可能になる。

また、スレーブ回路１０１−１〜１０１−ｎは、図１の場合と同様に、可飽和リアクトルと電流制御回路とをそれぞれ有しているので、これらの協働によって、負荷等の変動に拘わらず一定の電圧を得ることが可能になる。

また、放電回路７０をスレーブ回路１０１−１〜１０１−ｎによって共用するようにしたので、部品点数を減らすことにより、製造コストを削減することが可能になる。

なお、以上の各実施の形態では、スイッチング素子としては電界効果型トランジスタを用いるようにしたが、他のスイッチング素子（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor））を用いるようにしてもよい。

また、以上の各実施の形態では、マスター用二次巻線Ｎｍと抵抗５６との間にはダイオード５３を接続するようにしたが、このダイオード５３は省略することも可能である。また、放電回路７０についても省略することができる。

また、図２に示す電流制御回路７４の回路構成は一例であって、これ以外の構成であってもよい。

また、電界効果型トランジスタ６７のゲートとドレイン間には、放電回路７０と同様の放電回路を設けるようにしてもよい。

本発明のコンバータは、例えば、パーソナルコンピュータ等といった、複数の電圧の電源を使用する電子機器に利用することができる。

本発明の第１の実施の形態に係るスイッチングコンバータの構成例を示す回路図である。 図１に示すスイッチングコンバータの電流制御回路の詳細な構成例を示す回路図である。 図１に示すスイッチングコンバータの動作を説明するためのタイミングチャートである。 本発明の第２の実施の形態に係るスイッチングインバータの構成例を示す回路図である。 従来のスイッチングコンバータの構成例を示す回路図である。

符号の説明

５１ 電界効果型トランジスタ（一次側スイッチング素子）
５７，６７ 電界効果型トランジスタ（整流用スイッチング素子）
５８，７１ 電界効果型トランジスタ（転流用スイッチング素子）
６６ 可飽和リアクトル
６８ 制御回路
７０ 放電回路
７４ 電流制御回路
１００ マスター回路（第（Ｎ＋１）の出力回路）
１０１−１〜１０１−ｎ スレーブ回路（第１〜第Ｎの出力回路）
Ｎ１〜Ｎｎ 第１〜第Ｎの二次巻線

Claims (3)

1. トランスの第１から第Ｎ（Ｎ≧１）までの二次巻線に現れる交流電圧をそれぞれ整流して出力する第１から第Ｎまでの出力回路を有するコンバータにおいて、
   上記第１から第Ｎまでの各出力回路は、
   同期整流回路としての整流用スイッチング素子および転流用スイッチング素子と、
   マグアンプ用の可飽和リアクトルと、
   上記可飽和リアクトルに流れる電流を制御する電流制御回路と、をそれぞれ有し、
   上記トランスは、補助巻線を有し、
   上記第１から第Ｎまでの各出力回路の上記整流用スイッチング素子は、上記補助巻線に現れる交流電力を整流して得られた電圧によって駆動されることを特徴とするコンバータ。
2. 整流用スイッチング素子と、転流用スイッチング素子とを有する第（Ｎ＋１）の出力回路と、
   前記トランスの一次巻線に接続された一次側スイッチング素子と、
   上記第（Ｎ＋１）の出力回路の出力電圧に応じて上記一次側スイッチング素子をスイッチング制御する制御回路をさらに有し、
   上記第（Ｎ＋１）の出力回路の転流用スイッチング素子への制御信号が、前記第１から第Ｎまでの出力回路の転流用スイッチング素子へも制御信号として供給されていることを特徴とする請求項１記載のコンバータ。
3. 前記第１から第（Ｎ＋１）までの複数の出力回路がそれぞれ有する前記転流用スイッチング素子の入力容量に蓄積された電荷を一括して放電するための放電回路をさらに有することを特徴とする請求項２記載のコンバータ。

Images