JP4314619B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP4314619B2 JP4314619B2 JP2004311965A JP2004311965A JP4314619B2 JP 4314619 B2 JP4314619 B2 JP 4314619B2 JP 2004311965 A JP2004311965 A JP 2004311965A JP 2004311965 A JP2004311965 A JP 2004311965A JP 4314619 B2 JP4314619 B2 JP 4314619B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- control board
- power failure
- control
- backup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、停電が起きた時の遊技機の動作状態を、復電時に再現可能とするためのバックアップ制御に関する。 The present invention relates to backup control for enabling the operation state of a gaming machine when a power failure occurs to be reproduced at the time of power recovery.
パチンコ機その他の遊技機の動作は、CPUを用いた制御装置によって実現されている。動作の制御には、遊技機の音声、表示などの出力や、遊技中の入賞時の処理などが含まれる。このような遊技機において、遊技中に停電が起きると、場合によっては、入賞時の情報が失われ、遊技者は入賞に伴う利益が得られなくなるおそれがある。かかる不都合を回避すべく、遊技機は、バックアップ電源を搭載しており、停電が起きた時には、このバックアップ電源を用いて制御処理に必要な情報のバックアップを行った上で停止するよう構成されている。 The operation of pachinko machines and other gaming machines is realized by a control device using a CPU. The control of the operation includes output of the voice and display of the gaming machine, processing at the time of winning a prize during the game, and the like. In such a gaming machine, if a power failure occurs during a game, in some cases, information at the time of winning a prize may be lost, and the player may not be able to obtain a profit associated with the winning. In order to avoid such inconvenience, the gaming machine is equipped with a backup power source, and when a power failure occurs, it is configured to stop after performing backup of information necessary for control processing using this backup power source. Yes.
特許文献1は、遊技機における停電時のバックアップに関する技術を開示する。この技術によれば、電源電圧の低下が検出されると、ノンマスカブル割込処理としてバックアップ処理が起動し、制御用のCPUが用いているレジスタおよびスタックポインタの内容を、メモリに格納する。復電時には、これらの情報を、メモリから読み出すことによって、停電直前の動作状態を再現する。 Patent document 1 discloses the technique regarding the backup at the time of a power failure in a gaming machine. According to this technique, when a drop in power supply voltage is detected, a backup process is activated as a non-maskable interrupt process, and the contents of the registers and stack pointers used by the control CPU are stored in the memory. When power is restored, this information is read from the memory to reproduce the operation state immediately before the power failure.
一般に遊技機は、静電気等による過酷なノイズ環境で用いられることが多い。例えば、転動したり遊技盤を流下する遊技球が静電気を帯びる他、球タンク、タンクレール、賞球装置内の通路、賞球装置から上皿までの経路など、種々の部位で静電気が発生する。これらのノイズは、誤動作の原因となる。従って、ノンマスカブル割込処理を利用する場合には、これらのノイズによる誤動作で、停電時のバックアップ処理が開始されてしまうおそれがあった。 In general, a gaming machine is often used in a severe noise environment due to static electricity or the like. For example, game balls that roll or flow down the game board are charged with static electricity, and static electricity is generated in various parts such as ball tanks, tank rails, paths in the prize ball apparatus, and paths from the prize ball apparatus to the upper plate. To do. These noises cause malfunctions. Therefore, when using the non-maskable interrupt processing, there is a possibility that the backup processing at the time of a power failure may be started due to a malfunction due to these noises.
また、遊技機のハードウェア資源については、処理能力やメモリ容量などの面で制約が多い。従って、停電時のバックアップ処理としては、必要となるメモリ容量やステップ数を更に抑えた処理が望まれていた。本発明は、かかる観点から、遊技機における停電時のバックアップ処理の改良を図ることを目的とする。 In addition, the hardware resources of gaming machines have many restrictions in terms of processing capacity and memory capacity. Therefore, as a backup process at the time of a power failure, a process that further reduces the required memory capacity and the number of steps has been desired. An object of this invention is to improve the backup process at the time of a power failure in a gaming machine from this viewpoint.
本発明の遊技機は、制御部、電源停止予測部、情報記憶部、バックアップ処理部を有する。制御部は、所定の制御処理を繰り返し実行することによって、遊技機の動作の少なくとも一部を制御する。電源停止予測部は、制御部への電源の供給停止を予測する。電源停止予測部は、制御部への電源の供給制御を併せて行ってもよい。情報記憶部は、制御処理に必要となる制御情報を保持するメモリであり、電源の供給停止後も所定期間、制御情報を保持可能に構成されている。制御情報としては、制御時には制御部に保持されている情報も含まれる。情報記憶部は、必ずしも不揮発性メモリである必要はなく、RAMなどの揮発性メモリと電源を所定期間供給可能なバックアップ電源との組み合わせとしてもよい。情報記憶部の作用により、電源の供給停止時でも、停電前の動作状態に復旧するために必要な制御情報は、保持されることになる。 The gaming machine of the present invention includes a control unit, a power stop prediction unit, an information storage unit, and a backup processing unit. The control unit controls at least a part of the operation of the gaming machine by repeatedly executing a predetermined control process. The power supply stop prediction unit predicts the supply stop of power to the control unit. The power stop prediction unit may also perform power supply control to the control unit. The information storage unit is a memory that holds control information necessary for control processing, and is configured to hold control information for a predetermined period even after the supply of power is stopped. The control information includes information held in the control unit at the time of control. The information storage unit is not necessarily a non-volatile memory, and may be a combination of a volatile memory such as a RAM and a backup power source capable of supplying power for a predetermined period. Due to the action of the information storage unit, control information necessary for restoring the operating state before the power failure is retained even when the supply of power is stopped.
バックアップ処理部は、予測の結果を周期的に点検し、その点検結果に応じて、バックアップ処理を実行する。バックアップ処理とは、停電前の制御処理を再現できるよう、制御情報を情報記憶部に格納する処理である。バックアップ処理は、予測結果の点検に続けて行うようにしてもよいし、この点検とは別のタイミングで実行するようにしてもよい。予測結果の点検は、定期的な割込処理の中で行うようにしてもよいし、通常の制御処理過程で定期的に行うようにしてもよい。制御部が保持している情報を情報記憶部に格納する処理も含まれる。本発明によれば、割込処理ではなく、停電の予測結果を周期的に点検してバックアップ処理を実行する。このように停電の予測を能動的に検出することにより、不定期な割込処理を利用した場合に比較して、停電時のバックアップ処理に関し、ノイズによる誤動作が生じる可能性を抑制することができる。 The backup processing unit periodically checks the prediction result, and executes backup processing according to the check result. The backup process is a process of storing control information in the information storage unit so that the control process before the power failure can be reproduced. The backup process may be performed following the inspection of the prediction result, or may be performed at a timing different from this inspection. The inspection of the prediction result may be performed in a periodic interrupt process, or may be performed periodically in a normal control process. A process of storing information held in the control unit in the information storage unit is also included. According to the present invention, the backup process is executed by periodically checking the prediction result of the power failure, not the interrupt process. By actively detecting the power outage prediction in this way, it is possible to suppress the possibility of malfunction due to noise in the backup processing at the time of power outage as compared with the case of using irregular interrupt processing. .
この態様は、制御処理が比較的高速でループしているタイプの遊技機、例えばパチンコ機に適している。回胴式遊技機など、1回のループに比較的長時間を要するタイプの遊技機では、1回のループ中の複数箇所で予測結果を点検するよう設定しておくことが望ましい。 This aspect is suitable for a game machine of a type in which the control process is looped at a relatively high speed, for example, a pachinko machine. In a game machine of a type that requires a relatively long time for one loop, such as a spinning-type game machine, it is desirable to set the inspection result to be checked at a plurality of locations in one loop.
本発明のバックアップ処理部は、上述の態様とは別の態様として、電源の供給停止が予測されると、この予測に呼応して、情報記憶部に格納された制御情報の変更禁止を含むバックアップ処理を実行するものとしてもよい。バックアップ処理は、不定期の割込処理ではなく、制御処理の過程における規定のタイミングで実行される。即ち、制御処理の過程で停電が生じると、遊技機は、バックアップ電源によって規定のタイミングに至るまで通常の動作を継続し、このタイミングに至った時点でバックアップ処理を開始する。 As another aspect different from the above-described aspect, the backup processing unit according to the present invention includes a backup including prohibition of changing the control information stored in the information storage unit in response to the predicted power supply stoppage. It is good also as what performs a process. The backup process is not an irregular interrupt process, but is executed at a prescribed timing in the process of the control process. That is, when a power failure occurs during the control process, the gaming machine continues normal operation until a predetermined timing is reached by the backup power source, and starts the backup process when this timing is reached.
但し、停電の予測は、種々の方法およびタイミングで行うことができる。例えば、停電の予測結果自体は、割込処理によって検出可能としてもよい。また、先に説明したように周期的に停電予測結果を点検するようにしてもよい。この場合、停電予測結果の点検は、バックアップ処理を行う規定のタイミングで行うようにしてもよい。 However, prediction of a power failure can be performed by various methods and timings. For example, the power failure prediction result itself may be detectable by interrupt processing. Moreover, you may make it check a power failure prediction result periodically as demonstrated previously. In this case, the check of the power failure prediction result may be performed at a prescribed timing for performing the backup process.
本発明によれば、このように、バックアップ処理を規定のタイミングで実行するため、割込処理の形で不定期にバックアップ処理が実行される場合に比較して、復旧のために保持すべき情報を低減することができる。例えば、本発明によれば、制御処理のどの時点でバックアップ処理が行われたかという情報、換言すれば、復電時に制御処理中のいかなる処理から開始すべきかを示す情報は、保持する必要がなくなる。 According to the present invention, since the backup process is executed at a specified timing as described above, the information to be retained for recovery as compared with the case where the backup process is executed irregularly in the form of an interrupt process. Can be reduced. For example, according to the present invention, there is no need to hold information indicating at which point in time the control processing is performed, in other words, information indicating what processing in the control processing should be started upon power recovery. .
制御部が、電源が供給されている間は、制御に用いる制御パラメータを記憶可能である場合、規定のタイミングは、この制御パラメータが規定値となるタイミングとすることができる。例えば、制御部に用意されたCPUがソフトウェア的に制御処理を繰り返して遊技機の動作を制御する構成の場合、CPUがその制御処理に用いるスタックポインタやレジスタの内容が制御パラメータに相当する。上述の通り規定のタイミングを設定すれば、これらの制御パラメータとして上述の規定値を制御部に設定することで、遊技機の動作状態を停電前の状態に復旧することが可能となる。この規定値には初期状態も含まれる。 When the control unit can store control parameters used for control while power is supplied, the specified timing can be set to a timing at which the control parameter becomes a specified value. For example, when the CPU prepared in the control unit is configured to control the operation of the gaming machine by repeating the control process in software, the contents of the stack pointer and the register used by the CPU for the control process correspond to the control parameter. If the prescribed timing is set as described above, the operation state of the gaming machine can be restored to the state before the power failure by setting the prescribed value as the control parameter in the control unit. This default value includes the initial state.
規定のタイミングは、一例として、繰り返し実行される制御処理の開始直後とすることができる。こうすれば、制御部に与えるべき規定値を抑制することができる利点がある。 As an example, the prescribed timing can be immediately after the start of a repeatedly executed control process. In this way, there is an advantage that the specified value to be given to the control unit can be suppressed.
上述した種々のバックアップ処理が行われることを前提として、遊技機は、電源の供給停止後の復電時に、予め用意された規定の情報を制御部に設定する復電処理部を備えることが好ましい。こうすることにより、停電前の動作状態を復旧させることができる。上述した制御パラメータを使用される場合には、規定の情報には、この制御パラメータが含まれる。 On the premise that the various backup processes described above are performed, the gaming machine preferably includes a power recovery processing unit that sets prescribed information prepared in advance in the control unit at the time of power recovery after the supply of power is stopped. . By doing so, it is possible to restore the operating state before the power failure. When the control parameter described above is used, the prescribed information includes this control parameter.
規定の情報は、予め不揮発性メモリに保持しておくようにしてもよいし、バックアップ処理時に情報記憶部の規定の領域に格納しておくようにしてもよい。バックアップ処理が行われた後の復電時の処理と、通常のリセット後の初期化処理との間で、この規定の情報は、同一でもよいし、異なっていてもよい。 The prescribed information may be stored in advance in a non-volatile memory, or may be stored in a prescribed area of the information storage unit during backup processing. This prescribed information may be the same or different between the power recovery process after the backup process is performed and the normal initialization process after the reset.
本発明は、バックアップ処理が完了した後は、無限ループその他の待機処理を実行しながら電源停止に備えるよう構成してもよい。この態様を用いる場合には、ごく短時間の停電など(以下、「瞬停」と呼ぶ)によって、電源電圧が不安定となることによって、電源断発生時処理が開始されてしまったときに、自動的に待機処理から復帰可能とするための構成を併せて設けることが好ましい。かかる構成としては、例えば、バックアップ処理の実行によって、通常の遊技時の制御処理が行われなくなった後の経過期間が所定値を超えた場合には、制御処理を再起動させる復帰手段を設けても良い。経過期間は、タイマで計測された時間の他、無限ループで構成された待機処理のループ実行数やCPUのステップ数などで計測するようにしてもよい。こうすることによって、瞬停時にも支障なく遊技機を稼働させることが可能となる。復帰手段は、先に説明した本発明のバックアップ処理を適用するか否かに関わらず、設けることが可能である。 The present invention may be configured to prepare for a power shutdown while executing an infinite loop or other standby processing after the backup processing is completed. When this mode is used, when the power failure occurs due to the power supply voltage becoming unstable due to a very short blackout (hereinafter referred to as “instantaneous power failure”), It is preferable to provide a configuration for automatically returning from standby processing. As such a configuration, for example, there is provided a return means for restarting the control process when the elapsed time after the control process during the normal game is not performed due to the execution of the backup process exceeds a predetermined value. Also good. In addition to the time measured by the timer, the elapsed period may be measured by the number of loop executions of standby processing configured by an infinite loop, the number of CPU steps, and the like. By doing so, it is possible to operate the gaming machine without any trouble even during a momentary power failure. The restoring means can be provided regardless of whether or not the backup processing of the present invention described above is applied.
本発明は、上述した種々の特徴を必ずしも全て備えている必要はなく、一部を省略したり、適宜組み合わせたりしてもよい。また、本発明は、遊技機において、電源の供給停止時のバックアップ処理を実現する制御方法として構成してもよい。更に、かかるバックアップ処理をコンピュータによって実現するためのコンピュータプログラム、および該コンピュータプログラムを記録したコンピュータ読み取り可能な記録媒体として構成することもできる。ここで、記録媒体としては、ICカード、ROMカートリッジ、コンピュータの内部記憶装置(RAMやROMなどのメモリ)および外部記憶装置等、コンピュータが読取り可能な種々の媒体を利用できる。 The present invention does not necessarily have all the various features described above, and some of them may be omitted or combined as appropriate. Further, the present invention may be configured as a control method for realizing backup processing when power supply is stopped in a gaming machine. Further, the present invention can be configured as a computer program for realizing such backup processing by a computer and a computer-readable recording medium on which the computer program is recorded. Here, various media that can be read by a computer, such as an IC card, a ROM cartridge, a computer internal storage device (memory such as RAM or ROM), and an external storage device can be used as the recording medium.
本発明の実施例について以下の順序で説明する。本実施例では、パチンコ機としての構成を例示するが、本発明は、これに限らず回胴式遊技機など種々の遊技機に適用可能である。
A.ハードウェア構成:
B.主制御基板100の動作:
C.払出制御基板200の動作:
Embodiments of the present invention will be described in the following order. In the present embodiment, a configuration as a pachinko machine is illustrated, but the present invention is not limited to this, and can be applied to various gaming machines such as a rotating game machine.
A. Hardware configuration:
B. Operation of main control board 100:
C. Operation of the payout control board 200:
A.ハードウェア構成:
図1は実施例としての遊技機のハードウェア構成を示すブロック図である。遊技機の動作を制御する機構を中心に示した。本実施例では、遊技機の動作は、主制御基板100、払出制御基板200、サブ制御基板300などの各制御基板の分散処理によって制御される。各制御基板は、内部にCPU、RAM、ROMなどを備えたワンチップマイクロコンピュータとして構成されており、ROMに記録されたプログラムに従って種々の制御処理を実現する。
A. Hardware configuration:
FIG. 1 is a block diagram showing a hardware configuration of a gaming machine as an embodiment. The mechanism that controls the operation of the gaming machine is mainly shown. In this embodiment, the operation of the gaming machine is controlled by distributed processing of each control board such as the main control board 100, the payout control board 200, and the sub control board 300. Each control board is configured as a one-chip microcomputer having a CPU, a RAM, a ROM, etc. therein, and implements various control processes according to programs recorded in the ROM.
実施例の遊技機では、種々の不正を防止するため、主制御基板100への外部からの入力が制限されている。図示する通り、主制御基板100とサブ制御基板300とはパラレル電気信号で接続されており、主制御基板100と払出制御基板200とは、制御処理の必要上、シリアル電気信号で接続されている。払出制御基板200、サブ制御基板300は、それぞれ主制御基板100からのコマンドに応じて動作する。 In the gaming machine of the embodiment, the input from the outside to the main control board 100 is restricted in order to prevent various frauds. As shown in the figure, the main control board 100 and the sub-control board 300 are connected by a parallel electric signal, and the main control board 100 and the payout control board 200 are connected by a serial electric signal for the necessity of control processing. . The payout control board 200 and the sub control board 300 operate in accordance with commands from the main control board 100, respectively.
パチンコ機は、主制御基板100の制御に基づいて、遊技盤面に設けられた入賞口に球が入ると、球を払い出し、乱数に基づく当たり/はずれの判定を行うとともに、当たりと判定された場合には、遊技盤面に設けられた大入賞口を規定期間だけ解放するよう動作する。遊技時にかかる動作を実現するため、主制御基板100には、入賞口への球の入賞を検出する入賞検出器101の検出結果が入力されている。また、主制御基板100からは、大入賞口を解放するための大入賞口ソレノイド102の制御信号が出力される。 When a ball enters a winning slot provided on the game board surface based on the control of the main control board 100, the pachinko machine pays out the ball, performs a hit / miss determination based on a random number, and is determined to be a win Operates to release the special winning opening provided on the game board surface for a predetermined period. In order to realize the operation at the time of a game, the main control board 100 receives the detection result of the winning detector 101 that detects the winning of a ball in the winning opening. Further, the main control board 100 outputs a control signal for the big prize opening solenoid 102 for releasing the big prize opening.
その他の遊技時における各動作の制御は、払出制御基板200、サブ制御基板300を介して行われる。払出制御基板200は、遊技中の球の発射および払い出しを次の手順で制御する。球の発射は、直接的には発射制御基板202によって制御される。即ち、遊技者が、遊技盤面に設けられた発射ハンドル201を操作すると、発射制御基板202は、発射モータ203を制御し、球を発射する。払出制御基板200は、発射制御基板202に対して、発射可否の制御信号を送出することで、間接的に球の発射を制御する。 Control of each operation during other games is performed via the payout control board 200 and the sub control board 300. The payout control board 200 controls the launching and payout of the ball being played in the following procedure. The launch of the sphere is controlled directly by the launch control board 202. That is, when the player operates the launch handle 201 provided on the game board surface, the launch control board 202 controls the launch motor 203 to launch a ball. The payout control board 200 indirectly controls the launch of the sphere by sending a launch control signal to the launch control board 202.
遊技中に入賞した旨のコマンドを主制御基板100から受信すると、払出制御基板200は、払出しモータ220を制御し、球数をカウントしながら規定数の球を払い出す。払出制御基板200は、払出し用に貯えられた球の不足の有無を球切れスイッチ210によって検出し、不足時には、球不足の検出信号を主制御基板100に出力する。 When receiving a command indicating that a prize has been won during the game from the main control board 100, the payout control board 200 controls the payout motor 220 and pays out a specified number of balls while counting the number of balls. The payout control board 200 detects whether or not the balls stored for payout are insufficient by the ball break switch 210, and outputs a ball shortage detection signal to the main control board 100 when there is a shortage.
サブ制御基板300は、遊技中における音声、表示、ランプ点灯などの演出を制御する。これらの演出は、通常時、入賞時、大当たり時など、遊技中のステータスに応じて変化する。主制御基板100から、各ステータスに応じた演出用のコマンド(以下、「遊技コマンド」と呼ぶ)が送信されると、サブ制御基板300は、各コマンドに対応したプログラムを起動して、主制御基板100から指示された演出を実現する。 The sub control board 300 controls effects such as voice, display, and lamp lighting during the game. These effects vary according to the status during the game, such as during normal times, when winning a prize, or when winning a big hit. When an effect command corresponding to each status (hereinafter referred to as “game command”) is transmitted from the main control board 100, the sub-control board 300 activates a program corresponding to each command and performs main control. An effect instructed from the substrate 100 is realized.
本実施例では、図示する通り、サブ制御基板300はスピーカ350を直接制御する。スピーカ350は、複数接続されていてもよい。液晶表示装置(以下、「LCD」と呼ぶ)361は、表示制御基板360を介して制御する。表示制御基板360は、バッファ上にLCD361に表示する図柄を生成、記憶させ、これに基づいて、LCD361の各セルを駆動制御して所望の図柄を表示させる機能を奏するワンチップマイクロコンピュータおよびVDP(Video Display Processor)を備えている。サブ制御基板300の制御対象となるランプには、遊技盤面に設けられたパネル装飾ランプ371と、遊技盤の枠に設けられた枠装飾ランプ376がある。サブ制御基板300は、信号分配用の基板であるランプ中継基板370、375を介して、これらのランプ371、376と接続されており、各ランプを個別に点滅させることができる。 In the present embodiment, as illustrated, the sub-control board 300 directly controls the speaker 350. A plurality of speakers 350 may be connected. A liquid crystal display device (hereinafter referred to as “LCD”) 361 is controlled via a display control board 360. The display control board 360 generates and stores symbols to be displayed on the LCD 361 on the buffer, and based on this, the one-chip microcomputer and the VDP (VDP) having a function of driving and controlling each cell of the LCD 361 to display a desired symbol. Video Display Processor). The lamps to be controlled by the sub-control board 300 include a panel decoration lamp 371 provided on the game board surface and a frame decoration lamp 376 provided on the frame of the game board. The sub-control board 300 is connected to these lamps 371 and 376 via lamp relay boards 370 and 375 which are signal distribution boards, and each lamp can blink individually.
電源制御基板400は、これらの基板その他への電力の供給を行う。電力供給回路404は、外部電源から供給用の電力を生成する回路である。本実施例では、5V、12V、24V、34Vの各電圧で電力を供給する。これらの電力によって、各制御装置、大入賞口ソレノイド102、モータ等が駆動される。図の煩雑化を回避するため、電力の供給線は図示を省略した。 The power supply control board 400 supplies power to these boards and others. The power supply circuit 404 is a circuit that generates power for supply from an external power supply. In the present embodiment, power is supplied at each voltage of 5V, 12V, 24V, and 34V. These electric powers drive each control device, the special prize opening solenoid 102, the motor, and the like. In order to avoid complication of the figure, the illustration of the power supply line is omitted.
バックアップ電源回路406は、交流を直流に変換した後に平滑化するためのコンデンサ、および電気二重層コンデンサ等から構成される回路であり、外部電源の停電時に、遊技機の各部へ一定期間電力を供給する。前者のコンデンサは、直流の平滑化の他、停電発生時の電源断発生時処理が完了するまでの各制御基板の動作確保に使用される。後者の電気二重層コンデンサは、停電後数日間のRAMの記憶内容保持に使用される。 The backup power supply circuit 406 is composed of a capacitor for smoothing after converting alternating current to direct current, an electric double layer capacitor, and the like, and supplies power to each part of the gaming machine for a certain period of time when a power failure occurs in the external power supply. To do. The former capacitor is used for ensuring the operation of each control board until the process at the time of the occurrence of a power interruption in the event of a power failure is completed in addition to the smoothing of direct current. The latter electric double layer capacitor is used to hold the stored contents of RAM for several days after a power failure.
停電監視回路402は、電力供給回路404の出力電圧を監視する回路である。電力供給回路404からの出力電圧が、所定値よりも低下した場合には外部電源の停電が発生したものと判断し、停電予告信号を払出制御基板200に出力する。停電予告信号は、更に、払出制御基板200から主制御基板100に伝達される。この信号は、直接、電力供給回路404から主制御基板100に出力されるようにしてもよい。払出制御基板200および主制御基板100は、停電予告信号を受けると、後述する電源断発生時処理を実行する。この間の停電電圧の低下は、バックアップ電源回路406からの電力によって補償される。 The power failure monitoring circuit 402 is a circuit that monitors the output voltage of the power supply circuit 404. When the output voltage from the power supply circuit 404 falls below a predetermined value, it is determined that a power failure has occurred in the external power supply, and a power failure warning signal is output to the payout control board 200. The power failure notice signal is further transmitted from the payout control board 200 to the main control board 100. This signal may be directly output from the power supply circuit 404 to the main control board 100. The payout control board 200 and the main control board 100, when receiving a power failure notice signal, execute a power interruption occurrence process described later. The decrease in the power failure voltage during this time is compensated by the power from the backup power supply circuit 406.
以上で説明したハードウェア構成は、遊技機の一例である。各ハードウェアモジュールの接続先は、図示した例に限らず種々の構成を採ることが可能である。また、遊技機に要求される機能に応じて、図示したハードウェアモジュールの一部を省略した構成、別個のハードウェアモジュールを追加した構成を採ってもよい。 The hardware configuration described above is an example of a gaming machine. The connection destination of each hardware module is not limited to the illustrated example, and various configurations can be adopted. Further, a configuration in which a part of the illustrated hardware module is omitted or a configuration in which a separate hardware module is added may be employed depending on the function required for the gaming machine.
B.主制御基板100の動作:
図2は主制御基板100の制御処理(以下、「主制御処理」と呼ぶ)のフローチャートである。主制御基板100のROMに記録されているプログラムに従って、CPUが実行する処理である。電源が投入されると、CPUは電源投入時処理を実行する(ステップS100)。この処理は初期化処理であるが、遊技途中で停電が生じた場合と、そうでない場合で処理内容が異なる。電源投入時処理の内容については後述する。
B. Operation of main control board 100:
FIG. 2 is a flowchart of the control process of the main control board 100 (hereinafter referred to as “main control process”). This process is executed by the CPU in accordance with a program recorded in the ROM of the main control board 100. When the power is turned on, the CPU executes a power-on process (step S100). This process is an initialization process, but the processing contents differ depending on whether a power failure occurs during the game or not. Details of the power-on process will be described later.
電源投入時処理が終了すると、CPUは遊技用の各処理を繰り返し実行するループを開始する。このループ開始時には、CPUは、まず停電予告信号が検知されているか否かを判定する(ステップS200)。外部電源が停電し、停電予告信号が検知されている場合には、電源断発生時処理を実行する(ステップS300)。これは、停電後に電源が復旧した場合に(以下、「復電」と呼ぶ)、遊技機の動作を、停電前の状態から再開するための処理である。処理内容は、後述するが、本実施例においては、図示する通り、電源断発生時処理は、割込処理ではなく、ループの開始直後に、停電予告信号の検知有無に応じて実行される分岐処理として主制御処理内に組み込まれている。 When the power-on process ends, the CPU starts a loop that repeatedly executes each process for gaming. At the start of this loop, the CPU first determines whether or not a power failure notice signal has been detected (step S200). When the external power supply is interrupted and a power failure notice signal is detected, a process at the occurrence of power interruption is executed (step S300). This is a process for resuming the operation of the gaming machine from the state before the power failure when the power supply is restored after the power failure (hereinafter referred to as “power recovery”). Although the processing contents will be described later, in this embodiment, as shown in the figure, the processing at the time of power-off occurrence is not an interrupt processing, but is executed immediately after the start of the loop depending on whether or not a power failure warning signal is detected. It is incorporated in the main control process as a process.
停電予告信号が検知されていない場合(ステップS200)、即ち外部電源からの電力が正常に供給されている場合には、CPUは遊技用の処理として、遊技開始処理(ステップS400)、普通図柄遊技(ステップS402)、普通電動役物遊技(ステップS404)、特別図柄遊技(ステップS406)、および第1種特別電動役物遊技(ステップS408)を実行する。遊技開始処理では、CPUは、入賞口への遊技球の入賞有無の検知や、入賞球数に応じた賞球払出コマンドの払出制御基板200への出力を行う。その他の処理は、それぞれ普通図柄、普通電動役物、特別図柄、第1種特別電動役物などの動作可否の判定、および表示、動作制御などを行う処理である。 When the power failure warning signal is not detected (step S200), that is, when the power from the external power supply is normally supplied, the CPU starts a game start process (step S400), a normal symbol game as a game process. (Step S402), a normal electric game (Step S404), a special symbol game (Step S406), and a first type special electric game (Step S408) are executed. In the game start process, the CPU detects whether or not a game ball has won a prize opening and outputs a prize ball payout command according to the number of winning balls to the payout control board 200. The other processes are processes for determining whether or not to operate the normal symbol, the ordinary electric accessory, the special symbol, the first type special electric accessory, and the like, and displaying and controlling the operation.
図3は電源断発生時処理のフローチャートである。主制御処理において、停電予告信号が検出された時に実行される処理である。CPUは、まず割込処理が実行されないよう、割込禁止設定を行う(ステップS302)。そして、RAMのチェックサムを算出し、RAM内の所定領域に保存する(ステップS304)。このチェックサムは、後述する通り、復電時に、停電前のRAMの内容が保持されているか否かをチェックするのに使用される。 FIG. 3 is a flowchart of the process at the time of power-off occurrence. In the main control process, this process is executed when a power failure warning signal is detected. First, the CPU performs an interrupt prohibition setting so that the interrupt process is not executed (step S302). Then, the RAM checksum is calculated and stored in a predetermined area in the RAM (step S304). As will be described later, this checksum is used to check whether or not the content of the RAM before the power failure is retained at the time of power recovery.
次に、CPUは、RAMの所定領域に設けられたバックアップフラグに、電源断発生時処理が実行されたことを表す規定値を設定する(ステップS306)。以上の処理を終えると、CPUはRAMへのアクセスを禁止し(ステップS308)、無限ループに入って、電源停止に備える。 Next, the CPU sets a specified value indicating that the process at the time of power-off occurrence has been executed in a backup flag provided in a predetermined area of the RAM (step S306). When the above processing is completed, the CPU prohibits access to the RAM (step S308), enters an infinite loop, and prepares for power stop.
なお、この処理では、ごく短時間の停電など(以下、「瞬停」と呼ぶ)によって、電源電圧が不安定となることによって、電源断発生時処理が開始されてしまった場合、実際には電源は停止されないため、上記処理では、無限ループから復帰することができなくなるおそれがある。かかる弊害を回避するため、本実施例のCPUには、ウォッチドッグタイマが設けられており、所定時間、ウォッチドッグタイマが更新されないと、リセットがかかるよう構成されている。ウォッチドッグタイマは、正常に処理が行われている間は、定期的に更新されるが、電源断発生時処理に入り、更新が行われなくなる。この結果、瞬停によって、電源断発生時処理に入り図3の無限ループに入った場合でも、所定時間経過後にリセットがかかり、電源投入時と同じプロセスでCPUが起動することになる。 In this process, if the power supply voltage becomes unstable due to a power outage for a very short time (hereinafter referred to as “instantaneous power outage”), the process at the time of power-off occurrence is actually started. Since the power supply is not stopped, there is a possibility that the process described above cannot return from the infinite loop. In order to avoid such adverse effects, the CPU of this embodiment is provided with a watchdog timer, and is configured to be reset if the watchdog timer is not updated for a predetermined time. The watchdog timer is periodically updated while the process is normally performed. However, the watchdog timer enters the process when the power is cut off and is not updated. As a result, even when the power interruption occurs and the infinite loop shown in FIG. 3 is entered due to a momentary power failure, a reset is applied after a predetermined time has elapsed, and the CPU is started in the same process as when the power is turned on.
図4は電源投入時処理のフローチャートである。主制御処理(図2)のステップS100に相当する処理である。この処理が実行される状況としては、正常に動作終了した後に電源が再投入されたという状況(以下、「通常起動時」と呼ぶ)と、停電があった後の復電時という状況の2通りがある。 FIG. 4 is a flowchart of the power-on process. This is a process corresponding to step S100 of the main control process (FIG. 2). There are two situations in which this process is executed: a situation in which the power is turned on again after normal operation is completed (hereinafter referred to as “normal startup”), and a situation in which the power is restored after a power failure. There is a street.
いずれの状況においても、電源が投入されると、CPUは、まず割込モードの設定(ステップS101)、停電予告信号を一定時間監視(ステップS102)、RAMのアクセス許可(ステップS103)という電源投入後の規定の設定処理を実行する。 In any situation, when the power is turned on, the CPU first sets the interrupt mode (step S101), monitors the power failure warning signal for a certain period of time (step S102), and permits access to the RAM (step S103). Execute the specified setting process later.
その後、スタックポインタに規定値Aを設定する(ステップS104)。スタックポインタは、CPUが主制御処理を実行するために必要となる種々の制御情報、例えば、サブルーチンからの戻りアドレスやレジスタの値の一時的保存に使用されるメモリ領域を表す値である。スタックポインタは、主制御処理の実行中には、上述の制御情報の量に応じて変動するが、少なくともループ(図2参照)の開始時、つまり遊技開始処理等の一連の処理(図2のステップS400〜S408)を完了した後の状態では、一定の値となっている。従って、本実施例では、通常起動時であるか復電時であるかに関わらず同一の規定値Aを設定している。 Thereafter, the specified value A is set in the stack pointer (step S104). The stack pointer is a value representing a memory area used for temporarily storing various control information necessary for the CPU to execute main control processing, for example, a return address from a subroutine and a register value. The stack pointer varies depending on the amount of control information described above during execution of the main control process, but at least at the start of the loop (see FIG. 2), that is, a series of processes such as a game start process (see FIG. 2). In the state after completing steps S400 to S408), the value is constant. Therefore, in this embodiment, the same specified value A is set regardless of whether it is during normal startup or power recovery.
次に、CPUは、RAM消去スイッチ、即ちRAMを強制的に初期化するためのスイッチがONとなっていなければ(ステップS105)、RAMのチェックサムを算出する(ステップS106)。そして、算出結果を、先に電源断発生時処理(図3)で保存したチェックサムと比較する。両者が一致している場合には、チェックサムは正常と判断する(ステップS107)。 Next, if the RAM erase switch, that is, the switch for forcibly initializing the RAM is not ON (step S105), the CPU calculates a checksum of the RAM (step S106). Then, the calculation result is compared with the checksum previously saved in the process at the time of power failure occurrence (FIG. 3). If the two match, it is determined that the checksum is normal (step S107).
チェックサムが正常であれば、CPUはバックアップフラグが電源断発生時処理の設定値となっているか否かを判断する(ステップS108)。正常とは、この設定値に設定されていることを示す。バックアップフラグが正常でない場合には、通常起動時であると判断し、RAMの全てをクリアするとともに、初期設定を行う(ステップS120、S121)。この処理は、RAM消去スイッチがONとなっている場合(ステップS105)およびチェックサムの値が異常である場合(ステップS107)にも同様に行われる。 If the checksum is normal, the CPU determines whether or not the backup flag is a set value for processing when a power failure occurs (step S108). “Normal” indicates that this set value is set. If the backup flag is not normal, it is determined that it is normal startup, and all of the RAM is cleared and initial setting is performed (steps S120 and S121). This process is similarly performed when the RAM erase switch is ON (step S105) and when the checksum value is abnormal (step S107).
バックアップフラグが正常値である場合には(ステップS108)、バックアップフラグをクリアし(ステップS110)、RAMの復電時処理を実行する(ステップS111)。本実施例の復電時処理では、RAMの所定領域に、CPUのレジスタに設定すべき規定値を設定するものとした。復電時において、主制御処理を停電前の動作状態から再開させるために要求される値である。CPUのレジスタの内容も、主制御処理の実行中には変動するが、図2のループ開始時点では一定値となる。従って、復電時処理(ステップS111)では、停電の発生タイミングに関わらず規定値を設定すれば足りる。この設定値は、CPUによって読み込まれ、レジスタに設定される。復電時に、CPUのレジスタに、復電時固有の値を設定する必要がない場合には、ステップS111の処理を省略しても差し支えない。 If the backup flag is a normal value (step S108), the backup flag is cleared (step S110), and the process for power recovery of the RAM is executed (step S111). In the power recovery process of this embodiment, a prescribed value to be set in the CPU register is set in a predetermined area of the RAM. It is a value required to resume the main control process from the operating state before the power failure at the time of power recovery. The contents of the CPU register also fluctuate during execution of the main control process, but become a constant value at the start of the loop in FIG. Therefore, in the power recovery process (step S111), it is sufficient to set a specified value regardless of the occurrence timing of the power failure. This set value is read by the CPU and set in the register. If it is not necessary to set a value specific to power recovery in the CPU register at the time of power recovery, the process of step S111 may be omitted.
以上の処理を完了すると、CPUは周辺デバイスの初期設定を実行し(ステップS130)、割込許可の設定を行って(ステップS131)、電源投入時処理を終了する。図2に示した通り、この後、遊技用のループが開始されることになる。復電時には、電源投入時処理によって、停電時のスタックポインタおよびレジスタの状態が復旧されていることになるため、遊技機の動作も停電時の状態から再開されることになる。 When the above processing is completed, the CPU executes initial setting of peripheral devices (step S130), sets interrupt permission (step S131), and ends the power-on processing. As shown in FIG. 2, a game loop is started thereafter. When power is restored, the power-on process restores the state of the stack pointer and the register at the time of the power failure, so that the operation of the gaming machine is resumed from the state at the time of the power failure.
C.払出制御基板200の動作:
図5は払出制御基板200の制御処理(以下、「払出制御処理」と呼ぶ)のフローチャートである。払出制御基板200のROMに記録されているプログラムに従って、CPUが実行する処理である。電源が投入されると、CPUは電源投入時処理を実行した後(ステップS500)、ループを開始する。電源投入時処理は、主制御基板100における処理(図4)と同様の処理である。但し、払出制御基板200では、復電時に、CPUのレジスタに、復電時固有の規定値を設定する必要性がないため、図4中のステップS111のRAMの復電時処理を省略した。もちろん、必要であれば、図4のステップS111の処理を実行して、復電時固有の値をCPUのレジスタに設定するようにしてもよい。
C. Operation of the payout control board 200:
FIG. 5 is a flowchart of the control process of the payout control board 200 (hereinafter referred to as “payout control process”). This is a process executed by the CPU in accordance with a program recorded in the ROM of the payout control board 200. When the power is turned on, the CPU executes a power-on process (step S500) and then starts a loop. The power-on process is the same as the process in the main control board 100 (FIG. 4). However, in the payout control board 200, there is no need to set a specific value specific to the power recovery in the CPU register at the time of power recovery, so the process of power recovery of the RAM in step S111 in FIG. 4 is omitted. Of course, if necessary, the process at step S111 of FIG. 4 may be executed to set a value specific to the power recovery in the CPU register.
ループの開始時点において、停電予告信号が検知されている場合には(ステップS501)、CPUは電源断発生時処理を実行する(ステップS504)。この処理は、主制御基板100における処理(図3)と同様である。 If a power failure warning signal is detected at the start of the loop (step S501), the CPU executes a process when a power failure occurs (step S504). This process is the same as the process in the main control board 100 (FIG. 3).
停電予告信号が検知されていない場合には(ステップS501)、CPUは、賞球制御処理(ステップS502)、および球貸制御処理(ステップS503)をそれぞれ実行する。賞球制御処理は、払出しモータ220を制御して、賞球の払い出しを行う処理である。球貸制御処理は、払出しモータ220を制御して、遊技球の貸し出しを行う処理である。 When the power failure notice signal is not detected (step S501), the CPU executes a prize ball control process (step S502) and a ball rental control process (step S503), respectively. The prize ball control process is a process for paying out a prize ball by controlling the payout motor 220. The ball lending control process is a process of lending out game balls by controlling the payout motor 220.
以上で説明した本実施例の遊技機によれば、停電予告信号が検出された後の「電源断発生時処理」を割込処理ではなく、ループの規定位置での分岐処理として実行する。このため、停電の発生タイミングに関わらず、スタックポインタおよびレジスタの値が規定値となる。従って、電源断発生時処理の内容を簡素化することができるとともに、スタックポインタおよびレジスタを記憶しておくためのメモリ容量を節約することができる。 According to the gaming machine of the present embodiment described above, the “power failure occurrence process” after the power failure notice signal is detected is executed as a branch process at a specified position of the loop, not an interrupt process. For this reason, the values of the stack pointer and the register become the specified values regardless of the occurrence timing of the power failure. Therefore, it is possible to simplify the contents of the processing when the power interruption occurs, and to save the memory capacity for storing the stack pointer and the register.
電源断発生時処理は、ループ開始直後である必要はなく、スタックポインタおよびレジスタの値が規定値となる種々の位置で実行可能である。かかる位置は、制御処理の中で1カ所とは限らず、上位の処理(図2の制御処理など)から下位の処理(図2中の普通図柄遊技S402、普通電動役物遊技S404、特別図柄遊技S406、第1種特別電動役物遊技S408など)を呼び出す場合の情報授受の方法によっては、複数箇所に設けることも可能である。例えば、この情報授受をレジスタ経由ではなく、RAM経由で受け渡すようにすることにより、下位の処理の間で、停電予告信号を検知して、電源断発生時処理を実行するよう構成することができる。こうすることにより、電源断発生時処理用のバックアップ電源の容量低減を図ることができる。 The process at the time of power-off occurrence does not need to be performed immediately after the start of the loop, and can be executed at various positions where the values of the stack pointer and the register become the specified values. Such a position is not limited to one place in the control process, but the upper process (control process in FIG. 2 and the like) to the lower process (ordinary symbol game S402, ordinary electric game game S404, special symbol in FIG. 2). Depending on the method of exchanging information when calling up the game S406, the first type special electric equipment game S408, etc., it may be provided at a plurality of locations. For example, by passing this information exchange through the RAM instead of through the register, it is possible to detect a power failure warning signal and execute the process when the power is cut off during the lower processing. it can. By doing so, it is possible to reduce the capacity of the backup power supply for processing when a power interruption occurs.
本実施例においては、電源断発生時処理として、スタックポインタおよびレジスタの値も含めてバックアップを行う処理を適用してもよい。かかる場合でも、停電予告信号については、割込処理ではなく、CPUが制御処理過程で能動的に検知するものとする。こうすることにより、割込処理を用いる場合に比較して、ノイズによる誤動作で電源断発生時処理が行われるおそれを抑制することができる。 In the present embodiment, a process for performing backup including the stack pointer and the register value may be applied as the process when the power is cut off. Even in such a case, it is assumed that the power failure warning signal is actively detected by the CPU during the control process, not the interrupt process. By doing so, it is possible to suppress the possibility that the process at the time of power-off occurrence is performed due to a malfunction due to noise, as compared with the case where the interrupt process is used.
本実施例においては、停電予告信号の検出と、電源断発生時処理の実行タイミングとを分けても良い。例えば、停電予告信号は割込処理でCPUが受信するようにし、この受信があった後、規定のタイミングで電源断発生時処理を行うようにしてもよい。別の例として、停電予告信号を制御処理の複数のタイミングで、CPUが能動的に検知するようにし、この検知結果に応じて、電源断発生時処理を規定のタイミングで行うようにしてもよい。 In the present embodiment, the detection of the power failure notice signal may be divided from the execution timing of the process when the power is cut off. For example, the power failure warning signal may be received by the CPU by an interrupt process, and after this reception, the process at the time of power-off occurrence may be performed at a specified timing. As another example, the CPU may actively detect the power failure warning signal at a plurality of timings of the control processing, and the processing at the time of power-off occurrence may be performed at a specified timing according to the detection result. .
本実施例では、主制御基板100および払出制御基板200の処理を例示したが、サブ制御基板300でも同様の処理を適用することができる。また、主制御基板100または払出制御基板200の一方においてのみ電源断発生時処理を分岐処理として実行し、他方においては割込処理として実行するようにしてもよい。 In this embodiment, the processing of the main control board 100 and the payout control board 200 is illustrated, but the same processing can be applied to the sub-control board 300. Alternatively, the power interruption occurrence process may be executed as a branch process only on one of the main control board 100 or the payout control board 200, and may be executed as an interrupt process on the other.
以上、本発明の種々の実施例について説明したが、本発明はこれらの実施例に限定されず、その趣旨を逸脱しない範囲で種々の構成を採ることができることはいうまでもない。実施例においてソフトウェア的に実現されている種々の処理は、ASICなどによってハードウェア的に実現しても構わない。 Although various embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and it goes without saying that various configurations can be adopted without departing from the spirit of the present invention. Various processes implemented in software in the embodiments may be implemented in hardware by an ASIC or the like.
100…主制御基板
101…入賞検出器
102…大入賞口ソレノイド
200…払出制御基板
201…発射ハンドル
202…発射制御基板
203…発射モータ
210…スイッチ
220…払出しモータ
300…サブ制御基板
350…スピーカ
360…表示制御基板
361…LCD
370…ランプ中継基板
371…パネル装飾ランプ
375…ランプ中継基板
376…枠装飾ランプ
400…電源制御基板
402…停電監視回路
404…電力供給回路
406…バックアップ電源回路
DESCRIPTION OF SYMBOLS 100 ... Main control board 101 ... Winning detector 102 ... Grand prize opening solenoid 200 ... Discharge control board 201 ... Discharge handle 202 ... Discharge control board 203 ... Discharge motor 210 ... Switch 220 ... Discharge motor 300 ... Sub-control board 350 ... Speaker 360 ... Display control board 361 ... LCD
370 ... Lamp relay board 371 ... Panel decoration lamp 375 ... Lamp relay board 376 ... Frame decoration lamp 400 ... Power supply control board 402 ... Power failure monitoring circuit 404 ... Power supply circuit 406 ... Backup power supply circuit
Claims (1)
前記制御部への電源の供給停止を予測する電源停止予測部と、
前記制御処理に必要となる制御情報を、該遊技機の動作中および前記電源の供給停止後の所定期間、保持する情報記憶部と、
前記電源停止予測部における予測の結果を周期的に点検し、該点検の結果に応じて、前記制御処理を再現可能に、前記制御情報を前記情報記憶部に格納するバックアップ処理部とを有する遊技機であって、
所定の制御処理を繰り返し実行するループ中のスタックポインタの値が規定値となる位置において、前記停電停止予測部における予測結果を点検する処理を実行することを特徴とする遊技機。 A control unit that controls at least a part of the operation of the gaming machine by performing a loop process that repeatedly executes a predetermined control process;
A power stop prediction unit that predicts a power supply stop to the control unit;
An information storage unit that holds control information necessary for the control process for a predetermined period during the operation of the gaming machine and after the supply of power is stopped;
A game having a backup processing unit that periodically checks a prediction result in the power stop prediction unit and stores the control information in the information storage unit so that the control process can be reproduced according to the inspection result. Machine ,
A gaming machine that executes a process of checking a prediction result in the power outage stop prediction unit at a position where a value of a stack pointer in a loop that repeatedly executes a predetermined control process becomes a specified value .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004311965A JP4314619B2 (en) | 2004-10-27 | 2004-10-27 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004311965A JP4314619B2 (en) | 2004-10-27 | 2004-10-27 | Game machine |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008324970A Division JP4761277B2 (en) | 2008-12-22 | 2008-12-22 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006122176A JP2006122176A (en) | 2006-05-18 |
JP4314619B2 true JP4314619B2 (en) | 2009-08-19 |
Family
ID=36717461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004311965A Active JP4314619B2 (en) | 2004-10-27 | 2004-10-27 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4314619B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6059913B2 (en) * | 2012-08-24 | 2017-01-11 | 株式会社オリンピア | Game machine |
JP2017192810A (en) * | 2017-08-02 | 2017-10-26 | 株式会社ソフイア | Game machine |
-
2004
- 2004-10-27 JP JP2004311965A patent/JP4314619B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006122176A (en) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3444485B2 (en) | Gaming machine | |
JP3654101B2 (en) | Game machine | |
JP4793846B2 (en) | Game machine | |
JP4753589B2 (en) | Game machine | |
JP5282211B2 (en) | Game machine | |
JP5173162B2 (en) | Pachinko machine | |
JP2002085656A (en) | Game machine | |
JP3994186B2 (en) | Pachinko machine | |
JP2002035239A (en) | Game machine | |
JP4314619B2 (en) | Game machine | |
JP5093625B2 (en) | Game machine | |
JP2001204898A (en) | Game machine | |
JP4761277B2 (en) | Game machine | |
JP2005040280A (en) | Game machine | |
JP4793845B2 (en) | Game machine | |
JP2002035240A (en) | Game machine | |
JP2001314616A (en) | Game machine | |
JP2001314614A (en) | Game machine | |
JP2007229041A (en) | Game machine | |
JP4452667B2 (en) | Game machine | |
JP2006026441A (en) | Game machine | |
JP2002058804A (en) | Game machine | |
JP2001149538A (en) | Game machine | |
JP2001170325A (en) | Control device for game machine | |
JP3114401U (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081114 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081210 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4314619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150529 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |