JP4313884B2 - マルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システム - Google Patents
マルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システム Download PDFInfo
- Publication number
- JP4313884B2 JP4313884B2 JP08762099A JP8762099A JP4313884B2 JP 4313884 B2 JP4313884 B2 JP 4313884B2 JP 08762099 A JP08762099 A JP 08762099A JP 8762099 A JP8762099 A JP 8762099A JP 4313884 B2 JP4313884 B2 JP 4313884B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- rotation
- circuit
- latched
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はマルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システム、特にマルチターンエンコーダからコントローラへの位置データ受け渡しの通信時間を短縮し、高速な位置制御を実現するようにしたものに関する。
【０００２】
【従来の技術】
マルチターンエンコーダの位置データは、例えば１回転内データ１１bit、多回転計数データ±１１bit＝１２bitの計２３bitのデータで構成されている。
マルチターンエンコーダの全位置データである２３bitのデータはコントローラに対してパラレルで出力するのが一番良いようにも考えられるが、下記の問題があり採用しがたい。
１．全位置データをパラレル出力すると、信号線だけで２３本必要となるために手間とコストがかかるという問題がある。
２．多回転計数データのカウントＵＰ／ＤＯＷＮ時にカウントが終了し、データが安定した後の値と１回転内データとのタイミングがコントロール側で取りにくく、約１回転分の位置の読み取りミスが発生してしまうという問題がある。
そこで、マルチターンエンコーダからコントローラに対してデータを伝送する場合に、省線化のため、全位置データである２３bitのデータはシリアル伝送されていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記のようなマルチターンエンコーダからコントローラに対して全位置データをシリアル伝送した場合には、コントローラが位置データを受け取る時間はデータの長さと伝送速度に左右されるため、コントローラが位置データを受け取る時間、即ち通信時間が長くなるという問題があった。
そこで、通信時間を短くして高速制御を考えた場合、エンコーダ、コントローラ間の距離が離れた設備やノイズ環境が劣悪な設備での使用を考慮すると、伝送速度を速くするには限界があり、データの長さを短くすることが通信時間の短縮に有効と考えられるに至った。
【０００４】
本発明は、このような問題点を解決するためになされたものであり、マルチターンエンコーダからコントローラへの位置データの通信時間を短縮し、高速位置制御を実現することができるマルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システムを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明の請求項１に係るマルチターンエンコーダは、発光素子と、発光素子に対して固定スリット板及び回転スリット板を介して対応配置され、受光したときに出力信号を出力する受光素子と、受光素子の出力信号からパルス信号としての１回転内データを生成して出力する１回転内データ波形整形回路と、少なくとも許容最高回転速度による半回転所要時間よりも短い時間間隔のタイミングで前記１回転内データ波形整形回路からの１回転内データを最初にラッチし、そのラッチしたタイミングから所定時間遅れたタイミングで前記１回転内データを次にラッチするようにし、最初のラッチした１回転内データとその１回転内データをラッチしたタイミングでは前回における所定時間遅れたタイミングでラッチされた次の１回転内データとを対比し、その対比結果に応じて減算処理又は加算処理して回転計数データを作成して出力する回転計数データ作成回路と、電源投入のイニシャライズ時或いは要求指令時から所定時間後に前記回転計数データ作成回路からの回転計数データを保持して出力し、それから所定時間後に前記１回転内データ波形整形回路からの１回転内データを保持して出力すりょうにしてシリアル伝送し、その後は前記１回転内データ波形整形回路からの１回転内データを随時出力するようにした信号切替回路とを備えたものである。
【０００６】
本発明の請求項２に係るコントローラは、マルチターンエンコーダの信号切替回路からのデータを受け取り、シリアル伝送された回転計数データを初期値として出力し、シリアル伝送された１回転内データを出力し、その後は随時１回転内データを出力するようにした信号切替回路と、信号切替回路からのシリアル伝送された回転計数データを初期値として取り込み、少なくとも許容最高回転速度による半回転所要時間よりも短い時間間隔のタイミングで前記信号切替回路からの１回転内データを最初にラッチし、そのラッチしたタイミングから所定時間遅れたタイミングで前記１回転内データを次にラッチするようにし、最初のラッチした１回転内データとその１回転内データをラッチしたタイミングでは前回における所定時間遅れたタイミングでラッチされた次の１回転内データとを対比し、その対比結果に応じて前記初期値の回転計数データに対して減算処理又は加算処理して回転計数データを作成して出力する回転計数データ作成回路と、前記信号切替回路からの１回転内データと前記回転計数データからの回転計数データとを受け入れる内部制御回路とを備えたものである。
【０００７】
本発明の請求項３に係るマルチターンエンコーダの出力信号伝送システムは、マルチターンエンコーダから出力された１回転内データと回転計数データをコントローラに伝送するようにしたマルチターンエンコーダ出力信号伝送システムであって、前記請求項１のマルチターンエンコーダ及び前記請求項２のコントローラを具備してなるものである。
【０００８】
本発明の請求項１のマルチターンエンコーダにおいては、信号切替回路が電源投入のイニシャライズ時或いは要求指令時から所定時間後に、まず１回転内データ波形整形回路からの受光素子の出力信号からパルス信号を生成して出力した１回転内データに基づいて回転計数データ作成回路が作成して出力した回転計数データを保持して出力し、次にそれから所定時間後に前記１回転内データ波形整形回路からの１回転内データを保持して出力するようにしてシリアル伝送し、その後は１回転内データ波形整形回路からの１回転内データを随時出力するようにしたから、エンコーダはコントローラに必要な１回転内データと回転計数データとの送信する位置データの量を減らして伝送するため、データ伝送の通信時間を短縮することができる。
【０００９】
本発明の請求項２のコントローラにおいては、その信号切替回路がマルチターンエンコーダの信号切替回路からのデータを受け取り、シリアル伝送された回転計数データを初期値として回転計数データ作成回路に出力し、シリアル伝送された１回転内データとその後の随時伝送された１回転内データを回転計数データ作成回路と内部制御回路とに出力し、回転計数データ作成回路では信号切替回路からのシリアル伝送された回転計数データを初期値として取り込み、その後はシリアル伝送された１回転内データと随時伝送されてくる１回転内データとに基づいて回転計数データを作成して内部制御回路に出力するようにしたから、エンコーダから電源投入のイニシャライズ時又は要求指令時にシリアル伝送された全位置データを受け取り、その後はエンコーダからの１回転内データのみを受け取っても１回転内データ多回転計数データを得て現在位置を求めることができるため、全位置データをその都度エンコーダから受け取るよりも通信時間を短縮して高速な位置制御を行うことができることとなった。
【００１０】
本発明の請求項３のマルチターンエンコーダ出力信号伝送システムにおいては、上記エンコーダと上記コントローラとを組み合わせて使用することにより、コントローラが全位置データをその都度エンコーダから受け取るよりも通信時間を短縮して高速な位置制御を可能にするマルチターンエンコーダ出力信号伝送システムを得ることができる。
【００１１】
【発明の実施の形態】
図１は本発明の実施形態に係るマルチターンエンコーダの機能ブロック図、図２は本発明の実施形態に係るコントローラの機能ブロック図、図３は同マルチターンエンコーダの信号切替回路の電源投入時の出力動作及び信号切替タイミングを示すタイミングチャート、図４は同マルチターンエンコーダの信号切替回路の要求入力印加時の出力動作及び信号切替タイミングを示すタイミングチャート、図５は同マルチターンエンコーダの制御信号発生回路の各制御信号の発生タイミングを示すタイミングチャートである。
図１はマルチターンエンコーダ出力信号伝送システムにおけるマルチターンエンコーダ（以下、「エンコーダ」と称す）Ａを示し、固定スリット１及び回転スリット２を介して発光素子３と１１bit の三角波の出力信号を出力する受光素子４とが対向して配置される。５は受光素子４からの各bit の出力信号を取り込み、一定レベルとの信号を重畳させてパルス信号としての１回転内データを生成して出力する１回転内データ波形整形回路である。６は１回転内データ波形整形回路５からの１回転内データに基づいて回転計数データを作成して出力する回転計数データ作成回路である。
【００１２】
１０は常用電源が印加されているときは、後述のタイミング信号発生回路１を有効にし、常用電源が遮断されているときは、タイミング信号発生回路２を有効にする信号を出力する停電検出回路、１１はエンコーダＡが最高許容回転数で回転したときに１ digitを通過するまでの時間よりも短い周期でタイミング信号を出力するタイミング信号発生回路１、１２はエンコーダＡが最高許容回転数で回転したときに半回転するまでの時間よりも短い周期でタイミング信号を出力するタイミング信号発生回路２、１３はタイミング信号発生回路１１又はタイミング信号発生回路１２のタイミング信号のタイミングで出力するラッチ信号１と２、比較開始信号、計数開始信号を発生して出力する制御信号発生回路である。この制御信号発生回路１３は図５に示すようにラッチ信号１、比較開始信号、計数開始信号及びラッチ信号２をその順序に従って発生する。
【００１３】
なお、タイミング信号発生回路１１が出力するタイミング信号の周期をエンコーダが最高許容回転数で回転したときにに１digitを通過するまでの時間より短い周期としたのは常用電源が印加されているときに１回転の分解能毎にリアルタイムでラッチし、正確な位置制御をするためである。また、タイミング信号発生回路１２が出力するタイミング信号の周期をエンコーダが最高許容回転数で回転したときに半回転するまでの時間よりも短い周期としたのは停電時には最大限に回転が＋方向によるものか、−方向によるものかを判別することができる時間間隔だからである。
【００１４】
１４は制御信号発生回路１３からラッチ信号１が供給されたタイミングで受光回路１４の出力を取り込んでラッチして現在の値（最新のエンコーダ位置）を出力するラッチ回路１、１５は制御信号発生回路１３からラッチ信号２が供給されたタイミングで、ラッチ回路１４の前回の値（前回のエンコーダ位置）をラッチして出力するするラッチ回路２である。
１６は比較回路で、制御信号発生回路１３から比較開始信号が供給されたタイミングで、ラッチ回路１４の出力とラッチ回路１５の出力とを比較し、現在の値と前回の値の差を求め、エンコーダの原点を通過したか、通過した場合にどの回転方向から通過したかを判断し、加算指令又は減算指令を出力する。
この実施の形態では、回転計数データ作成回路６は停電検出回路１０〜回転計数カウンタ１６で構成されている。
【００１５】
１７は制御信号発生回路１３から計数開始信号が入力されたタイミングで比較回路１６からの加算指令又は減算指令に基づいて、「−１」又は「＋１」の計数処理をし、現時点における例えばｎ回転等の回転計数を出力する回転計数カウンタである。１８は電源投入時又は要求入力時に図３又は図４に示すタイミングで出力動作・信号切替を行う信号切替回路、１９はbit０〜bit１１までの出力インターフェイスである出力回路、２０は出力回路１９に接続されたbit０〜bit１１までの出力端子である。
【００１６】
図２はマルチターンエンコーダ出力信号伝送システムにおけるコントローラを示し、２１はエンコーダの出力端子２０と接続線（図示省略）を介して接続されたコントローラのbit０〜bit１１の入力端子、２２は電源が投入され、エンコーダＡからbit０〜bit１１までのデータ信号が入力されたことを検出し、後述の信号切替回路に出力する検出回路、２３は入力端子２１と接続された信号切替回路で、検出回路２１からの出力信号を受けてから１．２ｍｓ後にエンコーダ入力信号を回転計数データとして受け、回転計数カウンタ２７へカウント初期値として出力し、検出回路２０からの出力信号を受けてから２．４ｍｓ後にエンコーダ入力の信号を１回転内データとして受け、ラッチ回路１内に１回転内データを出力し、その後は随時ラッチ回路１に１回転内データを出力する信号切替回路である。
【００１７】
２４はコントローラＢの信号切替回路２３からの１回転内データに基づいて回転計数データを作成して出力する回転計数データ作成回路、２５はコントローラＢのエンコーダが最高許容回転数で回転したときに１digitを通過するまでの時間よりも短い周期でタイミング信号を出力するタイミング信号発生回路、２６はタイミング信号発生回路２４の出力信号を基にラッチ信号１と２、比較開始信号、計数開始信号を発生させる制御信号発生回路、２７はラッチ回路１で、エンコーダＡのラッチ回路１４と同様の機能を有する。２８はラッチ回路２で、エンコーダＡのラッチ回路１５と同様の機能を有する。２９は比較回路で、エンコーダＡの比較回路１６と同様の機能を有する。
【００１８】
３０は回転計数カウンタで、電源投入時にエンコーダＡから得た回転計数データをカウンタの初期値として取り込む以外は、エンコーダＡの回転計数カウンタ１７と同様の機能を有する。３１は信号切替回路２３から１回転内データが入力され、回転計数カウンタ３０からの回転計数データを受け入れ、これらのデータに基づいて種々の位置制御を行う内部制御回路である。
このコントローラＢにおける回転計数データ作成回路２４はタイミング信号発生回路２５〜回転計数カウンタ３０で構成されている。
なお、コントローラＢで、エンコーダＡが最高許容回転数で回転したときに１digitを通過するまでの時間よりも短い周期でタイミング信号を出力するタイミング信号発生回路２４だけが設けられているのは、停電時にはコントローラＢが動作する必要がないからである。
【００１９】
次に、図１のエンコーダ出力信号伝送システムにおけるエンコーダＡの動作を説明する。
図３に示すようにエンコーダＡへ電源が投入されると、信号切替回路１８はそれに内蔵する３００ｍｓのタイマ（図示省略）が働き、タイムアップするまではエンコーダＡ内の各回路の動作をオフして１回転内データと回転計数データの全出力をオフする。それから１．２ｍｓの間はエンコーダＡ内の各回路の動作をオンさせる。
このとき、発光素子３は発光し、受光素子４は発光素子３からの光を固定スリット１及び回転スリット２を介して受光する。
受光素子４は三角波の出力信号を下位のbit０から上位のbit１０毎に各bitの１回転内データ波形整形回路５に出力する。１回転内データ波形整形回路５は三角波の出力信号に一定レベルの信号を重畳させてパルス信号としての１回転内データを生成し、ラッチ回路１４と信号切替回路１８に出力する。
【００２０】
停電検出回路１０が停電を検出しない場合はタイミング信号発生回路１１のタイミング信号に基づいて、又停電検出回路１０が停電を検出した場合はタイミング信号発生回路１２のタイミング信号に基づいて、制御信号発生回路１３がラッチ回路１４にラッチ信号１を出力する。ラッチ回路１４はこのラッチ信号１が入力されると、受光素子４の１回転内データ波形整形回路５によって整形された１回転内データであるパルス信号の出力を現在値として取り込んで記憶し、その値を比較回路１６に出力する。このとき、ラッチ回路１５はそれ以前のタイミングでラッチ回路１４の出力を取り込んで記憶し出力しており、ラッチ回路１４が現在値を出力しているタイミングにおいては、ラッチ回路１４の前回のラッチ出力、即ち前回の値を出力している。
【００２１】
さらに、制御信号発生回路１３は比較開始信号を比較回路１６に出力する。比較回路１６はこの比較開始信号が入力されると、ラッチ回路１４からの現在値、ラッチ回路１５からの前回の値及び原点の関係を比較する。正回転のときは、前回の値と現在値との間に原点がある場合及び現在値が原点に一致する場合には、回転計数カウンタ１７を「＋１」とするための加算指令を回転計数カウンタ１７に出力し、逆回転のときは、前回の値と現在値との間に原点がある場合及び前回の値が原点に一致する場合には、回転計数カウンタ１７を「−１」とするための減算指令を回転計数カウンタ１７に出力する。また、前回の値と現在値との間に原点がない場合は何もしない。
【００２２】
次に、制御信号発生回路１７は計数開始信号を回転計数カウンタ１７に出力する。回転計数カウンタ１７では計数開始信号が入力されると、そのタイミングで比較回路１６から加算指令が出力されている場合はその計数値を「＋１」し、減算指令が出力されている場合にはその計数値「−１」して現在の bit０〜 bit１１の回転計数データを信号切替回路１８に出力する。
なお、制御信号発生回路１３はラッチ回路１５にラッチ信号２を出力し、ラッチ回路１５ではそのラッチ信号２が入力されると、そのタイミングで、ラッチ回路１４の出力を前回の値として取り込んで記憶し、その値を比較回路２４に出力する。これは、次にラッチ回路１４が現在値をラッチするタイミングにおいては、前回の値として出力されることになる。
【００２３】
このようにして全出力オンの１．２ｍｓの間に１回転内データ波形整形回路５からの bit０〜 bit１０の１回転内データが信号切替回路１８に出力されると共に回転計数カウンタ１７からの bit０〜 bit１１の回転計数データが信号切替回路１８に出力される。
次に、それから１．２ｍｓの間、信号切替回路１８はまず回転計数カウンタ１７の bit０〜 bit１１の回転計数データを保持し、出力回路１９を介して出力端子２０よりコントローラＢに回転計数データを伝送する。その後、１．２ｍｓの間、信号切替回路１８は今度は１回転内データ波形整形回路５の bit０〜 bit１０の１回転内データを保持し、出力回路１９を介して出力端子２０よりコントローラＢに１回転内データを伝送する。
【００２４】
それからは、エンコーダＡの１回転内データ波形整形回路５の１回転内データが随時コントローラＢに伝送される。
こうして、エンコーダＡからコントローラＢにまず保持された bit０〜bit１１の回転計数データと bit０〜bit１０の１回転内データがシリアルに伝送され、その後はbit０〜bit１０の１回転内データが随時伝送されるから、エンコーダＡの出力端子２０及び信号線を介して接続されるコントローラＢの入力端子２１は１３あれば足りることとなる。
【００２５】
次に、図２のエンコーダ出力信号伝送システムにおけるコントローラＢの動作を説明する。
また、エンコーダＡから伝送された回転計数データと１回転内データを受け取ったコントローラＢでは、まず検出回路２２がこれらのデータが入力されたことを検出し、検出したことを示す出力信号を信号切替回路２３に出力する。
信号切替回路２３では検出回路２２からの出力信号を受けてから、１．２ｍｓ後に、エンコーダＡから伝送された回転計数データを回転計数カウンタ２９にカウント初期値として出力する。さらに、信号切替回路２３は検出回路２２からの出力信号を受けてから、２．４ｍｓ後に、エンコーダＡから伝送された１回転内データをラッチ回路２６に出力し、その後は随時１回転内データをラッチ回路２６に出力する。
なお、電源投入後、上記動作によってラッチ回路２６に１回転内データが取り込まれ、ラッチ信号２によってラッチ回路２７に取り込まれたこの１回転内データが、ラッチ回路２７に取り込まれるまでの間は、信号切替回路２３は制御信号発生回路２５に対して、比較開始信号及び計数開始信号の出力を禁止するよう信号を出力する。
【００２６】
このコントローラＢにおいては、回転計数カウンタ２９に電源投入時にエンコーダＡから得た回転計数データをカウンタの初期として取り込み、その後に信号切替回路２３から出力された１回転内データがラッチ回路２６に随時入力される状態は、エンコーダＡのラッチ回路１４に１回転内データが入力されるのと同じ状態であり、制御信号発生回路２５から回転計数カウンタ２９までの動作は同じであるので、その説明は省略する。
こうしてコントローラＢにおいて、信号切替回路２３から出力された１回転内データが内部制御回路３０に出力される共に回転計数カウンタ２９から電源投入時における初期値としての回転計数データに次々と加算、減算されて書き替えられた回転計数データが内部制御回路３０に出力される。
【００２７】
このことは、電源投入のイニシャライズ時にのみエンコーダＡから１回転内データ（１１bit）と回転計数データ（１２bit）とをコントローラＢにシリアル伝送して全位置データ（２３bit）を出力し、その後は１回転内データ（１１bit）のみを随時出力する。
従って、エンコーダＡは１１bitでコントローラＢに必要な１回転内データと回転計数データの送信する位置データの量が減り、通信時間を短縮して伝送することができる。
また、コントローラＢでは、イニシャライズ時にのみエンコーダＡから全位置データ（２３bit）を受け取り、回転計数データを初期値として取り込み、その後送られてくるエンコーダＡからの１回転内データのみから回転計数データを初期値に対して加算、減算して現在の回転計数データを演算し、１回転内データと現在の多回転計数データとにより現在位置を求め、全位置データをその都度エンコーダＡから受け取るよりも高速な位置制御を行うことができることとなった。また、このことは回転計数データの生成に関してゲートアレイ等を使用することで、シリアル伝送するよりもはるかに速く行えるものである。
【００２８】
以上の説明は、電源投入のイニシャライズ時にのみエンコーダＡから１回転内データ（１１bit）と回転計数データ（１２bit）とをコントローラＢにシリアル伝送して全位置データ（２３bit）を出力し、その後は１回転内データ（１１bit）のみを随時出力している場合であるが、その１回転内データ（１１bit）のみを随時出力中に、図４に示すようにコントローラＢの内部制御回路３０が全位置データ（２３bit）の０．２ｓの出力要求をしたときは、その要求指令はエンコーダＡの信号切替回路１８に送られる。
【００２９】
そうすると、信号切替回路１８では、電源投入のイニシャライズ時と同様に、０．２ｓの出力要求の終了後から１．２ｍｓの間はエンコーダ内の各回路の動作をオンさせ、電源投入時と同様に、全出力オンの１．２ｍｓの間に１回転内データ波形整形回路５からの bit０〜 bit１０の１回転内データが信号切替回路１８に出力されると共に回転計数カウンタ１７からの bit０〜 bit１１の回転計数データが信号切替回路１８に出力される。
次に、それから１．２ｍｓの間、信号切替回路１８はまず回転計数カウンタ１７の bit０〜 bit１１の回転計数データを保持し、出力回路１９を介して出力端子２０よりコントローラＢに回転計数データを伝送する。その後、１．２ｍｓの間、信号切替回路１８は今度は１回転内データ波形整形回路５の bit０〜 bit１０の１回転内データを保持し、出力回路１９を介して出力端子２０よりコントローラＢに１回転内データを伝送する。それからは、エンコーダＡの１回転内データ波形整形回路５の１回転内データが随時コントローラＢに伝送され、電源投入時と同様の動作をすることとなる。
【００３０】
【発明の効果】
以上のように本発明の請求項１のエンコーダによれば、信号切替回路が電源投入のイニシャライズ時或いは要求指令時から所定時間後に、まず１回転内データ波形整形回路からの受光素子の出力信号からパルス信号を生成して出力した１回転内データに基づいて回転計数データ作成回路が作成して出力した回転計数データを保持して出力し、次にそれから所定時間後に前記１回転内データ波形整形回路からの１回転内データを保持して出力するようにしてシリアル伝送し、その後は１回転内データ波形整形回路からの１回転内データを随時出力するようにしたから、エンコーダはコントローラに必要な１回転内データと回転計数データとの送信する位置データの量を減らして伝送するため、データ伝送の通信時間を短縮することができるという効果がある。
【００３１】
本発明の請求項２のコントローラによれば、その信号切替回路がマルチターンエンコーダの信号切替回路からのデータを受け取り、シリアル伝送された回転計数データを初期値として回転計数データ作成回路に出力し、シリアル伝送された１回転内データとその後の随時伝送された１回転内データを回転計数データ作成回路と内部制御回路とに出力し、回転計数データ作成回路では信号切替回路からのシリアル伝送された回転計数データを初期値として取り込み、その後はシリアル伝送された１回転内データと随時伝送されてくる１回転内データとに基づいて回転計数データを作成して内部制御回路に出力するようにしたから、エンコーダから電源投入のイニシャライズ時又は要求指令時にシリアル伝送された全位置データを受け取り、その後はエンコーダからの１回転内データのみを受け取っても１回転内データ多回転計数データを得て現在位置を求めることができるため、全位置データをその都度エンコーダから受け取るよりも通信時間を短縮して高速な位置制御を行うことができるという効果がある。
【００３２】
本発明の請求項３のエンコーダ出力信号伝送システムによれば、前記エンコーダと前記コントローラとを組み合わせて使用することにより、コントローラが全位置データをその都度エンコーダから受け取るよりも通信時間を短縮して高速な位置制御を可能にするマルチターンエンコーダ出力信号伝送システムを得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態に係るマルチターンエンコーダの機能ブロック図である。
【図２】本発明の実施形態に係るコントローラの機能ブロック図である。
【図３】同マルチターンエンコーダの信号切替回路の電源投入時の出力動作及び信号切替タイミングを示すタイミングチャートである。
【図４】同マルチターンエンコーダの信号切替回路の要求入力印加時の出力動作及び信号切替タイミングを示すタイミングチャートである。
【図５】同マルチターンエンコーダの制御信号発生回路の各制御信号の発生タイミングを示すタイミングチャートである。
【符号の説明】
３ 発光素子
４ 受光素子
５ １回転内データ波形整形回路
６ 回転計数データ作成回路
１８ 信号切替回路
Ａ エンコーダ
Ｂ コントローラ
【発明の属する技術分野】
本発明はマルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システム、特にマルチターンエンコーダからコントローラへの位置データ受け渡しの通信時間を短縮し、高速な位置制御を実現するようにしたものに関する。
【０００２】
【従来の技術】
マルチターンエンコーダの位置データは、例えば１回転内データ１１bit、多回転計数データ±１１bit＝１２bitの計２３bitのデータで構成されている。
マルチターンエンコーダの全位置データである２３bitのデータはコントローラに対してパラレルで出力するのが一番良いようにも考えられるが、下記の問題があり採用しがたい。
１．全位置データをパラレル出力すると、信号線だけで２３本必要となるために手間とコストがかかるという問題がある。
２．多回転計数データのカウントＵＰ／ＤＯＷＮ時にカウントが終了し、データが安定した後の値と１回転内データとのタイミングがコントロール側で取りにくく、約１回転分の位置の読み取りミスが発生してしまうという問題がある。
そこで、マルチターンエンコーダからコントローラに対してデータを伝送する場合に、省線化のため、全位置データである２３bitのデータはシリアル伝送されていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記のようなマルチターンエンコーダからコントローラに対して全位置データをシリアル伝送した場合には、コントローラが位置データを受け取る時間はデータの長さと伝送速度に左右されるため、コントローラが位置データを受け取る時間、即ち通信時間が長くなるという問題があった。
そこで、通信時間を短くして高速制御を考えた場合、エンコーダ、コントローラ間の距離が離れた設備やノイズ環境が劣悪な設備での使用を考慮すると、伝送速度を速くするには限界があり、データの長さを短くすることが通信時間の短縮に有効と考えられるに至った。
【０００４】
本発明は、このような問題点を解決するためになされたものであり、マルチターンエンコーダからコントローラへの位置データの通信時間を短縮し、高速位置制御を実現することができるマルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システムを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明の請求項１に係るマルチターンエンコーダは、発光素子と、発光素子に対して固定スリット板及び回転スリット板を介して対応配置され、受光したときに出力信号を出力する受光素子と、受光素子の出力信号からパルス信号としての１回転内データを生成して出力する１回転内データ波形整形回路と、少なくとも許容最高回転速度による半回転所要時間よりも短い時間間隔のタイミングで前記１回転内データ波形整形回路からの１回転内データを最初にラッチし、そのラッチしたタイミングから所定時間遅れたタイミングで前記１回転内データを次にラッチするようにし、最初のラッチした１回転内データとその１回転内データをラッチしたタイミングでは前回における所定時間遅れたタイミングでラッチされた次の１回転内データとを対比し、その対比結果に応じて減算処理又は加算処理して回転計数データを作成して出力する回転計数データ作成回路と、電源投入のイニシャライズ時或いは要求指令時から所定時間後に前記回転計数データ作成回路からの回転計数データを保持して出力し、それから所定時間後に前記１回転内データ波形整形回路からの１回転内データを保持して出力すりょうにしてシリアル伝送し、その後は前記１回転内データ波形整形回路からの１回転内データを随時出力するようにした信号切替回路とを備えたものである。
【０００６】
本発明の請求項２に係るコントローラは、マルチターンエンコーダの信号切替回路からのデータを受け取り、シリアル伝送された回転計数データを初期値として出力し、シリアル伝送された１回転内データを出力し、その後は随時１回転内データを出力するようにした信号切替回路と、信号切替回路からのシリアル伝送された回転計数データを初期値として取り込み、少なくとも許容最高回転速度による半回転所要時間よりも短い時間間隔のタイミングで前記信号切替回路からの１回転内データを最初にラッチし、そのラッチしたタイミングから所定時間遅れたタイミングで前記１回転内データを次にラッチするようにし、最初のラッチした１回転内データとその１回転内データをラッチしたタイミングでは前回における所定時間遅れたタイミングでラッチされた次の１回転内データとを対比し、その対比結果に応じて前記初期値の回転計数データに対して減算処理又は加算処理して回転計数データを作成して出力する回転計数データ作成回路と、前記信号切替回路からの１回転内データと前記回転計数データからの回転計数データとを受け入れる内部制御回路とを備えたものである。
【０００７】
本発明の請求項３に係るマルチターンエンコーダの出力信号伝送システムは、マルチターンエンコーダから出力された１回転内データと回転計数データをコントローラに伝送するようにしたマルチターンエンコーダ出力信号伝送システムであって、前記請求項１のマルチターンエンコーダ及び前記請求項２のコントローラを具備してなるものである。
【０００８】
本発明の請求項１のマルチターンエンコーダにおいては、信号切替回路が電源投入のイニシャライズ時或いは要求指令時から所定時間後に、まず１回転内データ波形整形回路からの受光素子の出力信号からパルス信号を生成して出力した１回転内データに基づいて回転計数データ作成回路が作成して出力した回転計数データを保持して出力し、次にそれから所定時間後に前記１回転内データ波形整形回路からの１回転内データを保持して出力するようにしてシリアル伝送し、その後は１回転内データ波形整形回路からの１回転内データを随時出力するようにしたから、エンコーダはコントローラに必要な１回転内データと回転計数データとの送信する位置データの量を減らして伝送するため、データ伝送の通信時間を短縮することができる。
【０００９】
本発明の請求項２のコントローラにおいては、その信号切替回路がマルチターンエンコーダの信号切替回路からのデータを受け取り、シリアル伝送された回転計数データを初期値として回転計数データ作成回路に出力し、シリアル伝送された１回転内データとその後の随時伝送された１回転内データを回転計数データ作成回路と内部制御回路とに出力し、回転計数データ作成回路では信号切替回路からのシリアル伝送された回転計数データを初期値として取り込み、その後はシリアル伝送された１回転内データと随時伝送されてくる１回転内データとに基づいて回転計数データを作成して内部制御回路に出力するようにしたから、エンコーダから電源投入のイニシャライズ時又は要求指令時にシリアル伝送された全位置データを受け取り、その後はエンコーダからの１回転内データのみを受け取っても１回転内データ多回転計数データを得て現在位置を求めることができるため、全位置データをその都度エンコーダから受け取るよりも通信時間を短縮して高速な位置制御を行うことができることとなった。
【００１０】
本発明の請求項３のマルチターンエンコーダ出力信号伝送システムにおいては、上記エンコーダと上記コントローラとを組み合わせて使用することにより、コントローラが全位置データをその都度エンコーダから受け取るよりも通信時間を短縮して高速な位置制御を可能にするマルチターンエンコーダ出力信号伝送システムを得ることができる。
【００１１】
【発明の実施の形態】
図１は本発明の実施形態に係るマルチターンエンコーダの機能ブロック図、図２は本発明の実施形態に係るコントローラの機能ブロック図、図３は同マルチターンエンコーダの信号切替回路の電源投入時の出力動作及び信号切替タイミングを示すタイミングチャート、図４は同マルチターンエンコーダの信号切替回路の要求入力印加時の出力動作及び信号切替タイミングを示すタイミングチャート、図５は同マルチターンエンコーダの制御信号発生回路の各制御信号の発生タイミングを示すタイミングチャートである。
図１はマルチターンエンコーダ出力信号伝送システムにおけるマルチターンエンコーダ（以下、「エンコーダ」と称す）Ａを示し、固定スリット１及び回転スリット２を介して発光素子３と１１bit の三角波の出力信号を出力する受光素子４とが対向して配置される。５は受光素子４からの各bit の出力信号を取り込み、一定レベルとの信号を重畳させてパルス信号としての１回転内データを生成して出力する１回転内データ波形整形回路である。６は１回転内データ波形整形回路５からの１回転内データに基づいて回転計数データを作成して出力する回転計数データ作成回路である。
【００１２】
１０は常用電源が印加されているときは、後述のタイミング信号発生回路１を有効にし、常用電源が遮断されているときは、タイミング信号発生回路２を有効にする信号を出力する停電検出回路、１１はエンコーダＡが最高許容回転数で回転したときに１ digitを通過するまでの時間よりも短い周期でタイミング信号を出力するタイミング信号発生回路１、１２はエンコーダＡが最高許容回転数で回転したときに半回転するまでの時間よりも短い周期でタイミング信号を出力するタイミング信号発生回路２、１３はタイミング信号発生回路１１又はタイミング信号発生回路１２のタイミング信号のタイミングで出力するラッチ信号１と２、比較開始信号、計数開始信号を発生して出力する制御信号発生回路である。この制御信号発生回路１３は図５に示すようにラッチ信号１、比較開始信号、計数開始信号及びラッチ信号２をその順序に従って発生する。
【００１３】
なお、タイミング信号発生回路１１が出力するタイミング信号の周期をエンコーダが最高許容回転数で回転したときにに１digitを通過するまでの時間より短い周期としたのは常用電源が印加されているときに１回転の分解能毎にリアルタイムでラッチし、正確な位置制御をするためである。また、タイミング信号発生回路１２が出力するタイミング信号の周期をエンコーダが最高許容回転数で回転したときに半回転するまでの時間よりも短い周期としたのは停電時には最大限に回転が＋方向によるものか、−方向によるものかを判別することができる時間間隔だからである。
【００１４】
１４は制御信号発生回路１３からラッチ信号１が供給されたタイミングで受光回路１４の出力を取り込んでラッチして現在の値（最新のエンコーダ位置）を出力するラッチ回路１、１５は制御信号発生回路１３からラッチ信号２が供給されたタイミングで、ラッチ回路１４の前回の値（前回のエンコーダ位置）をラッチして出力するするラッチ回路２である。
１６は比較回路で、制御信号発生回路１３から比較開始信号が供給されたタイミングで、ラッチ回路１４の出力とラッチ回路１５の出力とを比較し、現在の値と前回の値の差を求め、エンコーダの原点を通過したか、通過した場合にどの回転方向から通過したかを判断し、加算指令又は減算指令を出力する。
この実施の形態では、回転計数データ作成回路６は停電検出回路１０〜回転計数カウンタ１６で構成されている。
【００１５】
１７は制御信号発生回路１３から計数開始信号が入力されたタイミングで比較回路１６からの加算指令又は減算指令に基づいて、「−１」又は「＋１」の計数処理をし、現時点における例えばｎ回転等の回転計数を出力する回転計数カウンタである。１８は電源投入時又は要求入力時に図３又は図４に示すタイミングで出力動作・信号切替を行う信号切替回路、１９はbit０〜bit１１までの出力インターフェイスである出力回路、２０は出力回路１９に接続されたbit０〜bit１１までの出力端子である。
【００１６】
図２はマルチターンエンコーダ出力信号伝送システムにおけるコントローラを示し、２１はエンコーダの出力端子２０と接続線（図示省略）を介して接続されたコントローラのbit０〜bit１１の入力端子、２２は電源が投入され、エンコーダＡからbit０〜bit１１までのデータ信号が入力されたことを検出し、後述の信号切替回路に出力する検出回路、２３は入力端子２１と接続された信号切替回路で、検出回路２１からの出力信号を受けてから１．２ｍｓ後にエンコーダ入力信号を回転計数データとして受け、回転計数カウンタ２７へカウント初期値として出力し、検出回路２０からの出力信号を受けてから２．４ｍｓ後にエンコーダ入力の信号を１回転内データとして受け、ラッチ回路１内に１回転内データを出力し、その後は随時ラッチ回路１に１回転内データを出力する信号切替回路である。
【００１７】
２４はコントローラＢの信号切替回路２３からの１回転内データに基づいて回転計数データを作成して出力する回転計数データ作成回路、２５はコントローラＢのエンコーダが最高許容回転数で回転したときに１digitを通過するまでの時間よりも短い周期でタイミング信号を出力するタイミング信号発生回路、２６はタイミング信号発生回路２４の出力信号を基にラッチ信号１と２、比較開始信号、計数開始信号を発生させる制御信号発生回路、２７はラッチ回路１で、エンコーダＡのラッチ回路１４と同様の機能を有する。２８はラッチ回路２で、エンコーダＡのラッチ回路１５と同様の機能を有する。２９は比較回路で、エンコーダＡの比較回路１６と同様の機能を有する。
【００１８】
３０は回転計数カウンタで、電源投入時にエンコーダＡから得た回転計数データをカウンタの初期値として取り込む以外は、エンコーダＡの回転計数カウンタ１７と同様の機能を有する。３１は信号切替回路２３から１回転内データが入力され、回転計数カウンタ３０からの回転計数データを受け入れ、これらのデータに基づいて種々の位置制御を行う内部制御回路である。
このコントローラＢにおける回転計数データ作成回路２４はタイミング信号発生回路２５〜回転計数カウンタ３０で構成されている。
なお、コントローラＢで、エンコーダＡが最高許容回転数で回転したときに１digitを通過するまでの時間よりも短い周期でタイミング信号を出力するタイミング信号発生回路２４だけが設けられているのは、停電時にはコントローラＢが動作する必要がないからである。
【００１９】
次に、図１のエンコーダ出力信号伝送システムにおけるエンコーダＡの動作を説明する。
図３に示すようにエンコーダＡへ電源が投入されると、信号切替回路１８はそれに内蔵する３００ｍｓのタイマ（図示省略）が働き、タイムアップするまではエンコーダＡ内の各回路の動作をオフして１回転内データと回転計数データの全出力をオフする。それから１．２ｍｓの間はエンコーダＡ内の各回路の動作をオンさせる。
このとき、発光素子３は発光し、受光素子４は発光素子３からの光を固定スリット１及び回転スリット２を介して受光する。
受光素子４は三角波の出力信号を下位のbit０から上位のbit１０毎に各bitの１回転内データ波形整形回路５に出力する。１回転内データ波形整形回路５は三角波の出力信号に一定レベルの信号を重畳させてパルス信号としての１回転内データを生成し、ラッチ回路１４と信号切替回路１８に出力する。
【００２０】
停電検出回路１０が停電を検出しない場合はタイミング信号発生回路１１のタイミング信号に基づいて、又停電検出回路１０が停電を検出した場合はタイミング信号発生回路１２のタイミング信号に基づいて、制御信号発生回路１３がラッチ回路１４にラッチ信号１を出力する。ラッチ回路１４はこのラッチ信号１が入力されると、受光素子４の１回転内データ波形整形回路５によって整形された１回転内データであるパルス信号の出力を現在値として取り込んで記憶し、その値を比較回路１６に出力する。このとき、ラッチ回路１５はそれ以前のタイミングでラッチ回路１４の出力を取り込んで記憶し出力しており、ラッチ回路１４が現在値を出力しているタイミングにおいては、ラッチ回路１４の前回のラッチ出力、即ち前回の値を出力している。
【００２１】
さらに、制御信号発生回路１３は比較開始信号を比較回路１６に出力する。比較回路１６はこの比較開始信号が入力されると、ラッチ回路１４からの現在値、ラッチ回路１５からの前回の値及び原点の関係を比較する。正回転のときは、前回の値と現在値との間に原点がある場合及び現在値が原点に一致する場合には、回転計数カウンタ１７を「＋１」とするための加算指令を回転計数カウンタ１７に出力し、逆回転のときは、前回の値と現在値との間に原点がある場合及び前回の値が原点に一致する場合には、回転計数カウンタ１７を「−１」とするための減算指令を回転計数カウンタ１７に出力する。また、前回の値と現在値との間に原点がない場合は何もしない。
【００２２】
次に、制御信号発生回路１７は計数開始信号を回転計数カウンタ１７に出力する。回転計数カウンタ１７では計数開始信号が入力されると、そのタイミングで比較回路１６から加算指令が出力されている場合はその計数値を「＋１」し、減算指令が出力されている場合にはその計数値「−１」して現在の bit０〜 bit１１の回転計数データを信号切替回路１８に出力する。
なお、制御信号発生回路１３はラッチ回路１５にラッチ信号２を出力し、ラッチ回路１５ではそのラッチ信号２が入力されると、そのタイミングで、ラッチ回路１４の出力を前回の値として取り込んで記憶し、その値を比較回路２４に出力する。これは、次にラッチ回路１４が現在値をラッチするタイミングにおいては、前回の値として出力されることになる。
【００２３】
このようにして全出力オンの１．２ｍｓの間に１回転内データ波形整形回路５からの bit０〜 bit１０の１回転内データが信号切替回路１８に出力されると共に回転計数カウンタ１７からの bit０〜 bit１１の回転計数データが信号切替回路１８に出力される。
次に、それから１．２ｍｓの間、信号切替回路１８はまず回転計数カウンタ１７の bit０〜 bit１１の回転計数データを保持し、出力回路１９を介して出力端子２０よりコントローラＢに回転計数データを伝送する。その後、１．２ｍｓの間、信号切替回路１８は今度は１回転内データ波形整形回路５の bit０〜 bit１０の１回転内データを保持し、出力回路１９を介して出力端子２０よりコントローラＢに１回転内データを伝送する。
【００２４】
それからは、エンコーダＡの１回転内データ波形整形回路５の１回転内データが随時コントローラＢに伝送される。
こうして、エンコーダＡからコントローラＢにまず保持された bit０〜bit１１の回転計数データと bit０〜bit１０の１回転内データがシリアルに伝送され、その後はbit０〜bit１０の１回転内データが随時伝送されるから、エンコーダＡの出力端子２０及び信号線を介して接続されるコントローラＢの入力端子２１は１３あれば足りることとなる。
【００２５】
次に、図２のエンコーダ出力信号伝送システムにおけるコントローラＢの動作を説明する。
また、エンコーダＡから伝送された回転計数データと１回転内データを受け取ったコントローラＢでは、まず検出回路２２がこれらのデータが入力されたことを検出し、検出したことを示す出力信号を信号切替回路２３に出力する。
信号切替回路２３では検出回路２２からの出力信号を受けてから、１．２ｍｓ後に、エンコーダＡから伝送された回転計数データを回転計数カウンタ２９にカウント初期値として出力する。さらに、信号切替回路２３は検出回路２２からの出力信号を受けてから、２．４ｍｓ後に、エンコーダＡから伝送された１回転内データをラッチ回路２６に出力し、その後は随時１回転内データをラッチ回路２６に出力する。
なお、電源投入後、上記動作によってラッチ回路２６に１回転内データが取り込まれ、ラッチ信号２によってラッチ回路２７に取り込まれたこの１回転内データが、ラッチ回路２７に取り込まれるまでの間は、信号切替回路２３は制御信号発生回路２５に対して、比較開始信号及び計数開始信号の出力を禁止するよう信号を出力する。
【００２６】
このコントローラＢにおいては、回転計数カウンタ２９に電源投入時にエンコーダＡから得た回転計数データをカウンタの初期として取り込み、その後に信号切替回路２３から出力された１回転内データがラッチ回路２６に随時入力される状態は、エンコーダＡのラッチ回路１４に１回転内データが入力されるのと同じ状態であり、制御信号発生回路２５から回転計数カウンタ２９までの動作は同じであるので、その説明は省略する。
こうしてコントローラＢにおいて、信号切替回路２３から出力された１回転内データが内部制御回路３０に出力される共に回転計数カウンタ２９から電源投入時における初期値としての回転計数データに次々と加算、減算されて書き替えられた回転計数データが内部制御回路３０に出力される。
【００２７】
このことは、電源投入のイニシャライズ時にのみエンコーダＡから１回転内データ（１１bit）と回転計数データ（１２bit）とをコントローラＢにシリアル伝送して全位置データ（２３bit）を出力し、その後は１回転内データ（１１bit）のみを随時出力する。
従って、エンコーダＡは１１bitでコントローラＢに必要な１回転内データと回転計数データの送信する位置データの量が減り、通信時間を短縮して伝送することができる。
また、コントローラＢでは、イニシャライズ時にのみエンコーダＡから全位置データ（２３bit）を受け取り、回転計数データを初期値として取り込み、その後送られてくるエンコーダＡからの１回転内データのみから回転計数データを初期値に対して加算、減算して現在の回転計数データを演算し、１回転内データと現在の多回転計数データとにより現在位置を求め、全位置データをその都度エンコーダＡから受け取るよりも高速な位置制御を行うことができることとなった。また、このことは回転計数データの生成に関してゲートアレイ等を使用することで、シリアル伝送するよりもはるかに速く行えるものである。
【００２８】
以上の説明は、電源投入のイニシャライズ時にのみエンコーダＡから１回転内データ（１１bit）と回転計数データ（１２bit）とをコントローラＢにシリアル伝送して全位置データ（２３bit）を出力し、その後は１回転内データ（１１bit）のみを随時出力している場合であるが、その１回転内データ（１１bit）のみを随時出力中に、図４に示すようにコントローラＢの内部制御回路３０が全位置データ（２３bit）の０．２ｓの出力要求をしたときは、その要求指令はエンコーダＡの信号切替回路１８に送られる。
【００２９】
そうすると、信号切替回路１８では、電源投入のイニシャライズ時と同様に、０．２ｓの出力要求の終了後から１．２ｍｓの間はエンコーダ内の各回路の動作をオンさせ、電源投入時と同様に、全出力オンの１．２ｍｓの間に１回転内データ波形整形回路５からの bit０〜 bit１０の１回転内データが信号切替回路１８に出力されると共に回転計数カウンタ１７からの bit０〜 bit１１の回転計数データが信号切替回路１８に出力される。
次に、それから１．２ｍｓの間、信号切替回路１８はまず回転計数カウンタ１７の bit０〜 bit１１の回転計数データを保持し、出力回路１９を介して出力端子２０よりコントローラＢに回転計数データを伝送する。その後、１．２ｍｓの間、信号切替回路１８は今度は１回転内データ波形整形回路５の bit０〜 bit１０の１回転内データを保持し、出力回路１９を介して出力端子２０よりコントローラＢに１回転内データを伝送する。それからは、エンコーダＡの１回転内データ波形整形回路５の１回転内データが随時コントローラＢに伝送され、電源投入時と同様の動作をすることとなる。
【００３０】
【発明の効果】
以上のように本発明の請求項１のエンコーダによれば、信号切替回路が電源投入のイニシャライズ時或いは要求指令時から所定時間後に、まず１回転内データ波形整形回路からの受光素子の出力信号からパルス信号を生成して出力した１回転内データに基づいて回転計数データ作成回路が作成して出力した回転計数データを保持して出力し、次にそれから所定時間後に前記１回転内データ波形整形回路からの１回転内データを保持して出力するようにしてシリアル伝送し、その後は１回転内データ波形整形回路からの１回転内データを随時出力するようにしたから、エンコーダはコントローラに必要な１回転内データと回転計数データとの送信する位置データの量を減らして伝送するため、データ伝送の通信時間を短縮することができるという効果がある。
【００３１】
本発明の請求項２のコントローラによれば、その信号切替回路がマルチターンエンコーダの信号切替回路からのデータを受け取り、シリアル伝送された回転計数データを初期値として回転計数データ作成回路に出力し、シリアル伝送された１回転内データとその後の随時伝送された１回転内データを回転計数データ作成回路と内部制御回路とに出力し、回転計数データ作成回路では信号切替回路からのシリアル伝送された回転計数データを初期値として取り込み、その後はシリアル伝送された１回転内データと随時伝送されてくる１回転内データとに基づいて回転計数データを作成して内部制御回路に出力するようにしたから、エンコーダから電源投入のイニシャライズ時又は要求指令時にシリアル伝送された全位置データを受け取り、その後はエンコーダからの１回転内データのみを受け取っても１回転内データ多回転計数データを得て現在位置を求めることができるため、全位置データをその都度エンコーダから受け取るよりも通信時間を短縮して高速な位置制御を行うことができるという効果がある。
【００３２】
本発明の請求項３のエンコーダ出力信号伝送システムによれば、前記エンコーダと前記コントローラとを組み合わせて使用することにより、コントローラが全位置データをその都度エンコーダから受け取るよりも通信時間を短縮して高速な位置制御を可能にするマルチターンエンコーダ出力信号伝送システムを得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態に係るマルチターンエンコーダの機能ブロック図である。
【図２】本発明の実施形態に係るコントローラの機能ブロック図である。
【図３】同マルチターンエンコーダの信号切替回路の電源投入時の出力動作及び信号切替タイミングを示すタイミングチャートである。
【図４】同マルチターンエンコーダの信号切替回路の要求入力印加時の出力動作及び信号切替タイミングを示すタイミングチャートである。
【図５】同マルチターンエンコーダの制御信号発生回路の各制御信号の発生タイミングを示すタイミングチャートである。
【符号の説明】
３ 発光素子
４ 受光素子
５ １回転内データ波形整形回路
６ 回転計数データ作成回路
１８ 信号切替回路
Ａ エンコーダ
Ｂ コントローラ
Claims (3)
- 発光素子と、
発光素子に対して固定スリット板及び回転スリット板を介して対応配置され、受光したときに出力信号を出力する受光素子と、
受光素子の出力信号からパルス信号としての１回転内データを生成して出力する１回転内データ波形整形回路と、
少なくとも許容最高回転速度による半回転所要時間よりも短い時間間隔のタイミングで前記１回転内データ波形整形回路からの１回転内データを最初にラッチし、そのラッチしたタイミングから所定時間遅れたタイミングで前記１回転内データを次にラッチするようにし、最初のラッチした１回転内データとその１回転内データをラッチしたタイミングでは前回における所定時間遅れたタイミングでラッチされた次の１回転内データとを対比し、その対比結果に応じて減算処理又は加算処理して回転計数データを作成して出力する回転計数データ作成回路と、電源投入のイニシャライズ時或いは要求指令時から所定時間後に前記回転計数データ作成回路からの回転計数データを保持して出力し、それから所定時間後に前記１回転内データ波形整形回路からの１回転内データを保持して出力するようにしてシリアル伝送し、その後は前記１回転内データ波形整形回路からの１回転内データを随時出力するようにした信号切替回路と
を備えたことを特徴とするマルチターンエンコーダ。 - マルチターンエンコーダの信号切替回路からのデータを受け取り、シリアル伝送された回転計数データを初期値として出力し、シリアル伝送された１回転内データを出力し、その後は随時１回転内データを出力するようにした信号切替回路と、
信号切替回路からのシリアル伝送された回転計数データを初期値として取り込み、少なくとも許容最高回転速度による半回転所要時間よりも短い時間間隔のタイミングで前記信号切替回路からの１回転内データを最初にラッチし、そのラッチしたタイミングから所定時間遅れたタイミングで前記１回転内データを次にラッチするようにし、最初のラッチした１回転内データとその１回転内データをラッチしたタイミングでは前回における所定時間遅れたタイミングでラッチされた次の１回転内データとを対比し、その対比結果に応じて前記初期値の回転計数データに対して減算処理又は加算処理して回転計数データを作成して出力する回転計数データ作成回路と、
前記信号切替回路からの１回転内データと前記回転計数データからの回転計数データとを受け入れる内部制御回路と
を備えたことを特徴とするコントローラ。 - マルチターンエンコーダから出力された１回転内データと回転計数データをコントローラに伝送するようにしたマルチターンエンコーダ出力信号伝送システムであって、マルチターンエンコーダ及びコントローラを具備し、
前記マルチターンエエンコーダは発光素子と、発光素子に対して固定スリット板及び回転スリット板を介して対応配置され、受光したときに出力信号を出力する受光素子と、受光素子の出力信号からパルス信号を生成して出力する１回転内データ波形整形回路と、少なくとも許容最高回転速度による半回転所要時間よりも短い時間間隔のタイミングで前記１回転内データ波形整形回路からの１回転内データを最初にラッチし、そのラッチしたタイミングから所定時間遅れたタイミングで前記１回転内データを次にラッチするようにし、最初のラッチした１回転内データとその１回転内データをラッチしたタイミングでは前回における所定時間遅れたタイミングでラッチされた次の１回転内データとを対比し、その対比結果に応じて減算処理又は加算処理して回転計数データを作成して出力する回転計数データ作成回路と、電源投入のイニシャライズ時或いは要求指令時から所定時間後に前記回転計数データ作成回路からの回転計数データを保持して出力し、それから所定時間後に前記１回転内データ波形整形回路からの１回転内データを保持して出力するようにしてシリアル伝送し、その後は前記１回転内データ波形整形回路からの１回転内データを随時出力するようにした信号切替回路とを備え、
前記コントローラはエンコーダの信号切替回路からのデータを受け取り、シリアル伝送された回転計数データを初期値として出力し、シリアル伝送された１回転内データを出力し、その後は随時１回転内データを出力するようにした信号切替回路と、信号切替回路からのシリアル伝送された回転計数データを初期値として取り込み、少なくとも許容最高回転速度による半回転所要時間よりも短い時間間隔のタイミングで前記信号切替回路からの１回転内データを最初にラッチし、そのラッチしたタイミングから所定時間遅れたタイミングで前記１回転内データを次にラッチするようにし、最初のラッチした１回転内データとその１回転内データをラッチしたタイミングでは前回における所定時間遅れたタイミングでラッチされた次の１回転内データとを対比し、その対比結果に応じて前記初期値の回転計数データに対して減算処理又は加算処理して回転計数データを作成して出力する回転計数データ作成回路と、前記信号切替回路からの１回転内データと前記回転計数データからの回転計数データとを上受けいれる内部制御回路とを備えたことを特徴とするマルチターンエンコーダ出力信号伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08762099A JP4313884B2 (ja) | 1999-03-30 | 1999-03-30 | マルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08762099A JP4313884B2 (ja) | 1999-03-30 | 1999-03-30 | マルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000285357A JP2000285357A (ja) | 2000-10-13 |
| JP4313884B2 true JP4313884B2 (ja) | 2009-08-12 |
Family
ID=13920026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08762099A Expired - Fee Related JP4313884B2 (ja) | 1999-03-30 | 1999-03-30 | マルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4313884B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008051083A1 (de) * | 2008-10-09 | 2010-04-15 | Dr. Johannes Heidenhain Gmbh | Multiturn-Drehgeber |
| JP6995528B2 (ja) | 2017-08-14 | 2022-01-14 | Dmg森精機株式会社 | 位置検出器及び位置検出器を備えた検出システム |
-
1999
- 1999-03-30 JP JP08762099A patent/JP4313884B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000285357A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0544964B1 (en) | Store and forward apparatus and method of maintaining integrity of data during storage | |
| US6275526B1 (en) | Serial data communication between integrated circuits | |
| US4897834A (en) | Bit oriented communications network | |
| US20140294131A9 (en) | Clock determination for a sensor | |
| SE446486B (sv) | Apparat och kommunikationsforfarande for overforing av digital information genom en enkanalsinformationsbussledning | |
| JP2012257035A (ja) | トランシーバ | |
| US5274636A (en) | Automatic multiplex data link system, symbol encoder decoder therefor | |
| CN103891194B (zh) | 测量值传输设备 | |
| JP4313884B2 (ja) | マルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システム | |
| JP2006503466A (ja) | 通信クロック周波数を識別するデータ処理装置 | |
| JP3042102B2 (ja) | 多重化送信装置 | |
| US6567487B1 (en) | Method for the sampling of biphase coded digital signals | |
| KR100293452B1 (ko) | 비동기 직렬 데이터의 수신장치 | |
| JPH07170294A (ja) | シリアルデータ受信回路 | |
| JPS58113777A (ja) | 超音波物体検知方法および装置 | |
| JP3465458B2 (ja) | モータ位置検出装置 | |
| US7233618B2 (en) | Circuit configuration and method for transmitting digital signals | |
| JPH10160516A (ja) | エンコーダ装置及びエンコーダ・データ処理装置 | |
| KR0142116B1 (ko) | 영구 자석 동기 모터의 속도 검출 방법 | |
| US20030021390A1 (en) | Device for connection of a device on a telephone line | |
| KR920008247Y1 (ko) | 비밀 코드 부가 회로 | |
| KR20120041283A (ko) | 제어 데이터 생성 장치 | |
| JP3095576B2 (ja) | 通信異常検出装置 | |
| US6201845B1 (en) | Data processing apparatus adapted for data transfer between circuit units operating with different clock cycles | |
| JPH08159809A (ja) | 多回転式絶対値エンコーダの伝送方法及び該エンコーダを備えた装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |