JP4312754B2 - インピーダンス整合のための構成要素 - Google Patents

インピーダンス整合のための構成要素 Download PDF

Info

Publication number
JP4312754B2
JP4312754B2 JP2005357348A JP2005357348A JP4312754B2 JP 4312754 B2 JP4312754 B2 JP 4312754B2 JP 2005357348 A JP2005357348 A JP 2005357348A JP 2005357348 A JP2005357348 A JP 2005357348A JP 4312754 B2 JP4312754 B2 JP 4312754B2
Authority
JP
Japan
Prior art keywords
substrate
component
conductive ground
layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005357348A
Other languages
English (en)
Other versions
JP2006191018A (ja
Inventor
サチン・ネイヴィン・クヘダ
カーク・イェイテス
ナイティン・シー・バグワス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2006191018A publication Critical patent/JP2006191018A/ja
Application granted granted Critical
Publication of JP4312754B2 publication Critical patent/JP4312754B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09645Patterning on via walls; Plural lands around one hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836Oblique hole, via or bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/10886Other details
    • H05K2201/10893Grouped leads, i.e. element comprising multiple leads distributed around but not through a common insulator
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

複数の層から成る厚いプリント回路基板(PCB)を用いることは、それらの層間を接続するために信号が長い距離にわたって伝達されることを意味する。信号は、長距離にわたるインピーダンスの不連続性の影響を受け易いものである。不連続性は、信号の反射、減衰、及びその他の劣化現象に起因して高速信号の品質を劣化させ得るものである。
様々なPCB層内の信号トレースは一般に基板を貫通して延びる導電性バイアを形成することにより接続される。厚い基板では、構成要素及びデバイスが密集して配置される可能性があり、基板を構成する層は細部にわたって複雑な高精度のトレースを含む。トレースを接続するバイアもそれに応じて高度に複雑に配置され緊密に画定される可能性がある。異なる層上の構造の2次元的な位置決めの偏差が生じることや、厚みを増した基板においてドリルビットによる破壊の可能性が高くなることなどを含む、様々な考慮すべき事柄に起因して、小さく、且つ複雑に配置され、緊密に画定されたバイアを厚いプリント回路基板内にドリル加工することは難しい。様々な層にわたって信号を伝達するためにバイアを用いることにより、信号インピーダンスの不連続性が更に大きくなり、信号を劣化させる可能性がある。
インピーダンスの不連続性の問題は、厚いプリント回路基板内の層間で高速信号が伝達される場合に極めて重要になる可能性がある。例えば、莫大な数のコンピュータが直接に又はネットワーク構造を介して相互接続されるブレード型コンピュータの場合に特に問題が生じる場合がある。多数のコンピュータを接続するために一般に高速相互接続が使用される。高速相互接続は、バックプレーンを通って個々のコンピュータから相互接続スイッチまで延びる。バックプレーンは、複数のルーティング接続を可能にし十分な機械的強度を与えるために一般に厚いものとなる。相互接続信号は、適度に高速の信号であり、バイアを介した信号伝送時に生じるインピーダンスの不連続性及びその他の信号劣化及び減衰をほとんど許容することができないものである。
プリント回路基板で使用するためのデバイスの一実施形態によれば、多層基板内の孔に挿入するための構成要素は、該基板のインピーダンス整合を可能にする。該構成要素は、その挿入時に前記基板の複数の層を貫通して延びるよう構成される導電性グランドコアと、該導電性グランドコアを横方向に覆う誘電体層と、該誘電体層に対して横方向に結合された信号導体層とを備える。
構造及び動作方法の両方に関する本発明の実施形態は、以下に記載される説明及び図面を参照することにより最もよく理解することができる。
インピーダンスが調整された構成要素によって多層プリント回路基板の各層間で信号を伝達することによりインピーダンスの不連続性に関する性能が改善される。該構成要素は、各層間で信号を伝達するのに適した場所でプリント回路基板にドリル加工された孔内に挿入される。
該インピーダンスが調整された構成要素は、複数の層にわたって接続されるトレース内の信号品質の劣化を防ぐことができる。幾つかの実施形態では、インピーダンスが調整された構成要素を用いてバイアのインピーダンス不整合を低減させることにより、設計及び検査が複雑にならないようにすることができる。同様に、例示される構造及び技法を用いて、インピーダンス不整合及びそれに関連するコストを低減させるための基板の後処理を回避することができる。一般に、例示されるインピーダンスが調整された構成要素は、バイア内に導電性材料が均等に分布していない状態にある「フロースルー」バイアよりもインピーダンス変動を抑える。
インピーダンスが調整された構成要素を用いることにより、特に厚みを増した基板において、その各層間の信号経路が接続されるか否かかにかかわらず、トレースのインピーダンス整合が可能になる。インピーダンスが調整された構成要素はまた、該構成要素の製造時のインピーダンスの調整量を大きくすることにより、プリント回路基板において、より厳しいインピーダンス目標を達成することができる。
図1A及び図1Bを参照すると、多層基板内の孔に挿入することができ、基板内の様々な層をインピーダンス整合させながら接続して様々な層上の信号トラック間で信号を伝達できるようにする構成要素100の一実施形態がそれぞれ2次元側面図及び斜視図で示されている。構成要素100は、その挿入時に基板の複数の層を通って延びるように構成された導電性グランドコア102と、該導電性グランドコアを横方向に包囲する誘電体層104と、該誘電体層104に対して横方向に結合される信号導体層106とを備える。
構成要素100は更に、導電性グランドコア102の一端に電気的に結合される導電性グランド接続108を備えることができる。
例示的な構成要素は、誘電体層104を少なくとも部分的に包囲する単一の連続した層として構成された信号導体層106を備える片側が終端された構成要素100である。
例示的な実施形態では、導電性グランドコア102は、構成要素100が挿入される基板内の孔の長手方向軸と実質的に平行な長手方向軸110に沿って延びる。誘電体層104は、グランドコアの長手方向軸110と一致するか又はそれと平行である長手方向軸112を有する円筒状の構造を有する。
構成要素100内のインピーダンスは、誘電体層104内の誘電体材料と、導電性グランドコア102と信号導体層106内の導体との間の相対的な間隔とを選択することにより、調整することができる。例えば、信号導体層106を形成する円筒体の直径d1及び誘電体層の厚さd2を選択して構成要素のインピーダンスを決定することができる。
構成要素100は、プラグ、挿入片、ディベット(divet)、又はその他の名称で呼ばれる場合がある。
図2A及び図2Bを参照すると、差動構造の構成要素200の一実施形態がそれぞれ2次元的な側面図及び斜視図で示されている。図2Cは、概念的な伝導経路214を含む2次元的な側面図を示している。その構成要素は、差動対構成要素200であり、信号導体層は、基板内の異なる信号トラックに導通可能な状態で接触することができる一対の別個の信号導体206,207(例えば、信号_0導体206及び信号_1導体207)として構成される。信号_0及び信号_1の差動対は互いを基準とし、且つグランドを基準としている。
差動構成要素200はまた、構成要素200が挿入される基板内の孔の長手方向軸と実質的に平行である長手方向軸210に沿って延びる導電性グランドコア202を備えている。誘電体層204は、グランドコアの長手方向軸210と一致し又はそれと平行な長手方向軸212を有する円筒構造を有する。導電性グランドコア202の一端に導電性グランド接続208が電気的に結合され、プリント回路基板へのグランド接続として用いられる。
信号は、所定の限られた範囲内のインピーダンスでのみ送信することができる。差動信号は一般に、非平衡終端信号よりもインピーダンス変動に対する許容量が更に限られたものとなる。
距離DAは、誘電体層204によって形成される誘電性空間の厚さを表している。距離DBは、差動構造内の信号_0と信号_1との間の分離を示す。
図3を参照すると、信号トラック層304及び分離層310(例えば誘電体分離層)を含む複数の基板層302を含む基板300の一実施形態が概念的な断面図で示されている。該複数の基板層302は、少なくとも2つの信号トラック層304間で信号を伝達するのに適した場所において孔312によって貫通される。基板300は更に、孔312に挿入されて信号トラック層304間の信号伝送を可能にする構成要素320を備える。該構成要素320は、複数の基板層302の複数の層を通って挿入するよう構成された導電性グランドコア322と、該導電性グランドコア322を横方向で包囲する誘電体層324と、該誘電体層324と横方向に結合される信号導体層326とを備える。
基板300は典型的にはプリント回路基板である。厚さに起因するインピーダンスの不連続性の影響を受けやすいプリント回路基板の特定の例が入出力バックプレーンであり、該バックプレーンは、典型的には厚さが1/4〜1/2インチであり、30〜45層を有し、信号が最上層及び最下層を含む全ての層間で送られ、約6ギガバイト/秒で高速の信号伝送が行われる。本書で例示する構造及び技法は、それよりも少ない層又は多くの層を有する厚いプリント回路基板及び薄いプリント回路基板のいずれにも、及びより遅い速度及び速い速度で信号を伝送するインターフェースのいずれにも適用することができる。
構成要素320を用いることにより、バイアを用いて複数の層で信号を相互接続する際に固有のインピーダンスの不連続性が低減し又はなくなる。
例示的な実施形態では、基板300は、外側基板層上のグランド平面層314と構成要素320内の導電性グランド接続328とを備え、該導電性グランド接続328は、導電性グランドコア322の一端に電気的に結合され、該構成要素320が孔312内に完全に挿入された際に前記グランド平面層314に導通可能な状態で接触する。
幾つかの実施形態では、構成要素320は、非平衡終端された構成要素とすることが可能であり、この場合、信号導体層326は、誘電体層324を少なくとも部分的に包囲する単一の連続した層として構成される。他の実施形態では、構成要素320は、差動対式の構成要素とすることが可能であり、この場合、信号導体層326は、基板300内の異なる信号トラックに導通可能な状態で接触することができる一対の別個の信号導体として構成される。
例示的な実施形態では、導電性グランドコア322は、基板300内の孔の長手方向軸332と実質的に平行である長手方向軸330に沿って延びる。誘電体層324は、グランドコア長手方向軸330と一致するか又はそれと平行な長手方向軸334を有する円筒構造を有する。
構成要素320は、誘電体層324内の誘電体材料と、導電性グランドコア322と信号導体層326内の導体との間の相対的な間隔とを選択することにより、インピーダンスを調整することができる。
例示的な構造及び方法の応用形態の一例では、基板300は多層プリント回路基板(PCB)として構成することができる。
図4を参照すると、グランドステッチ404含む基板400の一実施形態が概念的な断面図で示されている。基板400は、図3に示す層と類似した複数の基板層402を備え、更に、構成要素320に対して選択された位置で選択された基板層内に形成されるグランドステッチ又はバイア404を含む。実施形態によっては、電磁干渉(EMI)を閉じ込めるためにグランドステッチ404を追加することができる。グランドステッチ404は、プリント回路基板(PCB)内の複数のグランド層を接続するバイアという形で構成することができ、接続されたグランド層及びステッチ404内に電磁干渉(EMI)を閉じ込め且つ吸収することができる。
図5A〜図5Cを参照すると、基板500内の様々な層をインピーダンス整合させながら接続することを実行するための方法の一実施形態が複数の概念的な断面図で示される。該方法は、基板500内の信号トラックを接続するために用いることができ、更に、図5Aに示すように信号トラック層及び分離層を含む複数の基板層を基板500に設けることを含む。図5Bに示す孔502は、少なくとも2つの信号トラック層間で信号を伝達するのに適した場所で複数の基板層500内に形成される。図5Cに示すインピーダンスが調整された構成要素504が前記孔502内に挿入される。インピーダンスが調整された構成要素504は、内部の導電性グランドコアと、該導電性グランドコアを包囲する誘電体層と、該誘電体層の上に重なる信号導体層とを含む。
基板500は、外側基板層508上にグランド平面層506を有することができる。該方法は一般に、構成要素504の導電性グランド接続508をグランド平面層506に導通可能な状態で結合することを更に含む。
構成要素504は、他の表面実装技術による構成要素又はデバイスが自動ピックアンドプレイス装置を用いて基板上に配置されるのと同時に、基板500(例えばプリント回路基板)内に挿入することが可能である。ヘッド(別の言い方では導電性グランド接続)は、構成要素504が如何に実装されるかに応じて、プリント回路基板の何れかの側にあるグランド面に半田付けすることができる。グランド電位は、調整されたインピーダンスのための基準面とすることができる。
図6A〜図6Cを参照すると、基板600内にグランドステッチを追加することにより、基板内の様々な層をインピーダンス整合させながら接続できるようにするための方法の一実施形態が複数の概念的な断面図で示される。図6Aは、グランドステッチを追加する前の基板600を示している。図6Bに示すように、通常レーザ穿孔を用いて基板600内に孔602がドリル加工される。グランドステッチ又はバイア604を、構成要素に対して選択された位置で、選択された基板層内に充填することができる。
図7A〜図7Dを参照すると、インピーダンスが調整された構成要素700を構成するための方法の一実施形態が複数の概念図で示されている。例示的な実施形態では、構成要素700は、信号導体708が外側構成要素表面上にあり、基準グランド702が内部にあるという点を除き、同軸ケーブルと同様の構造を有する。これに対し、同軸ケーブルは内側に信号導体を有し、外側に基準グランド/シールドを有する。通常、プリント回路基板構造の内部では雑音重畳又は放射から信号を保護する必要がないので、信号導体708を外側表面上に配置できるようになる。電磁干渉(EMI)の閉じ込め及び保護が望ましい構成及び条件では、図4に例示されるようなグランドステッチを用いることができる。
構成要素700の構成は、導電性グランドコア702を設けることにより開始する。グランドコア702は導電性材料、典型的には金属又は導電性の合金から形成される。例示的な実施形態では、導電性グランドコア702は、図7Aに示すような円筒形という形をとることができる。図7Bに示す導電性グランド接続704を導電性グランドコア702の一端に接続することができる。図7Cでは、誘電体層706が、導電性グランドコア702の横方向外側に付与される。図7Dに示すように、信号導体層708が誘電体層706の横方向外側に形成される。信号導体層706は、固体金属層、部分外層カバー、メッシュ、基板の限られた部分のみに接触する金属製外側カバーストリップといった、任意の適当な導電性材料から構成することができる。信号導体層708は、誘電体層706上に示されており、非平衡終端された構成要素として機能する構成要素700の円筒形の外面上で誘電体層を少なくとも部分的に包囲する単一の連続した層上で信号を伝達する。
導電性コア702及び信号導体層708は、任意の適当な導電性材料から構成される。例えば、一般的には銅又は金が用いられる。誘電体層706は、誘電性プラスチック、セラミック、コーティング、FR4等の標準的な誘電体、同軸ケーブル誘電性プラスチックなどを含む、任意の適当な誘電体材料から構成することができる。信号経路導体は通常、銅又は金のような金属から構成されるが、他の適当な材料を用いることもできる。戻り経路導体は、銅、銀又は金のような材料から構成することができるが、スズ、青銅、ニッケル、黄銅などを用いることもできる。
幾つかの実施形態では、導電性グランドコア702は、長手方向軸710に沿って延びる導電性の棒として構成することができる。誘電体層706は、グランドコアの長手方向軸710と平行であるか又は一致する長手方向軸712を有する円筒体として構成することもできる。
構成要素700は、誘電体の厚さ(ひいては導体間の距離)を選択することにより構成することができる。同様に、構成要素のインピーダンスを調整するために、導電性材料及び誘電体材料を含む材料が選択される。幾つかの実施形態では、インピーダンスは、誘電体層に用いるための誘電体材料を選択することにより、且つ導電性グランドコアと信号導体層内の少なくとも1つの導体との間の相対的な間隔を選択することにより、調整される。
信号インピーダンスは、信号導体とグランド基準コアとの間の分離の半径方向の距離、すなわち図1A、図1Bの距離D2、及び図2A、図2B、及び図2Cの距離DAに依存する。信号インピーダンスは更に、信号導体の直径及び円周と、距離、すなわち図1A、図1Bの距離D1、及び図2A、図2B、図2Cの距離DBに依存する。インピーダンス(Z)は誘電体材料の抵抗率(ρ)及び長さ(L)に正比例し、構成要素の外側コア面積(A)又は信号経路に反比例する。構成要素の内側コア又は戻り経路の抵抗は、構成要素の外部コア又は信号経路の抵抗に一致させることができる。抵抗を一致させることにより、設計者は、信号インピーダンスを更に調整することが可能となる。インピーダンスの計算は様々な刊行物において更に説明されている。例えば、Stephen H. Hall、Garrett W. Hall及びJames A. McCall著「High-Speed Digital System Design: A Handbook of Interconnect Theory and Design Practices」Wiley-IEEE Press, 1st Edition, August 25, 2000の13ページにインピーダンス計算が記載されている。
非平衡終端された構成要素を用いる場合、或る導体上の交流(AC)信号は、或る電流が基板内を流れるときに、その電流が戻り経路上の電流と等価であるようなエネルギー状態を表す。解析は、戻り経路の関係及び物理的構成、戻り経路の幅、信号経路から戻り経路までの離隔距離、誘電体材料の厚さ、誘電体材料の抵抗率、基板の誘電率などを考慮に入れることができる。様々なパラメータの相互作用は、高度に非線形である可能性があり、様々なパラメータの相互作用は複雑である可能性がある。解析を容易にするために、2次元又は3次元フィールドソルバを用いてインピーダンスを計算し調整することもできる。該ソルバは、フィールド内の点を定量化して、相互作用の実際のモデルを作成することにより、フィールドエリアの解析を可能にするものである。
幾つかの実施形態では、フィールドソルバは、境界要素法(BEM)解析を用いて、一般的なマイクロストリップ及びストリップライン伝送線路構造の等価回路モデルを生成し、インダクタンス、キャパシタンス、及び抵抗マトリクスといった、導出された寄生(parasitics)の出力マトリクスを生成することが可能である。出力マトリクスは更に、電圧及び/又は電流モード形状及び速度、インピーダンス並びに様々な伝送線路モデルを含むことができ、それらは、事前レイアウトシミュレーション及びルール生成のためのSPICEアプリケーションのような解析要素又はプログラムによって読み取ることができる。
他のフィールドソルバは、回路及び伝送線路シミュレーションを組み合わせることができ、パッケージ共振、構成要素カップリング及び回路とパッケージとの間の相互作用を含む、パッケージ内部の電磁相互作用を考慮に入れて、多層チップパッケージ及びプリント回路基板内の電磁相互作用を計算する。
特定のプリント回路基板又は他の構造の特徴に応じて、任意の適当なタイプのフィールドソルバを用いることができる。
図8を参照すると、構成要素が更に処理され、信号導体層802内に、第1の信号導体802A及び第2の信号導体802Bを含み信号導体層802を差動信号導体に分離するパターンを形成することにより、差動構成要素800を形成することができる。該差動対構成要素800は、基板内の異なる信号トラックと導通可能な状態で接触することができる一対の別個の信号導体802A,802Bとして構成される信号導体層802を有する。
図9を参照すると、基板内の様々な層をインピーダンス整合させながら接続するために利用することができる構成要素902を含む、基板900の別の例示的な実施形態が概念的な断面図で示される。基板900内の孔は任意の適当な構成又は角度で形成することができ、構成要素902は任意の適当な形状を有することができる。例示的な構成要素902は、鋭角で構成要素本体と結合する接地用ヘッド904を有する。
本開示は様々な実施形態を記載したが、これら実施形態は例示として理解されるべきであり、特許請求の範囲を限定しない。説明された実施形態の数多くの変形、変更、追加及び改善が可能である。例えば、当業者は、本明細書に開示される構造及び方法を提供するために必要とされるステップを容易に実施し、プロセスパラメータ、材料及び寸法が一例として与えられるだけであることを理解するであろう。所望の構造及び変更を達成するために、それらのパラメータ、材料及び寸法を変更することができ、それらも特許請求の範囲内にある。様々な図面に示される例示的な構成要素は円筒形であるが、他の形状も実現可能である。例えば、応用形態によっては、長方形の形状が適している場合もある。例えば、三角形、螺旋形などの更に他の形状も実現することができる。内部コア、誘電体及び外側導体層の構成は対称である必要はなく、任意の適当な構成を有することができる。
特許請求の範囲では、他に指示されない限り、単数形の用語は「1つ又は2つ以上」を指している。
多層基板内の孔に挿入することができ、基板内の様々な層をインピーダンス整合させながら接続できるようにする、構成要素の一実施形態を示す2次元的な側面図である。 多層基板内の孔に挿入することができ、基板内の様々な層をインピーダンス整合させながら接続できるようにする、構成要素の一実施形態を示す斜視図である。 差動構造の構成要素の一実施形態を概念的な伝導経路と共に示す2次元的な側面図である。 差動構造の構成要素の一実施形態を概念的な伝導経路と共に示す2次元的な斜視図である。 差動構造の構成要素の一実施形態を概念的な伝導経路と共に示す2次元的な側面図である。 基板内の様々な層をインピーダンス整合させながら接続するために利用することができる構成要素を含む基板の一実施形態を示す概念的な断面図である。 基板内の様々な層をインピーダンス整合させながら接続するために利用することができる構成要素を含み且つグランドステッチを含む基板の一実施形態を示す概念的な断面図である。 基板内の様々な層をインピーダンス整合させながら接続することを実行するための方法の一実施形態を示す概念的な断面図である。 基板内の様々な層をインピーダンス整合させながら接続することを実行するための方法の一実施形態を示す概念的な断面図である。 基板内の様々な層をインピーダンス整合させながら接続することを実行するための方法の一実施形態を示す概念的な断面図である。 基板内にグランドステッチを形成することにより基板内の様々な層をインピーダンス整合させながら接続できるようにするための方法の一実施形態を示す概念的な断面図である。 基板内にグランドステッチを形成することにより基板内の様々な層をインピーダンス整合させながら接続できるようにするための方法の一実施形態を示す概念的な断面図である。 基板内にグランドステッチを形成することにより基板内の様々な層をインピーダンス整合させながら接続できるようにするための方法の一実施形態を示す概念的な断面図である。 インピーダンスが調整された構成要素を構成するための方法の一実施形態を示す概念図である。 インピーダンスが調整された構成要素を構成するための方法の一実施形態を示す概念図である。 インピーダンスが調整された構成要素を構成するための方法の一実施形態を示す概念図である。 インピーダンスが調整された構成要素を構成するための方法の一実施形態を示す概念図である。 差動構成要素を構成するための方法の一実施形態を示す概念図である。 基板内の様々な層をインピーダンス整合させながら接続するために利用することができる構成要素を含む基板の別の例示的な実施形態を示す概念的な断面図である。
符号の説明
100 構成要素
102 導電性グランドコア
104 誘電体層
106 信号導体層

Claims (9)

  1. 構成要素(100)であって
    層基板内の孔に挿入されて該基板の複数の層を貫通して延びるよう構成された導電性グランドコア(102)と、
    該導電性グランドコア(102)をグランド基準に接続する該導電性グランドコア(102)の一端に電気的に結合された導電性グランド接続(108)と、
    該導電性グランドコア(102)を横方向に包囲する誘電体層(104)と、
    該誘電体層(104)に対して横方向に結合され、前記導電性グランドコア(102)及び前記導電性グランド接続(108)から電気的に分離されている信号導体層(106)とを備えており、
    前記導電性グランドコア(102)、前記誘電体層(104)、及び前記信号導体層(106)の寸法及び材料が、前記多層基板がインピーダンス整合されるよう選択される、構成要素(100)。
  2. 基板(300)であって、
    信号トラック層(304)及び分離層(310)を含む複数の基板層(302)であって、少なくとも2つの信号トラック層間で信号を伝達するのに適した場所で孔(312)によって貫通される、複数の基板層(302)と、
    前記孔(312)に挿入して、前記少なくとも2つの信号トラック層(304)間における信号の伝送を可能にする、構成要素(320)とを備えており、該構成要素(320)が、
    前記複数の基板層の複数の層を通って挿入されるよう構成された導電性グランドコア(322)と、
    該導電性グランドコア(332)をグランド基準に接続する該導電性グランドコア(332)の一端に電気的に結合された該導電性グランド接続(328)と、
    前記導電性グランドコア(322)を横方向に包囲する誘電体層(324)と、
    該誘電体層(324)に対して横方向に結合され、前記導電性グランドコア(332)及び前記導電性グランド接続(328)から電気的に分離されている信号導体層(326)とを備えており、
    前記導電性グランドコア(332)、前記誘電体層(324)、及び前記信号導体層(326)の寸法及び材料が、該基板がインピーダンス整合されるよう選択される基板(300)。
  3. 外側基板層上のグランド平面層(314)を更に備えており、
    前記構成要素(320)内の前記導電性グランド接続(328)が、前記導電性グランドコア(322)の一端に電気的に結合され、前記構成要素(320)が前記孔(312)内に完全に挿入された際に前記グランド平面層(314)と導通可能な状態で接触する
    請求項に記載の基板(300)。
  4. 前記構成要素(320)に対して選択された位置において選択された基板層内に形成されるグランドステッチ(404)及び/又はバイア(604)を更に備えている、請求項に記載の基板(300)。
  5. 多層プリント回路基板(PCB)として構成される、請求項に記載の基板(300)。
  6. 前記構成要素が、非平衡終端された構成要素(100)であり、前記信号導体層(106,326)が、前記誘電体層(104,324)を少なくとも部分的に包囲する単一の連続した層として構成される、請求項1ないし請求項の何れか一項に記載の構成要素又は基板。
  7. 前記構成要素が、差動対構成要素(200)であり、前記信号導体層(106,326)が、前記基板内の異なる信号トラックと導通可能な状態で接触することができる一対の別個の信号導体(206,207)として構成される、請求項1ないし請求項の何れか一項に記載の構成要素又は基板。
  8. 前記基板内の前記孔の長手方向軸と実質的に平行である長手方向軸(110,710)に沿って延びる導電性グランドコア(102,322)と、
    該グランドコアの前記長手方向軸(110,710)と平行な長手方向軸(112,712)を有する円筒構造を有する誘電体層(104,324)と
    を更に備えている、請求項1ないし請求項の何れか一項に記載の構成要素又は基板。
  9. 前記構成要素のインピーダンスが所定の値に設定されるように、前記誘電体層(104,324)内の誘電体材料、及び前記導電性グランドコア(102,322)と前記信号導体層(106,326)内の少なくとも1つの導体との間の相対的な間隔選択される、請求項1ないし請求項の何れか一項に記載の構成要素又は基板。
JP2005357348A 2004-12-29 2005-12-12 インピーダンス整合のための構成要素 Expired - Fee Related JP4312754B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/027,431 US7652896B2 (en) 2004-12-29 2004-12-29 Component for impedance matching

Publications (2)

Publication Number Publication Date
JP2006191018A JP2006191018A (ja) 2006-07-20
JP4312754B2 true JP4312754B2 (ja) 2009-08-12

Family

ID=36599543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357348A Expired - Fee Related JP4312754B2 (ja) 2004-12-29 2005-12-12 インピーダンス整合のための構成要素

Country Status (3)

Country Link
US (1) US7652896B2 (ja)
JP (1) JP4312754B2 (ja)
DE (1) DE102005057464A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer
US9036364B1 (en) * 2007-04-24 2015-05-19 Rpx Clearinghouse Llc Circuit board with signal layers of different dimensions to communicate signals of different frequencies
CN101048034A (zh) * 2007-04-30 2007-10-03 华为技术有限公司 电路板互连系统、连接器组件、电路板及电路板加工方法
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
US8278568B2 (en) * 2009-07-23 2012-10-02 Lexmark International, Inc. Z-directed variable value components for printed circuit boards
US20110017581A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Switch Components for Printed Circuit Boards
US8273996B2 (en) * 2009-07-23 2012-09-25 Lexmark International, Inc. Z-directed connector components for printed circuit boards
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8735734B2 (en) * 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
TWI449136B (zh) * 2011-04-20 2014-08-11 Cyntec Co Ltd 金屬芯印刷電路板及電子封裝結構
CN102811549A (zh) * 2011-06-03 2012-12-05 鸿富锦精密工业(深圳)有限公司 电路板
CN102291929A (zh) * 2011-06-24 2011-12-21 福建星网锐捷网络有限公司 印刷电路板及控制印刷电路板上通孔结构的阻抗的方法
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
KR101926797B1 (ko) * 2012-07-31 2018-12-07 삼성전기주식회사 인쇄회로기판
US10187971B2 (en) * 2012-08-31 2019-01-22 Sony Corporation Wiring board and method of manufacturing wiring board
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153988A (en) * 1977-07-15 1979-05-15 International Business Machines Corporation High performance integrated circuit semiconductor package and method of making
JP3167141B2 (ja) * 1991-04-16 2001-05-21 日本特殊陶業株式会社 集積回路用パッケージ
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
US5278524A (en) * 1992-05-11 1994-01-11 Mullen Urban E Multi-layered printed circuit board with transmission line capabilities
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5720818A (en) * 1996-04-26 1998-02-24 Applied Materials, Inc. Conduits for flow of heat transfer fluid to the surface of an electrostatic chuck
US6225568B1 (en) 1998-08-31 2001-05-01 Advanced Flexible Circuits Co., Ltd. Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
US6372996B2 (en) 1998-08-31 2002-04-16 Advanced Flexible Circuits Co., Ltd. Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
US6530062B1 (en) 2000-03-10 2003-03-04 Rambus Inc. Active impedance compensation
US6366466B1 (en) 2000-03-14 2002-04-02 Intel Corporation Multi-layer printed circuit board with signal traces of varying width
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
US6417675B1 (en) 2000-08-31 2002-07-09 Intel Corporation Receiver impedance calibration arrangements in full duplex communication systems
US6501031B1 (en) * 2000-09-06 2002-12-31 Visteon Global Tech., Inc. Electrical circuit board and a method for making the same
US6686762B2 (en) 2000-12-11 2004-02-03 Intel Corporation Memory module using DRAM package to match channel impedance
US6441319B1 (en) 2000-12-28 2002-08-27 Nortel Networks Limited Inserted components for via connection of signal tracks to achieve continuous impedance matching in multi-layer substrate
KR100454123B1 (ko) 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
US6765298B2 (en) 2001-12-08 2004-07-20 National Semiconductor Corporation Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads
US6700457B2 (en) 2001-12-26 2004-03-02 Intel Corporation Impedance compensation for circuit board breakout region
US7204648B2 (en) 2002-03-19 2007-04-17 Finisar Corporation Apparatus for enhancing impedance-matching in a high-speed data communications system
EP1506701B1 (en) * 2002-05-23 2007-07-11 International Business Machines Corporation Improved structure of stacked vias in multiple layer electronic device carriers
US6940165B2 (en) 2002-09-11 2005-09-06 International Business Machines Corporation Impedance matched electrical interconnect using dielectric compounds
US7112285B2 (en) * 2002-12-05 2006-09-26 Intel Corporation Conductive core substrate fabrication
JP4259311B2 (ja) * 2003-12-19 2009-04-30 株式会社日立製作所 多層配線基板
KR100836968B1 (ko) * 2003-12-24 2008-06-10 몰렉스 인코포레이티드 변형 임피던스 및 납땜 랜드를 구비한 전송 라인

Also Published As

Publication number Publication date
JP2006191018A (ja) 2006-07-20
US20060137907A1 (en) 2006-06-29
DE102005057464A1 (de) 2006-07-13
US7652896B2 (en) 2010-01-26

Similar Documents

Publication Publication Date Title
JP4312754B2 (ja) インピーダンス整合のための構成要素
US6137064A (en) Split via surface mount connector and related techniques
US8153906B2 (en) Interconnection structure for improving signal integrity
JP4350132B2 (ja) 回路基板
US7609125B2 (en) System, device and method for reducing cross-talk in differential signal conductor pairs
US6388208B1 (en) Multi-connection via with electrically isolated segments
US10201085B2 (en) Methods of forming blind vias for printed circuit boards
US20080173476A1 (en) Embedded waveguide and embedded electromagnetic shielding
JP5194440B2 (ja) プリント配線基板
US20060185890A1 (en) Air void via tuning
US8134086B2 (en) Electrical isolating structure for conductors in a substrate
US9806474B2 (en) Printed circuit board having high-speed or high-frequency signal connector
US20070184687A1 (en) Circuit board provided with digging depth detection structure and transmission device with the same mounted
US6024587A (en) High speed circuit interconnection apparatus
JP7178764B2 (ja) 回路基板、デバイスおよびバイアホール構造の形成方法
US20040072468A1 (en) Apparatus and method for low-profile mounting of a multi-conductor coaxial cable launch to an electronic circuit board
WO2006036918A2 (en) Backplane with routing to reduce layer count
JP2020021808A (ja) 回路基板とその回路基板を有する電子装置
JP2013503418A (ja) プラグコネクタ及び多層回路基板
US20150014044A1 (en) High speed via
US10652998B2 (en) Multilayer ceramic electronic package with modulated mesh topology
JP5240828B2 (ja) 半導体パッケージ基板の設計方法
US11071197B2 (en) Multilayer ceramic electronic package with modulated mesh topology and alternating rods
US20100175911A1 (en) High-Speed Two-Layer and Multilayer Circuit Boards
US20110240347A1 (en) Controlled-impedance electronic board vias, method of forming the same, and unitized pcb incorporating the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4312754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees