JP4311915B2

JP4311915B2 - DC-DC converter with voltage detection function

Info

Publication number: JP4311915B2
Application number: JP2002163795A
Authority: JP
Inventors: 公一矢野
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2002-06-05
Filing date: 2002-06-05
Publication date: 2009-08-12
Anticipated expiration: 2022-06-05
Also published as: JP2004015881A

Description

【０００１】
【発明の属する技術分野】
本発明は、保護回路の誤動作を抑えた電圧検出機能付きＤＣ−ＤＣコンバータに係り、特に回路の一部を共用することで回路全体の規模を抑えることが可能なＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
降圧型ＤＣ−ＤＣコンバータの過電流や短絡等の異常が発生した際の回路を保護する方法としては、従来から下記の３通りのものが知られている。
（１）まず、出力負荷の前段に抵抗を追加し、その抵抗に流れる電流による電圧降下を監視して過電流を検出し、過電流が検出された場合に保護動作に入る方法がある。この方法は一般的によく使われている方法である（従来技術１という）。
【０００３】
（２）次に、ＰＷＭ（Pulse Ｗidth Ｍodulation；パルス幅変調）制御の降圧型ＤＣ−ＤＣコンバータを構成する場合の簡易な保護回路方式として、基準電圧と抵抗分圧された帰還電圧を差動アンプで比較し、その出力電圧をＤＣ−ＤＣコンバータを構成する三角波（鋸歯状波）発振器出力の上限および下限の電圧と比較し、出力電圧がその上限および下限の電圧の間からはみ出す状態を一定時間継続した場合に過電流等による出力電圧の低下等の出力電圧の異常が発生したとみなして保護動作に入る方法がある（特許第２５０１９０９号公報参照：従来技術２という）。
【０００４】
（３）さらに、ＰＷＭ制御の降圧型ＤＣ−ＤＣコンバータの主スイッチがオン状態を継続する時間を測定し、オン状態が一定時間保持された場合に過電流等による出力電圧の低下が発生したとして保護動作に入る方法もある（従来技術３という）。
【０００５】
図７は上記従来技術３の保護回路を模式的に示す図である。図８は、図７の回路の電源投入時のタイミングチャートを示す図である。
図７において、１０１は基準電圧（周知の基準電圧発生回路からの基準電圧）、１０２は差動アンプ（エラー増幅器）、１０３は三角波発生回路、１０４はＰＷＭコンパレータ、１０５は信号バッファ制御回路、１０６はスイッチオン検出回路、１０７はタイマ回路、１０８は負荷である。また、ＳＷ１は主スイッチ、Ｒ１およびＲ２は抵抗、Ｄ１はダイオード、Ｌ１はインダクタンス、Ｃ１およびＣ２は容量である。Ａ〜Hは回路点（またはその回路点の信号）を示している。
【０００６】
図７に示した従来の保護回路においては、出力電圧ＶＯＵＴを抵抗Ｒ１およびＲ２により分圧して差動アンプ１０２の一方の入力端子（−）に入力し、差動アンプ１０２の他方の入力端子(＋)に基準電圧１０１を入力する。
【０００７】
さらに、差動アンプ１０２の出力をＰＷＭコンパレータ１０４の一方の入力端子（−）に入力し、三角波発生回路１０３の出力を該ＰＷＭコンパレータ１０４の他方の入力端子（＋）に入力する。
【０００８】
ＰＷＭコンパレータ１０４の出力を信号バッファ制御回路１０５に入力するとともに、主スイッチＳＷ１のオン状態を検出するスイッチオン検出回路１０６にも入力する。スイッチオン検出回路１０６からの主スイッチのオン状態を示す検出信号をタイマ回路１０７で計測し、主スイッチＳＷ１がオン状態を一定時間保持した場合に過電流等による出力電圧の低下が発生したとして信号バッファ制御回路１０５を制御して主スイッチＳＷ１をオフにして保護動作に入る。
【０００９】
以上の動作を行なう従来の保護回路においては、最初からＤＣ−ＤＣコンバータ回路は動作状態になっている。電源投入時に、図８に示すように、Ａ点の電圧が徐々に上昇し、それに伴ってＢ点（＝Ｃ点）の電圧、Ｆ点の電圧も上昇する。
【００１０】
Ｐ３時点で回路が通常動作に入り、入力電圧が出力設定電圧（図８では破線で示す）未満なので出力電圧が出力設定電圧以下となり、主スイッチＳＷ１がオン状態で保持されて保護回路が動作を始める。タイマ回路１０７で設定された一定時間後のＰ４の時点で保護動作に入って出力を停止する。上記の従来の保護回路はこのまま停止状態を保持してしまって自動復帰できないという不具合が発生する。
【００１１】
【発明が解決しようとする課題】
上記従来技術１のような抵抗を追加して電流を監視する方法の場合、抵抗による熱損失があるため電力効率の低下が生じるという問題がある。また、部品点数の増加や検出用端子の追加が必要となり、回路も複雑化して実装面積やコストが高くなり、特にＩＣ化した際にはその影響が大きくなるという問題もある。
【００１２】
上述したような電流検出機能のないＤＣ−ＤＣコンバータを用いて保護回路を構成する場合は、差動アンプの出力電圧で保護動作に入るかどうかを判定する方法（従来技術２）あるいはＤＣ−ＤＣコンバータスイッチのＯＮ状態を保持する時間を積分して保護動作にはいるかどうかを判定する方法（従来技術３）が簡易な方法である。しかしこれらの判定方式を用いた場合は、本当の過電流なのか、あるいは入力電圧が出力設定電圧以下になったために生じる誤動作なのかを判別できないという問題がある。
【００１３】
また、保護回路形式をラッチ型とした場合は、どちらの場合も区別できずに出力を停止し、そのまま停止状態を保持してしまい自動復帰しなくなるという問題がある。
【００１４】
これを回避するには保護回路形式をリセット型とすれば自動復帰するようになるが、結局はショートや過電流状態に対してもオン／オフを繰り返してしまうので完全な保護になっていないばかりでなく、発熱等の不具合が残ってしまう。
【００１５】
また、電源投入時に入力電圧の立ち上りがゆっくりとした場合は、出力設定電圧より入力電圧が低い状態が長く続くため保護回路が動作してしまうことがあり、保護形式がラッチ型の場合には出力電圧が立ち上がらないこともある。
【００１６】
そこで、本発明は上述した問題点を解消することを目的としており、具体的には各請求項は次のような目的を有している。
【００１７】
請求項１記載の発明の目的は、定常的な検出の必要ない端子電圧の検出機能を少ない部品点数の追加でＤＣ−ＤＣコンバータに追加することである。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明は次のような構成を有している。
【００２０】
請求項１記載の発明は、差動アンプの入力端子を一度出力電圧検出用抵抗分割器の出力から該出力電圧検出用抵抗分割器とは別の任意の端子電圧に対する電圧検出用抵抗分割器の出力と切替えて任意の端子電圧がある電圧より高いか否かを判断し、その判断結果を出力することを特徴としている。この構成を採用することにより、定常的な検出の必要ない端子電圧の検出機能を少ない部品点数の追加でＤＣ−ＤＣコンバータに追加することが可能になる。
【００２１】
【発明の実施の形態】
以下、図面を用いて本発明の実施例を説明する。
（第１の実施例）
図１は、図７に説明した従来のＤＣ−ＤＣコンバータを基本にして構成した本発明の第１の実施例を説明するための回路図である。図２は、本発明の第１の実施例の電源投入時のタイミングチャート例を示す図である。
【００２２】
図１において、１は電源投入リセット信号回路、２はフリップフロップ、３は切替回路、４は基準電圧（周知の基準電圧発生回路からの基準電圧）、５は差動アンプ兼コンパレータ、６は三角波発生回路、７はＰＷＭコンパレータ、８は信号バッファ制御回路、９はスイッチオン検出回路、１０はタイマ回路、１１は負荷、１２はインバータである。また、図７と同様に、ＳＷ１は主スイッチ、Ｒ１およびＲ２は抵抗、Ｄ１はダイオード、Ｌ１はインダクタンス、Ｃ１およびＣ２は容量である。Ａ〜Hは回路点（またはそこの信号）を示している。
【００２３】
図１において、電源投入リセット信号回路１、フリップフロップ２、切替回路３、インバータ１２を除いた回路構成は図７の従来回路と同様の回路構成である。
【００２４】
図１の回路において、最初は電源投入リセット信号により図示のようにＣ点の電圧＝Ａ点の電圧になるように切替回路３を接続設定し、本回路を、ＤＣ−ＤＣコンバータ回路を待機状態に保持する。ここで、切替回路３は如何なる切替スイッチであってもよく、例えばＭＯＳトランジスタを用いた周知の切替スイッチを利用できる。
【００２５】
図２に示すように、電源投入時に、入力電圧Ａ点の電圧（＝Ｃ点の電圧）が０Ｖから徐々に上昇し、それに伴ってＤ点の電圧（図示せず）およびＦ点の電圧が上昇する。入力電圧Ａ点の電圧（＝Ｃ点の電圧）が回路の動作電圧になるＰ１までは回路素子が正常動作はしないが、ＤＣ−ＤＣコンバータ回路を待機状態に保持する。
【００２６】
図２のタイミングチャート中のＰ１で回路が正常動作に入るが、入力電圧ＡがまだＤＣ−ＤＣコンバータ回路の出力設定電圧（図２の破線参照）を超えていないので続けてＤＣ−ＤＣコンバータ回路を待機状態に保持する。
【００２７】
続いて、入力電圧ＡがＤＣ−ＤＣコンバータ回路の出力設定電圧（図２の破線参照）を超えたＰ２の時点で、差動アンプ兼コンパレータ５がその旨の検出信号（Ｆ点の電圧の下落）を出力し、この信号がインバータ１２を介してフリップフロップ回路２のセット端子Ｓに入力されフリップフロップの状態をセット状態に切り替える。
【００２８】
このフリップフロップ回路２の状態がセット状態に切り替わったことによりその出力Ｑで切替回路３の接点をＣ点の電圧＝Ａ点の電圧（Ｃ点とＡ点間が導通）からＣ点の電圧＝Ｂ点の電圧（Ｃ点とＢ点間が導通）になるように、すなわち出力側に切り替え、ＤＣ−ＤＣコンバータ回路を動作状態にさせる。この時点では先に述べたように入力電圧が既に出力設定電圧を超えているので保護回路は通常動作を行う。
【００２９】
なお、フリップフロップ２として、ここでは単純なフリップフロップ回路を想定しているが、電源投入時に電源投入リセット回路１からリセット信号を受けてＤＣ−ＤＣコンバータ回路を停止状態（Ｃ点の電圧＝Ａ点の電圧）にし、差動アンプ兼コンパレータ５の検出信号を受けてＤＣ−ＤＣコンバータ回路を動作状態（Ｃ点の電圧＝Ｂ点の電圧）にする回路であれば如何なるものであってもよい。
【００３０】
ここで、差動アンプ兼コンパレータ５は、電源投入後入力電圧ＡがＤＣ−ＤＣコンバータ回路の出力設定電圧になったことを検知してＤＣ−ＤＣコンバータ回路を動作状態に移行するためのコンパレータとして機能し、ＤＣ−ＤＣコンバータ回路が通常動作中は差動アンプとして機能する。
【００３１】
また、ＤＣ−ＤＣコンバータ回路を停止させる際には信号バッファ制御回路８だけを停止するのではなくてＰＷＭコンパレータ７や三角波発生回路６等を停止するようにすれば消費電流を抑えることもできる。
【００３２】
以上説明したように、本実施例によれば、電源投入時の電源立ち上りの保護回路の誤動作を防ぐとともに、電源が立ち上がった後に通常のＤＣ−ＤＣコンバータ動作に切り替えることができる。
【００３３】
本実施例の回路では、電源投入時に入力電圧を検出する状態にしてスタンバイ状態を保ち、入力電圧が出力設定電圧を超えた時点で通常の動作に切り替えることにより、立ち上りでの保護の誤動作を防止できる。
【００３４】
本発明の機能および構成は、回路の構成として急峻な立ち上がりを防ぐソフトスタート機能や特定の設定電圧以下で動作を停止させて不確定状態の誤動作を防ぐＵＶＬＯ（アンダーボルテージロックアウト）機能等との組合せを妨げるものではなく、必要に応じてこれらの組み合わせが可能であることはいうまでもない。
また、上記実施例の回路では三角波発生回路を用いた例を示したが、必ずしも厳密な意味での三角波発生回路である必要はなく、例えば、所定の信号レベルとの比較結果に基づいて主スイッチのオンオフ比（デューティー比）を制御することができる一定の周波数発生回路であれば如何なるものであってもよい。本明細書ではこれらの周波数発生回路を含めて三角波発生回路と呼ぶことにする。
【００３５】
（第２の実施例）
図３は、本発明の第２の実施例を説明するための回路図である。また、図４は、本発明の第２の実施例のタイミングチャート例を示す図である。
【００３６】
図３において、２１はＵＶＬＯ（アンダーボルテージロックアウト）回路、２２は動作制御回路、２３は切替回路、２４は基準電圧（周知の基準電圧発生回路からの基準電圧）、２５は差動アンプ兼コンパレータ、２６は三角波発生回路、２７はＰＷＭコンパレータ、２８はタイマ回路、２９はスイッチオン検出回路、３０は信号バッファ制御回路、３１は負荷である。また、図１と同様に、ＳＷ１は主スイッチ、Ｒ１およびＲ２は抵抗、Ｄ１はダイオード、Ｌ１はインダクタンス、Ｃ１およびＣ２は容量である。Ａ〜Ｈは回路点（またはそこの信号）を示している。
【００３７】
図３では、図１の電源投入リセット信号回路１、フリップフロップ２、切替回路３、スイッチオン検出回路９、タイマ回路１０、インバータ１２の代わりに、ＵＶＬＯ（アンダーボルテージロックアウト）回路２１、動作制御回路２２、タイマ回路２８、スイッチオン検出回路２９を用いている。
【００３８】
図３の回路構成では、図４に示したタイミングチャート中のＰ５までは切替回路２３はＣ点は出力側Ｂ点に接続すなわちＣ点の電圧＝Ｂ点の電圧になっていて通常のＤＣ−ＤＣコンバータ動作状態になっている。さらにＰ６までは入力電圧の低下でも出力設定電圧より高いので通常のＤＣ−ＤＣコンバータ動作状態を保つ。すなわち、Ｐ６の時点までは主スイッチＳＷ１は差動アンプ兼コンパレータ２５とＰＷＭコンパレータ２７で生成され、信号バッファ制御回路３０を経由して与えられるパルス状信号によってオン状態とオフ状態を繰り返す。
【００３９】
しかし、Ｐ６−Ｐ７間では入力電圧Ａが出力設定電圧より低くなるのでＦ点の電圧（差動アンプ兼コンパレータ２５の出力）が上昇し、主スイッチＳＷ１はオン状態のまま保持される。Ｐ７の時点でタイマ回路２８を動作させるとともに動作制御回路２２からの信号によって信号バッファ制御回路３０をコントロールして主スイッチＳＷ１をオフ状態に保持し一旦ＤＣ−ＤＣコンバータ回路を停止させ、また、動作制御回路２２からの信号によって切替回路２３を図示のようにＣ点の電圧＝Ｂ点の電圧からＣ点の電圧＝Ａ点の電圧になるように切替える。
【００４０】
Ｐ７−Ｐ８間で差動アンプ兼コンパレータ２５が入力電圧Ａの出力設定電圧以下への低下を検出して動作制御回路２２（図１のフリップフロップ回路２に対応している）はタイマ回路２８を用いてＰ８までの一定時間だけこの状態を保持し擬似的な保護検出状態と認識して保護する。
【００４１】
一定時間経過したＰ８の時点で、動作制御回路２２からの信号により切替回路２３ではＣ点の電圧＝Ａ点の電圧からＣ点の電圧＝Ｂ点の電圧になるように切替える。同様に動作制御回路２２からの信号でＤＣ−ＤＣコンバータ回路を動作状態に戻すとともに、タイマ回路２８を停止させる。Ｐ８−Ｐ９の間では、差動アンプ兼コンパレータ２５が入力電圧Ａが出力設定電圧以下であることを検出しているので、主スイッチＳＷ１をオン状態に保持する。
【００４２】
さらに、Ｐ９では入力電圧Ａの上昇に伴い出力設定電圧を超えた時点で主スイッチＳＷ１はオン状態とオフ状態の両方が可能となり、オンとオフを繰り返すとともに、スイッチオン検出回路２９、続いてタイマ回路２８がリセットされて動作制御回路２２は通常状態になる。
【００４３】
Ｐ１０までは通常状態で動作するが、Ｐ１０−Ｐ１１で再度主スイッチＳＷ１がオン状態のままで保持されてＰ１１の時点でタイマ回路２８が動作し、動作制御回路２２からの信号で信号バッファ回路３０をコントロールしてＤＣ−ＤＣコンバータ回路を停止させ、また動作制御回路２２からの信号で切替回路２３ではＣ点の電圧＝Ｂ点の電圧（Ｃ点とＢ点間が導通）からＣ点の電圧＝Ａ点の電圧（Ｃ点とＡ点間が導通）、すなわち入力側に切替える。
【００４４】
この時点で出力の過電流が切り離されて入力電圧が復帰し差動アンプ兼コンパレータ２５は入力電圧が出力設定電圧を超えることを検出して真性の保護検出状態と認識してＤＣ−ＤＣコンバータ回路を停止したまま保持する。
【００４５】
また、本実施例の回路では、保護動作の後、出力を一時的に停止して入力電圧が出力設定電圧以下の場合は、擬似的な保護検出状態として保護回路を動作させずに通常動作状態に戻してスイッチをオンした状態で入力電圧をそのまま出力し、入力電圧が出力設定電圧を超える場合は真性の保護検出状態として保護回路を動作させて出力を停止したままで保持する。これにより真性と擬似的な保護検出状態を識別できる。
【００４６】
（第３の実施例）
図５は、本発明の第３の実施例を説明するための図である。また、図６は、該第３の実施例のタイミングチャートを示す図である。
【００４７】
図５において、４０はタイマ回路、４１は動作制御回路、４２は信号保持回路、４３は切替回路、４４は基準電圧、４５は差動アンプ兼コンパレータ、４６は三角波発生回路、４７はＰＷＭコンパレータ、４８は信号バッファ制御回路、４９は負荷である。また、ＳＷ１は主スイッチ、Ｒ１〜Ｒ４は抵抗、Ｄ１はダイオード、Ｌ１はインダクタンス、Ｃ１およびＣ２は容量である。Ａ〜Hは回路点（またはそこの信号）を示し、ＪおよびＫは検出信号、Ｌはリセット信号を示している。
【００４８】
図６において、Ｐ１２までは通常のＤＣ−ＤＣコンバータの動作状態になる。Ｐ１２にタイマ回路４０からの信号で動作制御回路４１を動かして信号バッファ制御回路４８を通じて主スイッチＳＷ１を停止させてＤＣ−ＤＣコンバータの動作を停止させる。同時に、切替回路４３を制御しＤ点の電圧＝Ｃ点の電圧からＤ点の電圧＝Ｋ点の電圧になるように切替えて検出信号Ｋ（検出信号Ｊと分割抵抗Ｒ３，Ｒ４により生成される）を検出する。
【００４９】
リセット信号Ｌは初期状態をＬＯＷとしてＰ１２−Ｐ１３間の信号ＦのＬＯＷを検出するが、リセット信号ＬはＬＯＷ状態のまま保存する。Ｐ１２−Ｐ１３間はＤＣ−ＤＣ出力動作が停止しているので出力電圧が低下していく。
【００５０】
Ｐ１３でタイマ回路４０からの制御により動作制御回路４１を動かしてまた切替回路４３を制御してＤ点の電圧＝Ｋ点の電圧からＤ点の電圧＝Ｃ点の電圧になるように切替えて出力電圧Ｂの分割レベル（Ｃ点の電圧）を検出するようにして通常のＤＣ−ＤＣコンバータの動作状態に戻す。
【００５１】
Ｐ１３−Ｐ１４間は通常のＤＣ−ＤＣ動作状態になる。Ｐ１４でもＰ１２と同じ手順で回路動作を切り替える。Ｐ１４−Ｐ１５間の信号ＦはＨＩＧＨを出すのでリセット信号ＬをＨＩＧＨにする。
【００５２】
Ｐ１５では、Ｐ１３と同じ手順でＤＣ−ＤＣ動作状態に戻すが、リセット信号ＬはＨＩＧＨを保持したままになる。Ｐ１５−Ｐ１６間は通常のＤＣ−ＤＣ動作状態になる。
【００５３】
Ｐ１６でもＰ１２と同じ手順で回路動作を切り替える。Ｐ１６−Ｐ１７間の信号ＦはＬＯＷを出すのでリセット信号ＬをＬＯＷにする。Ｐ１７ではＰ１３と同じ手順でＤＣ−ＤＣ通常動作に戻すが、リセット信号ＬはＬＯＷを保持したままになる。
【００５４】
本実施例によれば、通常のＤＣ−ＤＣコンバータ動作中、切替回路を用いて定期的に差動アンプの入力端子を一度出力電圧検出用抵抗分割器の出力から前記出力電圧検出用抵抗分割器とは別の電圧検出用抵抗分割器の出力と切替えて任意の端子電圧がある任意の電圧より高いか否かを判断し、高いか否かに対応した信号を出力することが可能になる。従って、定常的な検出の必要ない端子電圧を少ない部品点数の追加でＤＣ−ＤＣコンバータの回路に追加できる。
【００５５】
【発明の効果】
本発明の効果は次の如くである。
【００５７】
請求項１記載の発明によれば、差動アンプの入力端子を一度出力電圧検出用抵抗分割器の出力から該出力電圧検出用抵抗分割器とは別の任意の端子電圧に対する電圧検出用抵抗分割器の出力と切替えて任意の端子電圧がある電圧より高いか否かを判断し、その判断結果を出力するようにしたので、定常的な検出の必要ない端子電圧の検出機能を少ない部品点数の追加でＤＣ−ＤＣコンバータに追加することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための図である。
【図２】本発明の第1の実施例の電源投入時のタイミングチャートを示す図である。
【図３】本発明の第２の実施例を説明するための図である。
【図４】本発明の第２の実施例のタイミングチャートを示す図である。
【図５】本発明の第３の実施例を説明するための図である。
【図６】本発明の第３の実施例のタイミングチャートを示す図である。
【図７】従来技術３の保護回路を模式的に示す図である。
【図８】図７の回路の電源投入時のタイミングチャートを示す図である。
【符号の説明】
１：電源投入リセット信号回路、
２：フリップフロップ、
３：切替回路、
４：基準電圧、
５：差動アンプ兼コンパレータ、
６：三角波発生回路、
７：ＰＷＭコンパレータ、
８：信号バッファ制御回路、
９：スイッチオン検出回路、
１０：タイマ回路、
１１：負荷、
１２：インバータ、
２１：ＵＶＬＯ（アンダーボルテージロックアウト）回路、
２２：動作制御回路、
２３：切替回路、
２４：基準電圧、
２５：差動アンプ兼コンパレータ、
２６：三角波発生回路、
２７：ＰＷＭコンパレータ、
２８：タイマ回路、
２９：スイッチオン検出回路、
３０：信号バッファ制御回路、
３１：負荷、
４０：タイマ回路、
４１：動作制御回路、
４２：信号保持回路、
４３：切替回路、
４４：基準電圧、
４５：差動アンプ兼コンパレータ、
４６：三角波発生回路、
４７：ＰＷＭコンパレータ、
４８：信号バッファ制御回路、
４９：負荷、
ＳＷ１：主スイッチ、
Ｒ１〜Ｒ４：抵抗、
Ｄ１：ダイオード、
Ｌ１：インダクタンス、
Ｃ１，Ｃ２：容量、
Ａ〜Ｈ：回路点（またはその回路点の信号）。
Ｊ，Ｋ：検出信号、
Ｌ：リセット信号。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a DC-DC converter with a voltage detection function that suppresses malfunction of a protection circuit, and more particularly to a DC-DC converter that can suppress the scale of the entire circuit by sharing a part of the circuit.
[0002]
[Prior art]
As a method for protecting a circuit when an abnormality such as an overcurrent or a short circuit of a step-down DC-DC converter occurs, the following three methods are conventionally known.
(1) First, there is a method in which a resistor is added before the output load, a voltage drop due to a current flowing through the resistor is monitored to detect an overcurrent, and a protection operation is started when an overcurrent is detected. This method is generally used (referred to as Prior Art 1).
[0003]
(2) Next, as a simple protection circuit method for constructing a PWM (Pulse Width Modulation) controlled step-down DC-DC converter, a reference voltage and a resistance-divided feedback voltage are differential amplifiers. And the output voltage is compared with the upper and lower limit voltage of the triangular wave (sawtooth wave) oscillator constituting the DC-DC converter, and the state where the output voltage protrudes between the upper and lower limit voltages is determined for a certain period of time. There is a method of entering a protection operation on the assumption that an output voltage abnormality such as a decrease in output voltage due to overcurrent or the like has occurred when the operation is continued (see Japanese Patent No. 2501909: Prior Art 2).
[0004]
(3) Further, when the time during which the main switch of the step-down DC-DC converter under PWM control is kept on is measured and the on-state is maintained for a certain period of time, the output voltage drops due to overcurrent or the like. There is also a method for entering a protection operation (referred to as Prior Art 3).
[0005]
FIG. 7 is a diagram schematically showing the protection circuit of the above-described prior art 3. FIG. 8 is a diagram illustrating a timing chart when the circuit of FIG. 7 is turned on.
In FIG. 7, 101 is a reference voltage (reference voltage from a known reference voltage generation circuit), 102 is a differential amplifier (error amplifier), 103 is a triangular wave generation circuit, 104 is a PWM comparator, 105 is a signal buffer control circuit, 106 Is a switch-on detection circuit, 107 is a timer circuit, and 108 is a load. SW1 is a main switch, R1 and R2 are resistors, D1 is a diode, L1 is an inductance, and C1 and C2 are capacitors. A to H indicate circuit points (or signals at the circuit points).
[0006]
In the conventional protection circuit shown in FIG. 7, the output voltage VOUT is divided by resistors R1 and R2 and input to one input terminal (−) of the differential amplifier 102, and the other input terminal ( The reference voltage 101 is input to (+).
[0007]
Further, the output of the differential amplifier 102 is input to one input terminal (−) of the PWM comparator 104, and the output of the triangular wave generation circuit 103 is input to the other input terminal (+) of the PWM comparator 104.
[0008]
The output of the PWM comparator 104 is input to the signal buffer control circuit 105 and also input to the switch-on detection circuit 106 that detects the ON state of the main switch SW1. A detection signal indicating the ON state of the main switch from the switch ON detection circuit 106 is measured by the timer circuit 107, and when the main switch SW1 keeps the ON state for a certain period of time, a signal indicating that the output voltage has decreased due to overcurrent or the like is generated. The buffer control circuit 105 is controlled to turn off the main switch SW1 and enter a protection operation.
[0009]
In the conventional protection circuit that performs the above operation, the DC-DC converter circuit is in an operating state from the beginning. When the power is turned on, as shown in FIG. 8, the voltage at the point A gradually increases, and accordingly, the voltage at the point B (= C point) and the voltage at the F point also increase.
[0010]
At P3, the circuit enters normal operation. Since the input voltage is less than the output set voltage (shown by a broken line in FIG. 8), the output voltage becomes lower than the output set voltage, the main switch SW1 is held in the ON state, and the protection circuit operates. start. At P4 after a predetermined time set by the timer circuit 107, the protection operation is started and the output is stopped. The above-described conventional protection circuit keeps the stopped state as it is, and there is a problem that it cannot be automatically restored.
[0011]
[Problems to be solved by the invention]
In the case of the method of monitoring the current by adding a resistor as in the prior art 1, there is a problem that the power efficiency is lowered due to the heat loss due to the resistor. Further, it is necessary to increase the number of parts and add a detection terminal, which complicates the circuit and increases the mounting area and cost. In particular, there is a problem that the influence is increased when an IC is used.
[0012]
When a protection circuit is configured using a DC-DC converter having no current detection function as described above, a method for determining whether to enter a protection operation with the output voltage of the differential amplifier (prior art 2) or DC-DC A method (prior art 3) for determining whether or not the protection operation is performed by integrating the time during which the converter switch is kept ON is a simple method. However, when these determination methods are used, there is a problem that it is not possible to determine whether the current is a real overcurrent or a malfunction that occurs because the input voltage becomes lower than the output set voltage.
[0013]
Further, when the protection circuit type is a latch type, there is a problem that the output is stopped without being distinguished in either case, and the stopped state is held as it is, so that the automatic recovery is not performed.
[0014]
In order to avoid this, if the protection circuit type is reset type, it will automatically recover, but eventually it will not be completely protected because it will repeatedly turn on / off against short circuit and overcurrent condition. Instead, problems such as heat generation remain.
[0015]
Also, if the input voltage rises slowly when the power is turned on, the input voltage is lower than the output setting voltage for a long time and the protection circuit may operate. The voltage may not rise.
[0016]
Therefore, the present invention aims to solve the above-described problems, and specifically, each claim has the following objects .
[0017]
The purpose of the invention described in claim 1 is to add to the DC-DC converter with additional small parts detection feature requires no terminal voltage of the stationary detection.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has the following configuration .
[0020]
First aspect of the present invention, the output of the input terminal of the differential amplifier once the output voltage detecting resistor divider of the voltage sensing resistor divider to another optional terminal voltage and the output voltage detecting resistor divider It is characterized by switching to output and determining whether or not an arbitrary terminal voltage is higher than a certain voltage, and outputting the determination result. By adopting this configuration, it is possible to add a terminal voltage detection function that does not require constant detection to the DC-DC converter by adding a small number of parts.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment )
FIG. 1 is a circuit diagram for explaining a first embodiment of the present invention based on the conventional DC-DC converter explained in FIG. FIG. 2 is a diagram showing an example of a timing chart when the power is turned on according to the first embodiment of the present invention.
[0022]
In FIG. 1, 1 is a power-on reset signal circuit, 2 is a flip-flop, 3 is a switching circuit, 4 is a reference voltage (reference voltage from a known reference voltage generation circuit), 5 is a differential amplifier / comparator, and 6 is a triangular wave. A generation circuit, 7 is a PWM comparator, 8 is a signal buffer control circuit, 9 is a switch-on detection circuit, 10 is a timer circuit, 11 is a load, and 12 is an inverter. Similarly to FIG. 7, SW1 is a main switch, R1 and R2 are resistors, D1 is a diode, L1 is an inductance, and C1 and C2 are capacitors. A to H indicate circuit points (or signals there).
[0023]
In FIG. 1, the circuit configuration excluding the power-on reset signal circuit 1, the flip-flop 2, the switching circuit 3, and the inverter 12 is the same as the conventional circuit in FIG.
[0024]
In the circuit of FIG. 1, first, the switching circuit 3 is connected and set so that the voltage at the point C = the voltage at the point A as shown in the figure by the power-on reset signal, and this circuit is set in the standby state with the DC-DC converter circuit. Hold on. Here, the changeover circuit 3 may be any changeover switch. For example, a known changeover switch using a MOS transistor can be used.
[0025]
As shown in FIG. 2, when the power is turned on, the voltage at the input voltage A point (= the voltage at the C point) gradually increases from 0 V, and accordingly, the voltage at the D point (not shown) and the voltage at the F point are To rise. The circuit element does not operate normally until P1 when the voltage at the input voltage A (= the voltage at the point C) becomes the operating voltage of the circuit, but the DC-DC converter circuit is held in a standby state.
[0026]
Although the circuit enters normal operation at P1 in the timing chart of FIG. 2, the input voltage A has not yet exceeded the output set voltage of the DC-DC converter circuit (see the broken line in FIG. 2), so that the DC-DC converter circuit continues. Is kept in a standby state.
[0027]
Subsequently, at time P2 when the input voltage A exceeds the output set voltage of the DC-DC converter circuit (see the broken line in FIG. 2), the differential amplifier / comparator 5 detects that (the voltage at point F has dropped). ) Is output to the set terminal S of the flip-flop circuit 2 via the inverter 12 and the state of the flip-flop is switched to the set state.
[0028]
When the state of the flip-flop circuit 2 is switched to the set state, the contact of the switching circuit 3 is changed at the output Q from the voltage at the point C = the voltage at the point A (the connection between the point C and the point A) to the voltage at the point C = The voltage is switched to the output side so that the voltage at point B (conducted between point C and point B), that is, the DC-DC converter circuit is brought into an operating state. At this time, as described above, since the input voltage has already exceeded the output set voltage, the protection circuit performs normal operation.
[0029]
Although a simple flip-flop circuit is assumed here as the flip-flop 2, the DC-DC converter circuit is stopped when the power-on reset circuit 1 receives a reset signal when the power is turned on (voltage at point C = A Any circuit may be used as long as it receives the detection signal from the differential amplifier / comparator 5 and puts the DC-DC converter circuit into an operating state (voltage at point C = voltage at point B). .
[0030]
Here, the differential amplifier / comparator 5 is a comparator for detecting that the input voltage A has become the output setting voltage of the DC-DC converter circuit after the power is turned on, and shifting the DC-DC converter circuit to the operating state. And functions as a differential amplifier during normal operation of the DC-DC converter circuit.
[0031]
Further, when stopping the DC-DC converter circuit, the current consumption can be suppressed by stopping the PWM comparator 7 and the triangular wave generating circuit 6 instead of stopping only the signal buffer control circuit 8.
[0032]
As described above, according to the present embodiment, it is possible to prevent malfunction of the power-on protection circuit when the power is turned on, and to switch to normal DC-DC converter operation after the power is on.
[0033]
In the circuit of this embodiment, the input voltage is detected when the power is turned on, the standby state is maintained, and when the input voltage exceeds the output set voltage, the operation is switched to the normal operation, thereby preventing the protection malfunction at the start. it can.
[0034]
The functions and configurations of the present invention include a soft start function that prevents a steep rise as a circuit configuration, a UVLO (under voltage lockout) function that stops an operation at a specific setting voltage or less and prevents malfunction in an indeterminate state, etc. Needless to say, these combinations are not impeded, and combinations are possible as needed.
In the circuit of the above embodiment, the example using the triangular wave generating circuit is shown. However, the triangular wave generating circuit in the strict sense is not necessarily required. For example, the main switch is based on the comparison result with a predetermined signal level. Any circuit may be used as long as it is a constant frequency generating circuit capable of controlling the on / off ratio (duty ratio) of the circuit. In this specification, these frequency generation circuits are collectively referred to as a triangular wave generation circuit.
[0035]
(Second embodiment)
FIG. 3 is a circuit diagram for explaining a second embodiment of the present invention. FIG. 4 is a timing chart example of the second embodiment of the present invention.
[0036]
In FIG. 3, 21 is a UVLO (under voltage lockout) circuit, 22 is an operation control circuit, 23 is a switching circuit, 24 is a reference voltage (reference voltage from a known reference voltage generation circuit), and 25 is a differential amplifier / comparator. , 26 is a triangular wave generation circuit, 27 is a PWM comparator, 28 is a timer circuit, 29 is a switch-on detection circuit, 30 is a signal buffer control circuit, and 31 is a load. Similarly to FIG. 1, SW1 is a main switch, R1 and R2 are resistors, D1 is a diode, L1 is an inductance, and C1 and C2 are capacitors. A to H indicate circuit points (or signals there).
[0037]
3, instead of the power-on reset signal circuit 1, the flip-flop 2, the switching circuit 3, the switch-on detection circuit 9, the timer circuit 10, and the inverter 12 shown in FIG. 1, a UVLO (under voltage lockout) circuit 21, operation control is performed. A circuit 22, a timer circuit 28, and a switch-on detection circuit 29 are used.
[0038]
In the circuit configuration of FIG. 3, until the point P5 in the timing chart shown in FIG. 4, the switching circuit 23 is connected to point B on the output side, that is, the voltage at point C = the voltage at point B. The DC converter is operating. Further, until P6, even if the input voltage is lowered, it is higher than the output set voltage, so that the normal DC-DC converter operation state is maintained. That is, until the time point P6, the main switch SW1 is generated by the differential amplifier / comparator 25 and the PWM comparator 27, and is repeatedly turned on and off by a pulse signal supplied via the signal buffer control circuit 30.
[0039]
However, since the input voltage A is lower than the output setting voltage between P6 and P7, the voltage at the point F (the output of the differential amplifier / comparator 25) rises, and the main switch SW1 is held in the on state. At time P7, the timer circuit 28 is operated, the signal buffer control circuit 30 is controlled by a signal from the operation control circuit 22, the main switch SW1 is held in the OFF state, and the DC-DC converter circuit is temporarily stopped. The switching circuit 23 is switched by the signal from the control circuit 22 so that the voltage at the point C = the voltage at the point B = the voltage at the point C = the voltage at the point A as shown in the figure.
[0040]
The differential amplifier / comparator 25 detects a decrease in the input voltage A below the output set voltage between P7 and P8, and the operation control circuit 22 (corresponding to the flip-flop circuit 2 in FIG. 1) This state is maintained for a certain period of time up to P8, and it is recognized as a pseudo protection detection state and protected.
[0041]
At a time point P8 when a fixed time has elapsed, the switching circuit 23 switches from the voltage at the point C = the voltage at the point A to the voltage at the point C = the voltage at the point B by a signal from the operation control circuit 22. Similarly, the signal from the operation control circuit 22 returns the DC-DC converter circuit to the operating state and stops the timer circuit 28. Between P8 and P9, since the differential amplifier / comparator 25 detects that the input voltage A is equal to or lower than the output set voltage, the main switch SW1 is held in the ON state.
[0042]
Further, in P9, when the output set voltage is exceeded as the input voltage A rises, the main switch SW1 can be turned on and off, and is repeatedly turned on and off. The circuit 28 is reset and the operation control circuit 22 enters a normal state.
[0043]
Up to P10, the operation is performed in the normal state. However, the main switch SW1 is held in the ON state again at P10-P11, and the timer circuit 28 operates at the time P11. The signal buffer circuit 30 is operated by the signal from the operation control circuit 22. Is controlled to stop the DC-DC converter circuit, and in the switching circuit 23 by the signal from the operation control circuit 22, the voltage at the point C = the voltage at the point B (conducting between the point C and the point B) to the voltage at the point C = Voltage at point A (conducted between point C and point A), that is, switching to the input side.
[0044]
At this time, the output overcurrent is cut off, the input voltage is restored, and the differential amplifier / comparator 25 detects that the input voltage exceeds the output set voltage and recognizes it as an intrinsic protection detection state, and a DC-DC converter circuit. Is held stopped.
[0045]
In the circuit of this embodiment, after the protection operation, when the output is temporarily stopped and the input voltage is equal to or lower than the output set voltage, the protection circuit is not operated as a pseudo protection detection state in the normal operation state. Then, the input voltage is output as it is with the switch turned on, and when the input voltage exceeds the output set voltage, the protection circuit is operated as an intrinsic protection detection state and the output is held stopped. Thereby, the authenticity and the pseudo protection detection state can be identified.
[0046]
(Third embodiment)
FIG. 5 is a diagram for explaining a third embodiment of the present invention. FIG. 6 is a timing chart of the third embodiment.
[0047]
In FIG. 5, 40 is a timer circuit, 41 is an operation control circuit, 42 is a signal holding circuit, 43 is a switching circuit, 44 is a reference voltage, 45 is a differential amplifier / comparator, 46 is a triangular wave generation circuit, 47 is a PWM comparator, 48 is a signal buffer control circuit, and 49 is a load. SW1 is a main switch, R1 to R4 are resistors, D1 is a diode, L1 is an inductance, and C1 and C2 are capacitors. A to H represent circuit points (or signals there), J and K represent detection signals, and L represents a reset signal.
[0048]
In FIG. 6, a normal DC-DC converter operation state is obtained up to P12. In P12, the operation control circuit 41 is moved by a signal from the timer circuit 40, and the main switch SW1 is stopped through the signal buffer control circuit 48 to stop the operation of the DC-DC converter. At the same time, the switching circuit 43 is controlled to switch from the voltage at the point D = the voltage at the point C to the voltage at the point D = the voltage at the point K to generate the detection signal K (the detection signal J and the dividing resistors R3 and R4). ) Is detected.
[0049]
The reset signal L detects the LOW of the signal F between P12 and P13 with the initial state being LOW, but the reset signal L is stored in the LOW state. Since the DC-DC output operation is stopped between P12 and P13, the output voltage decreases.
[0050]
In P13, the operation control circuit 41 is moved under the control of the timer circuit 40 and the switching circuit 43 is controlled so that the voltage at the D point is changed from the voltage at the K point to the voltage at the D point = the voltage at the C point. The normal state of the DC-DC converter is restored by detecting the division level of voltage B (voltage at point C).
[0051]
A normal DC-DC operation state is established between P13 and P14. In P14, the circuit operation is switched in the same procedure as P12. Since the signal F between P14 and P15 outputs HIGH, the reset signal L is HIGH.
[0052]
In P15, the DC-DC operation state is restored in the same procedure as P13, but the reset signal L remains HIGH. A normal DC-DC operation state is established between P15 and P16.
[0053]
In P16, the circuit operation is switched in the same procedure as in P12. Since the signal F between P16 and P17 outputs LOW, the reset signal L is set to LOW. In P17, the DC-DC normal operation is restored in the same procedure as P13, but the reset signal L remains LOW.
[0054]
According to this embodiment, during normal DC-DC converter operation, the input terminal of the differential amplifier is periodically switched from the output of the output voltage detection resistor divider to the output voltage detection resistor divider using a switching circuit. It is possible to determine whether or not an arbitrary terminal voltage is higher than an arbitrary voltage by switching to the output of another voltage detection resistor divider, and to output a signal corresponding to whether or not it is higher. Therefore, a terminal voltage that does not require steady detection can be added to the circuit of the DC-DC converter by adding a small number of parts.
[0055]
【The invention's effect】
The effect of the present invention are as follows.
[0057]
According to the first aspect of the invention, the voltage detection resistor division to another optional terminal voltage from the output of the input terminal of the differential amplifier once the output voltage detecting resistor divider with the output voltage detecting resistor divider The output is switched to the output of the tester and it is determined whether any terminal voltage is higher than a certain voltage, and the determination result is output. It becomes possible to add to the DC-DC converter additionally.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining a first embodiment of the present invention.
FIG. 2 is a timing chart at power-on according to the first embodiment of the present invention.
FIG. 3 is a diagram for explaining a second embodiment of the present invention.
FIG. 4 is a timing chart of a second embodiment of the present invention.
FIG. 5 is a diagram for explaining a third embodiment of the present invention.
FIG. 6 is a timing chart of a third embodiment of the present invention.
FIG. 7 is a diagram schematically showing a protection circuit according to Conventional Technique 3;
8 is a diagram illustrating a timing chart when the circuit of FIG. 7 is turned on.
[Explanation of symbols]
1: Power-on reset signal circuit,
2: flip-flop,
3: Switching circuit,
4: Reference voltage,
5: Differential amplifier / comparator,
6: Triangular wave generation circuit,
7: PWM comparator,
8: Signal buffer control circuit,
9: Switch-on detection circuit,
10: Timer circuit,
11: Load,
12: Inverter
21: UVLO (under voltage lockout) circuit,
22: Operation control circuit,
23: switching circuit,
24: Reference voltage,
25: Differential amplifier and comparator,
26: Triangular wave generation circuit,
27: PWM comparator,
28: Timer circuit,
29: Switch-on detection circuit,
30: Signal buffer control circuit,
31: Load,
40: Timer circuit,
41: Operation control circuit,
42: signal holding circuit,
43: switching circuit,
44: Reference voltage,
45: Differential amplifier and comparator,
46: Triangular wave generation circuit,
47: PWM comparator,
48: Signal buffer control circuit,
49: Load,
SW1: Main switch,
R1 to R4: resistance,
D1: diode,
L1: Inductance,
C1, C2: capacity
A to H: Circuit points (or signals at the circuit points).
J, K: detection signal,
L: Reset signal.

Claims

An input power supply, a main switch that can be turned on / off connected between the input power supply and the output terminal, a differential amplifier / comparator in which a reference voltage is input to one input terminal, and an output voltage from the output terminal A switching circuit that connects either one of the divided voltage or the divided voltage of any detection voltage to the other input terminal of the differential amplifier / comparator, and the output of the differential amplifier / comparator is connected to one input terminal, A PWM comparator in which the output of the triangular wave generating circuit is connected to the other input terminal; and a control circuit that is connected to the output of the PWM comparator and outputs a signal for controlling on / off to the main switch. and the divided voltage of the output voltage connected to the other input terminal of the differential amplifier and comparator DC-DC converter operation from the output terminal Carried thereby, in the DC-DC converter operation, a connection to the other input terminal of the differential amplifier and a comparator, the switching from the split voltage of the output voltage from the output terminal to the divided voltage of the arbitrary detection voltage , the voltage detection function DC-DC converter which is characterized in that so as to output a voltage corresponding to the arbitrary detection voltage.