JP4302449B2 - アナログ演算回路 - Google Patents
アナログ演算回路 Download PDFInfo
- Publication number
- JP4302449B2 JP4302449B2 JP2003185270A JP2003185270A JP4302449B2 JP 4302449 B2 JP4302449 B2 JP 4302449B2 JP 2003185270 A JP2003185270 A JP 2003185270A JP 2003185270 A JP2003185270 A JP 2003185270A JP 4302449 B2 JP4302449 B2 JP 4302449B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- voltage
- amplifier circuit
- differential
- control target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
この発明は、入力電圧を乗算および/または除算処理するアナログ演算回路に関する。
【0002】
【従来の技術】
乗算を行うアナログ演算回路としては、ギルバート・セル(Gilbert Cell)型の乗算回路が有名で広く使われている(たとえば特開平11−122046参照)。この乗算回路は、図3に示すように、バイポーラ・トランジスタQ31〜Q37を用いた2段直列の2重差動増幅回路によって構成される。
【0003】
図3に示す回路では、トランジスタQ31,Q32のエミッタが共通接続されて第1の差動対(Q31−Q32)を形成し、同様に、トランジスタQ33,Q34のエミッタが共通接続されて第2の差動対(Q33−Q34)を形成している。この2つの差動対(Q31−Q32,Q33−Q34)の各共通エミッタは、第3の差動対(Q35−Q36)を形成するトランジスタQ35,36を直列に介して共通の定電流回路に接続されている。定電流回路は所定のバイアス電圧Vbにより定電流動作させられるトランジスタQ37により形成されている。
【0004】
上記回路では、第1と第2の差動対(Q31−Q32,Q33−Q34)に入力されて増幅される第1の入力電圧V1の伝達利得が、第3の差動対(Q35,Q36)に入力される第2の入力電圧V2で可変制御されることにより、その2つの入力電圧V1,V2の積に比例する乗算出力電圧Voを得ることができる。
【0005】
しかし、上述したアナログ演算回路は、電源電位Vccと基準電位GNDの間にバイポーラ・トランジスタの差動対(Q31−Q32,Q33−Q34とQ35,Q36)が2段直列に介在し、これに加えて共通の定電流回路をなすバイポーラ・トランジスタQ37が直列に介在するため、動作に必要な電源電圧(Vcc−GND)がどうしても高くなってしまう。このため、、電源の低電圧化が困難であるという問題があった。近年は、パソコンや携帯電話機などの各種電子機器の電源が低電圧化する傾向にあり、アナログ演算回路においても電源の低電圧化が必要となっている。
【0006】
そこで、本発明者は、図4に示すように、MOSトランジスタM1〜M4を用いることにより、アナログ演算回路の動作に必要な電源を低電圧化することを検討した。同図に示すアナログ演算回路は、MOSトランジスタM1〜M4、抵抗R1〜R4、および演算増幅器21を用いて構成される。
【0007】
MOSトランジスタM1,M2はソース同士が共通接続されて差動対(M1−M2)を形成する。この差動対(M1−M2)の共通ソース電流i1はMOSトランジスタM3を介して基準電位Vss(GND:接地電位)に流れるようになっている。これにより、差動対(M1−M2)は第1の入力電圧V1と一定の参照電圧Vrfの差を増幅する。この増幅出力はM1,M2のドレイン間に2相信号形式で現れる。この2相信号が演算増幅器21により増幅され、単相信号形式で出力される。演算増幅器21は抵抗R1〜R4により、所定の増幅利得を持つように負帰還設定されている。
【0008】
共通ソース電流i1を流すMOSトランジスタM3のゲートには、第2の入力電圧V2が印加されるMOSトランジスタM4のゲートが接続されている。このMOSトランジスタM4はドレイン・ゲート間が接続されていて、第2の入力電圧V2に応じた電流が流れるようになっているが、この電流がMOSトランジスタM3にミラー転写されて流れるようになっている。
【0009】
上記差動対(M1−M2)と演算増幅器21とが構成する差動増幅回路11の増幅利得(伝達利得)は、MOSトランジスタM3が流す共通ソース電流i1によって可変設される。その共通ソース電流i1は、上述したように、MOSトランジスタM4を介して、第2の入力電圧V2により可変設定される。つまり、図4に示した回路は、第2の入力電圧V2によって利得が可変制御されるVGA(可変利得増幅器)を構成する。
【0010】
このVGAで一方の入力電圧V1を出力へ増幅伝達させるとともに、その増幅利得(伝達利得)を他方の入力電圧V2で可変制御させることにより、その2つの入力電圧V1,V2の積に比例する乗算出力電圧Vo(Vo=V1×V2:係数は省略)を得ることができる。
【0011】
このアナログ演算回路は、MOSトランジスタ(MISトランジスタ)の電圧損失(あるいは電圧降下)がバイポーラ・トランジスタのそれよりも小さいことに加えて、電源電位VddとVdd間に直列に介在する差動対が1段だけなので、動作電源(Vdd−Vss)の低電圧化に適している。
【0012】
【発明が解決しようとする課題】
図4に示したアナログ演算回路は、MOS差動対(M1−M2)の共通ソース電流i1を入力電圧V2で可変制御させることにより乗算を行うが、その入力電圧V2による共通ソース電流i1の制御特性は、MOSトランジスタM4の素子特性に依存する。MOSトランジスタは一般に、バイポーラ・トランジスタに対して動作電源の低電圧化には有利であるが、素子特性とくに直線性で劣る。このため、入力電圧V2を共通ソース電流i1に変換する際の直線精度が悪く、これにより、演算精度が低下して乗算出力電圧Voの歪が大きくなるといった問題を生じることが判明した。
【0013】
上記問題の解決には、MOSトランジスタの素子特性とくに電圧/電流変換の直線精度を向上させる必要があるが、これは現実に非常に困難である。たとえば、用途に適合する特性を持った素子だけを選別して使うといったことも考えられるが、この場合は、選別の手間ととともに素子の歩留まりを著しく低下させて非常な高コストになるといった問題が生じる。
【0014】
この発明は以上のような問題を鑑みてなされたもので、MOSトランジスタ(またはMISトランジスタ)の使用により動作電源の低電圧化を可能にするとともに、再現性にすぐれた低コストな構成でもって、入力電圧の乗算および/または除算を高精度に行うことができるアナログ演算回路を提供することにある。
【0015】
【課題を解決するための手段】
本発明の第1の手段は、アナログ演算回路において、2つのVGA(可変利得増幅器)をそれぞれMIS(金属−絶縁物−半導体)トランジスタを用いて互いに同一または相似に構成するとともに、一方のVGAには所定の入力電圧に対する増幅出力電圧が第1の入力電圧に追従するような負帰還ループを形成し、この負帰還ループによって形成される一方のVGAの利得設定条件で他方のVGAに第2の入力電圧を増幅させることにより、第2の入力電圧を第1の入力電圧で乗算する演算動作を行わせるようにしたことを特徴とする。この手段にれば、再現性にすぐれた低コストな構成でもって、入力電圧の乗算および/または除算を高精度に行わせることができる。また、MOSトランジスタ(またはMISトランジスタ)の使用による動作電源の低電圧化も可能である。
【0016】
本発明の第2の手段は、入力電圧を乗算処理するアナログ演算回路であって、以下の構成要件(1)〜(5)を備えたことを特徴とする。
(1)一対のMIS(金属−絶縁物−半導体)トランジスタのソースを共通接続して差動対を形成するとともに、その共通ソース電流をその共通ソースに直列に介在するMISトランジスタで可変制御することにより利得が可変制御されるようにした第1の差動増幅回路と、この第1の差動増幅回路と同様に構成された第2の差動増幅回路とを有する。
(2)上記第1の差動増幅回路に所定の基準電圧を入力させる。
(3)第1の入力電圧を制御目標電圧とし、この制御目標電圧に上記第1の差動増幅回路の出力電圧を追従させるように上記共通ソース電流制御用MISトランジスタのゲート制御電圧を可変制御する負帰還ループが形成されている。
(4)上記共通ソース電流制御用MISトランジスタのゲート制御電圧が第1と第2の差動増幅回路間で共通化されている。
(5)上記第2の差動増幅回路に第2の入力電圧を入力させることにより、その第2の差動増幅回路から乗算処理された出力電圧を得る。
上記手段によれば、MOSトランジスタ(またはMISトランジスタ)の使用により動作電源の低電圧化を可能にするとともに、再現性にすぐれた低コストな構成でもって、入力電圧の乗算を高精度に行わせることができる。
【0017】
上記手段により構成されたアナログ演算回路は、除算回路としても使用可能である。すなわち、本発明の第3の手段は、入力電圧を除算処理するアナログ演算回路であって、以下の構成要件(1)〜(5)を備えたことを特徴とする。
(1)一対のMISトランジスタのソースを共通接続して差動対を形成するとともに、その共通ソース電流をその共通ソースに直列に介在するMISトランジスタで可変制御することにより利得が可変制御されるようにした第1の差動増幅回路と、この第1の差動増幅回路と同様に構成された第2の差動増幅回路とを有する。
(2)上記第1の差動増幅回路に除算電圧を入力させる。
(3)固定または可変操作される第1の被除算入力電圧を制御目標電圧とし、この制御目標電圧に上記第1の差動増幅回路の出力電圧を追従させるように上記共通ソース電流制御用MISトランジスタのゲート制御電圧を可変制御する負帰還ループが形成されている。
(4)上記共通ソース電流制御用MISトランジスタのゲート制御電圧が第1と第2の差動増幅回路間で共通化されている。
(5)固定または可変操作される第2の被除算入力電圧を上記第2の差動増幅回路に入力させることにより、その第2の差動増幅回路から除算処理された出力電圧を得る。
【0018】
さらに、本発明は、次の手段により、4象限領域で動作するアナログ演算回路とすることができる。すなわち、本発明の第4の手段は、上記第2または第3の手段において、第1の差動増幅回路と第2の差動増幅回路にそれぞれ2組のMISトランジスタ差動対を設けるとともに、一方の組の差動対は上記制御目標電圧が正極性となる領域で動作させ、他方の組の差動対はそれぞれ上記制御目標電圧が負極性となる領域で動作させることにより、上記制御目標電圧が正負いずれの極性の場合にも上記負帰還ループが形成されて、正負の符号を含めた乗算が行われるようにしたことを特徴とする。
【0019】
【発明の実施の形態】
図1は、本発明によるアナログ演算回路の一実施例を示す。同図に示すアナログ演算回路は、nチャネル型MOSトランジスタM1〜M3,M5〜M7、抵抗R1〜R8、演算増幅器21〜23により、以下のような回路機能が構成されている。
【0020】
まず、MOSトランジスタM1〜M3、抵抗R1〜R4、演算増幅器21により、第1の差動増幅回路11が構成されている。
MOSトランジスタM1,M2は、各ドレインがそれぞれ負荷抵抗R1,R2を介して電源電位Vddに接続されるとともに、各ソースが共通接続されて差動対(M1−M2)を形成している。この差動対(M1−M2)の共通ソースはMOSトランジスタM3を直列に介して基準電位Vss(GND=0V)に接続されている。
【0021】
これにより、2つのトランジスタM1,M2の一方のゲートと他方のゲート間に入力される電圧(Vx−Vrf)が差動増幅される。この増幅出力はM1,M2のドレイン間に2相信号形式で現れる。この2相信号が演算増幅器21により増幅され、単相信号形式で出力される。演算増幅器21は抵抗R1〜R4により、所定の増幅利得を持つように負帰還設定されている。
【0022】
この第1の差動増幅回路11の利得は共通エミッタ電流i1によって設定される。その共通エミッタ電流i1はMOSトランジスタM3により可変制御される。つまり、第1の差動増幅回路11は、MOSトランジスタM3のゲート制御電圧Vcgよって利得が可変制御されるVGAを構成している。
【0023】
また、MOSトランジスタM5〜M7、抵抗R5〜R8、演算増幅器22により、第1の差動増幅回路12と同様の構成を有する第2の差動増幅回路12が構成されている。
MOSトランジスタM5,M6は、各ドレインがそれぞれ負荷抵抗R5,R6を介して電源電位Vddに接続されるとともに、各ソースが共通接続されて差動対(M5−M6)を形成している。この差動対(M5−M6)の共通ソースはMOSトランジスタM7を直列に介して基準電位Vss(GND=0V)に接続されている。
【0024】
これにより、2つのトランジスタM5,M6の一方のゲートと他方のゲート間に入力される電圧(V2−Vrf)が差動増幅される。この増幅出力はM5,M6のドレイン間に2相信号形式で現れる。この2相信号が演算増幅器22により増幅され、単相信号形式で出力される。演算増幅器22は抵抗R5〜R8により、所定の増幅利得を持つように負帰還設定されている。
【0025】
この第2の差動増幅回路12の利得は共通エミッタ電流i2によって設定される。その共通エミッタ電流i2はMOSトランジスタM7により可変制御される。つまり、第2の差動増幅回路12も、第1の差動増幅回路11と同様、MOSトランジスタM7のゲート制御電圧Vcgよって利得が可変制御されるVGAを構成している。
【0026】
上述のように、第1と第2の差動増幅回路11,12は同一または相似の動作特性を持つように構成されている。さらに、その2つの差動増幅回路11,12にてそれぞれに共通エミッタ電流i1,i2を制御するMOSトランジスタM3,M7は、そのゲートが共通接続されている。
【0027】
上述した2つの差動増幅回路11,12はそれぞれ、共通に与えられる一定の参照電位Vrfを基準電位にして増幅動作を行う。ここで、第1の差動増幅回路11には、増幅入力電圧として一定の基準電圧Vxが入力される。この場合、基準電圧Vxは電源の基準電位Vss(GND=0V)よりも高い正の固定電圧(Vx>0)とする。この基準電圧Vxが入力された第1の差動増幅回路11の増幅出力電圧Voxは、演算増幅器23に入力される。
【0028】
演算増幅器23は、上記出力電圧Voxと第1の入力電圧V1との差を増幅する。この増幅出力は、共通ソース電流i1を制御するMOSトランジスタM3のゲートに負帰還入力される。つまり、第1の入力電圧V1を制御目標電圧とし、この制御目標電圧(V1)に上記出力電圧Voxを追従させるようにMOSトランジスタM3のゲート制御電圧Vcgを可変制御する負帰還ループが形成されている。
【0029】
これにより、第1の差動増幅回路11はVox=V1となるように負帰還制御され、その伝達利得Aは、次式(1)に示すように、MOSトランジスタM3の素子特性等に関係無く、上記基準電圧Vxと第1の入力電圧V1の比(V1/Vx)によって自己整合的に設定される。
Vox=A・Vx=V1
A=V1/Vx ・・・(1)
【0030】
ここで、MOSトランジスタM3,M7はゲート同士が接続されることにより上記ゲート制御電圧Vcgを共有しているので、第1の差動増幅回路11の伝達利得Aはそのまま第2の差動増幅回路12の伝達利得Aとなる。これにより、第2の差動増幅回路12に第2の入力電圧V2を入力させると、次式(2)の条件にしたがって増幅された出力電圧Voが得られる。
Vo=A・V2=V1×V2/Vx ・・・(2)
【0031】
これにより、第1の入力電圧V1と第2の入力電圧V2の乗算を行わせることができる。この場合、MOSトランジスタは、前述したように、単独の素子としての直線精度を得ることは難しいが、同じような特性を持たせること、いわゆる相対精度については、比較的容易に高精度を得ることができる。
【0032】
以上のように、上述したアナログ演算回路では、MOSトランジスタの使用によって動作電源(Vdd−Vss)の低電圧化をはかることができるとともに、素子特性に依存しない、再現性にすぐれた低コストな構成でもって、入力電圧V1,V2の乗算を高精度に行うことができる。
【0033】
さらに、上述したアナログ演算回路では、上記式(2)に示すように、第1の差動増幅回路11に入力される基準電圧Vxが除数として機能するようになっている。したがって、その基準電圧Vxとして除算電圧を入力させれば、その除算電圧(Vx)による除算動作も高精度に行わせることができる。
【0034】
図2は、本発明によるアナログ演算回路を4象限領域で動作させるようにした実施例を示す。上述したアナログ演算回路は、同図に示すような回路とすることにより、第1の入力電圧(制御目標電圧)V1が正負をまたいで変化した場合にも、正負の符号を含めて乗算を行うことができる4象限乗算回路とすることができる。
【0035】
すなわち、図2に示すように、第1の差動増幅回路11と第2の差動増幅回路12にそれぞれ2組のMOSトランジスタ差動対(M11−M12,M21−M22)(M15−M16,M25−M26)を設ける。各差動対(M11−M12,M21−M22)(M15−M16,M25−M26)はそれぞれ、MOSトランジスタM13,M23,M17,M27を介して電源の基準電位Vssに流される共通ソース電流i11,i12,i21,i23により、利得が可変設定されるようになっている。
【0036】
一方の組の差動対(M11−M12,M15−M16)は上記入力電圧V1がが正極性となる領域(V1>GND)で動作し、他方の組の差動対(M21−M22,M25−M26)はそれぞれ上記入力電圧V1が負極性となる領域(V1<GND)で動作するように、互いに並列接続されている。
【0037】
これとともに、上記負帰還ループを形成する演算増幅器を2つ(23,24)設ける。一方の演算増幅器23は、第1の入力電圧V1が正(V1>GND)のときに、第1の差動増幅回路11の出力電圧Voxと第1の入力電圧V1の差を増幅してMOSトランジスタM13,M17のゲートに負帰還させる。これにより、Vox=V1となるような負帰還ループが形成されて、上記式(1)(2)の条件による乗算動作が行われる。
【0038】
他方の演算増幅器24は、第1の入力電圧V1が負(V1<GND)のときに、第1の差動増幅回路11の出力電圧Voxと第1の入力電圧V1の差を増幅してMOSトランジスタM23,M27のゲートに負帰還させる。これにより、この場合も、Vox=V1となるような負帰還ループが形成されて、上記式(1)(2)の条件による乗算動作が行われる。
【0039】
以上、本発明をその代表的な実施例に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。たとえば、MOSトランジスタがpチャネル型の場合でも本発明の回路を構成することは可能である。また、本発明は、ゲート絶縁膜に酸化膜を用いた狭義のMOSトランジスタに限定されず、酸化膜にゲート絶縁膜を使用したMISトランジスタも使用可能である。
【0040】
【発明の効果】
アナログ演算回路において、MOSトランジスタ(またはMISトランジスタ)の使用により動作電源の低電圧化を可能にするとともに、再現性にすぐれた低コストな構成でもって、入力電圧の乗算および/または除算を高精度に行わせることができる。
【図面の簡単な説明】
【図1】本発明によるアナログ演算回路の一実施例を示す回路図である。
【図2】本発明によるアナログ演算回路を4象限領域で動作するに構成した実施例を示す回路図である。
【図3】従来のアナログ演算回路の構成を示す回路図である。
【図4】本発明に先立って検討したアナログ演算回路の構成を示す回路図である。
【符号の説明】
11 第1の差動増幅回路(VGA:可変利得増幅器)
12 第2の差動増幅回路(VGA:可変利得増幅器)
21〜24 演算増幅器
M1〜M7、M11〜M27 MOSトランジスタ
R1〜R8 抵抗
Vdd,Vss 電源電位
V1 第1の入力電圧
V2 第2の入力電圧
Vo 演算出力電圧
Vx 基準電圧(除算電圧)
Claims (2)
- 入力電圧を乗算処理するアナログ演算回路であって、以下の構成要件(1)〜(6)を備えたことを特徴とするアナログ演算回路。
(1)一対のMIS(金属−絶縁物−半導体)トランジスタのソースを共通接続して差動対を形成するとともに、その共通ソース電流をその共通ソースに直列に介在するMISトランジスタで可変制御することにより利得が可変制御されるようにした第1の差動増幅回路と、この第1の差動増幅回路と同様に構成された第2の差動増幅回路とを有する。
(2)上記第1の差動増幅回路に所定の基準電圧を入力させる。
(3)第1の入力電圧を制御目標電圧とし、この制御目標電圧に上記第1の差動増幅回路の出力電圧を追従させるように上記共通ソース電流制御用MISトランジスタのゲート制御電圧を可変制御する負帰還ループが形成されている。
(4)上記共通ソース電流制御用MISトランジスタのゲート制御電圧が第1と第2の差動増幅回路間で共通化されている。
(5)上記第2の差動増幅回路に第2の入力電圧を入力させることにより、その第2の差動増幅回路から乗算処理された出力電圧を得る。
(6)上記第1の差動増幅回路と上記第2の差動増幅回路にそれぞれ2組のMISトランジスタ差動対を設けるとともに、一方の組の差動対は上記制御目標電圧が正極性となる領域で動作させ、他方の組の差動対はそれぞれ上記制御目標電圧が負極性となる領域で動作させることにより、上記制御目標電圧が正負いずれの極性の場合にも上記負帰還ループが形成されて、正負の符号を含めた乗算が行われる。 - 入力電圧を除算処理するアナログ演算回路であって、以下の構成要件(1)〜(6)を備えたことを特徴とするアナログ演算回路。
(1)一対のMISトランジスタのソースを共通接続して差動対を形成するとともに、その共通ソース電流をその共通ソースに直列に介在するMISトランジスタで可変制御することにより利得が可変制御されるようにした第1の差動増幅回路と、この第1の差動増幅回路と同様に構成された第2の差動増幅回路とを有する。
(2)上記第1の差動増幅回路に除算電圧を入力させる。
(3)固定または可変操作される第1の被除算入力電圧を制御目標電圧とし、この制御目標電圧に上記第1の差動増幅回路の出力電圧を追従させるように上記共通ソース電流制御用MISトランジスタのゲート制御電圧を可変制御する負帰還ループが形成されている。
(4)上記共通ソース電流制御用MISトランジスタのゲート制御電圧が第1と第2の差動増幅回路間で共通化されている。
(5)固定または可変操作される第2の被除算入力電圧を上記第2の差動増幅回路に入力させることにより、その第2の差動増幅回路から除算処理された出力電圧を得る。
(6)上記第1の差動増幅回路と上記第2の差動増幅回路にそれぞれ2組のMISトランジスタ差動対を設けるとともに、一方の組の差動対は上記制御目標電圧が正極性となる領域で動作させ、他方の組の差動対はそれぞれ上記制御目標電圧が負極性となる領域で動作させることにより、上記制御目標電圧が正負いずれの極性の場合にも上記負帰還ループが形成されて、正負の符号を含めた乗算が行われる。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003185270A JP4302449B2 (ja) | 2003-06-27 | 2003-06-27 | アナログ演算回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003185270A JP4302449B2 (ja) | 2003-06-27 | 2003-06-27 | アナログ演算回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005020586A JP2005020586A (ja) | 2005-01-20 |
JP4302449B2 true JP4302449B2 (ja) | 2009-07-29 |
Family
ID=34184792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003185270A Expired - Fee Related JP4302449B2 (ja) | 2003-06-27 | 2003-06-27 | アナログ演算回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4302449B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4867385B2 (ja) * | 2006-02-20 | 2012-02-01 | セイコーエプソン株式会社 | 発振回路及び物理量トランスデューサ |
GB0819942D0 (en) | 2008-10-30 | 2008-12-10 | Indian Ocean Medical Inc | Guiding device for use with laryngoscope |
UA111169C2 (uk) * | 2013-03-15 | 2016-04-11 | Анатолій Анатолійович Новіков | Спосіб роботи np-процесора |
JP2019216346A (ja) * | 2018-06-12 | 2019-12-19 | 住友電気工業株式会社 | トランスインピーダンス増幅回路、及び利得可変増幅器 |
-
2003
- 2003-06-27 JP JP2003185270A patent/JP4302449B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005020586A (ja) | 2005-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09238032A (ja) | Otaおよびバイポーラマルチプライヤ | |
JP2009540555A (ja) | トランジスタデバイスにおける逆短チャネル効果を利用する装置および方法 | |
JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
US11005428B2 (en) | Differential input circuit, amplification circuit, and display apparatus | |
JP3088262B2 (ja) | 低歪差動増幅回路 | |
JPH03228412A (ja) | 対数増幅回路 | |
JP2778540B2 (ja) | 対数増幅回路 | |
US6545502B1 (en) | High frequency MOS fixed and variable gain amplifiers | |
JP4302449B2 (ja) | アナログ演算回路 | |
JPH09116350A (ja) | Ota及びマルチプライヤ | |
US7791400B2 (en) | Square-function circuit | |
CN108964617A (zh) | 运算放大器电路 | |
US5712594A (en) | Operational transconductance amplifier operable at low supply voltage | |
EP0367330B1 (en) | Linear-gain amplifier arrangement | |
US8779833B2 (en) | Current-mode CMOS logarithmic function circuit | |
TW201340596A (zh) | 電容放大電路及其操作方法 | |
JP2900995B2 (ja) | 電圧加算回路 | |
US7327193B2 (en) | Method for setting an amplifier, and corresponding amplifier circuit | |
JP4862694B2 (ja) | Fetアンプおよびそのバイアス回路 | |
JP4574813B2 (ja) | 増幅回路 | |
US7312658B2 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
JP3325707B2 (ja) | 演算増幅器 | |
JP2661530B2 (ja) | 電圧電流変換回路 | |
JPH11274860A (ja) | プッシュプル増幅回路 | |
TWI677185B (zh) | 差動放大電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090422 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |