JP4300833B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP4300833B2
JP4300833B2 JP2003071566A JP2003071566A JP4300833B2 JP 4300833 B2 JP4300833 B2 JP 4300833B2 JP 2003071566 A JP2003071566 A JP 2003071566A JP 2003071566 A JP2003071566 A JP 2003071566A JP 4300833 B2 JP4300833 B2 JP 4300833B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
element body
insulating layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003071566A
Other languages
English (en)
Other versions
JP2004281739A (ja
Inventor
正人 土居
秋彦 渡辺
勝寛 友田
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003071566A priority Critical patent/JP4300833B2/ja
Publication of JP2004281739A publication Critical patent/JP2004281739A/ja
Application granted granted Critical
Publication of JP4300833B2 publication Critical patent/JP4300833B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、第1導電層と第2導電層の間に発光層を介在させて電流を注入させて発光させる半導体発光素子、そのような半導体発光素子を用いた表示装置、及びそのような半導体発光素子の製造方法に関する。
【0002】
【従来の技術】
青色の発光ダイオードや短波長領域の発光素子の材料として、窒化ガリウム系化合物半導体が注目されている。一般に、発光ダイオードの構造としては、発光層を挟むように第1導電型の半導体層とその第1導電型と反対の導電型を有する半導体層を形成し、これらの各導電層に電流を流すための金属層を接続させるようになっている。
【0003】
絶縁性の基板上に半導体層が積層される構造の半導体発光素子では、第1導電型半導体層に接続するp側電極も、反対導電型半導体層に接続するn側電極も同一面側に設けられることが多く、それら両電極とリード若しくはチップ型素子の接続のためには端子電極との間の接続には、ワイヤボンデリングが広く行われている。ところが、発光ダイオードの構造として半導体層を積層させる場合では、電極の基板面からの高さにp側とn側で差異が生じてしまい、その結果、ワイヤボンデリングが良好にできないと言う問題が生じており、そのような問題を解決できる技術として例えば一対の電極を同じ高さに形成する半導体発光素子が知られている(例えば、特許文献1参照。)。
【0004】
【特許文献1】
特開平10−223930号公報
【0005】
また、他の半導体発光素子に対する電極周りの接続技術としては、積層された窒化物半導体の一部に選択的にその導電型を反転させるようのドーパントを導入して、下層側の電極取り出しを有効に行なう技術も知られており、このような技術は例えば特許文献2に記載されている。
【0006】
【特許文献2】
特開平10−294491号公報
【0007】
【発明が解決しようとする課題】
ところが、最近では発光させる半導体発光素子のサイズも徐々に微細になってきており、また、発光ダイオードを2次元状に配列させて画像表示装置などを製造することも行なわれている。例えば、発光ダイオードを2次元状に配列させて画像表示装置を作成する場合では、発光ダイオードに接続する電極を各発光ダイオードのそれぞれに接続する必要が生ずるが、発光ダイオードの発光面を覆うように配線層を設けた場合では光損失になることから、配線層を発光面を避けて引き回す必要があり、特に素子の位置との位置ずれが問題となり易くなってきている。
【0008】
上述のような窒化ガリウム系化合物半導体では、その素子本体のサイズが10μmから100μmの範囲と言う様に比較的に小さなものとなってきており、そのプロセス上、的確な配線を行なうためにはアライメントの精度を十分に高いものにする必要がある。しかしながら、積層される構造の一部をコンタクト領域にする場合では、コンタクト領域やコンタクトホールを介して配線層と素子本体がマスクずれなどに起因して十分に接触できないこともあり、特に素子が小さい場合には電気的な接続が問題となり易い。
【0009】
そこで、本発明は、上述の技術的な課題に鑑み、小さなサイズの素子本体に対しても十分な電気的な接続を図ると共に、配線層を素子本体に接続させた場合であっても光の取り出しを十分に図ることが可能な半導体発光素子、及びそのような半導体発光素子の製造方法を提供することを目的とする。
【0012】
課題を解決するための手段
上述の技術的な課題を解決するため、本発明の半導体発光素子の製造方法は、所定の支持基板上で第1導電層、発光層、及び前記第1導電層と反対の導電型を有する第2導電層を積層して構成される素子本体を各素子サイズに切断する工程と、前記切断された素子本体を前記支持基板から絶縁層を形成した転写基板に転写して前記絶縁層に素子本体を埋め込む工程と、前記素子本体の周囲の絶縁層を除去して前記素子本体の前記第2導電層の側面を露出させる工程と、前記絶縁層が除去された部分に金属層を前記第2導電層の前記側面に接触して形成する工程と、前記第2導電層の光取り出し面上の前記金属層を除去し前記金属層を前記第2導電層の側面に限って接触するように形成する工程とを有することを特徴とする。
【0013】
本発明の半導体発光素子の製造方法によれば、所要の半導体層を積層し所要の素子のサイズに形成された素子本体が支持基板上から転写基板上に転写される際に、素子本体は転写基板上の絶縁層に埋め込まれる。このように素子本体が絶縁層に埋め込まれた後、素子本体の周囲の絶縁層を除去して素子本体の前記第2導電層の側面を露出させた上で、その除去部分に金属層を形成すれば、第2導電層の側面に限り接触する形で金属層を第2導電層の側面に形成することができる。素子本体の周囲の絶縁層を素子サイズに比べて大きなサイズとすることで、多少の位置ずれが生じた場合でも確実に接続が行われる。金属層を前記第2導電層の側面に限って接触するように形成する方法としては、金属層を全面に形成した後、研磨やエッチングによって第2導電層の光取り出し面を覆うような金属層は除去されてしまうことになり、光損失も十分に低減されることになる。
【0014】
【発明の実施の形態】
[第一の実施の形態]
以下、本発明の実施の形態を図面を参照しながら説明する。
【0015】
先ず、図示しない成長基板を用いてその成長基板上に素子本体が形成される。ここで素子本体13は、図1に示すように、例えば発光ダイオードの構造を有しており、素子本体13は基板上に結晶成長されて積層されたn型導電層14、発光層である活性層15、及びp型導電層16とからなり、これらの各層14、15、16を素子のサイズにダイシングなどの加工によって切断して構成される。例えば、この素子本体13のチップサイズは10μm角乃至100μm角程度の微細な大きさであり、図1に示すように窒化ガリウム系化合物材料の薄膜を積層させて素子本体13を構成しても良い。素子本体13の層構造は特に限定されるものではないが、第2導電層であるn型導電層14の厚みが厚くなれば、後述するように金属層との接続を良好に維持できる。
【0016】
図1に示すように、成長基板上でダイシングなどによって切断された素子本体13は、素子本体同士の間隔を広げながら支持基板11上に再配列される。この素子本体13の再配列のために、転写法を用いても良く、治具で把持して機械的に並べるようにすることも可能である。支持基板11上には仮接着のために例えばシリコーン樹脂からなる粘着層12が形成されており、その粘着層12の表面に配置することで素子本体13を一時的に保持することが可能となる。本実施形態の半導体発光素子は、各素子を複数個マトリクス状に配列して、所要に配線を施すことで画像表示装置のような表示装置或いは照明装置に組み上げることができる。なお、本実施形態では、n型導電層14が光取り出し側の導電層とされるが、p型導電層16側を光取り出し側の導電層とすることも可能であり、導電層も多層構造であったり、活性層15も多重量子井戸(MQW)構造などを用いた構造としたり、トランジスタなどの能動素子や受光素子を素子本体13に組込んだ構造とすることも可能である。図1では、1つの素子本体13を図示しているが、離間して配列された図示しない他の素子本体は同一の構造を有していても良く、他の構造を有していても良い。
【0017】
次に、図2に示すように、所要の樹脂層からなる粘着絶縁層17を表面に形成した転写基板18を前述の支持基板11に対向させ、粘着絶縁層17の表面を前述の支持基板11上の粘着層12上に貼り合わせる形で重ねる。粘着絶縁層17は軟化した樹脂層や樹脂フィルムによって形成されていることから、支持基板11と転写基板18を貼り合わせた際に転写基板18側の粘着絶縁層17にその表面から素子本体13が埋め込まれることになる。支持基板11と転写基板18を密着して貼り合わせた時、粘着層12と粘着絶縁層17が密着することになり、粘着層12と接する素子本体13の底面を除いて該素子本体13は粘着絶縁層17に埋め込まれることになる。
【0018】
このように支持基板11と転写基板18を密着して貼り合わせた後、支持基板11と転写基板18を重ねたままに転写基板18側の粘着絶縁層17を硬化させ、粘着絶縁層17と素子本体13の密着強度を高める。この粘着絶縁層17の硬化処理法は、当該粘着絶縁層17を構成する樹脂材料に依存するものの、熱硬化処理や紫外線などの照射による硬化による処理など種々の方法を用いることができる。
【0019】
転写基板18側の粘着絶縁層17が十分に硬化して素子本体13との密着度が向上したところで、支持基板11を転写基板18から剥がして、図2に示すように、素子本体13を粘着絶縁層17に埋め込まれた状態で転写する。転写の際には、粘着絶縁層17の表面20が粘着層12の表面から剥がれることになり、同時に粘着絶縁層17の表面20と面一で素子本体13のn型導電層14の裏面が臨むことになる。
【0020】
次に、図3に示すように、転写基板18上の硬化した粘着絶縁層17を素子本体13の周囲で除去して凹部19を形成する。この凹部19の形成は、所要のフォトリソグラフィ技術を用いて行なわれるが、特に露呈している素子本体13をエッチングすることなく、マスクの窓部内で臨んでいる粘着絶縁層17を除去できるようなRIEなどの異方性エッチングを用いることが望ましく、例えばOガスやCFガスを用いた条件でこのような異方性エッチングを行なうことが可能である。この凹部19を形成する際のマスクは、凹部19を素子本体13の周囲で比較的に広い範囲を開口するもので良いことから、その位置合わせを容易に行なうことができる。すなわち、後述するように素子本体13のn型導電層14の側面で金属層との接続がなされるが、その接続位置が多少ずれた場合でも、比較的に大きなサイズで形成される凹部19の範囲であれば、確実な電気的な接続が可能であり、また、本実施形態のように凹部19の範囲で金属層とn型導電層14の側面が接続される場合には、その接触面積はほぼn型導電層14の周囲の長さを凹部19の深さで乗じた面積で略一定の値とされる。このためn型導電層14と金属層の間の接続に関して素子間のばらつきが発生することも有効に抑えられることになる。
【0021】
ここで凹部19の深さはn型導電層14の厚みよりはやや浅いものとされる。凹部19の深さをn型導電層14の厚みよりも深くしたときでは、形成する金属層によって活性層15やp型導電層16まで短絡を生じさせる可能性があるからである。予め活性層15やp型導電層16の側面だけ凹部19の形成時のエッチングによっては除去されない保護膜などを付加していれば、凹部19の深さをn型導電層14の厚みよりも深くしても良い。凹部19の平面形状は特に限定されるものではなく、矩形状や帯状に限らず、円形や楕円形などであっても良い。凹部19の深さは全体に亘って同じ深さとする場合が比較的に形成しやすいものとなるが、後述するように凹部19の深さが局所的に他の部分よりも深いような構造であったり、凹部19の端部にテーパーなどを設けた構造であっても良い。
【0022】
凹部19の形成の後、図4に示すように、全面に金属層21を形成する。金属層21は後述するように素子本体13のn型導電層14に電流を注入するための配線の一部とされ、転写基板18の上(図4では下側として図示。)にめっき、蒸着、デポジション、スパッタリングなどの各種薄膜形成法を用いて形成できる。全面に金属層21を形成することで、硬化した粘着絶縁層17の表面で素子本体13の周囲に形成された凹部19の内部にも該金属層21が形成される。金属層21は単一の金属材料を用いて形成しても良く、2種類以上の金属を組み合わせ或いは合金化して形成しても良い。特に金属層21は凹部19の内部でn型導電層14の側面に接触する。このため金属層21の主成分を高反射金属であるAgやAlなどによって形成することで、金属層21が無ければn型導電層14の側面から散逸してしまう光もAgやAlなどの表面反射によって当該素子から発光した光として取り出すことができ、素子の発光効率を高めることができる。ここで金属層21の形成は転写基板18及び硬化した粘着絶縁層17の全面に対して行なわれるため、マスク形成などが不要であり、工程上も困難無く形成できることは勿論である。
【0023】
全面の金属層21を形成した後、図5に示すように、転写基板18の表面側から全面に形成された金属層21を研磨などの手法によって一部除去し、凹部19の内部に金属層21を残す。この金属層21の一部除去の際には、全面に形成された金属層21を膜厚を徐々に減ずるように工程が進められるが、素子本体13のn型導電層14の表面(図5では底面で図示)と硬化した粘着絶縁層17の表面で研磨が停止され、丁度凹部19の内部に金属層21を残すことができる。
【0024】
次に図6に示すように、接着剤層23が形成された支持基板24を粘着絶縁層17の金属層21が形成された面に貼り付ける。このとき、粘着絶縁層17に形成された金属層21と接着剤層23とが接触するため、接着剤層23は絶縁性の材質を選択する。また、接着剤層23及び支持基板24とは、活性層15が発光した光を透過することが可能な材質で形成される。支持基板24を貼り付けた後、例えば、レーザーを照射すること等によって図7に示すように転写基板18を粘着絶縁層17から剥離する。
【0025】
次に、図8に示すように、硬化した粘着絶縁層17の素子本体13に相当する位置を開口して、素子本体13のp型導電層16まで到達する開口部であるコンタクトビア25を形成する。このコンタクトビア25の形成は、所要のフォトリソグラフィ技術を用いて行なわれるが、特に最終的に露呈してくる素子本体13をエッチングすることなく、マスクの窓部内で臨んでいる粘着絶縁層17を除去できるようなRIEなどの異方性エッチングを用いることが望ましく、例えばOガスやCFガスを用いた条件でこのような異方性エッチングを行なうことが可能である。
【0026】
このようなコンタクトビア25を形成した後、図9に示すように、コンタクトビア25及び粘着絶縁層17の領域上に配線層26を形成する。配線層26の形成には、粘着絶縁層17上にマスクを施して金属膜をスパッタする方法や、コンタクトビア25および粘着絶縁層17上に金属膜を積層した後にフォトリソグラフィーおよびエッチングを行う方法など、通常用いられる方法により形成することが可能である。コンタクトビア25から露出した素子本体13の面はp型導電層16であるので、配線層26は素子本体13のp型導電層16と接続された配線となる。
【0027】
図9に示した構造の半導体発光素子を用いた表示装置では、金属層21と配線層26との間に所要の電圧を加えることにより、素子本体13の活性層15での発光が行われる。金属層21は凹部19の範囲でn型導電層14の側面と接続され、支持基板24と接着剤層23とは発光した光を透過する材質により形成されているため、素子本体13の支持基板24側を活性層15で発光した光を取り出す領域として確保できる。素子本体13から発光方向に配線層などの光を遮蔽する部材が存在しないため、当該半導体発光素子を用いた表示装置の光の取り出し効率を向上できることになる。
【0028】
また、前述のように素子本体13のn型導電層14の側面に限って凹部19に形成された金属層21に接触して電気的な接続がなされるが、凹部19を比較的に大きなサイズで形成することで、その位置合わせを容易に行なうことができる。すなわち、素子本体13のn型導電層14の側面で金属層21との接続がなされるが、その接続位置が多少ずれた場合でも、比較的に大きなサイズで形成される凹部19内の範囲であれば、確実な電気的な接続が可能であり、また、本実施形態に示すように凹部19の範囲で金属層とn型導電層14の側面が接続される場合には、その接触面積はほぼn型導電層14の周囲の長さを凹部19の深さで乗じた面積で略一定の値とされる。このためn型導電層14と金属層21の間の接続に関して素子間のばらつきが発生することも有効に抑えられることになる。
【0029】
[第二の実施の形態]
本発明の他の実施の形態として、素子本体の活性層とp型導電層とをn型活性層よりも小さいサイズに形成した場合について説明する。
【0030】
上述した第一の実施の形態と同様に、図10に示す構造の半導体発光素子では、n型導電層31の面積よりも活性層33とp型導電層34の面積が小さくなるように形成されている。すなわち、n型導電層31の側面には凹部36に形成された金属層35が接触して電気的な接続がなされるが、素子本体の上側の部分が小さいサイズで形成されており、このため粘着絶縁層17が介在して金属層35と活性層33やp型導電層34が接触することがなく、電気的な短絡を未然に防止できることになる。
【0031】
なお、図10では活性層33と同面積のn型導電層32をn型導電層31とは別に形成している例を示しているが、活性層33およびp型導電層34と金属層35とが接触しないように、n型導電層31とn型導電層32とを一層で構成しても良い。
【0032】
また、製造方法について説明すれば、先ず支持基板上に再配列された素子本体は転写基板上の粘着絶縁層17に埋め込まれた状態となるように転写される。その後、硬化した粘着絶縁層17を硬化し、その硬化した粘着絶縁層17を素子本体の周囲で除去して凹部36を形成して素子本体のn型導電層31の側面を露出させる。全面に金属層を形成した後に研磨して、凹部36内に金属層35を形成し、n型導電層31の側面と金属層35とを接触させる。この時、本実施の形態では、素子本体の上側の部分が小さいサイズで形成されており、このため粘着絶縁層17が介在して金属層35と活性層33やp型導電層34が接触することがなく、電気的な短絡を未然に防止できることになる。
【0033】
次いで接着剤層23が形成された支持基板24を粘着絶縁層17の金属層35が形成された面に貼り付けた後に、転写基板と粘着絶縁層17の剥離を行い、粘着絶縁層17の素子本体に相当する位置を除去して、素子本体まで到達する開口部であるコンタクトビア38を形成する。最後に、コンタクトビア38に金属すると共に粘着絶縁層17上に配線層37を形成する。
【0034】
上述した方法で素子本体の転写と金属層35および配線層37の形成とを行うことで、接着剤層23上に形成された金属層35と粘着絶縁層17に埋め込まれた素子本体とが接着剤層23と粘着絶縁層17の間に保持され、金属層35が素子本体のn型導電層31の側面と接触し、活性層33とp型導電層34の側面には粘着絶縁層17が接触し、粘着絶縁層17に形成されたコンタクトビア38が金属で充填されて、p型導電層34と接続された配線層37が形成された表示装置が得られる。
【0035】
この半導体発光素子では、n型導電層31のサイズが活性層33とp型導電層34のサイズよりも大きいため、粘着絶縁層17を除去して凹部36を形成する際に、異方性エッチングを用いることで活性層33とp型導電層34の側面に接している粘着絶縁層17を残留させることができる。そのため、凹部36の形成に際してn型導電層31の厚さよりも深く凹部36を形成しても、活性層33とp型導電層34の側面が凹部36に露出せず、金属層35を形成してもn型導電層31の側面とのみ金属層35が接触することになる。したがって、凹部36の形成時に深さ方向の制御を厳密に行わなくても、活性層33およびp型導電層34と金属層35の絶縁を確保することができ、当該素子を用いた表示装置の製造工程の簡易化を図ることが可能となる。
【0036】
[第三の実施の形態]
本発明の他の実施の形態として、素子本体が平板状部上に尖頭形状の結晶層が積層された構造である場合について説明する。
【0037】
上述した第一の実施の形態と同様にして、図11に示す構造の表示装置の製造方法を簡単に説明する。本実施の形態では素子本体は、平板状のn型導電層41上に尖頭形状のn型導電層と活性層とp型導電層とが積層され、尖頭形状部42を形成した構造を有している。尖頭形状部42の例としては六角錐形状などが挙げられ、成長基板上にマスク層を形成してマスク層に六角形状の窓領域を開口し、窓領域で成長基板の主面に対して傾斜した傾斜結晶面方向に結晶成長させることにより六角錐形状のn型導電層を形成し、傾斜決勝面方向に活性層とp型導電層とを形成することにより尖頭形状部42を得ることができる。
【0038】
次に、上述した方法により得られた素子本体を用いて、表示装置を製造する手順について簡単に説明する。まず、支持基板上に再配列された素子本体は転写基板上の粘着絶縁層17に埋め込まれた状態に転写される。その後、硬化した粘着絶縁層17を素子本体の周囲で除去して凹部46を形成して素子本体のn型導電層41の側面を露出させ、凹部46内に金属層45を形成してn型導電層41の側面と金属層45とを接触させる。接着剤層23が形成された支持基板24を粘着絶縁層17の金属層45が形成された面に貼り付けた後に、転写基板と粘着絶縁層17の剥離を行い、粘着絶縁層17の素子本体に相当する位置を除去して、尖頭形状部42まで到達する開口部であるコンタクトビア48を形成する。最後に、コンタクトビア48に金属を充填すると共に粘着絶縁層17上に配線層47を形成する。
【0039】
上述した方法で素子本体の転写と金属層45および配線層47の形成とを行うことで、接着剤層23上に形成された金属層45と粘着絶縁層17に埋め込まれた素子本体とが接着剤層23と粘着絶縁層17の間に保持され、金属層45が素子本体のn型導電層41の側面と接触し、尖頭形状部42の側面には粘着絶縁層17が接触し、粘着絶縁層17に形成されたコンタクトビア48が金属で充填されて、尖頭形状部42と接続された配線層47が形成された表示装置が得られる。
【0040】
平板状のn型導電層1上に尖頭形状部42が形成されているため、粘着絶縁層17を除去して凹部46を形成する際に、異方性エッチングを用いることで尖頭形状部42の側面に接している粘着絶縁層17を残留させることができる。そのため、凹部46の形成に際してn型導電層41の厚さよりも深く凹部46を形成しても、尖頭形状部42の側面が凹部46に露出せず、金属層45を形成してもn型導電層41の側面とのみ金属層45が接触することになる。
【0041】
したがって、凹部46の形成時に深さ方向の制御を厳密に行わなくても、尖頭形状部42と金属層35の絶縁を確保することができ、表示装置の製造工程の簡易化を図ることが可能となる。また、発光を行う活性層が尖頭形状部42の傾斜結晶面方向に形成されているため、発光面積を大きくすることが可能となり、発光の輝度を向上させることが可能となる。
【0042】
[第四の実施の形態]
本発明の他の実施の形態として、複数の素子本体を絶縁粘着層に埋め込んで、複数の素子本体に共通の金属層とn型導電層の側面を介して接触させる場合について説明する。
【0043】
図12に示す構造の半導体発光素子は、支持基板51上に接着剤層52を有し、その接着剤層52上に積層される硬化した粘着絶縁層53に2つの素子本体55a,55b共通とされ金属層54がn型導電層57側面およびn型導電層63側面と接触しながら埋め込まれている構造を有している。接着剤層52上に形成された金属層54と粘着絶縁層53に埋め込まれた素子本体55a、55bとが接着剤層52と粘着絶縁層53の間に保持されている。また、活性層59,64とp型導電層59,65の側面には粘着絶縁層53が接触して、金属層54は接触していない。粘着絶縁層53に形成されたコンタクトビア61,67が金属層などの配線材料層で埋め込まれており、p型導電層59と接続された配線層60およびp型導電層65と接続された配線層66で当該半導体発光素子の2つの素子本体55a,55bを駆動する電流が供給される。
【0044】
このような構造の半導体発光素子においても、粘着絶縁層53に形成した凹部に金属層54を埋め込んで、電気的な接続を図ることができ、素子本体55a、55bの光取り出し側には配線層が存在しないことから、光取り出し効率を上げることができる。
【0045】
このような本実施形態の半導体発光素子の製造方法について簡単に説明すると、支持基板上に再配列された複数の素子本体55a,55bは、先ず、転写基板上の粘着絶縁層53に埋め込まれた状態に転写される。その後、硬化した粘着絶縁層53を素子本体55a,55bの周囲で除去して凹部を形成し、素子本体55aのn型導電層63側面と素子本体55bのn型導電層57側面を露出させ、凹部内に金属層54を形成してn型導電層63側面およびn型導電層57側面と金属層54とを接触させる。接着剤層52が形成された支持基板51を粘着絶縁層53の金属層54が形成された面に貼り付けた後に、転写基板と粘着絶縁層53の剥離を行い、粘着絶縁層53の素子本体55a,55bに相当する位置を除去して、素子本体55aまで到達する開口部であるコンタクトビア67と、素子本体55bまで到達する開口部であるコンタクトビア61を形成する。最後に、コンタクトビア67に金属を充填してp型導電層65と接続された配線層66を形成し、コンタクトビア61に金属を充填してp型導電層59と接続された配線層60を形成する。
【0046】
金属層54は複数の素子本体でn型導電層の側面に接触しているため、金属層54に一定の電位を与えて共通配線とし、配線層60,66のそれぞれに独立に電位を与えることで信号配線として機能させて、各素子本体を独立して発光させることができる。
【0047】
金属層54は凹部の範囲すなわち共通の電極である金属層54の範囲で各素子本体のn型導電層側面と接続されることから、この範囲でマスクずれなどが発生した場合であっても確実な接続が実現される。また、素子本体の光取り出し側では、金属層54が研磨などによって除去されており、支持基板51と接着剤層52とは発光した光を透過する材質により形成されているため、素子本体の支持基板51側を活性層で発光した光を取り出す領域として確保できる。すなわち、発光方向に配線層などの光を遮蔽する部材が存在しないことから、表示装置の光の取り出し効率を向上させることが可能となる。また、金属層54に複数の素子本体のn型導電層側面を接触させて共通電極として機能させることにより、表示装置の製造工程を簡略化することが可能となる。
【0048】
[第五の実施の形態]
本発明の他の実施の形態として、粘着絶縁層に凹部を形成する際に素子本体の高さと同程度まで粘着絶縁層を除去した領域を形成する場合について説明する。
【0049】
第一の実施の形態で説明したものと同様に、支持基板上に再配列された素子本体80は転写基板71上の粘着絶縁層72に埋め込まれた状態に転写される。その後、硬化した粘着絶縁層72を素子本体の周囲で除去し凹部74を形成して素子本体のn型導電層77の側面を露出させる。
【0050】
図13に示すように、凹部74を形成する際には、n型導電層77の厚みよりやや浅くまで除去されてn型導電層77を露出させる段差部75と、素子本体80の高さと同程度まで除去されて後述する第二配線層と接続される深部76とを形成する。段差部75は素子本体80の周囲に例えばエッチングにより形成し、例えば深部76は段差部75を形成した後に段差部75の一部でさらにエッチングにより粘着絶縁層72を除去することにより形成する。このとき、深部76は素子本体80に隣接する位置には形成しない。その後、凹部74内に金属層81を形成し段差部75と深部76にも金属層81を形成する。段差部75内に金属層81が形成されていることにより、n型導電層77の側面は金属層81に接触する。深部76に金属層81が形成されていることにより、p型導電層79と同程度の深さまで金属層81が存在することになる。
【0051】
次に、図14に示すように、転写基板71の表面側から全面に形成された金属層81を研磨などの手法によって一部除去し、凹部74の内部に金属層81を残す。この金属層81の一部除去の際には、全面に形成された金属層81を膜厚を徐々に減ずるように工程が進められるが、素子本体80のn型導電層77の表面(図14では底面で図示)と硬化した粘着絶縁層72の表面で研磨が停止され、丁度凹部74の内部に金属層81を残すことができる。
【0052】
次に、図15に示すように、接着剤層83が形成された支持基板82を粘着絶縁層72の金属層81が形成された面に貼り付けた後に、転写基板71と粘着絶縁層72の剥離を行い、粘着絶縁層72の素子本体に相当する位置と深部76に相当する位置を除去して、素子本体80まで到達する開口部であるコンタクトビア86と、深部76を充填している金属層81まで到達する開口部であるコンタクトビア85を形成する。最後に、コンタクトビア85に金属を充填すると共に粘着絶縁層72上に配線層87を形成し、コンタクトビア86に金属を充填すると共に粘着絶縁層72上に第二配線層84を形成する。
【0053】
本実施の形態では、素子本体80の高さと同程度の深さまで深部76を形成して金属層81が形成されることから、粘着絶縁層72に同程度の深さまで開口部を形成することで、深部76の金属層81まで到達するコンタクトビア86とp型導電層79まで到達するコンタクトビア85を同時に形成できる。従って、窓明け工程をn側とp側増加させることも無く進めることができ、全体的は工程の簡略化が実現されることになる。
【0054】
また、配線層87と第二配線層84とを発光方向と反対側の面に形成することができるため、表示装置の発光面側に部材を形成しなくても発光を行うことができ、光を遮蔽してしまうことがなくなるため光の取り出し効率を向上させることが可能となる
【0055】
【発明の効果】
本発明によれば、粘着絶縁層に埋め込んだ素子本体の周囲に凹部を形成して、n型導電層の側面を凹部に露出させて、n型導電層の側面部分で金属層との接続を行い、n型導電層の表面部分の金属層を除去することにより、表面部分での光が透過できる領域を広くすることができ、光の取り出し効率を向上させることが可能である。また、凹部を素子本体の周囲で比較的に広い範囲を開口するもので良いことから、その位置合わせを容易に行なうことができる。また、凹部の範囲で金属層とn型導電層の側面が接続されることで、その接触面積はほぼ略一定の値とされ、n型導電層と金属層の間の接続に関して素子間のばらつきが発生することも有効に抑えられることになる。
【0056】
また、本発明によれば、素子本体の活性層とp型導電層の面積をn型導電層よりも小さくすることにより、活性層とp型導電層の側面部分は凹部を形成する際の異方性エッチングで除去されず、活性層とp型導電層の側面に粘着絶縁層が残留するため、凹部に金属層が形成されたとしても活性層およびp型導電層と金属層との絶縁が確保される。これにより、凹部の形成時にエッチング深さを過剰に精密に制御する必要が無くなり、製造工程の簡略化を行うことが可能となる。
【0057】
また、本発明によれば、素子本体の形状として平板状のn型導電層上に尖頭形状部を形成し、活性層とp型導電層を尖頭形状部の傾斜結晶面方向に形成することにより、活性層の面積を大きくすることが可能となり、発光の輝度を向上させることが可能となる。
【0058】
更に本発明によれば、複数の素子本体のn型導電層側面に共通する金属層を接触させ、各素子本体ごとにp型導電層と接続する配線層を形成することにより、金属層を共通配線とし各配線層を信号配線として機能させる表示装置を得ることができる。一つの金属層で複数の素子本体に対しての配線を行うことができるため、表示装置の製造工程の簡略化を図ることが可能となる。
【0059】
また更に本発明によれば、粘着絶縁層に凹部を形成する際に、素子本体のn型導電層側面を露出させる程度の深さの領域と、素子本体の高さと同程度の深さまで粘着絶縁層を除去する領域とを形成することで、凹部に金属層を形成した際に、金属層をn型導電層側面と接触させると共に、素子本体と同程度の深さまで金属層を形成することができる。これにより、粘着絶縁層側からp型導電層およびn型導電層との電気的接続を行うことが容易となり、発光面側に形成する部材数を減少させて光の取り出し効率を向上させることが可能となる。
【図面の簡単な説明】
【図1】本発明の第一の実施例における支持基板上に素子本体再配列されて粘着層により保持された様子を示す工程断面図である。
【図2】本発明の第一の実施例における転写基板上に形成された粘着絶縁層に素子本体を埋め込んで転写した様子を示す工程断面図である。
【図3】本発明の第一の実施例における素子本体が埋め込まれた粘着絶縁層を硬化して、素子本体周辺の粘着絶縁層を除去して凹部を形成した様子を示す工程断面図である。
【図4】本発明の第一の実施例における粘着絶縁層の全面にわたって金属層を形成し、凹部に露出したn型導電層と金属層を接触させた様子を示す工程断面図である。
【図5】本発明の第一の実施例における金属層の研磨を行って凹部にのみ金属層を残留させた様子を示す工程断面図である。
【図6】本発明の第一の実施例における粘着絶縁層の金属層と素子本体が露出した面に、接着剤層が形成された支持基板を貼り付けた様子を示す工程断面図である。
【図7】本発明の第一の実施例における粘着絶縁層と転写基板を剥離した様子を示す工程断面図である。
【図8】本発明の第一の実施例における粘着絶縁層に素子本体のp型導電層まで到達する開口部であるコンタクトビアを形成した様子を示す断面図である。
【図9】本発明の第一の実施例におけるコンタクトビアと粘着絶縁層上に金属を積層して配線層を形成した様子を示す工程断面図である。
【図10】第二の実施の形態として、活性層とp型導電層の面積をn型導電層よりも小さくした場合の表示装置を示す断面図である。
【図11】第三の実施の形態として、平板状のn型導電層上に尖頭形状部が形成された素子本体を用いた場合の表示装置を示す断面図である。
【図12】第四の実施の形態として、複数の素子本体に対して共通の金属層によってn型導電層側面との接続を行う場合の表示装置を示す断面図である。
【図13】第四の実施の形態として、n型導電層側面を露出する段差部と素子本体の高さと同程度の深さまで深部を形成して、粘着絶縁層全面にわたって金属層を形成した状態を示す断面図である。
【図14】第四の実施の形態で、金属層の研磨を行って段差部と深部にのみ金属層を残留させた様子を示す断面図である。
【図15】第四の実施の形態で、素子本体のp型導電層まで到達するコンタクトビアと、深部に充填された金属層まで到達するコンタクトビアを開口し、配線層と第二配線層を形成した状態を示す断面図である。
【符号の説明】
11,24,51,82 支持基板
18,71 転写基板
12 粘着層
13,55a,55b,80 素子本体
14,31,32,41,57,63,77 n型導電層
16,34,59,65,79 p型導電層
15,33,58,64,78 活性層
17,53,72 粘着絶縁層
23,52,73,83 接着剤層
19,36,46,74 凹部
20 表面
21,35,45,54,81 金属層
26,37,47,60,66,87 配線層
25,38,48,61,67,85,86 コンタクトビア
84 第二配線層
42 尖頭形状部
75 段差部
76 深部

Claims (9)

  1. 所定の支持基板上で第1導電層、発光層、及び前記第1導電層と反対の導電型を有する第2導電層を積層して構成される素子本体を各素子サイズに切断する工程と、
    前記切断された素子本体を前記支持基板から絶縁層を形成した転写基板に転写して前記絶縁層に素子本体を埋め込む工程と、
    前記素子本体の周囲の絶縁層を除去して前記素子本体の前記第2導電層の側面を露出させる工程と、
    前記絶縁層が除去された部分に金属層を前記第2導電層の前記側面に接触して形成する工程と、
    前記第2導電層の光取り出し面上の前記金属層を除去し前記金属層を前記第2導電層の側面に限って接触するように形成する工程とを有することを特徴とする半導体発光素子の製造方法。
  2. 前記第2導電層の前記光取り出し面上の前記金属層の除去は該金属層を研磨することで行なわれることを特徴とする請求項1記載の半導体発光素子の製造方法。
  3. 前記第2導電層の前記光取り出し面上の前記金属層の除去は該金属層をエッチングすることで行なわれることを特徴とする請求項1記載の半導体発光素子の製造方法。
  4. 前記素子本体の絶縁層への埋め込みは該絶縁層を樹脂層で形成した上で前記素子本体の該樹脂層への埋め込みの後、該樹脂層を硬化させることを特徴とする請求項1記載の半導体発光素子の製造方法。
  5. 前記転写基板は前記金属層の形成の後、剥離されることを特徴とする請求項1記載の半導体発光素子の製造方法。
  6. 前記転写基板の剥離後、前記素子本体の前記第1導電層に配線層を接続させることを特徴とする請求項5記載の半導体発光素子の製造方法。
  7. 前記配線層は全面に延在される前記絶縁層を挟んで前記金属層とは反対側に形成されることを特徴とする請求項6記載の半導体発光素子の製造方法。
  8. 前記絶縁層が除去された部分は複数の素子本体に亘る領域であることを特徴とする請求項1記載の半導体発光素子の製造方法。
  9. 前記絶縁層が除去された部分は異なる深さの部分を有することを特徴とする請求項1記載の半導体発光素子の製造方法。
JP2003071566A 2003-03-17 2003-03-17 半導体発光素子の製造方法 Expired - Fee Related JP4300833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003071566A JP4300833B2 (ja) 2003-03-17 2003-03-17 半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003071566A JP4300833B2 (ja) 2003-03-17 2003-03-17 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2004281739A JP2004281739A (ja) 2004-10-07
JP4300833B2 true JP4300833B2 (ja) 2009-07-22

Family

ID=33287977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003071566A Expired - Fee Related JP4300833B2 (ja) 2003-03-17 2003-03-17 半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP4300833B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541466B2 (en) 2000-03-31 2013-09-24 Duke University Compositions and methods for treating hair loss using non-naturally occurring prostaglandins
US8618086B2 (en) 2000-03-31 2013-12-31 Duke University Compositions and methods for treating hair loss using C16-C20 aromatic tetrahydro prostaglandins
US8623918B2 (en) 2008-10-29 2014-01-07 Novaer Holdings, Inc. Amino acid salts of prostaglandins
US8722739B2 (en) 2008-10-29 2014-05-13 Novaer Holdings, Inc. Amino acid salts of prostaglandins

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107392A (ja) * 2012-11-27 2014-06-09 Nitto Denko Corp 半導体装置の製造方法
JP7308944B2 (ja) * 2019-06-28 2023-07-14 京セラ株式会社 半導体素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541466B2 (en) 2000-03-31 2013-09-24 Duke University Compositions and methods for treating hair loss using non-naturally occurring prostaglandins
US8618086B2 (en) 2000-03-31 2013-12-31 Duke University Compositions and methods for treating hair loss using C16-C20 aromatic tetrahydro prostaglandins
US8623918B2 (en) 2008-10-29 2014-01-07 Novaer Holdings, Inc. Amino acid salts of prostaglandins
US8722739B2 (en) 2008-10-29 2014-05-13 Novaer Holdings, Inc. Amino acid salts of prostaglandins

Also Published As

Publication number Publication date
JP2004281739A (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
US10147622B2 (en) Electric-programmable magnetic module
CN109390437B (zh) 微型发光二极管装置及其制作方法
JP6262745B2 (ja) 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
KR101433423B1 (ko) 광전 소자들의 제조 방법 및 광전 소자
US9837583B2 (en) Light emitting diode package and method of manufacture
JP6394052B2 (ja) 発光装置及びその製造方法
JP4055405B2 (ja) 電子部品及びその製造方法
EP2206165B1 (en) Robust light emitting diode structure with removed substrate and added optical element, method of manufacturing the same
JP6398222B2 (ja) 発光装置およびその製造方法
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
KR100860102B1 (ko) 표시장치 및 그 제조방법
US20120228650A1 (en) Light Emitting Diode Emitter Substrate with Highly Reflective Metal Bonding
CN213782016U (zh) 显示装置
EP3926680B1 (en) Method for transferring light-emitting diodes for display, and display device
CN212934611U (zh) 显示装置
CN112864287B (zh) 转移方法、微型器件阵列及其制备方法
CN112018145A (zh) 微型发光二极管显示组件与其制造方法
JP4300833B2 (ja) 半導体発光素子の製造方法
TWI796658B (zh) 單體電子器件、測試基片及其形成與測試方法
JP2003069085A (ja) 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法
TW202101731A (zh) 微裝置匣體結構
TWI804898B (zh) 發光陣列
CN212934617U (zh) 发光元件及显示装置
CN115863326B (zh) 微型发光二极管显示器件及制备方法
CN211088274U (zh) 显示装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090413

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees