JP4297660B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4297660B2 JP4297660B2 JP2002232790A JP2002232790A JP4297660B2 JP 4297660 B2 JP4297660 B2 JP 4297660B2 JP 2002232790 A JP2002232790 A JP 2002232790A JP 2002232790 A JP2002232790 A JP 2002232790A JP 4297660 B2 JP4297660 B2 JP 4297660B2
- Authority
- JP
- Japan
- Prior art keywords
- panel
- sub
- signal
- shift register
- main panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Telephone Set Structure (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、表示装置に関し、特に、複数の表示パネルを含む表示装置に関する。
【０００２】
【従来の技術】
従来、携帯電話などの表示パネルとして用いられる携帯可能な表示装置が知られている。また、従来、メインパネルとサブパネルとの２つの表示パネルを含む折りたたみ式の携帯電話などが知られている。
【０００３】
図１０および図１１は、従来のメインパネルとサブパネルとの２つの液晶表示パネルを含む折りたたみ式の携帯電話を示した斜視図である。図１０および図１１を参照して、従来の折りたたみ式の携帯電話１００は、表示部１００ａと操作部１００ｂとから構成されている。表示部１００ａは、操作部１００ｂ側の面に設けられたメインパネル１０１と、操作部１００ｂとは反対側の面に設けられたサブパネル１０２とを含んでいる。そして、不使用時には、図１０に示すように、表示部１００ａが操作部１００ｂに対して折りたたまれている。この折りたたまれた状態では、サブパネル１０２によって時間情報などが表示される。また、使用時には、図１０に示した状態から図１０の矢印の方向に表示部１００ａが開かれて、図１１に示すような状態となる。この状態では、メインパネル１０１によって電話番号や動画などが表示される。
【０００４】
上記した従来のメインパネル１０１とサブパネル１０２とを含む携帯電話１００では、メインパネル１０１とサブパネル１０２とを別々に搭載していたため、携帯電話１００の筐体が大きくなるという不都合があった。このため、携帯電話１００の小型化を図るのが困難であった。
【０００５】
そこで、従来、メインパネルとサブパネルとを含む携帯電話などの携帯機器において、バックライトの上方および下方にそれぞれメインパネルおよびサブパネルを配置することによって、メインパネルとサブパネルとでバックライトを共用化する技術が提案されている。これにより、バックライトを共用化した分、筐体の小型化を図ることが可能である。
【０００６】
【発明が解決しようとする課題】
ここで、携帯電話１００などの携帯機器に使用される液晶表示装置では、特に、小型化の要求が強いので、さらなる小型化を図る必要がある。しかしながら、上記したバックライトを共用化する技術では、メインパネルおよびサブパネルのパネル自体は別々に搭載されるので、小型化には限界があった。その結果、上記バックライトを共用化する技術では、さらなる小型化を図るのは困難であるという問題点があった。
【０００７】
また、上記バックライトを共用化する技術では、メインパネルおよびサブパネルのパネル自体は別々に搭載されるので、部品点数をより削減するとともに、組み立て工程をより簡略化するのは困難であった。その結果、装置コストをより低減するのが困難であるという問題点もあった。
【０００８】
この発明は上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、複数の表示パネルを含む場合に、より小型化を図ることが可能な表示装置を提供することである。
【０００９】
この発明のもう１つの目的は、上記の表示装置において、部品点数をより削減するとともに、組立工程をより簡略化することである。
【００１０】
この発明のさらにもう１つの目的は、上記の表示装置において、表示パネルの走査周波数を小さくして書き換え周期を長くした場合にも、フリッカ（ちらつき）や表示むらなどを抑制することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明の一の局面による表示装置は、基板上に形成され、第１走査周波数で信号が走査される第１表示パネルと、基板と同一基板上で、かつ、第１表示パネルが形成される領域とは異なる領域に形成され、第１走査周波数とは異なる第２走査周波数で信号が走査される第２表示パネルとを備えている。
【００１２】
この一の局面による表示装置では、上記のように、同一の基板上の異なる領域に第１表示パネルおよび第２表示パネルを形成することによって、第１表示パネルおよび第２表示パネルを別々の基板上に形成する場合に比べて、より小型化を図ることができる。また、第１表示パネルと第２表示パネルとで、基板を共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。さらに、第１表示パネルの第１走査周波数と第２表示パネルの第２走査周波数とを異ならせることによって、たとえば、第１表示パネルが動画像などを表示するために書き換え回数を多く必要とするとともに、第２表示パネルが静止画像などを表示するために書き換え回数を多く必要としない場合に、第１表示パネルの第１走査周波数を第２表示パネルの第２走査周波数よりも大きくすることができる。
【００１３】
上記一の局面による表示装置において、好ましくは、第１表示パネルのゲート線および第２表示パネルのゲート線を駆動するための第１シフトレジスタと、第１表示パネルのドレイン線および第２表示パネルのドレイン線を駆動するための第２シフトレジスタと、第１シフトレジスタの第１表示パネルに対応する部分および第２表示パネルに対応する部分のいずれか一方の出力を停止する出力停止回路とをさらに備える。このように構成すれば、出力停止回路からの出力を複数の走査のうちの１回のみ出力するようにすれば、たとえば、第１表示パネルが動画像などを表示するために書き換え回数を多く必要とするとともに、第２表示パネルが静止画像などを表示するために書き換え回数を多く必要としない場合に、出力停止回路により、第２表示パネルの書き換え周期のみを長くすることができる。これにより、第１表示パネルの第１走査周波数を大きく保ちながら、第２表示パネルの第２走査周波数を小さくすることができる。
【００１４】
上記の場合、第２表示パネルを走査する第２走査周波数は、第１表示パネルの第１走査周波数よりも小さい。このように構成すれば、容易に、動画像などを表示するために書き換え回数を多く必要とする第１表示パネルの第１走査周波数を大きくするとともに、静止画像などを表示するために書き換え回数を多く必要としない第２表示パネルの第２走査周波数を小さくすることができる。
【００１５】
この場合、好ましくは、第１表示パネルの各画素は、第１補助容量を含み、第２表示パネルの各画素は、第２走査周波数で走査される期間、映像信号を十分に保持可能な第１補助容量よりも大きな容量値を有する第２補助容量を含む。このように構成すれば、第２表示パネルの第２走査周波数を小さくして第２表示パネルの書き換え周期を長くした場合にも、次の走査までの期間、第２補助容量により映像信号を十分に保持することができるので、ちらつき（フリッカ）や表示むらなどが発生するのを抑制することができる。
【００１６】
上記一の局面による表示装置において、好ましくは、基板上に互いに交差するように配置されたドレイン線およびゲート線をさらに備え、第２表示パネルは、ゲート線から入力される信号に応じてドレイン線からの信号を保持するためのスタティック型メモリを含む。このように構成すれば、第２表示パネルの第２走査周波数を小さくして第２表示パネルの書き換え周期を長くした場合にも、次の走査までの期間、スタティック型メモリにより信号を確実に保持することができるので、ちらつき（フリッカ）や表示むらなどが発生するのを有効に防止することができる。
【００１７】
上記一の局面による表示装置において、好ましくは、基板上に互いに交差するように配置されたドレイン線およびゲート線をさらに備え、第２表示パネルは、ゲート線から入力される信号に応じてドレイン線からの信号を保持するためのダイナミック型メモリを含む。このように構成すれば、第２表示パネルの第２走査周波数を小さくして第２表示パネルの書き換え周期を長くした場合にも、次の走査までの期間、ダイナミック型メモリにより信号を保持することができるので、ちらつき（フリッカ）や表示むらなどが発生するのを抑制することができる。
【００１８】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態によるサブパネルとメインパネルとの２つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。
【００２０】
まず、図１を参照して、この第１実施形態では、同一のガラス基板１上の異なる領域に、メインパネル２とサブパネル３とが形成されている。このメインパネル２とサブパネル３とは、ドレイン線の延びる方向に沿って配置されている。また、ドレイン線は、メインパネル２とサブパネル３とで共通化されている。メインパネル２は、透過型または半透過型によって構成されており、サブパネル３は、反射型によって構成されている。これにより、同一のガラス基板１上に形成されたメインパネル２とサブパネル３とを互いに反対側の面に表示することが可能な両面表示型の液晶表示装置が得られる。また、メインパネル２では、アナログ映像信号が供給されて動画像などが表示される。サブパネル３では、デジタル映像信号が供給されて静止画像などが表示される。
【００２１】
なお、ガラス基板１は、本発明の「基板」の一例である。また、メインパネル２は、本発明の「第１表示パネル」の一例であり、サブパネル３は、本発明の「第２表示パネル」の一例である。
【００２２】
メインパネル２のサブパネル３が配置される側と反対側には、ドレイン線を駆動（走査）するためのＨシフトレジスタ６が配置されている。このＨシフトレジスタ６は、メインパネル２とサブパネル３とで共用化されている。Ｈシフトレジスタ６とメインパネル２との間には、ドレイン線スイッチ７が配置されている。このドレイン線スイッチ７は、サンプリング信号に応じて、順次スイッチをオンさせることにより映像信号を順次各ドレイン線に供給するために設けられている。
【００２３】
また、メインパネル２のゲート線およびサブパネル３のゲート線の延びる方向と直交する方向に、メインパネル２のゲート線およびサブパネル３のゲート線を駆動（走査）するためのＶシフトレジスタ４が配置されている。このＶシフトレジスタ４は、メインパネル２とサブパネル３とで共用化されている。また、Ｖシフトレジスタ４とメインパネル２との間には、メインパネル２のゲート線に与える信号の負電圧のレベルを変換するためのＶレベルシフタ５が配置されている。
【００２４】
なお、Ｖシフトレジスタ４は、本発明の「第１シフトレジスタ」の一例であり、Ｈシフトレジスタ６は、本発明の「第２シフトレジスタ」の一例である。
【００２５】
また、この第１実施形態では、ガラス基板１上に、クロック生成回路８と、昇圧回路９と、黒／白電圧生成回路１０とが設けられている。クロック生成回路８は、リングオシレータにより構成されているとともに、昇圧回路９での昇圧動作を行うためのクロック信号を生成する。昇圧回路９は、後述するＳＲＡＭ（スタティック型メモリ）に昇圧された電圧（約５Ｖ〜約５．５Ｖ）を供給する。黒／白電圧生成回路１０は、サブパネル３を交流駆動するために、Ｌレベル（０Ｖ）とＨレベル（３Ｖ）とを一定周期で切り換えて白（＝ＣＯＭ）電源線１０ａと黒電源線１０ｂとに供給する。
【００２６】
ここで、第１実施形態では、サブパネル３の各画素は、スイッチングトランジスタ３１と、ＳＲＡＭ（スタティック型メモリ）３２と、信号選択回路３３と、液晶３４とを含んでいる。すなわち、この第１実施形態では、サブパネル３の各画素が、ＳＲＡＭ３２を内蔵している。ＳＲＡＭ３２は、２つのインバータ回路３２ａおよび３２ｂによって構成されている。また、信号選択回路３３は、２つのＮチャネルトランジスタ３３ａおよび３３ｂによって構成されている。なお、サブパネル３は反射型であるので、サブパネル３の表示画素領域３０は、サブパネル３の反射電極（図示せず）が形成される領域になる。したがって、サブパネル３の表示画素領域３０は、スイッチングトランジスタ３１とＳＲＡＭ３２と信号選択回路３３とを覆う領域になる。
【００２７】
また、スイッチングトランジスタ３１のドレインには、ドレイン線が接続されており、ゲートには、ゲート線が接続されている。スイッチングトランジスタ３１のソースには、インバータ回路３２ｂが順方向に接続されている。インバータ回路３２ａは、インバータ回路３２ｂの出力側とスイッチングトランジスタ３１のソースとの間に順方向に接続されている。また、２つのインバータ回路３２ａおよび３２ｂには、電源としての昇圧回路９が接続されている。
【００２８】
また、信号選択回路３３は、ＳＲＡＭ３２と、液晶３４の表示電極との間に設けられている。この信号選択回路３３は、ＳＲＡＭ３２から供給される信号に応じて液晶３４の表示電極に出力すべき信号を選択する回路である。この信号選択回路３３のＮチャネルトランジスタ３３ａのドレインには、黒電源線１０ｂを介して、黒／白電圧生成回路１０が接続されている。また、Ｎチャネルトランジスタ３３ｂのドレインには、白電源線１０ａを介して、黒／白電圧生成回路１０が接続されている。また、Ｎチャネルトランジスタ３３ａのゲートには、インバータ回路３２ａの出力が接続されており、Ｎチャネルトランジスタ３３ｂのゲートには、インバータ回路３２ｂの出力が接続されている。
【００２９】
また、メインパネル２の各画素は、スイッチングトランジスタ２１と、液晶２２と、補助容量２３とを含んでいる。スイッチングトランジスタ２１のドレインは、ドレイン線に接続されている。また、スイッチングトランジスタ２１のソースには、液晶２２の表示電極が接続されている。また、スイッチングトランジスタ２１のソースには、補助容量２３の一方の電極が接続されている。なお、メインパネル２が透過型である場合には、メインパネル２の表示画素領域２０は、図１に示すように、スイッチングトランジスタ２１と補助容量２３とが形成される領域以外の光が透過する領域になる。
【００３０】
なお、第１実施形態では、メインパネル２およびサブパネル３は、対極ＡＣ駆動によって駆動される。ここで、対極ＡＣ駆動とは、映像信号を印加する表示画素の一方電極（表示電極）とは異なる他方電極（対極：ＣＯＭ）を交流駆動させることによって、映像信号の振幅を半分程度にする駆動方式をいう。図２は、アナログ映像信号が表示されるメインパネルを対極ＡＣ駆動する場合の波形図であり、図３は、デジタル映像信号が表示されるサブパネルを対極ＡＣ駆動した場合の波形図である。図２に示すように、アナログ映像信号が表示されるメインパネル２を対極ＡＣ駆動する場合には、対極（ＣＯＭ）の電位と映像信号の電位によっては、画素電極の電位が負の電位になる場合がある。この場合、メインパネル２のスイッチングトランジスタ２１のゲート電位が正電位または０であるとスイッチングトランジスタ２１がオンするため、メインパネル２のゲート線には、負電圧を印加する必要がある。
【００３１】
その一方、デジタル映像信号が表示されるサブパネル３では、対極ＡＣ駆動した場合にも、図３に示すように、ＳＲＡＭ３２に保持される信号の電位が負の電位になることはない。このため、サブパネル３のゲート線には、負電圧を供給する必要がない。このため、第１実施形態では、Ｖレベルシフタ５は、メインパネル２に対応する部分のみに配置されており、サブパネル３に対応する部分には配置されていない。
【００３２】
また、液晶表示パネルを構成するガラス基板１とは別個に、外部ＩＣ１１と３Ｖ電源１５とが設けられている。外部ＩＣ１１は、電源回路１２と、ＥＮＢ信号制御回路１３と、電力・信号供給停止回路１４とを含んでいる。電源回路１２は、正電圧ＶDDを発生するための回路と、負電圧ＶBBを発生させるための回路とを含んでいる。これにより、外部ＩＣ１１からＶシフトレジスタ４およびＨシフトレジスタ６に正電圧ＶDDが供給されるとともに、Ｖレベルシフタ５に、負電圧ＶBBが供給される。また、Ｖシフトレジスタ４には、外部ＩＣ１１から、垂直クロック信号ＶＣＬＫ、スタート信号ＶＳＴおよびＥＮＢ信号が供給される。また、Ｈシフトレジスタ６には、外部ＩＣ１１から水平クロック信号ＨＣＬＫおよびスタート信号ＨＳＴが供給される。
【００３３】
また、ＥＮＢ信号制御回路１３は、Ｖシフトレジスタ４による走査時に供給するＥＮＢ信号のＨレベルまたはＬレベルを制御するために設けられている。電力・信号供給停止回路１４は、サブパネル３のみ使用する場合で、かつ、ＳＲＡＭ３２により信号を保持している期間に、Ｖシフトレジスタ４およびＨシフトレジスタ６への電力および信号の供給を停止するために設けられている。
【００３４】
図４は、図１に示した第１実施形態による液晶表示装置のＶシフトレジスタ周辺の内部構成を示した回路図である。次に、図４を参照して、第１実施形態による液晶表示装置のＶシフトレジスタ４の内部構成について説明する。Ｖシフトレジスタ４は、シフトレジスタ４ａ、４ｂ、４ｃ、４ｄおよび４ｅを含んでいる。また、Ｖシフトレジスタ４は、３つの入力端子と１つの出力端子とを有するＡＮＤ回路からなるＡＮＤ１、ＡＮＤ２、ＡＮＤ３およびＡＮＤ４を含んでいる。ＡＮＤ１の入力端子には、シフトレジスタ４ａおよび４ｂ（ＳＲ１およびＳＲ２）の出力と、ＥＮＢ信号とが入力される。また、ＡＮＤ２の入力端子には、シフトレジスタ４ｂおよび４ｃ（ＳＲ２およびＳＲ３）の出力と、ＥＮＢ信号とが入力される。また、ＡＮＤ３の入力端子には、シフトレジスタ４ｃおよび４ｄ（ＳＲ３およびＳＲ４）の出力と、ＥＮＢ信号とが入力される。また、ＡＮＤ４の入力端子には、シフトレジスタ４ｄおよび４ｅ（ＳＲ４およびＳＲ５）の出力と、ＥＮＢ信号とが入力される。
【００３５】
ＡＮＤ１、ＡＮＤ２、ＡＮＤ３およびＡＮＤ４では、３つの入力の全てがＨレベルになったときのみ、Ｈレベルが出力され、３つの入力うち１つでもＬレベルがあると、Ｌレベルが出力される。このため、ＥＮＢ信号がＬレベルになると、Ｌレベルが出力される。
【００３６】
また、ＡＮＤ１およびＡＮＤ２の出力端子は、それぞれ、ゲート線Ｇ１およびＧ２に接続されている。また、ＡＮＤ３およびＡＮＤ４の出力端子は、それぞれ、Ｖレベルシフタ５の各レベルシフタ５ａおよび５ｂを介して、ゲート線Ｇ３およびＧ４に接続されている。
【００３７】
ここで、ＡＮＤ１およびＡＮＤ２は、走査時にサブパネル３への出力を停止する出力停止回路４１を構成する。また、ＡＮＤ３およびＡＮＤ４は、走査時にメインパネル２への出力を停止する出力停止回路４２を構成する。
【００３８】
図５は、図４に示した第１実施形態による液晶表示装置のＶシフトレジスタの駆動方法を説明するためのタイミングチャート図である。次に、図４および図５を参照して、第１実施形態による液晶表示装置のＶシフトレジスタ４の駆動方法について説明する。
【００３９】
まず、メインパネル２およびサブパネル３の両方を使用する場合について説明する。この場合、メインパネル２は、動画像などを表示するため高い走査周波数で走査する必要があるのに対して、サブパネル３は、静止画像などを表示するため、データの書き換えをほとんど必要としない。したがって、この第１実施形態では、走査周波数はメインパネル２とサブパネル３とで同じにしながら、サブパネル３の画素データのリフレッシュ周波数（フレーム周波数）を低くする。
【００４０】
具体的には、Ｖシフトレジスタ４は、スタート信号ＶＳＴ（図４参照）によって駆動が開始される。そして、Ｖシフトレジスタ４のシフトレジスタ４ａ〜４ｅ（ＳＲ１〜ＳＲ５）は、垂直クロック信号ＶＣＬＫに同期して、図５に示すように、順次一定期間Ｈレベルになる。この場合、第１回目の走査時には、サブパネル３に対応するＡＮＤ１およびＡＮＤ２にＨレベルのＥＮＢ信号（ＥＮＢ１およびＥＮＢ２）を供給するとともに、メインパネル２に対応するＡＮＤ３およびＡＮＤ４にもＨレベルのＥＮＢ信号（ＥＮＢ３およびＥＮＢ４）を供給する。このＥＮＢ信号の制御は、図１に示した外部ＩＣ１１に内蔵されるＥＮＢ信号制御回路１３によって行われる。これにより、図５に示すように、１回目の走査時には、ＡＮＤ１、ＡＮＤ２、ＡＮＤ３およびＡＮＤ４の出力がそれぞれ一定期間Ｈレベルになる。これにより、１回目の走査では、ゲート線Ｇ１、Ｇ２、Ｇ３およびＧ４の全てがそれぞれ一定期間Ｈレベルになる。
【００４１】
なお、ＥＮＢ信号は、従来、プリチャージ期間中に画素トランジスタ（スイッチングトランジスタ）がオンしないようにするために用いられている。ドレイン線のプリチャージは、予めドレイン線をある程度の電圧に立ち上げておいて、映像信号を少し上乗せするだけでよい状態にするために行われる。この第１実施形態では、そのＥＮＢ信号を、メインパネル２とサブパネル３との走査周波数を変更するための制御信号や、後述するように、サブパネル３またはメインパネル２の表示を停止するための制御信号として用いる。
【００４２】
上記のように、サブパネル３およびメインパネル２の１回目の走査時に、サブパネル３に対応するゲート線Ｇ１およびＧ２をＨレベルにすることによって、サブパネル３のスイッチングトランジスタ３１がオンする。これにより、ドレイン線Ｄ１に供給されたＨレベルまたはＬレベルの信号がスイッチングトランジスタ３１を介してＳＲＡＭ３２に供給される。そして、この信号がＳＲＡＭ３２によって保持される。このＳＲＡＭ３２によって保持された信号がＨレベルである場合には、Ｎチャネルトランジスタ３３ａがオンするとともに、Ｎチャネルトランジスタ３３ｂがオフ状態になる。これにより、黒電源線１０ｂからＮチャネルトランジスタ３３ａを介して液晶３４の表示電極に黒電圧が供給されるので、液晶３４は黒表示を行う。
【００４３】
また、ＳＲＡＭ３２に保持された信号がＬレベルの場合には、Ｎチャネルトランジスタ３３ｂがオン状態になるとともに、Ｎチャネルトランジスタ３３ａはオフ状態になる。これにより、白電源線１０ａからＮチャネルトランジスタ３３ｂを介して白電圧が液晶３４の表示電極に供給されるので、液晶３４は、白表示を行う。
【００４４】
また、メインパネル２では、ＡＮＤ３およびＡＮＤ４の出力が、Ｖレベルシフタ５のレベルシフタ５ａおよび５ｂを介して、ゲート線Ｇ３およびＧ４に供給される。メインパネル２の１回目の走査時に、ＡＮＤ３およびＡＮＤ４の出力をＨレベルにすることによって、ゲート線Ｇ３およびＧ４には、Ｖレベルシフタ５のレベルシフタ５ａおよび５ｂを介して、同じＨレベルの電圧が供給される。これにより、スイッチングトランジスタ２１がオン状態になる。この状態で、ドレイン線Ｄ１にメインパネル２用のアナログ映像信号が供給されるので、そのアナログ映像信号は液晶２２の表示電極に供給される。これにより、メインパネル２の対応する画素でアナログ信号表示が行われる。
【００４５】
なお、メインパネル２の画素にアナログ映像信号を供給しない期間は、ＡＮＤ３およびＡＮＤ４の出力がＬレベルになるとともに、ゲート線Ｇ３およびＧ４には、レベルシフタ５ａおよび５ｂによってレベル変換された負電圧が供給される。これにより、アナログ映像信号が表示されるメインパネル２を対極ＡＣ駆動した場合に、メインパネル２のスイッチングトランジスタ２１を確実にオフ状態に保持することができる。
【００４６】
ここで、第１実施形態では、Ｖシフトレジスタ４によるゲート線の２回目以降の走査時には、サブパネル３に対応するＡＮＤ１およびＡＮＤ２の出力を強制的にＬレベルにする。すなわち、サブパネル３の２回目以降のゲート線の走査時に、ＥＮＢ信号を図５に示すように、Ｌレベル（ＥＮＢ１、ＥＮＢ２）にすることによって、サブパネル３に対応するＡＮＤ１およびＡＮＤ２の出力を強制的にＬレベルにする。これにより、Ｖシフトレジスタ４によるゲート線の２回目以降の走査時に、ゲート線Ｇ１およびＧ２への出力を停止する。この場合、スイッチングトランジスタ３１はオフ状態になるので、ＳＲＡＭ３２への信号の書き込みは行われない。つまり、この場合には、ＡＮＤ１およびＡＮＤ２が、出力停止回路４１を構成する。
【００４７】
そして、サブパネル３では、約１秒に１回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒に１回のみスイッチングトランジスタ３１はオン状態になるので、約１秒に１回のみＳＲＡＭ３２に信号が供給される。つまり、サブパネル３は、Ｖシフトレジスタ４の走査周波数（約６０Ｈｚ）とは無関係に約１秒間に１回の周波数（約１Ｈｚ）で走査される。
【００４８】
その一方、メインパネル２では、２回目以降の走査時も１回目の走査時と同様、ＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を一定期間Ｈレベルにすることによって、ゲート線Ｇ３およびＧ４に、Ｈレベルを一定期間出力する。これにより、メインパネル２のスイッチングトランジスタ２１がオン状態になるので、メインパネル２の液晶２２にアナログ映像信号が書き込まれる。つまり、メインパネル２は、Ｖシフトレジスタ４の走査周波数（約６０Ｈｚ）で走査される。
【００４９】
上記のように、第１実施形態では、メインパネル２とサブパネル３とを両方使用する際には、動画像なども表示されるメインパネル２を常に高い走査周波数（約６０Ｈｚ）で駆動するとともに、サブパネル３を約１秒に１回程度の低い周波数（約１Ｈｚ）で駆動する。この場合、サブパネル３には、データ保持回路としてのＳＲＡＭ３２が内蔵されているので、サブパネル３の走査周波数を低くして書き換え周期が長くなったとしても、次の走査までの期間、ＳＲＡＭ３２により信号が確実に保持される。
【００５０】
次に、サブパネル３を使用せずにメインパネル２のみ使用する場合の動作について説明する。この場合には、サブパネル３に対応するＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を常にＬレベルの状態にする。これにより、ＡＮＤ１およびＡＮＤ２からの出力が常にＬレベルになるので、ゲート線Ｇ１およびＧ２が常にＬレベルに保持される。これにより、スイッチングトランジスタ３１が常にオフ状態になるので、サブパネル３のＳＲＡＭ３２には、信号が供給されない。さらに、ＳＲＡＭ３２の電源および黒・白信号をオフにすると、サブパネル３の表示は行われなくなる。なお、この場合のＡＮＤ１およびＡＮＤ２は、サブパネル３の出力停止回路４１を構成する。そして、メインパネル２では、ＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を全ての走査時に一定期間Ｈレベルにする。これにより、メインパネル２のみ表示が行われる。
【００５１】
次に、メインパネル２を使用せずにサブパネル３のみ使用する場合の動作について説明する。この場合には、メインパネル２に対応するＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を常にＬレベルの状態にする。これにより、ＡＮＤ３およびＡＮＤ４からの出力が常にＬレベルになるので、ゲート線Ｇ３およびＧ４が常にＬレベルに保持される。この場合、メインパネル２のスイッチングトランジスタ２１が常にオフ状態になるので、メインパネル２の液晶２２には、アナログ映像信号が書き込まれない。この場合のＡＮＤ３およびＡＮＤ４は、メインパネル２の出力停止回路４２を構成する。そして、サブパネル３では、約１秒に１回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒に１回のみスイッチングトランジスタ３１はオン状態になるので、約１秒に１回のみＳＲＡＭ３２に信号が供給される。これにより、サブパネル３のみ、黒または白の表示が行われる。
【００５２】
なお、サブパネル３のみ使用する場合で、かつ、ＳＲＡＭ３２がデータ保持動作を行っている期間は、外部ＩＣ回路１１の電力・信号停止回路１４（図１参照）を用いて、外部ＩＣ１１からＶシフトレジスタ４、Ｖレベルシフタ５およびＨシフトレジスタ６への電力（ＶDD、ＶBB）および信号（ＶＣＬＫ、ＶＳＴ、ＥＮＢ、ＨＣＬＫ、ＨＳＴ）の供給を停止する。そして、３Ｖ電源１５から図１に示した点線の経路のみ電力供給を行う。
【００５３】
ここで、メインパネル２およびサブパネル３が使用状態であるか否かの検出は、図１に示した携帯電話９０の開閉検知スイッチ９０ａに基づいて行われる。具体的には、携帯電話９０が折りたたまれてメインパネル２が使用されない状態では、開閉検出スイッチ９０ａからの出力がＬレベルになるので、サブパネル３のみ使用する状態であることが外部ＩＣ回路１１により検出される。また、携帯電話９０が開かれてメインパネルを使用する際には、開閉検出スイッチ９０ａからの出力がＨレベルになるので、メインパネル２およびサブパネル３が使用状態であることが外部ＩＣ回路１１により検出される。
【００５４】
第１実施形態では、上記のように、同一のガラス基板１上の異なる領域にメインパネル２およびサブパネル３を設けることによって、メインパネル２およびサブパネル３を別々のガラス基板上に形成する場合に比べて、より小型化を図ることができる。また、メインパネル２とサブパネル３とで、ガラス基板１とＶシフトレジスタ４およびＨシフトレジスタ６とを共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。
【００５５】
また、第１実施形態では、上記のように、サブパネル３の各画素にＳＲＡＭ３２を内蔵することによって、サブパネル３の走査周波数を小さくしてサブパネル３の書き換え周期を長くした場合にも、次の走査までの期間、ＳＲＡＭ３２により信号を信号電圧の低下なく確実に保持することができるので、信号電圧の低下に起因するちらつき（フリッカ）や表示むらなどを有効に防止することができる。これにより、容易に、サブパネル３の走査周波数をメインパネル３の走査周波数よりも小さくすることができる。
【００５６】
また、第１実施形態では、サブパネル３にデジタル映像信号を保持するためのＳＲＡＭ３２を内蔵することによって、ＳＲＡＭ３２によりデジタル映像信号が保持されるので、サブパネル３を書き換える必要がほとんどない。これにより、サブパネル３のみ使用する場合で、かつ、サブパネル３のＳＲＡＭ３２が信号を保持している間は、電力・信号供給停止回路１４によりＶシフトレジスタ４、Ｖレベルシフタ５およびＨシフトレジスタ６への電力および駆動信号の供給を停止することができるので、その分、消費電力を低減することができる。
【００５７】
また、第１実施形態では、サブパネル３のみ使用している場合で、かつ、サブパネル３のＳＲＡＭ３２が信号を保持している間は、電源回路１２からの電力の供給を停止するとともに、３Ｖ電源１５からのみ電力を供給することによって、サブパネル３のみ使用する場合に、小さい３Ｖ電源１５を用いることができる。これによっても、消費電力を低減することができる。
【００５８】
また、第１実施形態では、ＳＲＡＭ３２からの信号に応じて液晶３４の表示電極に供給するデジタル映像信号を選択する信号選択回路３３を設けることによって、ＳＲＡＭ３２に保持されたデータに対応するデジタル映像信号を、容易に、サブパネル３の液晶３４の表示電極に供給することができる。
【００５９】
また、第１実施形態では、ドレイン線をメインパネル２とサブパネル３とで共通化することによって、ドレイン線の本数を削減することができる。これにより、消費電力を低減することができるとともに、狭額縁化を図ることができる。
【００６０】
（第２実施形態）
図６は、本発明の第２実施形態によるメインパネルとサブパネルとの２つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。図７は、図６に示した第２実施形態による液晶表示装置の負電圧供給停止回路の構成を説明するための回路図である。図６および図７を参照して、この第２実施形態では、上記第１実施形態と異なり、Ｖレベルシフタに負電圧ＶBBを供給するための降圧回路と、降圧回路からＶレベルシフタへの負電圧の供給を停止するための負電圧供給停止回路とがガラス基板上に形成された例について説明する。この第２実施形態のその他の構成は、上記した第１実施形態と同様である。
【００６１】
この第２実施形態では、図６に示すように、ガラス基板５１上に、上記した第１実施形態と同様、メインパネル２、サブパネル３、Ｖシフトレジスタ４、Ｖレベルシフタ５、Ｈシフトレジスタ６、ドレイン線スイッチ７、クロック生成回路８、昇圧回路９および黒／白電圧生成回路１０が形成されている。なお、Ｖシフトレジスタ４の駆動方法は、上記した第１実施形態と同様である。
【００６２】
この第２実施形態では、ガラス基板５１上に、さらに、降圧回路５２と、負電圧供給停止回路５３とが設けられている。
【００６３】
負電圧供給停止回路５３は、図７に示すように、クロック生成回路８と降圧回路５２との間に接続されているとともに、ＮチャネルトランジスタＮＴ１によって構成されている。ＮチャネルトランジスタＮＴ１のゲートには、携帯電話９の開閉検知スイッチ９０ａの出力が接続されている。
【００６４】
また、第２実施形態では、ガラス基板５１の外部に、外部ＩＣ１１ａが設けられている。外部ＩＣ１１ａには、正電圧ＶDDを発生させるための電源回路１２ａと、ＥＮＢ信号制御回路１３と、電力・信号供給停止回路１４とが設けられている。
【００６５】
図７を参照して、負電圧供給停止回路５３の動作としては、携帯電話９０が開かれてメインパネル２が使用される状態になると、開閉検知スイッチ９０ａがＶDDに接続される。これにより、ＨレベルがＮチャネルトランジスタＮＴ１のゲートに供給されるので、ＮチャネルトランジスタＮＴ１がオン状態になる。この状態では、クロック生成回路８からのクロック信号が降圧回路５２に供給される。そして、降圧回路５２によって降圧動作が行われることにより、負電圧ＶBBが発生される。この発生された負電圧ＶBBは、Ｖレベルシフタ５に供給される。
【００６６】
その一方、携帯電話９０が閉じた状態でメインパネル２が不使用状態（サブパネル３のみ使用状態）になると、開閉検知スイッチ９０ａが接地端子に接続されて、ＬレベルがＮチャネルトランジスタＮＴ１のゲートに供給される。この場合には、ＮチャネルトランジスタＮＴ１がオフ状態になるので、クロック生成回路８からのクロック信号が降圧回路５２に供給されない。このため、降圧回路５２によって負電圧ＶBBが発生されないので、負電圧ＶBBは、Ｖレベルシフタ５に供給されない。
【００６７】
上記のように、第２実施形態では、ガラス基板５１上に、降圧回路５２と、負電圧供給停止回路５３とを設けることによって、サブパネル３のみ使用している場合に、負電圧供給停止回路５３によりＶレベルシフタ５への負電圧ＶBBの供給を停止することができるので、より消費電力を低減することができる。
【００６８】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００６９】
（第３実施形態）
図８は、本発明の第３実施形態によるサブパネルとメインパネルとの２つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。図８を参照して、この第３実施形態では、上記第１および第２実施形態と異なり、サブパネルの画素にＤＲＡＭ（ダイナミックランダムアクセスメモリ：ダイナミック型メモリ）を内蔵した例について説明する。
【００７０】
具体的には、この第３実施形態では、同一のガラス基板６１上の異なる領域に、メインパネル６２とサブパネル６３とが形成されている。このメインパネル６２とサブパネル６３とは、ドレイン線の延びる方向に沿って配置されている。また、ドレイン線は、メインパネル６２とサブパネル６３とで共通化されている。メインパネル６２は、透過型または半透過型によって構成されており、サブパネル６３は、反射型によって構成されている。これにより、メインパネル６２とサブパネル６３とを互いに反対側の面に表示することが可能な両面表示型の液晶表示装置が得られる。なお、ガラス基板６１は、本発明の「基板」の一例である。また、メインパネル６２は、本発明の「第１表示パネル」の一例であり、サブパネル６３は、本発明の「第２の表示パネル」の一例である。
【００７１】
メインパネル６２のサブパネル６３が配置される側と反対側には、ドレイン線を駆動（走査）するためのＨシフトレジスタ６６が配置されている。このＨシフトレジスタ６６は、メインパネル６２とサブパネル６３とで共用化されている。Ｈシフトレジスタ６６とメインパネル６２との間には、ドレイン線スイッチ６７が配置されている。また、メインパネル６２のゲート線およびサブパネル６３のゲート線の延びる方向と直交する方向に、メインパネル６２のゲート線およびサブパネル６３のゲート線を駆動（走査）するためのＶシフトレジスタ６４が配置されている。このＶシフトレジスタ６４は、メインパネル６２とサブパネル６３とで共用化されている。また、Ｖシフトレジスタ６４とメインパネル６２との間には、メインパネル６２のゲート線に与える信号の電圧のレベルを変換するためのＶレベルシフタ６５が配置されている。
【００７２】
なお、Ｖシフトレジスタ６４は、本発明の「第１シフトレジスタ」の一例であり、Ｈシフトレジスタ６６は、本発明の「第２シフトレジスタ」の一例である。
【００７３】
また、この第３実施形態においても、第１実施形態と同様、メインパネル６２は、動画像などのアナログ映像信号を表示するとともに、サブパネル６３は、静止画像などのデジタル映像信号を表示する。そして、メインパネル６２およびサブパネル６３を対極ＡＣ駆動によって駆動する。このため、レベル変換された負電圧をゲート線に供給するためのＶレベルシフタ６５は、第１実施形態と同様、アナログ映像信号を表示するメインパネル６２に対応する部分にのみ配置されている。
【００７４】
また、ガラス基板６１上には、黒／白電圧生成回路７０が設けられている。
【００７５】
ここで、第３実施形態では、サブパネル６３の各画素が、ＤＲＡＭ６３３と、信号選択回路６３４と、液晶６３５とを含んでいる。ＤＲＡＭ６３３は、スイッチングトランジスタ６３１と、容量６３２とを含んでいる。また、信号選択回路６３４は、Ｎチャネルトランジスタ６３４ａと、Ｐチャネルトランジスタ６３４ｂとを含んでいる。
【００７６】
ＤＲＡＭ６３３のスイッチングトランジスタ６３１のドレインは、ドレイン線に接続されており、ゲートはゲート線に接続されている。また、スイッチングトランジスタ６３１のソースには、容量６３２の一方の電極が接続されている。また、スイッチングトランジスタ６３１のソースは、Ｎチャネルトランジスタ６３４ａのゲートとＰチャネルトランジスタ６３４ｂのゲートとに接続されている。また、Ｎチャネルトランジスタ６３４ａのドレインは、黒電源線７０ｂを介して、黒／白電圧生成回路７０に接続されている。Ｐチャネルトランジスタ６３４ｂのドレインは、白電源線７０ａを介して、黒／白電圧生成回路７０に接続されている。また、Ｎチャネルトランジスタ６３４ａおよびＰチャネルトランジスタ６３４ｂのソースは、共に、液晶６３５の表示電極に接続されている。なお、サブパネル６３は、反射型であるので、表示画素領域６３０は、ＤＲＡＭ６３３および信号選択回路６３４を含む領域となる。
【００７７】
また、メインパネル６２の各画素は、スイッチングトランジスタ６２１と、液晶６２２と補助容量６２３とを含んでいる。メインパネル６２が、透過型である場合には、スイッチングトランジスタ６２１および補助容量６２３が形成される領域以外の光が透過する領域が表示画素領域６２０となる。
【００７８】
また、第３実施形態では、液晶表示パネルを構成するガラス基板６１とは別個に、第１実施形態と同様、外部ＩＣ１１と、３Ｖ電源１５とが設けられている。外部ＩＣ１１は、電源回路１２とＥＮＢ信号制御回路１３と電力・信号供給停止回路１４とを含んでいる。
【００７９】
上記した第３実施形態による液晶表示装置のＶシフトレジスタ６４の内部構成および駆動方法は、図４および図５を用いて説明した第１実施形態によるＶシフトレジスタ４の内部構成および駆動方法と同様である。
【００８０】
すなわち、この第３実施形態において、メインパネル６２およびサブパネル６３の両方を使用する場合には、動画像なども表示されるメインパネル６２は常に高い走査周波数（約６０Ｈｚ）で駆動するとともに、静止画像などを表示するサブパネル６３は、約１秒に１回程度の走査周波数（約１Ｈｚ）で駆動する。具体的には、外部ＩＣ１１に設けられたＥＮＢ信号制御回路１３を用いてサブパネル６３の２回目以降の走査時に、ＥＮＢ信号を図５に示すようにＬレベル（ＥＮＢ１、ＥＮＢ２）にすることによって、サブパネル６３に対応するＡＮＤ１およびＡＮＤ２の出力を強制的にＬレベルにする。これにより、Ｖシフトレジスタ６４によるゲート線の２回目以降の走査時に、ゲート線Ｇ１およびＧ２への出力を停止する。
【００８１】
そして、サブパネル６３では、約１秒に１回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒に１回のみスイッチングトランジスタ６３１はオン状態になるので、約１秒に１回のみＤＲＡＭ６３３にＨレベルまたはＬレベルの信号が供給される。つまり、サブパネル６３は、Ｖシフトレジスタ６４の走査周波数（約６０Ｈｚ）とは無関係に約１秒間に１回の周波数（約１Ｈｚ）で走査される。そして、ＤＲＡＭ６３３に保持されている信号がＨレベルである場合には、信号選択回路６３４のＮチャネルトランジスタ６３４ａがオン状態になるとともに、Ｐチャネルトランジスタ６３４ｂはオフ状態になる。これにより、黒／白電圧生成回路７０からの黒電圧が、黒電源線７０ｂおよびＮチャネルトランジスタ６３４ａを介して、液晶６３５の表示電極に供給される。これにより、黒表示が行われる。
【００８２】
また、ＤＲＡＭ６３３にＬレベルが保持されている場合には、Ｎチャネルトランジスタ６３４ａがオフ状態になるとともに、Ｐチャネルトランジスタ６３４ｂがオン状態になる。この場合には、黒／白電圧生成回路７０からの白電圧が、白電源線７０ａおよびＰチャネルトランジスタ６３４ｂを介して、液晶６３５の表示電極に供給される。これにより、白表示が行われる。
【００８３】
なお、ＤＲＡＭ６３３は、第１および第２実施形態のＳＲＡＭ３２と異なり、データを長時間保持することは困難であるので、一定期間毎にリフレッシュ動作を行う必要がある。
【００８４】
一方、メインパネル６２のゲート線Ｇ３およびＧ４には、２回目以降の走査時も１回目の走査時と同様、ＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を一定期間Ｈレベルにすることによって、ゲート線Ｇ３およびＧ４に、Ｈレベルを一定期間出力する。これにより、メインパネル６２のスイッチングトランジスタ６２１がオン状態になるので、メインパネル６２の液晶６２２にアナログ映像信号が書き込まれる。つまり、メインパネル６２は、Ｖシフトレジスタ６４の走査周波数（約６０Ｈｚ）で走査される。
【００８５】
なお、第３実施形態において、メインパネル６２のみ使用する場合には、上述した第１実施形態と同様、サブパネル６３に対応するＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を常にＬレベルの状態にする。これにより、ＡＮＤ１およびＡＮＤ２からの出力が常にＬレベルになるので、ゲート線Ｇ１およびＧ２が常にＬレベルに保持される。これにより、スイッチングトランジスタ６３１が常にオフ状態になるので、サブパネル６３のＤＲＡＭ６３３には、信号が供給されない。そして、黒／白電圧生成回路７０もオフ状態にすることによって、サブパネル６３の表示が行われなくなる。そして、メインパネル６２に対応するＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を全ての走査時に一定期間Ｈレベルにする。これにより、メインパネル６２のみ表示が行われる。
【００８６】
また、メインパネル６２は使用せずにサブパネル６３のみ使用する場合には、第１実施形態と同様、メインパネル６２に対応するＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を常にＬレベルの状態にする。これにより、ＡＮＤ３およびＡＮＤ４からの出力が常にＬレベルになるので、ゲート線Ｇ３およびＧ４が常にＬレベル（負電圧）に保持される。これにより、スイッチングトランジスタ６２１が常にオフ状態になるので、メインパネル６２の液晶６２２には、アナログ映像信号が書き込まれない。このため、メインパネル６２の表示は行われない。そして、サブパネル６３では、約１秒に１回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒に１回のみスイッチングトランジスタ６３１はオン状態になるので、約１秒に１回のみＤＲＡＭ６３３に信号が供給される。これにより、サブパネル６３のみ、黒または白の表示が行われる。
【００８７】
なお、サブパネル３のみ使用する場合で、かつ、ＤＲＡＭ６３３がデータ保持動作を行っている期間は、外部ＩＣ回路１１の電力・信号停止回路１４を用いて、外部ＩＣ１１からＶシフトレジスタ６４、Ｖレベルシフタ６５およびＨシフトレジスタ６６への電力および信号の供給を停止する。そして、３Ｖ電源１５から図８に示した点線の経路のみ電力供給を行う。
【００８８】
第３実施形態では、上記のように、サブパネル６３の各画素に、信号保持回路としてのＤＲＡＭ６３３を内蔵することによって、サブパネル６３の走査周波数を小さくしてサブパネル６３の書き換え周期を長くした場合にも、次の走査までの期間、ＤＲＡＭ６３３により信号を保持することができるので、ちらつき（フリッカ）や表示むらなどが発生するのを抑制することができる。これにより、容易に、サブパネル６３の走査周波数をメインパネル６２の走査周波数よりも小さくすることができる。
【００８９】
また、第３実施形態では、信号選択回路６３４を、Ｎチャネルトランジスタ６３４ａとＰチャネルトランジスタ６３４ｂとから構成することによって、データ保持回路としてＤＲＡＭ６３３を用いた場合に、容易に、ＤＲＡＭ６３３に保持されている信号に対応したデジタル映像信号を選択して液晶６３５の表示電極に供給することができる。
【００９０】
なお、第３実施形態のその他の効果は、上記した第１実施形態と同様である。
【００９１】
すなわち、第３実施形態では、同一のガラス基板６１の異なる領域にメインパネル６２とサブパネル６３とを形成することによって、メインパネル６２およびサブパネル６３を別々のガラス基板上に形成する場合に比べて、より小型化を図ることができる。また、メインパネル６２とサブパネル６３とで、ガラス基板６１とＶシフトレジスタ６４およびＨシフトレジスタ６６とを共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。
【００９２】
また、サブパネル６３のみ使用している場合で、かつ、サブパネル６３のＤＲＡＭ６３３が信号を保持している間はＶシフトレジスタ６４およびＨシフトレジスタ６６への電力および駆動信号の供給を停止するための電力・信号供給停止回路１４を設けることによって、容易に、消費電力の低減を図ることができる。
【００９３】
また、サブパネル６３のみ使用している場合で、かつ、サブパネル６３のＤＲＡＭ６３３が信号を保持している間は、電力・信号供給停止回路１４により電源回路１２からの電力の供給を停止するとともに、３Ｖ電源１５のみから電力を供給することによって、容易に、サブパネル６３のみを使用する場合に、小さい３Ｖ電源１５を用いることができる。これによっても、消費電力を低減することができる。
【００９４】
また、第３実施形態では、ドレイン線をメインパネル６２とサブパネル６３とで共通化することによって、ドレイン線の本数を削減することができる。これにより、消費電力を低減することができるとともに、狭額縁化を図ることができる。
【００９５】
（第４実施形態）
図９は、本発明の第４実施形態によるメインパネルとサブパネルとの２つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。図９を参照して、この第４実施形態では、上記第１〜第３実施形態と異なり、サブパネルの画素に、サブパネルの走査周波数を小さくして走査周期を長くした場合にも、十分に信号を保持することが可能な大きな容量値を有する補助容量を設けた例について説明する。
【００９６】
まず、図９を参照して、この第４実施形態では、同一のガラス基板７１上の異なる領域に、メインパネル７２とサブパネル７３とが形成されている。このメインパネル７２とサブパネル７３とは、ドレイン線の延びる方向に沿って配置されている。また、ドレイン線は、メインパネル７２とサブパネル７３とで共通化されている。メインパネル７２は、透過型または半透過型によって構成されており、サブパネル７３は、反射型によって構成されている。これにより、メインパネル７２とサブパネル７３とを互いに反対側の面に表示することが可能な両面表示型の液晶表示装置が得られる。また、第４実施形態においては、メインパネル７２およびサブパネル７３に、アナログ映像信号が供給される。なお、ガラス基板７１は、本発明の「基板」の一例である。また、メインパネル７２は、本発明の「第１表示パネル」の一例であり、サブパネル７３は、本発明の「第２の表示パネル」の一例である。
【００９７】
メインパネル７２のサブパネル７３が配置される側と反対側には、ドレイン線を駆動（走査）するためのＨシフトレジスタ７６が配置されている。このＨシフトレジスタ７６は、メインパネル７２とサブパネル７３とで共用化されている。Ｈシフトレジスタ７６とメインパネル７２との間には、ドレイン線スイッチ７７が配置されている。また、メインパネル７２およびサブパネル７３のドレイン線と平行な方向にＶシフトレジスタ７４が配置されている。このＶシフトレジスタ７４は、メインパネル７２とサブパネル７３とで共用化されている。Ｖシフトレジスタ７４とメインパネル７２との間には、メインパネル７２に対応する部分のみに、Ｖレベルシフタ７５が配置されている。
【００９８】
なお、Ｖシフトレジスタ７４は、本発明の「第１シフトレジスタ」の一例であり、Ｈシフトレジスタ７６は、本発明の「第２シフトレジスタ」の一例である。
【００９９】
また、液晶表示パネルを構成するガラス基板７１とは別個に、外部ＩＣ８１が設けられている。外部ＩＣ８１は、電源回路８２と、ＥＮＢ信号制御回路８３とを含んでいる。電源回路８２は、正電圧ＶDDを発生させるための回路と、負電圧ＶBBを発生させるための回路とを含んでいる。これにより、外部ＩＣ８１からＶシフトレジスタ７４およびＨシフトレジスタ７６に正電圧ＶDDが供給されるとともに、Ｖレベルシフタ７５に負電圧ＶBBが供給される。また、Ｖシフトレジスタ７４には、外部ＩＣ８１から垂直クロック信号ＶＣＬＫ、スタート信号ＶＳＴおよびＥＮＢ信号が供給される。また、Ｈシフトレジスタ７６には、外部ＩＣ８１から、水平クロック信号ＨＣＬＫおよびスタート信号ＨＳＴが供給される。
【０１００】
また、メインパネル７２の各画素は、スイッチングトランジスタ７２１と液晶７２２と補助容量７２３とを含んでいる。なお、補助容量７２３は、本発明の「第１補助容量」の一例である。メインパネル７２が、透過型である場合には、スイッチングトランジスタ７２１および補助容量７２３が形成される領域以外の光が透過する領域が表示画素領域７２０となる。
【０１０１】
ここで、第４実施形態では、サブパネル７３の各画素が、スイッチングトランジスタ７３１と、液晶７３２と、補助容量７３３とを含んでいる。なお、補助容量７３３は、本発明の「第２補助容量」の一例である。この補助容量７３３は、サブパネル７３の走査周波数を小さくして走査周期を長くした場合にも、十分に信号を保持することが可能なように、メインパネル７２の補助容量７２３よりも大きな容量値を有する。なお、この第４実施形態では、サブパネル７３は反射型であるので、表示画素領域７３０を構成する反射電極（図示せず）は、スイッチングトランジスタ７３１および補助容量７３３を覆うように形成される。したがって、補助容量７３３を大きく形成したとしても、表示画素領域７３０が小さくなることはないので、問題はない。
【０１０２】
なお、この第４実施形態では、メインパネル７２は、対極ＡＣ駆動によって駆動され、サブパネル７３も、対極ＡＣ駆動によって駆動される。アナログ映像信号を表示するメインパネル７２に対極ＡＣ駆動を用いる場合には、対極（ＣＯＭ）の電位と映像信号の電位によっては、図２に示したように、画素電極の電位が負になる場合がある。この場合、メインパネル７２のスイッチングトランジスタ７２１のゲート電位が正電位または０であるとスイッチングトランジスタ７２１がオンするため、メインパネル７２のゲート線には、負電圧を印加する必要がある。
【０１０３】
また、この第４実施形態では、サブパネル７３も対極ＡＣ駆動されるとともに、アナログ映像信号を表示するので、メインパネル７２と同様、サブパネル７３のゲート線には負電圧を印加する必要がある。
【０１０４】
この第４実施形態による液晶表示装置のＶシフトレジスタ７４の内部構成および駆動方法は、サブパネル７３を走査する周波数以外は、図４および図５を用いて説明した第１実施形態によるＶシフトレジスタ４の内部構成および駆動方法と基本的に同様である。
【０１０５】
すなわち、メインパネル７２およびサブパネル７３の両方を使用する場合には、動画像などのアナログ映像信号が表示されるメインパネル７２を常に高い周波数（約６０Ｈｚ）で駆動するとともに、サブパネル７３を約１秒に１０回〜５０回程度の走査周波数（約１０Ｈｚ〜約５０Ｈｚ）で駆動する。具体的には、外部ＩＣ８１に設けられたＥＮＢ信号制御回路８３を用いて、サブパネル７３の２回目以降の走査時に、ＥＮＢ信号を図３に示すようにＬレベル（ＥＮＢ１、ＥＮＢ２）にすることによって、サブパネル７３に対応するＡＮＤ１およびＡＮＤ２の出力を強制的にＬレベルにする。これにより、Ｖシフトレジスタ７４によるゲート線の２回目以降の走査時に、ゲート線Ｇ１およびＧ２への出力を停止する。
【０１０６】
そして、サブパネル７３では、約１秒に１０回〜５０回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒間に１０回〜５０回程度スイッチングトランジスタ７３１はオン状態になるので、約１秒間に１０回〜５０回程度、液晶７３２および補助容量７３３にアナログ映像信号が供給される。つまり、サブパネル７３は、Ｖシフトレジスタ７４の走査周波数（約６０Ｈｚ）とは無関係に約１秒間に１０回〜５０回程度の周波数（約１０Ｈｚ〜約５０Ｈｚ）で走査される。
【０１０７】
一方、メインパネル７２のゲート線Ｇ３およびＧ４には、全ての走査時に、ＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を一定期間Ｈレベルにすることによって、ゲート線Ｇ３およびＧ４に、Ｈレベルを一定期間出力する。これにより、メインパネル７２のスイッチングトランジスタ７２１がオン状態になるので、メインパネル７２の液晶７２２にアナログ映像信号が書き込まれる。つまり、メインパネル７２は、Ｖシフトレジスタ７４の走査周波数（約６０Ｈｚ）で走査される。
【０１０８】
また、メインパネル７２のみ使用する場合には、ＥＮＢ信号制御回路８３により、サブパネル７３に対応するＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を常にＬレベルの状態にすることによって、ＡＮＤ１およびＡＮＤ２からなる出力停止回路４１からの出力を常にＬレベルにする。これにより、スイッチングトランジスタ７３１が常にオフ状態になるので、サブパネル７３の液晶７３２には、信号が供給されない。これにより、サブパネル７３の表示は行われない。そして、メインパネル７２に対応するＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を全ての走査時に一定期間Ｈレベルにする。これにより、メインパネル７２のみ表示が行われる。
【０１０９】
また、サブパネル７３のみ使用する場合には、ＥＮＢ信号制御回路８３により、メインパネル７２に対応するＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を常にＬレベルの状態にすることによって、ＡＮＤ３およびＡＮＤ４からなる出力停止回路４２の出力を常にＬレベルにする。これにより、メインパネル７３の表示は行われない。そして、サブパネル７３では、ＥＮＢ信号制御回路８３により、約１秒に１０回〜５０回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒に１０回〜５０回程度、スイッチングトランジスタ７３１はオン状態になるので、約１秒に１０回〜５０回程度、補助容量７３３および液晶７３２の表示電極にアナログ映像信号が供給される。これにより、サブパネル７３のみ、液晶７３２にアナログ信号表示が行われる。
【０１１０】
第４実施形態では、上記のように、サブパネル７３の走査周波数を小さくしてサブパネル７３の書き換え周期を長くした場合にも、次の走査までの期間、映像信号を十分に保持可能な大きな容量値を有する補助容量７３３を設けることによって、ちらつき（フリッカ）や表示むらなどが発生するのを抑制することができる。これにより、容易に、サブパネル７３の走査周波数をメインパネル７２の走査周波数よりも小さくすることができる。この場合、このサブパネル７３の補助容量７３３は、メインパネル７２の補助容量７２３の３倍以上の容量値を有するのが好ましい。なお、メインパネル７２の補助容量７２３の３倍〜４倍程度の容量値を有するサブパネル７３の補助容量７３３であれば、サブパネル７３のレイアウト上、容易に形成可能である。この場合、サブパネル７３は１秒間に１５回〜２０回程度の周波数（約１５Ｈｚ〜約２０Ｈｚ）で書き換えるのが好ましい。
【０１１１】
また、この第４実施形態では、上記第１〜第３実施形態と同様、同一のガラス基板７１上の異なる領域に、メインパネル７２およびサブパネル７３を設けることによって、メインパネル７２およびサブパネル７３を別々のガラス基板上に形成する場合に比べて、より小型化を図ることができる。また、メインパネル７２とサブパネル７３とで、ガラス基板７１とＶシフトレジスタ７４およびＨシフトレジスタ７６とを共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。
【０１１２】
また、第４実施形態では、ドレイン線をメインパネル７２とサブパネル７３とで共通化することによって、ドレイン線の本数を削減することができる。これにより、消費電力を低減することができるとともに、狭額縁化を図ることができる。
【０１１３】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１１４】
たとえば、上記実施形態では、メインパネルとサブパネルの２つの液晶表示パネルを含む携帯電話用の液晶表示装置を例にとって説明したが、本発明はこれに限らず、複数の表示パネルを含む携帯電話以外の携帯機器用の表示装置や携帯機器以外の機器用の表示装置にも同様に適用可能である。
【０１１５】
また、上記実施形態では、メインパネルとサブパネルの２つの液晶表示パネルを含む場合について説明したが、本発明はこれに限らず、３つ以上の表示パネルを含む場合にも同様に適用可能である。
【０１１６】
また、上記実施形態では、液晶表示パネルを含む表示装置に本発明を適用する場合について説明したが、本発明はこれに限らず、ＥＬ表示パネルなどの自発光素子を含む表示装置にも適用可能である。ＥＬ表示パネルに適用する場合、たとえば、メインパネルをトップエミッション（Ｔｏｐ Ｅｍｉｓｓｉｏｎ）型とし、サブパネルをボトムエミッション（Ｂｏｔｔｏｍ Ｅｍｉｓｓｉｏｎ）型とすればよい。
【０１１７】
また、第１〜第３実施形態では、ガラス基板上に、クロック生成回路、黒／白電圧生成回路および昇圧回路を設けたが、本発明はこれに限らず、これらの回路をパネルの外部に設けるようにしてもよい。
【０１１８】
また、上記実施形態では、メインパネルとサブパネルとでドレイン線を共通化する例を示したが、本発明はこれに限らず、メインパネルとサブパネルとでゲート線を共通化するようにしてもよい。この場合には、ゲート線の延びる方向に沿ってメインパネルとサブパネルとを配置すればよい。
【０１１９】
また、上記実施形態では、メインパネルとサブパネルとで、ＶシフトレジスタおよびＨシフトレジスタを共用化する例を示したが、本発明はこれに限らず、メインパネルとサブパネルとで、ＶシフトレジスタおよびＨシフトレジスタをそれぞれ別々に設けるようにしてもよい。この場合には、メインパネル用のＶシフトレジスタおよびＨシフトレジスタと、サブパネル用のＶシフトレジスタおよびＨシフトレジスタとに、それぞれ、別々の専用のクロック信号を入力することができるので、たとえば、サブパネル用のＶシフトレジスタおよびＨシフトレジスタに入力するクロック信号を、メインパネル用のＶシフトレジスタおよびＨシフトレジスタに入力するクロック信号よりも遅くすることができる。このようにすれば、走査時にＥＮＢ信号によりサブパネルの出力を停止するという制御を行うことなく、メインパネルの走査周波数と、サブパネルの走査周波数とを異ならせることができる。
【０１２０】
また、上記実施形態では、サブパネルの走査周波数をメインパネルの走査周波数よりも小さくした場合について説明したが、本発明はこれに限らず、サブパネルの走査周波数をメインパネルの走査周波数よりも大きくするようにしてもよい。
【０１２１】
また、上記実施形態では、サブパネルのみの使用時に、ＥＮＢ信号を用いてメインパネルに対応するゲート線への出力を停止するとともに、サブパネルに対応するゲート線への走査を複数回に１回（約１秒に１回）のみ出力するようにしたが、本発明はこれに限らず、サブパネルのみ使用する際に、メインパネルに対応するゲート線への出力をＥＮＢ信号を用いて停止するとともに、サブパネルに供給する垂直クロック信号ＶＣＬＫおよび水平クロック信号ＨＣＬＫの周波数を低くすることによって、サブパネルの走査周波数を小さくするようにしてもよい。
【０１２２】
【発明の効果】
以上のように、本発明によれば、複数の表示パネルを含む場合に、より小型化を図ることができる。また、表示パネルの走査周波数を小さくして書き換え周期を長くした場合にも、フリッカ（ちらつき）や表示むらなどを抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるメインパネルとサブパネルとの２つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。
【図２】図１に示した第１実施形態による液晶表示装置のメインパネルを対極ＡＣ駆動した場合の波形図である。
【図３】図１に示した第１実施形態による液晶表示装置のサブパネルを対極ＡＣ駆動した場合の波形図である。
【図４】図１に示した第１実施形態による液晶表示装置のＶシフトレジスタ周辺の内部構成を示した回路図である。
【図５】図４に示した第１実施形態による液晶表示装置のＶシフトレジスタの駆動方法を説明するためのタイミングチャート図である。
【図６】本発明の第２実施形態によるメインパネルとサブパネルとを含む携帯電話用の液晶表示装置を示した平面図である。
【図７】図６に示した第２実施形態による液晶表示装置の負電圧供給停止回路の詳細を示した回路図である。
【図８】本発明の第３実施形態によるメインパネルとサブパネルとを含む携帯電話用の液晶表示装置を示した平面図である。
【図９】本発明の第４実施形態によるメインパネルとサブパネルとを含む携帯電話用の液晶表示装置を示した平面図である。
【図１０】従来のメインパネルとサブパネルとを含む折りたたみ式の携帯電話を示した斜視図である。
【図１１】従来のメインパネルとサブパネルとを含む折りたたみ式の携帯電話を示した斜視図である。
【符号の説明】
１、５１、６１、７１ ガラス基板（基板）
２、６２、７２ メインパネル（第１表示パネル）
３、６３、７３ サブパネル（第２表示パネル）
４、６４、７４ Ｖシフトレジスタ（第１シフトレジスタ）
５、６５、７５ Ｖレベルシフタ（レベルシフタ）
６、６６、７６ Ｈシフトレジスタ（第２シフトレジスタ）
１３ ＥＮＢ信号制御回路
３２ ＳＲＡＭ（スタティック型メモリ）
４１、４２ 出力停止回路
６３３ ＤＲＡＭ（ダイナミック型メモリ）
７２３ 補助容量（第１補助容量）
７３３ 補助容量（第２補助容量）
【発明の属する技術分野】
この発明は、表示装置に関し、特に、複数の表示パネルを含む表示装置に関する。
【０００２】
【従来の技術】
従来、携帯電話などの表示パネルとして用いられる携帯可能な表示装置が知られている。また、従来、メインパネルとサブパネルとの２つの表示パネルを含む折りたたみ式の携帯電話などが知られている。
【０００３】
図１０および図１１は、従来のメインパネルとサブパネルとの２つの液晶表示パネルを含む折りたたみ式の携帯電話を示した斜視図である。図１０および図１１を参照して、従来の折りたたみ式の携帯電話１００は、表示部１００ａと操作部１００ｂとから構成されている。表示部１００ａは、操作部１００ｂ側の面に設けられたメインパネル１０１と、操作部１００ｂとは反対側の面に設けられたサブパネル１０２とを含んでいる。そして、不使用時には、図１０に示すように、表示部１００ａが操作部１００ｂに対して折りたたまれている。この折りたたまれた状態では、サブパネル１０２によって時間情報などが表示される。また、使用時には、図１０に示した状態から図１０の矢印の方向に表示部１００ａが開かれて、図１１に示すような状態となる。この状態では、メインパネル１０１によって電話番号や動画などが表示される。
【０００４】
上記した従来のメインパネル１０１とサブパネル１０２とを含む携帯電話１００では、メインパネル１０１とサブパネル１０２とを別々に搭載していたため、携帯電話１００の筐体が大きくなるという不都合があった。このため、携帯電話１００の小型化を図るのが困難であった。
【０００５】
そこで、従来、メインパネルとサブパネルとを含む携帯電話などの携帯機器において、バックライトの上方および下方にそれぞれメインパネルおよびサブパネルを配置することによって、メインパネルとサブパネルとでバックライトを共用化する技術が提案されている。これにより、バックライトを共用化した分、筐体の小型化を図ることが可能である。
【０００６】
【発明が解決しようとする課題】
ここで、携帯電話１００などの携帯機器に使用される液晶表示装置では、特に、小型化の要求が強いので、さらなる小型化を図る必要がある。しかしながら、上記したバックライトを共用化する技術では、メインパネルおよびサブパネルのパネル自体は別々に搭載されるので、小型化には限界があった。その結果、上記バックライトを共用化する技術では、さらなる小型化を図るのは困難であるという問題点があった。
【０００７】
また、上記バックライトを共用化する技術では、メインパネルおよびサブパネルのパネル自体は別々に搭載されるので、部品点数をより削減するとともに、組み立て工程をより簡略化するのは困難であった。その結果、装置コストをより低減するのが困難であるという問題点もあった。
【０００８】
この発明は上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、複数の表示パネルを含む場合に、より小型化を図ることが可能な表示装置を提供することである。
【０００９】
この発明のもう１つの目的は、上記の表示装置において、部品点数をより削減するとともに、組立工程をより簡略化することである。
【００１０】
この発明のさらにもう１つの目的は、上記の表示装置において、表示パネルの走査周波数を小さくして書き換え周期を長くした場合にも、フリッカ（ちらつき）や表示むらなどを抑制することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明の一の局面による表示装置は、基板上に形成され、第１走査周波数で信号が走査される第１表示パネルと、基板と同一基板上で、かつ、第１表示パネルが形成される領域とは異なる領域に形成され、第１走査周波数とは異なる第２走査周波数で信号が走査される第２表示パネルとを備えている。
【００１２】
この一の局面による表示装置では、上記のように、同一の基板上の異なる領域に第１表示パネルおよび第２表示パネルを形成することによって、第１表示パネルおよび第２表示パネルを別々の基板上に形成する場合に比べて、より小型化を図ることができる。また、第１表示パネルと第２表示パネルとで、基板を共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。さらに、第１表示パネルの第１走査周波数と第２表示パネルの第２走査周波数とを異ならせることによって、たとえば、第１表示パネルが動画像などを表示するために書き換え回数を多く必要とするとともに、第２表示パネルが静止画像などを表示するために書き換え回数を多く必要としない場合に、第１表示パネルの第１走査周波数を第２表示パネルの第２走査周波数よりも大きくすることができる。
【００１３】
上記一の局面による表示装置において、好ましくは、第１表示パネルのゲート線および第２表示パネルのゲート線を駆動するための第１シフトレジスタと、第１表示パネルのドレイン線および第２表示パネルのドレイン線を駆動するための第２シフトレジスタと、第１シフトレジスタの第１表示パネルに対応する部分および第２表示パネルに対応する部分のいずれか一方の出力を停止する出力停止回路とをさらに備える。このように構成すれば、出力停止回路からの出力を複数の走査のうちの１回のみ出力するようにすれば、たとえば、第１表示パネルが動画像などを表示するために書き換え回数を多く必要とするとともに、第２表示パネルが静止画像などを表示するために書き換え回数を多く必要としない場合に、出力停止回路により、第２表示パネルの書き換え周期のみを長くすることができる。これにより、第１表示パネルの第１走査周波数を大きく保ちながら、第２表示パネルの第２走査周波数を小さくすることができる。
【００１４】
上記の場合、第２表示パネルを走査する第２走査周波数は、第１表示パネルの第１走査周波数よりも小さい。このように構成すれば、容易に、動画像などを表示するために書き換え回数を多く必要とする第１表示パネルの第１走査周波数を大きくするとともに、静止画像などを表示するために書き換え回数を多く必要としない第２表示パネルの第２走査周波数を小さくすることができる。
【００１５】
この場合、好ましくは、第１表示パネルの各画素は、第１補助容量を含み、第２表示パネルの各画素は、第２走査周波数で走査される期間、映像信号を十分に保持可能な第１補助容量よりも大きな容量値を有する第２補助容量を含む。このように構成すれば、第２表示パネルの第２走査周波数を小さくして第２表示パネルの書き換え周期を長くした場合にも、次の走査までの期間、第２補助容量により映像信号を十分に保持することができるので、ちらつき（フリッカ）や表示むらなどが発生するのを抑制することができる。
【００１６】
上記一の局面による表示装置において、好ましくは、基板上に互いに交差するように配置されたドレイン線およびゲート線をさらに備え、第２表示パネルは、ゲート線から入力される信号に応じてドレイン線からの信号を保持するためのスタティック型メモリを含む。このように構成すれば、第２表示パネルの第２走査周波数を小さくして第２表示パネルの書き換え周期を長くした場合にも、次の走査までの期間、スタティック型メモリにより信号を確実に保持することができるので、ちらつき（フリッカ）や表示むらなどが発生するのを有効に防止することができる。
【００１７】
上記一の局面による表示装置において、好ましくは、基板上に互いに交差するように配置されたドレイン線およびゲート線をさらに備え、第２表示パネルは、ゲート線から入力される信号に応じてドレイン線からの信号を保持するためのダイナミック型メモリを含む。このように構成すれば、第２表示パネルの第２走査周波数を小さくして第２表示パネルの書き換え周期を長くした場合にも、次の走査までの期間、ダイナミック型メモリにより信号を保持することができるので、ちらつき（フリッカ）や表示むらなどが発生するのを抑制することができる。
【００１８】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態によるサブパネルとメインパネルとの２つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。
【００２０】
まず、図１を参照して、この第１実施形態では、同一のガラス基板１上の異なる領域に、メインパネル２とサブパネル３とが形成されている。このメインパネル２とサブパネル３とは、ドレイン線の延びる方向に沿って配置されている。また、ドレイン線は、メインパネル２とサブパネル３とで共通化されている。メインパネル２は、透過型または半透過型によって構成されており、サブパネル３は、反射型によって構成されている。これにより、同一のガラス基板１上に形成されたメインパネル２とサブパネル３とを互いに反対側の面に表示することが可能な両面表示型の液晶表示装置が得られる。また、メインパネル２では、アナログ映像信号が供給されて動画像などが表示される。サブパネル３では、デジタル映像信号が供給されて静止画像などが表示される。
【００２１】
なお、ガラス基板１は、本発明の「基板」の一例である。また、メインパネル２は、本発明の「第１表示パネル」の一例であり、サブパネル３は、本発明の「第２表示パネル」の一例である。
【００２２】
メインパネル２のサブパネル３が配置される側と反対側には、ドレイン線を駆動（走査）するためのＨシフトレジスタ６が配置されている。このＨシフトレジスタ６は、メインパネル２とサブパネル３とで共用化されている。Ｈシフトレジスタ６とメインパネル２との間には、ドレイン線スイッチ７が配置されている。このドレイン線スイッチ７は、サンプリング信号に応じて、順次スイッチをオンさせることにより映像信号を順次各ドレイン線に供給するために設けられている。
【００２３】
また、メインパネル２のゲート線およびサブパネル３のゲート線の延びる方向と直交する方向に、メインパネル２のゲート線およびサブパネル３のゲート線を駆動（走査）するためのＶシフトレジスタ４が配置されている。このＶシフトレジスタ４は、メインパネル２とサブパネル３とで共用化されている。また、Ｖシフトレジスタ４とメインパネル２との間には、メインパネル２のゲート線に与える信号の負電圧のレベルを変換するためのＶレベルシフタ５が配置されている。
【００２４】
なお、Ｖシフトレジスタ４は、本発明の「第１シフトレジスタ」の一例であり、Ｈシフトレジスタ６は、本発明の「第２シフトレジスタ」の一例である。
【００２５】
また、この第１実施形態では、ガラス基板１上に、クロック生成回路８と、昇圧回路９と、黒／白電圧生成回路１０とが設けられている。クロック生成回路８は、リングオシレータにより構成されているとともに、昇圧回路９での昇圧動作を行うためのクロック信号を生成する。昇圧回路９は、後述するＳＲＡＭ（スタティック型メモリ）に昇圧された電圧（約５Ｖ〜約５．５Ｖ）を供給する。黒／白電圧生成回路１０は、サブパネル３を交流駆動するために、Ｌレベル（０Ｖ）とＨレベル（３Ｖ）とを一定周期で切り換えて白（＝ＣＯＭ）電源線１０ａと黒電源線１０ｂとに供給する。
【００２６】
ここで、第１実施形態では、サブパネル３の各画素は、スイッチングトランジスタ３１と、ＳＲＡＭ（スタティック型メモリ）３２と、信号選択回路３３と、液晶３４とを含んでいる。すなわち、この第１実施形態では、サブパネル３の各画素が、ＳＲＡＭ３２を内蔵している。ＳＲＡＭ３２は、２つのインバータ回路３２ａおよび３２ｂによって構成されている。また、信号選択回路３３は、２つのＮチャネルトランジスタ３３ａおよび３３ｂによって構成されている。なお、サブパネル３は反射型であるので、サブパネル３の表示画素領域３０は、サブパネル３の反射電極（図示せず）が形成される領域になる。したがって、サブパネル３の表示画素領域３０は、スイッチングトランジスタ３１とＳＲＡＭ３２と信号選択回路３３とを覆う領域になる。
【００２７】
また、スイッチングトランジスタ３１のドレインには、ドレイン線が接続されており、ゲートには、ゲート線が接続されている。スイッチングトランジスタ３１のソースには、インバータ回路３２ｂが順方向に接続されている。インバータ回路３２ａは、インバータ回路３２ｂの出力側とスイッチングトランジスタ３１のソースとの間に順方向に接続されている。また、２つのインバータ回路３２ａおよび３２ｂには、電源としての昇圧回路９が接続されている。
【００２８】
また、信号選択回路３３は、ＳＲＡＭ３２と、液晶３４の表示電極との間に設けられている。この信号選択回路３３は、ＳＲＡＭ３２から供給される信号に応じて液晶３４の表示電極に出力すべき信号を選択する回路である。この信号選択回路３３のＮチャネルトランジスタ３３ａのドレインには、黒電源線１０ｂを介して、黒／白電圧生成回路１０が接続されている。また、Ｎチャネルトランジスタ３３ｂのドレインには、白電源線１０ａを介して、黒／白電圧生成回路１０が接続されている。また、Ｎチャネルトランジスタ３３ａのゲートには、インバータ回路３２ａの出力が接続されており、Ｎチャネルトランジスタ３３ｂのゲートには、インバータ回路３２ｂの出力が接続されている。
【００２９】
また、メインパネル２の各画素は、スイッチングトランジスタ２１と、液晶２２と、補助容量２３とを含んでいる。スイッチングトランジスタ２１のドレインは、ドレイン線に接続されている。また、スイッチングトランジスタ２１のソースには、液晶２２の表示電極が接続されている。また、スイッチングトランジスタ２１のソースには、補助容量２３の一方の電極が接続されている。なお、メインパネル２が透過型である場合には、メインパネル２の表示画素領域２０は、図１に示すように、スイッチングトランジスタ２１と補助容量２３とが形成される領域以外の光が透過する領域になる。
【００３０】
なお、第１実施形態では、メインパネル２およびサブパネル３は、対極ＡＣ駆動によって駆動される。ここで、対極ＡＣ駆動とは、映像信号を印加する表示画素の一方電極（表示電極）とは異なる他方電極（対極：ＣＯＭ）を交流駆動させることによって、映像信号の振幅を半分程度にする駆動方式をいう。図２は、アナログ映像信号が表示されるメインパネルを対極ＡＣ駆動する場合の波形図であり、図３は、デジタル映像信号が表示されるサブパネルを対極ＡＣ駆動した場合の波形図である。図２に示すように、アナログ映像信号が表示されるメインパネル２を対極ＡＣ駆動する場合には、対極（ＣＯＭ）の電位と映像信号の電位によっては、画素電極の電位が負の電位になる場合がある。この場合、メインパネル２のスイッチングトランジスタ２１のゲート電位が正電位または０であるとスイッチングトランジスタ２１がオンするため、メインパネル２のゲート線には、負電圧を印加する必要がある。
【００３１】
その一方、デジタル映像信号が表示されるサブパネル３では、対極ＡＣ駆動した場合にも、図３に示すように、ＳＲＡＭ３２に保持される信号の電位が負の電位になることはない。このため、サブパネル３のゲート線には、負電圧を供給する必要がない。このため、第１実施形態では、Ｖレベルシフタ５は、メインパネル２に対応する部分のみに配置されており、サブパネル３に対応する部分には配置されていない。
【００３２】
また、液晶表示パネルを構成するガラス基板１とは別個に、外部ＩＣ１１と３Ｖ電源１５とが設けられている。外部ＩＣ１１は、電源回路１２と、ＥＮＢ信号制御回路１３と、電力・信号供給停止回路１４とを含んでいる。電源回路１２は、正電圧ＶDDを発生するための回路と、負電圧ＶBBを発生させるための回路とを含んでいる。これにより、外部ＩＣ１１からＶシフトレジスタ４およびＨシフトレジスタ６に正電圧ＶDDが供給されるとともに、Ｖレベルシフタ５に、負電圧ＶBBが供給される。また、Ｖシフトレジスタ４には、外部ＩＣ１１から、垂直クロック信号ＶＣＬＫ、スタート信号ＶＳＴおよびＥＮＢ信号が供給される。また、Ｈシフトレジスタ６には、外部ＩＣ１１から水平クロック信号ＨＣＬＫおよびスタート信号ＨＳＴが供給される。
【００３３】
また、ＥＮＢ信号制御回路１３は、Ｖシフトレジスタ４による走査時に供給するＥＮＢ信号のＨレベルまたはＬレベルを制御するために設けられている。電力・信号供給停止回路１４は、サブパネル３のみ使用する場合で、かつ、ＳＲＡＭ３２により信号を保持している期間に、Ｖシフトレジスタ４およびＨシフトレジスタ６への電力および信号の供給を停止するために設けられている。
【００３４】
図４は、図１に示した第１実施形態による液晶表示装置のＶシフトレジスタ周辺の内部構成を示した回路図である。次に、図４を参照して、第１実施形態による液晶表示装置のＶシフトレジスタ４の内部構成について説明する。Ｖシフトレジスタ４は、シフトレジスタ４ａ、４ｂ、４ｃ、４ｄおよび４ｅを含んでいる。また、Ｖシフトレジスタ４は、３つの入力端子と１つの出力端子とを有するＡＮＤ回路からなるＡＮＤ１、ＡＮＤ２、ＡＮＤ３およびＡＮＤ４を含んでいる。ＡＮＤ１の入力端子には、シフトレジスタ４ａおよび４ｂ（ＳＲ１およびＳＲ２）の出力と、ＥＮＢ信号とが入力される。また、ＡＮＤ２の入力端子には、シフトレジスタ４ｂおよび４ｃ（ＳＲ２およびＳＲ３）の出力と、ＥＮＢ信号とが入力される。また、ＡＮＤ３の入力端子には、シフトレジスタ４ｃおよび４ｄ（ＳＲ３およびＳＲ４）の出力と、ＥＮＢ信号とが入力される。また、ＡＮＤ４の入力端子には、シフトレジスタ４ｄおよび４ｅ（ＳＲ４およびＳＲ５）の出力と、ＥＮＢ信号とが入力される。
【００３５】
ＡＮＤ１、ＡＮＤ２、ＡＮＤ３およびＡＮＤ４では、３つの入力の全てがＨレベルになったときのみ、Ｈレベルが出力され、３つの入力うち１つでもＬレベルがあると、Ｌレベルが出力される。このため、ＥＮＢ信号がＬレベルになると、Ｌレベルが出力される。
【００３６】
また、ＡＮＤ１およびＡＮＤ２の出力端子は、それぞれ、ゲート線Ｇ１およびＧ２に接続されている。また、ＡＮＤ３およびＡＮＤ４の出力端子は、それぞれ、Ｖレベルシフタ５の各レベルシフタ５ａおよび５ｂを介して、ゲート線Ｇ３およびＧ４に接続されている。
【００３７】
ここで、ＡＮＤ１およびＡＮＤ２は、走査時にサブパネル３への出力を停止する出力停止回路４１を構成する。また、ＡＮＤ３およびＡＮＤ４は、走査時にメインパネル２への出力を停止する出力停止回路４２を構成する。
【００３８】
図５は、図４に示した第１実施形態による液晶表示装置のＶシフトレジスタの駆動方法を説明するためのタイミングチャート図である。次に、図４および図５を参照して、第１実施形態による液晶表示装置のＶシフトレジスタ４の駆動方法について説明する。
【００３９】
まず、メインパネル２およびサブパネル３の両方を使用する場合について説明する。この場合、メインパネル２は、動画像などを表示するため高い走査周波数で走査する必要があるのに対して、サブパネル３は、静止画像などを表示するため、データの書き換えをほとんど必要としない。したがって、この第１実施形態では、走査周波数はメインパネル２とサブパネル３とで同じにしながら、サブパネル３の画素データのリフレッシュ周波数（フレーム周波数）を低くする。
【００４０】
具体的には、Ｖシフトレジスタ４は、スタート信号ＶＳＴ（図４参照）によって駆動が開始される。そして、Ｖシフトレジスタ４のシフトレジスタ４ａ〜４ｅ（ＳＲ１〜ＳＲ５）は、垂直クロック信号ＶＣＬＫに同期して、図５に示すように、順次一定期間Ｈレベルになる。この場合、第１回目の走査時には、サブパネル３に対応するＡＮＤ１およびＡＮＤ２にＨレベルのＥＮＢ信号（ＥＮＢ１およびＥＮＢ２）を供給するとともに、メインパネル２に対応するＡＮＤ３およびＡＮＤ４にもＨレベルのＥＮＢ信号（ＥＮＢ３およびＥＮＢ４）を供給する。このＥＮＢ信号の制御は、図１に示した外部ＩＣ１１に内蔵されるＥＮＢ信号制御回路１３によって行われる。これにより、図５に示すように、１回目の走査時には、ＡＮＤ１、ＡＮＤ２、ＡＮＤ３およびＡＮＤ４の出力がそれぞれ一定期間Ｈレベルになる。これにより、１回目の走査では、ゲート線Ｇ１、Ｇ２、Ｇ３およびＧ４の全てがそれぞれ一定期間Ｈレベルになる。
【００４１】
なお、ＥＮＢ信号は、従来、プリチャージ期間中に画素トランジスタ（スイッチングトランジスタ）がオンしないようにするために用いられている。ドレイン線のプリチャージは、予めドレイン線をある程度の電圧に立ち上げておいて、映像信号を少し上乗せするだけでよい状態にするために行われる。この第１実施形態では、そのＥＮＢ信号を、メインパネル２とサブパネル３との走査周波数を変更するための制御信号や、後述するように、サブパネル３またはメインパネル２の表示を停止するための制御信号として用いる。
【００４２】
上記のように、サブパネル３およびメインパネル２の１回目の走査時に、サブパネル３に対応するゲート線Ｇ１およびＧ２をＨレベルにすることによって、サブパネル３のスイッチングトランジスタ３１がオンする。これにより、ドレイン線Ｄ１に供給されたＨレベルまたはＬレベルの信号がスイッチングトランジスタ３１を介してＳＲＡＭ３２に供給される。そして、この信号がＳＲＡＭ３２によって保持される。このＳＲＡＭ３２によって保持された信号がＨレベルである場合には、Ｎチャネルトランジスタ３３ａがオンするとともに、Ｎチャネルトランジスタ３３ｂがオフ状態になる。これにより、黒電源線１０ｂからＮチャネルトランジスタ３３ａを介して液晶３４の表示電極に黒電圧が供給されるので、液晶３４は黒表示を行う。
【００４３】
また、ＳＲＡＭ３２に保持された信号がＬレベルの場合には、Ｎチャネルトランジスタ３３ｂがオン状態になるとともに、Ｎチャネルトランジスタ３３ａはオフ状態になる。これにより、白電源線１０ａからＮチャネルトランジスタ３３ｂを介して白電圧が液晶３４の表示電極に供給されるので、液晶３４は、白表示を行う。
【００４４】
また、メインパネル２では、ＡＮＤ３およびＡＮＤ４の出力が、Ｖレベルシフタ５のレベルシフタ５ａおよび５ｂを介して、ゲート線Ｇ３およびＧ４に供給される。メインパネル２の１回目の走査時に、ＡＮＤ３およびＡＮＤ４の出力をＨレベルにすることによって、ゲート線Ｇ３およびＧ４には、Ｖレベルシフタ５のレベルシフタ５ａおよび５ｂを介して、同じＨレベルの電圧が供給される。これにより、スイッチングトランジスタ２１がオン状態になる。この状態で、ドレイン線Ｄ１にメインパネル２用のアナログ映像信号が供給されるので、そのアナログ映像信号は液晶２２の表示電極に供給される。これにより、メインパネル２の対応する画素でアナログ信号表示が行われる。
【００４５】
なお、メインパネル２の画素にアナログ映像信号を供給しない期間は、ＡＮＤ３およびＡＮＤ４の出力がＬレベルになるとともに、ゲート線Ｇ３およびＧ４には、レベルシフタ５ａおよび５ｂによってレベル変換された負電圧が供給される。これにより、アナログ映像信号が表示されるメインパネル２を対極ＡＣ駆動した場合に、メインパネル２のスイッチングトランジスタ２１を確実にオフ状態に保持することができる。
【００４６】
ここで、第１実施形態では、Ｖシフトレジスタ４によるゲート線の２回目以降の走査時には、サブパネル３に対応するＡＮＤ１およびＡＮＤ２の出力を強制的にＬレベルにする。すなわち、サブパネル３の２回目以降のゲート線の走査時に、ＥＮＢ信号を図５に示すように、Ｌレベル（ＥＮＢ１、ＥＮＢ２）にすることによって、サブパネル３に対応するＡＮＤ１およびＡＮＤ２の出力を強制的にＬレベルにする。これにより、Ｖシフトレジスタ４によるゲート線の２回目以降の走査時に、ゲート線Ｇ１およびＧ２への出力を停止する。この場合、スイッチングトランジスタ３１はオフ状態になるので、ＳＲＡＭ３２への信号の書き込みは行われない。つまり、この場合には、ＡＮＤ１およびＡＮＤ２が、出力停止回路４１を構成する。
【００４７】
そして、サブパネル３では、約１秒に１回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒に１回のみスイッチングトランジスタ３１はオン状態になるので、約１秒に１回のみＳＲＡＭ３２に信号が供給される。つまり、サブパネル３は、Ｖシフトレジスタ４の走査周波数（約６０Ｈｚ）とは無関係に約１秒間に１回の周波数（約１Ｈｚ）で走査される。
【００４８】
その一方、メインパネル２では、２回目以降の走査時も１回目の走査時と同様、ＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を一定期間Ｈレベルにすることによって、ゲート線Ｇ３およびＧ４に、Ｈレベルを一定期間出力する。これにより、メインパネル２のスイッチングトランジスタ２１がオン状態になるので、メインパネル２の液晶２２にアナログ映像信号が書き込まれる。つまり、メインパネル２は、Ｖシフトレジスタ４の走査周波数（約６０Ｈｚ）で走査される。
【００４９】
上記のように、第１実施形態では、メインパネル２とサブパネル３とを両方使用する際には、動画像なども表示されるメインパネル２を常に高い走査周波数（約６０Ｈｚ）で駆動するとともに、サブパネル３を約１秒に１回程度の低い周波数（約１Ｈｚ）で駆動する。この場合、サブパネル３には、データ保持回路としてのＳＲＡＭ３２が内蔵されているので、サブパネル３の走査周波数を低くして書き換え周期が長くなったとしても、次の走査までの期間、ＳＲＡＭ３２により信号が確実に保持される。
【００５０】
次に、サブパネル３を使用せずにメインパネル２のみ使用する場合の動作について説明する。この場合には、サブパネル３に対応するＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を常にＬレベルの状態にする。これにより、ＡＮＤ１およびＡＮＤ２からの出力が常にＬレベルになるので、ゲート線Ｇ１およびＧ２が常にＬレベルに保持される。これにより、スイッチングトランジスタ３１が常にオフ状態になるので、サブパネル３のＳＲＡＭ３２には、信号が供給されない。さらに、ＳＲＡＭ３２の電源および黒・白信号をオフにすると、サブパネル３の表示は行われなくなる。なお、この場合のＡＮＤ１およびＡＮＤ２は、サブパネル３の出力停止回路４１を構成する。そして、メインパネル２では、ＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を全ての走査時に一定期間Ｈレベルにする。これにより、メインパネル２のみ表示が行われる。
【００５１】
次に、メインパネル２を使用せずにサブパネル３のみ使用する場合の動作について説明する。この場合には、メインパネル２に対応するＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を常にＬレベルの状態にする。これにより、ＡＮＤ３およびＡＮＤ４からの出力が常にＬレベルになるので、ゲート線Ｇ３およびＧ４が常にＬレベルに保持される。この場合、メインパネル２のスイッチングトランジスタ２１が常にオフ状態になるので、メインパネル２の液晶２２には、アナログ映像信号が書き込まれない。この場合のＡＮＤ３およびＡＮＤ４は、メインパネル２の出力停止回路４２を構成する。そして、サブパネル３では、約１秒に１回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒に１回のみスイッチングトランジスタ３１はオン状態になるので、約１秒に１回のみＳＲＡＭ３２に信号が供給される。これにより、サブパネル３のみ、黒または白の表示が行われる。
【００５２】
なお、サブパネル３のみ使用する場合で、かつ、ＳＲＡＭ３２がデータ保持動作を行っている期間は、外部ＩＣ回路１１の電力・信号停止回路１４（図１参照）を用いて、外部ＩＣ１１からＶシフトレジスタ４、Ｖレベルシフタ５およびＨシフトレジスタ６への電力（ＶDD、ＶBB）および信号（ＶＣＬＫ、ＶＳＴ、ＥＮＢ、ＨＣＬＫ、ＨＳＴ）の供給を停止する。そして、３Ｖ電源１５から図１に示した点線の経路のみ電力供給を行う。
【００５３】
ここで、メインパネル２およびサブパネル３が使用状態であるか否かの検出は、図１に示した携帯電話９０の開閉検知スイッチ９０ａに基づいて行われる。具体的には、携帯電話９０が折りたたまれてメインパネル２が使用されない状態では、開閉検出スイッチ９０ａからの出力がＬレベルになるので、サブパネル３のみ使用する状態であることが外部ＩＣ回路１１により検出される。また、携帯電話９０が開かれてメインパネルを使用する際には、開閉検出スイッチ９０ａからの出力がＨレベルになるので、メインパネル２およびサブパネル３が使用状態であることが外部ＩＣ回路１１により検出される。
【００５４】
第１実施形態では、上記のように、同一のガラス基板１上の異なる領域にメインパネル２およびサブパネル３を設けることによって、メインパネル２およびサブパネル３を別々のガラス基板上に形成する場合に比べて、より小型化を図ることができる。また、メインパネル２とサブパネル３とで、ガラス基板１とＶシフトレジスタ４およびＨシフトレジスタ６とを共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。
【００５５】
また、第１実施形態では、上記のように、サブパネル３の各画素にＳＲＡＭ３２を内蔵することによって、サブパネル３の走査周波数を小さくしてサブパネル３の書き換え周期を長くした場合にも、次の走査までの期間、ＳＲＡＭ３２により信号を信号電圧の低下なく確実に保持することができるので、信号電圧の低下に起因するちらつき（フリッカ）や表示むらなどを有効に防止することができる。これにより、容易に、サブパネル３の走査周波数をメインパネル３の走査周波数よりも小さくすることができる。
【００５６】
また、第１実施形態では、サブパネル３にデジタル映像信号を保持するためのＳＲＡＭ３２を内蔵することによって、ＳＲＡＭ３２によりデジタル映像信号が保持されるので、サブパネル３を書き換える必要がほとんどない。これにより、サブパネル３のみ使用する場合で、かつ、サブパネル３のＳＲＡＭ３２が信号を保持している間は、電力・信号供給停止回路１４によりＶシフトレジスタ４、Ｖレベルシフタ５およびＨシフトレジスタ６への電力および駆動信号の供給を停止することができるので、その分、消費電力を低減することができる。
【００５７】
また、第１実施形態では、サブパネル３のみ使用している場合で、かつ、サブパネル３のＳＲＡＭ３２が信号を保持している間は、電源回路１２からの電力の供給を停止するとともに、３Ｖ電源１５からのみ電力を供給することによって、サブパネル３のみ使用する場合に、小さい３Ｖ電源１５を用いることができる。これによっても、消費電力を低減することができる。
【００５８】
また、第１実施形態では、ＳＲＡＭ３２からの信号に応じて液晶３４の表示電極に供給するデジタル映像信号を選択する信号選択回路３３を設けることによって、ＳＲＡＭ３２に保持されたデータに対応するデジタル映像信号を、容易に、サブパネル３の液晶３４の表示電極に供給することができる。
【００５９】
また、第１実施形態では、ドレイン線をメインパネル２とサブパネル３とで共通化することによって、ドレイン線の本数を削減することができる。これにより、消費電力を低減することができるとともに、狭額縁化を図ることができる。
【００６０】
（第２実施形態）
図６は、本発明の第２実施形態によるメインパネルとサブパネルとの２つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。図７は、図６に示した第２実施形態による液晶表示装置の負電圧供給停止回路の構成を説明するための回路図である。図６および図７を参照して、この第２実施形態では、上記第１実施形態と異なり、Ｖレベルシフタに負電圧ＶBBを供給するための降圧回路と、降圧回路からＶレベルシフタへの負電圧の供給を停止するための負電圧供給停止回路とがガラス基板上に形成された例について説明する。この第２実施形態のその他の構成は、上記した第１実施形態と同様である。
【００６１】
この第２実施形態では、図６に示すように、ガラス基板５１上に、上記した第１実施形態と同様、メインパネル２、サブパネル３、Ｖシフトレジスタ４、Ｖレベルシフタ５、Ｈシフトレジスタ６、ドレイン線スイッチ７、クロック生成回路８、昇圧回路９および黒／白電圧生成回路１０が形成されている。なお、Ｖシフトレジスタ４の駆動方法は、上記した第１実施形態と同様である。
【００６２】
この第２実施形態では、ガラス基板５１上に、さらに、降圧回路５２と、負電圧供給停止回路５３とが設けられている。
【００６３】
負電圧供給停止回路５３は、図７に示すように、クロック生成回路８と降圧回路５２との間に接続されているとともに、ＮチャネルトランジスタＮＴ１によって構成されている。ＮチャネルトランジスタＮＴ１のゲートには、携帯電話９の開閉検知スイッチ９０ａの出力が接続されている。
【００６４】
また、第２実施形態では、ガラス基板５１の外部に、外部ＩＣ１１ａが設けられている。外部ＩＣ１１ａには、正電圧ＶDDを発生させるための電源回路１２ａと、ＥＮＢ信号制御回路１３と、電力・信号供給停止回路１４とが設けられている。
【００６５】
図７を参照して、負電圧供給停止回路５３の動作としては、携帯電話９０が開かれてメインパネル２が使用される状態になると、開閉検知スイッチ９０ａがＶDDに接続される。これにより、ＨレベルがＮチャネルトランジスタＮＴ１のゲートに供給されるので、ＮチャネルトランジスタＮＴ１がオン状態になる。この状態では、クロック生成回路８からのクロック信号が降圧回路５２に供給される。そして、降圧回路５２によって降圧動作が行われることにより、負電圧ＶBBが発生される。この発生された負電圧ＶBBは、Ｖレベルシフタ５に供給される。
【００６６】
その一方、携帯電話９０が閉じた状態でメインパネル２が不使用状態（サブパネル３のみ使用状態）になると、開閉検知スイッチ９０ａが接地端子に接続されて、ＬレベルがＮチャネルトランジスタＮＴ１のゲートに供給される。この場合には、ＮチャネルトランジスタＮＴ１がオフ状態になるので、クロック生成回路８からのクロック信号が降圧回路５２に供給されない。このため、降圧回路５２によって負電圧ＶBBが発生されないので、負電圧ＶBBは、Ｖレベルシフタ５に供給されない。
【００６７】
上記のように、第２実施形態では、ガラス基板５１上に、降圧回路５２と、負電圧供給停止回路５３とを設けることによって、サブパネル３のみ使用している場合に、負電圧供給停止回路５３によりＶレベルシフタ５への負電圧ＶBBの供給を停止することができるので、より消費電力を低減することができる。
【００６８】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００６９】
（第３実施形態）
図８は、本発明の第３実施形態によるサブパネルとメインパネルとの２つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。図８を参照して、この第３実施形態では、上記第１および第２実施形態と異なり、サブパネルの画素にＤＲＡＭ（ダイナミックランダムアクセスメモリ：ダイナミック型メモリ）を内蔵した例について説明する。
【００７０】
具体的には、この第３実施形態では、同一のガラス基板６１上の異なる領域に、メインパネル６２とサブパネル６３とが形成されている。このメインパネル６２とサブパネル６３とは、ドレイン線の延びる方向に沿って配置されている。また、ドレイン線は、メインパネル６２とサブパネル６３とで共通化されている。メインパネル６２は、透過型または半透過型によって構成されており、サブパネル６３は、反射型によって構成されている。これにより、メインパネル６２とサブパネル６３とを互いに反対側の面に表示することが可能な両面表示型の液晶表示装置が得られる。なお、ガラス基板６１は、本発明の「基板」の一例である。また、メインパネル６２は、本発明の「第１表示パネル」の一例であり、サブパネル６３は、本発明の「第２の表示パネル」の一例である。
【００７１】
メインパネル６２のサブパネル６３が配置される側と反対側には、ドレイン線を駆動（走査）するためのＨシフトレジスタ６６が配置されている。このＨシフトレジスタ６６は、メインパネル６２とサブパネル６３とで共用化されている。Ｈシフトレジスタ６６とメインパネル６２との間には、ドレイン線スイッチ６７が配置されている。また、メインパネル６２のゲート線およびサブパネル６３のゲート線の延びる方向と直交する方向に、メインパネル６２のゲート線およびサブパネル６３のゲート線を駆動（走査）するためのＶシフトレジスタ６４が配置されている。このＶシフトレジスタ６４は、メインパネル６２とサブパネル６３とで共用化されている。また、Ｖシフトレジスタ６４とメインパネル６２との間には、メインパネル６２のゲート線に与える信号の電圧のレベルを変換するためのＶレベルシフタ６５が配置されている。
【００７２】
なお、Ｖシフトレジスタ６４は、本発明の「第１シフトレジスタ」の一例であり、Ｈシフトレジスタ６６は、本発明の「第２シフトレジスタ」の一例である。
【００７３】
また、この第３実施形態においても、第１実施形態と同様、メインパネル６２は、動画像などのアナログ映像信号を表示するとともに、サブパネル６３は、静止画像などのデジタル映像信号を表示する。そして、メインパネル６２およびサブパネル６３を対極ＡＣ駆動によって駆動する。このため、レベル変換された負電圧をゲート線に供給するためのＶレベルシフタ６５は、第１実施形態と同様、アナログ映像信号を表示するメインパネル６２に対応する部分にのみ配置されている。
【００７４】
また、ガラス基板６１上には、黒／白電圧生成回路７０が設けられている。
【００７５】
ここで、第３実施形態では、サブパネル６３の各画素が、ＤＲＡＭ６３３と、信号選択回路６３４と、液晶６３５とを含んでいる。ＤＲＡＭ６３３は、スイッチングトランジスタ６３１と、容量６３２とを含んでいる。また、信号選択回路６３４は、Ｎチャネルトランジスタ６３４ａと、Ｐチャネルトランジスタ６３４ｂとを含んでいる。
【００７６】
ＤＲＡＭ６３３のスイッチングトランジスタ６３１のドレインは、ドレイン線に接続されており、ゲートはゲート線に接続されている。また、スイッチングトランジスタ６３１のソースには、容量６３２の一方の電極が接続されている。また、スイッチングトランジスタ６３１のソースは、Ｎチャネルトランジスタ６３４ａのゲートとＰチャネルトランジスタ６３４ｂのゲートとに接続されている。また、Ｎチャネルトランジスタ６３４ａのドレインは、黒電源線７０ｂを介して、黒／白電圧生成回路７０に接続されている。Ｐチャネルトランジスタ６３４ｂのドレインは、白電源線７０ａを介して、黒／白電圧生成回路７０に接続されている。また、Ｎチャネルトランジスタ６３４ａおよびＰチャネルトランジスタ６３４ｂのソースは、共に、液晶６３５の表示電極に接続されている。なお、サブパネル６３は、反射型であるので、表示画素領域６３０は、ＤＲＡＭ６３３および信号選択回路６３４を含む領域となる。
【００７７】
また、メインパネル６２の各画素は、スイッチングトランジスタ６２１と、液晶６２２と補助容量６２３とを含んでいる。メインパネル６２が、透過型である場合には、スイッチングトランジスタ６２１および補助容量６２３が形成される領域以外の光が透過する領域が表示画素領域６２０となる。
【００７８】
また、第３実施形態では、液晶表示パネルを構成するガラス基板６１とは別個に、第１実施形態と同様、外部ＩＣ１１と、３Ｖ電源１５とが設けられている。外部ＩＣ１１は、電源回路１２とＥＮＢ信号制御回路１３と電力・信号供給停止回路１４とを含んでいる。
【００７９】
上記した第３実施形態による液晶表示装置のＶシフトレジスタ６４の内部構成および駆動方法は、図４および図５を用いて説明した第１実施形態によるＶシフトレジスタ４の内部構成および駆動方法と同様である。
【００８０】
すなわち、この第３実施形態において、メインパネル６２およびサブパネル６３の両方を使用する場合には、動画像なども表示されるメインパネル６２は常に高い走査周波数（約６０Ｈｚ）で駆動するとともに、静止画像などを表示するサブパネル６３は、約１秒に１回程度の走査周波数（約１Ｈｚ）で駆動する。具体的には、外部ＩＣ１１に設けられたＥＮＢ信号制御回路１３を用いてサブパネル６３の２回目以降の走査時に、ＥＮＢ信号を図５に示すようにＬレベル（ＥＮＢ１、ＥＮＢ２）にすることによって、サブパネル６３に対応するＡＮＤ１およびＡＮＤ２の出力を強制的にＬレベルにする。これにより、Ｖシフトレジスタ６４によるゲート線の２回目以降の走査時に、ゲート線Ｇ１およびＧ２への出力を停止する。
【００８１】
そして、サブパネル６３では、約１秒に１回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒に１回のみスイッチングトランジスタ６３１はオン状態になるので、約１秒に１回のみＤＲＡＭ６３３にＨレベルまたはＬレベルの信号が供給される。つまり、サブパネル６３は、Ｖシフトレジスタ６４の走査周波数（約６０Ｈｚ）とは無関係に約１秒間に１回の周波数（約１Ｈｚ）で走査される。そして、ＤＲＡＭ６３３に保持されている信号がＨレベルである場合には、信号選択回路６３４のＮチャネルトランジスタ６３４ａがオン状態になるとともに、Ｐチャネルトランジスタ６３４ｂはオフ状態になる。これにより、黒／白電圧生成回路７０からの黒電圧が、黒電源線７０ｂおよびＮチャネルトランジスタ６３４ａを介して、液晶６３５の表示電極に供給される。これにより、黒表示が行われる。
【００８２】
また、ＤＲＡＭ６３３にＬレベルが保持されている場合には、Ｎチャネルトランジスタ６３４ａがオフ状態になるとともに、Ｐチャネルトランジスタ６３４ｂがオン状態になる。この場合には、黒／白電圧生成回路７０からの白電圧が、白電源線７０ａおよびＰチャネルトランジスタ６３４ｂを介して、液晶６３５の表示電極に供給される。これにより、白表示が行われる。
【００８３】
なお、ＤＲＡＭ６３３は、第１および第２実施形態のＳＲＡＭ３２と異なり、データを長時間保持することは困難であるので、一定期間毎にリフレッシュ動作を行う必要がある。
【００８４】
一方、メインパネル６２のゲート線Ｇ３およびＧ４には、２回目以降の走査時も１回目の走査時と同様、ＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を一定期間Ｈレベルにすることによって、ゲート線Ｇ３およびＧ４に、Ｈレベルを一定期間出力する。これにより、メインパネル６２のスイッチングトランジスタ６２１がオン状態になるので、メインパネル６２の液晶６２２にアナログ映像信号が書き込まれる。つまり、メインパネル６２は、Ｖシフトレジスタ６４の走査周波数（約６０Ｈｚ）で走査される。
【００８５】
なお、第３実施形態において、メインパネル６２のみ使用する場合には、上述した第１実施形態と同様、サブパネル６３に対応するＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を常にＬレベルの状態にする。これにより、ＡＮＤ１およびＡＮＤ２からの出力が常にＬレベルになるので、ゲート線Ｇ１およびＧ２が常にＬレベルに保持される。これにより、スイッチングトランジスタ６３１が常にオフ状態になるので、サブパネル６３のＤＲＡＭ６３３には、信号が供給されない。そして、黒／白電圧生成回路７０もオフ状態にすることによって、サブパネル６３の表示が行われなくなる。そして、メインパネル６２に対応するＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を全ての走査時に一定期間Ｈレベルにする。これにより、メインパネル６２のみ表示が行われる。
【００８６】
また、メインパネル６２は使用せずにサブパネル６３のみ使用する場合には、第１実施形態と同様、メインパネル６２に対応するＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を常にＬレベルの状態にする。これにより、ＡＮＤ３およびＡＮＤ４からの出力が常にＬレベルになるので、ゲート線Ｇ３およびＧ４が常にＬレベル（負電圧）に保持される。これにより、スイッチングトランジスタ６２１が常にオフ状態になるので、メインパネル６２の液晶６２２には、アナログ映像信号が書き込まれない。このため、メインパネル６２の表示は行われない。そして、サブパネル６３では、約１秒に１回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒に１回のみスイッチングトランジスタ６３１はオン状態になるので、約１秒に１回のみＤＲＡＭ６３３に信号が供給される。これにより、サブパネル６３のみ、黒または白の表示が行われる。
【００８７】
なお、サブパネル３のみ使用する場合で、かつ、ＤＲＡＭ６３３がデータ保持動作を行っている期間は、外部ＩＣ回路１１の電力・信号停止回路１４を用いて、外部ＩＣ１１からＶシフトレジスタ６４、Ｖレベルシフタ６５およびＨシフトレジスタ６６への電力および信号の供給を停止する。そして、３Ｖ電源１５から図８に示した点線の経路のみ電力供給を行う。
【００８８】
第３実施形態では、上記のように、サブパネル６３の各画素に、信号保持回路としてのＤＲＡＭ６３３を内蔵することによって、サブパネル６３の走査周波数を小さくしてサブパネル６３の書き換え周期を長くした場合にも、次の走査までの期間、ＤＲＡＭ６３３により信号を保持することができるので、ちらつき（フリッカ）や表示むらなどが発生するのを抑制することができる。これにより、容易に、サブパネル６３の走査周波数をメインパネル６２の走査周波数よりも小さくすることができる。
【００８９】
また、第３実施形態では、信号選択回路６３４を、Ｎチャネルトランジスタ６３４ａとＰチャネルトランジスタ６３４ｂとから構成することによって、データ保持回路としてＤＲＡＭ６３３を用いた場合に、容易に、ＤＲＡＭ６３３に保持されている信号に対応したデジタル映像信号を選択して液晶６３５の表示電極に供給することができる。
【００９０】
なお、第３実施形態のその他の効果は、上記した第１実施形態と同様である。
【００９１】
すなわち、第３実施形態では、同一のガラス基板６１の異なる領域にメインパネル６２とサブパネル６３とを形成することによって、メインパネル６２およびサブパネル６３を別々のガラス基板上に形成する場合に比べて、より小型化を図ることができる。また、メインパネル６２とサブパネル６３とで、ガラス基板６１とＶシフトレジスタ６４およびＨシフトレジスタ６６とを共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。
【００９２】
また、サブパネル６３のみ使用している場合で、かつ、サブパネル６３のＤＲＡＭ６３３が信号を保持している間はＶシフトレジスタ６４およびＨシフトレジスタ６６への電力および駆動信号の供給を停止するための電力・信号供給停止回路１４を設けることによって、容易に、消費電力の低減を図ることができる。
【００９３】
また、サブパネル６３のみ使用している場合で、かつ、サブパネル６３のＤＲＡＭ６３３が信号を保持している間は、電力・信号供給停止回路１４により電源回路１２からの電力の供給を停止するとともに、３Ｖ電源１５のみから電力を供給することによって、容易に、サブパネル６３のみを使用する場合に、小さい３Ｖ電源１５を用いることができる。これによっても、消費電力を低減することができる。
【００９４】
また、第３実施形態では、ドレイン線をメインパネル６２とサブパネル６３とで共通化することによって、ドレイン線の本数を削減することができる。これにより、消費電力を低減することができるとともに、狭額縁化を図ることができる。
【００９５】
（第４実施形態）
図９は、本発明の第４実施形態によるメインパネルとサブパネルとの２つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。図９を参照して、この第４実施形態では、上記第１〜第３実施形態と異なり、サブパネルの画素に、サブパネルの走査周波数を小さくして走査周期を長くした場合にも、十分に信号を保持することが可能な大きな容量値を有する補助容量を設けた例について説明する。
【００９６】
まず、図９を参照して、この第４実施形態では、同一のガラス基板７１上の異なる領域に、メインパネル７２とサブパネル７３とが形成されている。このメインパネル７２とサブパネル７３とは、ドレイン線の延びる方向に沿って配置されている。また、ドレイン線は、メインパネル７２とサブパネル７３とで共通化されている。メインパネル７２は、透過型または半透過型によって構成されており、サブパネル７３は、反射型によって構成されている。これにより、メインパネル７２とサブパネル７３とを互いに反対側の面に表示することが可能な両面表示型の液晶表示装置が得られる。また、第４実施形態においては、メインパネル７２およびサブパネル７３に、アナログ映像信号が供給される。なお、ガラス基板７１は、本発明の「基板」の一例である。また、メインパネル７２は、本発明の「第１表示パネル」の一例であり、サブパネル７３は、本発明の「第２の表示パネル」の一例である。
【００９７】
メインパネル７２のサブパネル７３が配置される側と反対側には、ドレイン線を駆動（走査）するためのＨシフトレジスタ７６が配置されている。このＨシフトレジスタ７６は、メインパネル７２とサブパネル７３とで共用化されている。Ｈシフトレジスタ７６とメインパネル７２との間には、ドレイン線スイッチ７７が配置されている。また、メインパネル７２およびサブパネル７３のドレイン線と平行な方向にＶシフトレジスタ７４が配置されている。このＶシフトレジスタ７４は、メインパネル７２とサブパネル７３とで共用化されている。Ｖシフトレジスタ７４とメインパネル７２との間には、メインパネル７２に対応する部分のみに、Ｖレベルシフタ７５が配置されている。
【００９８】
なお、Ｖシフトレジスタ７４は、本発明の「第１シフトレジスタ」の一例であり、Ｈシフトレジスタ７６は、本発明の「第２シフトレジスタ」の一例である。
【００９９】
また、液晶表示パネルを構成するガラス基板７１とは別個に、外部ＩＣ８１が設けられている。外部ＩＣ８１は、電源回路８２と、ＥＮＢ信号制御回路８３とを含んでいる。電源回路８２は、正電圧ＶDDを発生させるための回路と、負電圧ＶBBを発生させるための回路とを含んでいる。これにより、外部ＩＣ８１からＶシフトレジスタ７４およびＨシフトレジスタ７６に正電圧ＶDDが供給されるとともに、Ｖレベルシフタ７５に負電圧ＶBBが供給される。また、Ｖシフトレジスタ７４には、外部ＩＣ８１から垂直クロック信号ＶＣＬＫ、スタート信号ＶＳＴおよびＥＮＢ信号が供給される。また、Ｈシフトレジスタ７６には、外部ＩＣ８１から、水平クロック信号ＨＣＬＫおよびスタート信号ＨＳＴが供給される。
【０１００】
また、メインパネル７２の各画素は、スイッチングトランジスタ７２１と液晶７２２と補助容量７２３とを含んでいる。なお、補助容量７２３は、本発明の「第１補助容量」の一例である。メインパネル７２が、透過型である場合には、スイッチングトランジスタ７２１および補助容量７２３が形成される領域以外の光が透過する領域が表示画素領域７２０となる。
【０１０１】
ここで、第４実施形態では、サブパネル７３の各画素が、スイッチングトランジスタ７３１と、液晶７３２と、補助容量７３３とを含んでいる。なお、補助容量７３３は、本発明の「第２補助容量」の一例である。この補助容量７３３は、サブパネル７３の走査周波数を小さくして走査周期を長くした場合にも、十分に信号を保持することが可能なように、メインパネル７２の補助容量７２３よりも大きな容量値を有する。なお、この第４実施形態では、サブパネル７３は反射型であるので、表示画素領域７３０を構成する反射電極（図示せず）は、スイッチングトランジスタ７３１および補助容量７３３を覆うように形成される。したがって、補助容量７３３を大きく形成したとしても、表示画素領域７３０が小さくなることはないので、問題はない。
【０１０２】
なお、この第４実施形態では、メインパネル７２は、対極ＡＣ駆動によって駆動され、サブパネル７３も、対極ＡＣ駆動によって駆動される。アナログ映像信号を表示するメインパネル７２に対極ＡＣ駆動を用いる場合には、対極（ＣＯＭ）の電位と映像信号の電位によっては、図２に示したように、画素電極の電位が負になる場合がある。この場合、メインパネル７２のスイッチングトランジスタ７２１のゲート電位が正電位または０であるとスイッチングトランジスタ７２１がオンするため、メインパネル７２のゲート線には、負電圧を印加する必要がある。
【０１０３】
また、この第４実施形態では、サブパネル７３も対極ＡＣ駆動されるとともに、アナログ映像信号を表示するので、メインパネル７２と同様、サブパネル７３のゲート線には負電圧を印加する必要がある。
【０１０４】
この第４実施形態による液晶表示装置のＶシフトレジスタ７４の内部構成および駆動方法は、サブパネル７３を走査する周波数以外は、図４および図５を用いて説明した第１実施形態によるＶシフトレジスタ４の内部構成および駆動方法と基本的に同様である。
【０１０５】
すなわち、メインパネル７２およびサブパネル７３の両方を使用する場合には、動画像などのアナログ映像信号が表示されるメインパネル７２を常に高い周波数（約６０Ｈｚ）で駆動するとともに、サブパネル７３を約１秒に１０回〜５０回程度の走査周波数（約１０Ｈｚ〜約５０Ｈｚ）で駆動する。具体的には、外部ＩＣ８１に設けられたＥＮＢ信号制御回路８３を用いて、サブパネル７３の２回目以降の走査時に、ＥＮＢ信号を図３に示すようにＬレベル（ＥＮＢ１、ＥＮＢ２）にすることによって、サブパネル７３に対応するＡＮＤ１およびＡＮＤ２の出力を強制的にＬレベルにする。これにより、Ｖシフトレジスタ７４によるゲート線の２回目以降の走査時に、ゲート線Ｇ１およびＧ２への出力を停止する。
【０１０６】
そして、サブパネル７３では、約１秒に１０回〜５０回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒間に１０回〜５０回程度スイッチングトランジスタ７３１はオン状態になるので、約１秒間に１０回〜５０回程度、液晶７３２および補助容量７３３にアナログ映像信号が供給される。つまり、サブパネル７３は、Ｖシフトレジスタ７４の走査周波数（約６０Ｈｚ）とは無関係に約１秒間に１０回〜５０回程度の周波数（約１０Ｈｚ〜約５０Ｈｚ）で走査される。
【０１０７】
一方、メインパネル７２のゲート線Ｇ３およびＧ４には、全ての走査時に、ＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を一定期間Ｈレベルにすることによって、ゲート線Ｇ３およびＧ４に、Ｈレベルを一定期間出力する。これにより、メインパネル７２のスイッチングトランジスタ７２１がオン状態になるので、メインパネル７２の液晶７２２にアナログ映像信号が書き込まれる。つまり、メインパネル７２は、Ｖシフトレジスタ７４の走査周波数（約６０Ｈｚ）で走査される。
【０１０８】
また、メインパネル７２のみ使用する場合には、ＥＮＢ信号制御回路８３により、サブパネル７３に対応するＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を常にＬレベルの状態にすることによって、ＡＮＤ１およびＡＮＤ２からなる出力停止回路４１からの出力を常にＬレベルにする。これにより、スイッチングトランジスタ７３１が常にオフ状態になるので、サブパネル７３の液晶７３２には、信号が供給されない。これにより、サブパネル７３の表示は行われない。そして、メインパネル７２に対応するＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を全ての走査時に一定期間Ｈレベルにする。これにより、メインパネル７２のみ表示が行われる。
【０１０９】
また、サブパネル７３のみ使用する場合には、ＥＮＢ信号制御回路８３により、メインパネル７２に対応するＥＮＢ信号（ＥＮＢ３、ＥＮＢ４）を常にＬレベルの状態にすることによって、ＡＮＤ３およびＡＮＤ４からなる出力停止回路４２の出力を常にＬレベルにする。これにより、メインパネル７３の表示は行われない。そして、サブパネル７３では、ＥＮＢ信号制御回路８３により、約１秒に１０回〜５０回程度の割合でＥＮＢ信号（ＥＮＢ１、ＥＮＢ２）を一定期間Ｈレベルにする。これにより、約１秒に１０回〜５０回程度、スイッチングトランジスタ７３１はオン状態になるので、約１秒に１０回〜５０回程度、補助容量７３３および液晶７３２の表示電極にアナログ映像信号が供給される。これにより、サブパネル７３のみ、液晶７３２にアナログ信号表示が行われる。
【０１１０】
第４実施形態では、上記のように、サブパネル７３の走査周波数を小さくしてサブパネル７３の書き換え周期を長くした場合にも、次の走査までの期間、映像信号を十分に保持可能な大きな容量値を有する補助容量７３３を設けることによって、ちらつき（フリッカ）や表示むらなどが発生するのを抑制することができる。これにより、容易に、サブパネル７３の走査周波数をメインパネル７２の走査周波数よりも小さくすることができる。この場合、このサブパネル７３の補助容量７３３は、メインパネル７２の補助容量７２３の３倍以上の容量値を有するのが好ましい。なお、メインパネル７２の補助容量７２３の３倍〜４倍程度の容量値を有するサブパネル７３の補助容量７３３であれば、サブパネル７３のレイアウト上、容易に形成可能である。この場合、サブパネル７３は１秒間に１５回〜２０回程度の周波数（約１５Ｈｚ〜約２０Ｈｚ）で書き換えるのが好ましい。
【０１１１】
また、この第４実施形態では、上記第１〜第３実施形態と同様、同一のガラス基板７１上の異なる領域に、メインパネル７２およびサブパネル７３を設けることによって、メインパネル７２およびサブパネル７３を別々のガラス基板上に形成する場合に比べて、より小型化を図ることができる。また、メインパネル７２とサブパネル７３とで、ガラス基板７１とＶシフトレジスタ７４およびＨシフトレジスタ７６とを共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。
【０１１２】
また、第４実施形態では、ドレイン線をメインパネル７２とサブパネル７３とで共通化することによって、ドレイン線の本数を削減することができる。これにより、消費電力を低減することができるとともに、狭額縁化を図ることができる。
【０１１３】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１１４】
たとえば、上記実施形態では、メインパネルとサブパネルの２つの液晶表示パネルを含む携帯電話用の液晶表示装置を例にとって説明したが、本発明はこれに限らず、複数の表示パネルを含む携帯電話以外の携帯機器用の表示装置や携帯機器以外の機器用の表示装置にも同様に適用可能である。
【０１１５】
また、上記実施形態では、メインパネルとサブパネルの２つの液晶表示パネルを含む場合について説明したが、本発明はこれに限らず、３つ以上の表示パネルを含む場合にも同様に適用可能である。
【０１１６】
また、上記実施形態では、液晶表示パネルを含む表示装置に本発明を適用する場合について説明したが、本発明はこれに限らず、ＥＬ表示パネルなどの自発光素子を含む表示装置にも適用可能である。ＥＬ表示パネルに適用する場合、たとえば、メインパネルをトップエミッション（Ｔｏｐ Ｅｍｉｓｓｉｏｎ）型とし、サブパネルをボトムエミッション（Ｂｏｔｔｏｍ Ｅｍｉｓｓｉｏｎ）型とすればよい。
【０１１７】
また、第１〜第３実施形態では、ガラス基板上に、クロック生成回路、黒／白電圧生成回路および昇圧回路を設けたが、本発明はこれに限らず、これらの回路をパネルの外部に設けるようにしてもよい。
【０１１８】
また、上記実施形態では、メインパネルとサブパネルとでドレイン線を共通化する例を示したが、本発明はこれに限らず、メインパネルとサブパネルとでゲート線を共通化するようにしてもよい。この場合には、ゲート線の延びる方向に沿ってメインパネルとサブパネルとを配置すればよい。
【０１１９】
また、上記実施形態では、メインパネルとサブパネルとで、ＶシフトレジスタおよびＨシフトレジスタを共用化する例を示したが、本発明はこれに限らず、メインパネルとサブパネルとで、ＶシフトレジスタおよびＨシフトレジスタをそれぞれ別々に設けるようにしてもよい。この場合には、メインパネル用のＶシフトレジスタおよびＨシフトレジスタと、サブパネル用のＶシフトレジスタおよびＨシフトレジスタとに、それぞれ、別々の専用のクロック信号を入力することができるので、たとえば、サブパネル用のＶシフトレジスタおよびＨシフトレジスタに入力するクロック信号を、メインパネル用のＶシフトレジスタおよびＨシフトレジスタに入力するクロック信号よりも遅くすることができる。このようにすれば、走査時にＥＮＢ信号によりサブパネルの出力を停止するという制御を行うことなく、メインパネルの走査周波数と、サブパネルの走査周波数とを異ならせることができる。
【０１２０】
また、上記実施形態では、サブパネルの走査周波数をメインパネルの走査周波数よりも小さくした場合について説明したが、本発明はこれに限らず、サブパネルの走査周波数をメインパネルの走査周波数よりも大きくするようにしてもよい。
【０１２１】
また、上記実施形態では、サブパネルのみの使用時に、ＥＮＢ信号を用いてメインパネルに対応するゲート線への出力を停止するとともに、サブパネルに対応するゲート線への走査を複数回に１回（約１秒に１回）のみ出力するようにしたが、本発明はこれに限らず、サブパネルのみ使用する際に、メインパネルに対応するゲート線への出力をＥＮＢ信号を用いて停止するとともに、サブパネルに供給する垂直クロック信号ＶＣＬＫおよび水平クロック信号ＨＣＬＫの周波数を低くすることによって、サブパネルの走査周波数を小さくするようにしてもよい。
【０１２２】
【発明の効果】
以上のように、本発明によれば、複数の表示パネルを含む場合に、より小型化を図ることができる。また、表示パネルの走査周波数を小さくして書き換え周期を長くした場合にも、フリッカ（ちらつき）や表示むらなどを抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるメインパネルとサブパネルとの２つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。
【図２】図１に示した第１実施形態による液晶表示装置のメインパネルを対極ＡＣ駆動した場合の波形図である。
【図３】図１に示した第１実施形態による液晶表示装置のサブパネルを対極ＡＣ駆動した場合の波形図である。
【図４】図１に示した第１実施形態による液晶表示装置のＶシフトレジスタ周辺の内部構成を示した回路図である。
【図５】図４に示した第１実施形態による液晶表示装置のＶシフトレジスタの駆動方法を説明するためのタイミングチャート図である。
【図６】本発明の第２実施形態によるメインパネルとサブパネルとを含む携帯電話用の液晶表示装置を示した平面図である。
【図７】図６に示した第２実施形態による液晶表示装置の負電圧供給停止回路の詳細を示した回路図である。
【図８】本発明の第３実施形態によるメインパネルとサブパネルとを含む携帯電話用の液晶表示装置を示した平面図である。
【図９】本発明の第４実施形態によるメインパネルとサブパネルとを含む携帯電話用の液晶表示装置を示した平面図である。
【図１０】従来のメインパネルとサブパネルとを含む折りたたみ式の携帯電話を示した斜視図である。
【図１１】従来のメインパネルとサブパネルとを含む折りたたみ式の携帯電話を示した斜視図である。
【符号の説明】
１、５１、６１、７１ ガラス基板（基板）
２、６２、７２ メインパネル（第１表示パネル）
３、６３、７３ サブパネル（第２表示パネル）
４、６４、７４ Ｖシフトレジスタ（第１シフトレジスタ）
５、６５、７５ Ｖレベルシフタ（レベルシフタ）
６、６６、７６ Ｈシフトレジスタ（第２シフトレジスタ）
１３ ＥＮＢ信号制御回路
３２ ＳＲＡＭ（スタティック型メモリ）
４１、４２ 出力停止回路
６３３ ＤＲＡＭ（ダイナミック型メモリ）
７２３ 補助容量（第１補助容量）
７３３ 補助容量（第２補助容量）
Claims (6)
- 基板上に形成され、第１走査周波数で信号が走査される第１表示パネルと、
前記基板と同一基板上で、かつ、前記第１表示パネルが形成される領域とは異なる領域に形成され、前記第１走査周波数とは異なる第２走査周波数で信号が走査される第２表示パネルと、
前記第１表示パネルのゲート線および前記第２表示パネルのゲート線を駆動するための第１シフトレジスタを備え、
前記第１シフトレジスタの前記第２表示パネルに対応する部分には配置されずに、前記第１シフトレジスタの前記第１表示パネルに対応する部分に配置され、前記第１表示パネルのゲート線に与える信号の電圧レベルを変換するためのレベルシフタをさらに備えた、表示装置。 - 前記第１表示パネルのドレイン線および前記第２表示パネルのドレイン線を駆動するための第２シフトレジスタと、
前記第１シフトレジスタの前記第１表示パネルに対応する部分および前記第２表示パネルに対応する部分のいずれか一方の出力を停止する出力停止回路とをさらに備える、請求項１に記載の表示装置。 - 前記第２表示パネルを走査する第２走査周波数は、前記第１表示パネルの第１走査周波数よりも小さい、請求項１または２に記載の表示装置。
- 前記第１表示パネルの各画素は、第１補助容量を含み、
前記第２表示パネルの各画素は、前記第２走査周波数で走査される期間、映像信号を十分に保持可能な前記第１補助容量よりも大きな容量値を有する第２補助容量を含む、請求項３に記載の表示装置。 - 前記基板上に互いに交差するように配置されたドレイン線およびゲート線をさらに備え、
前記第２表示パネルは、
前記ゲート線から入力される信号に応じて前記ドレイン線からの信号を保持するためのスタティック型メモリを含む、請求項１〜３のいずれか１項に記載の表示装置。 - 前記基板上に互いに交差するように配置されたドレイン線およびゲート線をさらに備え、
前記第２表示パネルは、
前記ゲート線から入力される信号に応じて前記ドレイン線からの信号を保持するためのダイナミック型メモリを含む、請求項１〜３のいずれか１項に記載の表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002232790A JP4297660B2 (ja) | 2002-08-09 | 2002-08-09 | 表示装置 |
| TW092119218A TWI266106B (en) | 2002-08-09 | 2003-07-15 | Display device with a plurality of display panels |
| EP03254918A EP1389775A3 (en) | 2002-08-09 | 2003-08-07 | Display including a plurality of display panels |
| CNA031532438A CN1484068A (zh) | 2002-08-09 | 2003-08-07 | 具有多个显示面板的显示装置 |
| US10/636,589 US7389476B2 (en) | 2002-08-09 | 2003-08-08 | Display including a plurality of display panels |
| KR1020030054918A KR100605443B1 (ko) | 2002-08-09 | 2003-08-08 | 복수의 표시 패널을 포함하는 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002232790A JP4297660B2 (ja) | 2002-08-09 | 2002-08-09 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004070218A JP2004070218A (ja) | 2004-03-04 |
| JP4297660B2 true JP4297660B2 (ja) | 2009-07-15 |
Family
ID=32018081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002232790A Expired - Fee Related JP4297660B2 (ja) | 2002-08-09 | 2002-08-09 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4297660B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7547982B2 (ja) | 2020-12-14 | 2024-09-10 | 積水ハウス株式会社 | 壁部材の製造装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4963154B2 (ja) * | 2004-03-12 | 2012-06-27 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JP4501525B2 (ja) * | 2004-05-12 | 2010-07-14 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
-
2002
- 2002-08-09 JP JP2002232790A patent/JP4297660B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7547982B2 (ja) | 2020-12-14 | 2024-09-10 | 積水ハウス株式会社 | 壁部材の製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004070218A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100605443B1 (ko) | 복수의 표시 패널을 포함하는 표시 장치 | |
| US6853371B2 (en) | Display device | |
| US7808495B2 (en) | Display device and its control method | |
| JP2004309669A (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
| US7518571B2 (en) | Display device | |
| JP2012088736A (ja) | 表示装置 | |
| EP1251485A2 (en) | Active matrix display device | |
| US6950080B2 (en) | Display device | |
| JP4297660B2 (ja) | 表示装置 | |
| JP4297661B2 (ja) | 表示装置 | |
| JP5004386B2 (ja) | 表示装置及びその駆動方法 | |
| US7038650B2 (en) | Display device | |
| JP4297662B2 (ja) | 表示装置 | |
| JP2002162947A (ja) | 表示装置 | |
| JPH08328515A (ja) | 画像表示装置 | |
| JP4278314B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4963761B2 (ja) | 表示装置 | |
| JP4297629B2 (ja) | アクティブマトリクス型表示装置 | |
| JP5495974B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
| JP4197852B2 (ja) | アクティブマトリクス型表示装置 | |
| JP5386441B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
| JP2012008338A (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
| JP4297628B2 (ja) | アクティブマトリクス型表示装置 | |
| US20110242077A1 (en) | Display device and portable terminal | |
| KR101017571B1 (ko) | 씨씨디 카메라 겸용 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |