JP4293434B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP4293434B2
JP4293434B2 JP2003295771A JP2003295771A JP4293434B2 JP 4293434 B2 JP4293434 B2 JP 4293434B2 JP 2003295771 A JP2003295771 A JP 2003295771A JP 2003295771 A JP2003295771 A JP 2003295771A JP 4293434 B2 JP4293434 B2 JP 4293434B2
Authority
JP
Japan
Prior art keywords
electrode
shape
gate electrode
thin film
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003295771A
Other languages
Japanese (ja)
Other versions
JP2004048036A (en
Inventor
舜平 山崎
潤 小山
靖 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003295771A priority Critical patent/JP4293434B2/en
Publication of JP2004048036A publication Critical patent/JP2004048036A/en
Application granted granted Critical
Publication of JP4293434B2 publication Critical patent/JP4293434B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本明細書で開示する発明は、液晶表示装置に関するものである。特に、アクティブマトリクス回路を薄膜トランジスタで構成する液晶表示装置に関するものである。   The invention disclosed in this specification relates to a liquid crystal display device. In particular, the present invention relates to a liquid crystal display device in which an active matrix circuit is composed of thin film transistors.

現在、表示装置としてブラウン管が主流となっている。ブラウン管の長所として、コントラストが高い、解像度が高い等が挙げられる。反面、真空を保持するための容器が重くなる、一つの光源を用いているため奥行きを占める等の欠点がある。これらの問題を解決する新しい表示装置の一つとして、液晶ディスプレイが開発された。   Currently, cathode ray tubes are the mainstream display devices. Advantages of a cathode ray tube include high contrast and high resolution. On the other hand, there are drawbacks such as a heavy container for holding a vacuum and a single light source that occupies depth. As one of new display devices that solve these problems, a liquid crystal display has been developed.

液晶ディスプレイは、ブラウン管と比較して軽量・薄型という特徴がある。しかし、開発初期に用いられた単純マトリクス駆動方式では、高いコントラストが得られなかった。そこで、液晶ディスプレイを駆動するのために、アクティブマトリクス回路を用いる方式が注目されている。   Liquid crystal displays are lighter and thinner than CRTs. However, high contrast cannot be obtained with the simple matrix driving method used in the early stages of development. Therefore, a method using an active matrix circuit is attracting attention in order to drive a liquid crystal display.

アクティブマトリックス回路は、画素電極と対向電極の間に液晶を挟みこんでコンデンサを形成して、薄膜トランジスタ(以下、TFTと略す)によって、このコンデンサに出入りする電荷を制御するものである。画像を安定に表示するためには、このコンデンサの両電極間の電圧が一定に保たれることが要求されている。   In the active matrix circuit, a liquid crystal is sandwiched between a pixel electrode and a counter electrode to form a capacitor, and electric charges entering and leaving the capacitor are controlled by a thin film transistor (hereinafter abbreviated as TFT). In order to display an image stably, it is required that the voltage between both electrodes of the capacitor be kept constant.

しかしながら、いくつかの理由によって、画像を安定に表示することに困難があった。 最大の問題は、TFTがオフ状態でも電荷がリークすることである。その他にも、コンデンサ内部で電荷がリークすることもあるが、一般には前者のTFTからのリークの方が1桁程度大きい。このリークがはなはだしい場合には、フレーム周波数と同じ周期で画像の明暗が変化するフリッカーと呼ばれる現象が生じてしまう。   However, it has been difficult to display an image stably for several reasons. The biggest problem is that charge leaks even when the TFT is off. In addition, electric charge may leak inside the capacitor, but in general, the leakage from the former TFT is about one digit larger. When this leak is severe, a phenomenon called flicker occurs in which the brightness of an image changes at the same cycle as the frame frequency.

リークしてしまう電荷が無視できる量となるように、液晶をはさみこむコンデンサと並列に、配線金属でコンデンサを形成する方法が考えられている。この方法では、画素の開口率が低下する、コンデンサを充電する時間が増加する、動作速度が遅くなる等の欠点が生ずる。   There has been considered a method in which a capacitor is formed of a wiring metal in parallel with a capacitor sandwiching liquid crystal so that the leaked charge becomes a negligible amount. This method has disadvantages such as a decrease in the aperture ratio of the pixel, an increase in the time for charging the capacitor, and a reduction in the operation speed.

また、アクティブマトリックス回路に用いられるTFTの特性を向上するために、半導体膜の活性層を結晶化させる技術が採用されている。主な方法に、加熱による固相成長法や、何らかの触媒作用によって結晶化の障壁エネルギーを低下させる方法がある。後者の方法は、触媒作用によって、半導体膜の活性層は結晶成長が連続的に進行するので、略単結晶と見なせうる構造となるので、TFT、ダイオード、抵抗に利用するのに好適である。   In order to improve the characteristics of TFTs used for active matrix circuits, a technique for crystallizing an active layer of a semiconductor film is employed. The main methods include a solid phase growth method by heating and a method of lowering the crystallization barrier energy by some catalytic action. The latter method is suitable for use in TFTs, diodes, and resistors because the active layer of the semiconductor film undergoes continuous crystal growth by catalysis and thus can be regarded as a substantially single crystal. .

この結晶化方法において、触媒元素は結晶成長の進行方向に移動するため、触媒元素は最初に添加された領域と、結晶成長の終点に高濃度に存在することになる。結晶化に要する時間を考えると、チャネル領域の近辺に触媒元素が存在することになる。しかしながら、触媒元素が真性半導体とすべきチャネル部分に存在するとTFTの特性を劣化させる。従って、選択的に触媒を添加することにより、結晶成長の進行方向を制御する必要がある。   In this crystallization method, since the catalytic element moves in the progress direction of crystal growth, the catalytic element is present at a high concentration in the region where it was first added and in the end point of the crystal growth. Considering the time required for crystallization, a catalytic element exists in the vicinity of the channel region. However, if the catalytic element is present in a channel portion that should be an intrinsic semiconductor, the characteristics of the TFT are deteriorated. Therefore, it is necessary to control the direction of crystal growth by selectively adding a catalyst.

上記のアクティブマトリクス回路製造技術をもちいて、液晶駆動回路を、画素を構成するTFTと同一の基板上に製造する流れにある。この場合、画素マトリクスのほかに、信号線駆動回路、走査線駆動回路が、TFTで構成される。図1に示す線順次走査型信号線駆動回路は、シフトレジスタ回路、サンプリング回路、トランスファ回路、アナログバッファ回路で構成される。シフトレジスタには、ビデオ信号(101)に同期したスタートパルスが入力端子(102)に入力され、クロックパルス(103)によって、順次にシフトされる。シフトレジスタの出力は、インバータ形式のバッファ回路(104)を介してサンプリング回路に入力される。   Using the above active matrix circuit manufacturing technique, the liquid crystal driving circuit is manufactured on the same substrate as the TFT constituting the pixel. In this case, in addition to the pixel matrix, the signal line driving circuit and the scanning line driving circuit are constituted by TFTs. The line sequential scanning signal line driver circuit shown in FIG. 1 includes a shift register circuit, a sampling circuit, a transfer circuit, and an analog buffer circuit. In the shift register, a start pulse synchronized with the video signal (101) is input to the input terminal (102) and sequentially shifted by the clock pulse (103). The output of the shift register is input to the sampling circuit via the inverter type buffer circuit (104).

サンプリング回路は、トランスミッションゲイトと呼ばれるスイッチ(105)と保持容量(106)で構成される。トランスミッションゲイトは、前記のバッファ回路(104)によってオン、オフが制御され、オン状態では、ビデオ信号線(101)と保持容量(106)がショートされ、保持容量(106)に電荷が蓄電される。スタートパルスがシフトレジスタを通過すると、バッファ回路(104)の出力は反転し、スイッチ(105)はオフとなる。保持容量(106)の電荷はそのまま保持され、次にスイッチ(105)がオンになるまで、電位は保たれる。   The sampling circuit includes a switch (105) called a transmission gate and a holding capacitor (106). The transmission gate is controlled to be turned on and off by the buffer circuit (104). In the on state, the video signal line (101) and the holding capacitor (106) are short-circuited, and electric charge is stored in the holding capacitor (106). . When the start pulse passes through the shift register, the output of the buffer circuit (104) is inverted and the switch (105) is turned off. The charge in the storage capacitor (106) is held as it is, and the potential is maintained until the switch (105) is turned on next time.

1ライン分のサンプリングが終了し、次のサンプリングが開始されるまでの間に、トランスファ信号入力端子(107)からトランスファ信号が入力される。これによって、スイッチ(108)がオンになり、保持容量(106)とアナログバッファの入力電位を保持する保持容量(109)がショートされ、電位が伝達される。このとき保持容量(106)の値が保持容量(109)より十分大きければ、ショートしたことによる電位の変化は小さい。保持容量(109)には、アナログバッファが接続され、アナログバッファを介して、信号線(110)〜(112)は駆動される。アナログバッファは、入力側の電位に影響を与えずに信号線(110)〜(112)を駆動するために必要である。   The transfer signal is input from the transfer signal input terminal (107) until sampling for one line is completed and the next sampling is started. As a result, the switch (108) is turned on, the holding capacitor (106) and the holding capacitor (109) holding the input potential of the analog buffer are short-circuited, and the potential is transmitted. At this time, if the value of the storage capacitor (106) is sufficiently larger than the storage capacitor (109), the potential change due to the short circuit is small. An analog buffer is connected to the storage capacitor (109), and the signal lines (110) to (112) are driven through the analog buffer. The analog buffer is necessary for driving the signal lines (110) to (112) without affecting the potential on the input side.

ここで、TFTのリーク電流が大きいということは、保持容量(109)の電位を保てないことになり、画質の低下につながる。更に、TFTのリーク電流はアナログバッファにおけるノイズ発生源となる。   Here, a large leakage current of the TFT means that the potential of the storage capacitor (109) cannot be maintained, which leads to deterioration in image quality. Furthermore, the leakage current of the TFT becomes a noise generation source in the analog buffer.

上述したようにTFTのリーク電流を低減すれば、画像を安定に表示することが、液晶にコンデンサを並列に接続しないで可能になる。さらに、TFTのリーク電流を低減することにより、液晶の駆動回路を、画素を構成するTFTと同一の基板上に製造する場合にも、画質の向上という点で有効となる。   If the leakage current of the TFT is reduced as described above, it is possible to display an image stably without connecting a capacitor in parallel with the liquid crystal. Further, by reducing the leakage current of the TFT, it is effective in improving the image quality even when the liquid crystal driving circuit is manufactured on the same substrate as the TFT constituting the pixel.

以下に、リーク電流の発生源について述べる。例えば、アクティブマトリクス回路における画素は図2の構造となる。(201)はゲイト電極と配線を構成する金属配線であり、(202)はソース電極に接続される金属配線である。(203)は半導体膜の活性層であり、(204)は液晶を挟みこむコンデンサの電極の片側をなす透明電極である。また、(205)はコンタクトホールである。   Hereinafter, a source of leakage current will be described. For example, the pixel in the active matrix circuit has the structure shown in FIG. (201) is a metal wiring constituting the gate electrode and the wiring, and (202) is a metal wiring connected to the source electrode. (203) is an active layer of the semiconductor film, and (204) is a transparent electrode forming one side of the capacitor electrode sandwiching the liquid crystal. Reference numeral (205) denotes a contact hole.

TFT部分を拡大すると、図3のようになる。(301)はゲイト電極、(302)は半導体膜の活性層である。ここで、リーク電流はエッジ部(303)で発生するとされている。この原因として、このエッジ部(303)において、ゲイト電極(301)の絶縁不良のために、ゲイト電極(301)によりソース電極とドレイン電極とが短絡されてしまう。或いは、エッチングやイオンドーピングによるダメージで半導体膜の活性層(302)の周囲が結晶構造になっていないことがあげられる。以下に、ゲイト電極による短絡について説明する。   When the TFT portion is enlarged, it becomes as shown in FIG. (301) is a gate electrode, and (302) is an active layer of a semiconductor film. Here, the leak current is assumed to occur at the edge portion (303). As a cause of this, at the edge portion (303), the gate electrode (301) causes a short circuit between the source electrode and the drain electrode due to poor insulation of the gate electrode (301). Alternatively, the periphery of the active layer (302) of the semiconductor film does not have a crystal structure due to damage caused by etching or ion doping. Hereinafter, a short circuit by the gate electrode will be described.

図4(a)に示すように、ゲイト絶縁膜(402)が半導体膜の活性層(401)を完全に覆っている場合を考える。チャネルが形成されていない状態で、ゲイト電極(403)にしきい値以下の電圧を印加した場合には、半導体膜の活性層(401)は高抵抗なため、電流はほとんど流れない。従って、ドレイン電極(例えば手前の領域)とソース電極(例えば奥の領域)間に電流は流れない。   As shown in FIG. 4A, consider a case where the gate insulating film (402) completely covers the active layer (401) of the semiconductor film. When a voltage equal to or lower than the threshold is applied to the gate electrode (403) in a state where no channel is formed, almost no current flows because the active layer (401) of the semiconductor film has a high resistance. Therefore, no current flows between the drain electrode (for example, the front area) and the source electrode (for example, the back area).

他方、図4(b)のようにゲイト絶縁膜(405)が半導体膜の活性層(404)を完全に覆っていない場合を考える。ゲイト電極(406)と半導体膜の活性層(404)を絶縁するために、活性層(404)の表面に絶縁膜(405)を形成する際に、段差のために、側面(407)には絶縁膜(405)が形成されにくく、側面(407)が露出してしまうことがある。この状態では、側面(407)において、ゲイト電極(406)と半導体膜の活性層(404)とが短絡してしまう。このため、ゲイト電極(406)にしきい値以下の電圧を印加した場合には、チャネルが形成されていない状態でも、ドレイン電極とソース電極はゲイト電極によって常に短絡されて、リーク電流が発生してしまう。   On the other hand, consider the case where the gate insulating film (405) does not completely cover the active layer (404) of the semiconductor film as shown in FIG. 4 (b). When the insulating film (405) is formed on the surface of the active layer (404) in order to insulate the gate electrode (406) from the active layer (404) of the semiconductor film, the side surface (407) The insulating film (405) is difficult to be formed, and the side surface (407) may be exposed. In this state, the gate electrode (406) and the active layer (404) of the semiconductor film are short-circuited on the side surface (407). For this reason, when a voltage lower than the threshold value is applied to the gate electrode (406), the drain electrode and the source electrode are always short-circuited by the gate electrode even when the channel is not formed, and a leak current is generated. End up.

一般的に、製造プロセス上、活性層の段差部の側面には、薄膜が形成されにくいため、図4(b)のように活性層(404)の側面が絶縁膜(405)で完全に覆われないことが発生しやすい。このため、図3におけるエッジ部(303)を通してリーク電流は流れてしまう。逆にいえば、図3のエッジ部(303)のような部分を構造的に持たなければリーク電流は削減できる。   In general, because of the manufacturing process, it is difficult to form a thin film on the side surface of the step portion of the active layer. Therefore, the side surface of the active layer (404) is completely covered with the insulating film (405) as shown in FIG. It is easy to happen. For this reason, the leak current flows through the edge portion (303) in FIG. Conversely, the leakage current can be reduced if there is no structural portion such as the edge portion (303) in FIG.

本発明の目的は、上述の問題点を解決して、TFTにおいて、リーク電流を削減して、コントラスト良く、安定に表示することが可能な液晶表示装置を提供することにある。特に、TFTの電極構造を工夫することにより、リーク電流の発生源を抑える方法を提案する。   An object of the present invention is to solve the above-described problems and provide a liquid crystal display device capable of reducing a leakage current in a TFT and stably displaying with good contrast. In particular, a method for suppressing the source of leakage current by devising the electrode structure of the TFT is proposed.

また、本発明の他の目的は、TFTの電極構造を工夫することにより、リーク電流の発生源を抑えると共に、触媒を選択的に添加して、TFTの活性層を結晶化させることにより、TFTの特性を向上させて、液晶表示装置の性能を向上させることにある。   Another object of the present invention is to devise the TFT electrode structure to suppress the source of leakage current and selectively add a catalyst to crystallize the active layer of the TFT. This is to improve the performance of the liquid crystal display device.

上記課題を解決するために、本発明は、半導体膜の活性層のエッジがソース電極とドレイン電極とを結ぶ線と合致しない構造とすることで、リーク電流を低減する。具体的には、図5(a)に示すようなTFTの電極構造とする。   In order to solve the above problems, the present invention reduces the leakage current by adopting a structure in which the edge of the active layer of the semiconductor film does not coincide with the line connecting the source electrode and the drain electrode. Specifically, a TFT electrode structure as shown in FIG.

図5(a)において、結晶性を有する珪素薄膜等で構成される活性層(504)の中心を対称中心とするように、ゲイト電極(502)、電極(501)、(503)が配置されている。また、これらの電極(501)〜(503)の外形を互いに略相似形となるようにし、電極(501)、(503)のいずれか一方をソース電極とし、他方をドレイン電極とすることにより、活性層(504)のエッジがソース電極とドレイン電極とを結ぶ線上に存在しない構成とする。それにより、ドレイン電極とソース電極とがゲイト電極によって短絡されない構成とされ、リーク電流を減少させることができる。   In FIG. 5A, the gate electrode (502), the electrodes (501), and (503) are arranged so that the center of the active layer (504) composed of a crystalline silicon thin film or the like is the center of symmetry. ing. Also, by making the outer shapes of these electrodes (501) to (503) substantially similar to each other, one of the electrodes (501) and (503) is used as a source electrode, and the other is used as a drain electrode. The edge of the active layer (504) is configured not to exist on the line connecting the source electrode and the drain electrode. Accordingly, the drain electrode and the source electrode are not short-circuited by the gate electrode, and the leakage current can be reduced.

本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極をほぼ囲むようにソース電極が配置された構造の薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   The present invention is characterized in that a pixel thin film transistor includes a thin film transistor having a structure in which a gate electrode is disposed so as to surround a drain electrode, and a source electrode is disposed outside the gate electrode so as to substantially surround the gate electrode. .

本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極をほぼ囲むようにソース電極が配置された構造の薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   The present invention has a pixel thin film transistor having a structure in which a gate electrode is disposed so as to substantially surround a drain electrode, and a source electrode is disposed outside the gate electrode so as to substantially surround the gate electrode. To do.

本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極を囲むようにソース電極が配置された構造の薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   The present invention is characterized in that a pixel thin film transistor includes a thin film transistor having a structure in which a gate electrode is disposed so as to surround a drain electrode, and a source electrode is disposed outside the gate electrode so as to surround the gate electrode.

本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極を囲むようにソース電極が配置された電極構造の薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   The present invention has a pixel thin film transistor having a thin film transistor having an electrode structure in which a gate electrode is disposed so as to substantially surround a drain electrode, and a source electrode is disposed outside the gate electrode so as to surround the gate electrode. To do.

本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極をほぼ囲むようにソース電極が配置された電極構造であり、前記ドレイン電極が透明導電体で構成された薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   The present invention is an electrode structure in which a gate electrode is disposed so as to surround a drain electrode, and a source electrode is disposed outside the gate electrode so as to substantially surround the gate electrode, and the drain electrode is made of a transparent conductor. The thin film transistor thus configured is provided as a pixel thin film transistor.

本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極をほぼ囲むようにソース電極が配置された電極構造であり、前記ドレイン電極が透明導電体で構成された薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   The present invention provides an electrode structure in which a gate electrode is disposed so as to substantially surround a drain electrode, and a source electrode is disposed outside the gate electrode so as to substantially surround the gate electrode, and the drain electrode is a transparent conductor. The pixel thin film transistor is a pixel thin film transistor.

本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極を囲むようにソース電極が配置された電極構造であり、前記ドレイン電極が透明導電体で構成された薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   The present invention is an electrode structure in which a gate electrode is disposed so as to surround a drain electrode, and a source electrode is disposed outside the gate electrode so as to surround the gate electrode, and the drain electrode is formed of a transparent conductor. The thin film transistor is provided as a pixel thin film transistor.

本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極を囲むようにソース電極が配置された電極構造であり、前記ドレイン電極が透明導電体で構成された薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   The present invention is an electrode structure in which a gate electrode is disposed so as to substantially surround a drain electrode, and a source electrode is disposed outside the gate electrode so as to surround the gate electrode, and the drain electrode is made of a transparent conductor. The thin film transistor thus configured is provided as a pixel thin film transistor.

本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極をほぼ囲むようにソース電極が配置された電極構造を有する薄膜トランジスタにより、周辺駆動回路を構成することを特徴とする。   In the present invention, a peripheral driving circuit is constituted by a thin film transistor having an electrode structure in which a gate electrode is disposed so as to surround a drain electrode, and a source electrode is disposed on the outside of the gate electrode so as to substantially surround the gate electrode. It is characterized by that.

本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極をほぼ囲むように、ソース電極が配置された電極構造の薄膜トランジスタにより、周辺駆動回路を構成することを特徴とする。   According to the present invention, a peripheral driving circuit is constituted by a thin film transistor having an electrode structure in which a gate electrode is disposed so as to substantially surround a drain electrode, and a source electrode is disposed outside the gate electrode so as to substantially surround the gate electrode. It is characterized by doing.

本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極を囲むようにソース電極が配置された電極構造を有する薄膜トランジスタにより、周辺駆動回路を構成することを特徴とする。   According to the present invention, a peripheral driving circuit is constituted by a thin film transistor having an electrode structure in which a gate electrode is disposed so as to surround a drain electrode, and a source electrode is disposed outside the gate electrode so as to surround the gate electrode. It is characterized by.

本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極を囲むようにソース電極が配置された電極構造を有する薄膜トランジスタにより、周辺駆動回路を構成することを特徴とする。   According to the present invention, a peripheral driving circuit is constituted by a thin film transistor having an electrode structure in which a gate electrode is disposed so as to substantially surround a drain electrode, and a source electrode is disposed outside the gate electrode so as to surround the gate electrode. It is characterized by that.

本発明は、ゲイト電極がソース電極を囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極をほぼ囲むようにドレイン電極が配置された電極構造を有する薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   The present invention has a pixel thin film transistor having a thin film transistor having an electrode structure in which a gate electrode is disposed so as to surround a source electrode and a drain electrode is disposed outside the gate electrode so as to substantially surround the gate electrode. And

本発明は、ゲイト電極がソース電極をほぼ囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極をほぼ囲むようにドレイン電極が配置された電極構造を有する薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   According to the present invention, a pixel thin film transistor includes a thin film transistor having an electrode structure in which a gate electrode is disposed so as to substantially surround a source electrode, and a drain electrode is disposed outside the gate electrode so as to substantially surround the gate electrode. Features.

本発明は、ゲイト電極がソース電極を囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極を囲むように、ドレイン電極が配置された電極構造を有する薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   The present invention includes a pixel thin film transistor having a thin film transistor having an electrode structure in which a gate electrode is disposed so as to surround a source electrode, and a drain electrode is disposed outside the gate electrode so as to surround the gate electrode. And

本発明は、ゲイト電極がソース電極をほぼ囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極を囲むようにドレイン電極が配置された電極構造を有する薄膜トランジスタを画素薄膜トランジスタとして有することを特徴とする。   The present invention is characterized in that a thin film transistor having an electrode structure in which a gate electrode is disposed so as to substantially surround a source electrode and a drain electrode is disposed outside the gate electrode so as to surround the gate electrode is provided as a pixel thin film transistor. And

本発明は、ゲイト電極がソース電極を囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極をほぼ囲むように、ドレイン電極が配置された構造の薄膜トランジスタにより周辺駆動回路を構成することを特徴とする。   According to the present invention, a peripheral driving circuit is configured by a thin film transistor having a structure in which a gate electrode is disposed so as to surround a source electrode, and a drain electrode is disposed outside the gate electrode so as to substantially surround the gate electrode. Features.

本発明は、ゲイト電極がソース電極をほぼ囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極をほぼ囲むようにドレイン電極が配置された電極構造を有する薄膜トランジスタにより、周辺駆動回路を構成することを特徴とする。   According to the present invention, a peripheral driving circuit is constituted by a thin film transistor having an electrode structure in which a gate electrode is disposed so as to substantially surround a source electrode, and a drain electrode is disposed outside the gate electrode so as to substantially surround the gate electrode. It is characterized by doing.

本発明は、ゲイト電極がソース電極を囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極を囲むようにドレイン電極が配置された電極構造を有する薄膜トランジスタにより、周辺駆動回路を構成することを特徴とする。   According to the present invention, a peripheral driving circuit is constituted by a thin film transistor having an electrode structure in which a gate electrode is disposed so as to surround a source electrode, and a drain electrode is disposed outside the gate electrode so as to surround the gate electrode. It is characterized by.

本発明は、ゲイト電極がソース電極をほぼ囲むように配置され、前記ゲイト電極の外側に、前記ゲイト電極を囲むようにドレイン電極が配置された電極構造を有する薄膜トランジスタにより、周辺駆動回路を構成することを特徴とする。   According to the present invention, a peripheral driving circuit is constituted by a thin film transistor having an electrode structure in which a gate electrode is disposed so as to substantially surround a source electrode, and a drain electrode is disposed outside the gate electrode so as to surround the gate electrode. It is characterized by that.

また、本発明は、前記画素薄膜トランジスタとして有する薄膜トランジスタまたは前記周辺駆動回路を構成する薄膜トランジスタにおいて、前記ゲイト電極と、前記ドレイン電極と、前記ソース電極とがほぼ同心円状に配置された電極構造を有することを特徴とする。   Further, the present invention has an electrode structure in which the gate electrode, the drain electrode, and the source electrode are arranged substantially concentrically in the thin film transistor included in the pixel thin film transistor or the thin film transistor constituting the peripheral driver circuit. It is characterized by.

また、本発明は、前記画素薄膜トランジスタとして有する薄膜トランジスタまたは前記周辺駆動回路を構成する薄膜トランジスタにおいて、前記ゲイト電極と、前記ドレイン電極と、前記ソース電極とがほぼ同一の点を対称中心とする矩形、あるいは多角形の電極構造を有することを特徴とする。   In the thin film transistor included in the pixel thin film transistor or the thin film transistor included in the peripheral driver circuit, the gate electrode, the drain electrode, and the source electrode may have a rectangular shape with a substantially symmetrical point, or It has a polygonal electrode structure.

また、本発明は、前記画素薄膜トランジスタとして有する薄膜トランジスタまたは前記周辺駆動回路を構成する薄膜トランジスタにおいて、前記ドレイン電極又は前記ソース電極と相似形又はそれに近い形状の触媒添加領域によって、結晶化されていることを特徴とする。   Further, according to the present invention, the thin film transistor included in the pixel thin film transistor or the thin film transistor constituting the peripheral driving circuit is crystallized by a catalyst addition region having a shape similar to or close to the drain electrode or the source electrode. Features.

本発明に係る液晶表示装置において、TFTの電極構造を半導体膜の活性層のエッジ部分をゲイト電極が横切るようにしても、ゲイト電極が横切る半導体膜のエッジ部分の電位を等しくし、かつ、このエッジ部分がソース電極とドレイン電極を結ぶ線上にないようにして、ゲイト電極により、ソース電極とドレイン電極が短絡されないようにしたため、半導体膜のエッジ部分で生ずるリーク電流を低減することができる。TFTにおいて、リーク電流を低減することによって、画素部のコンデンサが電位を確実に保持することができる。電位が保持できれば、次の電位更新まで映像信号の入力状態を恒常的に維持することができる。従って、液晶表示装置において、コントラストの低下やフリッカーの発生を回避することができる。   In the liquid crystal display device according to the present invention, even if the gate electrode crosses the edge portion of the active layer of the semiconductor film in the TFT electrode structure, the potential of the edge portion of the semiconductor film crossed by the gate electrode is made equal, and this Since the edge portion is not on the line connecting the source electrode and the drain electrode and the gate electrode prevents the source electrode and the drain electrode from being short-circuited, leakage current generated at the edge portion of the semiconductor film can be reduced. In the TFT, by reducing the leakage current, the capacitor in the pixel portion can surely hold the potential. If the potential can be maintained, the input state of the video signal can be constantly maintained until the next potential update. Therefore, in the liquid crystal display device, it is possible to avoid a decrease in contrast and occurrence of flicker.

図5(a)、図5(b)は実施例1のTFTの平面構成図である。
図5(a)において、TFTの電極が同心円状に配置され、ドレイン電極又はソース電極とすべき電極をゲイト電極で周囲をすべて囲むことを特徴とする。矩形状の半導体膜の活性層(504)には、円形の電極(501)の外側を囲むように、ゲイト電極(502)、円環状の電極(503)が配置されている。なお、電極(501)と電極(503)は、いずれか一方をソース電極とし、他方をドレイン電極とすればよい。これらの電極(501)〜(503)は活性層(504)の中心に中心を有する同心円状に配置されている。
FIG. 5A and FIG. 5B are plan configuration diagrams of the TFT of Example 1. FIG.
In FIG. 5A, the TFT electrodes are concentrically arranged, and the electrode to be the drain electrode or the source electrode is surrounded by the gate electrode. In the active layer (504) of the rectangular semiconductor film, a gate electrode (502) and an annular electrode (503) are disposed so as to surround the outside of the circular electrode (501). Note that one of the electrode (501) and the electrode (503) may be a source electrode and the other may be a drain electrode. These electrodes (501) to (503) are arranged concentrically with the center at the center of the active layer (504).

電極(501)はゲイト電極を構成する配線金属とは異なる層に配置されている。このため、電極(501)とゲイト電極(502)とが重なってもよい。他方、電極(501)と電極(503)は同一層の配線金属で構成される。従って、短絡を避けるために、電極(503)は円環の一部が欠けた形状とされている。   The electrode (501) is arranged in a layer different from the wiring metal constituting the gate electrode. For this reason, the electrode (501) and the gate electrode (502) may overlap. On the other hand, the electrode (501) and the electrode (503) are made of the same layer of wiring metal. Therefore, in order to avoid a short circuit, the electrode (503) has a shape in which a part of the ring is missing.

上記の電極構造において、ゲイト電極(502)を構成する配線金属が半導体膜の活性層(504)のエッジを横切る部分がある。しかしながら、短絡する半導体膜の活性層(504)のエッジの両側は電気的に同電位であるので、問題はない。   In the above electrode structure, there is a portion where the wiring metal constituting the gate electrode (502) crosses the edge of the active layer (504) of the semiconductor film. However, since both sides of the edge of the active layer (504) of the semiconductor film to be short-circuited are electrically at the same potential, there is no problem.

例えば、本実施例の電極構造を有するTFTを画素TFTとして用いる場合には、TFTと配線とを形成した後に、保護膜を形成し、さらに画素電極を透明導電体で形成すればよい。図5(a)において、電極(501)、ゲイト電極(502)、電極(503)をそれぞれ異なる層に配線し、かつ電極(501)をドレイン電極として透明導電体で電極(501)を作成し、電極(503)をソース電極として配線金属を形成することにより、画素TFTを作成することができる。このような構造を採用することにより、リーク電流を減少できると共に、ドレイン電極として用いられる電極(501)とゲイト電極(502)との配線容量を減少することができる。   For example, when a TFT having the electrode structure of this embodiment is used as a pixel TFT, a protective film is formed after forming the TFT and wiring, and the pixel electrode is formed of a transparent conductor. In FIG. 5A, the electrode (501), the gate electrode (502), and the electrode (503) are wired in different layers, and the electrode (501) is made of a transparent conductor using the electrode (501) as a drain electrode. A pixel TFT can be formed by forming a wiring metal using the electrode (503) as a source electrode. By adopting such a structure, the leakage current can be reduced, and the wiring capacitance between the electrode (501) used as the drain electrode and the gate electrode (502) can be reduced.

リーク電流の低減は、TFTを電荷制御スイッチとし、コンデンサに電荷を蓄積する構造において、電荷を確実に保持することに効果がある。電荷の損失が少なくなれば、許容電位変位まで、容量を減らすことが可能であり、面積縮小や微細加工につながる。また、電極(501)をソース電極とし、電極(503)をドレイン電極とした場合には、ソース領域とチャネル形成領域との間における接触面積(ソース領域とチャネル形成領域との接触面積)と比較して、ドレイン領域とチャネル形成領域との接触面積を大きくすることができるので、実質的にドレイン−チャネル間における電界強度を小さくすることができる。従って、LDD構造を採用した場合と同様に、リーク電流を減少させるという効果を得ることができる。   Reduction of the leakage current is effective in reliably holding charges in a structure in which TFTs are used as charge control switches and charges are stored in capacitors. If the loss of charge is reduced, the capacity can be reduced to the allowable potential displacement, leading to area reduction and microfabrication. Further, when the electrode (501) is a source electrode and the electrode (503) is a drain electrode, the contact area between the source region and the channel formation region (contact area between the source region and the channel formation region) is compared. Since the contact area between the drain region and the channel formation region can be increased, the electric field strength between the drain and the channel can be substantially reduced. Therefore, the effect of reducing the leakage current can be obtained as in the case where the LDD structure is adopted.

上記のようにゲイト電極、配線金属及び透明導電体とが相異なる層に形成されるような3層金属配線ができ、かつ配線容量を無視することができる場合には、ソース電極とドレイン電極とが短絡することがないので、電極(503)に切り欠きを形成しないで、図5(b)に示すようなTFTを構成することもできる。   When the three-layer metal wiring in which the gate electrode, the wiring metal, and the transparent conductor are formed in different layers as described above and the wiring capacity can be ignored, the source electrode and the drain electrode Therefore, a TFT as shown in FIG. 5B can be formed without forming a notch in the electrode (503).

円形の電極(505)の外側を囲むように、略同心円状に円環状のゲイト電極(506)、円環状の電極(507)が配置される。電極(505)と(507)は相異なる層に形成されるため、電極(507)には切り欠きが形成されていない。なお、電極(505)又は(507)のいずれか一方をソース電極として用いて、他方をゲイト電極として用いればよい。特に、電極(507)をソース電極として金属配線で形成して、電極(505)をドレイン電極として透明導電体で形成した構造のTFTを画素TFTとして用いるとリーク電流に対して有効となる。   An annular gate electrode (506) and an annular electrode (507) are arranged substantially concentrically so as to surround the outer side of the circular electrode (505). Since the electrodes (505) and (507) are formed in different layers, notches are not formed in the electrode (507). Note that one of the electrodes (505) and (507) may be used as a source electrode and the other may be used as a gate electrode. In particular, when a TFT having a structure in which the electrode (507) is formed of a metal wiring as a source electrode and the electrode (505) is formed of a transparent conductor as a drain electrode is used as a pixel TFT, it is effective against leakage current.

図6(a)、図6(b)は、実施例2のTFTの平面構造図である。本実施例は電極を同心円状に配置したことを特徴とする。   6A and 6B are plan structural views of the TFT of Example 2. FIG. This embodiment is characterized in that the electrodes are arranged concentrically.

図6(a)において、半導体膜の活性層(604)上には、円形の電極(601)の外側を囲むように、略同心円状に、円環状のゲイト電極(602)、円環状の電極(603)が配置されている。電極(601)は、ゲイト電極(602)を構成する配線金属とは異なる金属配線層で構成され、電極(601)と電極(603)は同一層の配線金属で構成される。   In FIG. 6A, on the active layer (604) of the semiconductor film, an annular gate electrode (602) and an annular electrode are concentrically formed so as to surround the outer side of the circular electrode (601). (603) is arranged. The electrode (601) is composed of a metal wiring layer different from the wiring metal constituting the gate electrode (602), and the electrode (601) and the electrode (603) are composed of the same layer of wiring metal.

ここで、電極(601)とゲイト電極(602)とが重なることで、コンデンサが形成されてしまうため、このコンデンサの形成を回避するために、ゲイト電極(602)の形状を円環の一部が欠けた形状としている。従って、[実施例1]はこのコンデンサを無視できる場合に利用すればよく、本実施例は、コンデンサを無視できない場合に利用すればよい。   Here, since the capacitor is formed when the electrode (601) and the gate electrode (602) overlap, in order to avoid the formation of this capacitor, the shape of the gate electrode (602) is a part of the ring. The shape lacks. Therefore, [Embodiment 1] may be used when this capacitor can be ignored, and this embodiment may be used when the capacitor cannot be ignored.

また、電極(601)と電極(603)とが短絡することを回避するために、電極(603)も円環の一部が欠けた形状とされる。なお、電極(601)と電極(603)はいずれか一方をソース電極とし、他方をドレイン電極とすればよい。   Further, in order to avoid a short circuit between the electrode (601) and the electrode (603), the electrode (603) also has a shape in which a part of the ring is missing. Note that one of the electrode (601) and the electrode (603) may be a source electrode and the other may be a drain electrode.

図6(a)に示すように、ゲイト電極(602)を構成する配線金属が、半導体膜の活性層(604)のエッジを横切る部分がある。しかしながら、短絡する半導体膜の活性層(604)のエッジの両側は、電気的に同電位であるので問題はない。   As shown in FIG. 6A, there is a portion where the wiring metal constituting the gate electrode (602) crosses the edge of the active layer (604) of the semiconductor film. However, there is no problem since both sides of the edge of the active layer (604) of the semiconductor film to be short-circuited are electrically at the same potential.

例えば、本実施例のTFTを画素TFTとして用いる場合には、TFTと配線とを形成した後に、保護膜を形成し、さらに電極を透明導電体で形成すればよい。図6(a)において、ドレイン電極として透明導電体で電極(601)を作成し、ソース電極として配線金属で電極(603)を形成して、かつ電極(601)、ゲイト電極(602)、電極(603)をそれぞれ異なる層に配線することにより、画素TFTを作成することができる。このような電極構造を採用することにより、リーク電流を減少できると共に、ドレイン電極として用いられる電極(601)とゲイト電極(602)との配線容量も減少できる。   For example, when the TFT of this embodiment is used as a pixel TFT, a protective film is formed after the TFT and wiring are formed, and the electrode is formed of a transparent conductor. In FIG. 6A, an electrode (601) is made of a transparent conductor as a drain electrode, an electrode (603) is made of a wiring metal as a source electrode, and the electrode (601), gate electrode (602), electrode A pixel TFT can be formed by wiring (603) in different layers. By adopting such an electrode structure, the leakage current can be reduced, and the wiring capacity between the electrode (601) used as the drain electrode and the gate electrode (602) can also be reduced.

上記のように3層金属配線ができ、配線容量を無視することができる場合には、図6(b)に示すような電極構造を有するTFTを構成することもできる。円形の電極(605)の外側を囲むように、略同心円状にゲイト電極(606)、円環状の電極(607)が配置される。電極(605)と(607)は相異なる層に形成されるため、電極(607)には切り欠きが形成されていない。なお、電極(605)、(607)のいずれか一方をソース電極として用いて、他方をゲイト電極として用いればよい。特に、電極(607)をソース電極として金属配線で形成して、電極(605)をドレイン電極として透明導電体で形成することにより、画素TFTとして使用することができ、このような電極構造を有する画素TFTはリーク電流に対して有効である。   When a three-layer metal wiring can be formed as described above and the wiring capacity can be ignored, a TFT having an electrode structure as shown in FIG. 6B can be configured. A gate electrode (606) and an annular electrode (607) are arranged substantially concentrically so as to surround the outer side of the circular electrode (605). Since the electrodes (605) and (607) are formed in different layers, the electrode (607) is not formed with a notch. Note that either one of the electrodes (605) and (607) may be used as a source electrode and the other may be used as a gate electrode. In particular, the electrode (607) can be used as a pixel TFT by forming the electrode (607) with a metal wiring as a source electrode and the electrode (605) with a transparent conductor as a drain electrode, and has such an electrode structure. The pixel TFT is effective against leakage current.

なお、TFTの活性層に不純物をドーピングする場合に、ゲイト電極(602)をマスクに用いて、不純物をドーピングすると、不純物がドーピングされた半導体膜の活性層(604)を介して、ドレイン電極とソース電極が短絡してしまう。このため、半導体膜の活性層(604)をドレイン領域とソース領域に分離するパターンをマスクに加える等の工夫が必要になる。   In addition, when doping an impurity into the active layer of the TFT, if the impurity is doped using the gate electrode (602) as a mask, the drain electrode and the active layer (604) of the semiconductor film doped with the impurity are connected. The source electrode is short-circuited. For this reason, it is necessary to devise such as adding a pattern for separating the active layer (604) of the semiconductor film into the drain region and the source region to the mask.

図5、図6に示すように[実施例1]、[実施例2]の電極は外形が略相似形とされて、略同心円状に配置されているため、半導体の活性層に円環状のチャネル領域を電極と同心円状に形成することが要求される。更に、TFTの特性を向上するために、半導体材料の結晶性を高めることも要求されている。ここでは、結晶性の良好な半導体材料を形成する方法として、結晶化を助長する触媒元素を選択的に活性層に添加する方法を採用する。図7(a)、図7(b)に基づいて、結晶化を助長する触媒元素を選択的に活性層に添加して、結晶成長させ、かつ電極と同心円状のチャネル領域を形成する方法について説明する。   As shown in FIGS. 5 and 6, the electrodes of [Example 1] and [Example 2] have substantially similar outer shapes and are arranged substantially concentrically. It is required to form the channel region concentrically with the electrode. Furthermore, in order to improve the characteristics of the TFT, it is also required to increase the crystallinity of the semiconductor material. Here, as a method of forming a semiconductor material having good crystallinity, a method of selectively adding a catalytic element for promoting crystallization to the active layer is employed. Based on FIGS. 7A and 7B, a method of selectively adding a catalytic element for promoting crystallization to an active layer to grow a crystal and forming a channel region concentric with an electrode explain.

図7(a)は半導体の活性層の結晶化を説明する模式図であり、半導体膜をエッチングして島状の活性層(704)を形成する。活性層(704)の中心部の円状の領域(701)内に結晶化を助長する触媒元素を添加する。加熱処理等により、矢印(702)で示すように同心円の半径が拡大する方向に活性層(702)の結晶成長が進行するようにする。   FIG. 7A is a schematic diagram for explaining the crystallization of the active layer of the semiconductor. The semiconductor film is etched to form an island-shaped active layer (704). A catalytic element for promoting crystallization is added into a circular region (701) in the center of the active layer (704). By heat treatment or the like, crystal growth of the active layer (702) proceeds in a direction in which the radius of the concentric circle increases as indicated by an arrow (702).

他方、図7(b)は半導体の活性層の結晶化を説明する他の模式図であり、半導体膜をエッチングして島状の活性層(708)を形成する。活性層(708)の外縁の島状の活性層(708)の中心に中心を有する円環状の領域(705)に、結晶化を助長する触媒元素を添加する。加熱処理等により、矢印(706)で示すように領域(705)の半径が縮小する方向に結晶成長が進行するようにする。   On the other hand, FIG. 7B is another schematic diagram for explaining the crystallization of the active layer of the semiconductor. The semiconductor film is etched to form an island-shaped active layer (708). A catalytic element that promotes crystallization is added to an annular region (705) centered at the center of the island-shaped active layer (708) at the outer edge of the active layer (708). By heat treatment or the like, crystal growth proceeds in a direction in which the radius of the region (705) decreases as indicated by an arrow (706).

これら矢印(702)、(706)で示す結晶成長により、触媒元素は結晶成長の起点と終点とに高濃度に存在していることが明らかになっている。チャネル領域は触媒元素が高濃度に存在する領域を避けて形成する必要があるため、チャネルとなる領域(703)、(707)は結晶成長の起点と終点の略中間に形成して、その形状を活性層(704)、(708)の中心に対称中心を有し、図5、図6に示す電極と略相似形になるように、円環状に形成する。   From the crystal growth indicated by these arrows (702) and (706), it is clear that the catalyst element is present at a high concentration at the start and end points of crystal growth. Since it is necessary to form the channel region while avoiding the region where the catalyst element is present at a high concentration, the regions (703) and (707) serving as the channel are formed approximately in the middle between the starting point and the ending point of the crystal growth. Is formed in an annular shape so that it has a symmetrical center at the center of the active layers (704) and (708) and is substantially similar to the electrodes shown in FIGS.

図7(a)、図7(b)に示すように触媒元素を用いて半導体材料を結晶化をした場合でも、触媒元素が高濃度に存在する領域を避けて円環状のチャネル領域(703)、(707)を形成できる。従って、[実施例1]、[実施例2]の電極構造を有するTFTの製造工程に、結晶化を助長する触媒元素を用いて、半導体材料を選択的に結晶化する工程を採用することが可能である。   Even when the semiconductor material is crystallized using a catalytic element as shown in FIGS. 7A and 7B, an annular channel region (703) avoiding a region where the catalytic element is present at a high concentration is avoided. , (707). Therefore, a process of selectively crystallizing a semiconductor material using a catalytic element that promotes crystallization may be employed in the manufacturing process of a TFT having the electrode structure of [Example 1] and [Example 2]. Is possible.

また、[実施例1]あるいは[実施例2]の電極構造を有するTFTを、画素TFTのみでなく、周辺駆動回路を構成するTFTとして使用することができる。例えば、図8に示すように、信号線駆動回路に使用されるアナログバッファ回路図において、作動増幅回路入力段のTFT(801)、(802)に用いることができる。作動増幅回路入力段のTFT(801)、(802)がリーク電流が大きいと、ノイズの発生源となる。従って、TFT(801)、(802)を[実施例1]或るいは[実施例2]の電極構造を有するTFTを用いることにより、アナログバッファの性能を向上することができる。   In addition, the TFT having the electrode structure of [Embodiment 1] or [Embodiment 2] can be used not only as a pixel TFT but also as a TFT constituting a peripheral drive circuit. For example, as shown in FIG. 8, in the analog buffer circuit diagram used in the signal line driver circuit, it can be used for the TFTs (801) and (802) of the operational amplifier circuit input stage. If the TFTs (801) and (802) at the input stage of the operational amplifier circuit have a large leakage current, they become sources of noise. Therefore, the performance of the analog buffer can be improved by using TFTs having the electrode structure of [Embodiment 1] or [Embodiment 2] as the TFTs (801) and (802).

図9は作動増幅回路入力段の配線を示す平面図であり、TFT(801)、(802)を図5(a)に示す電極構造を有するTFT(901)、(902)で構成して、ノイズ対策を図るようにしている。   FIG. 9 is a plan view showing the wiring of the operational amplifier input stage. The TFTs (801) and (802) are composed of TFTs (901) and (902) having the electrode structure shown in FIG. I try to take measures against noise.

また、画素部のように、TFTを電荷制御スイッチとし、コンデンサに電荷を蓄積させる構造において、リーク電流を低減することにより、コンデンサに電荷を確実に保持させることが可能になる。電荷の損失が減少すれば、許容電位変位まで、容量を削減することが可能になり、面積縮小や微細加工につながる。   Further, in a structure in which the TFT is a charge control switch and charges are accumulated in the capacitor as in the pixel portion, it is possible to reliably hold the charge in the capacitor by reducing the leakage current. If the loss of charge is reduced, the capacity can be reduced up to the allowable potential displacement, leading to area reduction and microfabrication.

図10(a)、図10(b)は実施例3のTFTの平面構成図である。   FIG. 10A and FIG. 10B are plan configuration diagrams of the TFT of Example 3. FIG.

図10(a)はソース電極またはドレイン電極の周囲を全て取り囲むように、ゲイト電極が配置されることを特徴とする。半導体膜の活性層(1004)において、矩形の電極(1001)の外側を囲むように、電極(1001)の中心を対称中心となるように、ゲイト電極(1002)、電極(1003)が配置され、且つ、電極(1001)、ゲイト電極(1002)、電極(1003)はそれぞれ外形を略相似な矩形とされて、活性層(1004)の中心に対称中心を有するように形成されている。本実施例では、電極の外形を矩形とした例を示したが、電極の外形は多角形でもよい。   FIG. 10A is characterized in that the gate electrode is arranged so as to surround the entire periphery of the source electrode or the drain electrode. In the active layer (1004) of the semiconductor film, the gate electrode (1002) and the electrode (1003) are arranged so that the center of the electrode (1001) is a symmetrical center so as to surround the outside of the rectangular electrode (1001). In addition, the electrode (1001), the gate electrode (1002), and the electrode (1003) each have a substantially similar rectangular shape, and are formed to have a symmetrical center at the center of the active layer (1004). In this embodiment, an example in which the outer shape of the electrode is rectangular has been described, but the outer shape of the electrode may be a polygon.

電極(1001)はゲイト電極(1002)を構成する配線金属とは異なる層に形成されているため、ゲイト電極(1002)と重なってもよい。電極(1001)と電極(1003)は、同一層の配線金属で構成されているので、短絡をさけるために、電極(1003)を矩形の一部が欠けた形状にする。なお、電極(1001)、(1003)はいずれか一方をソース電極とし、他方をドレイン電極として使用すればよい。   Since the electrode (1001) is formed in a layer different from the wiring metal constituting the gate electrode (1002), it may overlap with the gate electrode (1002). Since the electrode (1001) and the electrode (1003) are made of the same layer of wiring metal, the electrode (1003) has a shape with a part of a rectangle cut away in order to avoid a short circuit. Note that one of the electrodes (1001) and (1003) may be used as a source electrode and the other as a drain electrode.

上記の構成において、ゲイト電極(1002)を構成する配線金属が、半導体膜の活性層(1004)のエッジを横切る部分がある。しかしながら、短絡する半導体膜の活性層のエッジの両側は、電気的に同電位であるので問題はない。   In the above configuration, there is a portion where the wiring metal constituting the gate electrode (1002) crosses the edge of the active layer (1004) of the semiconductor film. However, there is no problem because both sides of the edge of the active layer of the semiconductor film to be short-circuited are electrically at the same potential.

例えば、本実施例のTFTを画素TFTとして用いる場合には、TFTと配線とを形成した後に、保護膜を形成し、さらに電極を透明導電体で形成すればよい。図10(a)において、電極(1001)、ゲイト電極(1002)、電極(1003)をそれぞれ異なる層に配線し、かつ電極(1001)をドレイン電極として透明導電体で形成し、電極(1003)をソース電極として配線金属で形成することにより、画素TFTを作成することができる。このような電極構造を採用することにより、リーク電流を減少できると共に、ドレイン電極として用いられる電極(1001)とゲイト電極(1002)との配線容量を減少することができる。   For example, when the TFT of this embodiment is used as a pixel TFT, a protective film is formed after the TFT and wiring are formed, and the electrode is formed of a transparent conductor. In FIG. 10A, the electrode (1001), the gate electrode (1002), and the electrode (1003) are wired in different layers, and the electrode (1001) is formed of a transparent conductor as a drain electrode. Is formed of a wiring metal as a source electrode, whereby a pixel TFT can be formed. By adopting such an electrode structure, the leakage current can be reduced and the wiring capacity between the electrode (1001) used as the drain electrode and the gate electrode (1002) can be reduced.

上記のように3層金属配線ができ、配線容量を無視することができる場合には、ソース電極とドレイン電極とが短絡することがないので、電極(1003)に切り欠きを形成しないで、図10(b)に示すような電極構造を有するTFTを構成することもできる。半導体の活性層(1008)において、矩形の電極(1005)の外側を囲むように、ゲイト電極(1006)、矩形環状の電極(1007)が配置され、かつ電極(1005)、ゲイト電極(1006)、電極(1007)はそれぞれ外形を略相似な矩形とされ、活性層(1008)の中心に対称中心を有するように形成されている。   When the three-layer metal wiring can be formed as described above and the wiring capacitance can be ignored, the source electrode and the drain electrode are not short-circuited, so that the notch is not formed in the electrode (1003). A TFT having an electrode structure as shown in FIG. In the semiconductor active layer (1008), a gate electrode (1006) and a rectangular ring-shaped electrode (1007) are arranged so as to surround the outside of the rectangular electrode (1005), and the electrode (1005) and the gate electrode (1006). The electrodes (1007) each have a substantially similar rectangular shape, and are formed so as to have a symmetric center at the center of the active layer (1008).

また、電極(1005)と(1007)は相異なる層に形成されるため、電極(1007)には切り欠きが形成されていない。なお、電極(1005)、(1007)のいずれか一方をソース電極として用いて、他方をゲイト電極として用いればよい。特に、(1007)をソース電極として金属配線で形成して、(1005)をドレイン電極として透明導電体で形成した構造のTFTを画素TFTとして使用すれば、リーク電流に対して有効である。   Further, since the electrodes (1005) and (1007) are formed in different layers, the electrode (1007) is not formed with a notch. Note that one of the electrodes (1005) and (1007) may be used as a source electrode and the other may be used as a gate electrode. In particular, if a TFT having a structure in which (1007) is formed of a metal wiring as a source electrode and (1005) is formed of a transparent conductor as a drain electrode is used as a pixel TFT, it is effective against leakage current.

TFTを電荷制御スイッチとして、コンデンサに電荷を蓄積させる場合に、リーク電流を低減することは、コンデンサに電荷を確実に保持させることに効果がある。電荷の損失が減少すれば、許容電位変位まで容量を減らすことが可能になり、面積縮小や微細加工につながる。   When the TFT is used as a charge control switch and the charge is accumulated in the capacitor, reducing the leakage current has an effect of reliably holding the charge in the capacitor. If the loss of charge is reduced, the capacity can be reduced to the allowable potential displacement, leading to area reduction and microfabrication.

図11(a)、図11(b)に本実施例のTFTの平面構成図であり、半導体の活性層(1104)において、電極(1101)の周囲には、ゲイト電極(1102)、電極(1103)が配置されている。電極(1101)、ゲイト電極(1102)、電極(1103)はそれぞれ外形を略相似な矩形とされ、活性層(1104)の中心に対称中心を有するように形成されている。本実施例では、電極の外形を矩形とした例を示したが、電極の外形は多角形でもよい。   FIGS. 11A and 11B are plan views of the TFT of this example. In the active layer (1104) of the semiconductor, the gate electrode (1102) and the electrode ( 1103). The electrode (1101), the gate electrode (1102), and the electrode (1103) each have a substantially similar rectangular shape, and are formed so as to have a symmetric center at the center of the active layer (1104). In this embodiment, an example in which the outer shape of the electrode is rectangular has been described, but the outer shape of the electrode may be a polygon.

電極(1101)は、ゲイト電極(1102)を構成する配線金属とは異なる層に配置されているので、ゲイト電極(1102)と重なることで、コンデンサが形成される。このコンデンサの形成を回避するために、電極(1102)を矩形環の一部が欠けた形状とし、電極(1101)との重なりを回避するようにしている。[実施例3]のTFTはこのコンデンサを無視できる場合に使用して、[実施例4]のTFTはコンデンサを無視できない場合に使用すればよい。   Since the electrode (1101) is arranged in a layer different from the wiring metal constituting the gate electrode (1102), a capacitor is formed by overlapping the gate electrode (1102). In order to avoid the formation of this capacitor, the electrode (1102) has a shape in which a part of the rectangular ring is missing so as to avoid overlapping with the electrode (1101). The TFT of [Example 3] may be used when this capacitor can be ignored, and the TFT of [Example 4] may be used when the capacitor cannot be ignored.

電極(1101)と電極(1103)とは同一層の配線金属で構成される。従って、短絡をさけるために、電極(1103)は、矩形の一部が欠けた形状となる。また、電極(1101)、(1103)のいずれか一方をソース電極として用いて、他方をドレイン電極として用いればよい。   The electrode (1101) and the electrode (1103) are made of the same layer of wiring metal. Therefore, in order to avoid a short circuit, the electrode (1103) has a shape in which a part of a rectangle is missing. One of the electrodes (1101) and (1103) may be used as a source electrode and the other may be used as a drain electrode.

上記の電極構造において、ゲイト電極(1102)を構成する配線金属が、半導体膜の活性層(1104)のエッジを横切る部分がある。しかし短絡する半導体膜の活性層(1104)のエッジの両側は電気的に同電位であるので、問題はない。   In the above electrode structure, there is a portion where the wiring metal constituting the gate electrode (1102) crosses the edge of the active layer (1104) of the semiconductor film. However, since both sides of the edge of the active layer (1104) of the semiconductor film to be short-circuited are electrically at the same potential, there is no problem.

なお、活性層(1004)に不純物をドーピングする場合には、ゲイト電極(1102)をマスクに用いて、不純物をドーピングすると、不純物がドーピングされた半導体膜の活性層(1104)を介して、ドレイン電極とソース電極が短絡してしまう。このため、半導体膜の活性層(1104)をドレイン領域とソース領域に分離するパターンをマスクに加える等の工夫が必要になる。   Note that in the case of doping an impurity into the active layer (1004), when the impurity is doped using the gate electrode (1102) as a mask, the drain is passed through the active layer (1104) of the semiconductor film doped with the impurity. The electrode and the source electrode are short-circuited. For this reason, it is necessary to devise such as adding to the mask a pattern for separating the active layer (1104) of the semiconductor film into the drain region and the source region.

本実施例のTFTを画素TFTとして用いる場合には、TFTと配線とを形成した後に、保護膜を形成し、さらに電極を透明導電体で形成すればよい。図11(a)において、電極(1101)、ゲイト電極(1102)、電極(1103)をそれぞれ異なる層に配線し、かつ電極(1101)をドレイン電極として透明導電体で作成して、電極(1103)をソース電極として配線金属で形成することにより、画素TFTを作成することができる。このような電極構造を採用することにより、リーク電流を減少できると共に、ドレイン電極として用いられる電極(1101)とゲイト電極(1102)との配線容量を減少することができる。   When the TFT of this embodiment is used as a pixel TFT, a protective film is formed after the TFT and wiring are formed, and the electrode is formed of a transparent conductor. In FIG. 11A, the electrode (1101), the gate electrode (1102), and the electrode (1103) are wired in different layers, and the electrode (1101) is made of a transparent conductor as a drain electrode. ) To form a pixel TFT by using a wiring metal as a source electrode. By adopting such an electrode structure, the leakage current can be reduced, and the wiring capacity between the electrode (1101) used as the drain electrode and the gate electrode (1102) can be reduced.

上記のように3層金属配線ができ、配線容量を無視することができる場合には、ソース電極とドレイン電極とが短絡することがないので、電極に切り欠きを形成しないで、図11(b)に示すような電極構造を有するTFTを構成することもできる。半導体の活性層(1108)において、矩形の電極(1105)の外側を囲むように、ゲイト電極(1006)が配置され、矩形環状の電極(1107)が配置されている。電極(1105)と(1107)は相異なる層に形成されるため、電極(1107)には切り欠きが形成されていない。   When the three-layer metal wiring can be formed as described above and the wiring capacitance can be ignored, the source electrode and the drain electrode are not short-circuited. A TFT having an electrode structure as shown in FIG. In the semiconductor active layer (1108), a gate electrode (1006) is arranged so as to surround the outside of the rectangular electrode (1105), and a rectangular annular electrode (1107) is arranged. Since the electrodes (1105) and (1107) are formed in different layers, notches are not formed in the electrode (1107).

なお、電極(1105)、(1107)のいずれか一方をソース電極として用いて、他方をドレイン電極として用いればよい。特に、(1107)をソース電極として金属配線で形成して、(1105)をドレイン電極として透明導電体で形成した構造のTFTを画素TFTとして用いると、リーク電流に対して有効となる。   Note that one of the electrodes (1105) and (1107) may be used as a source electrode and the other may be used as a drain electrode. In particular, when a TFT having a structure in which (1107) is formed of a metal wiring as a source electrode and (1105) is formed of a transparent conductor as a drain electrode is used as a pixel TFT, it is effective against leakage current.

図10、図11に示すように[実施例3]、[実施例4]の電極構造は、矩形環状の電極が同一点を対称中心とするように配置されているため、半導体の活性層に、チャネル領域を電極と略相似形に形成する必要がある。更に、TFTの特性を向上するために、半導体材料の結晶性を高めることも要求されている。ここでは、結晶性の良好な半導体材料を形成する方法として、結晶化を助長する触媒元素を選択的に活性層に添加する方法を採用する。図12(a)、図12(b)に基づいて、結晶化を助長する触媒元素を選択的に活性層に添加して、結晶成長させ、かつ電極と相似形のチャネル領域を形成する方法ついて説明する。   As shown in FIGS. 10 and 11, the electrode structures of [Embodiment 3] and [Embodiment 4] are arranged so that rectangular annular electrodes have the same point as the center of symmetry. It is necessary to form the channel region substantially similar to the electrode. Furthermore, in order to improve the characteristics of the TFT, it is also required to increase the crystallinity of the semiconductor material. Here, as a method of forming a semiconductor material having good crystallinity, a method of selectively adding a catalytic element for promoting crystallization to the active layer is employed. Based on FIGS. 12 (a) and 12 (b), a method of selectively adding a catalytic element for promoting crystallization to an active layer to grow a crystal and to form a channel region similar to an electrode. explain.

図12(a)は半導体の活性層の結晶化を説明する模式図であり、半導体膜をエッチングして島状の活性層(1204)を形成する。活性層(1204)の中心部の矩形状の領域(1201)内に結晶化を助長する触媒元素を添加する。加熱処理等により、矢印(1202)で示すように、矩形状の領域(1201)が拡大する方向に活性層(1204)の結晶成長が進行するようにする。   FIG. 12A is a schematic diagram for explaining the crystallization of the active layer of the semiconductor. The semiconductor film is etched to form an island-shaped active layer (1204). A catalytic element that promotes crystallization is added into a rectangular region (1201) at the center of the active layer (1204). The crystal growth of the active layer (1204) proceeds in the direction in which the rectangular region (1201) expands as shown by the arrow (1202) by heat treatment or the like.

他方、図12(b)は半導体の活性層の結晶化を説明する他の模式図であり、半導体膜をエッチングして島状の活性層(1208)を形成する。活性層(1208)の外縁付近の、活性層(1208)の中心に中心を有する矩形環状の領域(1205)に、結晶化を助長する触媒元素を添加する。加熱処理等により、矢印(1206)で示すように、矩形環状の領域(1205)が縮小する方向に結晶成長が進行するようにする。   On the other hand, FIG. 12B is another schematic diagram for explaining the crystallization of the active layer of the semiconductor. The semiconductor film is etched to form an island-shaped active layer (1208). A catalytic element that promotes crystallization is added to a rectangular annular region (1205) centered at the center of the active layer (1208) in the vicinity of the outer edge of the active layer (1208). As shown by an arrow (1206), crystal growth proceeds in a direction in which the rectangular annular region (1205) is reduced by heat treatment or the like.

この矢印(1202)、(1206)で示す結晶成長により、触媒元素は結晶成長の起点と終点とに高濃度に存在することが明らかになっている。従って、この領域を避けてチャネル領域を形成する必要があるため、チャネルとなる領域(1203)、(1207)を結晶成長の起点と終点の略中間に形成して、その形状が島状の活性層(1204)、(1208)の中心に対称中心を有し、図10、図10、図11に示す電極と略相似形になるように矩形環状に形成する。   From the crystal growth indicated by the arrows (1202) and (1206), it is clear that the catalyst element is present at a high concentration at the start and end points of crystal growth. Therefore, since it is necessary to form the channel region avoiding this region, the regions (1203) and (1207) to be the channels are formed approximately in the middle of the starting point and the ending point of the crystal growth, and the shape is an island-shaped active region. The layers (1204) and (1208) have a center of symmetry, and are formed in a rectangular ring shape so as to be substantially similar to the electrodes shown in FIGS.

図12(a)、図12(b)に示すように触媒元素を用いて、半導体材料を結晶化をした場合でも、触媒元素が高濃度に存在する領域を避けて、電極と相似な矩形環状のチャネル領域(1203)、(1207)を形成できる。従って、[実施例3]、[実施例4]の電極配置を有するTFTの製造工程に、結晶化を助長する触媒元素を用いて、活性層を選択的に結晶化する工程を採用することが可能になる。   As shown in FIGS. 12A and 12B, even when a semiconductor material is crystallized using a catalytic element, a rectangular ring similar to an electrode is avoided, avoiding a region where the catalytic element is present at a high concentration. Channel regions (1203) and (1207) can be formed. Therefore, a process of selectively crystallizing the active layer using a catalyst element that promotes crystallization may be employed in the manufacturing process of the TFT having the electrode arrangement of [Example 3] and [Example 4]. It becomes possible.

従来例の信号線走査回路のブロック回路図である。It is a block circuit diagram of a signal line scanning circuit of a conventional example. 従来のTFTの平面構成図である。It is a plane block diagram of the conventional TFT. 従来のTFTの平面構成図であり、リーク電流の発生場所を示す説明図である。It is a plane block diagram of the conventional TFT, and is an explanatory view showing a place where leakage current is generated. 従来のリーク電流の発生機構の説明図である。It is explanatory drawing of the generation mechanism of the conventional leak current. 実施例1のTFTの構成図である。1 is a configuration diagram of a TFT of Example 1. FIG. 実施例2のTFTの構成図である。4 is a configuration diagram of a TFT of Example 2. FIG. 実施例1、実施例2において、半導体の活性層の結晶化を説明する模式図である。In Example 1 and Example 2, it is a schematic diagram explaining crystallization of the active layer of a semiconductor. アナログバッファ回路の構成図である。It is a block diagram of an analog buffer circuit. アナログバッファ回路の素子配置図である。It is an element arrangement diagram of an analog buffer circuit. 実施例3のTFTの構成図である。4 is a configuration diagram of a TFT of Example 3. FIG. 実施例4のTFTの構成図である。6 is a configuration diagram of a TFT of Example 4. FIG. 実施例3、実施例4において、半導体の活性層の結晶化を説明する模式図である。In Example 3 and Example 4, it is a schematic diagram explaining crystallization of the active layer of a semiconductor.

符号の説明Explanation of symbols

(501)、(503)、(505)、(507)・・・電極
(502)、(506)・・・ゲイト電極
(504)、(508)・・・半導体膜の活性層

(601)、(603)、(605)、(607)・・・電極
(602)、(606)・・・ゲイト電極
(604)、(608)・・・半導体膜の活性層

(701)、(705)・・・触媒添加領域
(702)、(706)・・・成長方向
(703)、(707)・・・ゲイト電極
(704)、(708)・・・半導体膜の活性層
(501), (503), (505), (507)... Electrode (502), (506)... Gate electrode (504), (508)... Active layer of semiconductor film

(601), (603), (605), (607)... Electrode (602), (606)... Gate electrode (604), (608)... Active layer of semiconductor film

(701), (705) ... catalyst addition region (702), (706) ... growth direction (703), (707) ... gate electrodes (704), (708) ... of the semiconductor film Active layer

Claims (10)

第1及び第2の薄膜トランジスタを有し、
前記第1及び第2の薄膜トランジスタは、チャネル領域に半導体膜のエッジが存在しない薄膜トランジスタであり、
前記第1の薄膜トランジスタは画素部に配置されており、
前記第2の薄膜トランジスタは周辺回路に配置されており、
前記チャネル領域に半導体膜のエッジが存在しない薄膜トランジスタは、ソース電極と、ドレイン電極と、ゲイト電極と、を有し、
前記ソース電極又は前記ドレイン電極の一方は、環状又は環状の一部が欠けた形状を有し、
前記ソース電極又は前記ドレイン電極の一方は、前記ソース電極又は前記ドレイン電極の他方を囲むように設けられており、
前記チャネル領域は、前記ソース電極又は前記ドレイン電極の一方と、前記ソース電極又は前記ドレイン電極の他方と、の間に設けられており、
前記半導体膜は、前記半導体膜の中心部を中心とする環状の領域に、半導体の結晶化を助長する触媒元素を選択的に添加して結晶成長させて形成されたものであることを特徴とする液晶表示装置。
Having first and second thin film transistors;
The first and second thin film transistors are thin film transistors in which no edge of the semiconductor film exists in the channel region,
The first thin film transistor is disposed in a pixel portion;
The second thin film transistor is disposed in a peripheral circuit;
The thin film transistor in which the edge of the semiconductor film does not exist in the channel region has a source electrode, a drain electrode, and a gate electrode,
One of the source electrode or the drain electrode has an annular shape or a shape lacking an annular portion,
One of the source electrode or the drain electrode is provided so as to surround the other of the source electrode or the drain electrode,
The channel region is provided between one of the source electrode or the drain electrode and the other of the source electrode or the drain electrode,
The semiconductor film is formed by selectively adding a catalytic element that promotes crystallization of a semiconductor and growing the crystal in an annular region centering on a central portion of the semiconductor film. Liquid crystal display device.
請求項1において、
前記第1の薄膜トランジスタはコンデンサに接続されていることを特徴とする液晶表示装置。
In claim 1,
The liquid crystal display device, wherein the first thin film transistor is connected to a capacitor.
請求項1又は請求項2において、
前記周辺回路にはアナログバッファ回路が配置されており、
前記第2の薄膜トランジスタは、前記アナログバッファ回路の作動増幅回路の入力段に用いられていることを特徴とする液晶表示装置。
In claim 1 or claim 2,
An analog buffer circuit is arranged in the peripheral circuit,
The liquid crystal display device, wherein the second thin film transistor is used in an input stage of an operational amplifier circuit of the analog buffer circuit.
請求項1乃至請求項3のいずれか一項において、
前記第1及び第2の薄膜トランジスタは、前記半導体膜の上にゲイト絶縁膜が形成されており、前記ゲイト絶縁膜の上に前記ゲイト電極が形成された構造を有することを特徴とする液晶表示装置。
In any one of Claims 1 thru | or 3,
Said first and second thin film transistor, said being a gate insulating film on the semiconductor film is formed, a liquid crystal display device characterized by having the gate electrode is formed structure on the gate insulating film .
請求項1乃至請求項4のいずれか一項において、
前記ソース電極又は前記ドレイン電極の一方は、円環状、矩形環状、又は多角形環状であることを特徴とする液晶表示装置。
In any one of Claims 1 thru | or 4,
One of the source electrode and the drain electrode is an annular shape, a rectangular shape, or a polygonal shape, and a liquid crystal display device.
請求項1乃至請求項4のいずれか一項において、
前記ソース電極又は前記ドレイン電極の一方は、円環状の一部が欠けた形状、矩形環状の一部が欠けた形状、又は多角形環状の一部が欠けた形状であることを特徴とする液晶表示装置。
In any one of Claims 1 thru | or 4,
One of the source electrode or the drain electrode, a liquid crystal, wherein the shape with the cut part of the annular shape missing part of the rectangular ring or polygonal ring that portion of which is chipped shape Display device.
請求項1乃至請求項6のいずれか一項において、
前記チャネル領域は、円環状、矩形環状、又は多角形環状であることを特徴とする液晶表示装置。
In any one of Claims 1 thru | or 6,
The liquid crystal display device, wherein the channel region has an annular shape, a rectangular shape, or a polygonal shape.
請求項1乃至請求項6のいずれか一項において、
前記チャネル領域は、円環状の一部が欠けた形状、矩形環状の一部が欠けた形状、又は多角形環状の一部が欠けた形状であることを特徴とする液晶表示装置。
In any one of Claims 1 thru | or 6,
The liquid crystal display device according to claim 1, wherein the channel region has a shape in which a part of an annular shape is missing, a shape in which a part of a rectangular shape is missing, or a shape in which a part of a polygonal shape is missing.
請求項1乃至請求項8のいずれか一項において、
前記ゲイト電極は、円環状、矩形環状、又は多角形環状であることを特徴とする液晶表示装置。
In any one of Claims 1 thru | or 8,
The liquid crystal display device, wherein the gate electrode has an annular shape, a rectangular shape, or a polygonal shape.
請求項1乃至請求項8のいずれか一項において、
前記ゲイト電極は、円環状の一部が欠けた形状、矩形環状の一部が欠けた形状、又は多角形環状の一部が欠けた形状であることを特徴とする液晶表示装置。


In any one of Claims 1 thru | or 8,
The liquid crystal display device, wherein the gate electrode has a shape in which a part of an annular shape is missing, a shape in which a part of a rectangular shape is missing, or a shape in which a part of a polygonal shape is missing.


JP2003295771A 1994-08-31 2003-08-20 Liquid crystal display Expired - Fee Related JP4293434B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003295771A JP4293434B2 (en) 1994-08-31 2003-08-20 Liquid crystal display

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23241394 1994-08-31
JP27056394 1994-10-07
JP2003295771A JP4293434B2 (en) 1994-08-31 2003-08-20 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP23621095A Division JPH08160469A (en) 1994-08-31 1995-08-22 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2004048036A JP2004048036A (en) 2004-02-12
JP4293434B2 true JP4293434B2 (en) 2009-07-08

Family

ID=31721198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003295771A Expired - Fee Related JP4293434B2 (en) 1994-08-31 2003-08-20 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP4293434B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621280B2 (en) * 2015-11-05 2023-04-04 Innolux Corporation Display device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100615236B1 (en) 2004-08-05 2006-08-25 삼성에스디아이 주식회사 Thin film transistor and flat panel display device therewith
KR100603361B1 (en) 2004-08-05 2006-07-20 삼성에스디아이 주식회사 Flat panel display device
JP5243686B2 (en) 2005-04-28 2013-07-24 エルジー ディスプレイ カンパニー リミテッド Thin film transistor
KR101189279B1 (en) 2006-01-26 2012-10-09 삼성디스플레이 주식회사 Display device and manufacturing method of the same
US7688392B2 (en) 2006-04-06 2010-03-30 Chunghwa Picture Tubes, Ltd. Pixel structure including a gate having an opening and an extension line between the data line and the source
KR101254589B1 (en) 2006-06-29 2013-04-15 엘지디스플레이 주식회사 The organic electro-luminescence device and method for fabricating of the same
KR101254560B1 (en) 2006-06-29 2013-04-19 엘지디스플레이 주식회사 The organic electro-luminescence device and method for fabricating of the same
KR101295192B1 (en) * 2006-06-29 2013-08-09 엘지디스플레이 주식회사 The organic electro-luminescence device and method for fabricating of the same
KR101276662B1 (en) 2006-06-30 2013-06-19 엘지디스플레이 주식회사 The organic electro-luminescence device and method for fabricating of the same
KR101293570B1 (en) 2007-03-21 2013-08-06 삼성디스플레이 주식회사 Thin film transistor and organic light emitting device including thin film transistor
WO2011048924A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including display device
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR101829309B1 (en) 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
CN102945863A (en) * 2012-10-26 2013-02-27 京东方科技集团股份有限公司 Thin film transistor and manufacturing method thereof, array substrate and display device
CN104681629B (en) 2015-03-18 2017-12-08 京东方科技集团股份有限公司 Thin film transistor (TFT), array base palte and its respective preparation method, display device
CN107462857B (en) * 2017-08-26 2023-05-16 江苏爱可信电气股份有限公司 Semi-automatic test fixture of instrument

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621280B2 (en) * 2015-11-05 2023-04-04 Innolux Corporation Display device

Also Published As

Publication number Publication date
JP2004048036A (en) 2004-02-12

Similar Documents

Publication Publication Date Title
JP4293434B2 (en) Liquid crystal display
US5847413A (en) Differential amplifier circuit and analog buffer
JPH08160469A (en) Liquid crystal display device
KR100390113B1 (en) An active matrix type EL display device
KR100596143B1 (en) Liquid crystal display and its manufacture method
JP3614671B2 (en) Active matrix display device
US5159477A (en) Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line
JP4179800B2 (en) Display device and manufacturing method thereof
JP3173747B2 (en) Method for manufacturing semiconductor device
JP2010129859A (en) Display
JP5363009B2 (en) Display device and manufacturing method thereof
JP4293463B2 (en) Liquid crystal display
JPH10153793A (en) Liquid crystal display device
KR20030037113A (en) Structure and Fabrication Method of a Storage Capacitor for LCD and OELD Panels
JP3319975B2 (en) Semiconductor element and liquid crystal display device using the same
JPH10142636A (en) Active matrix type display circuit
JP2005317851A (en) Thin film transistor and its manufacturing method
JP3942878B2 (en) Method for manufacturing semiconductor device
KR100390457B1 (en) A structure of thin film transistor and a method for manufacturing the same
JPH10199808A (en) Method of crystallizing silicon film
JPH0720494A (en) Active matrix substrate and its manufacture
JPH10240164A (en) Driving circuit integrated type display device
JP3485667B2 (en) Active matrix display device
KR100539583B1 (en) Method for crystallizing Silicon and method for manufacturing Thin Film Transistor (TFT) using the same
JP3788021B2 (en) Thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081216

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees