JP4284161B2 - セラミックパッケージ - Google Patents

セラミックパッケージ Download PDF

Info

Publication number
JP4284161B2
JP4284161B2 JP2003394562A JP2003394562A JP4284161B2 JP 4284161 B2 JP4284161 B2 JP 4284161B2 JP 2003394562 A JP2003394562 A JP 2003394562A JP 2003394562 A JP2003394562 A JP 2003394562A JP 4284161 B2 JP4284161 B2 JP 4284161B2
Authority
JP
Japan
Prior art keywords
porcelain
substrate
light
insulating substrate
black
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003394562A
Other languages
English (en)
Other versions
JP2005158964A (ja
Inventor
美奈子 泉
成樹 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003394562A priority Critical patent/JP4284161B2/ja
Publication of JP2005158964A publication Critical patent/JP2005158964A/ja
Application granted granted Critical
Publication of JP4284161B2 publication Critical patent/JP4284161B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Led Device Packages (AREA)

Description

本発明は、PD,ラインセンサ,イメージセンサ,CCD(Charge Coupled Device)、EPROM(Erasable and Programmable ROM)等の受光素子、またはこれら受光部を有する光半導体素子を搭載するパッケージに好適な遮光性を有するセラミックパッケージに関する。
従来、PD,ラインセンサ,イメージセンサ,CCD(Charge Coupled Device)、EPROM(Erasable and Programmable ROM)等の受光素子、またはこれらの受光部を有する光半導体素子を搭載するパッケージは、誤作動を防ぐために遮光する必要があり、黒色の着色材料を用いることによって、不要光がパッケージの壁面を透過するのを防止する試みがなされている(例えば、特許文献1参照)。具体的には、MnO、TiO、Feの添加により、工程中の化学変化によって変色しない、黒色を安定に呈する磁器を実現したものである。
また、黒色系と白色系の窒化アルミニウムからなるパッケージの例が報告されている(例えば、特許文献2参照)。光半導体素子を搭載する場合、素子搭載部は高い放熱性が必要なため、高純度・高熱伝導率である白色系窒化アルミニウムを基板のベースとして使用し、その他ベース周辺・枠部および蓋体には遮光性の黒色系窒化アルミニウムを使用するものである。
特開平01−042359号公報 特開平01−089546号公報
しかしながら、近年、半導体素子の高集積化、電子部品の小型化に伴う、各種電子機器の小型化、高機能化に伴い、半導体素子を搭載するセラミックパッケージにも小型化・薄型化が要求されている。そのため、特許文献1又は2のような遮光基板として着色材料を用いただけの絶縁基板では、その底部および堤部厚みの減少とともに、パッケージ内部に光が透過するという問題が発生した。
従って、本発明の目的は、小型・薄型化した場合にも高い遮光性を有するパッケージを提供することである。
本発明のセラミックパッケージは、電気素子が表面に実装される基板底部および該基板底部の外周に一体的に設けられた基板堤部からなる絶縁基板と、前記基板底部の内部、表面及び裏面それぞれ設けられて電気的に接続されたメタライズ層とを含み、前記絶縁基板が、内表面側の全体配置された黒色磁器外表面の全体に配置された反射率が70%以上の白色磁器からなることを特徴とするものである。
前記絶縁基板における可視光の透過率が0.1%以下であることが好ましい。
本発明は、黒色磁器からなる絶縁基板の外表面全体に反射率が70%以上の白色磁器を設けることによって、絶縁基板の壁面を透過する光量自体を減少させ、パッケージの遮光性をより高めることができるという知見に基づくもので、これにより、小型・薄型化した場合にも高い遮光性を有するセラミックパッケージを実現でき、遮光信頼性を向上することができる。
前記反射率が70%以上の白色磁器としてアルミナや窒化アルミニウム等種々のセラミックスを選択することができ、パッケージに熱伝導率等種々の特性を付加できるという効果がある。
前記絶縁基板における可視光の透過率が0.1%以下であると、CMOSやCCDといった可視光の撮像素子を搭載するパッケージとして好適に利用することができる。
本発明のセラミックパッケージを、図を用いて説明する。
まず、セラミックパッケージを説明するための一実施例を図1及び2に示した。図1はセラミックパッケージの概略断面図であり、図2は内部に半導体素子を搭載し、蓋体によって蓋をした状態のセラミックパッケージの断面図である。
図1によれば、セラミックパッケージは、基板底部1aと基板堤部1bとからなる絶縁基板1と、基板底部1aに設けられたメタライズ層2とを具備する。
絶縁基板1は、基板堤部1aの外周に基板堤部1bが一体的に設けられており、メタライズ層2は、基板底部1aの表面に設けられた表面メタライズ層2aと、外部との電気接続のために裏面に設けられた裏面メタライズ層2bと、表面メタライズ層2a及び裏面メタライズ層2bを接続するために基板底部1aの内部に形成された内部メタライズ層2cとからなる。
図1のセラミックパッケージの内部に半導体素子や電子部品を搭載することができ、蓋体をセラミックパッケージに接合することで、外気と遮断し、密閉状態を創出することができる。
図2によれば、半導体素子3は、基板底部1aの内部表面に、ボンディングワイヤ4を介してメタライズ層2と電気的に接続されている。
蓋体6は、半導体素子3を保護するため、接合層5によってセラミックパッケージに接合され、気密封止される。半導体素子がCMOSやCCDなどの撮像素子の場合、蓋体6はガラス,石英,サファイヤ,透明樹脂等の透光性部材を用いることができる。
本発明のパッケージには、図3(a)に示すように、絶縁基板の内表面7aの全体に黒色磁器、その外表面7bの全体に白色磁器1dを設けることが重要であり、この構成により効果的な遮光を行うことができる。
本発明のセラミックパッケージは、絶縁基板1の外表面側7bの全体に白色磁器1dを設けることが重要である。白色磁器1dは、光が絶縁基板1の内部に入射する光量自体を低減することができるため、同じ形状であれば、光量の少ない分だけ、光透過量を低減することができ、内部に光が漏れ入り、受光素子や光半導体素子等が誤動作を起こすのを効果的に防止することができる。
また、本発明によれば、絶縁基板1の内表面側7aの全体に、黒色磁器を用いることも重要である。外部の光の一部は白色磁器1dで反射され、残りが絶縁基板1の内部に入射するが、白色磁器1dの内部に黒色磁器を具備していれば、黒色磁器での吸収により入射光を効果的に除去することができる。
磁器は、光の吸収率が高く、遮光性を高めることができるものでさらに熱伝導率の向上、残留応力の低減の観点から、色アルミナ磁器であることが望ましい。
また、白色磁器1dは、アルミナ、ムライト、ジルコニア、窒化アルミニウム、コーディエライト、フォルステライト等種々のセラミックスを用いることがで、所望の機械特性、電気特性、熱特性によってさまざまな材料を選択することができる。充分な遮光効果を得るため、白色磁器1dは反射率が70%以上の磁器であることが重要である
また、黒色磁器の厚みは、白色磁器1dを透過した光を十分に吸収して、絶縁基板1を透過する光量を低減するため、絶縁基板1の厚みの50%以上、特に70%以上、更には90%以上を占めることが望ましい。一方、白色磁器1dの厚みは、光を十分に反射することができるように、絶縁基板1の厚みの1%以上、特に3%以上、更には5%以上であることが望ましい。このように、黒色磁器と白色磁器1dの厚みバランスを調整することで、より効率の良い遮光を行うことができる。
例えば、絶縁基板1の基板底部1aの厚みが0.4mm、基板堤部1bの厚みが0.4mmのCMOS用パッケージでは、絶縁基板1の外表面側7bの全体に0.04mm以上の白色磁器1dを設けることにより、CMOSセンサーが不要光を感知することを防ぐことができる。
そして、絶縁基板の可視光の透過率が0.1%以下であることが望ましい。換言すれば、セラミックパッケージの内部に可視光を0.1%以上透過しないことが望ましい。可視光の透過を0.1%以下とすることで、CMOSやCCDといった撮像素子が不要な光を感知するのを防ぐことができる。可視光の透過率は特に、0.05%以下、さらには0.02%以下であることが望ましい。
さらに、前記黒色磁器と前記白色磁器1dとの界面に、組成が傾斜的に変化する傾斜組織が形成されていることが望ましい。これにより、黒色磁器と白色磁器1dとの界面強度が保持され、パッケージの信頼性および気密性をより高めることができる。例えば、黒色磁器と白色磁器1dとの界面に、組成が略連続的に変化する傾斜組織を形成し、白色磁器側から黒色磁器側へ略連続して白色磁器の濃度を変化させることができる。
次に、本発明のセラミックパッケージの製造方法について、複数のセラミックパッケージが2次元に配列され、一体的に設けられた連結基板の製造方法を例として取り上げて説明する。
まず、白色磁器の原料粉末を準備する。アルミナ、ムライト、ジルコニア、窒化アルミニウム、スピネル、コーディエライト、フォルステライト等を例示できる。焼結助剤として、SiO、CaO、MgO等を加えても良いが、磁器を着色しないものに限る。焼結助剤は酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩等として添加してもよい。
色は、Ti、Mo、Wまたはその酸化物を添加することで実現することができる。
上記の粉末を混合し、適宜有機バインダを添加した後、これをプレス法、ドクターブレード法、圧延法、射出法等の周知の成形方法によって、グリーンシートを作製する。例えば、上記混合粉末に有機バインダや溶媒を添加してスラリーを調整した後、ドクターブレード法によってグリーンシートを形成する。或いはまた、混合粉末に有機バインダを加え、プレス成形、圧延成形等により所定の厚みのグリーンシート(以下、白色グリーンシートと言う)を作製できる。
また、色磁器の原料粉末を準備する。色磁器の原料は、上記の白色磁器用原料粉末に対して、Ti、Mo、W等を加えて着色することができる。よって、これら金属粉末、又はその酸化物や無機塩を準備する。
黒色磁器原料粉末を、白色グリーンシートの製造方法と同様にして、黒色グリーンシートを作製する
次に、色グリーンシート及び白色グリーンシートの表面に、所望により、マイクロドリル、レーザー等により直径50〜250μmのビアホールを形成することができる。
このようにして作製したグリーンシートに対して、導体ペーストをスクリーン印刷、グラビア印刷等の方法により各グリーンシート上に配線パターン状に印刷塗布するとともに、所望により、上記の導体ペーストをビアホール内に充填する。
その後、ビア加工され、配線パターンが形成された色グリーンシート及び白色グリーンシートを位置合わせして積層圧着し、積層体を作製する。この積層体を、酸化性または非酸化性雰囲気中で焼成する。焼成雰囲気は着色剤の性質によって選択することが望ましい。例えば、Mnを加えた場合は酸化性雰囲気、Tiを加えた場合は非酸化性雰囲気で焼成することで、磁器を黒色化することができる。
具体的には、酸化性雰囲気焼成は大気中、非酸化性雰囲気は窒素、又は窒素と水素との混合ガスを用いることが好ましい。非酸化性雰囲気焼成の場合、有機バインダの脱脂をする上では、水素及び窒素を含み、露点+30℃以下、特に25℃以下の非酸化性雰囲気であることが望ましい。なお、雰囲気中には、所望により、アルゴン等の不活性ガスを混入してもよい。
なお、最終的には、絶縁基板1内部に光半導体素子3を実装し、メタライズ層2との間を電気的に接続し、且つ樹脂やガラス、ロウ材等の接続層5によって蓋体6を接合することにより、半導体素子3が気密に封止された光半導体装置を得ることができる。
原料粉末として純度99%以上、平均粒径が2μmのAl粉末、純度99%以上、平均粒子径3μmのSiO粉末、純度99%以上、平均粒子径3μmのCaO、平均粒子径2μmのTiO粉末、純度99%以上、平均粒子径3μmのW粉末を準備した。
反射層となる白色磁器の原料としてAlを95質量%、SiOを3質量%、CaOを2質量%混合した。黒色磁器用にはこれにTiOを0.5質量%の割合でアルミナに添加した。粉末混合物に成形用有機樹脂(バインダ)としてアクリル系バインダと、トルエンを溶媒として混合し、スラリーを調整した。しかる後に、ドクターブレード法にてグリーンシートを作製した。
得られた2種のグリーンシートを、焼成後にそれぞれ厚さ0.1mm、50mm角の正方形となるように積層し、露点+25℃の窒素水素混合雰囲気にて脱脂を行った後、引き続き、+25℃の窒素水素混合雰囲気にて1500℃、2時間焼成した。
このようにして得られた表1の基板について400〜800nmの光の透過率を測定した。なお、光は基板の1層目から照射している。
また、基板の断面を研磨し、走査型電子顕微鏡(SEM)及び透過型電子顕微鏡(TEM)で観察することにより、界面の連続性、即ち傾斜組織の有無を確認した。
一方、平均粒子径3μmのW粉末95質量%、平均粒子径2μmのアルミナ粉末5質量%を調整した後、アクリル系バインダとアセトンを溶媒として混合し、導体ペーストを調製した。結果を表1に示した。
Figure 0004284161
本発明の試料No.4〜9は、可視光透過率が0.%以下と小さく、反射層による光の反射が効率に行われていた。
一方、白色磁器を用いた本発明の範囲外の試料No.1は、光の透過率が11%と高かった。
また、黒色磁器のみからなる本発明の範囲外の試料No.2は、光の透過率が1%であった。さらに、内表面が白色、外表面が黒色で本発明の範囲外の試料No.3は、透過率が0.5%であった。
実施例1と同様にして、グリーンシートを作製し、得られたグリーンシートの一部に打ち抜き加工を施し、直径が100μmのビアホールを形成し、このビアホール内に、上記の導体ペーストをスクリーン印刷法によって充填するとともに、配線パターン状に印刷塗布した。なお、電子部品を収納する部位は打ち抜き加工によって除去した。
白色磁器用グリーンシート及び黒色磁器用グリーンシートを組み合わせ、積層圧着して積層体を作製した。この後、実施例1と同様の方法で焼成し、図3(a)に記載のパッケージを作製した。次いで、内部にCMOSセンサーを搭載し、蓋体を接合した。パッケージ外部にスポットライトを当てたが、内部に侵入する光量が少ないため、CMOSセンサーは外部の不要光を感知しなかった。
セラミックパッケージの構造を示す断面図である。 内部に電気素子を実装し、蓋体を接合した状態のセラミックパッケージの概略断面図である。 本発明のセラミックパッケージの例を示す概略断面図である。
符号の説明
1・・・絶縁基板
1a・・・基板底部
1b・・・基板堤部
1d・・・白色磁器
2・・・メタライズ層
2a・・・表面メタライズ層
2b・・・裏面メタライズ層
2c・・・内部メタライズ層
3・・・半導体素子
4・・・ボンディングワイヤ
5・・・接合剤
6・・・蓋体
7a・・・内表面
7b・・・外表面

Claims (2)

  1. 電気素子が表面に実装される基板底部および該基板底部の外周に一体的に設けられた基板堤部からなる絶縁基板と、前記基板底部の内部、表面及び裏面それぞれ設けられて電気的に接続されたメタライズ層とを含み、前記絶縁基板が、内表面側の全体配置された黒色磁器外表面の全体に配置された反射率が70%以上の白色磁器からなることを特徴とするセラミックパッケージ。
  2. 前記絶縁基板における可視光の透過率が0.1%以下であることを特徴とする請求項1に記載のセラミックパッケージ。
JP2003394562A 2003-11-25 2003-11-25 セラミックパッケージ Expired - Lifetime JP4284161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003394562A JP4284161B2 (ja) 2003-11-25 2003-11-25 セラミックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003394562A JP4284161B2 (ja) 2003-11-25 2003-11-25 セラミックパッケージ

Publications (2)

Publication Number Publication Date
JP2005158964A JP2005158964A (ja) 2005-06-16
JP4284161B2 true JP4284161B2 (ja) 2009-06-24

Family

ID=34720594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003394562A Expired - Lifetime JP4284161B2 (ja) 2003-11-25 2003-11-25 セラミックパッケージ

Country Status (1)

Country Link
JP (1) JP4284161B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029907A1 (ja) * 2013-08-29 2015-03-05 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Also Published As

Publication number Publication date
JP2005158964A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
US7825422B2 (en) Ceramic substrate for mounting a light emitting element and method for manufacturing the same
EP1796179A1 (en) Package for storing light emitting element and method for producing package for storing light emitting element
JP4883224B2 (ja) 低温焼結セラミック材料およびセラミック基板
US11420905B2 (en) Ceramic substrate and production method for same
JP2005035864A (ja) 発光素子搭載用基板
JP2009164311A (ja) 発光素子搭載用基板およびその製造方法およびそれを用いた発光装置
JP2007226034A (ja) 光反射体、発光素子搭載用配線基板、および発光装置
JP2003100920A (ja) 光半導体素子収納用容器
JP2007149810A (ja) 発光素子用配線基板および発光装置
JP4699042B2 (ja) 発光素子用配線基板ならびに発光装置
JP4284161B2 (ja) セラミックパッケージ
WO2020085148A1 (ja) セラミック素地
TW201824593A (zh) 發光元件搭載用基板及其製造方法、以及搭載有發光元件之封裝體
KR20060031629A (ko) 발광소자 탑재용 기판 및 발광소자
JP4535576B2 (ja) 多層配線基板の製造方法
EP3171389B1 (en) Light-emitting device
JP3199588B2 (ja) 配線基板
JP4949944B2 (ja) セラミック配線基板及びセラミック配線基板の製造方法
JP2003100921A (ja) 光半導体素子収納用容器
JP4587562B2 (ja) 多層配線基板の製造方法
JP4699769B2 (ja) セラミック多層基板の製造方法
JP4540297B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びに配線基板
JP2522374Y2 (ja) 固体撮像素子収納用パッケージ
JP3739582B2 (ja) 半導体素子収納用パッケージ
JP2004338973A (ja) メタライズ層形成セラミックス焼結体、セラミックスと金属との接合体、メタライズ用ペースト、及びメタライズ層形成セラミックス焼結体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R150 Certificate of patent or registration of utility model

Ref document number: 4284161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5