JP4281962B2 - 共通制御装置を有するデュアル・モード・パワー増幅器 - Google Patents

共通制御装置を有するデュアル・モード・パワー増幅器 Download PDF

Info

Publication number
JP4281962B2
JP4281962B2 JP2004502460A JP2004502460A JP4281962B2 JP 4281962 B2 JP4281962 B2 JP 4281962B2 JP 2004502460 A JP2004502460 A JP 2004502460A JP 2004502460 A JP2004502460 A JP 2004502460A JP 4281962 B2 JP4281962 B2 JP 4281962B2
Authority
JP
Japan
Prior art keywords
amplifier
voltage
transistor
current
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004502460A
Other languages
English (en)
Other versions
JP2005524324A (ja
Inventor
マイケル エル. ヘイジマン,
ポール アール. アンドライズ,
マイケル エル. ジェラード,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of JP2005524324A publication Critical patent/JP2005524324A/ja
Application granted granted Critical
Publication of JP4281962B2 publication Critical patent/JP4281962B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

(関連出願の記載)
当出願は、ここで参照によって援用する、2002年4月30日に出願された「共通制御装置を有するデュアル・モード・パワー増幅器」と題する米国特許出願番号10/137,718によってもたらされる利益を請求の範囲とするものである。
(発明の背景)
(1.技術分野)
本発明は、通信機器をデュアル・モードで効率よく稼動させることのできるバイアス・コントローラに関する。
(2.背景技術)
近年、無線ネットワークによる通信が、普及してきた。初期の第一世代および第二世代の無線ネットワークにより、パーソナル通信機器で利用する、音声およびテキストなどの低速度データ向けのエア・インタフェースに対して、十分な対応が可能であった。しかしながら、インターネットの急激な成長によって、ストリーミング・ビデオ、グラフィック付きテキスト、スライド、音声、音楽などの複数のメディア方式に、同時に対応する無線サービスに対する、莫大な需要増大が生じている。
近年、無線によるマルチメディア・サービスにおける、より高速のデータ転送の必要性を満たすには、現存のエア・インタフェースでは、不十分であるという認識が広まってきている。このような認識のもと、スイスのジュネーブにある国際電気通信連合(ITU)は、無線によるマルチメディア・サービスにおける、高速のデータ転送の必要性を満たすための必要条件に関する提案を行った。この必要条件の一例としては、「第三世代移動通信システム」(IMT−2000)と題して、第三世代の無線サービスに関して提案された仕様があげられる。ITUは、世界を網羅する無線ネットワーク上で、拡張された音声、データ、およびマルチメディア・サービスを提供することをねらいとして、IMT−2000の仕様の立案を行った。
GSM方式(Global System for Mobile Communications)は、最も広く普及した第二世代(2G)のディジタル携帯電話方式である。加入者の数において世界を先導する伝送技術として広く知られる、ディジタルのGSM方式は、欧州において支配的な標準規格である。欧州通信規格協会(European Standard and Technology Institute)がGSM方式の標準規格を公表したのは、1989年のことである。1991年には、各企業がGSM方式を使用した初めての商用サービスを開始した。符号分割多重接続(Code Division Multiple Access:CDMA)技術は、暫定標準−95(interim international standard 95:IS−95)プロトコルに基づく技術であり、北米で使用されている重要な2Gの標準規格である。
IMT−2000における、第三世代(3G)のディジタル携帯電話方式としては、EDGE(Enhanced Data Rates for GSM Evolution)方式(2.5G方式と呼ばれることもある)があげられる。EDGE方式により、GSM方式に対して、エア・インタフェースに関して、より高速のデータ転送速度などの大きな改善点が新たにもたらされた。
一般的にGSM方式は、低速、一定の包絡波形、音声データ転送のモードで作動する。したがって、高周波(RF)信号がGSM方式で稼動するシステムに入力される場合、圧縮増幅回路が使用されることがある。対照的に、EDGE方式は、高速、線形波形、マルチメディア転送のモードで作動する。一般的には、RF信号がEDGE方式で稼動するシステムに入力される場合、圧縮増幅回路は入力信号を歪めるため使用されない。CDMA、広帯域CDMA、およびCDMA2000は、入力信号の振幅が変調されることがあるが、信号自身は圧縮されないことがある点で、EDGE方式の変調に類似している。
世界を網羅する3Gの無線ネットワークへの漸進的な移行により、これらのネットワークにつなぐ機器に、2Gの無線ネットワークに対する互換性を持たせながら、新しい必要条件を満たすための拡張を行う必要性が生まれた。したがって、2Gのシステムと互換性のある第1の方式と、3Gのシステムと互換性のある第2の方式で、効率的に稼動するディジタル通信機器が必要とされる。具体的には、携帯電話を、圧縮データ転送モードまたは線形データ転送モードで、効率的に稼動させることのできるパワー増幅器用のバイアス・コントローラが必要とされる。
(発明の開示)
本発明は、圧縮モードで稼動しているパワー増幅器を、稼動中に線形モードに切り替えて稼動させることのできるシステムを提供する。一般的な概念において、このようなシステムは、パワー増幅器と、第1のエア・インタフェース・システムの圧縮波形または他のエア・インタフェース・システムからの線形波形に対応して通信機器が効率よく稼動できるようにするバイアス・コントローラを備える。
バイアス・コントローラは、電圧バッファおよびパワー増幅器に結合されて、増幅器を圧縮モードで稼動させることのできる、抵抗のようなインピーダンス要素を備える。線形モードで稼動するために、バイアス・コントローラは、電圧電流変換器と電圧電流変換器に結合される第1の電流ミラーを備える。またバイアス・コントローラは、パワー増幅器の側に配置され第2の電流ミラーを形成する基準トランジスタと電圧バッファと第1の電流ミラーの間で切り替わるように設計されたスイッチ部を備える。
スイッチ部により、電圧バッファは圧縮モードでアナログ出力制御電圧を受ける状態から、線形モードで第1の電流ミラーから電圧を受ける状態になる。基準トランジスタのバイアス電流源(すなわち電流ミラー)により、基準トランジスタの電流は制御される。基準トランジスタのコレクタで生成された電圧により、電圧バッファの制御を行う。
システムによって実行される処理には、パワー増幅器で一定の強さの入力信号を受信することが含まれる。バイアス・コントローラのスイッチ部が圧縮モード状態にあるとき、電圧バッファはアナログ出力制御電圧(Vapc)と共通コレクタ電圧(Vcc)を受ける。電圧バッファは、VapcによりVccを変更する。パワー増幅器は、圧縮波形の入力信号に加えて、変更されたVapcを受ける。バッファリングされたVapcにより、パワー増幅器の動作点に影響を及ぼし、入力信号の特性を変更することができる。
バイアス・コントローラのスイッチ部が線形モード状態にある場合、電圧電流変換器により、電流が電流ミラーに供給される。電圧バッファは、この電流に基づく第1の電流ミラーからの電圧と、Vccを受ける。電圧バッファは、Vccにより、第1の電流ミラーからの電圧に変更を加える。基準トランジスタは、電圧バッファの入力へのフィードバックを行い、製造工程でのプロセス変動および動作温度の変動に対して、第1の電流ミラーからの電圧を安定させる。
パワー増幅器は、線形波形の入力信号に加えて、第1の電流ミラーから制御および変更された電圧を受ける。第1の電流ミラーから制御および変更された電圧により、パワー増幅器の動作点を変更し、入力信号を歪みなく増幅することができる。
本発明による他のシステム、方法、特徴、および利点は、以下に続く図面および詳細な説明を吟味すれば、当業者には明らかとなろう。このようなシステム、方法、特徴、および利点のすべては、本明細書に含まれ、本発明の範囲に入り、かつ付随の請求の範囲により保護されるものとする。
(発明の詳細な説明)
図1は、本発明によるデュアル・モード・パワー増幅器システム(デュアル・モードPAS)100の一実施例を示すブロック図である。デュアル・モードPAS100は、伝送信号を通過させるように構成されたあらゆる通信機器に設置することが可能である。このようなタイプの通信機器の例としては、携帯電話、コンピュータ、固定電話、ラジオ、テレビなどがあげられる。
ある1つの実施形態のデュアル・モードPAS100は、増幅器102、バイアス・コントローラ104、機器制御装置106、および変調装置108を備えている。増幅器102は、振幅、周波数、位相、およびパルスなどの特性を持つ時変信号である入力信号110を受け入れる。例えば、入力信号110は、変調されたRF信号である。増幅器102は、入力信号110と同様に変化する出力信号112を生成する。ただし、入力信号110と出力信号112で少なくとも1つの特性は異なる。
ある実施例において、増幅器102は、単一のトランジスタQ(例えば、図2のトランジスタ(Q1)210)を中心にして作成される一段増幅器の場合がある。多くの適用例に対して、単一のトランジスタでは十分な利得(すなわち増幅)を提供することができない。したがって、増幅器102は、入力信号110に対する所望の利得を提供することのできる、多段構造を持つ場合もある。多段増幅器の場合、増幅器102は、入力信号110を通し、入力信号110の出力レベルをある段階から次の段階へ増幅して、出力信号112を生成する機能を有する。
バイアス・コントローラ104は、デュアル・モードPAS100が、圧縮モードまたは線形モードで稼動するのを可能にする回路を備える。例えば、バイアス・コントローラ104は、モード固有の信号を管理用バイアス信号として、バス114を経由して、増幅器102に提供する。モード固有の電圧を生成するため、バイアス・コントローラ104は、機器制御装置106に接続されて、共通のコレクタ電圧(Vcc)116、アナログ出力制御電圧(Vapc)118、および線形のバイアス電圧(V1b)120を受ける。インダクタ122が、機器制御装置106、および増幅器102などの他の構成要素に対して設置され、ローパス・フィルタの役目をはたす。
変調装置108は、情報を持つ信号波(例えば、変調波)にしたがって、信号波(例えば、搬送波)の特性に変更を加えるように構成されたいかなる装置であってもよい。変更対象の信号波の特性には、振幅、周波数、位相、およびパルスがある。図1の変調装置108は、マルチメディア・ソース124に接続されて、信号126を非変調ディジタル信号として受ける。
マルチメディア・ソース124は、情報を持つ信号波を、信号126として発生させる。信号126には、テキスト、高品質の音、2次元または3次元グラフィック、動画、写真画像、フルモーションの双方向テレビ、およびリアル・タイム映像などを組み合わせたあらゆる情報が含まれる。さらに、信号126には、あらゆる種類のものが考えられる。信号126の例としては、RF、音、および光波を含むその他の電磁放射線があげられる。
集積回路は、単結晶シリコン基板のような回路基板上に形成した電子回路と考えることができる。半導体として、回路基板は、その部分により伝導体または絶縁体の特性を有する。増幅器102、バイアス・コントローラ104、機器制御装置106、および変調装置108は、1つまたは複数の集積回路の構成要素として組み込まれてもよい。これらの部品は、協働して入力信号110を出力信号112に増幅して、この増幅された信号を下流の出力部128に伝達する。出力部128は、増幅器、携帯電話のアンテナなどの他の電気部品、あるいは出力信号112をさらに加工する装置であってもよい。モードを圧縮波形データ転送モードと線形波形データ転送モードの間で切り替えるため、デュアル・モードPAS100はモード制御ピン130を備える。
図2は、図1のブロック図の一実施例を示すブロック図である。一般的に、バイアス・コントローラ104は小信号を増幅器102に供給し、より大きな入力信号110を制御する。増幅器102は、このような制御を容易にするために種々の部品を備える。例えば、増幅器102はトランジスタ(Q1)210を備える。図2にはバイポーラ接合トランジスタ(bipolar junction transistor:BJT)を例示したが、トランジスタ210は、入力信号110の少なくとも1つの特性を変更することのできる装置であればよい。そのような装置の例として、トランジスタ210は、ソース、ゲート、およびドレインを有する電界効果トランジスタ(field effect transistor:FET)であってもよい。
トランジスタ210は、BJTの場合、ベース(B)212、コレクタ(C)214、およびエミッタ(E)216、の3つの電気接点を備える。ベース212は、入力信号110と、バイアス・コントローラ104からの制御信号(ιB1)220を受ける。入力信号110と制御信号220に応じて、入力信号110が増幅された後、出力信号218としてコレクタ214に出力される。出力信号218と入力信号110の比率は、電圧利得となる。
本発明の一側面は、増幅器102が圧縮データ転送モードまたは線形データ転送モードで稼動するような構造を持つようにした点にある。しかしながら、増幅器に関する基本的な課題は、増幅器の無信号時の電流および電圧を適切な値に設定し、維持することにある。コレクタ電圧およびコレクタ電流の信号値に応じて、直流(dc)動作点は、通常稼動状態での増幅器の周囲温度の変動にしたがって変化する。温度変動は、入力信号に予期せぬ歪み変化と、増幅器による所定の増幅に望ましくない変化をもたらすことがある。さらに、製造工程におけるロットごとに発生する微妙な変化により、増幅器によって動作点にばらつきがあることがある。
増幅器102を、温度および処理安定性を達成しつつ、2つのモードで稼動できるようにするために、バイアス・コントローラ104は、スイッチング回路230、電流ミラー280、および電圧電流変換器300を備える。スイッチング回路230、電流ミラー280、および電圧電流変換器300は、任意の電気部品の構成を持つことが可能である。これらの電気部品により、増幅器102を、圧縮データ転送モードまたは線形データ転送モードで、安定して稼動させることができる。
スイッチング回路230は、電圧バッファ232、基準トランジスタ(Qref1)234、およびスイッチ部236を備える。電圧バッファ(電圧フォロワとしても知られる)232は、反転(−)入力と非反転(+)入力の電圧差に伴う出力電圧を、電圧バッファ232へ供給される電圧の範囲内で生成する。このような処理を行うために、電圧バッファ232は、バッファ増幅器238とバッファ用トランジスタ240を備える。
バッファ増幅器238は、極めて大きいあるいはほぼ無限大の利得を提供し、ゲイン・ブロックとして機能する。駆動源から電圧が引き出されるのを防止するため、ゲイン・ブロックは極めて高いあるいはほぼ無限大の入力インピーダンスを有する。バッファ増幅器238によって駆動される負荷に非常に多くの電流が供給されるため、バッファ増幅器238の出力インピーダンスは、ほぼゼロとなる。さらに、バッファ増幅器238は、非常に広い帯域幅とゼロ・オフセット電圧を有し、温度変動、供給電力変動、および同相モードの入力信号の影響をほとんど受けない。バッファ増幅器238は、演算増幅器であってもよい。一般的に、バッファ増幅器238は、2つの反対の極性を持つ入力と1つの出力を有するアナログ集積回路であり、増幅された電圧あるいは電流を供給する。例えば、バッファ増幅器238は、反転入力242、非反転入力244、および出力246を備える。
バッファ用トランジスタ240は、FETの場合、ゲート248、ソース250、およびドレイン252を有する。ゲート248は、バッファ増幅器238の出力246に結合される。ソース250はVcc116に結合される。バッファ用トランジスタ240のドレイン252は、非反転入力244に結合されて、バッファ増幅器238に負帰還254を供給する。信号がバッファ用トランジスタ240において反転するため、帰還は負帰還である。このような構成で、電圧バッファ232は、Vcc116からの電圧の波形の異常の有無にかかわらず、ドレイン252での電圧と反転入力242での電圧が等しくなるようにする。
図2は、FETであるバッファ用トランジスタ240を示している。FETでは、電流(微小な漏洩電流を除く)はゲート248を流れない。ゲート248にはほとんど電流が流れないので、FETは低消費電力の回路を作成する場合に使用することができる。抵抗(R1)272がバイアス・コントローラ104にある状態の線形モードにおいて、FETをバッファ用トランジスタ240として使用することにより、BJTを使用する場合、あるいは非反転増幅器をバッファ増幅器238として使用する場合に比べて低い共通コレクタ電圧(例えば、Vcc116)で、バイアス・コントローラ104を稼動させることができる。したがって、FETを使用することが望ましい。しかしながら、バッファ用トランジスタ240は、バッファ用トランジスタ240のある箇所での電圧を反転入力242での電圧に合わせるのを容易にする装置であればよい。このような装置の例として、バッファ用トランジスタ240は、コレクタ、ベース、およびエミッタを有するBJTであってもよい。
立ち返って、スイッチング回路230は、電圧バッファ232、基準トランジスタ(Qref1)234、およびスイッチ部236を備える。基準トランジスタ234は、種々の構成で実装することができる。基準トランジスタ234は、BJTの場合、コレクタ(C)256、ベース(B)258、およびエミッタ(E)260を備える。コレクタ256は、接続点262に結合される。基準トランジスタ234のベース258は、接続点264に結合されて制御信号220を受ける。さらに、増幅器102は、接続点264に結合されて制御信号220を受ける。この構成において、スイッチング回路230の基準トランジスタ234と、増幅器102のトランジスタ210で、電流ミラー266を形成する。
図2の電流ミラー266は、出力電流(ιo1)268を、線形モードの入力電流(ιref1)270に一致させる機能を有する。基準トランジスタ234とトランジスタ210で電流ミラー266を構成することは、線形モードにおいて、温度変動、プロセス変動に関する増幅器102の安定化に寄与する。
スイッチ部236は、電流の流れをある伝導体から他の伝導体へ変更するように構成されたいかなる装置であってもよい。図2のスイッチ部236は、反転入力242をVapc118に結合するための第1の位置と、反転入力242を接続点262に結合するための第2の位置を備える。第1の位置と第2の位置の間のスイッチ部236の切替は、モード制御ピン130からの信号によって駆動される。モード制御ピン130からの信号は、信号126に基づいて自動入力または手入力される。このときの信号126は変調されない。
圧縮モードで稼動時には、トランジスタ(Q1)210のベース212での電圧は、接続点264からベース212で受ける電流量に関係なく、所定の固定値をとる。この固定値は例えば1.4ボルトである。しかしながら、トランジスタ210のベース212に流入する制御信号220の量によって、トランジスタ210の増幅処理は大きな影響を受ける。機器制御装置106からの信号のためVapc118が増加するにつれ、ベース212に流入する制御信号220の量を増加させるのが望ましい。
少なくともスイッチ部236が圧縮モードにあるとき、スイッチング回路230はインピーダンス要素を備える。例えば、スイッチ部236がVapc118に結合される場合、スイッチング回路230は、抵抗(R1)272のようなインピーダンス要素を備える。抵抗272は、電圧バッファ232のドレイン252と、接続点264の間に結合される。この構成で、抵抗272はインピーダンス要素を提供し、ベース212に流入する制御信号220を直線化する。ドレイン252における電圧は、このインピーダンス要素から発生する。したがって、Vapc118が増加すると、ドレイン252での電圧は増加する。ドレイン252での電圧が増加すると、より多くの制御信号220が抵抗272を通り、ベース212に流れる。これらの作用は、機器制御装置106からの信号に応じて、トランジスタ210の増幅作用を高めるように働く。
上記のように、トランジスタ210のベース212に流入する制御信号220の量によって、トランジスタ210の増幅処理は大きな影響を受ける。スイッチ部236が線形モードの位置にあるとき(スイッチ部236が接続点262に接続される)、ベース212に流入する電流は、抵抗272から発生する電圧よりむしろ電流ミラー266に依存する。
cc116は、電池などの電圧供給源から供給される。時間の経過とともに、一杯に充電された携帯電話内の3〜1/2ボルトの電池は、携帯電話の回路が作動停止するところまで消耗していく。携帯電話の利用者の通話時間は、一杯に充電した電池の電圧レベルから、携帯電話の回路が作動停止する電圧レベルに到達するまでの期間に大きく依存する。
1つの解決策は、圧縮モードにおいて電気の流れに対して抵抗272で抵抗を与える一方で、線形モードでは抵抗272を迂回するためのスイッチを備えることである(図3のスイッチ部334を参照)。このようなスイッチはいくつかの利点を有するが、スイッチの追加によって、バイアス・コントローラ104の原価が上昇し、貴重な集積回路の場所を占有し、Vcc116を消耗する他の部品を備えることになる。
重要なことは、図2に示したような電圧バッファ232の部品と構成によれば、迂回用のスイッチの使用による余分なコストとスペースなしで、抵抗272を線形モードで稼動させるということである。上記のように、バッファ増幅器238は、反転入力(または負端子)242を通して入力電圧を反転する演算増幅器である。
上記のように、電流(ιref1)270は線形モードの入力電流である。電流270は、電流ミラー280から、図2で電流(ιoR1)282として示される出力電流として生成される。電流ミラー266と同様に、電流ミラー280は、基準電流284を一定の倍率で1箇所以上で複製するように設計されたいかなる回路であってもよい。図2の電流ミラー280は、電流(ιoR1)282を基準電流284に一致させる機能を有する。
電流ミラー280は、トランジスタ286と292を備える。トランジスタ286と290は、種々の構成で実装される。トランジスタ286は、FETの場合、トランジスタ292のゲート290に結合されたゲート288を備える。ゲート288と290の各々は、基準電流284により発生した、ドレイン299に対する基準電圧を受ける。トランジスタ286のソース294とトランジスタ292のソース296の各々は、Vcc116に結合される。トランジスタ292のドレイン298は接続点262に結合され、ドレイン299は電圧電流変換器300に結合される。
電圧電流変換器300は、線形電圧120を基準電流284に変換するいかなる回路であってもよい。電圧電流変換器300は、増幅器302とトランジスタ304を備える。増幅器302の非反転入力306は結合されて、線形電圧120を受ける。トランジスタ304のソース出力308は、線形抵抗(R1b)312を通じて接地310に結合されるのに加えて、負帰還として反転入力314にフィードバックされる。増幅器302の出力316はトランジスタ304のゲート318に結合され、ドレイン320は入力として電流ミラー280に結合される。
図3は、図2の増幅器102に追加された基準トランジスタ(Q2)340を示すブロック図である。ここで、増幅器102は、トランジスタ340を複数のトランジスタの内の1つのトランジスタとして備える。トランジスタ340を別個に制御するために、バイアス・コントローラ104は、スイッチング回路330と電流ミラー380を備える。スイッチング回路330は、スイッチング回路のモードを圧縮モードと線形モードの間で切り替えるためのスイッチ部332を備える。スイッチング回路330は、スイッチング回路230に類似している。あるいはスイッチング回路330は、抵抗(R2)336に対して設置されたスイッチ部334を備える。電流ミラー380はトランジスタ382を備える。トランジスタ382は、FETの場合、トランジスタ286のゲート288に結合されたゲート384を備える。
図4は、図2のデュアル・モードPAS100による例示の処理400を示す流れ図である。402において、デュアル・モードPAS100は、増幅器102のベース212で入力信号110を受ける。404において、モード制御ピン130は、スイッチ部236の位置を定める。406において、スイッチ部236が接続点118の位置にある場合、バイアス・コントローラ104は圧縮モードにあるものとみなされる。408において、スイッチ部236が接続点262の位置にある場合、バイアス・コントローラ104は線形モードにあるものとみなされる。線形モードの場合、処理400は430に進む。
バイアス・コントローラ104が圧縮モードにあるとき、410において、電圧バッファ232は、ソース250でVcc116を受ける。412において、電圧バッファ232は、反転入力242でVapc118を受ける。414において、バッファ増幅器238は、反転入力242と非反転入力244の間で電圧を反転する。反転入力242での電圧が非反転入力244での電圧より高い場合、出力246での反転電圧は低くなる。反転入力242での電圧が非反転入力244での電圧より低い場合、出力246での反転電圧はより高くなる。
416において、バッファ増幅器238は、出力246での電圧をトランジスタ240のゲート248に出力する。418において、ドレイン252にドレイン電圧を出力するために、ゲート248によってVcc116のドレイン252への通過を制御する。ゲート248で受ける電圧が低下すると、ゲート248は、Vcc116のソース250からドレイン252への通過を増加させる。ゲート248で受ける電圧が増加すると、ゲート248は、Vcc116のソース250からドレイン252への通過を減少させる。
420において、ドレイン電圧は抵抗(R1)272から発生し、また非反転入力244に負帰還254としてフィードバックされる。
負帰還254が反転入力242での電圧と異なる場合、電圧バッファ232は平衡状態になく、処理400は414へ戻る。負帰還254が反転入力242での電圧とほぼ同じ場合、電圧バッファ232は平衡状態にあるとされ、処理400は422へ進む。
422において、抵抗272を通る電流は電圧を抵抗値で割ったものに等しいので、抵抗272から発生した電圧により制御信号220が生成される。424において、制御信号220は、トランジスタ210のベース212で受け取られる。426において、制御信号220によって、出力信号218として流れ得る出力電流268の量を制御して、トランジスタ210による入力信号110の増幅量を制御する。428において、出力信号218は、出力信号112として出力部128に伝送される。
430において、電圧バッファ232は、ソース250でVcc116を受ける。432において、電圧電流変換器300は、入力として線形電圧120を受ける。電圧電流変換器300は、出力として基準電流284を生成する。434において、電流ミラー280は、ソース294および296でVcc116を受ける。436において、電流ミラー280は、ゲート288および290で基準電流284を受ける。438において、電流ミラー280は、ドレイン298で基準電流284を電流282として複製する。電流282は、基準電流284の一定の倍数である。
440において、電流282は、電流270としてコレクタ256からエミッタ260へ流れる。このことにより、442において、接続点262で電圧が発生する。444において、電圧バッファ232は、反転入力242で電流270に依存して決まる接続点262の電圧を受ける。
446において、バッファ増幅器238は、反転入力242と非反転入力244の間で電圧を反転する。反転入力242での電圧が非反転入力244での電圧より高い場合、出力246での反転電圧はより低くなる。反転入力242での電圧が非反転入力244での電圧より低い場合、出力246での反転電圧はより高くなる。
448において、ドレイン電圧は、非反転入力244に負帰還254としてフィードバックされる。ドレイン電圧は、トランジスタ234のベース258にも制御信号220として供給される。さらに、ドレイン電圧は、トランジスタ210のベース212に供給される。
負帰還254が反転入力242での電圧と異なる場合、電圧バッファ232は平衡状態になく、処理400は446へ戻る。負帰還254が反転入力242での電圧とほぼ同じ場合、電圧バッファ232は平衡状態にあるとされ、処理400は450へ進む。
450において、トランジスタ234のベース258は制御信号220を受ける。ベース258での制御信号220が増加した場合、より多くの電流がコレクタ256からエミッタ260に流れることが可能になる。この場合、電流ミラー280は、接続点262での電圧を減少させて、閉回路を安定させる。ベース258での制御信号220が減少すると、コレクタ256からエミッタ260に流れ得る電流が減少する。この場合、電流ミラー280は、接続点262での電圧を増加させて、閉回路を安定させる。
電流ミラー280は、電圧電流変換器300を通して機器制御装置106によって駆動されて、電流282を生成する。電流282は、機器制御装置106により予め一定に定められる。接続点262の閉回路、バッファ用トランジスタ240、および基準トランジスタ234は、温度変動、プロセス変動があっても自動的にベース258へ流入する制御信号220を調整する。この結果、接続点262での電流は、機器制御装置106により予め一定に定められる。
452において、制御信号220はトランジスタ210のベース212で受け取られる。454において、電流ミラー266は、電流268として電流270を複製する。この場合、電流268は電流270の一定の倍数となる。電流270を電流268として複製することにより、電流ミラー266は出力信号218として流れることのできる電流268の量を制御する。このことにより、トランジスタ210による入力信号110の増幅量が制御される。456において、出力信号218は、出力信号112として出力部128に伝送される。
本明細書において述べられた実施例は、単に本発明の原理を説明するために提示されたものであって、請求の範囲に記載された発明に関する主題の範囲を限定するものと解釈するべきではない。したがって、明細書および図は、制限的ではなく例示的なものとみなされるべきである。さらに、本発明の原理は、本明細書で述べた利点を達成するだけでなく、他の利点あるいは他の目的を達成するためにも適用することができる。
本発明は、以下の図を参照することによって、より良く理解されよう。図に示した構成要素の縮尺は、本発明の原理を説明するために、一定であるとは限らず、場合によって強調されている。さらに、すべての図において、同一の参照符号は同一の部分を示している。
図1は、本発明によるデュアル・モード・パワー増幅器システムの一実施例を示すブロック図である。 図2は、図1のブロック図の一実施例を示すブロック図である。 図3は、図2の増幅器に追加された基準トランジスタを示すブロック図である。 図4は、図2のデュアル・モード・パワー増幅器システムによる例示の処理を示す流れ図である。

Claims (10)

  1. 増幅器
    前記増幅器と信号通信するように結合されたバイアス・コントローラと
    を備える、デュアル・モード・パワー増幅器システムであって、
    前記バイアス・コントローラは、前記増幅器が圧縮データ転送モードおよび線形データ転送モードで作動するのを可能にするように構成されており、
    前記バイアス・コントローラは、前記増幅器に駆動電流を提供するように構成された電圧バッファと、基準出力を有する基準トランジスタと、前記電圧バッファに結合されたスイッチとを備え、前記スイッチは、前記圧縮データ転送モードに対応する第1の位置と、前記線形データ転送モードに対応する第2の位置とを有し、
    前記第1の位置において、前記スイッチは、アナログ出力制御電圧源を前記電圧バッファの入力に結合し、前記第2の位置において、前記スイッチは、前記基準出力を前記電圧バッファの入力に結合することにより、前記基準トランジスタと前記増幅器との間に電流ミラーを形成する、デュアル・モード・パワー増幅器システム。
  2. 前記バイアス・コントローラと前記増幅器は同じ集積回路上に位置する、請求項1に記載のデュアル・モード・パワー増幅器システム。
  3. 前記増幅器は第1の増幅器であり、前記電圧バッファはバッファ用トランジスタと信号通信するように結合されバッファ増幅器を含む、請求項に記載のデュアル・モード・パワー増幅器システム。
  4. 前記バイアス・コントローラは前記バッファ用トランジスタと、前記第1の増幅器のトランジスタとに対して設置されたインピーダンス要素をさらに備える、請求項に記載のデュアル・モード・パワー増幅器システム。
  5. 前記バイアス・コントローラは前記インピーダンス要素に対して設置された迂回用スイッチを備える、請求項に記載のデュアル・モード・パワー増幅器システム。
  6. 前記バッファ用トランジスタは電界効果トランジスタである、請求項に記載のデュアル・モード・パワー増幅器システム。
  7. 前記増幅器の第1の増幅トランジスタは前記バイアス・コントローラの第1の基準トランジスタとともに第1の電流ミラーを形成し、前記増幅器の第2の増幅トランジスタは前記バイアス・コントローラの第2の基準トランジスタとともに第2の電流ミラーを形成する、請求項1に記載のデュアル・モード・パワー増幅器システム。
  8. 幅器と信号通信するように結合されたバイアス・コントローラを提供すること
    前記増幅器において第1の入力信号を受信すること
    バイアス・コントローラのスイッチを第1の位置から第2の位置に移動することであって、前記第1の位置は圧縮データ転送モード線形データ転送モードうちの一方を表し前記第2の位置は前記圧縮データ転送モード前記線形データ転送モードとのうちのもう一方を表す、こと
    前記増幅器において前記バイアス・コントローラから第2の入力信号を受信することと、
    前記第2の入力信号に従って、前記増幅器を介して前記第1の入力信号を伝達することと
    を包含する、方法であって、
    前記スイッチは、第1の電圧バッファに結合されており、前記第1の位置において、前記スイッチは、アナログ出力制御電圧源に結合され、前記第2の位置において、前記スイッチは、第1の基準電流ミラーと第1の基準トランジスタとの間に結合され、
    前記方法は、
    前記第1の基準電流ミラーに結合された電圧電流変換器から第1の電流を出力することと、
    前記第1の基準電流ミラーを使用して、前記第1の電流の一定の倍数として第2の電流を生成することと、
    前記第2の電流を前記第1の基準トランジスタに分配することであって、前記第1の基準トランジスタは、第1の増幅器トランジスタに結合されることにより、第1の制御電流ミラーを形成し、前記第1の電圧バッファは、前記第1の基準トランジスタと前記第1の増幅器トランジスタとの間に結合される、ことと、
    前記第1の制御電流ミラーを使用して、前記第2の電流の一定の倍数として前記第1の増幅器トランジスタにおいて第3の電流を生成することによって、前記第1の入力信号の特性を増幅することと
    をさらに包含する、方法
  9. 前記増幅器の第1のトランジスタのベースにおいて第2の入力信号を受信すること
    記スイッチを前記第2の位置から前記第1の位置に移動すること
    前記第1の電圧バッファにおいて第1の電圧を受けることと、
    前記第1の電圧に従って、前記第1の電圧バッファから第2の電圧を出力すること
    をさらに包含する、請求項に記載の方法
  10. 前記第1の電圧バッファと前記第1の増幅トランジスタのベースの間に結合された抵抗から前記第2の電圧を生成することにより制御電流を生成することと、
    前記第1の増幅トランジスタの前記ベースに前記制御電流を通すことにより前記第2の信号の特性を増幅すること
    をさらに包含する、請求項に記載の方法
JP2004502460A 2002-04-30 2003-04-30 共通制御装置を有するデュアル・モード・パワー増幅器 Expired - Lifetime JP4281962B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/137,718 US6937101B2 (en) 2002-04-30 2002-04-30 Dual mode power amplifier having a common controller
PCT/US2003/013587 WO2003094343A1 (en) 2002-04-30 2003-04-30 Dual mode power amplifier having a common controller

Publications (2)

Publication Number Publication Date
JP2005524324A JP2005524324A (ja) 2005-08-11
JP4281962B2 true JP4281962B2 (ja) 2009-06-17

Family

ID=29249754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004502460A Expired - Lifetime JP4281962B2 (ja) 2002-04-30 2003-04-30 共通制御装置を有するデュアル・モード・パワー増幅器

Country Status (6)

Country Link
US (1) US6937101B2 (ja)
EP (1) EP1547240B1 (ja)
JP (1) JP4281962B2 (ja)
AT (1) ATE528854T1 (ja)
AU (1) AU2003265904A1 (ja)
WO (1) WO2003094343A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1564898A1 (en) * 2004-02-13 2005-08-17 Thomson Licensing S.A. Radio transmitter with reduced power consumption
US7474880B2 (en) 2005-03-24 2009-01-06 Broadcom Corporation Linear and non-linear dual mode transmitter
US20070014382A1 (en) * 2005-07-15 2007-01-18 Nokia Corporation Reconfigurable transmitter
WO2007023417A2 (en) * 2005-08-22 2007-03-01 Nxp B.V. Multi-tuner apparatus for receiving rf signals
US20080171523A1 (en) * 2006-12-20 2008-07-17 Sony Ericsson Mobile Communications Ab Power Amplifier Bias Control
EP2186191A4 (en) * 2007-09-06 2011-04-20 Catena Wireless Electronics Inc METHOD FOR USING AN INTEGRATED POWER AMPLIFIER
US7741912B1 (en) * 2009-01-23 2010-06-22 Rf Micro Devices, Inc. Varying amplifier bias parameters to meet radio frequency (RF) communications requirements
US8018284B2 (en) * 2009-12-30 2011-09-13 Mats Carlsson Method of using integrated power amplifier
JP2018133778A (ja) * 2017-02-17 2018-08-23 株式会社村田製作所 電力増幅モジュール
CN111342784B (zh) * 2020-05-20 2021-06-01 锐石创芯(深圳)科技有限公司 一种射频功率放大器及应用

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060294A (en) * 1990-07-05 1991-10-22 Motorola, Inc. Dual mode power amplifier for radiotelephone
JPH0466826U (ja) * 1990-10-16 1992-06-12
US5432473A (en) * 1993-07-14 1995-07-11 Nokia Mobile Phones, Limited Dual mode amplifier with bias control
US5530923A (en) * 1994-03-30 1996-06-25 Nokia Mobile Phones Ltd. Dual mode transmission system with switched linear amplifier
JP2001168647A (ja) * 1999-12-13 2001-06-22 Hitachi Ltd 高周波電力増幅モジュール及び無線通信装置
US6518840B1 (en) * 2000-02-02 2003-02-11 Sige Semiconductor Inc. Circuit for linearizing the power control profile of a BiCMOS power amplifier
JP3895532B2 (ja) 2000-09-11 2007-03-22 株式会社ルネサステクノロジ 高周波電力増幅装置及び無線通信機
GB0107264D0 (en) 2001-03-22 2001-05-16 Nokia Networks Oy Processing signals in a transmitter

Also Published As

Publication number Publication date
US6937101B2 (en) 2005-08-30
EP1547240B1 (en) 2011-10-12
US20030201829A1 (en) 2003-10-30
ATE528854T1 (de) 2011-10-15
AU2003265904A1 (en) 2003-11-17
JP2005524324A (ja) 2005-08-11
EP1547240A1 (en) 2005-06-29
WO2003094343A1 (en) 2003-11-13

Similar Documents

Publication Publication Date Title
US6492875B2 (en) Self-boosting circuit for a power amplifier
US6738432B2 (en) System and method for RF signal amplification
US6617928B2 (en) Configurable power amplifier and bias control
US6917246B2 (en) Doherty bias circuit to dynamically compensate for process and environmental variations
US8970301B2 (en) Method for low power low noise input bias current compensation
US6785521B2 (en) System and method for current-mode amplitude modulation
JP5064224B2 (ja) デュアルバイアス制御回路
JP2009530999A (ja) 電力増幅器における動的バイアス制御
US5844443A (en) Linear high-frequency amplifier with high input impedance and high power efficiency
Attwood Design Parameters Important for Optimization of Very High-Fidelity PWM (Class D) Audio Amplifiers
JP4281962B2 (ja) 共通制御装置を有するデュアル・モード・パワー増幅器
US20040212437A1 (en) Power amplifier
US7038542B2 (en) Variable gain amplifier
US6411167B2 (en) Amplifier output stage
JP2005506791A (ja) 電力増幅器モジュール
US7253689B2 (en) Low distortion amplifier
JP4389360B2 (ja) 利得制御装置
JPH0548348A (ja) 電力増幅回路
KR100531373B1 (ko) 전력 증폭기
US5027392A (en) Speaker drive arrangement for loudspeaker telephone
CN111431514A (zh) 一种宽带缓冲模拟开关电路和集成电路
JP2017135595A (ja) 差動増幅回路およびそれを搭載したケーブルアセンブリモジュール
KR100510667B1 (ko) 스마트 전력 증폭기
KR100499504B1 (ko) 고효율 스마트 전력 증폭기
JP2993298B2 (ja) 電話機の拡声受話用増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090123

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090312

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4281962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term