JP4281481B2

JP4281481B2 - 画像処理装置および方法

Info

Publication number: JP4281481B2
Application number: JP2003314623A
Authority: JP
Inventors: 憲一高橋; 学赤松; 征史郎加藤; 嘉彦根本; 泰寛中谷
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2003-09-05
Filing date: 2003-09-05
Publication date: 2009-06-17
Anticipated expiration: 2023-09-05
Also published as: JP2005086368A

Description

本発明は、画像処理装置および方法、特に、異なる描画方式の画像出力装置に対して、それぞれの描画方式に適応した画像データを単一の画像処理装置から送信することができる画像処理装置および方法に関するものである。

従来から、入力画像信号に応じて変調されたレーザビームを感光体である感光ドラムに投射して静電潜像を形成し、これをトナーにより現像する記録装置をイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の各色ごとに設け、転写ベルト上の記録紙の搬送に応じて各色に相当する記録装置から各色画像を記録紙に重畳転写してカラー画像を得るという画像処理装置が知られている。

この種の装置では、スキャナなどの画像入力装置によって原稿画像を画像データとして取得し、これを画像メモリに取り込んで所定の演算を行い、画像出力装置の描画方式に対応した画像データを出力することによって所望の描画出力を得るということが成されている。

ところで、画像出力装置には種々のものが存在しており、それぞれに異なる描画方式が採用されている。例えば、半導体レーザを用いたレーザスキャナ方式の光学走査系や出願人が開発した面発光型半導体レーザＶＣＳＥＬを用いた高解像度レーザスキャナ方式の光学走査系では、分解画素を面状に配列し、これを画像メモリに書込・読出することによって画像処理が行われている。しかし、分解画素の配列方式は、画像出力装置の性能や型式などによってそれぞれ異なるものである。

また、ＬＥＤアレー方式の光学走査系では、赤外ＬＥＤ（light emitting diode）をミリ当たり８〜１６個程度集積し、一直線のアレー状に並べるという構造から、分解画素を一直線に配列し、これを画像メモリに書込・読出することが行われている。

したがって、従来の画像処理装置の開発にあっては、描画方式の異なる画像出力装置それぞれに専用の画像メモリを用意する必要が生じ、画像処理装置の開発・製造は、多くのコストを必要とするものであった。

本発明は、上記課題に鑑みてなされたものであり、その目的は、描画方式の異なる画像出力装置に対応可能な画像処理装置を提供することによって、開発コスト・製造コストを抑えることにある。

以上のような課題を解決するために、本発明に係る画像処理装置は、画像データを記憶する画像メモリと、取得した画像データを前記画像メモリに書き込むメモリ書込制御回路と、前記画像メモリに書き込まれた画像データを読み出し、この読み出した画像データを画像出力装置に送信するメモリ読出制御回路と、を備え、前記メモリ書込制御回路および前記メモリ読出制御回路は、前記画像出力装置の描画方式情報を取得することによって、前記画像メモリへの書込方式および読出方式を制御し、前記書込方式の制御は、前記画像出力装置の描画方式に基づいて定まる画素の配置を含む画素データ単位と前記画像出力装置の描画方式に基づく必要な同時読み出し画素数とに基づいて、前記取得した画像データの前記画像メモリにおける書き込み位置を決定し、前記取得した画像データを前記画素データ単位ごとに前記画像メモリに書き込むように行われ、前記読出方式の制御は、前記画像出力装置の描画方式に基づく必要な同時読み出し画素数ずつ前記画像メモリに書き込まれた画像データを読み出すように行われ、前記メモリ書込制御回路が前記画像メモリに書き込む前記画素データ単位における画素の配置は、前記メモリ読出制御回路が前記画像メモリから同時に読み出す画像データにおける画素の配置と異なるものである、ことを特徴とする。

本発明に係る別の画像処理装置は、画像データを記憶する画像メモリと、取得した画像データを前記画像メモリに書き込むメモリ書込制御回路と、前記画像メモリに書き込まれた画像データを読み出し、この読み出した画像データを画像出力装置に送信するメモリ読出制御回路と、を備え、前記メモリ書込制御回路および前記メモリ読出制御回路は、前記画像出力装置の描画方式情報および解像度情報を取得することによって、前記画像メモリへの書込方式および読出方式を制御し、前記書込方式の制御は、前記画像出力装置の描画方式および解像度に基づいて定まる画素の配置を含む画素データ単位と、前記画像出力装置の描画方式および解像度に基づく必要な同時読み出し画素数と、に基づいて、前記取得した画像データの前記画像メモリにおける書き込み位置を決定し、前記取得した画像データを前記画素データ単位ごとに前記画像メモリに書き込むように行われ、前記読出方式の制御は、前記画像出力装置の描画方式および解像度に基づく必要な同時読み出し画素数ずつ前記画像メモリに書き込まれた画像データを読み出すように行われ、前記メモリ書込制御回路が前記画像メモリに書き込む前記画素データ単位における画素の配置は、前記メモリ読出制御回路が前記画像メモリから同時に読み出す画像データにおける画素の配置と異なるものである、ことを特徴とする。

また、本発明に係る画像処理装置における前記画像メモリは、複数のメモリで構成されていることを特徴とする。

さらに、本発明に係る画像処理装置において、前記メモリ書込制御回路および前記メモリ読出制御回路が行う前記画像メモリへの書込方式および読出方式の制御は、前記画像メモリの書き込みアドレスおよび読み出しアドレスを制御することによって行われることを特徴とする。

またさらに、本発明に係る画像処理装置において、前記画像データはカラーレジストレーションずれによる補正量を含んでおり、前記メモリ書込制御回路および前記メモリ読出制御回路が行う前記画像メモリへの書込方式および読出方式の制御は、前記画像データのカラーレジストレーションずれを補正する処理を含むことを特徴とする。

さらにまた、本発明に係る画像処理装置において、前記メモリ書込制御回路および前記メモリ読出制御回路が行う前記画像メモリへの書込方式および読出方式の制御は、前記画像データの拡大又は縮小処理を含むことを特徴とする。

また、本発明に係る画像処理装置において、前記メモリ書込制御回路および前記メモリ読出制御回路が行う前記画像メモリへの書込方式および読出方式の制御は、前記画像出力装置の描画方式に基づいた画素シフト処理であることを特徴とする。

さらに、本発明に係る画像処理装置において、前記メモリ書込制御回路および前記メモリ読出制御回路は、前記画像出力装置の描画方式に基づく必要な同時読み出し画素数をＮ、メモリ１ワードの画素割り当てをｌ×ｍ（ｌ：主走査方向画素数、ｍ：副走査方向画素数）とし、Ｎをｌ又はｍで除して小数点以下を切り上げた値であるｘ（整数）を求めることによって、ｘワード同時に読み出した画像データから描画データを選択して出力し、さらに、前記画像メモリは、ｘワード同時読み出し可能に構成されていることを特徴とする。

またさらに、本発明に係る画像処理装置において、前記メモリ書込制御回路は、前記描画方式情報に基づいて前記画像データを主走査方向で所定画素数ごとに分割し、複数のメモリに格納するか、１つのメモリに格納するかを選択することを特徴とする。

本発明に係る画像処理方法は、画像データを記憶する画像メモリと、取得した画像データを前記画像メモリに書き込むメモリ書込制御回路と、前記画像メモリに書き込まれた画像データを読み出し、この読み出した画像データを画像出力装置に送信するメモリ読出制御回路と、を備え、コンピュータを用いて所望の描画出力を得るために実行される方法であって、前記メモリ書込制御回路および前記メモリ読出制御回路が前記画像出力装置の描画方式情報を取得するステップと、前記メモリ書込制御回路が画像データを取得するステップと、前記メモリ書込制御回路が、取得した前記描画方式情報に基づいて定まる画素の配置を含む画素データ単位と、前記描画方式情報に基づく必要な同時読み出し画素数と、に基づいて前記画像メモリの書き込みアドレスを変換し、前記画像出力装置に対応した画像データを前記画素データ単位ごとに前記画像メモリに書き込むステップと、前記メモリ読出制御回路が、取得した前記描画方式情報に基づいて前記画像メモリの読み出しアドレスを変換し、前記画像出力装置に対応した画像データを前記描画方式情報に基づく必要な同時読み出し画素数ずつ前記画像メモリから読み出すステップと、前記メモリ読出制御回路が前記読み出した画像データを前記画像出力装置に送信するステップと、を実行することにより、画像出力装置の描画方式に対応した画像処理を行い、前記メモリ書込制御回路が前記画像メモリに書き込む前記画素データ単位における画素の配置は、前記メモリ読出制御回路が前記画像メモリから同時に読み出す画像データにおける画素の配置と異なるものである、ことを特徴とする。

本発明によれば、描画方式の異なるどのような画像出力装置であっても対応可能な画像処理装置を提供することが可能となる。本発明の画像処理装置は、共通の画像メモリを用いており、複数の異なる画像出力装置であっても単一の画像処理装置で対応可能であるため、製造コスト・開発コストを削減することができる。

本発明を実施するための最良の実施形態について、図面を用いて説明する。本実施形態では、半導体レーザあるいは面発光型半導体レーザＶＣＳＥＬを用いたレーザスキャナ方式の光学走査系と、ＬＥＤアレー方式の光学走査系という異なる描画方式の画像出力装置に対して対応可能な画像処理装置を例示して説明する。

まず、各画像出力装置と各画像出力装置に対して行われる画像処理の内容について説明する。図１は、一般的なレーザスキャナ方式の光学走査系の構成例を示す図である。また、図２は、図１で示したレーザスキャナ方式の光学走査系に画像データを出力する際に実施される画像処理の描画方式を示す図である。

図１に示されるレーザスキャナ方式の光学走査系は、ポリゴンミラー１０という回転多面鏡を有しており、スキャナモータ１１に直結して回転することにより、レーザ光１２をスキャニングすることができる。ポリゴンミラー１０が反射するレーザ光１２は、球面レンズ１３とトーリックレンズ１４から成るＦ−θレンズ１５に投射される。Ｆ−θレンズ１５は等角速度情報を等速直線情報に変換するための特殊なレンズであり、焦点距離Ｆが角度θに比例するレンズである。このようなＦ−θレンズ１５に投射されたレーザ光１２は、反射ミラー１６を介して感光ドラム１７上に投射されることになる。

以上のような一般的なレーザスキャナ方式の光学走査系を有する画像処理装置では、１スキャンで１本あるいは２本のレーザ光１２が感光ドラム１７上に投射され、その解像度は６００ｄｐｉ程度である。また、一般的な半導体レーザ１８に替えて、面発光型半導体レーザＶＣＳＥＬを用いた場合には、１スキャン３２本のレーザ光が感光ドラム上に投射され、解像度２,４００ｄｐｉを実現することが可能である。

図２は、上述したようなレーザスキャナ方式の光学走査系を出力対象とする画像処理装置で用いられる描画方式の一例を示している。図２で示す描画方式は、２４００ｄｐｉという高解像度を実現した面発光型半導体レーザＶＣＳＥＬを採用した場合の画像処理装置に用いられるものである。

画像処理装置は、入力画像データとして４×８の画素データ２０を取得する。取得した画素データはデータフォーマットおよび主走査方向補正という処理を経て、８×８の画素データ２２単位で画像メモリ２４に書き込まれる。画素データが画像メモリ２４に書き込まれる際には、画像メモリ２４のセレクト信号を制御することによって画像メモリ２４のどの場所にどの画素データが書き込まれたかが分かるようになっている。すなわち、画像メモリ２４の主走査カウンタおよび副走査カウンタをセレクト信号によって制御する。さらに、画像メモリ２４の１ワードには１２８ｂｉｔの情報量があり、１ｂｉｔごとにイネーブル信号が設定されているので、書き込みしたい場所をイネーブルとし、それ以外をディセーブルとすることによって、書き込みデータの制御が可能となるのである。

画像メモリ２４に書き込まれた画像データは、スキュー補正、拡大・縮小補正、画像回転制御などのレジストレーションずれ補正を実施された後、面発光型半導体レーザＶＣＳＥＬに対応した８×３３の画素データ２６で画像読み出しが行われることになる。続いて、副走査方向補正が実施され、８×３２×４の画素データ２８として画像データが出力される。レーザスキャナ方式の光学走査系では、以上のような描画方式によって画像メモリの書き込みアドレスおよび読み出しアドレスを制御している。

次に、ＬＥＤアレー方式の光学走査系について説明する。図３は、ＬＥＤアレー方式の光学走査系の構成例を示す図である。また、図４は、図３で示したＬＥＤアレー方式の光学走査系に画像データを出力する際に実施される画像処理の描画方式を示す図である。

図３に示されるＬＥＤアレー方式の光学走査系は、赤外ＬＥＤ３０をミリ当たり８〜１６個集積しアレー状に並べたものであり、集光性光ファイバ３２と組み合わせて使用されるものである。集光性光ファイバ３２の直径は５〜９ｍｍ程度と比較的太く切断し、一様に並べる構造を採ることによって原稿上の画像をセンサ上に実像として結像することが可能となっている。

このようなＬＥＤアレー方式の光学走査系の場合、画素分解された画像データは、一列に並んだライン状の画像データを単位として画像メモリに書き込まれることになる。そこで、画像出力装置としてＬＥＤアレー方式の光学走査系を用いた場合の描画方式について、図４を用いて説明する。図４は、上述したようなＬＥＤアレー方式の光学走査系を出力対象とする画像処理装置で用いられる描画方式の一例を示している。

画像処理装置は、入力画像データとして２×４の画素データ４０を取得する。取得した画素データはデータフォーマットおよび主走査方向補正という処理を経て、１６×４の画素データ４２単位で画像メモリ４４に書き込まれる。画素データが画像メモリ４４に書き込まれる際には、画像メモリ４４のセレクト信号を制御することによって画像メモリ４４のどの場所にどの画素データが書き込まれたかが分かるようになっている。すなわち、画像メモリ４４の主走査カウンタおよび副走査カウンタをセレクト信号によって制御する。さらに、画像メモリ４４の１ワードには１２８ｂｉｔの情報量があり、１ｂｉｔごとにイネーブル信号が設定されているので、書き込みしたい場所をイネーブルとし、それ以外をディセーブルとすることによって、書き込みデータの制御が可能となるのである。

画像メモリ４４に書き込まれた画像データは、スキュー補正、拡大・縮小補正、画像回転制御などの補正を実施された後、ＬＥＤアレー方式の光学走査系に対応した６４×１の画素データ４６で画像読み出しが行われることになる。続いて、６４×１×４の画素データ４８として画像データが出力される。ＬＥＤアレー方式の光学走査系では、以上のような描画方式によって画像メモリの書き込みアドレスおよび読み出しアドレスを制御している。

ところで、従来の画像処理装置では、描画方式の異なる画像出力装置それぞれに専用の画像メモリを用意する必要があった。図５は、従来の画像処理装置の概略構成を示す図である。上述したように、描画方式の異なる画像出力装置Ａ（例えば、レーザスキャナ方式の光学走査系）５６と画像出力装置Ｂ（例えば、ＬＥＤアレー方式の光学走査系）６６では、画像出力装置５６，６６ごとに専用の画像メモリＡ５４を搭載した画像処理装置Ａ５２と、画像メモリＢ６４を搭載した画像処理装置Ｂ６２という複数種類の画像処理装置を用意しなければならなかった。

そこで、発明者らは鋭意研究し、描画方式の異なるどのような画像出力装置であっても対応可能な画像処理装置を創案した。図６は、本実施形態に係る画像処理装置の概略構成を示す図である。

図６に示される本実施形態に係る画像処理装置は、画像データ７０を記憶する画像メモリ７４と、取得した画像データ７０を画像メモリ７４に書き込むメモリ書込制御回路７３と、画像メモリ７４に書き込まれた画像データ７０を読み出し、この読み出した画像データ７０を画像出力装置７６，７７に送信するメモリ読出制御回路７５とから構成されている。メモリ書込制御回路７３およびメモリ読出制御回路７５は、画像出力装置７６，７７の描画方式情報７１を取得することが可能となっており、この描画方式情報７１に基づいて画像メモリ７４への書込方式および読出方式を制御することができる。なお、描画方式情報７１には解像度情報も含まれており、取得した画像データの解像度に応じた書込方式および読出方式が制御可能となっている。

本実施形態に係る画像処理装置における具体的な画像メモリへの書込方式と読出方式について、図７および図８を用いて説明する。図７は、レーザスキャナ方式の光学走査系を出力対象とする画像処理装置で用いられる画像メモリの書込方式と読出方式の制御内容を説明するための図である。また、図８は、ＬＥＤアレー方式の光学走査系を出力対象とする画像処理装置で用いられる画像メモリの書込方式と読出方式の制御内容を説明するための図である。なお、いずれの場合においても、画像メモリは複数のメモリの集合体として構成されている。

図７で示されるレーザスキャナ方式の光学走査系を出力対象とする画像処理装置の場合、画像メモリは、例えば、１０個のメモリ（Mem1〜Mem10）によって構成されている。画像メモリの１ワード（８×１６）には１２８ｂｉｔの情報量があり、ライト単位は８×８となっているので、１ワードを下位６４ｂｉｔと上位６４ｂｉｔに分割して書き込みデータの制御が行われることになる。前述した通り、画素データが画像メモリに書き込まれる際には、画像メモリの主走査カウンタおよび副走査カウンタをセレクト信号によって制御している。また、画像メモリ１ｂｉｔごとにイネーブル信号が設定されているので、書き込みしたい場所をイネーブルとし、それ以外をディセーブルとすることによって、書き込みデータの制御が可能となる。したがって、画像メモリのどの場所にどの画素データが書き込まれたかが分かるようになっている。

なお、面発光型半導体レーザＶＣＳＥＬを採用した画像処理装置の場合には、図２でも示した通り、読み出し単位として３３ラインを一度に読み出すことが求められている。そこで、図６で示したメモリ書込制御回路７３およびメモリ読出制御回路７５は、画像出力装置の描画方式に基づく必要な同時読み出し画素数をＮ、メモリ１ワードの画素割り当てをｌ×ｍ（ｌ：主走査方向画素数、ｍ：副走査方向画素数）とし、Ｎをｌ又はｍで除して小数点以下を切り上げた値であるｘ（整数）を求めることによって、ｘワード同時に読み出した画像データから描画データを選択して出力することが求められている。

図７で示される画像処理装置の場合、Ｎ＝３３，ｌ＝８，ｍ＝１６であるから、ｘ＝３（３３／１６＝２．０６２５の小数点以下繰り上げ）となる。したがって、３ワード同時に読み出した画像データから描画データを選択して出力することになる。つまり、副走査方向に同時読み出し画素数を３ワード確保する必要があるので、画像メモリは主走査方向と平行に配置され、３ワード同時読み出し可能に構成されている。

一方、図８で示されるＬＥＤアレー方式の光学走査系を出力対象とする画像処理装置の場合、画像メモリは、例えば、４個のメモリ（Mem1〜Mem4）によって構成されている。かかる画像処理装置の場合、図４で示した通り、読み出し単位として６４画素を一度に読み出すことが求められているので、同一メモリに連続して画像データを書き込むのではなく、各メモリ（Mem1〜Mem4）に対して順番に画像データが書き込まれていく構成を採っている（図８における符号ａ，ｂ，ｃ，ｄの順）。

画像メモリの１ワード（１６×８）には１２８ｂｉｔの情報量があり、ライト単位は１６×４となっているので、１ワードを下位６４ｂｉｔと上位６４ｂｉｔに分割して書き込みデータの制御が行われることになる。ＬＥＤアレー方式の光学走査系を出力対象とする画像処理装置の場合も同様に、セレクト信号および画像データイネーブル信号を制御することによって、画像メモリの書き込みアドレスおよび読み出しアドレスが制御されている。

なお、図８で示される画像処理装置の場合、Ｎ＝６４，ｌ＝１６，ｍ＝８であるから、ｘ＝４（６４／１６＝４．０の小数点以下繰り上げ）となる。したがって、４ワード同時に読み出した画像データから描画データを選択して出力することになる。したがって、画像メモリは４ワード同時に読み出し可能に構成されている必要性から、図８に示す画像処理装置では、４個のメモリが配置されているのである。

以上、図７および図８を用いた説明からも分かる通り、本実施形態に係る画像処理装置において、メモリ書込制御回路７３は、描画方式情報に基づいて画像データを主走査方向で所定画素数ごとに分割し、副走査方向に同時読み出し画素数を増やしたい場合（例えば、レーザスキャナ方式の光学走査系）には画像データを１つのメモリに連続して格納し、主走査方向に同時読み出し画素数を増やしたい場合（例えば、ＬＥＤアレー方式の光学走査系）には画像データを１つのメモリに連続して格納せず、複数のメモリに順次格納していくという制御を行うことになる。

したがって、メモリ書込制御回路７３およびメモリ読出制御回路７５が行う画像メモリ７４への書込方式および読出方式の制御は、画像メモリ７４の書き込みアドレスおよび読み出しアドレスを制御することによって行われ、画像出力装置の描画方式に基づいた画素シフト処理であるといえる。

一般的なレーザスキャナ方式の光学走査系の構成例を示す図である。図１で示したレーザスキャナ方式の光学走査系に画像データを出力する際に実施される画像処理の描画方式を示す図である。ＬＥＤアレー方式の光学走査系の構成例を示す図である。図３で示したＬＥＤアレー方式の光学走査系に画像データを出力する際に実施される画像処理の描画方式を示す図である。従来の画像処理装置の概略構成を示す図である。本実施形態に係る画像処理装置の概略構成を示す図である。レーザスキャナ方式の光学走査系を出力対象とする画像処理装置で用いられる画像メモリの書込方式と読出方式の制御内容を説明するための図である。ＬＥＤアレー方式の光学走査系を出力対象とする画像処理装置で用いられる画像メモリの書込方式と読出方式の制御内容を説明するための図である。

符号の説明

１０ポリゴンミラー、１１スキャナモータ、１２レーザ光、１３球面レンズ、１４トーリックレンズ、１５Ｆ−θレンズ、１６反射ミラー、１７感光ドラム、１８半導体レーザ、２０４×８の画素データ、２２８×８の画素データ、２４，４４，５４，６４，７４画像メモリ、２６８×３３の画素データ、２８８×３２×４の画素データ、３０赤外ＬＥＤ、３２集光性光ファイバ、４０２×４の画素データ、４２１６×４の画素データ、４６６４×１の画素データ、４８６４×１×４の画素データ、５２，６２画像処理装置、５６，６６，７６，７７画像出力装置、７０画像データ、７１描画方式情報、７３メモリ書込制御回路、７５メモリ読出制御回路、Mem1〜Mem10 メモリ。

Claims

画像データを記憶する画像メモリと、
取得した画像データを前記画像メモリに書き込むメモリ書込制御回路と、
前記画像メモリに書き込まれた画像データを読み出し、この読み出した画像データを画像出力装置に送信するメモリ読出制御回路と、
を備え、
前記メモリ書込制御回路および前記メモリ読出制御回路は、前記画像出力装置の描画方式情報を取得することによって、前記画像メモリへの書込方式および読出方式を制御し、
前記書込方式の制御は、前記画像出力装置の描画方式に基づいて定まる画素の配置を含む画素データ単位と前記画像出力装置の描画方式に基づく必要な同時読み出し画素数とに基づいて、前記取得した画像データの前記画像メモリにおける書き込み位置を決定し、前記取得した画像データを前記画素データ単位ごとに前記画像メモリに書き込むように行われ、
前記読出方式の制御は、前記画像出力装置の描画方式に基づく必要な同時読み出し画素数ずつ前記画像メモリに書き込まれた画像データを読み出すように行われ、
前記メモリ書込制御回路が前記画像メモリに書き込む前記画素データ単位における画素の配置は、前記メモリ読出制御回路が前記画像メモリから同時に読み出す画像データにおける画素の配置と異なるものである、
ことを特徴とする画像処理装置。
画像データを記憶する画像メモリと、
取得した画像データを前記画像メモリに書き込むメモリ書込制御回路と、
前記画像メモリに書き込まれた画像データを読み出し、この読み出した画像データを画像出力装置に送信するメモリ読出制御回路と、
を備え、
前記メモリ書込制御回路および前記メモリ読出制御回路は、前記画像出力装置の描画方式情報および解像度情報を取得することによって、前記画像メモリへの書込方式および読出方式を制御し、
前記書込方式の制御は、前記画像出力装置の描画方式および解像度に基づいて定まる画素の配置を含む画素データ単位と、前記画像出力装置の描画方式および解像度に基づく必要な同時読み出し画素数と、に基づいて、前記取得した画像データの前記画像メモリにおける書き込み位置を決定し、前記取得した画像データを前記画素データ単位ごとに前記画像メモリに書き込むように行われ、
前記読出方式の制御は、前記画像出力装置の描画方式および解像度に基づく必要な同時読み出し画素数ずつ前記画像メモリに書き込まれた画像データを読み出すように行われ、
前記メモリ書込制御回路が前記画像メモリに書き込む前記画素データ単位における画素の配置は、前記メモリ読出制御回路が前記画像メモリから同時に読み出す画像データにおける画素の配置と異なるものである、
ことを特徴とする画像処理装置。
請求項１又は２に記載の画像処理装置において、
前記画像メモリは複数のメモリで構成されていることを特徴とする画像処理装置。
請求項１〜３のいずれか１に記載の画像処理装置において、
前記メモリ書込制御回路および前記メモリ読出制御回路が行う前記画像メモリへの書込方式および読出方式の制御は、前記画像メモリの書き込みアドレスおよび読み出しアドレスを制御することによって行われることを特徴とする画像処理装置。
請求項１〜４のいずれか１に記載の画像処理装置において、
前記メモリ書込制御回路および前記メモリ読出制御回路が行う前記画像メモリへの書込方式および読出方式の制御は、前記画像出力装置の描画方式に基づいた画素シフト処理であることを特徴とする画像処理装置。
請求項１〜５のいずれか１に記載の画像処理装置において、
前記メモリ書込制御回路および前記メモリ読出制御回路は、
前記画像出力装置の描画方式に基づく必要な同時読み出し画素数をＮ、
メモリ１ワードの画素割り当てをｌ×ｍ（ｌ：主走査方向画素数、ｍ：副走査方向画素数）とし、
Ｎをｌ又はｍで除して小数点以下を切り上げた値であるｘ（整数）を求めることによって、ｘワード同時に読み出した画像データから描画データを選択して出力し、さらに、
前記画像メモリは、ｘワード同時読み出し可能に構成されていることを特徴とする画像処理装置。
請求項１〜６のいずれか１に記載の画像処理装置において、
前記メモリ書込制御回路は、前記描画方式情報に基づいて前記画像データを主走査方向で所定画素数ごとに分割し、複数のメモリに格納するか、１つのメモリに格納するかを選択することを特徴とする画像処理装置。
画像データを記憶する画像メモリと、
取得した画像データを前記画像メモリに書き込むメモリ書込制御回路と、
前記画像メモリに書き込まれた画像データを読み出し、この読み出した画像データを画像出力装置に送信するメモリ読出制御回路と、
を備え、
コンピュータを用いて所望の描画出力を得るために実行される画像処理方法であって、
前記メモリ書込制御回路および前記メモリ読出制御回路が前記画像出力装置の描画方式情報を取得するステップと、
前記メモリ書込制御回路が画像データを取得するステップと、
前記メモリ書込制御回路が、取得した前記描画方式情報に基づいて定まる画素の配置を含む画素データ単位と、前記描画方式情報に基づく必要な同時読み出し画素数と、に基づいて前記画像メモリの書き込みアドレスを変換し、前記画像出力装置に対応した画像データを前記画素データ単位ごとに前記画像メモリに書き込むステップと、
前記メモリ読出制御回路が、取得した前記描画方式情報に基づいて前記画像メモリの読み出しアドレスを変換し、前記画像出力装置に対応した画像データを前記描画方式情報に基づく必要な同時読み出し画素数ずつ前記画像メモリから読み出すステップと、
前記メモリ読出制御回路が前記読み出した画像データを前記画像出力装置に送信するステップと、
を実行することにより、画像出力装置の描画方式に対応した画像処理を行い、
前記メモリ書込制御回路が前記画像メモリに書き込む前記画素データ単位における画素の配置は、前記メモリ読出制御回路が前記画像メモリから同時に読み出す画像データにおける画素の配置と異なるものである、ことを特徴とする画像処理方法。